WO2007096095A2 - Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems - Google Patents

Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems Download PDF

Info

Publication number
WO2007096095A2
WO2007096095A2 PCT/EP2007/001363 EP2007001363W WO2007096095A2 WO 2007096095 A2 WO2007096095 A2 WO 2007096095A2 EP 2007001363 W EP2007001363 W EP 2007001363W WO 2007096095 A2 WO2007096095 A2 WO 2007096095A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
etching solution
etching
solution according
acid
Prior art date
Application number
PCT/EP2007/001363
Other languages
English (en)
French (fr)
Other versions
WO2007096095A3 (de
Inventor
Frank Dietz
Klaus Kohlmann-Von Platen
Hans-Joachim Quenzer
Original Assignee
Fraunhofer-Gesellschaft Zür Förderung Der Angewandten Forschung E.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft Zür Förderung Der Angewandten Forschung E.V. filed Critical Fraunhofer-Gesellschaft Zür Förderung Der Angewandten Forschung E.V.
Priority to US12/280,293 priority Critical patent/US20090221152A1/en
Priority to JP2008555676A priority patent/JP2009527908A/ja
Priority to EP07703498A priority patent/EP1989343A2/de
Publication of WO2007096095A2 publication Critical patent/WO2007096095A2/de
Publication of WO2007096095A3 publication Critical patent/WO2007096095A3/de

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Definitions

  • a commercially available solution for nickel etching contains thiourea, which is considered to be carcinogenic and thus carries a high risk potential.
  • the inventive method for structuring a layer system which comprises at least one layer of aluminum, at least one layer of copper and at least one third layer selected from nickel vanadium, nickel and its alloys, which between the at least one aluminum layer and the At least one copper layer is arranged, comprises the following method steps:
  • the uncovered areas are structured in a subsequent etching step (etching process), the advantage of the method according to the invention being in particular that all three metal layers (copper, nickel vanadium, aluminum) are removed in one process step and the technological requirements for the etched layer system are met.
  • the nickel vanadium layer is usually not undercut by the aluminum removal.
  • the etch rate of aluminum increases and the etch rate of copper decreases. This leads to variations in the intensity of the undercuts. Therefore, it is necessary that in addition to the mixing ratio of the etching solution and the temperature must be matched to the layer system to be etched.
  • Processes are made, in particular for etching a layer system comprising at least one layer of aluminum, at least one layer of copper and at least one third layer selected from nickel vanadium, nickel and its alloys, the between the at least one aluminum layer and the at least one copper layer is arranged, and particularly preferably represents a UBM stack.
  • Fig. 3a shows the aluminum layer ( 1 ) which is excellent under the copper layer (2) and the nickel vanadium layer (3 ) .

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

Die Erfindung betrifft eine Ätzlösung zum Ätzen eines Schichtsystems, welches mindestens eine Schicht aus Aluminium, mindestens eine Schicht aus Kupfer und mindestens eine dritte Schicht, ausgewählt aus Nickelvanadium, Nickel und dessen Legierungen, die zwischen der mindestens einen Aluminiumschicht und der mindestens einen Kupferschicht angeordnet ist, aufweist, wobei die Lösung Phosphorsäure, Salpetersäure, deionisiertes Wasser und mindestens ein Salz, das Halogenionen freisetzen kann, enthält oder aus diesen Komponenten besteht. Die beanspruchte Ätzlösung ist Basis für ein einstufiges Strukturierungsverfahren eines UBM-Schichtsystems, welches bei der Herstellung von Bauelementen, die mittels halbleitertechnologischer Verfahren gefertigt werden, verwendet wird.

Description

Ätzlösung und Verfahren zur Strukturierung eines UBM-
Schichtsystems
Technisches Gebiet
Um eine Schnittstelle eines Halbleiterchips mit der Außenwelt oder anderen externen Strukturen zu ermöglichen, sind spezielle Kontaktflächen (Under Bump Metallization = UBM) erforderlich. Die Erfindung betrifft eine Ätzlösung und ein Verfahren, mit denen ein derartiges UBM- Schichtsystem auf möglichst einfache Weise strukturiert werden kann.
Stand der Technik
Ein UBM-Schichtsystem stellt eine spezielle Folge verschiedener miteinander in Kontakt stehender leitender Schichten dar und soll einen möglichst guten und dauerhaften Kontakt zwischen einem Substrat, zum Beispiel einem Wafer, und einem Kontaktierungsmaterial , zum Beispiel einem Lot, beziehungsweise der damit in Verbindung stehenden externen Struktur, zum Beispiel einem Draht oder einem zweiten Substrat, gewährleisten. Insbesondere mit Entwicklung der Flip Chip-Technologie gewinnen UBM-Schichtsysteme zunehmend an Bedeutung.
Ein UBM-Schichtsystem soll sowohl einen optimalen elektrischen wie auch mechanischen Kontakt bedingen. Zudem muss der Kontakt bei verschiedenen Anwendungen die Abfuhr von thermischer Energie ermöglichen, ohne seine Eigenschaften signifikant zu ändern. Um diese Bedingungen erfüllen zu können, sollten die in einem UBM-Schichtsystem verwendeten Materialien üblicherweise eine gute Haftung zu der jeweiligen Unterlage, in der Regel Aluminium und/oder Siliziumnitrid und/oder Siliziumoxid einerseits und eine gute Benetzbarkeit in Bezug auf das verwendete Kontaktierungsmaterial, häufig ein zinnhaltiges Lot, andererseits aufweisen. Des Weiteren sollte die gesamte Schichtfolge eine hohe Leitfähigkeit besitzen.
Unter Berücksichtigung dieser Anforderungen hat sich eine Kombination aus Kupfer, Nickelvanadium und Aluminium als besonders geeignet herausgestellt. Dabei stellt die Aluminiumschicht die Verbindung zur in der Regel obersten Metallebene des Wafers, meist ebenfalls Aluminium, her. Die auf dem Aluminium aufgebrachte Nickelvanadiumschicht dient als Diffusionssperre und verhindert, dass aus der darauf angeordneten Kupferschicht sowie dem darüberliegenden Kontaktierungsmaterial Metallatome durch die Aluminiumschicht in das Substrat wandern und dotierte Bereiche kontaminieren beziehungsweise beeinflussen. Die abschließende Kupferschicht gewährleistet einen geringen Kontaktwiderstand und eine gute Verbindung mit dem Kontaktierungsmaterial . Um diese technologischen Ansprüche an ein strukturiertes UBM-Schichtsystem, bestehend aus einer KupferSchicht, einer Nickelvanadiumschicht und einer Aluminiumschicht, erfüllen zu können, werden die Metallschichten üblicherweise einzeln oder zwei Metallschichten gleichzeitig strukturiert.
Als Standardätzlösung für Kupfer wird im allgemeinen Salpetersäure verwendet. Nach der US 6,130,141 können aber auch Eisenchlorid oder Gemische aus Schwefelsäure und Kaliumchromat beziehungsweise Schwefelsäure und Peroxid für die Kupferätzung eingesetzt werden.
Eine handelsübliche Lösung zum Nickelätzen beinhaltet Thioharnstoff, der als krebserregend gilt und damit ein hohes Gefahrenpotential birgt.
Eine weitere Ätzlösung für Nickelvanadium ist in der
WO 8904883 offenbart. Dabei findet eine hochkonzentrierte Eisen(III) -Chloridlösung Anwendung, die aber nicht reinraumkompatibel und für den Einsatz in der Halbleiterproduktion ungeeignet ist.
Eine weitere Ätzmethode zur Strukturierung einer
Nickelvanadiumschicht ist aus US20030146191 bekannt. Dabei wird die Nickelvanadiumschicht unter Einsatz von Schwefelsäure elektrochemisch geätzt.
Für das Ätzen der Aluminiumschicht wird üblicherweise eine konzentrierte Phosphorsäurelösung benutzt (Kirt R.
Williams, Kishan Gupta, Matthew Wasilik, "Etch Rates for Micromachining Processing - Part II", Journal of Microelectromechanical Systems, Vol. 12, No. 6, December 2003).
Ein Verfahren, bei dem alle drei Schichten gleichzeitig strukturiert werden, ist in der DE 695 12 991 beschrieben. Die dabei verwendete Ätzlösung besteht aus Phosphorsäure, deionisiertem Wasser, Essigsäure und Wasserstoffperoxid. Diese Lösung hat den Nachteil, dass Wasserstoffperoxid ein stark reaktives Medium ist, das in Bezug auf Lagerung und Transport einen entsprechend hohen Aufwand an Sicherheitsmaßnahmen erfordert. Zudem zerfällt
Wasserstoffperoxid unter atmosphärischen Bedingungen relativ schnell in Wasser und Wasserstoff, was zu einer Veränderung der Konzentration der Ätzlösung führt. Die dadurch bedingte Änderung der Ätzrate beeinflusst die Qualität des UBM-Schichtsystems und erschwert einen kontrollierten Ätzprozess .
Beschreibung
Aufgabe der Erfindung ist es, die Nachteile des Standes der Technik zu überwinden und eine Ätzlösung und ein
Verfahren anzugeben, mit dem sich ein Schichtsystem nach dem Oberbegriff des Hauptanspruchs unter Reinraumbedingungen und unter Berücksichtigung der Prozesse der Halbleitertechnologie in möglichst wenigen Schritten strukturieren lässt und der Prozessschritt des Strukturierens effektiv und kontrollierbar abläuft.
Gemäß der vorliegenden Erfindung wird die Aufgabe durch eine Ätzlösung gemäß Anspruch 1 gelöst. Anspruch 21 gibt ein Verfahren zur Strukturierung eines Schichtsystems nach dem Oberbegriff des Hauptanspruchs an.
Die Unteransprüche lehren vorteilhafte Weiterbildungen der Erfindung; die Ansprüche 38 bis 46 geben vorteilhafte Verwendungen an.
Die erfindungsgemäße Ätzlösung ist geeignet zum Ätzen eines Schichtsystems, welches mindestens eine Schicht aus Aluminium, mindestens eine Schicht aus Kupfer und mindestens eine dritte Schicht, ausgewählt aus Nickelvanadium, Nickel und dessen Legierungen, die zwischen der mindestens einen Aluminiumschicht und der mindestens einen Kupferschicht angeordnet ist, aufweist. Die Ätzlösung enthält oder besteht aus Phosphorsäure, Salpetersäure, deionisiertem Wasser und mindestens einem Salz, das Halogenionen insbesondere unter den Bedingungen des erfindungsgemäßen Ätzverfahrens freisetzen kann.
Ein Vorteil der erfindungsgemäßen Ätzlösung besteht darin, dass ein Kupfer/Nickelvanadium/Aluminium-Schichtsystem in einem Prozessschritt strukturiert werden kann. Durch die gegenüber 2- und 3-Schrittätzverfahren reduzierte Anzahl an Prozessschritten, wird eine Kontamination des Schichtsystems verringert. Die erfindungsgemäße Ätzlösung hat weiterhin den Vorteil, dass auf mögliche kontaminierende chemische Verbindungen, wie beispielsweise KOH, Natriumverbindungen oder Ammoniumverbindungen, verzichtet werden kann. Die Ätzlösung enthält zudem keine stark reaktiven und krebserregenden Medien, wodurch der Aufwand für erforderliche Sicherheitsmaßnahmen reduziert wird. Vorteilhaft ist des Weiteren der vergleichsweise geringe Stoffverbrauch, wodurch eine effektivere Nutzung des Ätzprozesses gewährleistet wird. Des Weiteren ist als Vorteil hervorzuheben, dass die Ätzlösung auch nach tagelangem Nichtgebrauch nicht aktiviert werden muss und daher unverzüglich einsatzfähig ist.
Die erfindungsgemäße Ätzlösung enthält als Halogenkomponente ein Halogenionen freisetzendes Salz. In Verbindung mit den in der Ätzlösung enthaltenen Säuren und der aufgelagerten Kupferschicht wird dadurch der Angriff auf die Nickelvanadiumschicht ermöglicht. Vorzugsweise handelt es sich bei dem Halogenionen freisetzenden Salz um ein Metallsalz, dessen Anionen Halogenionen sind. Besonders bevorzugt sind die Kationen des Metallsalzes aus den im Schichtsystem enthaltenen Metallen ausgewählt. Dadurch kann verhindert werden, dass zusätzliche Metalle, die nicht im Schichtsystem enthalten sind, den Ätzprozess und die Qualität des strukturierten Schichtsystems beeinflussen. Ein besonders geeignetes Metallsalz ist Aluminiumchlorid.
Die Halogenkomponente bzw. das Halogenionen freisetzende Salz sollte bevorzugt die Freisetzung von Halogenionen auch unter sauren Bedingungen mit einem pH-Wert zwischen etwa 0 und etwa 3 gewährleisten, wobei der besonders bevorzugte Bereich zwischen einem pH-Wert von etwa 1 und etwa 2 liegt.
In einer bevorzugten Ausführungsform enthält die Ätzlösung 30-45 Vol% Phosphorsäure, 5-10 Vol% Salpetersäure, 45-55 Vol% deionisiertes Wasser und mindestens 0,1 mol/1 Halogenkomponente. In einer weiteren bevorzugten Ausführungsform enthält die Ätzlösung einen komplexbildenden Liganden, der bei einem pH-Wert kleiner gleich 3, besonders bevorzugt auch bei einem pH-Wert von kleiner gleich 1, stabil ist und mit Kupfer-Ionen unter den jeweiligen insbesondere sauren Bedingungen stabile Komplexe bildet. Unter stabilen Komplexen werden erfindungsgemäß Komplexe verstanden, deren Komplexbildungskonstante pK>5 ist. Insbesondere beim Strukturieren eines Schichtsystems, das aus Materialien besteht, die galvanische Elemente bilden, besteht die Gefahr, dass es zur Abscheidung und zum Aufwachsen von Metallionen kommt. Bei gleichzeitiger Strukturierung mehrerer Schichten ist das Risiko besonders hoch. Durch einen geeigneten Komplexbildner lassen sich Abscheidungen von Metallionen, wie zum Beispiel Kupfer-Ionen, reduzieren.
Besonders geeignet sind Liganden, die mindestens 3-zähnig, bevorzugt 6-8-zähnig, sind und Amingruppen und/oder Carbonsäuregruppen enthalten, wobei die Amingruppen bevorzugt tertiäre Amine sind.
Als besonders bevorzugten komplexbildenden Liganden enthält die Ätzlösung EDTA oder einen anderen Liganden, der mit Kupfer Komplexe bildet, deren
Komplexbildungskonstante pK>10, bevorzugt pK>16, ist. EDTA bildet besonders starke Komplexe mit Kupfer- und anderen Metallionen.
In der Lösung wird ein möglichst hoher Anteil an komplexbildenden Liganden angestrebt, wobei kein Ausfällen auftreten sollte. Die maximale Konzentration komplexbildender Liganden wird daher durch die Löslichkeitsgrenze beschränkt und liegt zum Beispiel bei EDTA unter 3 Vol% an der Gesamtlösung.
Erfindungsgemäß kann die Ätzlösung organische Säuren (wie beispielsweise Phenol, Acetessigester, Essigsäure) vorzugsweise Carbonsäuren, besonders bevorzugt Carbonsäuren mit mindestens zwei Carbonsäuregruppen, enthalten. In einer besonders geeigneten Ausführung weist die Carbonsäure ein oder mehrere Hydroxy-Gruppen auf. Bevorzugt ist mindestens eine Hydroxy-Gruppen vicinal oder geminal zumindest zu einer der Carbonsäuregruppen angeordnet. Überraschenderweise haben diese organischen Säuren den Vorteil, dass sie als Inhibitor zur Verhinderung des Kristallwachstums, insbesondere des AufWachsens von Kupfer-Kristalliten, fungieren.
Besonders geeignete Inhibitoren sind Zitronensäure und Weinsäure. In der Lösung ist eine möglichst hohe Inhibitorenkonzentration gewünscht, wobei ein Ausfällen ebenfalls vermieden werden sollte. Die maximale Konzentration wird durch die Löslichkeitsgrenze beschränkt und liegt beispielsweise bei Zitronensäure unter 5 Vol% an der Gesamtlösung.
Das erfindungsgemäße Verfahren zur Strukturierung eines SchichtSystems, welches mindestens eine Schicht aus Aluminium, mindestens eine Schicht aus Kupfer und mindestens eine dritte Schicht, ausgewählt aus Nickelvanadium, Nickel und dessen Legierungen, die zwischen der mindestens einen Aluminiumschicht und der mindestens einen Kupferschicht angeordnet ist, weist die folgenden Verfahrensschritte auf:
Bereitstellen eines Substrates, auf dem das Schichtsystem (2,3,1) angeordnet oder aufgebracht ist
• Anordnen oder Herstellen einer Ätzmaske auf der Oberfläche des Schichtsystems, wobei die Ätzmaske zumindest teilweise die mindestens eine Kupferschicht bedeckt • Ätzschritt, bei dem mindestens 2 Schichten des Schichtsystems mit einer Ätzlösung, die Phosphorsäure, Salpetersäure, deionisiertes Wasser und mindestens eine Halogenkomponente- die Halogenionen freisetzen kann- enthält oder aus diesen Komponenten besteht, geätzt werden
Spülschritt, bei dem das geätzte Schichtsystem mit Wasser und/oder einer Base gespült wird Trocknen des geätzten Schichtsystems Entfernen der Ätzmaske.
Das mit dem beanspruchten Verfahren zu strukturierende UBM-Schichtsystem, das auf einem Substrat, zum Beispiel einem Wafer, angeordnet oder aufgebracht ist, weist mindestens eine Schicht aus Nickelvanadium oder Nickel oder dessen Legierungen auf. Bevorzugt wird Nickelvanadium eingesetzt, wobei der Vanadiumanteil beispielsweise etwa 7% beträgt. Durch das Einbringen von Vanadium entsteht aus dem ferromagnetischen Nickel eine diamagnetische Nickelvanadium-Legierung, was inbesondere für den Prozess der Schichtabscheidung mittels Magnetron-Sputtern von Bedeutung ist. Typischerweise wird eine
Nickelvanadiumschicht mit einer Dicke im nm-Bereich oder im μm-Bereich aufgebracht, wobei eine Mindestdicke durch die gewünschten Eigenschaften, der als Diffusionssperre fungierenden Nickelvanadiumschicht, vorgegeben wird. Die Dicke der Kupferschicht und der Aluminiumschicht liegt üblicherweise ebenfalls im nm-Bereich oder im μm-Bereich. Im Regelfall werden die Schichtdicken so gewählt, dass die mechanischen Spannungen zwischen den Schichten und die Spannungsgradienten in den Schichten möglichst gering sind, um eine Durchbiegung des Wafers oder ein Abplatzen von Schichten zu vermeiden.
Um möglichst optimale Ergebnisse erzielen zu können, muss entsprechend dem Verhältnis der einzelnen Schichtdicken die Zusammensetzung der Ätzlösung und damit die Ätzrate der verschiedenen Materialien angepasst werden.
In einem ersten Verfahrensschritt wird üblicherweise eine Photolackschicht auf die Oberfläche der Kupferschicht aufgebracht, die die nicht zu ätzenden Bereiche abdeckt und vor dem Angriff durch die Ätzlösung schützt. Für eine solche „Ätzmaske" können neben verschiedenen Photolacken auch andere Materialien verwendet werden. Materialien für die Ätzmaske sollten prinzipiell eine gute Haftung zur Kupferschicht aufweisen, um ein Eindringen der Ätzlösung unter die Ätzmaske und ein damit verbundenes Ablösen beziehungsweise starkes Unterätzen der Ätzmaske zu verhindern. Des Weiteren sollte die Ätzmaske beständig gegenüber der Ätzlösung sein, um die bedeckten Bereiche während der gesamten Dauer des Ätzschritts vor dem Angriff der Ätzlösung zu schützen. Generell sind möglichst geringe Unterätzungen wünschenswert, um eine möglichst große Kontaktfläche und damit eine stabile mechanische Verbindung zu gewährleisten. Zudem können starke Unterätzungen zu einem Angriff der Schicht unterhalb des UBM-Stacks führen, was den elektrischen Widerstand der Kontaktfläche erhöhen und die Stabilität der mechanischen Verbindung des UBM-Stacks zum Substrat verringern würde.
Die unbedeckten Bereiche werden in einem anschließenden Ätzschritt (Ätzprozess) strukturiert, wobei der Vorteil des erfindungsgemäßen Verfahrens insbesondere darin besteht, dass alle drei Metallschichten (Kupfer, Nickelvanadium, Aluminium) in einem Prozessschritt entfernt werden und die technologischen Anforderungen an das geätzte Schichtsystem erfüllt werden.
Der Ätzprozess erfolgt bevorzugt in einem handelsüblichen Nassätzbecken, wobei bis zu 25 Wafer gleichzeitig geätzt werden können. Bei einer Ergiebigkeit der Ätze von mindestens 15 Wafern pro Liter Ätzlösung lassen sich bei einer Nassätzbeckenfüllung von 20 Litern mehr als 300 Wafer strukturieren. Ermöglicht wird dies durch den verhältnismäßig geringen Stoffverbrauch des Ätzprozesses. Des Weiteren eignet sich das erfindungsgemäße Verfahren auch für den Einsatz in Sprühätzprozessen.
Eine optimale Kontrolle des Ätzprozesses wird dadurch begünstigt, dass das Schichtsystem mindestens 1 Minute mit der Ätzlösung in Kontakt steht. Die Ätzraten der einzelnen Metallschichten hängen unter anderem von der Temperatur ab. Der Ätzschritt wird bei Temperaturen zwischen etwa 150C und 8O0C, bevorzugt zwischen etwa 350C und 600C, durchgeführt. Unter diesen Bedingungen wird Kupfer in den von der Ätzmaske bedeckten Bereichen nur geringfügig entfernt, wodurch die Ätzmaske nur wenig unterätzt wird. Die KupferSchicht wird wiederum nur gering durch den Abtrag der Nickelvanadiumschicht unterätzt. Eine Unterätzung der Nickelvanadiumschicht durch den Aluminiumabtrag tritt nicht auf. Selbst bei einer Überschreitung der optimalen Ätzdauer von bis zu 10% wird die Nickelvanadiumschicht durch den Aluminiumabtrag üblicherweise nicht unterätzt. Generell gilt, dass mit zunehmender Temperatur die Ätzrate von Aluminium zunimmt und die Ätzrate von Kupfer geringer wird. Dadurch kommt es zu Variationen in der Stärke der Unterätzungen. Daher ist es erforderlich, dass neben dem Mischungsverhältnis der Ätzlösung auch die Temperatur auf das zu ätzende Schichtsystem abgestimmt werden muss.
Bevorzugt findet die Ätzlösung, die Phosphorsäure,
Salpetersäure, deionisiertes Wasser und mindestens eine Halogenkomponente- die Halogenionen freisetzen kannenthält oder aus diesen Komponenten besteht, Verwendung in der Halbleiterproduktion und/oder bei der Herstellung von Bauelementen, die mittels halbleitertechnologischer
Verfahren gefertigt werden, insbesondere zum Ätzen eines Schichtsystems, welches mindestens eine Schicht aus Aluminium, mindestens eine Schicht aus Kupfer und mindestens eine dritte Schicht, ausgewählt aus Nickelvanadium, Nickel und dessen Legierungen, die zwischen der mindestens einen Aluminiumschicht und der mindestens einen Kupferschicht angeordnet ist, aufweist und besonders bevorzugt einen UBM-Stack darstellt.
Die Erfindung wird im Folgenden anhand schematischer Zeichnungen und eines Ausführungsbeispiels näher erläutert .
Fig. 1 zeigt ein auf einem Substrat (5) zum Beispiel einem Wafer, angeordnetes Schichtsystem (2, 3, 1) bestehend aus einer Aluminiumschicht ( 1 ) , einer Nickelvanadiumschicht (3) und einer KupferSchicht (2) sowie einer Photolackschicht als Ätzmaske ( 4 ) .
Fig. 2 zeigt das fertig strukturierte Schichtsystem (2, 3, 1 ) mit Photolackschicht als Ätzmaske ( 4 ) .
Fig. 3 zeigt das fertig strukturierte Schichtsystem (2, 3, 1) nach Entfernung der Photolackschicht als Ätzmaske (4).
Fig. 3a zeigt die unter der Kupferschicht (2) und der Nickelvanadiumschicht (3) hervorragende Aluminiumschicht (1).
In Fig. 1 ist ein auf einem Substrat (5) angeordnetes unstrukturiertes Schichtsystem (2, 3, 1) , bestehend aus einer etwa 0,5 μm dicken Aluminiumschicht ( 1 ) , einer etwa 0,5 μm dicken Nickelvanadiumschicht (3) und einer etwa 1 μm dicken Kupferschicht (2), dargestellt. Die zwischen dem Substrat (5) und der untersten Schicht des Schichtsystems, der Aluminiumschicht (1), angeordnete
Passivierungsschicht (6) dient der elektrischen Isolation. Auf der Kupferschicht (2) wird als Ätzmaske eine AZ- Photolackschicht (4) aufgebracht und strukturiert, um die nicht zu ätzenden Bereiche des Schichtsystems (2, 3, 1) vor dem Ätzangriff zu schützen.
Mit einer Ätzlösung aus 37,4 Vol% Phosphorsäure, 7,4 Vol% Salpetersäure, 51,6 Vol% deionisiertem Wasser, 0,36 Vol% Aluminiumchlorid, 0,8 Vol% EDTA und 2,4 Vol% Zitronensäure können gute Resultate erzielt werden. Der Ätzprozess wird bei Temperaturen zwischen 450C und 470C durchgeführt.
Das Ergebnis des Ätzschritts zeigt Fig. 2. Das Schichtsystem (2, 3, 1) wird in dem von der Ätzmaske (4) unbedeckten Bereichen beseitigt und die Ätzmaske (4) wird nur geringfügig unterätzt.
Durch Unterätzung weicht die Kupferschicht (2) um maximal 8μm unter die Ätzmaske (4) zurück. Ein Zurückweichen der Nickelvanadiumschicht (3) gegenüber der Kupferschicht (2) sowie ein Zurückweichen der Aluminiumschicht (1) unter die Nickelvanadiumschicht (3) durch Unterätzung treten üblicherweise nicht auf.
Nachdem das geätzte Schichtsystem (2, 3, 1) etwa 10 min mit Wasser gespült und anschließend etwa 10-12 min in einem in der Halbleiterindustrie üblichen Rinse-Dryer getrocknet wurde, wird die als Ätzmaske fungierende Photolackschicht (4) entfernt (Fig. 3). Bei einer abschließenden Kontrolle wird die Qualität des Ätzprozesses überprüft. Besonderes Augenmerk wird dabei auf die Aluminiumschicht (1) gelegt. Die Aluminiumschicht (1) sollte sichtbar unter der Kupferschicht (2) und der Nickelvanadiumschicht (3) hervorragen, um eine Unterätzung beziehungsweise einen Abtrag der Metallschicht unterhalb des UBM-Stacks (7) auszuschließen. Bezugszeichenliste
1 Aluminiumschicht
2 Kupferschicht
3 Nickelvanadiumschicht
4 Ätzmaske aus Photolack
5 Substrat
6 Passivierungsschicht
7 Metallschicht unterhalb des UBM-Stacks z.B. Chipmetallisierung

Claims

Patentansprüche
1. Ätzlösung zum Ätzen eines Schichtsystems (2, 3, 1), welches mindestens eine Schicht aus Aluminium ( 1 ) , mindestens eine Schicht aus Kupfer (2) und mindestens eine dritte Schicht ( 3 ) , ausgewählt aus
Nickelvanadium, Nickel und dessen Legierungen, die zwischen der mindestens einen Aluminiumschicht ( 1 ) und der mindestens einen Kupferschicht (2) angeordnet ist, aufweist, dadurch gekennzeichnet, dass die Lösung Phosphorsäure, Salpetersäure, deionisiertes Wasser und mindestens ein Salz, das Halogenionen freisetzen kann, enthält oder aus diesen Komponenten besteht.
2. Ätzlösung nach Anspruch 1, dadurch gekennzeichnet, dass das Halogenionen freisetzende Salz ein Metallsalz ist und dass die Anionen dieses Metallsalzes Halogenionen sind.
3. Ätzlösung nach Anspruch 2, dadurch gekennzeichnet, dass die Kationen des Metallsalzes aus den im Schichtsystem enthaltenen Metallen ausgewählt sind.
4. Ätzlösung nach Anspruch 3, dadurch gekennzeichnet, dass als Metallsalz Aluminiumchlorid enthalten ist.
5. Ätzlösung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass 30-45 Vol% Phosphorsäure, 5-10 Vol% Salpetersäure, 45-55 Vol% deionisiertes Wasser und mindestens 0,1 mol/1 Halogenkomponente enthalten sind.
6. Ätzlösung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für den pH-Wert der Lösung gilt 0<pH<3.
7. Ätzlösung nach Anspruch 6, dadurch gekennzeichnet, dass für den pH-Wert der Lösung gilt l≤pH≤2.
8. Ätzlösung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein komplexbildender Ligand enthalten ist, der bei pH≤3 stabil ist und mit Cu- Ionen unter diesen Bedingungen Komplexe bilden kann.
9. Ätzlösung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein komplexbildender Ligand enthalten ist, der bei pH≤l stabil ist und mit Cu- Ionen unter diesen Bedingungen Komplexe bilden kann.
10. Ätzlösung nach einem der Ansprüche 8 bis 9, dadurch gekennzeichnet, dass der komplexbildende Ligand mindestens 3-zähnig ist und Amingruppen und/oder Carbonsäuregruppen enthält .
11. Ätzlösung nach Anspruch 10, dadurch gekennzeichnet, dass die Amingruppen tertiäre Amine sind.
12. Ätzlösung nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, dass der komplexbildende Ligand EDTA ist.
13. Ätzlösung nach Anspruch 12, dadurch gekennzeichnet, dass weniger als 3 Vol% EDTA enthalten ist.
14. Ätzlösung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine organische Säure enthalten ist.
15. Ätzlösung nach Anspruch 14, dadurch gekennzeichnet, dass die organische Säure eine Carbonsäure ist.
16. Ätzlösung nach Anspruch 15, dadurch gekennzeichnet, dass die Carbonsäure mindestens zwei Carbonsäuregruppen aufweist.
17. Ätzlösung nach einem der Ansprüche 14 bis 16 dadurch gekennzeichnet, dass die Carbonsäure eine oder mehrere
OH-Gruppen aufweist.
18. Ätzlösung nach Anspruch 17 dadurch gekennzeichnet, dass mindestens eine OH-Gruppe zumindest zu einer der Carbonsäuregruppen vicinal oder geminal steht.
19. Ätzlösung nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass die organische Säure Zitronensäure und/oder Weinsäure ist.
20. Ätzlösung nach Anspruch 19, dadurch gekennzeichnet, dass weniger als 5 Vol% Zitronensäure enthalten ist.
21. Verfahren zur Strukturierung eines Schichtsystems (2, 3, 1), welches mindestens eine Schicht aus Aluminium ( 1 ) , mindestens eine Schicht aus Kupfer ( 2 ) und mindestens eine dritte Schicht (3), ausgewählt aus Nickelvanadium, Nickel und dessen Legierungen, die zwischen der mindestens einen Aluminiumschicht (1) und der mindestens einen Kupferschicht (2) angeordnet ist, aufweist, gekennzeichnet durch folgende
Verfahrensschritte:
• Bereitstellen eines Substrates mit dem Schichtsystem
(2,3,1) «Anordnen oder Herstellen einer Ätzmaske (4) auf der Oberfläche des Schicht^ystems (2, 3, 1), wobei die Ätzmaske (4) zumindest teilweise die mindestens eine Kupferschicht ( 2 ) bedeckt
•Ätzschritt, bei dem mindestens 2 Schichten des Schichtsystems (2, 3, 1) mit einer Ätzlösung, die Phosphorsäure, Salpetersäure, deionisiertes Wasser und mindestens eine Halogenkomponente- die Halogenionen freisetzen kann- enthält oder aus diesen Komponenten besteht, geätzt werden • Spülschritt, bei dem das geätzte Schichtsystem
(2, 3, 1) mit Wasser und/oder einer Base gespült wird
•Trocknen des Schichtsystems (2, 3, 1)
•Entfernen der Ätzmaske (4).
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass eine Ätzlösung gemäß den Ansprüchen 1 bis 20 eingesetzt wird.
23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass in der Ätzlösung ein komplexbildender Ligand enthalten ist, der bei pH≤3 stabil ist und mit Cu- Ionen unter diesen Bedingungen Komplexe bilden kann.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass der komplexbildende Ligand EDTA ist.
25. Verfahren nach einem der Ansprüche 21 oder 23 bis 24, dadurch gekennzeichnet, dass in der Ätzlösung eine organische Säure enthalten ist.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die organische Säure Zitronensäure und/oder
Weinsäure ist.
27. Verfahren nach einem der Ansprüche 21 bis 26, dadurch gekennzeichnet, dass beim Ätzschritt mindestens die Kupferschicht ( 2 ) , die Aluminiumschicht ( 1 ) und die mindestens dritte Schicht (3) geätzt werden.
28. Verfahren nach einem der Ansprüche 21 bis 27, dadurch gekennzeichnet, dass als Ätzmaske (4) eine Photolackschicht Verwendung findet .
29. Verfahren nach einem der Ansprüche 21 bis 28, dadurch gekennzeichnet, dass das Verfahren in einem
Nassätzbecken durchgeführt wird und im Nassätzbecken bis zu 25 Wafer gleichzeitig strukturiert werden.
30. Verfahren nach einem der Ansprüche 21 bis 29, dadurch gekennzeichnet, dass mehr als 15 Wafer pro Liter Nassätzbeckenfüllung strukturiert werden.
31. Verfahren nach einem der Ansprüche 21 bis 30, dadurch gekennzeichnet, dass das Schichtsystem (2, 3, 1) mindestens 1 Minute mit der Ätzlösung in Kontakt steht .
32. Verfahren nach einem der Ansprüche 21 bis 31, dadurch gekennzeichnet, dass der Ätzschritt bei einer Temperatur zwischen etwa 150C und 800C erfolgt.
33. Verfahren nach einem der Ansprüche 21 bis 32, dadurch gekennzeichnet, dass der Ätzschritt bei einer
Temperatur zwischen 350C und 600C erfolgt.
34. Verfahren nach einem der Ansprüche 21 bis 33, dadurch gekennzeichnet, dass der Ätzschritt bei einer Temperatur zwischen 450C und 470C erfolgt.
35. Verfahren nach einem der Ansprüche 21 bis 34, dadurch gekennzeichnet, dass der Ätzschritt so durchgeführt wird, dass durch Unterätzung ein Zurückweichen der Kupferschicht (2) unter die Ätzmaske (4) von 8μm oder weniger erfolgt.
36. Verfahren nach einem der Ansprüche 21 bis 35, dadurch gekennzeichnet, dass der Ätzschritt so durchgeführt wird, dass durch Unterätzung die mindestens dritte Schicht (3) nicht unter die Kupferschicht (2) zurückweicht .
37. Verfahren nach einem der Ansprüche 21 bis 36, dadurch gekennzeichnet, dass der Ätzschritt so durchgeführt wird, dass durch Unterätzung die Aluminiumschicht (1) nicht unter die mindestens dritte Schicht (3) zurückweicht .
38. Verwendung einer Ätzlösung, die Phosphorsäure,
Salpetersäure, deionisiertes Wasser und mindestens eine Halogenkomponente- die Halogenionen freisetzen kann- enthält oder aus diesen Komponenten besteht, zum Ätzen eines Schichtsystems ( 2 , 3 , 1 ) , welches mindestens eine Schicht aus Aluminium ( 1 ) , mindestens eine Schicht aus Kupfer (2) und mindestens eine dritte Schicht ( 3 ) , ausgewählt aus Nickelvanadium, Nickel und dessen Legierungen, die zwischen der mindestens einen Aluminiumschicht ( 1 ) und der mindestens einen Kupferschicht (2) angeordnet ist, aufweist.
39. Verwendung nach Anspruch 38, dadurch gekennzeichnet, dass eine Ätzlösung gemäß den Ansprüchen 1 bis 20 eingesetzt wird.
40. Verwendung nach Anspruch 38, dadurch gekennzeichnet, dass in der Ätzlösung ein komplexbildender Ligand enthalten ist, der bei pH<3 stabil ist und mit Cu- Ionen unter diesen Bedingungen Komplexe bilden kann.
41. Verwendung nach Anspruch 40, dadurch gekennzeichnet, dass der komplexbildende Ligand EDTA ist.
42. Verwendung nach einem der Ansprüche 38 oder 40 bis 41, dadurch gekennzeichnet, dass in der Ätzlösung eine organische Säure enthalten ist.
43. Verwendung nach Anspruch 42, dadurch gekennzeichnet, dass die organische Säure Zitronensäure und/oder Weinsäure ist.
44. Verwendung der Ätzlösung nach einem der Ansprüche 38
bis 43 zum Ätzen eines UBM-Stacks.
45. Verwendung der Ätzlösung nach einem der Ansprüche 38
bis 44 zum Ätzen in der Halbleiterproduktion.
46. Verwendung der Ätzlösung nach einem der Ansprüche 38
bis 44 bei der Herstellung von Bauelementen, die
mittels halbleitertechnologischer Verfahren gefertigt
werden.
PCT/EP2007/001363 2006-02-22 2007-02-16 Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems WO2007096095A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/280,293 US20090221152A1 (en) 2006-02-22 2007-02-16 Etching Solution And Method For Structuring A UBM Layer System
JP2008555676A JP2009527908A (ja) 2006-02-22 2007-02-16 Ｕｂｍ層系を構造化するためのエッチング溶液および方法
EP07703498A EP1989343A2 (de) 2006-02-22 2007-02-16 Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006008261.3 2006-02-22
DE102006008261A DE102006008261A1 (de) 2006-02-22 2006-02-22 Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems

Publications (2)

Publication Number Publication Date
WO2007096095A2 true WO2007096095A2 (de) 2007-08-30
WO2007096095A3 WO2007096095A3 (de) 2008-02-07

Family

ID=38017106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/001363 WO2007096095A2 (de) 2006-02-22 2007-02-16 Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems

Country Status (5)

Country Link
US (1) US20090221152A1 (de)
EP (1) EP1989343A2 (de)
JP (1) JP2009527908A (de)
DE (1) DE102006008261A1 (de)
WO (1) WO2007096095A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138099B1 (en) * 2010-11-17 2012-03-20 International Business Machines Corporation Chip package solder interconnect formed by surface tension
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2428464A (en) * 1945-02-09 1947-10-07 Westinghouse Electric Corp Method and composition for etching metal
US3314869A (en) * 1963-01-21 1967-04-18 Ibm Method of manufacturing multilayer microcircuitry including electropolishing to smooth film conductors
US3825454A (en) * 1972-02-18 1974-07-23 Hitachi Ltd Method of forming interconnections
US4230522A (en) * 1978-12-26 1980-10-28 Rockwell International Corporation PNAF Etchant for aluminum and silicon
US4746369A (en) * 1982-01-11 1988-05-24 Enthone, Incorporated Peroxide selective stripping compositions and method
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5587103A (en) * 1996-01-17 1996-12-24 Harris Corporation Composition, and method for using same, for etching metallic alloys from a substrate
EP0905754A2 (de) * 1997-09-30 1999-03-31 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG Verfahren zum Planarisieren
EP1031644A1 (de) * 1999-02-25 2000-08-30 Shipley Company LLC Thiazol- and Thiocarbamid- basierte Chemikalien zur Verwendung in oxidierenden Ätzlösungen
US20020020833A1 (en) * 1999-07-19 2002-02-21 Fan Zhang Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
WO2002059966A1 (en) * 2001-01-23 2002-08-01 Honeywell International Inc. Planarizers for spin etch planarization of electronic components and methods of use thereof
US20040101624A1 (en) * 2002-01-24 2004-05-27 Shipley Company, L.L.C. Treating metal surfaces with a modified oxide replacement composition
US20040244823A1 (en) * 2003-06-04 2004-12-09 Kim Sang Yong Cleaning solution and cleaning method of a semiconductor device
US20050040139A1 (en) * 2003-08-22 2005-02-24 Arch Specialty Chemicals, Inc. Novel aqueous based metal etchant
US20070029280A1 (en) * 2005-08-08 2007-02-08 Lee Kyoung M Etchant composition, methods of patterning conductive layer and manufacturing flat panel display device using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092532A (en) * 1976-11-10 1978-05-30 The United Sates Of America As Represented By The Secretary Of The Navy Binary apparatus for motion control
US4297184A (en) * 1980-02-19 1981-10-27 United Chemi-Con, Inc. Method of etching aluminum
US6209037B1 (en) * 1995-05-30 2001-03-27 Roy-G-Biv Corporation Motion control systems using communication map to facilitating communication with motion control hardware
US5898588A (en) * 1995-10-27 1999-04-27 Dainippon Screen Mfg. Co. Method and apparatus for controlling substrate processing apparatus
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
US6130141A (en) * 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization
US6791531B1 (en) * 1999-06-07 2004-09-14 Dot On, Inc. Device and method for cursor motion control calibration and object selection
US7904194B2 (en) * 2001-02-09 2011-03-08 Roy-G-Biv Corporation Event management systems and methods for motion control systems
US20030146191A1 (en) * 2002-02-07 2003-08-07 Ho-Ming Tong Etching method for nickel-vanadium alloy
US7244370B2 (en) * 2003-08-05 2007-07-17 Canon Kabushiki Kaisha Method for producing circuit substrate

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2428464A (en) * 1945-02-09 1947-10-07 Westinghouse Electric Corp Method and composition for etching metal
US3314869A (en) * 1963-01-21 1967-04-18 Ibm Method of manufacturing multilayer microcircuitry including electropolishing to smooth film conductors
US3825454A (en) * 1972-02-18 1974-07-23 Hitachi Ltd Method of forming interconnections
US4230522A (en) * 1978-12-26 1980-10-28 Rockwell International Corporation PNAF Etchant for aluminum and silicon
US4746369A (en) * 1982-01-11 1988-05-24 Enthone, Incorporated Peroxide selective stripping compositions and method
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5587103A (en) * 1996-01-17 1996-12-24 Harris Corporation Composition, and method for using same, for etching metallic alloys from a substrate
EP0905754A2 (de) * 1997-09-30 1999-03-31 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG Verfahren zum Planarisieren
EP1031644A1 (de) * 1999-02-25 2000-08-30 Shipley Company LLC Thiazol- and Thiocarbamid- basierte Chemikalien zur Verwendung in oxidierenden Ätzlösungen
US20020020833A1 (en) * 1999-07-19 2002-02-21 Fan Zhang Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
WO2002059966A1 (en) * 2001-01-23 2002-08-01 Honeywell International Inc. Planarizers for spin etch planarization of electronic components and methods of use thereof
US20040101624A1 (en) * 2002-01-24 2004-05-27 Shipley Company, L.L.C. Treating metal surfaces with a modified oxide replacement composition
US20040244823A1 (en) * 2003-06-04 2004-12-09 Kim Sang Yong Cleaning solution and cleaning method of a semiconductor device
US20050040139A1 (en) * 2003-08-22 2005-02-24 Arch Specialty Chemicals, Inc. Novel aqueous based metal etchant
US20070029280A1 (en) * 2005-08-08 2007-02-08 Lee Kyoung M Etchant composition, methods of patterning conductive layer and manufacturing flat panel display device using the same

Also Published As

Publication number Publication date
DE102006008261A1 (de) 2007-08-30
EP1989343A2 (de) 2008-11-12
US20090221152A1 (en) 2009-09-03
WO2007096095A3 (de) 2008-02-07
JP2009527908A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
DE4317544C2 (de) Polierschaum zum chemisch-mechanischen Polieren Aluminium oder Titan enthaltender Metallschichten und Verfahren zu dessen Anwendung
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
EP0176746B1 (de) Erzeugung von Kupferhöckern für integrierte Schaltungen
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
DE2849971A1 (de) Hybrid-schaltkreis und verfahren zu seiner herstellung
DE2901697C3 (de) Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat
DE1943519A1 (de) Halbleiterbauelement
DE10261460A1 (de) Halbleitervorrichtung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69217838T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
DE3815569A1 (de) Verfahren zum selektiven abscheiden eines leitenden materials bei der herstellung integrierter schaltungen
WO2007096095A2 (de) Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102017113515B4 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2804602A1 (de) Verfahren zur bildung einer elektrisch isolierenden schicht auf einem substrat mit einem metallmuster fuer eine integrierte schaltung
DE3329072A1 (de) Verfahren zur herstellung eines halbleiterelementes
DE102008043361A1 (de) Anschlussdraht und Verfahren zur Herstellung eines solchen
DE102004063149A1 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE1696138B1 (de) Aetzloesung fuer duenne aluminiumschichten und verwendung der aetzloesung
DE102008014577B3 (de) Verfahren zur Herstellung einer Lotmetallisierung
CH503121A (de) Verfahren zur Herstellung von Metallniederschlägen durch Elektrolyse
DE60211820T2 (de) Verbesserung von Kontaktwiderständen in integrierten Schaltungen
DE2155056C3 (de) Verfahren zur Herstellung einer Tantalnitrid-Dünnschicht-Widerstandsschaltung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2008555676

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007703498

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12280293

Country of ref document: US