DE3329072A1 - Verfahren zur herstellung eines halbleiterelementes - Google Patents
Verfahren zur herstellung eines halbleiterelementesInfo
- Publication number
- DE3329072A1 DE3329072A1 DE19833329072 DE3329072A DE3329072A1 DE 3329072 A1 DE3329072 A1 DE 3329072A1 DE 19833329072 DE19833329072 DE 19833329072 DE 3329072 A DE3329072 A DE 3329072A DE 3329072 A1 DE3329072 A1 DE 3329072A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- insulating layer
- semiconductor substrate
- forming
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- XVNRSQASUCMHGX-UHFFFAOYSA-N O[Si](O)(O)O.OP(O)(O)=O Chemical compound O[Si](O)(O)O.OP(O)(O)=O XVNRSQASUCMHGX-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
Verfahren zur Herstellung eines Halbleiterelementes
BESCHREIBUNG
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterelementes. Insbesondere betrifft die Erfindung
eine Verbesserung eines Verfahrens zum Bilden eines Feinmusters wie z.B. Elektroden und Verbindungen in einem HaIbleiterelement.
Bisher wurden ein chemisches Ätzverfahren, wie z.B. ein Naßätzverfahren mit einer Maske eines Fotoresists und ähnlichem
und ein Plasmaätzverfahren zur Bildung von Elektroden und Verbindungen in einem Halbleiterelement weit benutzt.
Andererseits wurde zum Befriedigen einer kürzlich aufgetretenen Anforderung nach Verfeinerung eines Musters
ein physikalisches Verfahren wie Ionenätzen zum Ermöglichen eines Feinverfahrens anstelle des oben beschriebenen chemischen
Ätzprozesses benutzt, oder eine Kombination des physikalischen Verfahrens mit dem chemischen Ätzverfahren.
Das physikalische Ätzen hat den Vorteil, daß es zur Bildung eines Feinmusters geeignet ist und daß eine Endgröße leicht
gesteuert werden kann, da das Ätzen in einer Richtung nahezu senkrecht zu einer zu bearbeitenden Oberfläche vorgenommen
wird und nicht in lateraler Richtung. Andererseits treten eine Reihe von Problemen auf, wenn eine fertiggestellte
Form oder Konfiguration schärfer wird.
Fig. IA bis ID sind Querschnitte, die zur Erklärung eines
herkömmlichen physikalischen Ätzverfahrens den Zustand von wesentlichen Schritten zeigen. Zuerst wird, wie in Fig. IA
gezeigt, ein Siliziumoxidfilm 2 auf einem Siliziumsubstrat
gebildet und dann ein ungefähr 0,5 μΐη dickes polykristallines
Silizium (im folgenden als "Polysilizium" bezeichnet)
als Verbindungsmaterial auf der ganzen Oberfläche des Siliziumoxidfilmes
2 gebildet. Dann wird eine Fotoresist-Maske von gewünschter Form auf dem Polysilizium 3 zum Ätzen des
Polysiliziumfilmes 3 in ein gewünschtes Muster gebildet. Anschließend wird zwischen parallelen Elektroden in der
Atmosphäre eines Plasmas wie z.B. C0F0 ein Ätzprozeß durchgeführt.
Als Ergebnis wird, wie in Fig. IB gezeigt, ein Verbindungsmuster
des Polysiliziums 3 in gewünschter Größe mit guter Präzision gebildet. Danach wird eine Fotoresist-Maske
4 entfernt. Darauf wird, wie in Fig. IC gezeigt, ein isolierender Film 5 wie z.B. ein Siliziumoxidfilm auf dem Siliziumoxidfilm
2 und dem Polysilizium 3 mittels eines chemischen Dampfdeponierungsverfahrens (CVD) deponiert. Da jedoch die
Form des Polysiliziums 3 in einem durch einen Pfeil in Fig. IC bezeichneten Pfeil scharfkantig wird, wird die Bedeckung
in einem gestuften Teil des isolierenden Filmes 5 schlecht. Dadurch tritt, wie in Fig. ID gezeigt, falls eine Aluminiumverbindung
6 darauf gebildet wird, eine Unterbrechung der Aluminiumverbindung 6 in dem gestuften Teil auf, wie durch
den Pfeil bezeichnet und ein Kurzschluß zwischen der Aluminiumverbindung 6 und dem Polysilizium 3 kann situationsbedingt
als Folge eines kleinen Loches oder ähnlichem in dem gestuften Teil des isolierenden Filmes 5 bewirkt werden.
Auf diese Weise macht eine gewünschte Feinbearbeitung die
Form des gestuften Teiles scharfkantig und infolgedessen kann die Feinbearbeitung nicht in Einklang mit dem Verlangen
nach einer glatten Form des gestuften Teiles gebracht werden. Zusätzlich gibt es eine Reihe weiterer Probleme über die in
Fig. IA bis ID gezeigten Beispiele hinaus. Die Gegenmaßnahme,
diese Probleme in den Griff zu bekommen, ist, daß ein Phosphat-Silikatglas
(PSG) -Film als isolierender Film 5 in dem Schritt der Fig. IC benutzt wird, so daß sein Rückfluß bei
der Temperatur von über ICOO0C den gestuften Teil glatt macht.
Jedoch hat dieses Verfahren den Nachteil, daß unnötige Rückdiffusion von Verunreinigungen infolge der Wärmebehandlung
bei der hohen Temperatur auftritt, die die Struktur des Elementes gegenteilig beeinflußt und aus diesem Grunde wird
die Wärmebehandlung bei hoher Temperatur nur begrenzt angewandt. Außerdem sollte, im Fall daß ein Metall mit niedrigem
Schmelzpunkt, wie z.B. Aluminium, als Verbindung benutzt wird, ein isolierender Film auf dem Metall bei niedrigerer
Temperatur (z.B. unter 5000C) deponiert werden. Wie im vorhergehenden
beschrieben wurde, gab es bisher keinen geeigneten Prozeß, um sicher eine Feinbearbeitung und eine Glättung
des gestuften Teiles zu erreichen.
Infolgedessen ist es eine Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Halbleiterelementes zu schaffen,
das eine gewünschte Feinbehandlung eines Musters und ähnlichem erreichen kann und auch eine Form eines gestuften
Teiles in einer leitfähigen Schicht glatt macht.
Kurz gesagt richtet sich die gegenwärtige Erfindung auf ein
Verfahren zur Herstellung eines Halbleiterelementes, so daß, wenn ein vorbestimmtes Muster von einer ersten leitfähigen
Schicht auf einem Halbleitersubstrat gebildet wird, ein physikalischer Ätzprozeß ausgeführt wird, so daß ein
Querschnitt des Musters im wesentlichen senkrecht zu dem Halbleitersubstrat ist; nachdem eine erste isolierende
Schicht über der ganzen oberen Oberfläche des Halbleitersubstrates einschließlich des Musters gebildet wurde, wird
ein physikalischer Ätzprozeß auf die erste leitfähige Schicht angewandt bis das Substrat freigelegt ist, so daß
ein Teil der ersten isolierenden Schicht in einem scharfkantigen gestuften Teil der Seitenoberfläche des Musters
übrig bleibt, woraus ein glatter gestufter Teil in den Seitenoberflächen des Musters resultiert; darauf werden eine
zweite isolierende Schicht und eine zweite leitfähige Schicht gebildet.
Deshalb kann erfindungsgemäß eine Seitenfläche eines Musters senkrecht zu einem Halbleitersubstrat ausgebildet werden,
indem ein physikalisches Ätzverfahren auf eine erste leitfähige Schicht zur Bildung eines Musters angewandt wird,
welches geeignet zur Bildung eines Feinmusters ist. Da die Scharfkantigkeit der Seitenflächen des Musters in einem gestuften
Teil geglättet wird, werden dann darauf eine zweite isolierende Schicht und eine zweite leitfähige Schicht gebildet.
So kann verhindert werden, daß die zweite leitfähige Schicht infolge der Scharfkantigkeit der ersten leitfähigen
Schicht unterbrochen wird und ein Kurzschluß zwischen der ersten leitfähigen Schicht und der zweiten leitfähigen
Schicht wird verhindert. Als Ergebnis kann ein Halbleiterelement hoher Zuverlässigkeit erhalten werden.
Diese und weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung anhand der Figuren.
Von den Figuren zeigen:
Fig. IA bis ID Querschnitte, die die Zustände bei den Verfahrensschritten
für ein Halbleiterelement
mit einem konventionellen physikalischen Ätzprozeß zeigen;
Fig. 2A bis 2E Querschnitte, die die Zustände bei den erfindungsgemäßen
Verfahrensschritten zeigen.
Fig. 2A bis 2E stellen Querschnitte dar, die die Zustände
in wesentlichen Verfahrensschritten der Ausführungsform gemäß der Erfindung zeigen, bei denen die gleichen Bezugszeichen
wie beim Stand der Technik gleiche oder ähnliche Teile bezeichnen. Die Verfahrensschritte in Fig. 2A und 2B sind
exakt die gleichen wie jene in Fig.IA und IB. So wird ein
Verbindungsmuster mit guter Präzision gebildet, indem ein physikalischer Ätzprozeß auf das Polysilizium 3 angewandt
wird und die Fotoresist-Maske 4 entfernt wird. Danach wird, wie in Fig. 2C gezeigt, ein Siliziumoxidfilm 7 über der
ganzen freigelegten oberen Oberfläche des Siliziumoxidfilmes
2 und des Polysiliziums 3 gebildet, der ungefähr 0,5 μ,ΐη
Dicke aufweist, was ungefähr die gleiche Dicke ist wie die des Polysiliziums 3. Dann wird ein physikalischer Ätzprozeß
zwischen parallelen Elektroden in einer Atmosphäre eines Plasmas von C FQ auf die ganze Oberfläche des Siliziumoxidfilmes
7 angewandt. In diesem Fall wird das Ätzen durchgeführt, bis der Siliziumoxidfilm 7 auf dem Polysilizium
3 oder der Siliziumoxidfilm 2 vollständig entfernt ist.
Als Ergebnis wird, da die Dicke des Siliziumoxidfilmes 7 in einer Richtung senkrecht zur Oberfläche des Substrates
in einem gestuften Teil dick ist, ein Teil des Siliziumoxidfilmes 7a in dem gestuften Teil wie in Fig. 2D gezeigt übriggelassen,
falls das Ätzen nur in einer Richtung senkrecht zu der Substratoberfläche fortschreitet. Die Form kann
durch die Dicke des Polysiliziums 3, die Dicke des Siliziumoxidfilmes
7, ein Verfahren zur Bildung des Siliziumoxidfilmes 7 und ähnliches gesteuert werden. Auf diese Weise kann
der Siliziumoxidfilm 7a so gebildet werden, daß er die scharfkantigen
Seitenflächenteile des Polysiliziums 3 glättet.
Danach wird, wie in Fig. 2E gezeigt, ein isolierender Film
5 und Aluminiumverbindungen 6 darauf mit einem konventionellen Verfahren gebildet. Sogar in solch einem Fall tritt
kein Problem wie Unterbrechung, Kurzschluß oder ähnliches in dem gestuften Teil auf. Obwohl hier eine spezielle Ausführungsform
beschrieben wurde, ist die Erfindung nicht begrenzt auf diese spezielle Ausführungsform. Z.B. läßt sich
die Erfindung direkt anwenden auf einen Fall, bei dem ein scharfkantiger gestufter Teil geglättet wird, der durch
einen physikalischen Ätzprozeß auf einen Film aus leitfähigem Material erhalten wird. Andererseits kann ein scharfkantiger
gestufter Teil wie z.B. ein Kontaktloch geglättet werden, indem die Seitenwände eines Oxidfilmes eines Kontaktteiles
mit Metallverbindungsmaterial bedeckt werden. Im wesentlichen läßt sich die Erfindung im weitesten Sinne
anwenden auf Fälle, bei denen die Zuverlässigkeit von oberen Schichtteilen verbessert werden soll, indem scharfkantig
geformte Teile geglättet werden, unabhängig vom Material, Verfahren und ähnlichem.
Zusätzlich kann der Teil, der dem Verbindungspolysilizium 3 in der oben beschriebenen Ausführungsform entspricht,
alle Arten von Metallen mit niedrigem Schmelzpunkt oder
hohem Schmelzpunkt oder Edelmetalle aufweisen und anstelle des Siliziumoxidfilmes 7 können andere isolierende Oxidfilme,
Siliziumnitritfilm und beliebige andere isolierende Filme aus Nitrit benutzt werden.
Claims (3)
1. Verfahren zur Herstellung eines Halbleiterelementes, gekennzeichnet durch folgende Schritte:
Bilden einer ersten leitfähigen Schicht (3) auf einem Halbleitersubstrat
(1),
Bilden einer Maske eines vorherbestimmten Musters auf der ersten leitfähigen Schicht (3) und anschließendes physikalisches
Ätzen der ersten leitfähigen Schicht so, daß die Seitenflächen des vorherbestimmten Musters im wesentlichen
senkrecht zur Oberfläche des Halbleitersubstrates (1) sind, Bilden einer ersten isolierenden Schicht (7) über einer
ganzen Oberfläche des Halbleitersubstrates (1) einschließlich der ersten leitfähigen Schicht (3) nach Entfernung der Maske
PATENTANWALT DIPL-PHYS. LUTZ H- PRÜFER ■ D-HOOO MÜNCHLN 9O · WIlLROID t RSTR. ft TEL, (OH&) 64Ο6-4
>
auf dem vorbestimmten Muster,
physikalisches "Ätzen der ersten isolierenden Schicht (7)
bis das Halbleitersubstrat (1) in der ersten isolierenden Schicht (7), die direkt auf dem Halbleitersubstrat (1) gebildet
ist, freigelegt ist, so daß ein Teil einer isolierenden Schicht (7a) im gestuften Teil der Seitenflächen der
ersten leitfähigen Schicht (3) übrigbleibt, Bilden einer zweiten isolierenden Schicht (5) auf der ganzen
oberen Oberfläche des Halbleitersubstrates (1) einschließlich der übrigbleibenden isolierenden Schicht (7a) und der ersten
leitfähigen Schicht (3) des gebildeten Musters, und Bilden der zweiten leitfähigen Schicht (6) auf der ganzen
oberen Oberfläche der zweiten isolierenden Schicht (5).
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die erste leitfähige Schicht Metall enthält.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die erste leitfähige Schicht polykristallines Silizium enthält.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148701A JPS5936929A (ja) | 1982-08-25 | 1982-08-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3329072A1 true DE3329072A1 (de) | 1984-03-15 |
Family
ID=15458660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833329072 Ceased DE3329072A1 (de) | 1982-08-25 | 1983-08-11 | Verfahren zur herstellung eines halbleiterelementes |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4524508A (de) |
| JP (1) | JPS5936929A (de) |
| DE (1) | DE3329072A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0206481A2 (de) * | 1985-05-07 | 1986-12-30 | Hitachi, Ltd. | Halbleiteranordnung mit Mehrschichtbedrahtung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1213075A (en) * | 1984-06-15 | 1986-10-21 | Jacques S. Mercier | Method for improving step coverage of dielectrics in vlsi circuits |
| DE3583472D1 (de) * | 1984-08-28 | 1991-08-22 | Toshiba Kawasaki Kk | Verfahren zum herstellen einer halbleiteranordnung mit gateelektrode. |
| JPS61193454A (ja) * | 1985-02-20 | 1986-08-27 | Mitsubishi Electric Corp | 半導体装置 |
| US5266509A (en) * | 1990-05-11 | 1993-11-30 | North American Philips Corporation | Fabrication method for a floating-gate field-effect transistor structure |
| JP7055087B2 (ja) * | 2018-11-07 | 2022-04-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4385432A (en) * | 1978-05-18 | 1983-05-31 | Texas Instruments Incorporated | Closely-spaced double level conductors for MOS read only |
| US4234362A (en) * | 1978-11-03 | 1980-11-18 | International Business Machines Corporation | Method for forming an insulator between layers of conductive material |
| US4368085A (en) * | 1979-10-15 | 1983-01-11 | Rockwell International Corporation | SOS island edge passivation structure |
| US4413402A (en) * | 1981-10-22 | 1983-11-08 | Advanced Micro Devices, Inc. | Method of manufacturing a buried contact in semiconductor device |
-
1982
- 1982-08-25 JP JP57148701A patent/JPS5936929A/ja active Pending
-
1983
- 1983-07-29 US US06/517,984 patent/US4524508A/en not_active Expired - Lifetime
- 1983-08-11 DE DE19833329072 patent/DE3329072A1/de not_active Ceased
Non-Patent Citations (1)
| Title |
|---|
| NICHTS-ERMITTELT * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0206481A2 (de) * | 1985-05-07 | 1986-12-30 | Hitachi, Ltd. | Halbleiteranordnung mit Mehrschichtbedrahtung |
| EP0206481A3 (de) * | 1985-05-07 | 1987-08-26 | Hitachi, Ltd. | Halbleiteranordnung mit Mehrschichtbedrahtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5936929A (ja) | 1984-02-29 |
| US4524508A (en) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69226411T2 (de) | Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen | |
| DE69226133T2 (de) | Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür | |
| DE2839234C2 (de) | ||
| DE69321149T2 (de) | Halbleiter-Kontaktöffnungsstruktur und -verfahren | |
| DE68929010T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit einem isolierenden Zwischenschichtfilm aus Phosphorsilikatglas | |
| EP0176746B1 (de) | Erzeugung von Kupferhöckern für integrierte Schaltungen | |
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE69133409T2 (de) | Verfahren zur Herstellung von Mehrschichtstrukturen | |
| DE1809115A1 (de) | Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen | |
| DE2355567B2 (de) | Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen | |
| DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
| DE69221430T2 (de) | Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement | |
| DE2401333A1 (de) | Verfahren zur herstellung von isolierfilmen auf verbindungsschichten | |
| DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
| DE19520768B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand | |
| DE3414781A1 (de) | Vielschicht-verbindungsstruktur einer halbleitereinrichtung | |
| DE69829716T2 (de) | Verfahren zum Ausbilden eingebetteter Kupferzwischenverbindungen und eingebettete Kupferzwischenverbindungsstruktur | |
| DE69222328T2 (de) | Diamantkörper, blätteriges Diamantsubstrat und Herstellungsverfahren | |
| DE3782389T2 (de) | "lift-off" verfahren zur herstellung von leiterbahnen auf einem substrat. | |
| DE3329072A1 (de) | Verfahren zur herstellung eines halbleiterelementes | |
| DE1954499A1 (de) | Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen | |
| DE3689971T2 (de) | Herstellung einer halbleiteranordnung. | |
| DE2261337A1 (de) | Verfahren zur herstellung eines halbleiterbauelements | |
| DE2132099C3 (de) | Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen | |
| DE3705152C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8105 | Search report available | ||
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |