明 細 書
I n S b薄膜磁気センサ並びにその製造方法 技術分野
[0001] 本発明は、薄膜積層体及びそれを用いた InSb薄膜磁気センサ並びにその製造方 法に関し、より詳細には、高感度で磁束密度が直接検出でき、かつ消費電力や消費 電流の少な!/、微小な InSb薄膜磁気センサに用いられる薄膜積層体及びそれを用い た高感度 InSb薄膜磁気センサ並びにその製造方法に関するものである。
背景技術
[0002] 携帯機器や小型のバッテリ駆動の電子機器では、センサの駆動やセンサ信号の制 御や処理などの電子回路の駆動に電池による電源が使われる。このような電子機器 に用いられる電子部品や磁気センサには、消費電力の低減が求められている。
[0003] また、非接触の高精度回転センサ、微弱磁界センサ、地磁気検出による方位セン サ、磁気インクによって生じた微弱な磁界を検出して行う磁気インク印刷パターンの 検出などの新規用途で使われるホール素子や磁気抵抗素子には磁界に対して高感 度、高い素子の入力抵抗値、更には、極めて小型で素子表面が極めて平坦性がよく 高精度で素子の加工ができ、素子の製作精度が高ぐ特性ばらつきや製作精度のば らつきの少ない、高性能、高信頼性が求められている。更には、室温周辺で温度依 存性が少ないことなどの極めて要求される項目は多ぐまた、厳しい仕様である。更 に、超小型磁気センサであること等が求められている。
[0004] 特に近年、ホール素子など磁気センサを用いる応用が検討されている 1ミクロン、あ るいはサブミクロンの超微細磁性微粒子検出ではマイクロテスラ、ナノテスラの超微 弱磁界の検出感度が、ホール素子など磁気センサに要求されて 、る。
[0005] 1)高感度( μ 大)であること、 2)温度依存性の少な!/、(ドナー不純物のドープ、例
Η
えば、 Snドープがされている動作層)こと、 3)低消費電力(高い素子の入力抵抗 = 薄 、動作層)であること、 4)超小型素子であることが要求されて 、る。
[0006] このような要求に応える磁気センサの製作には、電子移動度が最も大きい InSbが
最適である。更に、磁界検出感度が高い磁気センサが製作出来る大きな電子移動 度を有し、かつ極めて少な 、電力や電流で駆動できる高入力抵抗値の磁気センサ が製作できる薄膜材料、すなわち、シート抵抗値の大きい、従って、極めて薄い InSb の薄膜が必要とされる。
[0007] 従来は、 GaAsなどの絶縁性基板上に InSbを直接成長させて製作した InSb薄膜 を用いてホール素子や磁気抵抗素子などの InSb薄膜磁気センサを製作するのがー 般的であった。然るに、このように直接 GaAs基板に InSb薄膜を成長し、この InSb薄 膜を磁気センサ部にして磁気センサを製作する場合、磁界での感度を上げるため、 電子移動度を大きくしょうとすると、その結果として電気伝導度が大きくなり、シート抵 抗値が低下する。更には、結晶性を良くし電子移動度を向上させる手段として InSb の膜厚を大きくすると、この場合もシート抵抗値が低下するという問題があった。
[0008] 更には、温度依存性を改善する目的で InSbに Siや Sn等のドナー不純物をドープ することも行う必要があるが、これらの手段は全て素子抵抗値を下げる方向であり、こ れまで InSb薄膜の感磁部を有する磁気センサでは、高感度化など特性を上げようと すると素子抵抗値が必然的に小さくなる方向であり、高感度の特性と素子抵抗値の 値を大きくすることの両立は極めて難し力つた。
[0009] このような課題は、素子部の InSb薄膜を薄くし、シート抵抗値を大きくすることで解 決されるが、しかし、格子定数が InSbと同じで、かつ絶縁性の基板が無い。このため 、絶縁性を有する GaAs基板上に InSb薄膜を成長させた場合、電子移動度などの 特性の膜厚依存性が極めて大きぐ更に、 InSb薄膜の結晶性も膜厚の減少と共に 急激に低下する。この結果、 InSbの膜厚が薄い場合は、 GaAs基板に直接形成した InSb薄膜の特性は極めて悪ぐ特性を低下させずにより薄膜ィ匕することは、これまで 極めて至難であった。
[0010] この原因は、 InSb薄膜を成長させる基板と InSbとの格子定数の違い、すなわち、 I nSbと基板の間の大きな格子ミスマッチにある。 InSb薄膜を成長させるために通常使 われる絶縁性の単結晶基板として GaAsや InPなどの基板がある力 これらの基板は 、 InSbと格子定数が大きく異なっている。例えば、 GaAsと InSbの格子定数のずれ は 14%ある。 InSbと格子定数が一致する絶縁性の III V族の化合物半導体は存在
しない。このため、格子定数が InSbと大きくずれているにもかかわらず GaAs基板や I nP基板、 Si基板、サファイア基板などが InSbの単結晶薄膜を成長する基板として用 いられてきた。
[0011] このような基板との大きな格子定数のずれを解消する試みがある。例えば、特許文 献 1には、活性層の InSbと格子定数のずれをなくすため(格子整合させるため)に、 基板上にァクセプタ不純物をドーピングした InSbバッファ層を置き、更にアンドープ の InSbの活性層が形成され、次に、不純物がドーピングされ、基板面に対して水平 方向の格子定数が InSbと同一である歪み AlGalnSbキャリア供給層が形成され、更 に、その上にアンドープ InSbキャップ層が形成された構造を提案している力 極めて 複雑で実用的には製作しにくい構造である。実用的な素子を製作しない場合のこの 構造での InSb層の特性はよいものが得られるように見えるが、実用的な素子を製作 する場合は大きな問題を包含して 、る。
[0012] すなわち、この構造には、動作層以外に動作層と同じ材質の導電層であるアンド一 プ InSb層がその最上部に形成されている。この構造で磁気センサなどの素子を製作 した場合は、通常、この層に接してその上に絶縁膜が形成される力 InSbの薄層は 絶縁膜との格子のミスマッチや絶縁膜形成時の衝撃などで格子が破壊され、 InSb層 のキヤリャの増大や、更に、電子移動度も極端に低下する等の特性劣化することが 知られている。
[0013] この構造でホール素子や磁気抵抗素子などを製作した場合は、この劣化した InSb 層は、素子の駆動電流の単純なリーク層となり、動作層に流れる駆動電流が分流し、 実質的に少なくなり、磁界感度などの特性を著しく低下させる。このため、実用的なホ ール素子などの磁気センサ製作には不向きな構造であり、実用的なホール素子ゃ磁 気抵抗素子などの製作は難しかった。
[0014] 更に、動作層となるアンドープの InSb層に接して格子定数の同一のァクセプタ不 純物ドープの InSb層の形成が必須である。室温あるいはそれ以上の温度で真性半 導体である InSb層にァクセプタ不純物をドープして室温で絶縁性を付与することは、 バンドギャップ (0. 17eV)が小さいために一般には極めて難しぐ高度の絶縁性や 高抵抗を得ることは不可能である。室温や更に高温度では、 p型化しない InSbでは、
p—n接合で電気的に絶縁することは不可能である。
[0015] このように、特許文献 1の技術では、格子定数のずれを解消し、高性能の InSb薄膜 動作層を製作しょうとすると極めて複雑な構造が必要で、その構成の最上部にも動 作層でない InSbの形成が必要とされている。このような構成では、磁気センサが使わ れる室温や更に高い温度では大きな問題があり、特に、低温度から高温度まで使用 できる実用的な InSb磁気センサの製作は極めて難しい。 40〜150°Cの範囲又は それ以上の温度で安定な動作が要求される車載の磁気センサ等の用途で使える実 用的な磁気センサ製作は実現して 、な 、。
[0016] このような、従来技術で InSbの薄膜を極めて薄く製作し、ホール素子などの高感度 の磁気センサを製作することはこれまで不可能であった。特に、高いシート抵抗値が 得られる厚さが 1. 0 m以下、更には 0. 5 m以下、 0. 2 m以下などの極めて薄 V、InSb単結晶薄膜で高 、電子移動度を得て高感度の磁気センサを製作する技術 はこれまで見 、だされて 、なかった。
[0017] そこで本発明者らは、従来技術では不可能であった InSb単結晶薄膜を動作層に した高感度で、かつ高抵抗の実用的な InSb磁気センサ及びその製作法を検討した
[0018] InSbと格子整合する III V属化合物半導体の絶縁基板が製作できれば好都合で あるが、そのような基板は存在しない。このため、 InSb薄膜の製作においては、基板 との格子不整合が極めて大きい問題である。この格子不整合があっても結晶性の良 い高電子移動度の InSb単結晶薄膜を製作する技術^ |IJる必要があり、これが本発 明の目的である。
[0019] そこで、本発明者らは、この格子整合を前提にしなくても良特性の InSb薄膜が得ら れる結晶成長方法の研究にチャレンジした。すなわち、 InSbを成長させる基板との 格子ミスマッチがあっても InSbの単結晶が成長し、特性の優れた薄膜が得られる結 晶成長技術の研究である。その結果、基板上に、 InSbとは格子整合しないが、絶縁 性でミスマッチの小さい、特別な条件を満たす III V属の混晶層を形成し、この混晶 層の上に InSbを分子線エピタキシー法 (MBE法)で成長させると、厚さが薄くても極 めて良質の InSbが成長することを見 、だした。
[0020] すなわち、 InSb薄膜が直接触れる混晶層(その上に InSbが直接結晶成長する層) と InSbとの格子のミスマッチがあってもある値の範囲であり、更に、混晶層の組成と結 晶性がし力るべき条件を満たすと混晶層上に成長する InSbの特性は良質であること を見いだした。
[0021] 例えば、 InSbを GaAs基板上に直接成長した場合は、 14%の格子不整合があり、 厚さが 1 m以下の InSb薄膜の場合は、単結晶薄膜であっても高い電子移動度は 得られない。更に、 0. 5 /ζ πι、更には、 0. 2 /z m等膜厚の低下とともに InSbの電子移 動度は急激に低下する。このことは図 10において口印の線で実験的データが示して ある。
[0022] 図 10は、 GaAs基板上に直接形成した InSb薄膜の膜厚と電子移動度の関係(△) を示す図である。
[0023] この図 10のデータから、 InSb薄膜の厚さが 0. 1 μ mでは 3, 000cm2ZVsという極 めて小さい値となり、高感度の磁気センサ製作は難しいことが理解される。これは 14 %の格子不整合力 くる必然的な結果である。このような GaAs上に成長した InSbの 電子移動度にっ 、ては非特許文献 1にも示されて 、る。
[0024] 上述した特許文献 1のものは、その構造が、 AlGalnSb層上に形成した p型又は絶 縁体の InSb (ドープ)層をバッファ層として用いることによって格子不整合をなくし、そ の上に形成した動作層としての InSb (ノンドープ)の膜質を確保して 、る。
[0025] また、非特許文献 1によれば、 GaAs基板上に直接形成された InSb薄膜は、 GaAs 基板結晶と InSbの格子常数の 14%違いに基づく格子不整合により、 GaAs基板と In Sbとのへテロ界面近傍に形成された InSbの低電子移動度層の存在と、 InSb薄膜表 面に自然に形成される低電子移動度層の存在が述べられている。このような InSb薄 膜の両面の低電子移動層により、 InSb膜厚が薄くなるに従って電子移動度が小さく なる (低下する)ことが知られている。特に、 0. 2 mの厚さより薄くなると InSb薄膜の 電子移動度低下は著しぐ実用的な感度の InSbホール素子の製作はこれまで難し かった。
[0026] このような、 InSbの薄膜の電子移動度の膜厚減少による低下は、結晶成長時に Ga As基板とのヘテロ界面に生じる低電子移動度層の存在とその厚さに対応している。
この低電子移動度層の厚さは、結晶成長条件にもよるが一般的には 0. 1〜0. である。薄い膜厚で InSb薄膜の電子移動度を大きくするためには、上述したような低 電子移動度層の厚さを少なくする力 なくすことが必須である。
[0027] 非特許文献 1によれば、 GaAs基板上に成長した InSb薄膜は、厚さ方向に大きな 電子移動度や電子濃度の変化があることが知られているが、その様子は、簡単な薄 膜の特性の分布のモデルで説明すれば、基板とのヘテロ界面に接し、最初に成長し た部位である低電子移動度層(基板との格子のミスマッチにより欠陥が多ぐ物性的 に特性が優れていない層)があり、その上に高電子移動度の(ミスマッチの影響がな くなり物性的に特性が改善されて欠陥などが極めて少ない層)から構成される。
[0028] 高い電子移動度を有する高電子移動度層が厚ければ、すなわち、低電子移動度 層の厚さの割合を少なくすることで、 InSb薄膜の電子移動度は大きくなり、高感度の ホール素子などの磁気センサ製作が可能である。
[0029] InSb膜厚を単純に厚くすると容易に高電子移動度層を厚くできるが、そうした場合 は、磁気センサを製作した場合に入力抵抗が小さくなり、消費電力の増大等の問題 が生じ、実用性に欠けるデメリットが生じる。
[0030] 入力抵抗を大きくするためには、 InSb薄膜を薄くする必要がある力 そのときには 高電子移動度層が極めて薄くなるか、場合によっては無くなってしまい電子移動度 の大きい InSb薄膜が得られない。例えば、 0. 2 mより少ない膜厚では、高電子移 動度の部分は殆ど無くなってしまう。 0. 3 mの厚さでも、低電子移動度層が高電子 移動度層より厚ぐ結果として期待したほど電子移動度は大きくならない。
[0031] このように、上述したヘテロ界面付近に形成される低電子移動度層の厚さにほぼ対 応する厚さ以下、あるいは膜厚の 50%以上を占めるような場合は、極端に電子移動 度が低下し、このため、従来は高感度ホール素子などの実用的な磁気センサを製作 することは不可能であった。このことは、非特許文献 1や図 10に示されているように G aAs (lOO)基板上に直接アンドープ InSb薄膜を成長したときの膜厚と電子移動度の 関係からも明らかである。
[0032] このように、 InSbの膜厚が薄くなると、上述した非特許文献 1に記載されて 、る高電 子移動度の層がきわめて薄くなり、 InSb薄膜の大部分は低電子移動度になるので、
InSb薄膜全体の電子移動度が急激に低下する。
[0033] 基板力 SGaAsから他の基板に変わっても、基板との格子不整合がある場合は同様 である。このように、高感度の磁気センサを製作するためには、大きな電子移動度を 有する InSb薄膜が必須であるが、 InSbの膜厚が小さくなると、電子移動度が急激に 低下してしまう。このため、極めて薄い InSb薄膜では、これまで高感度で磁界を検出 できる磁気センサの動作層に使える InSbの導電層を有する薄膜積層体やそれを磁 気センサ部に使った InSb磁気センサが製作できな力つた。
[0034] ところで InSb膜厚を薄くすると、高いシート抵抗値が期待できるが、磁気センサの 感度を決める電子移動度が極めて小さくなる。例えば、 GaAs (lOO)基板上に直接 形成した、 1. 0 の InSb薄膜の電子移動度は 50、 000cm2ZVsを超える力 0. 3 μ mの InSb薄膜の電子移動度は、 20, 000cm2ZVs程度、 0. 2 mの膜厚では、 10. 000cm2ZVs以下、 0. 15 mlnSb薄膜は 7000cm2ZVs程度以下となり、 0. 1 mでは 5, 000cm2ZVs以下であり、急激に膜厚の減少とともに低下する。このこ と力 InSb薄膜の電子移動度の低い層の部分の厚さは、 0. 15乃至 0. の間 にあることが理解される。
[0035] このように、電子移動度は InSb膜厚の減少とともに急激に低下し、極めて小さい値 となる。従って、当該 InSb薄膜をセンサ部に使用する磁気センサの感度は、 InSbの 膜厚と共に急激に低下し、高感度の実用的なホール素子や磁気抵抗素子などの磁 気センサは製作できない。このように、 GaAs基板上に直接製作した InSb薄膜の例 では、大きな格子ミスマッチにより InSbの膜厚によって電子移動度が大きく変わる、 すなわち、膜厚の減少とともに電子移動度が急激に減少することが知られている。
[0036] 繰り返すが、特に、膜厚 0. 2 m以下に薄くなると格子ミスマッチの効果により、 Ga As基板上に製作した InSb薄膜の電子移動度は急激に低下する。このことは、 GaAs 基板上に成長した InSb薄膜の特性が膜厚方向において大きく変化することが原因 である。このため、従来技術では厚さが 0. 2 m以下では実用的な高感度のホール 素子や磁気抵抗素子の製作に適する薄膜はな力つた。しかし、薄い InSb薄膜を磁 気センサ部に使った、高入力抵抗値の InSbホール素子や磁気抵抗素子などの磁気 センサは、応用上極めて重要である。そのニーズも高いが、しかし、これまで誰も実用
的な磁気センサに使える電子移動度の大きい InSb薄膜も磁気センサも製作出来て V、なかったことを述べておく。
[0037] 次に、この低電子移動度層の生成の理由につ 、て説明する。
[0038] その理由のひとつは、特に、基板と InSbのへテロ界面付近に存在する格子欠陥密 度が大きな部分の存在である。すなわち、 InSbは、 GaAsとの格子のミスマッチが大 きぐ GaAsとのへテロ界面力も 0. 2ミクロン以下の厚さの層は、格子欠陥密度が大き ぐ InSbの結晶性が極めて悪ぐ電子移動度が小さくなつており、その結果として、電 子移動度の極めて低 、層を形成しており、電子移動度が数千以下の極めて低 、値 となっていることが InSb薄膜に固有の電子輸送の現象の解析により明らかにされて いた (例えば、非特許文献 1参照)。この結果、 InSb薄膜の電子移動度は、極めて大 きな膜厚依存性を有し、 InSbの厚さが薄くなるにつれて電子移動度などの磁気セン サ製作に重要な物理特性は、急激に低下することは必然の結果であった。
[0039] しかし、 InSbと格子定数が一致する絶縁基板があれば、この問題は解決の可能性 があるが、そのような III一 V族の化合物半導体で、かつ絶縁若しくは絶縁性の材料 は存在しないことも知られていた。この結果、現象論的にも理論的にも高感度と高入 力抵抗値を備えた InSbホール素子や磁気抵抗素子などの実用的な InSb薄膜磁気 センサを製作できる可能性の高い厚さが 0. 3 m以下、更には、 0. 以下の In Sb薄膜または薄膜積層体は工業的規模で量産製作することが出来な力つた。
[0040] 更に、上述した非特許文献 1に記載されているように、 InSb薄膜の表面層にも、 In Sb薄膜の電子輸送の現象の詳細な検討から 50nm程度の低電子移動度の薄層が 見出されている。これは、 InSb表面は、物質が何もない空気又は真空の場合、表面 の内側 50nm程度の厚みの部分の格子がゆがみ低電子移動度の薄層を形成すると 考えられるためである。この表面部分の低電子移動度層も InSbの膜厚の減少と共に 低下する膜厚依存性に影響する。
[0041] 従って、この表面と基板とのヘテロ界面に形成される 2つの低電子移動度層の厚さ を加えた厚み以下では、高 、電子移動度を有する InSb薄膜は製作が不可能となる 。この厚さは凡そ 0. である。
[0042] 高感度の InSb薄膜ホール素子などの実用的な磁気センサを製作する上では、上
述したような種々の原因で生じる InSb薄膜の基板との界面付近や表面付近に形成 される比較的厚い低電子移動度層は、大きな問題であった。すなわち、 InSbの極め て薄い薄膜を磁気センサ部とする実用的な磁気センサを製作する上で大きな障害で あり、問題であり、その解消や極薄化は解決すべき極めて重要な技術課題である。
[0043] 実際にホール素子などの磁気センサを使う上では、従来力 高い信頼性が要求さ れていた。すなわち、産業用や車載センサ用途などでは、より高信頼性、高耐久性、 対環境性能の向上など実用に関わる信頼性上の高性能化の付与などが要求されて いた。このため、 InSb薄膜表面の保護膜、いわゆるパッシベーシヨン膜を形成するこ とが要求されている。また、他の応用では、例えば、 InSbホール素子による磁性微粒 子検出では、 InSb薄膜のセンサ部を数十ミクロン、ミクロン、更には、サブミクロンの 距離まで測定対象に磁気センサを近接して磁界を検出することが求められている。こ のため、磁界計側時に InSb薄膜やその表面を傷つけない InSb薄膜表面の保護膜 を形成することが要求されて 、る。
[0044] また、磁気センサ部の InSb薄膜の表面には、素子の信頼性を確保する目的ゃパッ ケージ榭脂などからの熱硬化時に生じる熱に起因する薄膜へのストレスを緩和する などの目的で絶縁膜、例えば、 Si N
3 4や SiO
2等の絶縁膜を形成する。すなわち、保 護層又は保護膜を形成する。この保護層は、その結晶格子が InSbとは異なるのは勿 論、格子定数も大きく違い、更に、プラズマ CVDなどで製作する際に、 InSbの表面 がプラズマイオンの衝突にさらされダメージを受けることもしばしばあった。例外的に 保護層をしなくて良いこともあるが、磁気センサの製作工程ではこの保護層は常識的 に行われ必須である。
[0045] このように、磁気センサ部を構成する InSb薄膜の上面には、保護膜の形成が必要 とされていた。しかし、この保護層の形成により、磁気センサ部を構成する InSb薄膜 の表面に近接した薄層部分がダメージを受け、薄膜の特性の大きな低下を招き、所 望の磁気センサ特性が得られな 、と 、う大きな問題があった。これは保護層を形成 する工程で必然的に生じる工程変動である。
[0046] 保護層の形成による InSb薄膜のダメージは、例えば、 1 μ mの厚さの InSb薄膜を ホール素子に製作した場合、絶縁膜形成による感度低下 (InSb薄膜の電子移動度
低下)は 10%程度であるが、厚さが薄くなるとこの値はきわめて大きくなり、厚さ 0. 3ミ クロンの場合は、この感度低下量は 40%から場合によっては 70%を超える値となる。
[0047] 以下に示す表 1は、 0. 3 m厚さの SiNを表面に形成した時の InSb薄膜の電子移 動度の低下と InSb膜厚の関係を示す表である。
[0048] [表 1]
[0049] このため所望の高感度磁気センサの製作は不可能となって 、た。この理由は、 InS b薄膜の表面がプラズマ CVDの衝撃や格子のミスマッチにより破壊されるため、その 部分が低電子移動度化し、 InSb薄膜の表面付近に低電子移動度の比較的厚 、層 が形成され、結果として InSb薄膜の大きな特性劣化を生じると考えられる。
[0050] 保護層の形成や形成時の衝撃は、結果として InSb薄膜の表面をある厚さで低電 子移動度の層にしてしまい、素子の特性の低下を招く。この低電子移動度の層の厚 さは、保護層形成の条件にもよる力 50〜: LOOnm (0. 10〜0. 05 m)であり、 InS b薄膜の表面に自然に形成される低電子移動度層の厚さ 50nmより厚い。従って、基 板上にェピタキシャル成長させて形成した InSbの薄膜を高電子移動度の膜にする には、この InSb薄膜表面及び基板とのヘテロ界面に接して形成された低電子移動 度の層を如何に少なぐ薄くするか、もしくは、無くすることが必須である。
[0051] このような保護膜形成に関わる InSb層の特性劣化の問題点の解決は長い間望ま れていた。すなわち、磁気センサ部の表面に形成される絶縁性、すなわち、保護層 の形成などで InSb薄膜の特性を劣化させないことや構造上 InSb薄膜が特性劣化を しな 、素子構造の実現など、 InSb薄膜を素子化する工程で特性変動が生じな 、In Sb磁気センサ構造が求められて 、た。
[0052] 本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高感 度で磁束密度が直接検出でき、かつ消費電力や消費電流の少ない微小な InSb薄 膜磁気センサに用いられる薄膜積層体及びそれを用いた InSb薄膜磁気センサ並び
にその製造方法を提供することにある。
[0053] 特許文献 1:特開 2000— 183424号公報
非特許文献 1 :ジャーナル ォブ クリスタルグロウス、 Vol. 251,ページ 560〜564, 及び Vol 278、ページ 604〜609
発明の開示
[0054] このような目的を達成するためになされたもので、本発明は、薄膜積層体であって、 基板上に形成された InSb薄膜である InSb動作層と、該 InSb動作層より高抵抗又は 絶縁性を示し、バンドギャップが InSbより大き!/、層である Al Ga In Sb混晶層(0 ≤x、 y≤l)とを備え、前記混晶層は、前記基板と前記 InSb動作層との間に設けられ 、 A1と Gaの原子の含有率(x+y)力 5. 0%力ら 17%の範囲(0. 05≤x+y≤0. 17 )又は前記 InSb動作層と接する前記混晶層との格子不整合が、 0. 25%から 1. 0% の範囲であることを特徴とする。
[0055] また、前記混晶層が、(004)格子面からの X線回折によるロッキングカーブの半値 幅が 1秒以上 1300秒以下であることを特徴とする。
[0056] また、前記 InSb動作層の室温の電子濃度が、 1. 2 X 1016〜5. O X 1018cm_3の範 囲であることを特徴とする。
[0057] また、前記 InSb動作層は、 Sn, Si, S, Te, Seのいずれかのドナー不純物がドー プされて 、ることを特徴とする。
[0058] また、前記 Al Ga in Sb混晶層と同じ第 2の Al Ga In Sb混晶層が、前記 InSb動作層に対して前記基板と接する面と逆の面上に絶縁性の半導体保護層とし て設けられて ヽることを特徴とする。
[0059] また、前記 InSb動作層は低電子移動度層を備え、該低電子移動度層は前記 Al G a In Sb混晶層に接し、厚みが 0. 5nm以上 30nm以下であることを特徴とする。
l -x-y
[0060] また、前記低電子移動度層が、前記動作層と前記基板及び前記第 2の Al Ga In
Sb混晶層の界面に接して存在することを特徴とする。
[0061] また、前記 Al Ga in Sb混晶層又は前記第 2の Al Ga In Sb混晶層が Al
In Sb混晶層であることを特徴とする。
[0062] また、本発明は、薄膜積層体の製造方法であって、前記基板上に予め定められた
前記 AlxGayIn Sb混晶層を積層した後、前記基板温度との差が ± 5度以内に設 定された基板温度で InSbの低電子移動度層を形成し、続いて、更に高電子移動度 層を形成する工程を少なくとも有することを特徴とする。
[0063] また、本発明は、 InSb薄膜磁気センサであって、前記薄膜積層体の前記 InSb動 作層を磁気センサ部としたことを特徴とする。
[0064] また、前記 InSb動作層が、ホール素子、ホール効果を利用する素子、磁気抵抗素 子又は磁気抵抗効果を利用する素子のいずれかの動作層であることを特徴とする。
[0065] また、前記 InSb動作層の厚さ力 8nm以上 2, OOOnm以下であることを特徴とする
[0066] また、前記 Al Ga In _ _ Sb混晶層の厚さ力 50nm以上 3000nm以下であること を特徴とする。
[0067] また、前記 InSb動作層が、単結晶であることを特徴とする。
[0068] また、前記 InSb動作層の厚さ力 8nm以上 300nm以下であることを特徴とする。
[0069] また、前記 InSb動作層上に、半導体保護層として第 2の Al Ga In Sb混晶層 を備えることを特徴とする。
[0070] また、前記 Al Ga in Sb混晶層、又は、第 2の Al Ga In Sb混晶層、もしく はその何れも力 Gaを含まな 、A1 In Sb混晶層であることを特徴とする。
[0071] また、前記 Al Ga in Sb混晶層、又は、第 2の Al Ga In Sb混晶層、もしく はその何れもが Al In Sb混晶層であることを特徴とする。
0. 1 0. 9
[0072] また、前記第 2の Al Ga In Sb混晶層の上に、更に GaAs層を備えることを特 徴とする。
[0073] また、前記 InSb動作層にドナー不純物がドープされて 、ることを特徴とする。
[0074] また、前記ドナー不純物が、 Sn, Si, S, Te, Seなどの 4族、 6族であることを特徴と する。
[0075] また、前記 InSb動作層力 前記 AlxGayIn Sb混晶層との界面から 1. 5nm以 上 20nm以下の距離だけ離れた部位にドナー不純物がドープされていることを特徴 とする。
[0076] また、前記 InSb薄膜の所要の表面部位に、電極としての金属薄膜が接して形成さ
れており、該金属薄膜の形成された部位の InSb薄膜の少なくとも表面には、ドナー 不純物が他の部位に比べて多くドープされていることを特徴とする。
[0077] また、前記 InSb薄膜磁気センサが、ホール素子又は磁気抵抗素子であることを特 徴とする。
[0078] また、本発明は、 InSb薄膜磁気センサの製造方法であって、前記基板上に予め定 められた基板温度で前記 Al Ga In Sb混晶層を積層した後、前記基板温度との 差が ± 5度以内に設定された基板温度で InSb薄膜の低電子移動度層を形成し、更 に高電子移動度層を形成する工程を少なくとも有することを特徴とする。
[0079] 本発明者らは、このような膜厚依存に関わる電子移動度低下を解決する目的で新 たな絶縁性又は高抵抗の層を基板との間に形成する技術を検討した。 InSbには結 晶構造が同じの III V族化合物半導体の絶縁性基板や絶縁層が存在しない。 InSb と格子整合する ΠΙ— V属半導体は InSbのみであり、 InSbは、例え不純物をドープし ても室温かそれより高温では n型の導体であり、動作層の下層の絶縁層として使えな い。
[0080] また、 InSbと格子整合させるために歪みを含む III— V属半導体を利用した場合は 、歪みを含む半導体は、高温で熱的な作用や外部からの衝撃などから歪み緩和を 生じる恐れがあることから高温度でも使われる実用的な磁気センサには避けるべきと 考えた。
[0081] そこで本発明者らは、格子整合は好ましいが、従来のコンセプトと全く異なった、格 子整合を前提としない、すなわち、格子不整合を前提とした結晶成長、薄膜構造で 良質の InSb薄膜を成長し磁気センサ製作が出来る可能性を検討した。その結果、 格子整合を前提としなくても良質の InSb薄膜を成長することが可能なことを見いだし た。
[0082] 本発明者が最初に注目したのは、格子定数は InSbと一致しないが近い値を有する 小ミスマッチ材料で、かつ、絶縁性又は高抵抗が広い温度域で期待できる Al In Sb (0<x< l)混晶層である。
[0083] A1の含有量がゼロあるいはゼロに近いときは、この 3種の原子からなる混晶層は、 I nSbに近い狭バンドギャップの材料として絶縁層ではなくなる。しかし、 A1の含有量
がある程度ある場合は、この組成の結晶は高抵抗又は絶縁性若しくは P型の電導を 示し、基板上の絶縁層としての機能を有する可能性があり、これを検討した。
[0084] この Al In _ Sb (0<x< l)混晶層の製作である力 例えば、 GaAs基板上に分子 線エピタキシー法により適当な成長条件を選択することで成長させることが出来る。し かし、 A1組成の小さいときは導電性となり、絶縁層として機能しない。また、 A1組成の 大きい組成は、 InSbとの格子定数が大きくずれる材料であり、格子のミスマッチが大 きい。したがって、これまで詳細な研究の対象とはされておらず、 InSbを成長する絶 縁層としてはこれまでは考えられない材料であった。この材料を取り上げて、分子線 エピタキシー法により絶縁層の成長とその上に InSb薄層を成長する実験を重ねた。
[0085] その結果、この Al In _ Sb (0<x< 1)混晶層は、 A1と Inの組成比が適切に選ばれ ると絶縁性又は高抵抗値の層として働き、更に、 Al In Sb (0<x< 1)混晶層は、 I nSbと結晶格子間隔 (格子定数)が同じでなくても、すなわち、格子の不整合、所謂、 格子ミスマッチがあっても、ある条件を満たす場合は、当該混晶層の上に分子線ェピ タキシ一法で成長させた InSb薄膜は、厚さが薄くても電子移動度が極めて大き!/、こ とが見出された。即ち、電子移動度の小さい低電子移動度層の厚さが小さくなる。
[0086] 更に、上述した 3種の原子からなる Al In _ Sb (0<x< 1)混晶層に若干の Gaが添 加された 4種の原子からなる Al Ga In Sb混晶層(0<x< 1、 0≤y< 1)も適切 な組成値パラメータ x、 yを選ぶことで絶縁性又は高抵抗値の層として働くことが分か り、更に、ある条件を満たす場合は、その上に分子線エピタキシー法で成長させた In Sb薄膜は電子移動度が極めて大きいことも見出された。
[0087] 本明細書では、必要に応じ、 Al Ga In _ _ Sb (0<x< 1、 0≤y< 1)の表記を Al GaInSb、同様に Al In _ Sb (0<x< 1)を AllnSbと簡略化して記載されていること もある。
[0088] 更に、本発明では、 AlGalnSb混晶層の意味するところは、特別に断らない限り、 すなわち、 Al Ga In Sb混晶層(0≤x、 y≤ 1)は、 Alと Gaの原子の含有率(x+ y=)力 5. 0%力ら 17%の範囲(0. 05≤x+y≤0. 17)、若しくは、 InSb導電層と 接する絶縁性の Al Ga In Sb混晶層との格子不整合が 0. 25%から 1. 0%の範 囲のいずれかであることを意味している。 y=0( Al In Sbの場合もこの中に含まれ
1
る事は勿論である。
[0089] また、 InSb動作層より高抵抗又は絶縁性、若しくは p型の伝導性を示す層で、かつ 、バンドギャップが InSbより大きい層である Al Ga In _ _ Sb混晶層(0≤x、 y≤l)、 更に、 Alと Gaの原子の含有率(x+y)が 5. 0%から 17%の範囲(0. 05≤x+y≤0 . 17)、若しくは、 InSb導電層と接する絶縁性の Al Ga In Sb混晶層との格子 不整合が、 0. 25%から 1. 0%の範囲を有する本発明でいう Al Ga In Sb混晶 層は、絶縁層ともまたはバッファ層などと呼称する力 上述した InSb動作層より高抵 抗又は絶縁性、若しくは p型の伝導性を示す層で、かつ、バンドギャップが InSbより 大きい層と同義であり、実質的に絶縁層として働く層であり、単純に絶縁層と称する 場合もあるが上述した意味である。
[0090] 本発明者らの研究によれば、 GaAs基板上に分子線エピタキシー法で Al In Sb
(0<χ< 1)の薄層を成長し、更にその上に、 InSbを成長した例では、成長した InSb 層の電子移動度は、 Al In Sb (0<x< l)の層の結晶性に大きく依存することがわ かった。更に、 A1の含有量の増大に伴い Al In Sb (0<x< l)の混晶層は、一般 的に結晶性が悪くなり、また、 InSbとの格子のミスマッチも A1含有量の増加につれて 大きくなるので A1の含有量が 17%以上 (格子定数のずれ 1. 0%以上)では、高電子 移動度の InSb単結晶薄膜は成長しないことがわ力つた。
[0091] 更に、格子定数が InSbに極めて近い A1組成、すなわち、 A1含有量が 5%以下 (格 子定数のずれ 0. 25%以下)では、混晶層の抵抗率が急減し導体層となって Al In Sb (0く Xく 1)層は絶縁層の役割を果たさなくなる。この結果、 A1組成が 17%と 5% の間であり、混晶層の結晶性があるレベル以上の質を有する場合に限り、厚さ 0. 15 /z mであっても電子移動度が 27000cm2ZVs以上、結晶成長条件によっては 40, 0 00cm2ZVs以上の値が得られる。
[0092] また、厚さ 0. 3 μ mの InSb層を成長した場合では 36, 000cm2ZVs以上、結晶成 長条件によっては 50, 000cm2ZVs以上の高電子移動度の InSb単結晶薄膜が製 作できることが明らかになった。そこで、高い電子移動度の InSb薄膜が成長するため の Al In Sb (0<x< 1)層の結晶性を X線回折によって調べた。
[0093] すなわち、 GaAs基板上に成長した Al In _ Sb (0<x< 1)混晶層や、更には、 A1
Ga In Sb (0<x< l、 0≤y< 1)混晶層の結晶性を Cuの Κ α線を X線源として l-x-y
用い、平行光学系にて実施した X線回折の、 Al Ga In Sb混晶層の(004)回折 面力 得られたロッキングカーブの前記混晶層に対応するピークにおける半値幅と In Sbの電子物性やへテロ界面付近に形成される低電子移動度の層の厚さとの関係を 調べた。
[0094] GaAs基板上に InSb薄膜を直接成長させると、 InSbと GaAs基板とのヘテロ界面 に低電子移動度の層(格子のミスマッチの影響で生じる転移の多 、低電子移動度の 部分で格子欠陥由来の電子濃度が大きい層)が出来る。電子移動度が 10, OOOcm 2ZVs以下の低電子移動度の層の厚さは、おおよそ 0. 2 m又は 200nmである。従 つて、 GaAs基板上に直接 InSb層を薄ぐ例えば、 0. 15 m形成した例では、 7, 0 00cm2ZVs程度の低 、電子移動度し力得られな 、。
[0095] 然るに、格子定数が InSbと一致していなくても、 InSbとの格子不整合が 0. 25%か ら 1. 0%の範囲であり、この AllnSb混晶層の結晶の質を示す(004)面力も得られる X線回折のピークの半値幅が 1300秒以下の場合には、より好ましくは 1, 000秒以 下、更に好ましくは 500秒以下の場合には InSb導電層の電子移動度の大きい値が 得られることがわかった。
[0096] すなわち、一例を示せば、 GaAs (100)基板上に、上述した条件を満たした Al In
Sb (0<x< l)混晶層を形成し、その上に厚さ 0. 15 mの InSbを成長した場合は 、 InSb層の電子移動度は、 27, 000cm2ZVsを超える大きな値を示す。 GaAs基板 上に直接 InSb層を 0. 15 /z m成長した場合は、 7, 000cm2ZVs程度の低い電子移 動度であり、その差は極めて大きぐ上述した条件を満たす絶縁層の存在により InSb 層の電子移動度は 4倍の大きさが得られる。図 10に本発明例と従来技術の比較を示 した。
[0097] 何故、このような大きな差が現れるかは、完全には解明されていないが、 InSb力成 長する AllnSb混晶層の格子定数が InSbと近いことと、更に、 X線回折のピークの半 値幅が 1300秒以下という結晶性の良さ力 InSbの結晶成長において、格子のミス マッチの影響を極小にする理想的な結晶成長条件を与えると推定される。この結果、 ヘテロ界面に隣接する InSbの低電子移動度層が極めて薄くなり、結晶性に優れ、か
つ、電子移動度の大きな InSb薄膜が得られて 、ると考えられる。
[0098] 例えば、 3元混晶である AllnSb混晶層と InSbのへテロ界面の InSb薄膜内に形成 される低電子移動度の層は、極めて薄ぐ電子濃度の厚さ依存性などから、厚さが 1 Onm若しくは 30nm程度である事がわかり、極めて薄く出来ることが見出された。また 、場合によっては、低電子移動度層は 3nm程度である事が見いだされた。
[0099] この例のように、本発明では、上述した混晶層の格子ミスマッチや X線回折の半値 幅の 1300秒以下の条件を満たす Al Ga In _ _ Sb (0<x< l、 0≤y< l)混晶層の 上に極めて薄!ヽ InSb導電層を形成した場合と、混晶層を形成しな!ヽで直接 GaAs ( 100)基板上に InSb層を形成した場合の InSb層の電子移動度の差は極めて大き ヽ
[0100] しかし、上述した例にぉ 、て、 InSbの高 、電子移動度が得られる条件を満たす All nSb混晶層が容易に得られるわけではない。 MBE法による結晶成長条件が混晶層 の結晶性を決定することはもちろんである。また、 AllnSb混晶層は絶縁性でなけれ ばならないため、また、 InSbに近い格子定数を持つので、基板との格子不整合はゼ 口ではなく存在する。従って、 AllnSb混晶層は、あるレベル以上の厚さを有しないと X線回折のピークの半値幅が 1秒以上 1300秒以下にはならず、更に、結晶成長条 件が適切でなければ、 X線回折のピークの半値幅が 1300秒以下にはならない。
[0101] この場合は、当然であるが InSb導電層の電子移動度の大きい値が得られない。一 般には、この最低限の厚さは混晶の成長条件やその下の基板の表面の状況にも依 存するので明確ではないが、適切な結晶成長条件が選ばれ、一定に維持される条 件下では、厚さの増加に伴い混晶層の質は向上するので、特別な場合を除き、通常 は、混晶層の厚さは少なくとも 50nm以上が好ましぐ 600nm以上であれば安定して X線回折のピークの半値幅が 1300秒以下の混晶層が得られる。
[0102] また、混晶層が厚くなれば、 X線回折のピークの半値幅が 1300秒以下より更に低 下し 1000秒以下、さらには 500秒以下のようにより結晶性の良い条件も得られ、それ に応じて InSb導電層の電子移動度のより大きい値が得られることがわ力つた。
[0103] このように、本発明者らの研究により、 InSb導伝層の電子移動度と混晶層の結晶 性との相関が明ら力となり、 InSb動作層の大きな電子移動度の得られる混晶の結晶
性やその条件が明らかとなった。
[0104] 更に、重要なことは、上述のような条件を満たす AllnSb混晶層に接して、その上に 製作した InSbは、当該 AllnSb混晶とのへテロ界面に形成される低電子移動度の層 が極めて薄くなつて!/ヽることである。
[0105] 本発明では、上述したように、 InSbのへテロ界面に接した部分に生じる低電子移動 度層(電子移動度は、およそ 7、 000cm2ZVs以下)の厚さを如何に低減するかが重 要である。上述したような AllnSb混晶の上に InSb動作層を形成した場合は、その厚 さは、最大 30nm、通常は 20nm以下、より好条件の場合は、更に lOnm以下である 。また、最低値は、 1. 5nmである。すなわち、低電子移動度の層の厚さが極めて薄く なっている。上述した X線回折の条件は、このように InSbの低電子移動度の層を薄く するための結晶の質を決定する条件である。
[0106] つまり、 InSbは AllnSbとの格子不整合があっても、 X線回折のピークの半値幅が 1 300秒以下の結晶性を AllnSb層が有すれば、低電子移動度層は極めて薄くなり、 結晶性の優れた高電子移動度の層の電子移動度が電気伝導を支配し、その結果、 AllnSbに形成された InSb導電層の電子移動度は大きい値が得られる。
[0107] 従来は、格子のミスマッチがあると良質の InSb結晶が成長しないとされていたが、 本発明者らの実験によれば、このように、格子定数が InSbと一致していなくても、例 えば、、 InSbと AllnSb混晶層との格子不整合力 SO. 25%力ら 1. 0%の範囲であり、力 つ、 Al Ga In Sb (0<x< l、 0≤y< 1)混晶層の結晶の質を示す X線回折のピ ークの半値幅が 1300秒以下の場合には、 InSb導電層の電子移動度は、極めて大 きい値が得られる。
[0108] しかし、この様な薄い低電子移動度層が形成される成長条件は、 AlGalnSb層の 成長を終了し、次の InSb層の成長に移るときの基板温度の変化が小さいことである。 更に、 InSb上に AlGalnSb層を成長するときの基板温度の変ィ匕も小さいことである。 許される AllnSbの成長の終了時の基板温度と InSbの結晶成長をスタートするときの 基板温度の差は最大でも InSbの最適基板温度としたとき 0°Cが最も好まし ± 5°C以 内であればよい。 AllnSbの結晶成長時の基板温度は、 InSbの結晶成長の最適温 度から士 5°C以内の最適値を選択し定められる。特に AllnSbの成長の終了時の基
板温度は、 InSbの結晶成長の最適温度から ± 5°C以内で定められる。第 2の AllnS b層を InSbはく相乗に成長するときの基板温度やその設定条件も同様である。
[0109] このようにして成長した AllnSb層の効果は、 InSb力薄!、場合は特に顕著である。
本発明者らの研究によれば、 InSbの厚さが同じ場合で比較すると、得られる InSb層 の電子移動度は、数倍またはそれ以上になる。 InSbの厚さが薄いほど大きな効果が 得られる。 0. 5 m以下や、更には 0. 3 m以下のように InSb層の厚さが薄くなるに 従って大きな効果が発現される。特に、 InSb層がきわめて薄い 0. 1 μ m以下の場合 は 7乃至 10倍以上になる。図 10には本発明の薄膜積層体の InSbの動作層の電子 移動度と従来技術の InSb薄膜の場合との実験的な比較が示されている。
[0110] これらの検討の結果、本発明者らは、 InSb層の膜厚が薄くても高感度の磁気セン サが製作できる大きな電子移動度を有する InSb薄膜の成長できる条件として、 1)A1 GalnSb層の組成 (A1と Gaの原子の含有率が 5. 0%から 17%の範囲、 2)格子定数 のずれ、すなわち、格子不整合値又はミスマッチ (InSb導電層と接する絶縁性の A1 Ga In Sb混晶層との格子不整合が 0. 25%力ら 1. 0%の範囲)、 3)AlGaInSb l-x-y
混晶層の結晶性の良さを示す x線回折のロッキングカーブの上記混晶層に対応する ピークの半値幅; 1300秒以下を見出した。更には、 AlGalnSbの成長時の基板温度 と InSb成長時の基板温度の差は ± 5°C以内である。
[0111] さらに、このような場合、 InSbと Al Ga In Sb混晶層のへテロ界面の微小な格 子不整合により形成される InSb薄膜の内部に形成される低電子移動度層は、極め て薄くて 0. 5nm以上 30nm以下、結晶成長条件がより適切に選ばれた場合 (より半 値幅が少ない場合、例えば、 500秒以下)及び厚さが薄い場合には、 0. 5乃至 20η m以下、又は更に、 0. 5乃至 lOnm以下に出来ることを見出した。また、 Sn, Si, S, Te, Seなど、 InSbに対するドナー不純物をドープした InSb導電層においても同様 の効果が得られ、上述した結果は変わらない (電子濃度の小さい、例えば、アンド一 プの InSb薄膜の電子移動度は低温で一般に低下する力 Sn, Si, S, Te, Seなど、 ドナー不純物をドープすることで低温領域においても高電子移動度を得ることができ る)。
[0112] 更に、本発明者らは、絶縁性又は高抵抗の Al Ga In Sb混晶層を薄い InSb
薄膜の上に成長させた場合についても調べて研究を重ねた。その結果、 AlxGaylni Sb混晶層が InSb薄膜上に形成された場合は、余り InSbの特性を低下させない ことが明ら力となった。第 2の AllnSb混晶の結晶成長時の基板温度は、 InSbの結晶 成長の最適温度から ± 5°C以内の最適値を選択し定められる。特に AllnSbの成長 のスタートの基板温度は、 InSbの結晶成長の最適温度と同じであることが最も好まし いが士 5°C以内で定めてもよ!、。
[0113] InSb層が極めて薄い場合、表面が空気に触れたり、あるいは、ホール素子や磁気 抵抗素子など磁気センサを製作した場合、保護膜として使われる SiOや Si Nなど
2 3 4 の無機質膜との接触、あるいは、榭脂パッケージしたときのストレスや異質の有機材 料の影響などで大きく特性を低下させる場合が頻繁に起きる。 InSbに直接保護膜を 形成したときは、 40〜70%の特性低下がみられた力 Al Ga In Sb混晶層を In Sb薄膜上に形成した場合は、この混晶膜の形成による InSbの特性は低下しない。こ の混晶層を介して上述した保護層である SiOや Si Nを形成した場合は、上述した
2 3 4
保護膜の大きな影響や、更に、榭脂パッケージしたときのストレスや異質の有機材料 の影響などが極めて小さくなることがわ力つた。この結果、保護層形成による InSb層 の 40〜70%の特性低下は高々 3%程度の値に減少することが観察された。
[0114] すなわち、 Al Ga in b混晶層は、 InSb層の特性を劣化させず、更に、上述し y l -x-yS
たような保護膜やパッケージの影響による InSb層の特性劣化を防止するための半導 体保護層的働きが大きいことが明らかとなった。
[0115] このような InSb薄膜の動作層の上に形成された絶縁性の薄層若しくは保護層は、 キャップ層(または半導体保護層)とも呼ばれる。また、このような絶縁性の半導体保 護層である Al Ga In Sb混晶層は、バンドギャップが InSbと比較して大き!/、ので InSb層が極めて薄いときは、 InSbの量子井戸を構成するポテンシャルのバリヤ層と しての働きもするので、ポテンシャルのバリヤ層、あるいは単にバリヤ層と呼ばれるこ ともある。 Al Ga In Sb半導体保護層上に、更に、 GaAs層を形成し両者の組み 合わせでより強固な保護層とする場合も多い。この GaAs層は AlGalnSb層に比べて 耐酸化性が優れており頻繁に使われる。 AlGalnSbの成長時の基板温度と同じが好 ま 、が特に大きな制限は無!、。
[0116] 本発明者らは、上述したような格子のマッチングに関する前述の条件が必要ではあ る力 Al Ga In _ _ Sb混晶層は、 InSbとの格子ミスマッチが 0. 25%〜1. 0%の範 囲であれば、 InSbの薄膜の表面保護層として極めて有効である事を見いだした。こ の表面保護層の場合は、その上に InSbを、結晶成長をしないので X線で示される半 値幅の条件は余り影響しな 、ことも分力つた。
[0117] し力し、量子井戸などのバリヤとして使う場合は、 InSbの厚みが極めて薄いのでへ テロ界面に形成するノ ッファ層と同じく結晶性が問題となり、上述したような格子のマ ツチングに関する条件や X線の半値幅の条件が InSbの高電子移動度を得るために 必要となる。その程度は InSbの膜厚に依存し、薄くなるに従って優れた結晶性が要 求される。
[0118] このようなキャップ層を形成した場合は、キャップ層と接して InSb薄膜の表面付近 に形成される低電子移動度の層が、キャップ層が無い場合に比較して薄ぐ 30nm 以下、又は 20nm以下、更には、 lOnm以下で、最小値は 0, 5nmで極めて薄くなる
[0119] このような検討結果力も本発明者らは、ェピタキシャル成長した InSb薄膜積層体を 気センサ部に使う高感度 InSb薄膜ホール素子において、 1)磁気センサ部の InSb薄 膜の基板とのヘテロ界面付近に形成される低電子移動度層の厚さを極めて薄くする 積層構造を見いだした。更には、 2)基板と反対側にある InSb薄膜の表面に近接して 形成される低電子移動度層を薄くする技術、すなわち、自然に形成される場合もある 力 多くの場合は、ホール素子を製作する工程で、直接 InSbに接して保護膜を形成 した場合ゃ榭脂パッケージ等による表面の歪みなどによって磁気センサ部の InSb表 面近傍に素子製作工程でやむを得ず形成される低電子移動度層を極めて薄くする 技術を見いだした。
[0120] このように、本発明者らは、薄膜積層体の InSb導電層薄膜のパッシベーシヨン保護 膜の形成に伴う特性変動や磁気センサの榭脂パッケージに伴う感磁面の歪みやスト レスによって生じる特性変動を極めて少なくする InSbの表面保護層、すなわち、キヤ ップ層または半導体保護層の技術を見いだした。また、半導体保護層は InSbと格子 定数が近い絶縁性の III一 V族化合物半導体の薄層が好ましく優れていることも見出
した。
[0121] この結果、本発明者らは、初めて InSbの厚さが極めて薄い 0. 15 μ m又はそれより 薄い場合であっても電子移動度が 30, 000cm2ZVs以上の値力 0. 05 mであつ ても電子移動度 20, 000cm2ZVsもしくはそれ以上が得られる技術を確立すると共 にホール素子や磁気抵抗素子などの高感度で実用的な磁気センサの磁気検出部 に応用し、高感度 InSb薄膜磁気センサを製作する技術を完成した。
[0122] すなわち、本発明者らは、ヘテロ界面の低電子移動度層が極めて薄い、若しくは In Sb表面の低電子移動度層を極めて薄くした薄膜積層体を製作し、更には、前記両 低電子移動度層が極めて薄い InSbホール素子や磁気抵抗素子のような磁気センサ 及びその製作技術を完成、実現した。更に、本発明の薄膜積層体や InSb磁気セン サでは、磁気センサ部の InSb薄膜にドナー原子がドープされていても、ドープされて いない、いずれの場合も低電子移動度層が極めて薄くすることが可能である。本発 明の結果はドーピングした InSbホール素子においても、アンドープの InSbホール素 子いずれの場合も、低電子移動度層が極めて薄い InSbホール素子の製作が可能 である。磁気抵抗素子の場合も同様である。
[0123] すなわち、基板上にェピタキシャル形成された InSb薄膜の導電層を動作層とし、こ の動作層の少なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくは p型 の伝導性を示す層でバンドギャップが InSbより大き!/、層である Al Ga In Sb混 晶層(0≤x、 y≤l)が形成されており、 A1の原子の含有率が x= 5. 0%から 17%の 範囲(0. 05≤x≤0. 17)、若しくは、 InSb導電層と接する絶縁性の混晶層(Al Ga
In Sb)との格子不整合が 0. 25%から 1. 0%の範囲のいずれかであることを特 徴とし、かつ、 X線回折のロッキングカーブの上記混晶層に対応するピークの半値幅 力 S 1300秒以下の Al Ga In Sb混晶層と直接接した InSb薄膜を動作層とする薄 膜積層体を磁気センサ部として有する高感度 InSb薄膜磁気センサである。
[0124] 基板上にェピタキシャル形成され,室温の電子濃度が 1. 2 X 1016〜5. 0 X 1018c m_3の範囲にある InSb薄膜を動作層とし、この動作層の少なくとも一方の側には、こ の動作層より高抵抗又は絶縁性若しくは P型の伝導性を示す層でバンドギャップが In Sbより大きい層である Al Ga In Sb混晶層(0≤x、 y≤ 1)が形成されており、 Al
の原子の含有率力 sx= 5. 00/0力ら 170/0の範囲(0. 05≤χ≤0. 17)、若しく ίま、 InSb 導電層と接する絶縁性の混晶層(Al Ga In Sb)との格子不整合が 0. 25%から 1. 0%の範囲のいずれかであることを特徴とし、かつ、 X線回折のロッキングカーブ の上記混晶層に対応するピークの半値幅が 1300秒以下の Al Ga In Sb混晶 層と直接接した InSb薄膜を動作層とする薄膜積層体の磁気センサ部を有する高感 度 InSb薄膜磁気センサである。
[0125] 基板上にェピタキシャル形成され、室温の電子濃度が 1. 2 X 1016〜5. 0 X 1018c m_3の範囲にある InSb薄膜を動作層とし、この動作層の少なくとも一方の側には、こ の動作層より高抵抗又は絶縁性若しくは P型の伝導性を示す層でバンドギャップが In Sbより大きい層である Al Ga In Sb混晶層(0≤x、 y≤ 1)が形成されており、 Al の原子の含有率力 sx= 5. 00/0力ら 170/0の範囲(0. 05≤χ≤0. 17)、若しく ίま、 InSb 導電層と接する絶縁性の混晶層(Al Ga In Sb)との格子不整合が 0. 25%から 1. 0%の範囲のいずれかであることを特徴とし、かつ、 X線回折のロッキングカーブ の上記混晶層に対応するピークの半値幅が 1秒以上 1300秒以下の Al Ga In Sb混晶層と直接接し、かつ、 Sn, Si, S, Te, Seなど、 InSbに対するドナー不純物 力 Sドープされた InSb薄膜を動作層とする薄膜積層体の磁気センサ部を有する高感 度 InSb薄膜磁気センサである。
[0126] 基板上にェピタキシャル形成され、室温の電子濃度が 1. 2 X 1016〜5. 0 X 1018c m_3の範囲にある InSb薄膜を導作層とし、この動作層の少なくとも一方の側には、こ の動作層より高抵抗又は絶縁性若しくは P型の伝導性を示す層でバンドギャップが In Sbより大きい層である Al Ga In Sb混晶層(0≤x、 y≤ 1)が形成されており、 Al Ga In Sb混晶層は Alの原子の含有率力x= 5. 0%から 17%の範囲(0. 05≤ l-x-y
χ≤0. 17)又は (0. 05≤x+y≤0. 17)、若しくは、 InSb導作層と接する絶縁性の 混晶層(Al Ga In _ _ Sb)との格子不整合が 0. 25%力ら 1. 0%の範囲のいずれ かであり、かつ、 X線回折のロッキングカーブの上記混晶層に対応するピークの半値 幅が 1300秒以下であることを特徴とし、更に、 Al Ga In Sb混晶層(0≤x、 y≤ 1)とのへテロ界面に接して形成された低電子移動度の層の厚さが 0. 5nm以上 30η m以下である InSb薄膜を動作層とする薄膜積層体であり、この薄膜積層体力 なる
磁気センサ部を有する高感度 InSb薄膜磁気センサである。
[0127] 基板上にェピタキシャル形成された InSbを導電層とし、この動作層の少なくとも一 方の側には、この動作層より高抵抗又は絶縁性若しくは P型の伝導性を示す層でバ ンドギャップが InSbより大きい層である Al Ga In _ _ Sb混晶層(0≤x、 y≤l)が形 成されており、 A1の原子の含有率が x= 5. 0%から 17%の範囲(0. 05≤x≤0. 17) であり、かつ、 InSb導電層と接する絶縁性の層(Al Ga In Sb)との格子不整合 が 0. 25%から 1. 0%の範囲であることを特徴とした InSb薄膜の動作層を有する薄 膜積層体力もなる磁気センサ部を有する高感度 InSb薄膜磁気センサである。更に、 Al Ga In _ _ Sb混晶層のシート抵抗値が 10ΚΩ以上 2000Μ Ω以下であることを 特徴としている薄膜積層体の磁気センサ部を有する高感度 InSb薄膜磁気センサで ある。
[0128] 更に、基板上にェピタキシャル形成された InSb薄膜を導作層とし、この動作層の少 なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくは p型の伝導性を示 す層でバンドギャップが InSbより大きい層である Al Ga In Sb層が形成されてお り、 A1もしくは Gaの原子の含有率が x+y= 5. 0%から 17%の範囲(0. 05≤x+y≤ 0. 17)であり、両者の(接する面での)バンドギャップ差が好ましくは 0. 3eV以上 2. 4eV以下、かつ、 InSbの導電層と接する絶縁性の層との格子不整合が 0. 25%から 1. 0%の範囲であり、更に、 Al Ga In Sb層のシート抵抗値が 10ΚΩ以上 200 0M Ω以下であることを特徴とした InSb薄膜積層体を磁気センサ部とした高感度 InS b薄膜磁気センサである。
[0129] 本発明では、 InSb動作層と Al Ga In Sb混晶層とのヘテロ界面近傍に形成さ れる低電子移動度の層の厚さが、好ましくは 20nm以下、より好ましくは lOnm以下で あることを特徴とした InSb薄膜積層体力もなる磁気センサ部を有する高感度 InSb薄 膜磁気センサである。また、 Al Ga In Sb混晶層と InSbが接するヘテロ界面で のバンドギャップ差は、 Al Ga In Sb層が絶縁若しくは高抵抗であればょ 、ので 、特に限定はしないが好ましくは 0. 3eV以上である。更に、磁気センサ部がホール 素子、ホール効果を利用する素子、磁気抵抗素子又は磁気抵抗効果を利用する素 子であることを特徴とする高感度 InSb薄膜磁気センサである。
[0130] Al Ga In^ _ Sb混晶層の X線回折のピーク値における半値幅は、好ましくは 100
0秒以下、より好ましくは 500秒以下である。
[0131] 磁気センサ部の InSb薄膜の厚さは特に限定はしないが、好ましくは、 8nm以上 2,
OOOnm以下、更に、好ましくは 1, OOOnm以下、より好ましくは、 500nm以下、最も 好ましい領域は 300nm以下であることを特徴とする高感度 InSb薄膜磁気センサで ある。
[0132] また更に、 200nm以下では本発明の効果は著しぐ lOOnm以下であっても極めて InSbの電子移動度が大きぐ磁界で高感度、かつ入力抵抗値の大きな磁気センサ が製作できる。
[0133] 動作層の InSb薄膜層の Al Ga In Sb混晶層とのヘテロ界面に接して形成さ れる低電子移動度層の許される厚さは、 InSb動作層の厚さによって異なる。 150nm 以上の厚さでは 30nmであってもよいが、より小さい厚さが好ましい。また、 lOOnm以 下の InSb動作層の場合は、低電子移動度の厚さは 20nm以下が好ましぐ更に、 50 nm以下の場合は、低電子移動度層の厚さは 5nm以下にすることが必須である。す なわち、動作層の厚さの 20%以下に低電子移動度層の厚さをすることが必須である 。混晶層の X線回折のピーク値における半値幅は小さい値が好ましいが、動作層の I nSb薄膜の厚さが薄いときはより小さい値が好ましぐ InSbの厚さが 200nm以下で は 1300秒以下でもよいが 1000秒以下は好ましぐ 500秒以下は更に好ましい。この 様な条件は AlGalnSb層の厚さを 0. 乃至 1. 0 mにすると得られる。
[0134] 以上の説明において、基板上に形成された絶縁層である Al Ga in Sb混晶層 の上に成長した InSb薄膜動作層を例に示したが、 InSb薄膜動作層の上面 (基板と 反対側の面)に上述したと同様の絶縁層である Al Ga In Sb混晶層(0≤x、 y≤ 1)で、 Alと Gaの原子の含有率(x+y)が 5. 0%から 17%の範囲(0. 05≤x+y≤0 . 17)、若しくは、 InSb導電層と接する絶縁性の Al Ga In Sb混晶層との格子 不整合が 0. 25%から 1. 0%の範囲のいずれかである混晶層が形成される場合もあ る。更に、この場合、必須ではないが、 InSb薄膜動作層の上面に形成される絶縁層 である Al Ga In Sb混晶層の(004)格子面からの X線回折によるロッキングカー ブの半値幅が 1300秒以下である結晶性であることが好ましい事はもちろんである。
[0135] 一般に、空気層と触れる InSb薄膜動作層の表面に形成される低電子移動度層は 薄く最大でも 50nm以下と推定されるが、信頼性付与や保護層の目的で InSb表面 に磁気センサ制作時に形成される無機質の保護層、例えば、 Si N , SiO等が形成
3 4 2 された場合は、形成時のダメージや形成後の格子不整合や面内の歪みなどによる、 I nSb表面層のダメージ層の厚さはこれより大きぐ InSb薄膜の電子移動度などの特 性が大きく損なわれる場合がしばしばである。このダメージによって形成される InSb の低電子移動度層(この場合はダメージ層といってもよい)は,保護膜などの形成に よる大きな InSb薄膜の特性劣化やその膜厚依存性から 50〜: LOOnmの厚さに及ぶ。 これら保護膜形成による特性変化は、一般的に素子製作工程での変動として把握さ れ、低減が必須である。 InSb動作層が極めて薄い場合は、これら工程変動値は極め て大きぐ高感度の磁気センサ製作を不可能となる。
[0136] このような InSbの保護膜形成や形成工程での衝撃などに伴う InSb層の表面付近 のダメージを防止する目的で本発明では絶縁性の半導体保護層を InSbの上面に接 して形成する場合もある。
[0137] このように、 InSb層に接して形成される薄層は半導体保護層は絶縁性の化合物半 導体薄層が好ましく用いられる。また、この半導体保護層は、 InSbの表面にダメージ を与えないために InSbとの格子ミスマッチが小さい材料が選ばれる。このため、 InSb の表面に接して形成される低電子移動度の層の厚さの低減にも適切な条件が選ば れれば効果がある。
[0138] 従って、本発明では、 InSb薄膜動作層の上面 (基板と反対側の面)に Al Ga In
Sb混晶層が、主として InSb動作層の表面部分を保護層やパッケージの榭脂など 力 の歪みやそれらを形成する素子製作工程でのダメージからの保護する目的で形 成される。
[0139] この場合は、 Al Ga in Sb混晶層を InSbの表面に形成することにより、保護膜 の形成時に InSb薄膜の表面に形成される低電子移動度の厚いダメージ層形成を防 止、若しくは厚さを極小にする事が可能である。例えば、この層の形成により、 InSb 薄膜表面の低電子移動度層は自然表面の場合と同じか更に少ない厚さにすること が可能である。すなわち、表面の低電子移動度層の厚さが基板と InSbの界面の場
合と同様、極小になる。動作層の InSb厚さが 0. 5 μ m以下の場合は、 Al Ga In _ _ Sb混晶層を InSb薄膜の上面に接して形成する効果は特に顕著であり、好ましく行 y
われる。このような役割の、 Al Ga In Sb混晶層はキャップ層と呼ぶこともある。 従って、 Al Ga In _ _ Sb混晶層は磁気センサ部の InSb薄膜の上下の面に接して 形成されることが InSb薄膜ホール素子など、本発明の InSbの薄膜積層体を感磁部 と摺る磁気センサを製作する上では最も好ましい。更に、 AlGalnSb保護層上に、更 に、 GaAs層を形成し両者の組み合わせでより強固な保護層とする場合もある。この GaAs層は AlGalnSb層に比べて耐酸ィ匕性が優れており頻繁に使われる。
[0140] InSb動作層の厚さ力 8nm以上 200nm以下、すなわち、 200nm以下では InSb 薄膜の両面に Al Ga In Sb混晶層を形成し、低電子移動度層を低減するととも に工程変動の低減や防止の必要があり、本発明では好ましく行われる。 lOOnm以下 の動作層、更には、 60nm以下の InSb動作層を有する磁気センサを製作する本発 明の場合は、量子井戸構造の製作の目的、すなわち、キャリアである電子を InSb動 作層中に閉じこめる目的にも用いられる。
[0141] このように、本発明では InSb薄膜動作層の上面 (基板と反対側の面)に Al Ga In
Sb混晶層が形成される場合もあり、その場合にも等しく上述の Al Ga In S b混晶層ゃ InSb動作層の低電子移動度層の低減などに関することは上下の面近傍 において等しく成り立つ事である。低電子移動度の層の厚さも上下の面において同 じレベルの厚さになる。
[0142] また、本発明では、磁気センサ部の InSb薄膜は分子線エピタキシーなどの方法で 製作されるが制御された所望の電子移動度やシート抵抗値などの物性値が得られれ ば、 MOCVDなど他の方法であってもよぐ方法にはこだわらない。また、本発明で は、 InSb薄膜動作層は単結晶でも多結晶でも良いが、単結晶はより好ましい材質で ある。
[0143] 本発明によれば、基板上に形成された InSb薄膜である InSb動作層と、この InSb 動作層より高抵抗又は絶縁性若しくは P型の伝導性を示し、バンドギャップが InSbよ り大きい層である Al Ga In Sb混晶層(0<xく 1、 0≤y< l)とを備え、混晶層は 、基板と InSb動作層との間に設けられ、 A1と Gaの原子の含有率 (x+y)が、 5. 0%
力も 17%の範囲(0. 05≤x+y≤0. 17)又は InSb導電層と接する混晶層との格子 不整合が、 0. 25%から 1. 0%の範囲であるので、高感度で磁束密度が直接検出で き、かつ消費電力や消費電流の少ない微小な InSb薄膜磁気センサに用いられる薄 膜積層体及びそれを用いた高感度 InSb薄膜磁気センサを実現することができる。 図面の簡単な説明
[図 1A]図 1Aは、本発明の薄膜積層体を磁気センサ部とした InSb薄膜磁気センサの 一実施形態を示す断面構成図である。
[図 1B]図 1Bは、本発明の薄膜積層体を磁気センサ部とした InSb薄膜磁気センサの 一実施形態を示す上面カゝら見た構造図である。
[図 2A]図 2Aは、本発明の薄膜積層体を磁気センサ部とした InSb薄膜磁気センサの 他の実施形態を示す断面構造図である。
[図 2B]図 2Bは、本発明の薄膜積層体を磁気センサ部とした InSb薄膜磁気センサの 他の実施形態を示す上面力 見た構造図である。
[図 3]図 3は、本発明の InSb薄膜磁気センサの InSb薄膜からなる磁気センサ部の基 本となる薄膜積層体の断面構成図である。
[図 4]図 4は、本発明の InSb薄膜磁気センサの InSb薄膜からなる磁気センサ部の他 の薄膜積層体の断面構成図である。
[図 5]図 5は、本発明の InSb薄膜磁気センサの磁気センサ部のさらに詳細な薄膜積 層体の断面構成図である。
[図 6]図 6は、本発明の InSb薄膜磁気センサのさらに他の実施形態を示す図である。
[図 7A]図 7Aは、本発明の InSb薄膜磁気センサのさらに他の実施形態を示す図で、 InSb薄膜の表面に絶縁性の半導体保護層が形成されているホール素子の断面構 造図である。
[図 7B]図 7Bは、本発明の InSb薄膜磁気センサのさらに他の実施形態を示す図で、 I nSb薄膜の表面に絶縁性の半導体保護層及び保護層が形成されているホール素子 の断面構造図である。
[図 8]図 8は、本発明の InSb薄膜磁気センサの磁気センサ部のさらに詳細な他の薄 膜積層体の断面構造図である。
[図 9]図 9は、本発明の混晶層の含有率と電子移動度の関係を示す図である。
[図 10]図 10は、 GaAs基板上に直接形成した InSb薄膜の膜厚と電子移動度の関係 及び本発明の薄膜積層体 (GaAs基板上に AllnSb層の上に形成され、更に InSb層 上に InSb薄層が形成され、更に InSb層の上面には AllnSb層と GaAs層が形成され ている場合)と電子移動度の関係を示す図である。
発明を実施するための最良の形態
[0145] 以下、図面を参照して本発明の実施形態について説明する。
[0146] (実施形態 1)
図 1A,図 1Bは、本発明の InSb薄膜を動作層とする薄膜積層体を磁気センサ部と した InSb薄膜磁気センサの一実施形態を示す図で、 InSb薄膜を磁気センサ部若し くは磁界検出部とした InSb薄膜磁気センサであるホール素子の構成図で、図 1A)は 断面構造図、図 1Bは上面力も見た構造図である。
[0147] 図中符号 1は基板、 2は Al Ga In Sb混晶層(絶縁層)、 3は動作層で、磁界の 印加によりホール効果を生じる InSb薄膜、 4 (41, 42, 43, 44)は、外部接続用の 4 個の端子電極、 5は電極引き回し部分、 6はリードに接続されているワイヤー示してい る。図 1Aで中央部の磁気センサ部が本発明の薄膜積層体の断面構造を示している
[0148] 本発明の InSb薄膜磁気センサは、基板 1上に Al Ga In Sb混晶層(絶縁層) 2 が設けられ、さらにその上に、磁界の印加によりホール効果を生じる InSb薄膜、つま り動作層 3が設けられ、この動作層 3の端部には、図 1Bに示すように、電極引き回し 部分 5を介して端子電極 4がそれぞれ設けられている。また、この端子電極 4の各々 にはワイヤー 6が取り付けられて!/、る。
[0149] このように、基板 1上に形成された InSb薄膜である InSb動作層 3と、この InSb動作 層 3より高抵抗又は絶縁性、若しくは p型の伝導性を示し、バンドギャップが InSbより 大きい層である Al Ga In Sb混晶層(0≤x、 y≤ 1) 2とを備えている。
[0150] この混晶層 2は、図 9に示すように、 A1と Gaの原子の含有率 (x+y)が、 5. 0%から 170/0の範囲(0. 05≤x+y≤0. 17)で、力つ(004)格子面力らの X線回折による口 ッキングカーブの半値幅が 1秒以上 1300秒以下で、基板 1と InSb動作層 3との間に
存在するように構成されている。なお、図 9においては、 Gaを含んでいない場合につ いての電子移動度をグラフに示している力 これは上記 y=0の場合で、このときは A1 In _ Sb混晶層であり、 Xの範囲が 0. 05≤x≤0. 17のとき、電子移動度が大きいこ とを示している。
[0151] (実施形態 2)
図 2A,図 2Bは、本発明の InSb薄膜を動作層とした薄膜積層体を磁気センサ部と した InSb薄膜磁気センサの他の実施形態を示す図で、 2端子で複数のショートバー 電極を有する磁気抵抗素子の構成図である。図 2Aは断面構造図、図 2Bは上面カゝら 見た構造図である。図 1A,図 1Bと同じ機能を有する構成要素には同一の符号を付 してある。図中符号 3は動作層で、磁界の印加により抵抗変化を示す層である。
[0152] 図中符号 7 (71, 72)は、 2個の端子電極、 8は磁気抵抗変化を大きくするためのシ ョートバー電極を示している。磁気抵抗素子部、すなわち磁気センサ部は、両端に外 部接続用の 2個の端子電極 7を備え、これらの端子電極 71と端子電極 72の間に設 けられた InSb薄膜 3には、複数のショートバー電極 8が配置されている。
[0153] 本発明の InSb薄膜を動作層にした薄膜積層体の基板 1は、通常は高温度で安定 な物質からなり、絶縁性、又は高抵抗で表面が平坦な基板が用いられる。このため、 表面が平滑な結晶面が得られる絶縁性の単結晶基板が好ましく用いられる。特に、 GaAsや InP等の絶縁性の基板は好ましく用いられる。または、表面に絶縁性、又は 高抵抗の薄層が形成せられており、実質的に絶縁性、又は高抵抗で形成せられた 薄層の表面が平坦な基板と同等であればよい。
[0154] また、表面に薄い絶縁層を形成した Si単結晶基板はその表面に GaAs等の絶縁性 の化合物半導体層を更にのせることで InSbと結晶構造の同じ絶縁性の平滑な表面 が得られるので基板として好ましく用いられる。絶縁性がょ 、サファイアも好ま 、基 板である。
[0155] (実施形態 3)
図 3は、本発明の InSb薄膜磁気センサの InSb薄膜からなる磁気センサ部の基本と なる薄膜積層体の断面構成図である。
[0156] 基板 1上には、 Al Ga In Sb混晶層である絶縁層 2が設けられ、さらにその上
に、磁界の印加によりホール効果や抵抗変化を生じる InSb薄膜の動作層 3が磁気セ ンサ部として設けられて 、る。
[0157] (実施形態 4)
図 4は、本発明の InSb薄膜磁気センサの InSb薄膜からなる磁気センサ部の他の 薄膜積層体の断面構成図で、基板の表面に SiOのような絶縁物や半導体力もなる
2
絶縁性又は高抵抗の薄層が形成されている。符号 1 (11, 12)は基板で、第 1の基板 11の表面に絶縁性又は高抵抗の薄層である基板表面層 12が設けられて 、る。この 基板表面層 12上には、 Al Ga In Sb混晶層(絶縁層) 2が設けられ、さらにその 上には、動作層 3が設けられている。
[0158] また、本発明で用いられる基板 1は、耐熱性があり絶縁性であればよい。更に、絶 縁性、若しくは高抵抗の Al Ga In Sb混晶層 2がその上に成長できれば、特に 絶縁性には必ずしも拘らない。また、図 4に示したように、基板 11は絶縁性であること は好ましいが、図 4に示すような絶縁性、若しくは高抵抗の基板表面層 12が形成でき れば、基板 11は導電性があっても良い。
[0159] 次に、基板 1の表面は平坦でなくてはならない。ここで言う平坦とは、表面凹凸が 0 . 2nm以上 10nm以下、好ましくは 5nm以下、更に、より好ましくは lnm以下であつ て、最適な場合は基板の表面に基板を構成する原子力 なる結晶の格子面が一原 子層の平坦さで格子面に平行に並んでいる状態、すなわち基板は単結晶基板であ つて結晶の格子面力 なる原子一層以下の平坦性が好ましい。若しくは、一格子面 の間隔以下の平坦性が最も好ましい平坦性である。
[0160] 基板 1は、絶縁性または高抵抗であれば、単結晶、多結晶、アモルファス状態など 特に問わないが、最も好ましいのは InSbと同じ結晶構造の単結晶がよぐ更には III V族の化合物半導体の単結晶が良ぐ GaAsや InP、 GaN等の絶縁又は半絶縁基 板は好ましい。
[0161] これらの単結晶基板の表面は結晶格子面に沿って形成されていることが好ましぐ 更にはその上に結晶成長がし易いように結晶面力 ある角度を持って形成されてい ても良い。例えば、 GaAsの基板の例では(100)、(111)、(110)等の基板面から 0 力も 10度程度の範囲で傾けられた表面が形成される場合があり好ましい。基板 1の
表面は、上述したインデックス面に拘らず使える。近年結晶成長が試みられている高 インデックスの面でも良い。また更に、基板 1は、高抵抗の単結晶 Siやサファイア、高 耐熱ガラス、セラミック基板でも良い。また、基板 1は、少なくとも 400°Cに加熱したとき 分解したりしな 、基板であることが好まし 、。
[0162] (実施形態 5)
図 5は、本発明の InSb薄膜磁気センサの磁気センサ部のさらに詳細な他の薄膜積 層体の断面構成図で、 InSb薄膜と Al Ga In Sb混晶層 2と基板とのヘテロ界面 の InSb薄膜の内部に形成された低電子移動度層を示す図で、符号 31は低電子移 動度層を明確に表示して 、る。
[0163] 図 5の磁気センサ部の断面に示すように、基板 1上には絶縁層 2が設けられ、その 上には、動作層 3が設けられ、この、動作層 3内には、一般には低電子移動度層 31 が形成されている。基板 1の表面に形成する絶縁層 2は、 AlGalnSb層のような ΠΙ— V族の化合物半導体力 なる絶縁層が好ましく用いられる。用いられる層としては、 絶縁性又は高抵抗 GaAsや InPの薄層や GaNの薄層等が用いられてもよ 、。さらに 、絶縁性、若しくは高抵抗の Al、 Ga及び Sbからなる 3元混晶, Al、 Ga、 As及び Sbか らなる 4元の混晶、更に、 Al、 In、 Ga、 As及び Sbからなる 5元混晶ゃこれらに準じる 多元の混晶等が好ましく用いられてもよい。また、これらの多元の混晶に更に必要に 応じて新たな元素が加えられても良いが、この場合も本発明の技術的範囲である。
[0164] ところで、 2元、 3元、 4元、 5元の混晶の表記は、 III V族の化合物半導体では、 一般に、 Al In GazAs Sb N 、x+y+z= l、 a + j8 + γ = 1、と記すことができる
χ y α
。この場合、簡略化のために、例えば、 5元の混晶の場合 AlInGaAsSbなどと本明細 書で記す場合もあるが前記の意味である。更に、 12の絶縁層についてである力 こ の 12の絶縁層は順次組成を変化 (x、y、z、 ひ、 j8を変化)させた傾斜組成状態で複 数形成しても良い。また、複数の層から構成する替わりに 1層で組成を連続的に変化 させることで絶縁層を構成しても良い。このような化合物半導体の絶縁層または高抵 抗層 12の最上面は InSbと格子定数の近い単結晶または多結晶層、混晶層を成長 させるために InSbと同じ結晶構造の単結晶または多結晶であることが好ましい。
[0165] 単結晶サファイア基板や Si、ガラス、石英ガラス SiO、 Al O力もなるアルミナ基板
等の III— V族の化合物半導体と異なった材質の基板を用いる場合は、そのままでも 良いが、より好ましくは、その表面に III— V族の化合物半導体力 なる絶縁層または 高抵抗層 12を形成することが必要であり、その形成が好ましい。更に、その層の最上 面は Al Ga In Sb単結晶、または、表面が平滑な多結晶層を成長させるために Al Ga In Sbと同じ結晶構造の単結晶または多結晶が形成されていることがより 好ましい。
[0166] また、 Si単結晶を基板として用いる場合は、導電性があるので、 Siの表面に直接絶 縁性の GaAs、 AlGaAs等の III— V族の化合物半導体の絶縁または高抵抗層を形 成することや更に好ましくは、より基板との絶縁性を確実にする目的で Siの表面に Si O、 Al Oや希土類金属の絶縁性酸化物、 Si Nなど絶縁性の窒化物等の絶縁層
2 2 3 3 4
を少なくとも一層予め形成した後、その層の最上面は AllnSbなどの単結晶または表 面が平滑な多結晶層を成長させるために AllnSbなどと同じ結晶構造の単結晶また は多結晶が形成されていることがより好ましい状態として行われる。
[0167] 上述したように、本発明では、図 1A、図 2A、更には図 3に示したような構成で、結 晶成長に関わらない元素である、水素、ヘリウム、 CO
2、各種炭化水素、酸素、窒素( 窒化物の形成時は除外される)等の全ガス圧が 8 X 10_9Torr以下の超高真空中で 、分子線エピタキシー法 (MBE法)により、基板 1の表面上に InSb動作層 3より高抵 抗又は絶縁性、若しくは p型の伝導性を示す層で、且つバンドギャップが InSbより大 きい層である Al Ga In Sb混晶層(0≤x、 y≤ 1)を形成する。この混晶層は Alと Gaの原子の含有率(x+y=)力 5. 0%力ら 17%の範囲(0. 05≤x+y≤0. 17)、 若しくは、 InSb導電層との格子不整合が 0. 25%から 1. 0%の範囲のいずれかであ り、かつ、この混晶層は X線回折により評価した結晶性 (結晶の質 =特性)〖こも特徴 があり、(004)格子面からの X線回折によるロッキングカーブの該混晶に対応するピ ークの半値幅(FWHM)が 1300秒以下である。
[0168] 次いで、 MBE法により超高真空中で、特に、結晶成長に関わらない元素である、 水素、ヘリウム、 CO、各種炭化水素、酸素、窒素(窒化物の形成時は除外される)
2
等の全ガス圧が 8 X 10_9Torr以下で InSb薄膜動作層 3を成長させることにより、厚 さが極めて薄くても高!、電子移動度を有する InSb導電層を有する高感度のホール
素子や磁気抵抗素子などの磁気センサに用い得る InSb薄膜を製作する。この InSb 動作層を含む薄膜の積層構造を所望の形状で加工し、当該 InSb薄膜を動作層とし た磁気センサ部を有する高感度 InSb薄膜磁気センサを製作する。
[0169] 従来例、すなわち、格子ミスマッチが 14%と大きい GaAs 基板上に InSb薄膜を直 接成長した場合、 GaAsと InSbとのへテロ界面には、 InSb薄膜の厚さに関わらず、 厚さで 0. 2 μ mまたは 200nmのオーダの低電子移動度の層(領域)が形成される。 この低電子移動度層の存在のために従来は InSb層が薄い場合、例えば、 0.
以下では高い電子移動度は得られな力つた。し力るに、本発明では、 InSb薄膜動作 層 3との格子定数が極めて近い Al Ga In Sb層 2の形成により、 InSb薄膜 3と A1 Ga In Sb層 2とのへテロ界面に接して出来る低電子移動度層 31の厚さが 20η m以下で極めて薄い。
[0170] この低電子移動度層の厚さが薄いことが本発明の InSb薄膜動作層を有する薄膜 積層体の特徴である。このため動作層が薄くても本発明の場合大きな InSb動作層の 電子移動度が得られる。また、本発明で、 InSb薄膜 3の厚さにとくに限定はない。好 ましく用いられる厚さは、 8nm〜2000nmの範囲、より好ましくは 8nm〜700mmで ある。
[0171] 上述したように、図 5には、本発明の InSb薄膜磁気センサの磁気センサ部の断面 の一部が示されている。 InSb薄膜と基板とのヘテロ界面に出来る低電子移動度層 3 1を示した。この低電子移動度層 31で示した層の厚さが、本発明の条件を満たす A1 Ga In Sb混晶層 2の形成により極めて薄くなり、例えば、 30nm以下、または 20 l -x-y
nm以下となる。すなわち、基板上に形成された Al Ga In Sbとの格子の不整合 が原因で、 Al Ga In Sb層とのヘテロ界面付近の InSb中に生じた欠陥に起因し
、電流を運ぶ際にへテロ界面を走行する電子数が激減し、力べして、低電子移動度 のへテロ界面の電子移動度への影響は極めて少なくなつた。
[0172] この結果、 InSb薄膜が極めて薄くても電子移動度が飛躍的に増大した。すなわち 、 InSb層が同じ厚さの場合、本発明の条件を満たす Al Ga In Sb層が形成され た場合は、形成されていない場合に比較して数倍になる。例えば、 8nm以上 300nm 以下の InSb動作層の場合は、この差は特に顕著であり、電子移動度が飛躍的に向
上し、高いシート抵抗値の InSb薄膜で高感度の磁気センサに使える InSb薄膜を実 現した。その結果、 InSbの膜厚が 0. 3 μ m以下では、高感度の InSb薄膜磁気セン サを実現できな力つたが本発明により実現した。
[0173] また、この低電子移動度の層の厚さは、 InSb動作層の厚さにもよる力 一般的には InSb動作層の厚さが 0. 3 μ m以下の場合は、 InSb動作層の厚さのおおむね 20% 以下の厚さである。このようにして、本発明では格子不整合で形成されるへテロ界面 の低電子移動度層を薄くする条件が見いだされ、その結果、 InSb薄膜動作層が薄く ても大きな電子移動度が得られる。カゝくして、本発明により高感度の磁気センサ材料 技術や動作層の InSbの電子移動度を大きくできる絶縁層技術が新たに生まれ、高 感度の InSb薄膜磁気センサが実現した。さら〖こは、それを応用した電子機器システ ムの新規機能の実現や付与、性能向上、低コストィ匕等大きな効用をもたらした。
[0174] 本発明の InSb薄膜磁気センサは、一般には、図 1A、図 2Aあるいは図 3に断面を 示したような構造で使われる。 InSb薄膜磁気センサは応用において、極めて高度の 耐久性や信頼性を要求されることもある。
[0175] (実施形態 6)
図 6は、本発明の InSb薄膜磁気センサのさらに他の実施形態を示す図で、 InSb薄 膜の表面に絶縁層である保護層が形成されている図である。符号 9は保護層を示し ている。図 1に示した構造において、 InSb薄膜の動作層 3上及び電極引き回し部分 5の端部を覆うようにして保護層 9が設けられている。この保護層は、一般には磁気セ ンサの作成工程で形成される。
[0176] 磁気センサ部の InSb薄膜の特性劣化を防止することや磁気センサに高度の信頼 性、耐久性を付与する目的で、図 6に示したように、 InSb薄膜からなる磁気センサ部 表面に III— V族の化合物半導体とは異なった、無機物又は有機物の絶縁層である 保護層 9を形成することもしばしば行われる。
[0177] この場合、無機物の絶縁層である保護層 9の好ましい材質例としては、 Si N、 SiO
3 4
、 Al O、等がある。また、好ましい有機絶縁層の保護層 9の例にはポリイミドゃポリイ
2 2 3
ミド系の有機絶縁層がある。また、この保護層 9は、複数の材質からなる積層構造で あっても良く、この積層構造は、複数の無機質層でも複数の有機物層でも良ぐ無機
層、次いで有機層の積層された無機有機の複合層でも良い。
[0178] ところで、このような重要な保護層 9である力 InSbの厚さが 1 μ m以上のときは、あ まり問題とならないが、 InSbの厚さが薄いときに保護層 9をつけると大きな問題が生じ る。すなわち、この様な無機物又は有機物の絶縁層 9を薄い InSb薄膜上に直接形 成すると、 InSb薄膜 3の表面を傷つけ、電子移動度の大幅な低下が起きる。 InSbの 厚さにもよるが、表 1にも示した力 その大きさは 30〜70%以上である。特に InSbの 厚さが 1 μ m以下、更には 0. 7 μ m以下、 0. 5 m以下、 0. 3 m以下のような極め て厚さが薄い場合は、この保護層 9の影響は大きぐ InSb薄膜 3の表面を形成時の 衝撃や歪などにより、歪ませたり、あるいは傷つけ、電子移動度の大幅な低下が起き る。 InSbの厚さにもよるがその大きさは 30〜70%又はそれ以上である。更には、 0. 3 μ以下では通常は 40%程度であるが条件によっては 70%以上にも及ぶことがあり 、更に、厚さにもよるが InSbのシート抵抗値の大きな変化等の特性の劣化を招く。
[0179] 従って、この InSb薄膜を感磁部又は磁気センサ部にして高感度の磁気センサを製 作しょうとするとこの様な保護層 9による大きな InSbの特性変動により高感度の磁気 センサを製作することが不可能になる。特に、 InSbの厚さ力 . 5 μ m以下、 0. 3 m 以下のような極めて厚さが薄い場合は、所望の特性の InSb薄膜であっても保護膜に よる特性劣化で高感度の素子製作は不可能である。
[0180] このような問題点を克服し、保護層 9をつけても特性の劣化を防止するために、図 7 A,図 7Bに示した構造の本発明の薄膜積層体を磁気センサ部とした InSb薄膜磁気 センサを示した。ホール素子の例でありその断面図を示して 、る。
[0181] (実施形態 7)
図 7A,図 7Bは、本発明の InSb薄膜磁気センサのさらに他の実施形態を示す図で ある。図 7Aは、 InSb薄膜の表面に絶縁性の半導体保護層(キャップ層というときもあ る) 10が形成されているホール素子の断面構造図である。この半導体保護層 10は複 数の層構造で形成される場合もあるがここでは簡単のために 1層で表示した。
[0182] 半導体保護層 10は、保護層 9を直接 InSb動作層に接して形成すると保護層 9との 格子のミスマッチや保護層 9を形成する工程での衝撃などで InSbの特性劣化が大き V、ので、予め InSbと格子のミスマッチが少な!/、ィ匕合物半導体からなる絶縁層を InSb
上に形成し、保護層 9を形成しても特性劣化が小さくなるようにする目的で形成される 層である。したがって、代表的な好ましい半導体保護層は、 Al In Sb混晶層が挙 げられる。図 7Bは、 InSb薄膜の表面に絶縁性の半導体保護層 10及び保護層 9が 形成されて 、るホール素子の断面構造図である。
[0183] 本発明では、動作層 3に上にバンドギャップが InSbより大きい層である Al Ga In
Sb層 10を形成することも屡々行われる。すなわち、 A1もしくは Gaの原子の含有率 力x+y= 5. 00/0力ら 170/0の範囲(0. 05≤x+y≤0. 17)、若しく ίま、 InSbの導電 層と接する絶縁性の層との格子不整合が 0. 25%から 1. 0%の範囲であり、シート抵 抗値が 10ΚΩ以上ある Al Ga In _ _ Sb層 10を InSb薄膜のダメージを防止する絶 縁性の半導体保護層を形成することも行われる。図 7Bに示したように、この予め形成 した絶縁性の半導体保護層 10の上に通常の保護層である保護層 9を形成すること が好ましく行われる。本発明の高感度 InSb薄膜磁気センサはこの様な絶縁性の半 導体保護層 10が InSb薄膜に接して形成されて使われることが好ま ヽが、場合によ つては、保護層 9を省略して半導体保護層 10のみで製作される場合もある。
[0184] (実施形態 8)
図 8は、本発明の InSb薄膜磁気センサの磁気センサ部のさらに他の薄膜積層体の 断面構造図で、 Al Ga In Sb半導体保護層 10と接する InSb薄膜の表面及び A 1 Ga In Sb混晶層 2とのへテロ界面に接して形成された低電子移動度層が示さ れている。
[0185] 基板 1上には絶縁層 2が設けられ、その上には動作層 3が設けられている。この動 作層 3内には、絶縁層 2側に低電子移動度層 31が、反対側に低電子移動度層 32が 形成されている。さらにその上には、絶縁性の半導体保護層 10が設けられている。
[0186] このような半導体保護層のメリットは、図 8には、本発明の InSb磁気センサの磁気セ ンサ部の薄膜積層体の断面を示してあるが、 InSb薄膜表面に自然に形成される低 電子移動度層 32の厚さが通常は 50nm程度であるが、絶縁性の半導体保護層 10の 形成により lOnm以下になり、その影響が少なくなり InSb薄膜の電子移動度が向上 することである。 InSbの膜厚が薄い場合は特に顕著である。このように InSb層の下 面と表面に Al Ga In Sb混晶層を配置したな構造にすることで InSbの薄膜導電
層は 0.: L m以下の膜厚であっても高い電子移動度を示す。
[0187] 本発明の InSb薄膜磁気センサは、磁気センサ部の InSb薄膜を InSbと格子定数が 近い Al Ga in Sb絶縁層 2及び Al Ga In Sb半導体保護層 10若しくは半 導体キャップ層 10でサンドイッチすることで InSbの膜厚が薄くても極めて大きな電子 移動度を得ることが出来る。特に InSb薄膜の両面にできる低電子移動度層の厚さを lOnm以下に出来ることは大きなメリットである。 Al Ga In Sb絶縁層 2及び Al G a In Sb半導体保護層 10で薄い InSb層をサンドイッチした場合は InSbの量子 l -x-y
井戸構造を形成し、この両層はポテンシャルのノリャ層を形成することになる。
[0188] 特に、この半導体保護層 10の厚さは限定しないが、ある厚さ以上あることが好ましく 、必要に応じて厚さを決めてよい。 5nm程度の厚さでもキャップ層としての効果はあ る力 十分な保護層として機能を発揮する厚さとして、例えば、 ΙΟηπ!〜 200nmの範 囲は好ましい。勿論これ以上の厚さも可能である。また、薄い場合もある。
[0189] また、この半導体保護層の上に更に、絶縁性の高い 2層目の半導体の薄層を形成 することでより半導体保護層の効果を完全にすることも好ましく行なわれる。好例とし ては絶縁性の高い GaAs層がある。図示はしないが、このように半導体保護層 10の上 にもう一層の半導体保護層を形成する、又は、半導体保護層 10は 2層で形成されて も良い。この 2層の半導体保護層構造は極めて有効で頻繁に使われる。すなわち、 本発明で、 Al Ga In Sb絶縁層 2及び Al Ga In Sb半導体保護層であるキ ヤップ層 10は複数の層力もなつて 、ても良 、。このとき InSbと接する側の層は前述 の格子定数が近い層であり、かつ絶縁性が高い条件が必要である。しかし、 InSbに 接しない第 2層目の半導体絶縁層、若しくは、 2層目の半導体保護層は InSbとの格 子のミスマッチがあっても良い。一例として、キャップ層では、予め InSbと格子定数の 差が 0. 25%〜1. 0%以下 III— V族の化合物半導体である Al Ga In Sbの層 を InSbの表面に形成し、次いで、第 2層として InSbに比較してバンドギャップが大き く、絶縁性又は高抵抗の Al In Ga As Sb N 、x+y+z= l、 α + |8 + γ = 1、な どの層を形成し、しかる後に無機物や有機物の保護層 9を形成することも好ましく行 われる。この第 2層目の半導体絶縁層であり、半導体保護層には絶縁性の GaAsは 好ましく用いられる。
[0190] このような、本発明の InSb薄膜を動作層とする薄膜積層体を磁気センサ部にする I nSb薄膜磁気センサは、 AlxGa In Sb混晶力 成る絶縁層 2又は Α1χΟ& ηΐ χ_ Sb混晶から成る半導体保護層であるキャップ層 10の何れかが InSb薄膜に接して y
形成されていれば良ぐ基本的なこれらの構造を有する InSb薄膜積層物は全て本 発明の技術的範囲である。
[0191] また、本発明で InSb層の膜厚は特には限定していない。このため、 1 μ m以上の膜 厚でも良いが、特に InSbの厚さが 1 μ m以下、更には 0. 7ミクロン以下、 0. 5 m以 下、 0. 3 m以下のような極めて厚さが薄い場合にあっても高い電子移動度を有し、 更には、大きなシート抵抗値が得られる。また、本発明では、 Al Ga In Sb絶縁 層 2及び Al Ga In Sb半導体保護層であるキャップ層 10により InSb薄膜がサン ドイツチされた場合は InSbの厚さが 0. 1 μ m以下でも高い電子移動度を示す磁気セ ンサ部が得られ、本発明の技術的範囲である。
[0192] このように、本発明の技術によれば、 InSb薄膜のへテロ界面に生成される低電子 移動度層を薄くすることができる。
[0193] 更に、本発明では、抵抗の温度変化や電子移動度の温度変化を低減する目的で 、 InSb薄膜にドナー不純物をドープすることも行われる。ドナー不純物は、 VI族元素 が好ましいが、 IV族元素も好ましく用いられる。例を挙げると、 S, Se、 Te、 Si, Ge, S n等である。この中でも、 Si, Snは分子線エピタキシー法で本発明の InSb積層物を 製作する場合のドナー不純物として、好ましく用いられている。特に、 Snは比較的低 温で蒸気圧の制御が容易で好ましい材料である。
[0194] ドープする不純物のドープ方法は、 Al Ga In _ _ Sbとのへテロ界面から lOnm程 度は不純物のドープをせず、その他の部分、すなわち、 lOnm力 表面までドープす るのが好ましい。又は、 InSbの層の一部をドープする場合や全体をドープする場合 などいくつかの方法が選べる。
[0195] このように、本発明の InSb薄膜は上述の構造であれば、 InSb薄膜層が薄くても、 特に InSbの厚さ力 μ m以下、更には 0. 7 μ m以下、 0. 5 m以下、 0. 3 μ m以下 のような極めて厚さが薄!、場合であっても InSb薄膜層の電子移動度は 30, 000cm 2ZVs以上ある。後出の実施例に拠れば、 InSb層の厚さが 0. 15 μ mであっても電
子移動度は 28, 000cm2ZVsが得られている。
[0196] このように、本発明は、 InSbが薄膜であり、電子移動度が大きく高感度の磁気セン サが得られるとともに、更に、 InSbが薄膜であり、シート抵抗値が大きぐ高入力抵抗 で消費電力の少ないホール素子や磁気抵抗素子が製作できる。更に、詳しくいえば 、本発明では InSb層が同じ厚さの場合、本発明の条件を満たす Al Ga In Sb 層が形成された場合は、形成されていない場合に比較して数倍の電子移動度が得 られる。この差は、極めて大きぐその差は InSbの膜厚が薄くなるに従ってより大きく なり、極めて顕著になる。特に、 InSb層が 0. 5 μ m以下、 0. 3 m以下のような極め て厚さが薄い場合、更には、 0. 1 m以下の場合は極めて顕著で、高感度の磁気セ ンサ製作の出来る高い電子移動度は本発明の Al Ga In Sb層の形成によって 初めて実現された。
[0197] 次に、例を持って本発明の効果を示すと、図 1に示した Al Ga in Sb層の 1例 である InAlSb層 2の形成により、磁気センサを製作するときはその磁界検出の感度 に対応する電子移動度を向上させる効果はきわめて大き 、。
[0198] 例えば、 GaAs (lOO)基板上に厚さ 0. 15 mの InSbを直接製作した場合、電子 移動度の大きさは凡そ 7, 000cm2ZVsである。厚さ 0. 15 mの InSb薄膜を GaAs 基板上に製作した場合は、上記のように低い電子移動度しか得られないが、本発明 の図 1に示した Al Ga In Sb層の例の一つである InAlSb層 2の形成により、 InA lSb層が無い場合に比較して、電子移動度が 28, OOOOcm Vs,結晶成長条件に よっては 40, 000cm2ZVs以上の値が得られる。この値は、直接 InSb層を成長した 場合に比較して 4ないし 5倍の電子移動度の大きさである。また、厚さ 0. S ^ mOInS b層を成長した場合では、 40, 000cm2ZVs以上、結晶成長条件によっては 50, 00 0cm2ZVs以上の高電子移動度の InSb単結晶薄膜が製作できる。このように、本発 明は磁気センサをその磁界検出の感度に対応する電子移動度を向上させる効果は きわめて大きい。
[0199] 更に、本発明の Al Ga In Sb層をキャップ層として InSb層の表面に形成した 場合は、 InSb層が極めて薄い場合、 Si Nや SiO等の無機質の保護層を形成した
3 4 2
とき、キャップ層がない場合には 50%又はそれ以上の工程変動 (感度特性低下)が
在ったが、本発明の場合は工程変動が 5%以下、更には 3%程度となった。こうして 工程変動が磁気センサの特性上問題とならない値に小さくなつた。すなわち、本発 明の技術を使えば、 InSb層が極めて薄くても極めて高い電子移動度が得られ、更に 、工程でその特性を劣化させる事も極めて少なぐ高感度の磁気センサが製作できる 。このように本発明の効果は高感度の磁気センサを造る上で極めて顕著であり、その 産業への影響は計り知れな 、。
[0200] 特に、 InSb層の厚さが 0. 7 μ m以下では 1. 5倍以上、 0. 5 m以下では 2倍以上 、 0. 35 m以下では 3倍以上、 0. 25 μ m以下では 4倍又は以上、 0. 10 μ m以下 では 6倍若しくはそれ以上となり、この InAlSb層の効果は著しい。 InAlSb層により、 I nSbの膜厚が薄くなつたときでも、 InSb層の大きな電子移動度が得られる効果は、 In Sb層にドナー不純物として Si, Sn, Te, S, Se等をドープする場合でも本質的には 変わらない。また、 InSb層 3にドナー不純物をドープすることで感度や入力抵抗値、 ホール係数などの温度依存性が小さ 、高感度薄膜磁気センサが製作できる。ここで 言うドナー不純物は、 InSbの n型導電性を付与するものであれば何れでもよいが、好 ί列として、 Sn, Si, Ge, C, S, Se, Te,など VI族元素、 IV族元素など力ある。
[0201] InSb層 3に直接ドープしないで近接した絶縁性又は高抵抗の Al In Ga As Sb
χ y z α β
N、(x+y+z= l、 α + |8 + γ = 1)などの層 2にドナーとなる不純物をドープし、変 調ドープ的に電子を InSb薄膜層に注入しても温度依存性は大幅に改善されるので この方法ちしばしば用いられる。
[0202] 次に、本発明の InSb薄膜磁気センサの製造方法について説明する。
[0203] 本発明では、 InSb薄膜磁気センサの製作は、一般的に、分子線エピタキシー法に より、基板 1上に Al Ga In Sb混晶層 2を成長させ、次いで、 InSb薄膜を該混晶 層の上にェピタキシャル成長させる。
[0204] 次に、製作された InSb薄膜を感光性のレジストを使ったフォトリソグラフィーをべ一 スにした InSb薄膜のパターンエッチング、また、キャップ層の Al Ga In Sb混晶 の必要な部位を窓あけして InSb層の表面を露出する工程、金属薄膜を蒸着、スパッ タ、湿式メツキ法などにより InSbの所要の部位、若しくは窓あけされ InSbの表面が露 出した電極コンタクト部に形成する電極パターンの形成工程、必要に応じて素子の
感磁部表面を覆うように、かつ、外部接続のボンデング電極を除いた部位に形成さ れる無機質の保護層形成工程、更には、必要に応じて Si榭脂などゴム弾性を有する 薄層を、感磁部を覆うようにフォトリソグラフィ一等の手法で形成する工程等力もなる 本発明の磁気センサに固有のゥエーハプロセスにより加工し、微小、かつ、多数のホ ール素子や磁気抵抗素子などの高感度 InSb薄膜磁気センサのゥエーハ上に一度 に製作する。
[0205] 次いで、ダイシングソ一により個別にホール素子チップ等に切りわけられる。更に、 この InSb薄膜磁気センサのチップは標準的なトランスファーモールド工程を経て一 般にはパッケージされ、特性検査され製品となる。
[0206] 以下、具体的な実施例について説明する。
[0207] (実施例 1)
本発明の薄膜積層体の作製につカゝぅ分子線エピタキシー装置は、真空を保持する ための円筒型の真空槽力 なり、表面に結晶成長を行う GaAs基板を水平方向に保 持する機構とこの基板面に製作する薄膜の構成元素の蒸気を蒸発源から一様に、か つ均一に照射せしめる回転などの周期的な運動を付与する機構を少なくとも備えて いる。更に、該基板を結晶成長室の真空を保持した状態で結晶成長室に搬入、搬出 する手段を備えた結晶成長装置である。本装置は、以下の工程で InSb薄膜を成長 させる GaAs (100)面を有する基板に近接し、 InSb薄膜の成長面と反対側に設置し た電気的に加熱された高温の熱輻射源である抵抗加熱ヒータおよび基板温度を測 定出来る温度センサを備える。
[0208] さらに、定められた時間定められた強度で蒸発源にチャージされた元素の蒸気ビ ームを基板面に照射することが出来る複数の蒸発源、すなわち、電気的に加熱する ことによって薄膜を形成する構成元素の蒸気を発生する手段である複数の蒸発源( クヌードセンセル: K一セルとも言う)と共にその蒸気の強度を制御するための蒸発源 に夫々設置された温度測定センサと予め定められた蒸気の強度に対応して蒸発源 にチャージされた元素の蒸気を発生する状態を保持するために、夫々の蒸発源に対 応して設置され、蒸発源を予め定められた蒸発源温度に維持する電力供給手段、更 に電力供給手段 (機構)を備えて 、る。
[0209] また、蒸発源力も発生した蒸気を遮断することが出来るシャッターまたはバルブなど の手段を備え、更に、該蒸気の強度を測定することが出来る蒸気強度測定器を備え る結晶成長室を有する結晶成長装置である分子線ェピタキ一装置において、残留 不純物ガス、例えば、 H、 CO、 CO、 He、 N、 O、等、(薄膜を形成する元素の蒸
2 2 2 2
気である、例えば、 As、 As , Sb、 Sb等を除いた)の積算した蒸気圧が基板加熱
4 2 2 4
時において l X 10_8Torr以下に保持し、絶縁性の厚さ 0. 35mmで直径 2インチの GaAs基板の(100)面上に As若しくは Asを含む As蒸気を照射(すなわち、 GaAs
4 2
基板表面を構成している成分元素離脱防止工程)しながら 630°Cに加熱した後、 42 0± 2°C以内で制御した。
[0210] 次に、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビー ム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、 In90 %と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成長させた。
0. 1 0. 9
[0211] 次いで、基板温度 420± 2°Cで Inと Sbを同時に蒸発させ、 GaAs (lOO)面上に形 成された Al In Sb層の上に、厚さ 0. の単結晶の InSb薄膜を製作した。更
0. 1 0. 9
に、この試作条件で GaAS (100)面上に成長した AllnSb層の X線回折の実験を行 い、 Al In Sb混晶層の結晶性を評価した。その結果、(004)面からの X線回折
0. 1 0. 9
のロッキングカーブの Al In Sb混晶のピークにおける半値幅(FWHM)は 1150
0. 1 0. 9
秒であった。尚、 Al In Sbの膜厚を 1. にすると半値幅は 600秒に小さくな
0. 1 0. 9
つたが本例では 0. 7 /z mの厚さとした。
[0212] この構造で製作した InSb薄膜の電子移動度は、 53, 000cm Vs,シート抵抗値 は 101 ΩΖ口であり、電子移動度、シート抵抗値が極めて高い。この InSb薄膜積層 物を感磁部に使うことで高感度、高入力抵抗値 (200 Ω以上の高感度で)のホール 素子や磁気抵抗素子などの磁気センサの製作を行うことが出来る。本例の InSb薄膜 を感磁部としたでホール素子を製作し得られた特性は、入力抵抗値が 200 Ω、定電 圧 IVで駆動したとき、 50mTの磁束密度の印加でホール電圧が 132mVであった。 すなわち、磁界での感度は、 132mVZV' 50mTの高感度を示した。
[0213] (実施例 2)
実施例 1の InSb薄膜は、そのまま磁気センサの製作に使われる場合もあるが、更 に、耐環境性能をより向上した磁気センサを製作する目的で、実施例 1の InSb薄膜 層上に対環境保護層として Si Nや SiO等の保護層をプラズマ CVD法で形成する
3 4 2
ことも頻繁に行われる。特に、 InSb薄膜の厚さが 1 μ m以下の実施例 1のように InSb 層が薄い場合、 InSbの表面にプラズマ CVD法で、例えば、 0. 3 mの Si Nを直接
3 4 形成すると厚みによって変わるが少なくとも 35〜40%の電子移動度とシート抵抗値 の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の高感度 特性の磁気センサが製作できな 、と 、う問題があった。
[0214] InSb薄膜が薄くなると保護層として用いられる Si Nを InSb上に直接形成すること
3 4
で本発明の InSb積層物の磁気センサ材料としての良い特性が消滅してしまうこの問 題はきわめて大き 、問題である。
[0215] この問題を解決するために、本発明では、 InSb薄膜の上に InSbと格子定数の近 い半導体絶縁層である半導体保護層を形成する場合がある。この半導体絶縁層は 一層でも、 2層でも良いが InSb薄膜に接する面は、 InSbと格子定数の近い AllnSb や AlGalnSb層を形成する。本実施例では、実施例 1と同様の方法 (構成)で同一厚 さ 0. 7 μ mの InSb薄膜を形成した。つ!、で基板温度 420± 2°Cで Al In Sb層を
0. 1 0. 9 形成し、更にその上に GaAs層を形成し、キャップ層、すなわち半導体絶縁層である 半導体保護層を形成した。すなわち、 In: 90%と A1: 10%の原子数組成比で、かつ 、絶縁又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの格子
0. 1 0. 9
定数の差は 0. 5%)を 50nm (0. 05 μ m)の厚さで成長した。
[0216] 次に、 6nmの GaAsを成長した。この化合物半導体の保護層を形成した。本実施 例の InSb薄膜の電子移動度は、 51, 600cm Vs,シート抵抗値は 97 ΩΖ口であ つた。実施例 1と大きな特性変化もなぐ大きな電子移動度と大きなシート抵抗値がえ られた。すなわち、この InSb薄膜積層を感磁部に使うことで高感度、高入力抵抗値( 200 Ω以上)のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、 高感度磁気センサの製作に使えることが実証された。
[0217] この半導体保護層の形成により、上述した保護層による特性低下が抑制される効 果が得られた。すなわち、 InSb薄膜積層体を磁気センサ部とするホール素子の製作
工程で、保護膜形成のためプラズマ CVD法で最上層の GaAs層上に 0. 3 μ mの Si
3
Nを形成したが、電子移動度とシート抵抗値の低下は 5%以下と極めて少な力つた。
4
すなわち、保護層による大幅な特性低下が無くなり、高い電子移動度と高シート抵抗 などの特性が保護層形成工程を経ても低下しな力つた。この結果、本実施例の InSb 薄膜を用いると高感度、高入力抵抗値 (200 Ω以上の高感度で)更にきわめて高い 耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの製作ができ る。
[0218] ホール素子を製作した結果得られた素子の特性は、入力抵抗値が 205 Ω、定電圧 IVで駆動したときのホール電圧が 50mTで 126mVであった。すなわち、磁界での 感度は、 126mVZV' 50mTの高感度を示した。実施例 1に比較して、ホール素子 の特性は余り変わっていないので、このことにより AllnSb半導体絶縁層の形成で 0. 3 mの Si N保護層の影響は殆ど見られなくなった。
3 4
[0219] (実施例 3)
実施例 1において使ったと同一の機能と結晶成長室を有する結晶成長装置である 分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N、
2 2 2
O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除い
2 4 2 2 4 た)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、絶縁性 の厚さ 0. 35mmで直径 2インチの GaAs基板の(100)面上に As若しくは Asを含
4 2 む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止工程 )しながら 630°C (± 2°Cで制御)に加熱した後、 As蒸気を照射しながら温度を 420°C まで下げ、次に 420°C付近の予め定められた温度パターンに従って基板の温度を中 心温度に対して ± 2°C以内で制御した。
[0220] また、蒸発源にチャージされた元素の蒸気を、すなわち、 Al, In及び Sbを予め定め られた蒸気圧比で (ビームモニタで測定されたビーム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、 In90%と A110%の原子数組成比で、 かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの
0. 1 0. 9
格子定数の差は 0. 5%)を 0. 成長させた。次いで、 Inと Sbを同時〖こ Inと Sb力 S 夫々チャージされた蒸発源より蒸発させ、 GaAs (100)面上に形成された Al In
Sb層の上に、厚さ 0. 3 /z mでシート電子濃度が 5. δ Χ ΙΟ11/^!!2の単結晶の InSb 薄膜を製作した。
[0221] 更に、この InSb薄膜の上に In: 90%と A1: 10%の原子数組成比で、かつ、絶縁又 は半絶縁若しくは高抵抗の単結晶の AlO. llnO. 9Sb混晶薄膜 (InSbとの格子定数 の差は 0. 5%)を 50nm (0. 05 )の厚さで成長し、次に、 6nmの GaAsを成長した
[0222] この構造で製作した本実施例 3の InSb薄膜の電子移動度は、 37, OOOcm Vs, シート抵抗値は 300 Ω Ζ口であり、電子移動度、シート抵抗値が極めて高ぐこの In Sb薄膜積層物を感磁部に使うことで高感度、高入力抵抗値 (500 Ω以上)のホール 素子や磁気抵抗素子などの磁気センサの製作が可能であり、ホール素子や磁気抵 抗素子などの磁気センサの製作ができる。
[0223] この InSb薄膜を感磁部に使うことで高感度、高入力抵抗値(200 Ω以上の高抵抗) のホール素子の製作を行った。その結果得られた素子の特性は、入力抵抗値が 550 Ω、定電圧 IVで駆動したときのホール電圧が 50mTで 92mVであった。すなわち、 磁界での感度は、 92mVZV' 50mTの高感度を示した。また、この素子は入力抵抗 値が極めて大き 、ので駆動電力も少な!/、。
[0224] 耐環境性能をより向上した磁気センサを製作する目的で、最上層の GaAs (GaAs 無 、場合は Al In Sb絶縁層)の表面に Si Nをプラズマ CVD法で 0. 3 μ程度
0. 1 0. 9 3 4
形成することも頻繁に行われる。
[0225] 特に、 InSb薄膜の厚さが 1 μ m以下の本実施例のように InSb層が薄い場合、 InSb の表面にプラズマ CVD法で、例えば、 0. 3 mの Si Nを直接 InSb薄膜上に形成
3 4
すると厚みによって変化量は変わるが多くの場合大きな特性変動を伴う。厚さが 0. 3 μ mの InSbに直接 0. 3 μ mの Si Nをプラズマ CVDで形成した場合、少なくとも 35
3 4
〜50%以上の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサ の高感度の特性が損なわれ所望の特性の磁気センサが製作できな 、と 、う問題が めつに。
[0226] しかし、本実施例では、 InSb薄膜上に、半導体保護層として絶縁性の Al In S
0. 1 0. 9 b更に GaAs (6nm)が形成されており、プラズマ CVD法で 0. 3 mの Si Nを形成し
ても、電子移動度とシート抵抗値の低下は 5%以下と極めて少な力つた。
[0227] この結果、本実施例の場合は、 InSb薄膜が 0. 3 μ mの薄さにもかかわらず高感度 、高入力抵抗値 (500 Ω以上の高抵抗)更にきわめて高 ヽ耐環境信頼性を有するホ ール素子や磁気抵抗素子などの磁気センサの製作が出来た。このような 0. 3 mの Si Nをプラズマ CVD法で形成する保護層の形成工程が磁気センサ製作工程に付
3 4
カロされても製作した素子特性は、殆ど変化を受けな 、。
[0228] すなわち、得られた素子の特性は、入力抵抗値が 590 Ω、定電圧 IVで駆動したと きのホール電圧が 50mTで 89mVであった。すなわち、磁界での感度は、 89mV/ V' 50mTの高感度を示し保護層による感度低下の影響は殆ど見られない。一方、ホ ール素子の対環境性能や長寿命化など高い信頼性力 Sこの 0. の Si N保護膜
3 4 の形成で付与された。
[0229] (実施例 4)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に As若しくは Asを含
4 2 む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止工程 )しながら 620°Cに加熱した後、降温し、ついで 420 ± 2°Cに設定し保持した。この状 態で、蒸発源にチャージされた元素の蒸気を、すなわち、 Al, In及び Sbを予め定め られた蒸気圧比で (ビームモニタで測定されたビーム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、 In90%と A110%の原子数組成比で、 かつ、絶縁又は半絶縁、若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbと
0. 1 0. 9
の格子定数の差は 0. 5%)を 0. 成長させた。次いで、 Inと Sbを同時に蒸発さ せ、更に、ドナー不純物として Snを入れた蒸発源より Snを蒸発させ、 GaAs (100)面 上に形成された Al In Sb層の上に、厚さ 0. 3 mの Snをドープしたシート電子
0. 1 0. 9
濃度が 2. 0 X 1012Zcm2シート抵抗 77ΩΖ口電子移動度 34, 000cm2ZVsの単 結晶の InSb薄膜を製作した。
[0230] この本実施例の InSb薄膜は、ドナー不純物の Snのドープにより InSb薄膜中の電 子がアンドープの場合に比べて増加しており、その効果により、シート電子濃度ゃシ ート抵抗値の室温周辺(一 40〜150°Cの範囲)での温度依存性 (温度係数)がアンド ープの実施例 1と比較して凡そ一桁、すなわち、 1/10〜2/10に低減された。この 結果、本実施例の InSb薄膜を用いホール素子を製作した結果は、定電流駆動のホ ール電圧 (磁界の検出信号)の温度依存性が一桁、すなわち、 1Z10〜2Z10に低 減された。入力抵抗値の温度依存性も 1/10〜2/10に低減された。このようなホー ル素子の温度依存性の低減は、実用上は極めて重要で、ホール素子の実用的な性 能や機能を格段に向上させた。
[0231] 得られた素子特性を列記すると、入力抵抗値が 164 Ω、定電圧 IVで駆動したとき のホール電圧が 50mTで 85mVであった。すなわち、磁界での感度は、 85mV/V- 50mTの極めて高 、感度を示した。
[0232] (実施例 5)
実施例 4において、更に、 InSb薄膜の上に In: 90%と A1: 10%の原子数組成比で 、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbと
0. 1 0. 9
の格子定数の差は 0. 5%)を 50nm(0. 05 )の厚さで成長し、次に、 6nmの GaAs を成長した。
[0233] Snドーピングにより若干のシート抵抗値の低下や不純物散乱による若干の電子移 動ど低下が見られるが InSb薄膜の特性は、電子移動度が 34, 000cm Vs,シー ト抵抗値は 80 Ω ロであった。電子移動度、シート抵抗値が極めて高ぐこの InSb 薄膜を感磁部に使うことで高感度、高入力抵抗値 (抵抗 180 Ω以上)のホール素子 や磁気抵抗素子などの磁気センサの製作が可能であり、実施例 4と同様に、高感度 で、かつ、温度依存性の少ない磁気センサの製作に使える InSb薄膜である。
[0234] 更に、この実施例では、 InSb薄膜のシート電子濃度の室温周辺 40〜150°Cの 範囲での温度依存性 (温度係数)が実施例 1と比較して凡そ一桁、すなわち、 1Z10 〜2Z10に低減された。この結果、本実施例の InSb薄膜を磁気センサ部にして製作 したホール素子は、定電流駆動のホール電圧 (磁界の検出信号)及び、ホール素子 の入力抵抗値の温度依存性が一桁、すなわち、アンドープの場合に比較して 1/10
〜2Z10に低減された。
[0235] ホール素子製作工程中での Si Nの絶縁層 0. 3 μ mの形成は行わな!/、で製作し
3 4
たときのホール素子の特性は、入力抵抗値が 175 Ω、定電圧 IVで駆動したときのホ ール電圧が 50mTで 82mVであった。すなわち、磁界での感度は、 82mV/V- 50 mTの極めて高い感度を示した。また、 Snドーピングをしているにもかかわらず入力 抵抗値も 175 Ωと十分大きい。
[0236] さらに、耐環境性能をより向上した磁気センサを製作する目的で、 InSb積層物の最 上層の GaAsの表面に Si Nをプラズマ CVD法で 0. 3 m形成し、ホール素子を製
3 4
作した場合について説明する。
[0237] InSb薄膜の厚さ力 0. 3 mで半導体保護層が無ければ Si Nを InSb上に直接
3 4
形成した場合、 35〜50%以上の電子移動度とシート抵抗値の低下が生じ、当初期 待した磁気センサの高感度の特性が損なわれる。本実施例では Si Nをプラズマ CV
3 4
D法で 0. 3 μ m形成する保護層形成工程を実施したときの素子特性への影響を調 ベた。半導体保護層が形成されて ヽるのでプラズマ CVDによるダメージは 3%程度 と少なぐホール素子の感度、温度依存性、素子抵抗値などホール素子の基本特性 は殆ど低下しな力つた。従って、製作したホール素子の特性は先に述べた Si N力 S
3 4 形成されて 、な 、本実施例の前記素子特性と変わらな力つた。
[0238] (実施例 6)
実施例 1において使われた装置と同一の機能、構造の結晶成長室を有する結晶成 長装置である分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO 、 He、 N、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb2
2 2 2 2 4 2 、
Sb4等を除いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保 持し、厚さ 0. 35mm,直径 2インチの絶縁性の GaAs基板の(100)面上に As若しく
4 は Asを含む As蒸気を照射 (すなわち、 GaAs基板表面を構成している成分元素離
2
脱防止工程)しながら 630°C (± 2°Cで制御)に加熱した後、 Asを照射しながら 420 °Cまで降温し、基板温度は予め定められた 420士 2°Cに設定した。
[0239] この基板温度で Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定 されたビーム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上
に、 In90%と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の 単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成長
0. 1 0. 9
させた。次いで、基板温度 420 ± 2°Cで Inと Sbを同時に蒸発源より蒸発させ、更に、 ドナー不純物として Snを入れた蒸発源より Snを蒸発させ、 Al In Sb層の上に、
0. 1 0. 9
厚さ 0. 15 mの単結晶の InSb薄膜を製作した。更に、 InSb薄膜の上に In : 90%と A1 : 10%の原子数組成比で、かつ、絶縁又は半絶縁、若しくは高抵抗の半導体保 護層として単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 50
0. 1 0. 9
nm (0. 05 )の厚さで成長し、次に、 6nmの GaAsを成長した。基板温度はこの間 全て一定の 420°Cに保持した。
[0240] 製作した InSb薄膜の電子移動度は、 28, 200cm Vs,シート抵抗値は 700 Ω / 口であり、シート電子濃度が 3. 3 Χ loUZcm2であった。電子移動度、シート抵抗値 が極めて高ぐこの InSb薄膜を感磁部に使うことで高感度、高入力抵抗値(1 , 000 Ω以上)のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極め て消費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
[0241] そこで、本実施例では、この InSb薄膜を用い、 0. 3 μ m厚さの Si Nを形成する保
3 4
護層の形成 (パッチべーシヨン =RC形成)工程を実施してホール素子を製作した。 特に、 InSb薄膜の厚さが本実施例のように 0. 15 μ mと極めて薄い場合、 InSbの表 面に直接プラズマ CVD法で、例えば、 0. 3 μ m( Si Nを直接形成すると 60〜70
3 4
%以上の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサの高感 度の特性が損なわれ所望の特性のホール素子は製作できない。
[0242] し力し、本実施例の場合はプラズマ CVD法で 0. 3 μ mの Si Nを形成しても、電子
3 4
移動度とシート抵抗値の低下は 3%以下と極めて少なぐすなわち、保護層形成工程 での特性の低下が極めて少なぐ極めて高い耐環境信頼性と、高感度、高入力抵抗 値を有するホール素子を製作した。
[0243] その特性は、 IVの駆動で 50mTの磁界でのホール電圧は 70mV、入力抵抗値は 1200 Ωであった。また、磁界での感度は、 70mVZV50mTの高感度を示した。ま た、更に加えて、入力抵抗値が 1200 Ωと言う高抵抗値が得られ、駆動時の消費電 力が極めて少な!/、ホール素子が製作できた。
[0244] (実施例 7) (InP基板の例)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチの絶縁性の InP基板の(100)面上に As若しくは Asを含む
4 2
As蒸気を照射しながら 620°Cに加熱した後、 420°Cまで降温し、 InSbの結晶成長の 最適基板温度である 420士 2°Cに保持した。
[0245] 次に、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビー ム強度比で)同時に入射して、 1 μ mZ時の成長速度で InP (100)面上に、 In90% と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の A1
0
In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0· 成長させた。次い
. 1 0. 9
で、基板温度を 420± 2°Cに保持し、 Inと Sbを同時に蒸発源より蒸発させ、更に、ド ナー不純物として Snを入れた蒸発源より Snを蒸発させ、 InP (100)面上に形成され た Al In Sb層の上に、厚さ 0. 3 mの Snをドープしたシート電子濃度が 2. 42
0. 1 0. 9
X 1012Zcm2の単結晶の InSb薄膜を製作した。更に、この InSb薄膜の上に In: 90 %と Al: 10%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の半導体 保護層である単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を
0. 1 0. 9
50nm (0. 05 )の厚さで成長し、次に、 6nmの GaAsを成長した。
[0246] Snドーピングにより若干のシート抵抗値の低下や不純物散乱による若干の電子移 動度の低下が見られるが InSb薄膜の特性は、電子移動度が 38, 200cm Vs,シ ート抵抗値は 70 Ω ロであった。電子移動度、シート抵抗値が極めて高ぐこの InS b薄膜を感磁部に使うことで高感度、高入力抵抗値で温度依存性も少ないホール素 子や磁気抵抗素子などの磁気センサの製作が可能である。
[0247] そこで本実施例の InSb薄膜を使用してホール素子を製作した。ホール素子の製作 工程中での Si Nの絶縁層 0. 3 mの形成は行わないで製作したときのホール素子
3 4
の特性は、入力抵抗値が 150 Ω、定電圧 IVで駆動したときのホール電圧が 50mT で 95mVであった。すなわち、磁界での感度は、 95mVZV' 50mTの極めて高い感
度を示した。また、 Snドーピングをしているにもかかわらず入力抵抗値も 150 Ωと十 大きい。
[0248] この InSb薄膜積層体を使用したホール素子の実施例では、 Snドープにより、室温 周辺 40〜150°Cの範囲でのホール素子の特性の温度依存性(温度係数)がドー プしていない実施例 1と比較して凡そ一桁、すなわち、 1Z10〜2Z10に低減された 。定電流駆動のホール電圧 (磁界の検出信号)及び、ホール素子の入力抵抗値の温 度依存性が一桁、すなわち、 1Z10〜2Z10に低減された。
[0249] さらに、耐環境性能をより向上した磁気センサを製作する目的で、保護層を形成し たホール素子の特性について説明する。その結果、最上層の GaAs薄層の上に Si
3
Nをプラズマ CVD法で 0. 3 m形成する保護層の形成工程を実施してホール素子
4
を製作した力 その影響は極めて少なぐ製作したホール素子の感度、温度依存性、 素子抵抗値などホール素子に基本特性は殆ど影響を受けなかった。従って、製作し たホール素子の特性は先に述べた本実施例の素子特性と変わらな力つた。この例か ら分かるように、基板が GaAsから InPに変わっても本発明の結果は殆ど変わらない。
[0250] (実施例 8) (Si基板の例)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチ、表面に高周波スパッタリングで形成した SiOの絶縁層を 1
2
m形成した Si単結晶基板をセットした。この Si基板上の SiO表面に絶縁性の GaA
2
s層を Gaと Asのビームを当てることにより 0. 5 μ m形成した。次いで、 As4若しくは As 2を含む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防 止工程)しながら 610°Cに加熱した後、 420°Cに降温し、基板温度を 420± 2°Cの予 め定められた InSbの結晶成長に最適な温度に設定した。
[0251] この基板温度で、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測 定されたビーム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs薄膜面 上に、 In90%と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗
の単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成
0. 1 0. 9
長させた。次いで、基板温度 420± 2°Cで Inと Sbを同時に蒸発源より蒸発させ、更に 、ドナー不純物として Snを入れた蒸発源より Snを蒸発させ、 Al In Sb層の上に、
0. 1 0. 9
厚さ 0. 3 の Snをドープしたシート電子濃度が 2. 42 X 1012Zcm2の単結晶の InSb 薄膜を製作した。
[0252] この実施例の InSb薄膜は、電子移動度やシート抵抗値、ホール係数、シート抵抗 値などの特性が室温周辺— 40〜150°Cの範囲での温度依存性 (温度係数)が実施 例 1のアンドープ InSb薄膜と比較して凡そ一桁、すなわち、 1Z10〜2Z10に低減 された。この結果、ホール素子を製作したところ、高感度で、かつ定電流駆動のホー ル電圧 (磁気界の検出信号)の温度依存性が一桁、すなわち、 1Z10〜2Z10に低 減されたホール素子が得られた。
[0253] また、本実施例に見られるように、 GaAs (100)基板が表面に SiOの絶縁層を有す
2
る Si基板に変わっても、若干の成長工程や結晶成長時の操作手順の変化はあるが 本発明の結果は殆ど変わらず、 GaAs (100)基板と同様の結果が得られる。サフアイ ァなど他の基板を用いる場合も同様である。また、本実施例では SiOの絶縁層が用
2
いられたがその上に形成される GaAs薄層が、絶縁性が高い (低温度で形成するな どした場合 GaAs薄層は絶縁性が高 、)場合は SiOを省略しても良!、。
2
[0254] (実施例 9)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に As4若しくは As2を 含む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止ェ 程)しながら 630°C (± 2°Cで制御)に加熱した後、 420°Cに降温し、基板温度 420士 2°Cに設定した。
[0255] 次に、 Ga, Al、 In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定され たビーム強度比で)同時に蒸発させ、 1 μ mZ時の成長速度で GaAs (100)面上に、
Ga5%、 In85%と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵 抗の単結晶の Al Ga In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0
0. 1 0. 05 0. 85
. 7 m成長させた。次いで、 Inと Sbを同時に蒸発させ、更に、ドナー不純物として S nを蒸発させ、 Al Ga In Sb層の上に、厚さ 0. 3 mの Snをドープしたシート
0. 1 0. 05 0. 85
電子濃度が 2. 4 X 1012Zcm2シート抵抗 74 Ω Ζ口電子移動度 34, 000cm 2/Vs の単結晶の InSb薄膜を製作した。
[0256] この本実施例 9の InSb薄膜はドナー不純物の Snのドープにより InSbの導電帯の 電子がアンドープの場合に比べて増加しており、その効果により、ホール係数、シー ト電子濃度やシート抵抗値の室温周辺(一 40〜150°Cの範囲)での温度依存性 (温 度係数)が実施例 1のアンドープ InSb薄膜と比較して比較して凡そ一桁、すなわち、 1Z10〜2Z10に低減された。この結果、本例の InSb薄膜を用いホール素子を製 作した結果は、定電流駆動のホール電圧 (磁界の検出信号)の温度依存性が一桁、 すなわち、 1Z10〜2Z10に低減された。入力抵抗値の温度依存性も 1Z10〜2Z 10に低減された。このようなホール素子の温度依存性の低減は、実用上は極めて重 要で、ホール素子の実用的な性能や機能を格段に向上させた。
[0257] 得られた素子の特性を列記すると、入力抵抗値が 168 Ω、定電圧 IVで駆動したと きのホール電圧が 50mTで 90mVであった。すなわち、磁界での感度は、 90mV/ V· 50mTの極めて高い感度を示した。
[0258] (実施例 10)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に As若しくは Asを含
4 2 む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止工程 )しながら 620°Cに加熱した後、 420°Cに降温し、基板温度を 420 ± 2°Cの温度に設 し 7こ。
[0259] 次に、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビー
ム強度比で)同時に蒸発させ、 1 μ mZ時の成長速度で GaAs (100)面上に、 In90 %と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成長させた。
0. 1 0. 9
次いで、 Inと Sbを同時に蒸発させ、更に、ドナー不純物として Snを入れた蒸発源より Snを蒸発させ、 GaAs (100)面上に形成された Al In Sb層の上に、厚さ 0. 3
0. 1 0. 9
mの Snをドープしたシート電子濃度が 2. 4 X 1012Zcm2シート抵抗 77 Ω Ζ口、電子 移動度 35, 000cm2ZVsの単結晶の InSb薄膜を製作した。
[0260] 本実施例の InSb薄膜積層体は InSbの膜厚が薄ぐ電子移動度も大きぐかつ、シ ート抵抗値が大きいので、無磁界のとき高抵抗値で、かつ、高抵抗変化率の磁気抵 抗素子の製作に適する。更に、この本実施例の InSb薄膜はドナー不純物の Snのド ープにより InSbの導電帯の電子がアンドープの場合に比べて増加しており、その効 果により、ホール係数ゃシート抵抗値の室温周辺(— 40〜 150°Cの範囲)での温度 依存性 (温度係数)が実施例 1の InSb薄膜と比較して凡そ一桁、すなわち、 1Z10 〜2Z10に低減された。そこで、本実施例の InSb薄膜を使い、磁気抵抗素子を製作 してその特性を調べた。
[0261] 製作した 2端子磁気抵抗素子は、多数のショートバーを有する構造で、図 2に示し てある。端子電極部を除いて InSbの薄膜からなる磁気抵抗素子部の長さが 1450 m、 InSb薄膜の幅が 120 μ m、幅 120 μ mの InSb磁気抵抗素子部を跨いで形成さ れた CuZNiZAuZNiの 4層力もなるショートバー電極は長さ 120 μ mでその幅は 9 mであり、等間隔で InSb薄膜に直接接触して形成した。電極間の抵抗値は磁界 の印加がな 、場合は 650 Ωであった。
[0262] 磁気抵抗素子を磁気センサとして使うときに加えられる磁束密度領域、すなわち、 磁気抵抗変化が磁束密度に直線的に変化する磁束密度の領域でもあり、かつ、高 感度で微弱な磁界変化を検出するためのバイアス磁束密度の領域でもある 0. 45T の磁束密度のときの絶対的な抵抗変化率は 210%であり、極めて大きな磁気抵抗変 化示した。この厚さの InSb薄膜では、これまで実現できな力つた極めて高抵抗変化 率の磁気抵抗素子であり、極めて高感度の磁気抵抗素子による磁気センサが製作 できた。また、 Snドープの効果で本例の磁気抵抗素子の入力抵抗値の温度依存性
は、凡そ 0. 2%Z°Cで極めて少な力つた。このような InSb薄膜の磁気抵抗素子の抵 抗変化の向上と高入力抵抗値、かつ、入力抵抗の少ない温度依存性は、実用上は 極めて重要であり、 InSb薄膜の磁気抵抗素子の実用的な性能や機能を格段に向上 させた。
[0263] (実施例 11)
実施例 1において使ったと同一の機能と結晶成長室を有する結晶成長装置である 分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N、
2 2 2
O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除い
2 4 2 2 4 た)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、絶縁性 の厚さ 0. 35mmで直径 2インチの GaAs基板の(100)面上に As4若しくは As 2を含 む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止工程 )しながら 620°Cに加熱した後、 420°Cまで降温した。次に、 420± 2°Cに基板温度を 設疋した。
[0264] 次 、で、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビ ーム強度比で)同時に蒸発させ、 1 μ mZ時の成長速度で GaAs (100)面上に、 In9 0%と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶 の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 7 /z m成長させた
0. 1 0. 9
。次いで、同じ基板温度で Inと Sbを同時に蒸発させ、 GaAs (100)面上に形成され た AllnSb層の上に、厚さ 0. 05 mの単結晶の InSb薄膜を製作した。
[0265] 更に、この InSb薄膜の上に In: 90%と A1: 10%の原子数組成比で、かつ、絶縁又 は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の
0. 1 0. 9
差は 0. 5%)を 50nm(0. 05 m)の厚さで成長し、次に、 6nmの GaAsを成長した。
[0266] この構造で製作した本実施例の InSb薄膜の電子移動度は、 20, 000cm Vs, シート抵抗値は 3, 000ΩΖ口である。また、厚 0. 05 mという極薄の InSb薄膜の 電子移動度としては、電子移動度、シート抵抗値が極めて高ぐこの InSb薄膜積層 物を感磁部に使うことで高感度、高入力抵抗値のホール素子や磁気抵抗素子など の磁気センサの製作が可能であり、ホール素子や磁気抵抗素子などの磁気センサ の製作ができる。
[0267] その結果得られた素子の特性は、入力抵抗値が 6, 200 Ω、定電圧 IVで駆動した ときのホール電圧が 50mTで 50mVであった。磁界での感度は、 50mV/V- 50mT の高感度を示した。また、この素子は入力抵抗値が極めて大きいので駆動電力も少 ない。
[0268] 耐環境性能をより向上した磁気センサを製作する目的で、最上層の GaAs (GaAs 無 、場合は Al In Sb絶縁層)の表面に Si Nをプラズマ CVD法で 0. 3 μ m程度
0. 1 0. 9 3 4
形成することも頻繁に行われる。特に、 InSb薄膜の厚さが 1 μ m以下の本実施例の ように InSb層が薄い場合、 InSbの表面にプラズマ CVD法で、例えば、 0. 3 μ mの S i Nを直接形成すると厚みによって変化量は変わるが多くの場合大きな特性変動を
3 4
伴う。厚さが 0. 05 μ mの InSbに直接 0. 3 μの Si Nをプラズマ CVDで形成した場
3 4
合、少なくとも 80%以上の電子移動度低下やシート抵抗値の低下が生じ、当初期待 した磁気センサの高感度の特性が損なわれ所望の特性の磁気センサが製作できな い。
[0269] しかし、本実施例では、 InSb薄膜上に、絶縁性の Al In Sb更に GaAs (6nm)
0. 1 0. 9
が形成されており、プラズマ CVD法で 0. 3 mの Si Nを形成しても、電子移動度と
3 4
シート抵抗値の低下は 5%以下と極めて少な力つた。この結果、本実施例の場合は、 InSb薄膜が 0. 05 mの薄さにもかかわらず高感度、高入力抵抗値で、更に、極め て高い耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの製作 が出来た。このような 0. の Si Nをプラズマ CVD法で形成する保護層の形成
3 4
工程が磁気センサ製作工程に付加されても製作した素子特性は、殆ど変化を受けな い。
[0270] 得られた素子の特性は、入力抵抗値が 5、 900 Ω、定電圧 IVで駆動したときのホ ール電圧が 50mTであった。磁界での感度は、 50mVZV' 50mTの高感度を示し 保護層による感度低下の影響は殆ど見られない。一方、ホール素子の対環境性能 や長寿命化など高い信頼性がこの 0. 3 mの Si Nの保護層の形成で付与された。
3 4
[0271] (実施例 12)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に As若しくは Asを含
4 2 む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止工程 )しながら 620°Cに加熱した後、 420°Cまで降温し、ついで 420 ± 2°Cに基板温度を 設疋した。
[0272] 次に、 Ga、 Al、 In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定され たビーム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、 Ga5%、 In85%と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵 抗の単結晶の Al Ga In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0
0. 1 0. 05 0. 85
. 7 m成長させた。
[0273] 次 、で、 Inと Sbを同時に蒸発させ、更に、ドナー不純物として Snを入れた蒸発源よ り Snを蒸発させ、 Al Ga In Sb層の上に、厚さ 0. 3 mの Snをドープした In
0. 1 0. 05 0. 85
Sb単結晶薄膜を成長し、更に、この InSb上に 2層の半導体保護層として In : 90%と A1: 10%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の A1
0
In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 50nm (0. 05 /z )の厚さで
. 1 0. 9
成長し、次に、 6nmの GaAsを成長した。
[0274] この結果、シート電子濃度が 2. 4 X 1012Zcm2、シート抵抗 76 Ω Z口電子移動度 35 , 000cm2Z Vsの単結晶の InSb薄膜を製作した。
[0275] この本実施例 12の InSb薄膜はドナー不純物の Snのドープにより InSbの導電帯の 電子がアンドープの場合に比べて増加しており、その効果により、ホール係数、シー ト電子濃度やシート抵抗値の室温周辺(一 40〜150°Cの範囲)での温度依存性 (温 度係数)が実施例 1と比較して凡そ一桁、すなわち、 1Z10〜2Z10に低減された。 この結果、本実施例の InSb薄膜を用いホール素子を製作した結果は、定電流駆動 のホール電圧 (磁界の検出信号)の温度依存性が一桁、すなわち、 1Z10〜2Z10 に低減された。入力抵抗値の温度依存性も 1/10〜2/10に低減された。このような ホール素子の温度依存性の低減は、実用上は極めて重要で、 InSb層の薄膜ィ匕とと もにホール素子の実用的な性能や機能を格段に向上させた。
[0276] 得られた素子の特性を列記すると、入力抵抗値が 170 Ω、定電圧 IVで駆動したと きのホール電圧が 50mTで 90mVであった。すなわち、磁界での感度は、 90mV/ V50mTの極めて高!、感度を示した。
[0277] (実施例 13)
真空を保持するための円筒型の真空槽力 なり、表面に結晶成長を行う GaAs基 板を水平方向に保持する機構と該基板面に製作する薄膜の構成元素の蒸気を蒸発 源力 一様に且つ、均一に照射せしめる回転などの周期的な運動を付与する機構を 少なくとも備えている。
[0278] 更に、該基板を結晶成長室の真空を保持した状態で結晶成長室に搬入、搬出す る手段を備えた結晶成長装置であって、 InSb薄膜を成長させる GaAs (100)面を有 する基板に近接し、 InSb薄膜の成長面と反対側に設置した電気的に加熱された高 温の熱輻射源である抵抗加熱ヒータ、更に、 GaAs基板面から 30cm以上離れて設 置されており、定められた時間定められた強度で蒸発源にチャージされた元素の蒸 気ビームを基板面に照射することが出来る複数の蒸発源、即ち、電気的に加熱する ことによって薄膜を形成する構成元素の蒸気を発生する手段である複数の蒸発源( クヌードセンセル: K一セル)と共にその蒸気の強度を制御する為の蒸発源に夫々設 置された温度測定センサと予め定められた蒸気の強度に対応して蒸発源にチャージ された元素の蒸気を発生する状態を保持する為に、夫々の蒸発源に対応して設置さ れ、蒸発源を予め定められた蒸発源温度に維持する加熱手段及び電力供給手段( 機構)を備え、かつ、蒸発源から発生した蒸気を遮断することが出来るシャッターまた はバルブなどの手段を備えて 、る。
[0279] 更に、該蒸気の強度を測定することが出来る蒸気強度測定器を備える結晶成長室 を有する結晶成長装置である分子線ェピタキ一装置において、残留不純物ガス、例 えば、 H、 CO, CO
2 2、 He、 N
2、 O、等、(薄膜を形成する元素の蒸気である、例え 2
ば、 As、 As , Sb、 Sb等を除いた)の積算した蒸気圧が基板加熱時において I X
4 2 2 4
10_8Torr以下に保持し、 620°Cに加熱保持された絶縁性の厚さ 0. 35mmで直径 2 インチの GaAs基板の(100)面上に As若しくは Asを含む As蒸気を照射 (即ち、 Ga
4 2
As基板表面を構成して ヽる成分元素離脱防止工程)した後、基板温度を 420°C士 2
°Cで設定保持し、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定 されたビーム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs ( 100)面上 に、 In90%と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の 単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成長
0. 1 0. 9
させた。この試作条件で GaAs ( 100)面上に成長した Al In Sb層の X線回折の
0. 1 0. 9
実験を行い、 Al In Sb混晶層の結晶性を評価した。
0. 1 0. 9
[0280] その結果、 X線回折のロッキングカーブの Al In Sb混晶のピークに於ける半値
0. 1 0. 9
幅(FWAHM)は 1150秒であった。次いで、 Inと Sbを同時に蒸発させ、 Al In S
0. 1 0. 9 b層上に、基板温度を Al In Sbの成長時と同じに保持し、 InSb層を成長した。成
0. 1 0. 9
長の初期には Al In Sb層との格子ミスマッチが 0. 5%あるので低電子移動度層
0. 1 0. 9
が形成されるが、順次 InSbの膜厚が厚くなるに従って格子ミスマッチの影響が解消 され、電子移動度の高い層、高電子移動度層が形成される。このとき形成される低電 子移動度層の厚さは成長時の温度などの条件によって異なるが本例では 20nmであ つた。即ち、単結晶で、全厚さが 0. の InSb薄膜を成長するとともに InSb薄膜 を動作層にする薄膜積層体を製作した。
[0281] この構造で製作した InSb薄膜は電子移動度は、 53, 000cm Vs,シート抵抗値 は 101 Ω Ζ口であり、電子移動度、シート抵抗値が極めて高い。この InSb薄膜積層 物を感磁部に使うことで高感度、高入力抵抗値(200 Ω以上で高感度で)のホール 素子や磁気抵抗素子などの磁気センサの製作を行うことが出来る。本例の InSb薄膜 を感磁部としたでホール素子を製作し得られた特性は、入力抵抗値が 200 Ω、定電 圧 IVで駆動したとき、 50mTの磁束密度の印加でホール電圧が 132mVであった。 即ち、磁界での感度は、 132mVZV ' 50mTの高感度を示した。
[0282] (実施例 14)
試作例 1の InSb薄膜はそのまま磁気センサの製作に使われる場合もあるが、更に 、耐環境性能をより向上した磁気センサを製作する目的で、試作例 1の InSb薄膜層 上に対環境保護層として Si Nや SiO等のパッシベーシヨン層をプラズマ CVD法で
3 4 2
形成することも頻繁に行われる。
[0283] 本実施例 14では、実施例 13と同様の条件下で、形成した単結晶 InSb薄膜 0. 7 μ
mの表面に、更に、 Al In Sb層を形成し、更にその上に GaAsの薄い層を形成し
0. 1 0. 9
て半導体保護層とした。即ち、単結晶の Al In Sb混晶薄膜 (InSbとの格子定数
0. 1 0. 9
の差は 0. 5%)を 50nm (0. 05 )、次に、 6nmの GaAs層を、 InSbを成長したときと 同じ基板温度で成長して化合物半導体保護層を形成した。
[0284] この Al In Sbと GaAsの薄層と GaAs層の 2層力 成る半導体保護層の形成に
0. 1 0. 9
より、 InSbの表面直下の部位には InSbと Al In Sbとの格子の微弱な(0. 5%)
0. 1 0. 9
不整合により 20nmの電子移動度の低い層が形成された。この厚さは条件によって 一般に異なる。本例の条件では 20nmであった。
[0285] 本実施例の InSb薄膜の電子移動度は、 51, 600cm/Vs,シート抵抗値は 97 Ω ロであった。半導体保護層形成によって大きな特性劣化もなぐ大きな電子移動 度と大きなシート抵抗値がえられた。即ち、この InSb薄膜積層物を感磁部に使うこと で高感度、高入力抵抗値 (200 Ω以上)のホール素子や磁気抵抗素子などの磁気セ ンサの製作が可能であり、高感度磁気センサの製作に使える薄膜積層体である。
[0286] この半導体保護層の形成により、上述のノッシベーシヨンによる特性低下が抑制さ れる効果が得られた。プラズマ CVD法で最上層の GaAs層上に 0. 3 μ m( Si Nを
3 4 形成しても、電子移動度とシート抵抗値の低下は 5%以下と極めて少な力つた。即ち 、パシベーシヨンによる大きな特性低下が無くなり、高い電子移動度と高シート抵抗 などの特性がパシベーシヨン工程を経ても低下しな力 た。この結果、本試作例の In Sb薄膜積層体を磁気センサ部に用いると高感度、高入力抵抗値 (200 Ω以上で高 感度)更にきわめて高 ヽ耐環境信頼性を有するホール素子や磁気抵抗素子などの 磁気センサの製作ができる。
[0287] ホール素子を製作し得られた特性は、入力抵抗値が 205 Ω、定電圧 IVで駆動した ときのホール電圧が 50mTで 126mVであった。即ち、磁界での感度は、 126mV/ V' 50mTの高感度を示した。試作例 1に比較して、ホール素子の特性は余り変わつ ていないので、このことにより AlGaSb半導体絶縁層の形成でパッシベーシヨンの影 響は殆ど見られなくなった。
[0288] (実施例 15)
試作例 1において使ったと同一の機能と結晶成長室を有する結晶成長装置である
分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N、
2 2 2
O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除い
2 4 2 2 4 た)の積算した蒸気圧が基板加熱時に於いて 1 X 10_8Torr以下に保持し、 620°Cに 加熱保持された絶縁性の厚さ 0. 35mmで直径 2インチの GaAs基板の(100)面上 に、 As若しくは Asを含む As蒸気を照射 (即ち、 GaAs基板表面を構成している成
4 2
分元素離脱防止工程)した後、降温し、基板温度を 420 ± 2°Cに設定保持し、次いで 、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビーム強 度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、単結晶の A 1 In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成長させた。
0. 1 0. 9
[0289] 次いで、 Inと Sbを同時に蒸発源より蒸発させ、 GaAs (100)面上に形成された A1
0.
In Sb層の上に、基板温度を Al In Sbの成長時と同じに保持し、厚さが 0. 3
1 0. 9 0. 1 0. 9
μ mの InSb層を成長した。成長の初期には Al In Sb層との格子ミスマッチが 0.
0. 1 0. 9
5%あるので低電子移動度層が形成されるが、順次 InSbの膜厚が厚くなるに従って 格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成さ れる。このとき形成される低電子移動度層の厚さは成長時の温度などの条件によつ て異なる。本例では 20nmであった。更に、この InSb薄膜の上に In: 90%と A1: 10% の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の Al In S
0. 1 0. 9 b混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 50nm、次に、 6nmの GaAs層を順 次、 InSbと同じ基板温度で成長した。キャップ層の Al In Sb層と InSbとの格子
0. 1 0. 9
のミスマッチの存在により、 InSbの表面直下に形成された低電子移動度層は 20nm であった。こうして InSbの厚さが 0. 3 mの薄膜積層体を製作した。
[0290] この構造で製作した本実施例 15の InSb薄膜の電子移動度は、 37, 000cm 2/Vs 、シート電子濃度が 5. 8 X lOUZcm2の単結晶の InSb薄膜である。更に、 InSb薄 膜のシート抵抗値は 300 Ω Z口である。半導体保護層の形成による電子移動度の 低下は少なぐ電子移動度、シート抵抗値が極めて高い。この InSb薄膜積層体を感 磁部に使うことで高感度、高入力抵抗値 (500 Ω以上)のホール素子や磁気抵抗素 子などの磁気センサの製作が可能であり、ホール素子や磁気抵抗素子などの磁気セ ンサの製作ができる。
[0291] この InSb薄膜積層体を感磁部に使うことで高感度、高入力抵抗値(500 Ω以上で 高感度)のホール素子の製作を行った。得られた素子の特性は、入力抵抗値が 550 Ω、定電圧 IVで駆動したときのホール電圧が 50mTで 92mVであった。即ち、磁界 での感度は、 92mVZV' 50mTの高感度を示した。また、この素子は入力抵抗値が 極めて大き 、ので駆動電力も少な 、。
[0292] 耐環境性能をより向上した磁気センサを製作する目的で、薄膜積層体の磁気セン サ部の表面に Si Nをプラズマ CVD法で 0. 3 程度形成することも頻繁に行われる
3 4
。特に、本例のように InSb層が 0. 3 μ mと薄い場合、 InSb層の表面に直接接してプ ラズマ CVD法で、例えば 0· 3 mの Si Nを直接形成すると、少なくとも 40%〜50
3 4
%以上の電子移動度の低下が生じ、当初期待した磁気センサの高感度の特性が損 なわれ所望の特性の磁気センサが製作できな 、と 、う問題があった。
[0293] しかし、本実施例では、 InSb薄膜上に、半導体保護層として 2層力もなる絶縁性の Al In Sb、更に GaAs (6nm)が形成されており、プラズマ CVD法で 0. 3 mの
0. 1 0. 9
Si Nを形成しても、電子移動度とシート抵抗値の低下は 3乃至 5%と極めて少なか
3 4
つた。この結果、本試作例の場合は、 InSb薄膜が 0. 3 mの薄さにもかかわらず、 素子製作工程での特性劣化が極めて少なく高感度、高入力抵抗値 (500 Ω以上)、 更に、高 ヽ耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの 製作が出来た。この様に、半導体保護層の形成により、 0. 3 mの Si Nをプラズマ
3 4
CVD法で形成するパシベーシヨン工程が磁気センサ製作工程に付加されても、この 工程の前後で製作した素子特性は、殆ど変化を受けな ヽ。
[0294] 即ち、得られた素子の特性は、入力抵抗値が 590 Ω、定電圧 IVで駆動したときの ホール電圧が 50mTで 89mVであった。即ち、磁界での感度は、 89mV/V- 50mT の高感度を示した。一方、ホール素子の対環境性能や長寿命化など高い信頼性が この 0. 3 μ mの Si Nパッシベーシヨン薄膜の形成で付与された。
3 4
[0295] (実施例 16)
実施例 13の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、 420°C 以上の定められた温度に加熱保持された厚さ 0. 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に、基板温度 600°Cで、 As若しくは Asを含む As蒸気を
4 2
照射 (即ち、 GaAs基板表面を構成している成分元素離脱防止工程)した後、降温し 、基板の温度を 420 ± 2°Cに設定保持した。次いで、 Al, In及び Sbを予め定められ た蒸気圧比で (ビームモニタで測定されたビーム強度比で)同時に入射して、 1 μ / 時の成長速度で GaAs (100)面上に、絶縁又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成長させた。
0. 1 0. 9
[0296] 次 、で、 Inと Sbを同時に Inと Sbが夫々チャージされた蒸発源より蒸発させ、更に、 ドナー不純物として Snを入れた蒸発源より Snを蒸発させ、 Al In Sb層の上に、
0. 1 0. 9
基板温度を 420± 2°Cに保持し InSb層を成長した。成長の初期には Al In Sb層
0. 1 0. 9 との格子ミスマッチが 0. 5%あるので低電子移動度層が形成される力 順次 InSbの 膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高 電子移動度層が形成される。このとき形成される低電子移動度層の厚さは本例では 20nmであった。こうして、単結晶で、全厚さが 0. 3 mで、 Snがー様に InSb層にド ープされた InSb薄膜積層体を製作した。
[0297] こうして、全厚さが 0. 3 μ mの Snをドープしたシート電子濃度が 2. 0 X 1012/cm2 シート抵抗 77 Ω Z口電子移動度 37, 000cm2ZVsの単結晶の InSb薄膜積層体を 製作した。 Snドーピングにより若干のシート抵抗値の低下や不純物散乱による若干 の電子移動度低下が見られるが良い特性である。
[0298] この本実施例の InSb薄膜積層体はドナー不純物の Snのドープにより InSbの導電 帯の電子がアンドープの場合に比べて増加しており、その効果により、シート電子濃 度やシート抵抗値の室温周辺(-40〜150°Cの範囲)での温度依存性 (温度係数) が InSb層に不純物がドープされていないアンドープの試作例 13の InSb動作層と比 較して凡そ一桁、即ち、 1Z10〜2Z10に低減された。この結果、本例の InSb薄膜 積層体を用いホール素子を製作した結果は、定電流駆動のホール電圧 (磁界の検 出信号)の温度依存性が一桁、即ち、 1Z10〜2Z10に低減された。入力抵抗値の 温度依存性も 1Z10〜2Z10に低減された。この様なホール素子の温度依存性の
低減は実用上は極めて重要で、 InSb層の薄膜ィ匕とともにホール素子の実用的な性 能や機能を格段に向上させた。
[0299] 得られた素子の特性を列記すると、入力抵抗値が 160 Ω、定電圧 IVで駆動したと きのホール電圧が 50mTで 90mVであった。即ち、磁界での感度は、 90mV/V- 50 mTの極めて高!、感度を示した。
[0300] (実施例 17)
実施例 16に於いて、更に、 InSb薄膜の上に絶縁性の 2層力もなる半導体保護層と して単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 50nm(0
0. 1 0. 9
. 05 )の厚さで成長し、次に、 6nmの GaAsを基板温度 420°C± 2°Cで成長した。
[0301] この結果、キャップ層の Al In Sb層と InSbとの格子のミスマッチの存在により、 I
0. 1 0. 9
nSbの表面直下に厚さが 20nmの低電子移動度層を持ち、全厚さが 0. 3 μ m( Sn を一様ドープした InSb薄膜動作層を有する薄膜積層体を製作した。
[0302] 特性は、電子移動度が 34, OOOcm Vs,シート抵抗値は 80 Ω ロであった。電 子移動度、シート抵抗値が極めて高い。この InSb薄膜を感磁部に使うことで高感度 、高入力抵抗値(180 Ω以上)のホール素子や磁気抵抗素子などの磁気センサの製 作が可能であり、試作例 16と同様に、高感度で、かつ、温度依存性の少ない磁気セ ンサの製作に使える InSb薄膜積層体である。
[0303] 更に、この実施例では、 InSb薄膜のシート電子濃度の室温周辺 40〜150°Cの 範囲での温度依存性 (温度係数)が InSb層に不純物がドープされて 、な 、試作例 1 3の InSb動作層と比較して凡そ一桁、即ち、 1Z10〜2Z10に低減されている。この 結果、本試作例の InSb薄膜を磁気センサ部にして製作したホール素子は、定電流 駆動のホール電圧 (磁界の検出信号)及び、ホール素子の入力抵抗値の温度依存 性が一桁、即ち、 1Z10〜2Z10に低減された。
[0304] ホール素子製作工程中での Si Nの絶縁層 0. 3 μ mの形成は行わな!/、で製作し
3 4
たときのホール素子の特性は、入力抵抗値が 175 Ω、定電圧 IVで駆動したときのホ ール電圧が 50mTで 82mVであった。即ち、磁界での感度は、 82mVZV' 50mTの 極めて高い感度を示した。また、 Snドーピングをしているにもかかわらず入力抵抗値 も 175 Ωと十分大きい。
[0305] さらに、耐環境性能をより向上した磁気センサを製作する目的で、 InSb薄膜積層 体の最上層の GaAs層の表面に Si Nをプラズマ CVD法で 0. 3 m形成するパシ
3 4
ベーシヨン工程を実施した。しかし、その影響は極めて少なぐホール素子の感度、 温度依存性、素子抵抗値などホール素子に基本特性は殆ど影響を受けなかった。 従って、製作したホール素子の特性は先に述べた本例の素子特性と変わらな力つた
[0306] (実施例 18)
実施例 13の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時に於いて 1 X 10_8Torr以下に保持し、 420°C 以上の定められた温度に加熱保持された厚さ 0. 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に 620°Cの基板温度で As若しくは Asを含む As蒸気を照
4 2
射 (即ち、 GaAs基板表面を構成している成分元素離脱防止工程)した後、降温し、 基板温度を 420 ± 2°Cに設定保持し、かつ、蒸発源にチャージされた元素の蒸気を 、即ち、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビー ム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、単結 晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 7 m成長させ
0. 1 0. 9
た。
[0307] 次いで、基板温度を変えずに 420± 2°Cに設定保持した状態で Inと Sbを同時に蒸 発源より蒸発させ、更に、少し遅れてドナー不純物として Snを入れた蒸発源より Snを 蒸発させた。即ち、 Al In Sbとのへテロ界面より 10nmのアンドープ InSb層を形
0. 1 0. 9
成する目的で、 Inと Sbセルのシャッターを開いた後、 36秒遅れて Snセルのシャツタ 一を開いた。こうした手順で GaAs (100)面上に形成された AllnSb層の上に、基板 温度を Al In Sbの成長時と同じに保持し、 InSb層を成長した。 成長の初期に
0. 1 0. 9
は Al In Sb層との格子ミスマッチが 0. 5%あるので低電子移動度層が形成され
0. 1 0. 9
るが、順次 InSbの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移 動度の高い層、高電子移動度層が形成される。このとき形成される低電子移動度層
の厚さは 20nmであった。
[0308] InSb層の成長を終了するに当たって、 Snのシャッターを Inと Sbセルより 36秒早く 閉めた。こうして、単結晶で、 InSb層の上下にアンドープ層 lOnmを持ち、中央部に 均一に Snがドープされており、かつ、全厚さが 0. 3 mの InSb単結晶薄膜を成長し た。この InSb薄膜のシート電子濃度は 1. 8 X 1012Zcm2、シート抵抗 82 ΩΖ口、電 子移動度 40, 000cm2ZVsの単結晶の InSb薄膜積層体を製作した。
[0309] この本試作例 18の InSb薄膜積層体は Snのドープにより InSbの導電帯の電子が アンドープの場合に比べて増加しており、その効果により、シート電子濃度やシート 抵抗値の室温周辺(—40〜150°Cの範囲)での温度依存性 (温度係数)が InSb層 に不純物がドープされていない試作例 13の InSb動作層と比較して凡そ一桁、即ち、 1Z10〜2Z10に低減された。この結果、本例の InSb薄膜積層体を用いホール素 子を製作した結果は、定電流駆動のホール電圧 (磁界の検出信号)の温度依存性が 一桁、即ち、 1Z10〜2Z10に低減された。入力抵抗値の温度依存性も 1Z10〜2 ZlOに低減された。この様なホール素子の温度依存性の低減は、実用上は極めて 重要で、 InSb層の薄膜化とともにホール素子の実用的な性能や機能を格段に向上 させた。
[0310] 得られた素子の特性を列記すると、入力抵抗値が 170 Ω、定電圧 IVで駆動したと きのホール電圧が 50mTで 99mVであった。即ち、磁界での感度は、 99mV/V- 50 mTの極めて高!、感度を示した。
[0311] このように、 InSbの上下の面に接した低電子移動度の部位に Snドープをしないと 高い電子移動度を得ることができ、し力も、シート抵抗値が下がらないというメリットが ある。この為、磁気センサを創ると感度が上がり、素子抵抗値も若干大きくなるメリット が得られる。この効果は、 InSb膜厚に依らず効果があるが InSbの膜厚が薄いほど大 きい。
[0312] (実施例 19)
実施例 18と同様、 InSb層の上下に lOnmのアンド一プ層を持ち、 Snが中央部にド ープされた厚さ 0. 3 mの InSb薄膜を成長し、更に、 InSb薄膜の上に半導体保護 層として単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 50η
m (0. 05 )の厚さで成長し、次に、 6nmの GaAsを成長した。
[0313] この結果、 Al In Sbと InSbとの格子不整合により、 InSbの表面直下の部位に
0. 1 0. 9
は薄い厚さが 20nmの低電子移動度層が形成される。こうして、全厚さが 0. 3 /ζ πι、 中央部に Snが均一にドープされ、 Al In Sbと接する界面部分の 10nmがアンド
0. 1 0. 9
ープの InSb単結晶薄膜を有する薄膜積層体を製作した。
[0314] InSb薄膜の特性は、電子移動度が 37, 200cm Vs,シート抵抗値は 75 Q /U であった。 Snの中央部のみのドープにより、電子移動度、シート抵抗値ともに大きく なった。この InSb薄膜を感磁部に使うことで高感度、高入力抵抗値 (抵抗値 150 Ω 以上)のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、高感度 で、且つ、温度依存性の少ない磁気センサの製作に使える InSb薄膜である。
[0315] 更に、この実施例では、 InSb薄膜のシート電子濃度の室温周辺 40〜150°Cの 範囲での温度依存性 (温度係数)が InSb層に不純物がドープされて 、な 、試作例 1 3の InSb動作層と比較して凡そ一桁、即ち、 1Z10〜2Z10に低減されている。この 結果、本試作例の InSb薄膜を磁気センサ部にして製作したホール素子は、定電流 駆動のホール電圧 (磁界の検出信号)及び、ホール素子の入力抵抗値の温度依存 性が一桁、即ち、 1Z10〜2Z10に低減された。
[0316] ホール素子製作工程中での Si Nの絶縁層 0. 3 μ mの形成は行わな!/、で製作し
3 4
たときのホール素子の特性は、入力抵抗値が 180 Ω、定電圧 IVで駆動したときのホ ール電圧が 50mTで 92mVであった。即ち、磁界での感度は、 92mVZV' 50mTの 極めて高い感度を示した。また、 Snドーピングをしているにもかかわらず入力抵抗値 も 180 Ωと十分大きい。
[0317] さらに、耐環境性能をより向上した磁気センサを製作する目的で、 InSb積層物の最 上層の GaAs (GaAs無い場合は AllnSb絶縁層)の表面に Si Nをプラズマ CVD法
3 4
で 0. 3 m形成する工程を形成するパシベーシヨン工程を実施した。しかし、その影 響は極めて少なぐホール素子の感度、温度依存性、素子抵抗値などホール素子の 基本特性は殆ど影響を受けなかった。従って、製作したホール素子の特性は先に述 ベた本例の素子特性と変わらな力つた。
[0318] (実施例 20)
実施例 13において使われた装置と同一の機能、構造の結晶成長室を有する結晶 成長装置である分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H
2、 CO,
CO、 He、 N、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb
2 2 2 4 2
、 Sb等を除いた)の積算した蒸気圧が基板加熱時において I X 10_8Torr以下に
2 4
保持し、厚さ 0. 35mm,直径 2インチの絶縁性の GaAs基板の(100)面上に As若
4 しくは Asを含む As蒸気を照射 (すなわち、 GaAs基板表面を構成している成分元素
2
離脱防止工程)しながら 620°Cに加熱した後、 Asを照射しながら 420°Cまで降温し、 基板温度を 420士 2°Cに保持した。
[0319] 次 、で、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビ ーム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、単 結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 1. 成長さ
0. 1 0. 9
せた。このような条件化で製作した Al In Sbの X線回折の半値幅は 500secであ
0. 1 0. 9
つた。半値幅は AllnSbの厚さの増大と共に少なくなることも確かめられた。
[0320] 次 、で、 Inと Sbを同時に蒸発させ、更に、ドナー不純物として Snを入れた蒸発源よ り Snを蒸発させ、 GaAs (100)面上に形成された Al In Sb層の上に、基板温度
0. 1 0. 9
を Al In Sbの成長時と同じ 420± 2. 0。Cに保持し、厚さ 0, 15 /z mの InSb層を
0. 1 0. 9
成長した、成長の初期には Al In Sb層との格子ミスマッチが 0. 5%あるので低電
0. 1 0. 9
子移動度層が形成されるが、順次 InSbの膜厚が厚くなるに従って格子ミスマッチの 影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形 成される低電子移動度層の厚さは本例では 10nmであった。即ち、単結晶で、全厚 さ力 O. 15 /z mで、ドナー原子として Snがー様にドープされた InSb薄膜を成長した。
[0321] 更に、 InSb薄膜の上に単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の差
0. 1 0. 9
は 0. 5%)を 50nm(0. 05 )の厚さで成長し、次に、 6nmの GaAsを成長した。
[0322] この結果、 Al In Sbと InSbとの格子不整合により、 AllnSbと InSbのへテロ界
0. 1 0. 9
面に接して lnm、 InSbの表面直下の部位には厚さが 20nmの低電子移動度層が形 成される。こうして、全厚さが 0. 15 m、中央部に Snが均一にドープされた InSb単 結晶薄膜を有する薄膜積層体を製作した。
[0323] この InSb薄膜の電子移動度は、 29, 300cm 2/Vs,シート抵抗値は 680 Ω ロで
あり、シート電子濃度が 3. 2 X lOUZcm2であった。電子移動度、シート抵抗値が極 めて高ぐこの InSb薄膜を感磁部に使うことで高感度、高入力抵抗値(1 , 000 Ω以 上)のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極めて消 費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
[0324] 更に、本実施例では、この InSb薄膜を用い、 0. 3 μ m厚さの Si Nを形成する保護
3 4
層の形成 (パッシベーシヨン薄膜製作)工程を実施してホール素子を製作した。特に 、 InSb薄膜の厚さが本実施例のように 0. 15 μ mと極めて薄い場合、 InSbの表面に 直接プラズマ CVD法で、例えば、 0. 3 μ m( Si Nを直接形成すると 60〜70%以
3 4
上の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサの高感度の 特性が損なわれ所望の特性のホール素子は製作できない。
[0325] しかし、本実施例の場合は、半導体保護層の影響で、プラズマ CVD法で 0. 3 m の Si Nを形成しても、電子移動度とシート抵抗値の低下は 3%以下と極めて少なぐ
3 4
すなわち、保護層形成工程での特性の低下が極めて少なぐ極めて高い耐環境信 頼性と、高感度、高入力抵抗値を有するホール素子を製作した。
[0326] その特性は、 IVの駆動で 50mTの磁界でのホール電圧は 75mV、入力抵抗値は 1150 Ωであった。また、磁界での感度は、 75mVZV50mTの高感度を示した。ま た、更に加えて、入力抵抗値が 1150 Ωと言う高抵抗値が得られ、駆動時の消費電 力が極めて少な!/、ホール素子が製作できた。
[0327] (実施例 21)
実施例 13において使われた装置と同一の機能、構造の結晶成長室を有する結晶 成長装置である分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H
2、 CO,
CO、 He、 N、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb
2 2 2 4 2
、 Sb等を除いた)の積算した蒸気圧が基板加熱時において I X 10_8Torr以下に
2 4
保持し、厚さ 0. 35mm,直径 2インチの絶縁性の GaAs基板の(100)面上に As若
4 しくは Asを含む As蒸気を照射 (すなわち、 GaAs基板表面を構成している成分元素
2
離脱防止工程)しながら 620°Cに加熱した後、 Asを照射しながら 420°Cまで降温し、 基板温度を 420士 2°Cに設定保持した。
[0328] また、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビー
ム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs ( 100)面上に、絶縁 又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの格子定数
0. 1 0. 9
の差は 0. 5%)を 1. 0 m成長させた。このような条件化で製作した Al In Sbの
0. 1 0. 9
X線回折の半値幅は 500secであった。
[0329] 次 、で、 Inと Sbを同時に Inと Sbが夫々チャージされた蒸発源より蒸発させ、更に、 ドナー不純物として Snを入れた蒸発源より Snを蒸発させ、 GaAs ( 100)面上に形成 された Al In Sb層の上に、基板温度を Al In Sbの成長時と同じに保持し、 In
0. 1 0. 9 0. 1 0. 9
Sb層を成長した成長の初期には Al In Sb層との格子ミスマッチが 0. 5%あるの
0. 1 0. 9
で低電子移動度層が形成されるが、順次 InSbの膜厚が厚くなるに従って格子ミスマ ツチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。この とき形成される低電子移動度層の厚さは、本例では lOnmであった。即ち、単結晶で 、全厚さが 0. 15 /z mで、ドナー原子として Snがー様にドープされた InSb薄膜を成 し/ 。
[0330] 次いで、半導体保護層として高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの
0. 1 0. 9
格子定数の差は 0. 5%)を 70nm (0. 07 )の厚さで成長し、次に、 6nmの GaAsを 成 した。
[0331] この結果、 Al In Sbと InSbとの格子不整合により、 InSbの表面直下の部位に
0. 1 0. 9
は薄い厚さが lOnmの低電子移動度層が形成された。こうして、全厚さが 0. 15 /z m 、中央部に Snが均一にドープされた InSb単結晶薄膜を有する薄膜積層体を製作し た。
[0332] この InSb薄膜の電子移動度は、 29, 800cm Vs,シート抵抗値は 670 Ω ロで あり、シート電子濃度が 3. 2 Χ lOUZcm2であった。電子移動度、シート抵抗値が極 めて高ぐこの InSb薄膜を感磁部に使うことで高感度、高入力抵抗値(1 , 000 Ω以 上)のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極めて消 費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
[0333] そこで、本実施例では、この InSb薄膜を用い、 0. 3 μ m厚さの Si Nを形成する保
3 4
護層の形成 (パッシベーシヨン層の形成)工程を実施してホール素子を製作した。特 に、 InSb薄膜の厚さが本実施例のように 0. 15 μ mと極めて薄い場合、 InSbの表面
に直接プラズマ CVD法で、 0. 3 μ m( Si Nを直接形成すると 60〜70%以上の電
3 4
子移動度の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望 の特性のホール素子は製作できな!/、。
[0334] し力し、本実施例の場合はプラズマ CVD法で 0. 3 μ mの Si Nを形成しても、電子
3 4
移動度とシート抵抗値の低下は 3%以下と極めて少なぐすなわち、保護層形成工程 での特性の低下が極めて少なぐ極めて高い耐環境信頼性と、高感度、高入力抵抗 値を有するホール素子を製作した。
[0335] その特性は、 IVの駆動で 50mTの磁界でのホール電圧は 77mV、入力抵抗値は
1150 Ωであった。また、磁界での感度は、 77mVZV50mTの高感度を示した。
[0336] また、更に加えて、入力抵抗値が 1110 Ωと言う高抵抗値が得られ、駆動時の消費 電力が極めて少な!/、ホール素子が製作できた。
[0337] (実施例 22)
実施例 13において使われた装置と同一の機能、構造の結晶成長室を有する結晶 成長装置である分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H
2、 CO,
CO、 He、 N、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb
2 2 2 4 2
、 Sb等を除いた)の積算した蒸気圧が基板加熱時において I X 10_8Torr以下に
2 4
保持し、厚さ 0. 35mm,直径 2インチの絶縁性の GaAs基板の(100)面上に As若
4 しくは Asを含む As蒸気を照射 (すなわち、 GaAs基板表面を構成している成分元素
2
離脱防止工程)しながら 610°Cに加熱した後、 Asを照射しながら 420°Cまで降温し、 っ 、で基板温度を 420士 2°Cに設定保持した。
[0338] 次に、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビー ム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、絶縁 又は半絶縁若しくは高抵抗の単結晶の Al In Sb混晶薄膜 (InSbとの格子定数
0. 1 0. 9
の差は 0. 5%)を 0. 9 m成長させた。このような条件化で製作した Al In Sbの
0. 1 0. 9
X線回折の半値幅は 700secであった。
[0339] 次 、で、 Inと Sbを同時に Inと Sbが夫々チャージされた蒸発源より蒸発させ、更に、 ドナー不純物として Snを入れた蒸発源より Snを蒸発させ、 GaAs (100)面上に形成 された Al In Sb層の上に、基板温度を Al In Sbの成長時と同じ 420± 2°C
に設定保持し、 Inと Sbのシャッターを同時に開け、 InSbの成長をスタートした。次い で、 36秒遅れてドーパントの Snの蒸発源のシャッターを開け、 Snのドーピングを開 始した。こうして InSbに Snをドープしながら InSb層を成長行った。 InSbの成長を終 了するに当たっては、ドーパントの Snのシャッターを閉めた 36秒後に Inと Sbのシャツ ターを閉め厚さ 0. 15 mの InSb薄膜の成長を終了した。
[0340] InSbの成長の初期には Al In Sb層との格子ミスマッチが 0. 5%あるので低電
0. 1 0. 9
子移動度層が形成されるが、順次 InSbの膜厚が厚くなるに従って格子ミスマッチの 影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形 成された低電子移動度層の厚さは lOnmであった。こうして製作した InSb薄層は、 In Sbの成長の初期に積層した低電子移動度の lOnmの部分はアンドープであり、最後 に積層した lOnmもアンドープである。中間の 130nmの高電子移動度部は Snがド ープされている構造の厚さ 0. 15 mの InSb薄膜を製作した。次ぎに、同じ基板温度 において、 InSb薄膜の上に単結晶の Al In Sb混晶薄膜 (InSbとの格子定数の
0. 1 0. 9
差は 0. 5%)を 70nm (0. 07 m)の厚さで成長し、次に、 6nmの GaAsを成長した。
[0341] この結果、 Al In Sbと InSbとの格子不整合により、 InSbの表面直下の部位で
0. 1 0. 9
Snがドープされていない厚さが lOnmの部分は低電子移動度層化した。こうして、全 厚さが 0. 15 μ m、 InSb層の下面、及び、表面部分それぞれ lOnmがアンドープで、 中央部の 130nm厚さの高電子移動度部のみに Snが均一にドープされた InSb単結 晶薄膜を有する薄膜積層体を製作した。
[0342] この InSb薄膜の電子移動度は、 31 , 500cm Vs,シート抵抗値は 630 Ω ロで あり、シート電子濃度が 3. O X lOUZcm2であった。電子移動度、シート抵抗値が極 めて高ぐこの InSb薄膜を感磁部に使うことで高感度、高入力抵抗値(1 , 000 Ω以 上)のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極めて消 費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
[0343] そこで、本実施例では、この InSb薄膜を用い、 0. 3 μ m厚さの Si Nを形成する保
3 4
護層の形成 (パッチべーシヨン =RC形成)工程を実施してホール素子を製作した。 I nSb薄膜の厚さが 0. 15 μ mと極めて薄い場合、 InSbの表面に直接プラズマ CVD 法で、 0. の Si Nを直接形成すると 60〜70%以上の電子移動度とシート抵抗
値の低下が生じる。しかし、本実施例の場合は、 InSb層の上に半導体絶縁層が形成 されているので、プラズマ CVD法で 0. 3 μ m( Si Nを形成しても、電子移動度とシ
3 4
ート抵抗値の低下は 3%以下と極めて少なぐすなわち、保護層形成工程での特性 の低下が極めて少なぐ極めて高い耐環境信頼性と、高感度、高入力抵抗値を有す るホール素子を製作できた。
[0344] その特性は、 IVの駆動で 50mTの磁界でのホール電圧は 85mV、入力抵抗値は 1050 Ωであった。また、磁界での感度は、 85mVZV50mTの高感度を示した。 また、更に加えて、入力抵抗値が 1050 Ωと言う高抵抗値のため、駆動時の消費電 力が極めて少な!/、ホール素子が製作できた。
[0345] (実施例 23)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に As若しくは Asを含
4 2 む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止工程 )しながら 610°Cに加熱した後、 420°Cまで降温し、次に基板温度を 420 ± 2°Cで設 し 7こ。
[0346] また、蒸発源にチャージされた元素の蒸気を、 In及び Sbを予め定められた蒸気圧 比で (ビームモニタで測定されたビーム強度比で)同時に入射して、 1 μ mZ時の成 長速度で GaAs (100)面上に、 Ga5%、 In85%と A110%の原子数組成比で、かつ 、絶縁又は半絶縁若しくは高抵抗の単結晶の Al Ga In Sb混晶薄膜 (InSb
0. 85 0. 05 0. 10
との格子定数の差は 0. 5%)を 0. 7 m成長させた。
[0347] 次 、で、 Inと Sbを同時に蒸発源より蒸発させ、更に、ドナー不純物として Snを入れ た蒸発源より Snを蒸発させ、 GaAs (100)面上に形成された AllnSb層の上に、厚さ 0. 3 mの Snをドープした InSb単結晶薄膜を成長し、更に、 InSbの成長時と同じ 基板温度で InSb薄膜上に In: 90%と A1: 10%の原子数組成比で、かつ、絶縁又は 半絶縁若しくは高抵抗の単結晶の Al Ga In Sb混晶薄膜 (InSbとの格子定
数の差は 0. 5%)を 50nm (0. 05 )の厚さで成長し、次に、 6nmの GaAsを成長し た。
[0348] この結果、シート電子濃度が 2. 4 X 1012Zcm2、シート抵抗 76 Ω Z口電子移動度 35, 000cm2ZVsの単結晶の InSb薄膜を製作した。 InSb薄膜はドナー不純物の S nのドープにより InSbの導電帯の電子がアンドープの場合に比べて増加しており、そ の効果により、ホール係数、シート電子濃度やシート抵抗値の室温周辺(一 40〜15 0°Cの範囲)での温度依存性 (温度係数)がアンドープの InSbと比較して凡そ一桁、 すなわち、 1Z10〜2Z10に低減された。この結果、本実施例の InSb薄膜を用いホ ール素子を製作した結果は、定電流駆動のホール電圧 (磁界の検出信号)の温度依 存性が一桁、すなわち、 1Z10〜2Z10に低減された。入力抵抗値の温度依存性も 1Z10〜2Z10に低減された。このようなホール素子の温度依存性の低減は、実用 上は極めて重要で、 InSb層の薄膜化とともにホール素子の実用的な性能や機能を 格段に向上させた。
[0349] 得られた素子の特性を列記すると、入力抵抗値が 170 Ω、定電圧 IVで駆動したと きのホール電圧が 50mTで 90mVであった。すなわち、磁界での感度は、 90mV/ V· 50mTの極めて高い感度を示した。
[0350] (実施例 24)
実施例 1の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置であ る分子線ェピタキ一装置を用い、残留不純物ガス、例えば、 H、 CO, CO、 He、 N
2 2 2
、 O、等、(薄膜を形成する元素の蒸気である、例えば、 As、 As , Sb、 Sb等を除
2 4 2 2 4 いた)の積算した蒸気圧が基板加熱時において 1 X 10_8Torr以下に保持し、厚さ 0 . 35mmで直径 2インチの絶縁性の GaAs基板の(100)面上に As若しくは Asを含
4 2 む As蒸気を照射 (すなわち、 GaAs基板表面を構成して ヽる成分元素離脱防止工程 )しながら 620°Cに加熱した後、 420°Cに降温し、ついで 420 ± 2°Cに設定保持した
[0351] 次に、 Al, In及び Sbを予め定められた蒸気圧比で (ビームモニタで測定されたビー ム強度比で)同時に入射して、 1 μ mZ時の成長速度で GaAs (100)面上に、 In90 %と A110%の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶の
Al In Sb混晶薄膜 (InSbとの格子定数の差は 0. 5%)を 0. 成長させた。
0. 1 0. 9
次いで、 Inと Sbを同時に Inと Sbが夫々チャージされた蒸発源より蒸発させ、更に、ド ナー不純物として Snを入れた蒸発源より Snを蒸発させ、 GaAs (lOO)面上に形成さ れた Al In Sb層の上に、厚さ 0. 3 mの Snをドープしたシート電子濃度が 2. 4
0. 1 0. 9
X 1012Zcm2シート抵抗 77 Ω Ζ口電子移動度 35, 000cm2ZVsの単結晶の InSb 薄膜を製作した。 Snドーピングにより若干のシート抵抗値の低下や不純物散乱によ る若干の電子移動度低下が見られるが良い特性である。こうして本発明の薄膜積層 体を製作した。
[0352] 本実施例の InSb薄膜積層体はその膜厚が薄ぐ電子移動度も大きぐかつ、シート 抵抗値が大きいので、無磁界のとき高抵抗値で、かつ、高抵抗変化率の磁気抵抗素 子の製作に適する。更に、この本実施例の InSb薄膜はドナー不純物の Snのドープ により InSb層の電子がアンドープの場合に比べて増加しており、その効果により、ホ ール係数やシート抵抗値の室温周辺(一 40〜150°Cの範囲)での温度依存性 (温度 係数)がアンドープの InSb薄膜と比較して凡そ一桁、すなわち、 1Z10〜2Z10に 低減された。そこで、本実施例の InSb薄膜を使い、磁気抵抗素子を製作してその特 性を調べた。
[0353] 製作した 2端子磁気抵抗素子は、多数のショートバーを有する構造で、図 2に示し てある。端子電極部を除いて InSbの薄膜からなる磁気抵抗素子部の長さが 1450 m、 InSb薄膜の幅が 120 μ m、幅 120 μ mの InSb磁気抵抗素子部を跨いで形成さ れた CuZNiZAuZNiの 4層力もなるショートバー電極は長さ 120 μ mでその幅は 9 mであり、等間隔で InSb薄膜に直接接触して形成した。ショートバー電極及び端 子電極を形成するに当たって、電極の下部に対応する InSb表面部分に n +層を形 成する目的で、端子電極及びショートバー電極下部の InSb層表面には、予めフォト レジストをマスクにしたリフトオフ法で Snを 2nm蒸着し、次!、で Snの InSb層の表面へ の拡散をするため 300°Cで 5分間加熱した。こうして製作した磁気抵抗素子の電極間 の抵抗値は磁界の印加がな 、場合は 650 Ωであった。
[0354] 磁気抵抗素子を磁気センサとして使うときに加えられる磁束密度領域、すなわち、 磁気抵抗変化が磁束密度に直線的に変化する磁束密度の領域でもあり、かつ、高
感度で微弱な磁界変化を検出するためのバイアス磁束密度の領域でもある 0. 45T の磁束密度のときの絶対的な抵抗変化率は 210%であり、極めて大きな磁気抵抗変 化示した。この厚さの InSb薄膜では、これまで実現できな力つた極めて高抵抗変化 率の磁気抵抗素子であり、極めて高感度の磁気抵抗素子による磁気センサが製作 できた。また、 Snドープの効果で本例の磁気抵抗素子の入力抵抗値の温度依存性 は、凡そ 0. 2%Z°Cで極めて少な力つた。このような InSb薄膜の磁気抵抗素子の抵 抗変化の向上と高入力抵抗値、かつ、入力抵抗の少ない温度依存性は、実用上は 極めて重要であり、 InSb薄膜の磁気抵抗素子の実用的な性能や機能を格段に向上 させた。