WO2007072700A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2007072700A1
WO2007072700A1 PCT/JP2006/324683 JP2006324683W WO2007072700A1 WO 2007072700 A1 WO2007072700 A1 WO 2007072700A1 JP 2006324683 W JP2006324683 W JP 2006324683W WO 2007072700 A1 WO2007072700 A1 WO 2007072700A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal plate
back metal
semiconductor module
bonding
area
Prior art date
Application number
PCT/JP2006/324683
Other languages
English (en)
French (fr)
Inventor
Yuichi Furukawa
Shinobu Yamauchi
Nobuhiro Wakabayashi
Shintaro Nakagawa
Keiji Toh
Eiji Kono
Kota Otoshi
Katsufumi Tanaka
Original Assignee
Showa Denko K.K.
Kabushiki Kaisha Toyota Jidoshokki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko K.K., Kabushiki Kaisha Toyota Jidoshokki filed Critical Showa Denko K.K.
Priority to EP06834438A priority Critical patent/EP1970955B1/en
Priority to CN2006800479077A priority patent/CN101341592B/zh
Priority to US12/086,715 priority patent/US7923833B2/en
Publication of WO2007072700A1 publication Critical patent/WO2007072700A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Definitions

  • the present invention relates to a semiconductor module including a ceramic substrate, a front metal plate and a back metal plate bonded to both the front and back surfaces of the substrate, and a heat dissipation device bonded to the back metal plate.
  • a ceramic substrate such as aluminum nitride, that is, an insulating substrate, a front metal plate and a back metal plate made of pure aluminum bonded to both front and back surfaces of the substrate, and a semiconductor element bonded to the front metal plate And a heat sink as a heat dissipating device for dissipating heat generated by the semiconductor element connected to the back metal plate is known.
  • Semiconductor modules are required to maintain the heat dissipation performance of the heat dissipation device over a long period of time.
  • Patent Document 1 In order to solve such a problem, a semiconductor module described in Patent Document 1 has been proposed.
  • a step with a predetermined depth is formed on the back metal plate.
  • a thermal stress relaxation portion formed by a groove or a recess is provided to relax the thermal stress.
  • This thermal stress relaxation part is installed so that the volume ratio of the back metal plate to the front metal plate is 0.6 or less.
  • the semiconductor module configured as described above transfers heat generated by a semiconductor element in order from a front metal plate to which the semiconductor element is bonded to a ceramic substrate and a back metal plate, and then through a heat dissipation device. It is designed to dissipate heat. For this reason, it is preferable that the bonding area between the back metal plate and the heat dissipation device be as wide as possible in order to improve the heat dissipation performance.
  • thermal stress is generated between the back metal plate and the heat dissipation device.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-17627
  • An object of the present invention is to provide a semiconductor module capable of obtaining excellent heat dissipation performance while preventing warpage and cracks due to thermal stress.
  • the module of the present invention includes a ceramic substrate having a surface on which a semiconductor element is mounted and a back surface opposite to the front surface, a front metal plate bonded to the front surface, a back metal plate bonded to the back surface, and a back surface.
  • the ceramic substrate contains aluminum nitride, while the front metal plate and the back metal plate contain aluminum.
  • the back metal plate has a bonding surface facing the heat dissipation device, and the bonding surface includes a bonding region and a non-bonding region, and the area of the bonding region is in a range of 65% to 85% with respect to the entire area of the bonding surface. It is.
  • FIG. 1 is a plan view of a semiconductor module.
  • FIG. 2 is a sectional view taken along line 2-2 in FIG.
  • FIG. 3 (a) is a plan view showing one embodiment of a back metal plate, and (b) is a cross-sectional view taken along line 3b-3b of (a).
  • FIG. 4 is a graph showing the relationship between thermal resistance and bonding rate.
  • FIG. 5 (a) to (c) are plan views showing other forms of the back metal plate.
  • FIG. 6 (a) and (b) are plan views showing other forms of the back metal plate.
  • FIG. 7 (a) and (b) are plan views showing other forms of the back metal plate.
  • FIG. 8 is a plan view showing another form of the back metal plate.
  • FIG. 9 (a) and (b) are cross-sectional views showing recesses and grooves having a deepest fillet shape.
  • the semiconductor module 10 includes a circuit board 11, a semiconductor element 12 joined to the circuit board 11, and a heat sink 13 as a heat dissipation device.
  • the circuit board 11 includes a ceramic substrate (insulating substrate) 14, and a front metal plate 15 and a back metal plate 16 bonded to both the front and back surfaces of the substrate 14.
  • the upper side that is, the surface side of the ceramic substrate 14 is a surface on which a semiconductor element is mounted, and a surface metal plate 15 functioning as a wiring layer is bonded to this surface.
  • the semiconductor element 12 is bonded to the surface metal plate 15 via the bonding layer H.
  • the bonding layer H is a solder layer in this embodiment.
  • the semiconductor element 12 is composed of an IGBT (Insulated Gate Bipolar Transistor) or a diode, and a plurality (four in this embodiment) of semiconductor elements 12 are joined to the circuit board 11 (surface metal plate 15).
  • a back metal plate 16 is bonded to the lower side of the ceramic substrate 14, that is, the back side.
  • a heat sink 13 is bonded to the back metal plate 16.
  • the back metal plate 16 functions as a bonding layer for bonding (metal bonding) the ceramic substrate 14 and the heat sink 13 and is brazed directly to the heat sink 13.
  • the ceramic substrate 14 also has an aluminum nitride force, and is formed in a square flat plate shape in plan view as shown in FIG.
  • the size of the ceramic substrate 14 is a 30 mm ⁇ 30 mm square.
  • the thickness (plate thickness) of the ceramic substrate 14 is 0.635 mm.
  • the front metal plate 15 is made of pure aluminum (for example, 1000 series aluminum which is industrial pure aluminum). As shown in Fig. 1, the front metal plate 15 is a combination of two L-shaped metal plates in a plan view so as to form a substantially square shape, and the arrangement range for the ceramic substrate 14 is 27mm x 27mm. is there. Further, the thickness (plate thickness) of the front metal plate 15 is 0.6 mm.
  • the back metal plate 16 is made of pure aluminum (for example, 1000 series aluminum which is industrial pure aluminum).
  • the back metal plate 16 is formed in a square flat plate shape in plan view as shown in FIG. 3 (a), and is a square having a range of 27 mm ⁇ 27 mm arranged with respect to the ceramic substrate 14.
  • the back metal plate 16 has the front metal plate 15 of the ceramic substrate 14
  • the ceramic substrate 14 is disposed on the opposite surface of the ceramic substrate 14 in the thickness direction. Further, the thickness (plate thickness) of the back metal plate 16 is 1.1 mm.
  • FIG. 3 (a) is a plan view when the back metal plate 16 is viewed from the side of the joint surface 16b, and the heat sink 13 is indicated by a two-dot chain line.
  • the back metal plate 16 is formed with a plurality of concave portions 18 (36 in the present embodiment) that are circular in plan view.
  • each recess 18 is a non-through hole and extends in the thickness direction of the back metal plate 16.
  • each recess 18 has an etching force on the opposite surface of the back metal plate 16 to the bonding surface 16a bonded to the ceramic substrate 14, that is, the bonding surface 16b bonded to the heat sink 13. It is formed by applying.
  • a wiring pattern is applied to the surface metal plate 15 by an etching cache, and each recess 18 is formed along with the formation of the wiring pattern.
  • the circuit board 11 is bonded to the heat sink 13 after performing a predetermined etching process on the front metal plate 15 and the back metal plate 16 respectively.
  • Each recess 18 is formed with a depth of 0.5 mm along the thickness direction of the back metal plate 16. As a result, the thickness of the remaining back metal plate 16 excluding the portion of each recess 18 is 0.6 mm (l. 1 mm—0.5 mm) by forming the recess 18 with a depth of 0.5 mm. It becomes.
  • each recess 18 On the joint surface 16b of the back metal plate 16 provided with each of such recesses 18, the cavity portion (opening portion of the recess 18) formed by each recess 18 is not joined to the non-joint region (heat sink 13). On the other hand, a flat portion excluding each recess 18 becomes a joining region (a region actually joined to the heat sink 13).
  • each recess 18 is arranged such that when the back metal plate 16 is equally divided into a plurality of regions in the plane area, the areas of the joining regions in the divided regions are equal to each other.
  • FIG. 3 (a) a state in which the back metal plate 16 is divided into four equal parts by a center line connecting the centers of opposing sides is indicated by a broken line, and symbols a, b, c, and d indicate divided areas.
  • the area of the junction region in the divided region is equal to each other is not intended to be symmetric, and the calculated value is calculated when the area of the junction region in the divided region related to the size and arrangement of the recesses 18 is calculated. Indicates that they are equal to each other.
  • the number of divisions is not limited to four divisions, and may be two divisions or three divisions.
  • the division direction is not limited to the vertical and horizontal directions, and may be along a diagonal line.
  • the areas of the junction regions of the divided regions ad are equal to each other, and the recesses 18 are line symmetric with respect to the center line connecting the centers of the opposite sides of the back metal plate 16. It is formed as follows.
  • the semiconductor module 10 configured as described above is applied to a vehicle such as a hybrid car having an electric motor as a part of a drive source, for example, so that the electric power supplied to the electric motor according to the driving situation of the vehicle. To control. Then, the heat generated from the semiconductor element 12 is transmitted to the heat sink 13 through the circuit board 11 and is radiated to the cooling fluid flowing in the heat sink 13.
  • each recess 18 formed in the back metal plate 16 The non-bonded region formed from the above disperses and relaxes the thermal stress in the bonded region.
  • the non-joined region composed of the recesses 18 functions as a thermal stress relaxation portion that relaxes the thermal stress in the joined region.
  • generation of cracks and warpage is prevented, and heat dissipation performance is maintained for a long period of time.
  • FIG. 4 shows the relationship between the thermal resistance value (° CZW) and the bonding rate (%) when the recess 18 (non-bonded region) is formed in the back metal plate 16. This relationship is determined based on the test results.
  • the thermal resistance value and the bonding rate are increased when the bonding rate is lowered, and the heat resistance value is increased and the heat transfer characteristic is lowered. It has a relationship to improve thermal characteristics.
  • the semiconductor module 10 it is necessary to improve the heat dissipation performance, but on the other hand, it is also necessary to reduce the thermal stress.
  • the thermal resistance value is as shown in FIG. As a result, the heat dissipation performance decreases.
  • the bonding rate was changed and tested, and the point of the improvement in heat dissipation performance and thermal stress relaxation.
  • the range of the bonding rate that gives the best results is shown in Fig. 4. Thus, it was derived to be in the range of 65% to 85%.
  • the lower limit value of the bonding rate was set at 65%, which is the boundary at which no significant variation in the thermal resistance value was observed. In the range where the bonding rate is less than 65%, the thermal resistance value may fluctuate greatly and affect the heat dissipation performance.
  • the upper limit of the bonding rate was set at 85%, which is a boundary at which thermal stress is relaxed when cracking and warping are prevented when thermal expansion and contraction are repeated.
  • 36 recesses 18 having a diameter of 3 mm may be formed on the joining surface 16b of the back metal plate 16 of 27 mm ⁇ 27 mm.
  • the best results can be obtained when the lower limit of the range of the joining rate is 65%.
  • the thermal conductivity of aluminum nitride (170 W / mk) composing the ceramic substrate 14 and the thermal conductivity of pure aluminum composing the back metal plate 16 (220 WZm'k) 75% to The 85% junction rate range reduces the effect of thermal resistance. More preferred. That is, the heat generated from the semiconductor element 12 is transmitted to the ceramic substrate 14 through the front metal plate 15, and the thermal conductivity of aluminum nitride is smaller than that of pure aluminum. It is difficult to transmit heat. As described above, forming the recess 18 (non-bonded region) in the back metal plate 16 leads to difficulty in transferring heat.
  • the degree of heat transfer between the back metal plate 16 and the ceramic substrate 14 is set to the same level, the state of heat transfer from the back metal plate 16 to the heat sink 13 will not be further reduced.
  • FIGS. 5A to 5C show another form of the recess 18 formed in the back metal plate 16.
  • the recess 18 has a size (opening area) or a size if the joining ratio between the heat sink 13 and the back metal plate 16 is in the range of 65% to 85% (preferably in the range of 75% to 85%).
  • the arrangement can be changed.
  • 5 (a) to 5 (c) show an example in which the size and number are the same as those of the recess 18 of the embodiment of FIG. 3, and the arrangement is changed.
  • FIG. 5 (a) shows an example in which 36 concave portions 18 are arranged in a matrix of 6 rows ⁇ 6 columns on the joint surface 16 b of the back metal plate 16. In this case, the recess 18 is arranged over the entire surface of the joint surface 16b.
  • FIG. 5B shows an example in which 36 concave portions 18 are concentrically arranged on the joint surface 16b of the back metal plate 16 with the center of the back metal plate 16 being the center of the circle.
  • FIG. 5 (c) shows an example in which 36 concave portions 18 are staggered on the joint surface 16 b of the back metal plate 16. Similar to the recesses 18 in the embodiment of FIG. 3, these recesses 18 are arranged so that when the back metal plate 16 is equally divided into a plurality of regions in the plane area, the areas of the junction regions in the divided regions are equal to each other. Has been.
  • the back metal plate 16 is provided with a non-joining region composed of the recesses 18. For this reason, even when thermal stress is generated due to differences in the linear thermal expansion coefficients of the ceramic substrate 14, the back metal plate 16, and the heat sink 13, the thermal stress is dispersed by the non-bonded region, and as a result, the thermal stress is reduced. Alleviated. For this reason, generation
  • the recess 18 is provided directly on the back metal plate 16, a metal plate or cushioning material provided with the recess 18 separately from the back metal plate 16 functioning as a bonding layer is used for the ceramic substrate 14 and the heat sink 13. It is possible to avoid an increase in the number of parts of the semiconductor module 10 that need not be interposed between the two. Therefore, an increase in manufacturing cost of the semiconductor module 10 can be suppressed.
  • the back metal plate 16 is formed with a recess 18 so that the area of the joining region of the back metal plate 16 is in the range of 65% to 85% with respect to the entire area of the joining surface 16b. . For this reason, the balance between the relaxation of the thermal stress and the heat radiation performance is suitable, and an excellent heat radiation performance can be obtained while the thermal stress is suitably relaxed.
  • the recess 18 is formed so that the area of the joining region of the back metal plate 16 is in the range of 75% to 85% (84.5% in the embodiment) with respect to the entire area of the joining surface 16b. ing.
  • the area of the joining region is set in consideration of the thermal conductivity of aluminum nitride, which is the material of the ceramic substrate 14, and pure aluminum, which is the material of the back metal plate 16. Therefore, the thermal resistance can be further reduced and the heat dissipation performance can be improved.
  • the diameter of the recess 18 is set to be twice or less the distance from the semiconductor element 12 to the recess 18. That is, the diameter of the recess 18 is set in consideration of the heat transfer state of the heat generated from the semiconductor element 12. Therefore, heat dissipation performance can be improved.
  • the recess 18 is a circular hole. For this reason, it is possible to suppress an increase in manufacturing cost of the semiconductor module 10 in which an etching pattern can be easily formed when the recess 18 is formed in the back metal plate 16 by an etching cage.
  • the recess 18 is provided so that the area of the bonding area is equal in any divided area. For this reason, the recessed part 18 can be formed over the whole back metal plate 16, and a thermal stress can be relieve
  • the non-joining region may be formed by a groove portion 19 including a plurality of grooves.
  • the groove portion 19 in FIG. 6A includes a lattice-like groove (having a bottom surface) that extends linearly in the vertical and horizontal directions of the back metal plate 16.
  • the groove portion 19 in FIG. 6B includes a lattice-like groove extending linearly in the oblique direction of the back metal plate 16.
  • the width of the groove 19 is the same as that of the embodiment of FIGS. It is preferable that the distance from the heat generating surface of the body element 12 to the groove 19 is not more than twice.
  • the groove portion 19 is formed by an etching cache. Similar to the embodiment of FIGS. 3 and 5, the groove 19 is formed such that when the back metal plate 16 is equally divided into a plurality of regions in the plane area, the areas of the junction regions in these divided regions are equal to each other. Speak.
  • the non-joining region may be formed by a groove portion 20 including a plurality of grooves.
  • the groove 20 in FIG. 7A includes a groove (having a bottom surface) extending in a wavy line in the lateral direction of the back metal plate 16.
  • the groove portion 20 in FIG. 7B includes a groove extending in a wavy line in the longitudinal direction of the back metal plate 16.
  • the width of each groove constituting the groove 20 is preferably less than or equal to twice the distance until the heat generation surface force of the semiconductor element 12 reaches the groove 20 as in the embodiment of FIGS.
  • the groove 20 is formed by etching. Similar to the embodiment of FIGS. 3 and 5, the groove 20 is formed such that when the back metal plate 16 is equally divided into a plurality of regions in the planar area, the areas of the junction regions in the divided areas are equal to each other. RU
  • the non-joining region may be formed by a groove portion 21 including a plurality of grooves.
  • each groove constituting the groove portion 21 is preferably less than or equal to twice the distance until the heat generation surface force of the semiconductor element 12 reaches the groove portion 21 as in the embodiment of FIGS. Further, the groove portion 21 is formed by etching. 3 and 5, when the back metal plate 16 is equally divided into a plurality of regions in the plane area, the groove portions 21 are formed so that the areas of the joining regions in the divided regions are equal to each other. Formed.
  • the size (diameter or width) of the recess 18 and the grooves 19 to 21 may be changed. Further, the number of the concave portions 18 and the number of the groove portions 19 to 21 may be changed. In these changes, the joining rate of the back metal plate 16 is set in the range of 65% to 85% (preferably 75% to 85%).
  • the recesses 18 shown in FIGS. 3 and 5 may be through holes that penetrate the back metal plate 16.
  • the groove portions 19 to 21 shown in FIGS. 6 to 8 may be through grooves that penetrate the back metal plate 16.
  • a connecting portion is formed on the periphery of the back metal plate 16 so that the back metal plate 16 is not separated.
  • the recess 18 is a through-hole or when the grooves 19 to 21 are through-grooves, as shown in FIG. 9 (a)
  • the back metal plate 16 on the joining surface 16a side is provided.
  • the deepest portion 22 from the joint surface 16b is preferably formed in a fillet shape. This portion serves as an opening portion on the side of the joining surface 16a of the back metal plate 16.
  • the deepest portion 22 of the concave portion 18 and the groove portions 19 to 21 may be fillet-shaped as shown in FIG. 9 (b). In this case, the occurrence of cracks can be prevented as compared with the case where the concave portion 18 and the deepest portion 22 of the groove portions 19 to 21 are formed in a square shape.
  • the recess 18 shown in FIGS. 3 and 5 may be changed to a V, such as a triangle, a hexagon, a rhombus, or a star, instead of a circle.
  • the diameters and groove widths of the recesses 18 and the groove portions 19 to 21 may be non-uniform.
  • a recess 18 having a diameter of 2 mm and a recess 18 having a diameter of 3 mm may be mixed.
  • the arrangement of the concave portions 18 and the groove portions 19 to 21 shown in FIGS. 3 and 6 to 8 may be changed.
  • the recess 18 may be disposed around the semiconductor element 12 and not disposed immediately below the semiconductor element 12.
  • the back surface of the back metal plate 16 corresponding to the position immediately below the semiconductor element 12 becomes a joint surface to the partial heat sink 13, so that the heat of the semiconductor element 12 can be efficiently dissipated.
  • the thickness of the ceramic substrate 14, the front metal plate 15, and the back metal plate 16 constituting the circuit board 11 may be changed. For example, if the thickness of the ceramic substrate 14 is 0. lmn! ⁇ 1. 1mm may be changed. Note that if the thickness of the ceramic substrate 14 is set to be equal to or greater than the thicknesses of the front metal plate 15 and the back metal plate 16, peeling due to thermal cycling is unlikely to occur. In the above-described embodiment, the 1.1 mm back metal plate 16 is used for the ceramic substrate 14 having a thickness of 0.635 mm.
  • each recess 18 is formed in the back metal plate 16 to a depth of 0.5 mm, the remaining thickness excluding the recess 18 is 0.6 mm (l.lmm—O.5 mm). This is smaller than the thickness of the ceramic substrate 14. Further, the front metal plate 15 and the back metal plate 16 may be changed within a range of 0.1 mm to 11 mm. In addition, the thickness of the front metal plate 15 increases the amount of electricity when the plate thickness is thick, and the preferred plate thickness is 0.6mn! ⁇ 1. Set to 1mm It is more preferable. The front metal plate 15 and the back metal plate 16 arranged with the ceramic substrate 14 interposed therebetween are preferably set to the same thickness in consideration of the influence of warp caused by heat.
  • the thickness of the front metal plate 15 is 0.6mn! ⁇ 1.
  • set the back metal plate 16 to 0.6mn! ⁇ 1. It is more preferable to set to 1 mm.
  • the thickness of the front metal plate 15 and the thickness of the back metal plate 16 are different, but the thickness of the front metal plate 15 and the thickness of the back metal plate 16 may be set to be the same.
  • the back metal plate 16 may have a two-layer structure. More specifically, the back metal plate 16 is a metal plate that is bonded to the ceramic substrate 14 and a metal plate (for example, punching metal) that is bonded between the metal plate and the heat sink 13. ).
  • the front metal plate 15 and the back metal plate 16 may be an aluminum alloy other than pure aluminum.
  • Si 0.2 to 0.8% by mass
  • Mg 0.3 to 1% by mass
  • Fe 0.5% by mass or less
  • Cu 0.5% by mass or less
  • Ti 0.3% by mass.
  • 1% by mass or less or B 0. 1% by mass or less
  • A1—Mg—Si alloy that contains at least one kind and the balance A1 and unavoidable impurity power can be used. If possible, 3000 series aluminum alloy may be used.
  • the front metal plate and the back metal plate are directly bonded to the ceramic substrate, and may be omitted!

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半導体モジュール 技術分野
[0001] 本発明は、セラミックス基板と、該基板の表裏両面にそれぞれ接合された表金属板 及び裏金属板と、裏金属板に接合された放熱装置とを備えた半導体モジュールに関 する。
背景技術
[0002] 一般に、窒化アルミニウムなどのセラミックス基板すなわち絶縁基板と、該基板の表 裏両面にそれぞれ接合された純アルミニウムなどよりなる表金属板及び裏金属板と、 表金属板に接合された半導体素子と、裏金属板に接続された、半導体素子の発する 熱を放熱するための放熱装置としてのヒートシンクとを備えた半導体モジュールが知 られている。半導体モジュールでは、放熱装置の放熱性能が長期間にわたって維持 されることが要求されている。しかし、従来の構成では、使用条件によってはセラミック ス基板、金属板、及び放熱装置の線熱膨張係数の相違に起因して発生する熱応力 によって接合部にクラックや反りが生じ、放熱性能が低下する虞がある。
[0003] このような問題を解決するために、特許文献 1に記載の半導体モジュールが提案さ れている。特許文献 1に記載の半導体モジュールでは、裏金属板に所定深さの段差
、溝、或いは凹陥部で形成した熱応力緩和部が設けられ、熱応力を緩和している。こ の熱応力緩和部は、表金属板に対する裏金属板の体積比が 0. 6以下となるように設 けられている。
[0004] ところで、前述のように構成した半導体モジュールは、半導体素子の発する熱を、 当該半導体素子が接合される表金属板からセラミックス基板及び裏金属板に順に伝 熱させ、放熱装置を介して放熱させるようになつている。このため、裏金属板と放熱装 置との接合面積は、放熱性能を向上させるために出来る限り広い方が好ましい。しか しながら、前述のように裏金属板と放熱装置との間には、熱応力が発生する。熱応力 を緩和するためには、特許文献 1のように裏金属板に熱応力緩和部を形成すること が好ましいが、当該熱応力緩和部を形成する分だけ接合面積は狭くなる。すなわち 、半導体モジュールでは、裏金属板と放熱装置との接合面積を削減してでも熱応力 緩和部を形成することが好まし 、が、その一方で接合面積を狭くし過ぎると伝熱部位 の減少によって放熱効率が低下する。そのため、熱応力の緩和と放熱性能の向上と の双方のバランスを考える必要がある。
特許文献 1 :特開 2003— 17627号公報
発明の開示
[0005] 本発明の目的は、熱応力による反りやクラックの発生を防止しつつ、優れた放熱性 能を得ることができる半導体モジュールを提供することにある。
本発明のモジュールは、半導体素子が搭載される表面、及びその表面とは反対側 の裏面を有するセラミックス基板と、表面に接合された表金属板と、裏面に接合され た裏金属板と、裏金属板に接合された放熱装置と、を備える。セラミックス基板は窒 化アルミニウムを含む一方で、表金属板及び裏金属板はアルミニウムを含む。裏金 属板は放熱装置に対面する接合面を有し、その接合面は接合領域及び非接合領域 を含み、接合領域の面積は、接合面の全体の面積に対して 65%〜85%の範囲であ る。
図面の簡単な説明
[0006] [図 1]半導体モジュールの平面図。
[図 2]図 1の 2— 2線における断面図。
[図 3] (a)は裏金属板の一態様を示す平面図、（b)は (a)の 3b— 3b線における断面 図。
[図 4]熱抵抗と接合率との関係を示すグラフ。
[図 5] (a)〜 (c)は裏金属板の別形態を示す平面図。
[図 6] (a) , (b)は裏金属板の別形態を示す平面図。
[図 7] (a) , (b)は裏金属板の別形態を示す平面図。
[図 8]裏金属板の別形態を示す平面図。
[図 9] (a) , (b)は最深部をフィレット形状とした凹部や溝部を示す断面図。
発明を実施するための最良の形態
[0007] 以下、本発明を具体ィ匕した一実施形態を図 1〜図 5にしたがって説明する。 図 1及び図 2に示すように、半導体モジュール 10は、回路基板 11と、当該回路基 板 11に接合される半導体素子 12と、放熱装置としてのヒートシンク 13とを備えている 。回路基板 11は、セラミックス基板 (絶縁基板） 14と、該基板 14の表裏両面にそれぞ れ接合された表金属板 15及び裏金属板 16とを備えている。また、図 2において、セ ラミックス基板 14の上側すなわち表面側は、半導体素子が搭載される表面であり、こ の表面には配線層として機能する表金属板 15が接合されている。そして、半導体素 子 12は、接合層 Hを介して表金属板 15に接合されている。接合層 Hは本実施形態 では半田層である。半導体素子 12は、 IGBT (Insulated Gate Bipolar Transistor )や ダイオードからなり、回路基板 11 (表金属板 15)には複数 (本実施形態では 4つ）の 半導体素子 12が接合されている。また、図 2において、セラミックス基板 14の下側す なわち裏面側には、裏金属板 16が接合されている。そして、裏金属板 16にはヒート シンク 13が接合されている。裏金属板 16は、セラミックス基板 14とヒートシンク 13とを 接合 (金属接合)する接合層として機能し、ヒートシンク 13に対して直接ロウ付けされ ている。
[0008] 次に、本実施形態の回路基板 11について詳しく説明する。
セラミックス基板 14は、窒化アルミニウム力もなり、図 1に示すように平面視で正方 形の平板状に形成されている。そして、セラミックス基板 14のサイズは、 30mm X 30 mmの正方形である。また、セラミックス基板 14の厚み（板厚）は、 0. 635mmである
[0009] 表金属板 15は、純アルミニウム（例えば、工業用純アルミニウムである 1000系アル ミニゥム）からなる。表金属板 15は、図 1に示すように平面視 L型の金属板 2枚を略正 方形になるように組み合わせ配置されており、セラミックス基板 14に対して配置される 範囲が 27mm X 27mmである。また、表金属板 15の厚み（板厚）は、 0. 6mmである
[0010] 裏金属板 16は、純アルミニウム（例えば、工業用純アルミニウムである 1000系アル ミニゥム）からなる。裏金属板 16は、図 3 (a)に示すように平面視で正方形の平板状に 形成されており、セラミックス基板 14に対して配置される範囲が 27mm X 27mmの正 方形である。裏金属板 16は、図 2に示すように、セラミックス基板 14の表金属板 15が 配置される面の反対面に、セラミックス基板 14の厚み方向に重なって配置されて 、る 。また、裏金属板 16の厚み (板厚）は、 1. 1mmである。図 3 (a)は、裏金属板 16を接 合面 16b側から見た場合の平面図であり、ヒートシンク 13を二点鎖線で示している。
[0011] 以下、本実施形態の裏金属板 16の構成を図 3にしたがってさらに詳しく説明する。
図 3 (a)に示すように、裏金属板 16には、平面視で円形をなす複数個 (本実施形態 では 36個）の孔としての凹部 18が形成されている。図 3bに示すように、各凹部 18は 、非貫通孔であり、裏金属板 16の厚み方向に延びている。また、各凹部 18は、裏金 属板 16の両面のうち、セラミックス基板 14に接合される接合面 16aとは反対面、すな わち、ヒートシンク 13に接合される接合面 16bにエッチング力卩ェを施すことにより形成 されている。なお、表金属板 15には配線パターンがエッチングカ卩ェにより施されるよ うになつており、当該配線パターンの形成とともに各凹部 18も形成される。そして、回 路基板 11は、表金属板 15と裏金属板 16にそれぞれ所定のエッチング加工を施した 後、ヒートシンク 13に接合される。
[0012] 各凹部 18は、裏金属板 16の接合面 16bに直径 2mmの円形をなすように開口され ている。すなわち、各凹部 18における接合面 16bに対する開口面積は、 π X (2 X 0 . 5) 2 = 3. 14mm2 (小数点以下第 3位を四捨五入)となる。また、各凹部 18は、裏金 属板 16の厚み方向に沿って 0. 5mmの深さで形成されている。これにより、各凹部 1 8の部分を除く残りの裏金属板 16の厚みは、当該凹部 18が 0. 5mmの深さで形成さ れることにより、 0. 6mm (l . 1mm— 0. 5mm)となる。また、各凹部 18の直径は、半 導体素子 12の発熱面 (表金属板 15との接合面)から凹部 18に到達する迄の距離（ 本実施形態では 0. 6 + 0. 635 + 0. 6 = 1. 835mm)の 2倍以下の数値とされる。つ まり、各凹部 18の直径の値は、半導体素子 12 (発熱体）と凹部 18との間の伝熱状態 を加味して設定される。
[0013] このような各凹部 18を備えた裏金属板 16の接合面 16bでは、各凹部 18によって形 成される空洞部分 (凹部 18の開口部分)が非接合領域 (ヒートシンク 13に接合されな い領域)となる一方で、各凹部 18を除く平坦部分が接合領域 (ヒートシンク 13に実際 に接合される領域）となる。そして、接合面 16bの全体の面積は、 27mm X 27mm= 729mm2であり、当該全体の面積のうち、接合領域の面積 (接合面積）が 616. Om m2である。接合領域の面積（616. Omm2 )は、全体の面積の 729mm2から各凹部 1 8の開口面積の合算値（36 (個） X 3. 14 (mm2 ) = 113. Omm2 (小数点以下第 2位 を四捨五入)）を減算することによって算出される。そして、接合領域の面積は、接合 面 16bの全体の面積に対して 84. 5% (小数点以下第 2位を四捨五入)の割合 (接合 率）となる。
[0014] また、各凹部 18は、図 3 (a)に示すように、裏金属板 16の周縁部位を中心に配列さ れている。また、各凹部 18は、裏金属板 16を平面域において複数領域に等分割し たとき、それら分割領域における接合領域の面積が互いに等しくなるように配置され ている。図 3 (a)では、裏金属板 16を対向する辺の中心を結ぶ中心線によって 4等分 した状態を破線で示しており、符号 a, b, c, dは分割領域を示している。「分割領域 における接合領域の面積が互いに等しい」とは、対称を意図しておらず、凹部 18の 大きさや配置に関係なぐ分割領域の接合領域の面積をそれぞれ算出した場合に当 該算出値が互いに等しくなつていることを示す。なお、分割数は 4分割に限らず 2分 割や 3分割でも良ぐまた分割方向は縦横方向に限らず対角線に沿う方向でも良い。 図 3 (a)では、分割領域 a— dの接合領域の面積は互いに等しぐかつ、各凹部 18が 、裏金属板 16の対向する辺の中心を結ぶ中心線を境界として線対称となるように形 成されている。
[0015] このように構成した半導体モジュール 10は、例えば電動モータを駆動源の一部と するハイブリッドカーなどの車両に適用されることにより、車両の運転状況に応じて電 動モータに供給する電力を制御する。そして、半導体素子 12から発せられた熱は、 回路基板 11を介してヒートシンク 13に伝えられ、当該ヒートシンク 13内を流れる冷却 流体に放熱される。
[0016] 半導体素子 12から発せられた熱がヒートシンク 13に伝わった際には、回路基板 11 及びヒートシンク 13は高温となり、熱膨張する。一方、半導体素子 12からの発熱が停 止すると、回路基板 11及びヒートシンク 13の温度は常温まで低下し、熱収縮する。そ して、熱膨張及び熱収縮の際には、各部材 (ヒートシンク 13、セラミックス基板 14、表 金属板 15、裏金属板 16)の線熱膨張係数の相違に起因し、熱応力が発生する。し かし、本実施形態の半導体モジュール 10では、裏金属板 16に形成した各凹部 18か らなる非接合領域によって接合領域の熱応力が分散され、緩和される。すなわち、各 凹部 18からなる非接合領域は、接合領域の熱応力を緩和する熱応力緩和部として 機能する。この結果、クラックや反りの発生が防止され、放熱性能が長期間にわたつ て維持される。
[0017] 図 4には、裏金属板 16に凹部 18 (非接合領域)を形成した時の熱抵抗値 (°CZW) と接合率（％)との関係を示している。この関係は、試験結果に基づき求められたもの である。
[0018] 図 4に示すように、熱抵抗値と接合率は、接合率を下げると熱抵抗値が上昇して伝 熱特性が低下し、接合率を上げると熱抵抗値が下降して伝熱特性が向上する関係を 有している。そして、半導体モジュール 10では、放熱性能を向上させる必要があるが 、その一方で、熱応力を緩和させる必要もある。放熱性能を優先させるためには、図 4に示すように接合率を 100%に近づけることが最良となる力 この場合には熱応力 を緩和することができなくなる。一方で、熱応力の緩和を優先させるためには、接合 率を下げること (すなわち、非接合領域を多くすること)が最良となるが、この場合には 図 4に示すように熱抵抗値が上昇して放熱性能が低下することになる。
[0019] そこで、これらの関係をもとに接合率を変更して試験し、放熱性能の向上と熱応力 の緩和との点力 最良の結果が得られる接合率の範囲は、図 4に示すように、 65% 〜85%の範囲であることを導き出した。接合率の下限値は、熱抵抗値に大きな変動 が見られなくなる境界である接合率 65%に定めた。接合率 65%未満の範囲では、 熱抵抗値が大きく変動して放熱性能に影響を及ぼすことが考えられる。接合率の上 限値は、熱膨張と熱収縮とを繰り返したときに熱応力が緩和され、クラックや反りの発 生が防止され得る境界である接合率 85%に定めた。なお、接合率 65%とするために は、例えば、 27mm X 27mmの裏金属板 16の接合面 16bに、直径 3mmの凹部 18 を 36個形成すれば良い。
[0020] 前述のように接合率の範囲は、下限値を 65%としたところで最良な結果を得ること ができる。しかし、セラミックス基板 14を構成する窒化アルミニウムの熱伝導度（170 W/m-k)と裏金属板 16を構成する純アルミニウムの熱伝導度（220WZm'k)とを 考慮した場合には、 75%〜85%の接合率の範囲が、熱抵抗の影響がさらに小さくな り、より好ましい。すなわち、半導体素子 12から発せられた熱は、表金属板 15を介し てセラミックス基板 14に伝わる力 純アルミニウムに比して窒化アルミニウムの熱伝導 度が小さぐセラミックス基板 14から裏金属板 16へは熱が伝わり難い。そして、前述 のように、裏金属板 16に凹部 18 (非接合領域)を形成することは、熱を伝わり難くす ることに繋がる。このため、裏金属板 16とセラミックス基板 14との熱の伝わり具合を同 程度にしておけば、裏金属板 16からヒートシンク 13への熱の伝わり具合がさらに低 下することもない。熱の伝わり具合を同程度とするために、ヒートシンク 13と裏金属板 16との接合率の下限値を 75%としておく方がより好ましい。
[0021] 図 5 (a)〜（c)は、裏金属板 16に形成する凹部 18の別形態を示している。すなわち 、凹部 18は、ヒートシンク 13と裏金属板 16との接合率を 65%〜85%の範囲 (好まし くは 75%〜85%の範囲）にすれば、その大きさ（開口面積)や配置などは変更するこ とができる。図 5 (a)〜(c)は、大きさや個数を図 3の実施形態の凹部 18と同一とし、 配置を変更した例を示して 、る。
[0022] 図 5 (a)は、裏金属板 16の接合面 16bに、 36個の凹部 18が 6行 X 6列のマトリック ス状に配置された例を示している。この場合、凹部 18は接合面 16bの全面に亘つて 配置される。図 5 (b)は、裏金属板 16の接合面 16bに、 36個の凹部 18が裏金属板 1 6の中心を円の中心とする同心円状に配置された例を示している。図 5 (c)は、裏金 属板 16の接合面 16bに、 36個の凹部 18が千鳥配置された例を示している。これら の凹部 18は、図 3の実施形態の凹部 18と同様に、裏金属板 16を平面域において複 数領域に等分割したとき、それら分割領域における接合領域の面積が互いに等しく なるように配置されている。
[0023] したがって、本実施形態によれば、以下に示す効果を得ることができる。
裏金属板 16に凹部 18からなる非接合領域を設けている。このため、セラミックス基 板 14、裏金属板 16及びヒートシンク 13の線熱膨張係数の相違に起因して熱応力が 発生した場合でも、非接合領域によって熱応力が分散され、その結果として熱応力 が緩和される。このため、クラックや反りの発生が防止され、放熱性能が維持される。
[0024] 凹部 18を裏金属板 16に直接設けているので、接合層として機能する裏金属板 1 6とは別に凹部 18を設けた金属板や緩衝材をセラミックス基板 14とヒートシンク 13と の間に介在させる必要がなぐ半導体モジュール 10の部品点数の増大を回避するこ とができる。したがって、半導体モジュール 10の製造コスト増を抑制できる。
[0025] 裏金属板 16には、当該裏金属板 16の接合領域の面積が接合面 16bの全体の面 積に対して 65%〜85%の範囲であるように凹部 18が形成されている。このため、熱 応力の緩和と放熱性能との双方のバランスが好適となり、熱応力を好適に緩和しつ つ、優れた放熱性能を得ることができる。
[0026] さらに、裏金属板 16の接合領域の面積が接合面 16bの全体の面積に対して 75% 〜85%の範囲（実施形態では 84. 5%)であるように凹部 18が形成されている。すな わち、セラミックス基板 14の材料である窒化アルミニウムと裏金属板 16の材料である 純アルミニウムの熱伝導率とを加味した上で、接合領域の面積の範囲が設定されて いる。したがって、熱抵抗をより小さくすることができ、放熱性能を向上させることがで きる。
[0027] 凹部 18の直径が、半導体素子 12から凹部 18に到達する迄の距離の 2倍以下に設 定されている。すなわち、半導体素子 12から発生される熱の伝熱状態を加味して凹 部 18の直径が設定されている。したがって、放熱性能を向上させることができる。
[0028] 凹部 18は円形の孔である。このため、エッチングカ卩ェにて裏金属板 16に凹部 18を 形成する場合のエッチングパターンが作り易ぐ半導体モジュール 10の製造コスト増 を抑制できる。
[0029] 凹部 18は、裏金属板 16を平面域で等分割した場合に、いずれの分割領域におい ても接合領域の面積が等しくなるように設けられている。このため、凹部 18を裏金属 板 16の全体に亘つて形成することができ、好適に熱応力を緩和することができる。ま た、図 3の実施形態では、特に、裏金属板 16の周縁部位に集中させて凹部 18を配 置しているので、好適に熱応力を緩和することができる。
[0030] なお、上記実施形態は以下のように変更してもよい。
図 6 (a) , (b)に示すように、非接合領域は複数本の溝を含む溝部 19で形成されて も良い。図 6 (a)の溝部 19は、裏金属板 16の縦横方向に直線的に延びる格子状の 溝 (底面を有する）を含む。図 6 (b)の溝部 19は、裏金属板 16の斜め方向に直線的 に延びる格子状の溝を含む。溝部 19の幅は、図 3及び 5の実施形態と同様に、半導 体素子 12の発熱面から溝部 19に到達する迄の距離の 2倍以下とすることが好ま ヽ 。また、溝部 19は、エッチングカ卩ェにより形成されている。溝部 19は、図 3及び図 5の 実施形態と同様に、裏金属板 16を平面域において複数領域に等分割したとき、それ ら分割領域における接合領域の面積が互いに等しくなるように形成されて ヽる。
[0031] 図 7 (a) , (b)に示すように、非接合領域は複数本の溝を含む溝部 20で形成されて も良い。図 7 (a)の溝部 20は、裏金属板 16の横方向に波線的に延びる溝 (底面を有 する）を含む。図 7 (b)の溝部 20は、裏金属板 16の縦方向に波線的に延びる溝を含 む。溝部 20を構成する各溝の幅は、図 3及び 5の実施形態と同様に、半導体素子 12 の発熱面力も溝部 20に到達する迄の距離の 2倍以下とすることが好ましい。また、溝 部 20は、エッチング加工により形成されている。溝部 20は、図 3及び図 5の実施形態 と同様に、裏金属板 16を平面域において複数領域に等分割したとき、それら分割領 域における接合領域の面積が互いに等しくなるように形成されて 、る。
[0032] 図 8に示すように、非接合領域は複数本の溝を含む溝部 21で形成されても良い。
図 8の溝部 21は、同心円となる 2本の円形の溝 (底面を有する）を含む。溝部 21を構 成する各溝の幅は、図 3及び 5の実施形態と同様に、半導体素子 12の発熱面力も溝 部 21に到達する迄の距離の 2倍以下とすることが好ましい。また、溝部 21は、エッチ ング加工により形成されている。また、溝部 21は、図 3及び図 5の実施形態と同様に、 裏金属板 16を平面域において複数領域に等分割したとき、それら分割領域におけ る接合領域の面積が互いに等しくなるように形成されて 、る。
[0033] 図 3及び図 5〜図 8において、凹部 18や溝部 19〜21の大きさ（直径または幅）は変 更しても良い。また、凹部 18の個数や溝部 19〜21の本数は変更しても良い。なお、 これらの変更に際しては、裏金属板 16の接合率が 65%〜85% (好ましくは 75%〜8 5%)の範囲となるようにする。
[0034] 図 3及び図 5に示す凹部 18は、裏金属板 16を貫通する貫通孔としても良い。また、 図 6〜図 8に示す溝部 19〜21は、裏金属板 16を貫通する貫通溝としても良い。なお 、溝部 19〜21が貫通溝である場合には、裏金属板 16の周縁に連結部を形成し、裏 金属板 16が分離しないようにする。また、凹部 18を貫通孔とする場合や溝部 19〜2 1を貫通溝とする場合には、図 9 (a)に示すように、接合面 16a側にある裏金属板 16 の接合面 16bからの最深部 22をフィレット形状に形成すると良い。この部分は、裏金 属板 16の接合面 16a側の開口部分となる。この構成によれば、セラミックス基板 14と 裏金属板 16との接合において、孔又は溝の開口部分が角状に形成されている場合 に比して裏金属板 16を剥がれ難くすることができる。したがって、放熱性能を向上さ せることができる。
[0035] 凹部 18や溝部 19〜21が非貫通である場合において、図 9 (b)に示すように、凹部 18や溝部 19〜21の最深部 22をフィレット形状にしても良い。この場合には、凹部 1 8や溝部 19〜21の最深部 22を角状に形成する場合に比して、クラックの発生を防 止できる。
[0036] 図 3及び図 5に示す凹部 18は、円形に代えて、三角形、六角形、菱形、星形などの V、かなる形状に変更しても良!、。
凹部 18や溝部 19〜21の直径や溝幅は不均一であっても良い。例えば、図 3にお いて、直径 2mmの凹部 18と直径 3mmの凹部 18とを混在させても良い。
[0037] 図 3及び図 6〜図 8に示す凹部 18や溝部 19〜21の配置は変更しても良い。例え ば、図 3において凹部 18は、半導体素子 12の周辺に配置し、半導体素子 12の直下 に配置しないようにしても良い。この場合、半導体素子 12の直下に対応する裏金属 板 16の部位力ヒートシンク 13に対する接合面となるため、半導体素子 12の熱を効率 よく放熱させることができる。
[0038] 回路基板 11を構成するセラミックス基板 14、表金属板 15や裏金属板 16の厚みを 変更しても良い。例えば、セラミックス基板 14の厚みを 0. lmn！〜 1. 1mmの範囲で 変更しても良い。なお、セラミックス基板 14の厚みを表金属板 15及び裏金属板 16の 各厚み以上に設定すると、熱サイクルによる剥がれが生じ難い。上述の実施形態で は、 0. 635mmの厚みを有するセラミックス基板 14に対して 1. 1mmの裏金属板 16 を採用している。しかし、裏金属板 16には各凹部 18が 0. 5mmの深さで形成される ことにより、当該凹部 18の部分を除く残りの厚みが 0. 6mm (l . lmm—O. 5mm)と なり、これはセラミックス基板 14の厚みよりも小さい。また、表金属板 15や裏金属板 1 6は、 0. lmm〜l . 1mmの範囲で変更しても良い。なお、表金属板 15は、板厚を厚 くした方が通電量を多くできて好ましぐその板厚は 0. 6mn！〜 1. 1mmに設定する ことがより好ましい。そして、セラミックス基板 14を挟んで配置される表金属板 15と裏 金属板 16とは、熱による反りなどの影響を考えた場合、同一の厚みに設定した方が 好ましい。したがって、表金属板 15の厚みを 0. 6mn！〜 1. 1mmに設定する場合に は、同様に裏金属板 16を 0. 6mn！〜 1. 1mmに設定する方がより好ましい。上述の 実施形態においては、表金属板 15の厚みと裏金属板 16の厚みは異なるが、表金属 板 15の厚みと裏金属板 16の厚みを同一に設定しても良い。
[0039] 裏金属板 16を 2層構造としても良い。具体的に言えば、裏金属板 16は、セラミック ス基板 14に接合される金属板と、当該金属板とヒートシンク 13との間に接合される、 凹部 18を備えた金属板 (例えば、パンチングメタル）とで構成されても良い。
[0040] 表金属板 15及び裏金属板 16は純アルミニウム以外のアルミニウム合金でも良い。
例えば、 Si: 0. 2〜0. 8質量％、 Mg : 0. 3〜1質量％、 Fe : 0. 5質量％以下、 Cu: 0 . 5質量％以下を含有し、さらに Ti: 0. 1質量％以下または B : 0. 1質量％以下の少 なくとも 1種を含有し、残部 A1及び不可避不純物力もなる A1— Mg— Si系合金を用 ヽ ても良ぐ必要な伝熱特性を確保できるならば 3000系アルミニウム合金などを用いて も良い。
[0041] 表金属板と裏金属板はセラミック基板に対して直接接合されて 、なくてもよ!、。

Claims

請求の範囲
[1] 半導体素子が搭載される表面、及びその表面とは反対側の裏面を有するセラミック ス基板と、
前記表面に接合された表金属板と、
前記裏面に接合された裏金属板と、
前記裏金属板に接合された放熱装置と、を備えた半導体モジュールにお 、て、 前記セラミックス基板は窒化アルミニウムを含む一方で、前記表金属板及び前記裏 金属板はアルミニウムを含み、
前記裏金属板は前記放熱装置に対面する接合面を有し、その接合面は接合領域 及び非接合領域を含み、前記接合領域の面積は、前記接合面の全体の面積に対し て 65%〜85%の範囲であることを特徴とする半導体モジュール。
[2] 前記接合領域の面積は、前記接合面の全体の面積に対して 75%〜85%の範囲 であることを特徴とする請求項 1に記載の半導体モジュール。
[3] 前記非接合領域は、前記接合面に孔又は溝を形成することによって設けられること を特徴とする請求項 1又は請求項 2に半導体モジュール。
[4] 前記孔の直径又は前記溝の幅は、前記半導体素子を前記表金属板に接合した状 態において、前記半導体素子から前記孔または前記溝に到達するまでの距離の 2倍 以下に設定されていることを特徴とする請求項 3に記載の半導体モジュール。
[5] 前記孔又は溝は、フィレット形状をなす前記接合面側力 の最深部を有することを 特徴とする請求項 3又は請求項 4に記載の半導体モジュール。
[6] 前記非接合領域は、前記裏金属板にエッチング加工を施すことによって形成される ことを特徴とする請求項 1〜請求項 5のうちいずれか一項に記載の半導体モジュール
[7] 前記非接合領域は、前記裏金属板を平面域で等分割した場合に、 Vヽずれの分割 領域においても前記接合領域の面積が等しくなるように形成されていることを特徴と する請求項 1〜請求項 6のうちいずれか一項に記載の半導体モジュール。
[8] 前記表金属板及び前記裏金属板は、純アルミニウム力 なることを特徴とする請求 項 1〜請求項 7のうちいずれか一項に記載の半導体モジュール。 前記セラミックス基板は 0. lmn！〜 1. 1mmの厚みを有するとともに、前記表金属板 は 0. lmm〜l . 1mmの厚みを有し、前記裏金属板は 0. lmm〜l . 1mmの厚みを 有することを特徴とする請求項 1〜請求項 8のうちいずれか一項に記載の半導体モジ
PCT/JP2006/324683 2005-12-20 2006-12-11 半導体モジュール WO2007072700A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP06834438A EP1970955B1 (en) 2005-12-20 2006-12-11 Semiconductor module
CN2006800479077A CN101341592B (zh) 2005-12-20 2006-12-11 半导体模块
US12/086,715 US7923833B2 (en) 2005-12-20 2006-12-11 Semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005366975A JP4759384B2 (ja) 2005-12-20 2005-12-20 半導体モジュール
JP2005-366975 2005-12-20

Publications (1)

Publication Number Publication Date
WO2007072700A1 true WO2007072700A1 (ja) 2007-06-28

Family

ID=38188481

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324683 WO2007072700A1 (ja) 2005-12-20 2006-12-11 半導体モジュール

Country Status (6)

Country Link
US (1) US7923833B2 (ja)
EP (1) EP1970955B1 (ja)
JP (1) JP4759384B2 (ja)
KR (1) KR100993499B1 (ja)
CN (1) CN101341592B (ja)
WO (1) WO2007072700A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120182695A1 (en) * 2008-07-04 2012-07-19 Showa Denko K.K. Semiconductor device
WO2013116999A1 (en) * 2012-02-09 2013-08-15 Nokia Siemens Networks Oy Method and apparatus for reducing the mechanical stress when mounting assemblies with thermal pads
WO2022201662A1 (ja) * 2021-03-23 2022-09-29 Ｄｏｗａメタルテック株式会社 アルミニウム－セラミックス接合基板およびその製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867793B2 (ja) * 2007-05-25 2012-02-01 株式会社豊田自動織機 半導体装置
JP5114323B2 (ja) * 2008-07-04 2013-01-09 株式会社豊田自動織機 半導体装置
EP2178117A1 (en) * 2008-10-17 2010-04-21 Abb Research Ltd. Power semiconductor module with double side cooling
JP2012528471A (ja) * 2009-05-27 2012-11-12 キュラミーク エレクトロニクス ゲーエムベーハー 冷却される電気構成ユニット
JP5671351B2 (ja) * 2011-01-12 2015-02-18 昭和電工株式会社 電子素子搭載用基板の製造方法
JP5772088B2 (ja) * 2011-03-10 2015-09-02 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP5349572B2 (ja) * 2011-04-18 2013-11-20 株式会社豊田自動織機 放熱装置及び放熱装置の製造方法
JP5856750B2 (ja) * 2011-04-19 2016-02-10 昭和電工株式会社 放熱装置
JP2013026279A (ja) * 2011-07-15 2013-02-04 Showa Denko Kk 絶縁積層材、パワーモジュール用ベースおよびパワーモジュール
JP5548722B2 (ja) * 2012-03-30 2014-07-16 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP6189015B2 (ja) * 2012-04-19 2017-08-30 昭和電工株式会社 放熱装置および放熱装置の製造方法
BR112014026062A2 (pt) * 2012-04-23 2017-06-27 Koninklijke Philips Nv módulo de eletrônica integrado
IN2015DN02361A (ja) 2012-09-21 2015-09-04 Mitsubishi Materials Corp
TWI600126B (zh) * 2012-10-16 2017-09-21 三菱綜合材料股份有限公司 附散熱座功率模組用基板，附散熱座功率模組，及附散熱座功率模組用基板之製造方法
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
WO2015141384A1 (ja) * 2014-03-20 2015-09-24 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR101720921B1 (ko) * 2014-04-25 2017-03-29 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈
JP6278516B2 (ja) * 2014-05-28 2018-02-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
JP6398405B2 (ja) * 2014-07-15 2018-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
US10522730B2 (en) * 2016-03-18 2019-12-31 Rohm Co., Ltd. LED lighting apparatus
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
US10950522B2 (en) * 2017-02-13 2021-03-16 Shindengen Electric Manufacturing Co., Ltd. Electronic device
CN110313064B (zh) 2017-03-23 2024-06-25 株式会社东芝 陶瓷金属电路基板及使用了该陶瓷金属电路基板的半导体装置
US10276472B2 (en) * 2017-04-01 2019-04-30 Ixys, Llc Heat transfer plate having small cavities for taking up a thermal transfer material
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
CN109801887B (zh) * 2019-03-19 2023-10-31 江苏唯益换热器有限公司 分形微通道换热器
CN210959284U (zh) * 2019-12-06 2020-07-07 阳光电源股份有限公司 散热器及电气设备
US11862718B2 (en) * 2020-10-12 2024-01-02 Bae Systems Information And Electronic Systems Integration Inc. III-nitride thermal management based on aluminum nitride substrates
DE102020214040A1 (de) 2020-11-09 2021-12-02 Vitesco Technologies Germany Gmbh Schaltungsträger für eine elektrische Schaltung, leistungselektrische Schaltung mit einem Schaltungsträger
TWI758095B (zh) * 2021-02-09 2022-03-11 潘宇翔 適用於一電子元件的散熱結構及散熱模組
DE102021201270A1 (de) 2021-02-10 2022-08-11 Vitesco Technologies GmbH Elektronische Baugruppe mit zumindest einem ersten elektronischen Bauteil und einem zweiten elektronischen Bauteil
DE102021122633A1 (de) 2021-09-01 2023-03-02 Semikron Elektronik Gmbh & Co. Kg Substrat für eine leistungselektronische Schaltung und Herstellungsverfahren hierfür
KR20230126878A (ko) * 2022-02-24 2023-08-31 주식회사 아모그린텍 세라믹 기판 유닛 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786703A (ja) * 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
JPH08274423A (ja) * 1995-03-30 1996-10-18 Toshiba Corp セラミックス回路基板
JP2003017627A (ja) 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) * 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
CN1107978A (zh) * 1994-03-04 1995-09-06 谭家岱 声波共振腔的调谐装置
JP2004207587A (ja) * 2002-12-26 2004-07-22 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786703A (ja) * 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
JPH08274423A (ja) * 1995-03-30 1996-10-18 Toshiba Corp セラミックス回路基板
JP2003017627A (ja) 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1970955A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120182695A1 (en) * 2008-07-04 2012-07-19 Showa Denko K.K. Semiconductor device
US8958208B2 (en) 2008-07-04 2015-02-17 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
WO2013116999A1 (en) * 2012-02-09 2013-08-15 Nokia Siemens Networks Oy Method and apparatus for reducing the mechanical stress when mounting assemblies with thermal pads
WO2022201662A1 (ja) * 2021-03-23 2022-09-29 Ｄｏｗａメタルテック株式会社 アルミニウム－セラミックス接合基板およびその製造方法

Also Published As

Publication number Publication date
KR100993499B1 (ko) 2010-11-10
EP1970955A1 (en) 2008-09-17
JP4759384B2 (ja) 2011-08-31
JP2007173405A (ja) 2007-07-05
US20090174063A1 (en) 2009-07-09
KR20080077251A (ko) 2008-08-21
CN101341592A (zh) 2009-01-07
US7923833B2 (en) 2011-04-12
EP1970955B1 (en) 2012-02-22
EP1970955A4 (en) 2010-08-18
CN101341592B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
WO2007072700A1 (ja) 半導体モジュール
JP5007296B2 (ja) パワーモジュール用ベース
US8198539B2 (en) Heat radiator and power module
JP4867793B2 (ja) 半導体装置
EP1873827B1 (en) Heat radiating device
JP4737294B2 (ja) 放熱装置、パワーモジュール、放熱装置の製造方法
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
KR20080103931A (ko) 반도체 디바이스
JP2020088074A (ja) パワー半導体装置
US8916960B2 (en) Semiconductor unit
JP4367376B2 (ja) 電力半導体装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2008124187A (ja) パワーモジュール用ベース
JP2008124187A6 (ja) パワーモジュール用ベース
JP5693395B2 (ja) 半導体装置
JP2011018807A (ja) パワーモジュール
JP6316219B2 (ja) パワー半導体モジュール
JP4992302B2 (ja) パワー半導体モジュール
JP6320347B2 (ja) 半導体装置
JP7205214B2 (ja) ヒートシンク付絶縁回路基板
KR101830509B1 (ko) 소자와 패턴의 방열 히트싱크 및 이를 포함한 회로기판
JP2024004775A (ja) ヒートシンク
JP4832316B2 (ja) 液冷ヒートシンク
JP2012190944A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680047907.7

Country of ref document: CN

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087016184

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006834438

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12086715

Country of ref document: US