WO2007040095A1 - ステレオ変調器およびそれを用いたｆｍステレオ変調器 - Google Patents

ステレオ変調器およびそれを用いたｆｍステレオ変調器 Download PDF

Info

Publication number
WO2007040095A1
WO2007040095A1 PCT/JP2006/319048 JP2006319048W WO2007040095A1 WO 2007040095 A1 WO2007040095 A1 WO 2007040095A1 JP 2006319048 W JP2006319048 W JP 2006319048W WO 2007040095 A1 WO2007040095 A1 WO 2007040095A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
subcarrier
output
frequency
Prior art date
Application number
PCT/JP2006/319048
Other languages
English (en)
French (fr)
Inventor
Takeo Okamura
Shigeki Ohtsuka
Original Assignee
Thine Electronics, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thine Electronics, Inc. filed Critical Thine Electronics, Inc.
Publication of WO2007040095A1 publication Critical patent/WO2007040095A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
    • H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
    • H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
    • H04H20/48—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems for FM stereophonic broadcast systems

Definitions

  • the present invention relates to a stereo modulator and an FM stereo modulator using the stereo modulator.
  • An FM stereo transmitter that multiplex-modulates two audio signals on the left and right and wirelessly transmits the modulated signal is known.
  • a pilot tone system is known as a multiplex modulation system.
  • An FM stereo transmitter using this pilot tone system has an FM stereo modulator, and this FM stereo modulator is composed of a stereo modulator and a frequency modulator.
  • the stereo modulator amplitude-modulates the difference signal (LR) of the left signal L and the right signal R based on the 38 kHz subcarrier, and this amplitude-modulated difference signal (L—R), sum signal (L + R) ) And a 19kHz pilot signal to generate a composite signal.
  • the frequency modulator frequency modulates the main carrier according to the composite signal.
  • an FM stereo receiver using a pilot tone method reproduces a 38 kHz reproduced subcarrier from a pilot signal extracted from a received signal, and a difference signal (LR) and a sum signal ( Playback left signal Lr and playback right signal Rr from L + R). Therefore, if the phase of the pilot signal is shifted from the phase of the subcarrier for generating the difference signal (LR) and the sum signal (L + R) in the stereo modulator, the FM stereo receiver is The channel selection characteristics of the playback left signal Lr and playback right signal Rr are degraded. That is, not only the left signal L but also the right signal R is mixed in the reproduced left signal Lr, and not only the right signal R but also the left signal L is mixed in the reproduced right signal Rr.
  • Patent Document 1 discloses an F having a stereo modulator capable of adjusting the phase of a pilot signal.
  • An M stereo transmitter is described.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-228635
  • the stereo modulator described in Patent Document 1 has an external variable capacitor and adjusts the phase of the pilot signal by changing the capacitance of this element. Cost. Also, the phase separation characteristics of the FM stereo receiver deteriorate because the phase of the pilot signal and subcarrier shifts due to external factors such as temperature fluctuations.
  • an object of the present invention is to provide a stereo modulator capable of autonomously reducing the phase difference between a pilot signal and a subcarrier, and an FM stereo modulator using the stereo modulator.
  • the first stereo modulator of the present invention includes (1) a sum signal representing a sum of a left signal and a right signal, and a difference signal obtained by amplitude-modulating a difference between the left signal and the right signal with a subcarrier.
  • a sum signal representing a sum of a left signal and a right signal
  • a difference signal obtained by amplitude-modulating a difference between the left signal and the right signal with a subcarrier.
  • a phase comparison unit that generates a phase comparison signal that represents the phase difference between the subcarrier and the pilot signal; and (5) based on the phase comparison signal output from the phase comparison unit, so that the phase difference force S is reduced.
  • a phase shifter to generate a tuned subcarrier with adjusted phase;
  • a second frequency divider that generates a pilot signal by dividing the adjusted subcarrier output from the phase shifter by 1Z2 is provided.
  • the phase comparison signal output from the phase comparison unit includes the divided subcarrier and the pilot signal obtained by dividing the subcarrier by 1Z2 by the first divider. It is changed according to the phase difference.
  • the phase of the input subcarrier wave is adjusted by the phase shifter so as to reduce this phase difference, and an adjusted subcarrier is generated.
  • This adjusted subcarrier is frequency-divided by 1Z2 by the second frequency divider to generate a pilot signal. Therefore, according to the first stereo modulator, the phase difference between the subcarrier and the pilot signal is reduced by the processing in the loop including the phase comparison unit, the phase shifter, and the second frequency divider.
  • the phase of the pilot signal is adjusted autonomously.
  • the phase comparison unit in the first stereo modulator generates a phase comparison signal having a pulse width corresponding to the phase difference between the frequency-divided subcarrier that also outputs the first frequency divider force and the pilot signal.
  • the phase shifter includes (1) a lock detector that outputs a first level detection signal when the pulse width of the phase comparison signal output from the phase comparator is larger than the reference clock period, and (2) a lock detector.
  • Phase comparison unit force A shift register that generates an adjusted subcarrier by shifting the phase of the subcarrier by a phase shift amount corresponding to the value of the digital signal output from the counter so that the pulse width of the signal is narrowed. You can do it.
  • the pulse width of the phase comparison signal output from the phase comparison unit is set between the frequency-divided subcarrier and the pilot signal obtained by dividing the subcarrier by 1Z2 by the first frequency divider. It is changed according to the phase difference.
  • the phase of the input subcarrier is adjusted by the phase shifter so that the pulse width of the phase comparison signal is narrowed, and the adjusted subcarrier is generated. Therefore, according to this configuration, the phase difference between the pilot signal generated from the adjusted subcarrier and the subcarrier wave is reduced.
  • the second stereo modulator of the present invention includes (1) a sum signal representing the sum of the left signal and the right signal, and a difference signal obtained by amplitude-modulating a difference between the left signal and the right signal with a subcarrier.
  • a sum signal representing the sum of the left signal and the right signal and a difference signal obtained by amplitude-modulating a difference between the left signal and the right signal with a subcarrier.
  • the phase difference between the mixer that generates the signal and (3) the subcarrier and the adjusted subcarrier A phase comparison unit that generates a phase comparison signal to be expressed, and (4) generation of an adjusted subcarrier in which the phase of the subcarrier is adjusted so as to reduce the phase difference force based on the phase comparison signal output from the phase comparison unit And (4) a phase shifter force, and a
  • the phase comparison signal output from the phase comparison unit is changed according to the phase difference between the subcarrier and the adjusted subcarrier obtained by adjusting the phase of the subcarrier. Is done.
  • the phase of the input subcarrier is adjusted by the phase shifter so as to reduce this phase difference, and an adjusted subcarrier is generated.
  • This adjusted subcarrier is divided by half by a frequency divider to generate a pilot signal. Therefore, according to the second stereo modulator, the phase of the pilot signal is reduced so that the phase difference between the sub-carrier wave and the pilot signal is reduced by the processing in the loop including the phase comparison unit and the phase shifter. It is adjusted independently.
  • a composite signal obtained by combining a multiplexed signal multiplexed based on an input subcarrier and a pilot signal having a small phase difference with respect to the subcarrier. Can be generated.
  • the phase comparison unit in the second stereo modulator generates a phase comparison signal having a pulse width corresponding to the phase difference between the subcarrier and the adjusted subcarrier.
  • the phase shifter includes (1) a lock detector that outputs a detection signal of the first level when the pulse width of the phase comparison signal from which the phase comparison unit output is also larger than the period of the reference clock, and (2) a lock detector.
  • a counter that outputs a digital signal representing a count value counted at a reference clock cycle interval when the detection signal output from the first level is (3) a phase comparison signal output from the phase comparator And a shift register that generates an adjusted subcarrier wave by shifting the phase of the subcarrier by a phase shift amount corresponding to the value of the digital signal output from the counter so that the pulse width of the counter is reduced.
  • the pulse width of the phase comparison signal output from the phase comparison unit depends on the phase difference between the subcarrier and the adjusted subcarrier obtained by adjusting the phase of the subcarrier. Be changed.
  • the phase of the input subcarrier is adjusted by the phase shifter so that the pulse width of the phase comparison signal is narrowed, and an adjusted subcarrier is generated. So in this configuration According to this, the phase difference between the pilot signal and the subcarrier that also generates the adjusted subcarrier force is reduced.
  • the FM stereo modulator of the present invention includes (1) one of the above stereo modulators and (2) frequency-modulating the main carrier according to the composite signal output from the stereo modulator. And a frequency modulator for generating a frequency modulation signal.
  • the main carrier is frequency-modulated according to the composite signal in which the pilot signal having a small phase difference with respect to the input subcarrier is synthesized, and the frequency modulated signal Therefore, it is possible to reduce the deterioration of channel separation characteristics in the FM stereo receiver.
  • a stereo modulator capable of autonomously reducing the phase difference between a pilot signal and a subcarrier, and an FM stereo modulator using the stereo modulator.
  • FIG. 1 is a circuit diagram of an FM stereo transmitter including a stereo modulator and an FM stereo modulator according to the first embodiment of the present invention.
  • FIG. 2 is a circuit diagram of a phase comparison unit.
  • FIG. 3 is a diagram showing signal waveforms of a main part of the phase comparator and phase shifter.
  • FIG. 4 is a circuit diagram of a phase shifter.
  • FIG. 5 is a circuit diagram of an FM stereo transmitter including a stereo modulator and an FM stereo modulator according to a second embodiment of the present invention.
  • FIG. 1 is a circuit diagram of an FM stereo transmitter including a stereo modulator and an FM stereo modulator according to the first embodiment of the present invention.
  • the FM stereo transmitter 10 includes two audio units 12 and 14, an oscillation unit 16, two frequency dividers 18 and 20, an FM stereo modulator 22, an amplifier 24, and an antenna 26.
  • the audio unit 12 is an audio unit for the left audio signal.
  • the audio unit 12 includes a pre-emphasis unit 30, a limiter 32, and a low-pass filter (hereinafter referred to as LPF) 34.
  • LPF low-pass filter
  • the pre-emphasis unit 30 enhances the level of the high-frequency component of the input left audio signal Lin. That is, the pre-emphasis unit 30 amplifies the high frequency component of the left audio signal Lin. If the FM stereo transmitter 10 has the pre-emphasis unit 30, the SZN ratio of the reproduced left audio signal reproduced by the FM stereo receiver can be improved. Specifically, the FM stereo transmitter 10 increases the level of the high-frequency component of the left audio signal Lin, and the FM stereo receiver reduces the level of the high-frequency component of the playback left audio signal (de-emphasis).
  • the output terminal of the pre-emphasis unit 30 is connected to the input terminal of the limiter 32.
  • the limiter 32 limits the output signal from the pre-emphasis unit 30 to a predetermined value or less. Specifically, when the level of the high frequency component of the left audio signal Lin strengthened in the pre-emphasis unit 30 is greater than a predetermined value, the level of the high frequency component is limited to a predetermined value and output. The predetermined value may be determined as appropriate.
  • the output terminal of limiter 32 is connected to the input terminal of LPF34.
  • the LPF 34 generates the left signal L by reducing the high frequency noise of the output signal from the limiter 32.
  • the output terminal of LPF34 is connected to FM stereo modulator 22
  • the audio unit 14 is an audio unit for the right audio signal.
  • the audio unit 14 includes a pre-emphasis unit 31, a limiter 33, and a low-pass filter (hereinafter referred to as LPF) 35.
  • LPF low-pass filter
  • the configuration of the pre-emphasis unit 31 is the same as that of the pre-emphasis unit 30, and increases the level of the high frequency component of the input right audio signal Rin. That is, the pre-emphasis unit 31 amplifies the high frequency component of the input right audio signal Rin. If the FM stereo transmitter 10 has the pre-emphasis unit 31, the SZN ratio of the reproduced right audio signal reproduced by the FM stereo receiver can be improved.
  • the output terminal of the pre-emphasis unit 31 is connected to the input terminal of the limiter 33.
  • the configuration of the limiter 33 is the same as that of the limiter 32, and the output signal from the pre-emphasis unit 31 is limited to a predetermined value or less for output.
  • the output terminal of limiter 33 is connected to the input terminal of LPF35.
  • the configuration of the LPF 35 is the same as that of the LPF 34, and the right signal R is generated by reducing high frequency noise of the output signal from the limiter 33.
  • the output terminal of the LPF 35 is connected to the FM stereo modulator 22.
  • the oscillating unit 16 includes an oscillator 36, a crystal resonator 37, and two capacitors 38 and 39.
  • a crystal resonator 37 is connected between the two terminals of the oscillator 36.
  • a capacitor 38 is connected between one terminal of the oscillator 36 and a power supply line (for example, a ground line) 40, and a capacitor 39 is connected between the other terminal of the oscillator 36 and the power supply line 40.
  • the oscillator 16 generates a reference clock C of 19 MHz, for example. Oscillator 16
  • the output terminal is connected to the input terminal of the frequency divider 18.
  • the frequency divider 18 divides the reference clock C output from the oscillating unit 16 to generate a 38 kHz subcarrier Ws.
  • the output terminal of the frequency divider 18 is connected to the input terminal of the frequency divider 20.
  • the frequency divider 20 divides the 38 kHz subcarrier Ws to generate, for example, a 20 kHz divided clock. These divided clock, reference clock C, and subcarrier Ws are input to FM stereo modulator 22.
  • the FM stereo modulator 22 multiplexes the left signal L output from the audio unit 12 and the right signal R output from the audio unit 14 based on the subcarrier Ws from the frequency divider 18. Later, a composite signal is generated by combining the multiplexed signal and the pilot signal Sp, and a frequency modulation signal is generated by frequency-modulating the main carrier based on the composite signal. Details of the FM stereo modulator 22 will be described later.
  • the output terminal of the FM stereo modulator 22 is connected to the input terminal of the amplifier 24.
  • the amplifier 24 amplifies the frequency modulation signal output from the FM stereo modulator 22.
  • the output terminal of the amplifier 24 is connected to the input terminal of the antenna 26.
  • the antenna 26 outputs an electromagnetic wave corresponding to the amplified frequency modulation signal.
  • the FM stereo modulator 22 includes a stereo modulator 50 and a frequency modulator 52 according to the first embodiment of the present invention.
  • Stereo modulator 50 multiplexes left signal L and right signal R based on subcarrier Ws, and then synthesizes this multiplexed signal and pilot signal Sp to generate a composite signal.
  • the stereo modulator 50 includes a multiplexer (MPX) 54, a mixer (MIX) 56, a first frequency divider 58, a phase comparator (phase comparator) 60, a phase shifter 62, and a second divider. It has a peripheral 64.
  • the multiplexer 54 receives the left signal L, the right signal R, and the subcarrier Ws.
  • the multiplexer 54 generates a sum signal (L + R) representing the sum of the left signal L and the right signal R, and a difference signal (LR) obtained by amplitude-modulating the difference between the left signal L and the right signal R with the subcarrier Ws.
  • a multiplexed signal is generated by multiplexing based on the subcarrier Ws.
  • the frequency range of left signal L and right signal R is, for example, 50 Hz to 15 kHz
  • the frequency range of the signal (L + R) is 50 Hz to 15 kHz
  • the frequency range of the amplitude-modulated difference signal (L—R) is 38 kHz ⁇ 15 kHz (23 kHz to 53 kHz).
  • the multiplexer 54 is, for example, a left / right switching type multiplexer. That is, the multiplexer 54 includes a switching switch for switching the connection between the output terminal and the two input terminals. This switching switch switches the connection between the output terminal and the two input terminals based on the subcarrier Ws so that the left signal L and the right signal R are alternately output.
  • the angular velocity corresponding to the switching period is ⁇
  • the left signal passing through the switching switch is expressed as “L (1 + cos ⁇ t)”
  • the right signal passing through the switching switch is expressed as “R (1— cos ⁇ t) ”.
  • the multiplexed signal generated at the output terminal is represented by the sum of these and is represented as “(L + R) + (L ⁇ R) cos co t”.
  • the multiplexer 54 multiplexes the sum signal (L + R) and the amplitude-modulated difference signal “(L ⁇ R) cos co t”.
  • the output terminal of the multiplexer 54 is connected to the input terminal of the mixer 56.
  • the pilot signal Sp is input to the mixer 56.
  • the mixer 56 generates a composite signal by synthesizing the multiplexed signal and the pilot signal Sp.
  • the output terminal of the mixer 56 is connected to the frequency modulator 52.
  • This pilot signal Sp is generated by the first frequency divider 58, the phase comparator 60, the phase shifter 62, and the second frequency divider 64 as a subcarrier Ws force.
  • the first frequency divider 58 generates a divided subcarrier Wsd by dividing the subcarrier Ws by 1Z2.
  • the output terminal of the first frequency divider 58 is connected to one input terminal of the phase comparison unit 60.
  • a pilot signal Sp is input to the other input terminal of the phase comparison unit 60.
  • the phase comparison unit 60 generates a phase comparison signal Spc representing the phase difference between the frequency-divided subcarrier Wsd output from the first frequency divider 58 and the pilot signal Sp.
  • the phase comparison unit 60 generates a pulse corresponding to the phase difference between the divided subcarrier Wsd and the pilot signal Sp based on the divided subcarrier Wsd and the pilot signal Sp output from the first frequency divider 58.
  • a phase comparison signal Spc having a width is generated. Details of the phase comparator 60 will be described later.
  • the output terminal of the phase comparison unit 60 is connected to the phase shifter 62.
  • the subcarrier Ws is input to the input terminal of the phase shifter 62.
  • the phase shifter 62 Based on the phase comparison signal Spc output from the phase comparator 60, the phase shifter 62 adjusts the phase of the subcarrier Ws so that the phase difference between the divided subcarrier Wsd and the pilot signal Sp becomes small.
  • the adjusted subcarrier W sa is generated.
  • the phase shifter 62 adjusts the phase of the subcarrier Ws so that the pulse width of the phase comparison signal Spc output from the phase comparison unit 60 is narrow, and generates the adjusted subcarrier Wsa. Details of the phase shifter 62 will be described later.
  • the output terminal of the phase shifter 62 is connected to the input terminal of the second frequency divider 64.
  • Second frequency divider 64 divides adjusted subcarrier Wsa output from phase shifter 62 by 1Z2 to generate pilot signal Sp.
  • a 19 kHz pilot signal Sp obtained by dividing the 38 kHz sub-carrier Ws by 1Z2 is generated.
  • the phase comparison unit 60, the phase shifter 62, and the second frequency divider 64 constitute a feedback circuit, and the pilot signal Sp is reduced so that the phase difference between the pilot signal Sp and the subcarrier Ws becomes small. Adjust the phase.
  • FIG. 2 is a circuit diagram of the phase comparison unit.
  • the phase comparison unit 60 includes two comparators 70 and 72 and a phase comparator 74.
  • the frequency-divided subcarrier Wsd is input to the positive input terminal of the comparator 70.
  • the negative input terminal (inverted input terminal) of the comparator 70 is connected to one terminal (positive terminal) of the reference voltage source 76, and the reference output from the reference voltage source 76 is connected to the negative input terminal of the comparator 70. Voltage is input.
  • the other terminal (negative terminal) of the reference voltage source 76 is connected to the power line 40.
  • the comparator 70 generates a rectangular wave by comparing the level of the divided subcarrier Wsd with the level of the reference voltage.
  • the output terminal of the comparator 70 is connected to one input terminal of the phase comparator 74.
  • the pilot signal Sp is input to the positive input terminal (non-inverting input terminal) of the comparator 72.
  • the negative input terminal of the comparator 72 is connected to one terminal (positive terminal) of the reference voltage source 76, and the reference voltage output from the reference voltage source 76 is input to the negative input terminal of the comparator 72.
  • the comparator 72 generates a rectangular wave by comparing the level of the pilot signal Sp with the level of the reference voltage.
  • the output terminal of the comparator 72 is connected to the other input terminal of the phase comparator 74.
  • the phase comparator 74 generates a phase comparison signal Spc having a pulse width corresponding to the phase difference between the rectangular wave output from the comparator 70 and the rectangular wave output from the comparator 72.
  • the output terminal of the phase comparator 74 is connected to the phase shifter 62.
  • FIG. 3 shows signal waveforms of main parts of the phase comparison unit 60 and the phase shifter 62.
  • FIG. 3 (a) shows a rectangular wave output from the comparator 70
  • FIG. 3 (b) shows a rectangular wave output from the comparator 72
  • FIG. 3 (c) shows an example of the waveform of the phase comparison signal Spc output from the phase comparator 74.
  • FIG. 4 is a circuit diagram of the phase shifter 62.
  • the phase shifter 62 includes a lock detector 80, a counter 82, and a shift register 84.
  • the phase comparison signal Spc output from the phase comparison unit 60 is input to the input terminal of the lock detector 80. Further, the reference clock C from the oscillation unit 16 is also input to the lock detector 80. When the pulse width of the phase comparison signal Spc is larger than one period of the reference clock C, the lock detector 80 outputs a HIGH level (first level) detection signal. When the pulse width of the phase comparison signal Spc is less than one cycle of the reference clock C, the lock detector 80 outputs a low level detection signal (see Fig. 3 (c) to Fig. 3 (e)). . The output terminal of the lock detector 80 is connected to the input terminal of the counter 82.
  • the reference clock C from the oscillating unit 16 is also input to the counter 82.
  • the counter 82 counts at the reference clock C cycle interval and outputs a digital signal representing this count value.
  • this detection signal changes the HIGH level force to the LOW level
  • the counter 82 holds the value of the digital signal.
  • the counter 82 continues to hold the value of the digital signal when the detection signal power is at the LOW level.
  • the output terminal of the counter 82 is connected to the input terminal of the shift register 84.
  • Shift register 84 generates adjusted subcarrier Wsa by shifting the phase of subcarrier Ws by the amount of phase shift corresponding to the value of the digital signal output from counter 82.
  • the reference clock C from the oscillating unit 16 is also input to the shift register 84, and the shift register 84 performs a phase shift of the subcarrier Ws at a period interval of the reference clock C.
  • the output terminal of the shift register 84 is connected to the second frequency divider 64.
  • the frequency modulator 52 will be described with reference to FIG. 1 again.
  • the frequency modulator 52 generates a frequency modulated signal by frequency modulating the main carrier based on the composite signal output from the stereo modulator 50.
  • the frequency modulator 52 constitutes a PLL modulator. That is, the frequency modulator 52 includes a voltage controlled oscillator (hereinafter referred to as VCO) 90, a frequency divider 92, a phase comparator 94, and a low-pass filter (hereinafter referred to as LPF) 96.
  • VCO voltage controlled oscillator
  • LPF low-pass filter
  • a modulation signal in which a composite signal is superimposed on an output signal from the LPF 96 is input to the input terminal (control terminal) of the VCO 90.
  • the VCO 90 generates a frequency-modulated signal obtained by frequency-modulating the main carrier having an oscillation frequency corresponding to the level of the output signal from the LPF 96 with the composite signal level.
  • the frequency range of the center frequency of the frequency modulation signal is set to any range from 76MHz to LIOMHz.
  • the output terminal of VCO90 is connected to the input terminal of divider 92.
  • the frequency divider 92 divides the frequency modulation signal output from the VCO 90.
  • the output terminal of the frequency divider 92 is connected to one input terminal of the phase comparator 94.
  • the frequency-divided clock output from the frequency divider 20 is input to the other input terminal of the phase comparator 94.
  • the phase comparator 94 generates a signal having a pulse width corresponding to the phase difference between the output signal from the divider 92 and the divided clock according to the output signal from the divider 92 and the divided clock. To do.
  • the output terminal of the phase comparator 94 is connected to the input terminal of the LPF96.
  • the LPF 96 smoothes the output signal from the phase comparator 94 into a direct current, thereby generating a signal having a level corresponding to the pulse width of the output signal from the phase comparator 94.
  • the frequency modulator 52 generates a main carrier having a frequency corresponding to the frequency of the divided clock, and frequency-modulates the main carrier according to the level of the composite signal.
  • FM stereo transmitter 10 out When the left audio signal Lin and the right audio signal Rin are input from the audio unit, the audio unit 12 pre-emphasizes the left audio signal Lin to generate the left signal L, and the audio unit 14 pre-generates the right audio signal Rin.
  • the right signal R is generated by emphasis.
  • the oscillation unit 16 generates a 19 MHz reference clock C, and the reference clock C is divided to generate a 38 kHz subcarrier Ws and a 20 kHz divided clock.
  • left signal L, right signal R, and subcarrier Ws are input to stereo modulator 50, and left signal L and right signal R are multiplexed by multiplexer 54 based on subcarrier Ws.
  • the multiplexed signal “(L + R) + (LR) cos co t” is generated.
  • This multiplexed signal is input to the mixer 56, and the multiplexed signal and the 19kHz pilot signal Sp are combined by the mixer 56 to generate a composite signal.
  • the pilot signal Sp is also input to the phase comparison unit 60, and a phase comparison signal Spc having a pulse width corresponding to the phase difference between the divided subcarrier Wsd obtained by dividing the subcarrier Ws by 1Z2 and the pilot signal Sp is generated. Is done.
  • This phase comparison signal Spc is input to the phase shifter 62.
  • a high level detection signal is generated by the lock detector 80 in the phase shifter 62. Is done.
  • the counter 82 in the phase shifter 62 counts at the period of the reference clock C, and a digital signal representing this count value is generated.
  • This digital signal is input to the shift register 84 in the phase shifter 62, and the phase of the subcarrier Ws is shifted by the amount of phase shift corresponding to the value of the digital signal to generate the adjusted subcarrier Wsa.
  • This adjusted subcarrier Wsa is divided by 1Z2 by the second frequency divider 64 to generate a pilot signal Sp.
  • the process in the loop including the phase comparison unit 60, the phase shifter 62, and the second frequency divider 64 shifts the phase of the pilot signal Sp, and the phase difference between the pilot signal Sp and the subcarrier Ws. Is less than one cycle of the reference clock C (see Fig. 3 (a) to (d)).
  • the pulse width of the phase comparison signal Spc output from the phase comparator 60 is less than or equal to one cycle of the reference clock C.
  • the level of the detection signal output from the lock detector 80 in the phase shifter 62 is LOW level (see Fig. 3 (c) to (e)).
  • the value of the digital signal is held by the counter 82, and the phase of the adjusted subcarrier Wsa, that is, the phase of the pilot signal Sp is fixed.
  • a main carrier having a frequency corresponding to reference clock C is output from VC09 0, and the frequency of this main carrier includes VCO 90, frequency divider 92, phase comparator 94, and LPF. It is fixed almost constant by the processing in the loop.
  • the composite signal output from the stereo modulator 50 is input to the input terminal (control terminal) of the VCO 90 in the frequency modulator 52, and the main carrier is frequency-modulated according to the amplitude level of the composite signal, thereby frequency modulation. A signal is generated.
  • This frequency modulation signal is amplified by the amplifier 24 and then converted into an electromagnetic wave by the antenna 26.
  • the phase difference between the subcarrier Ws and the pilot signal Sp is obtained by processing in a loop including the phase comparison unit 60, the phase shifter 62, and the second frequency divider 64.
  • the phase of the pilot signal Sp is adjusted autonomously so as to decrease.
  • the composite signal in which the multiplexed signal multiplexed based on the subcarrier Ws and the pilot signal Sp having a small phase difference with respect to the subcarrier Ws is synthesized.
  • a signal can be generated. Therefore, by transmitting a frequency modulation signal based on this composite signal in the FM stereo transmitter, it is possible to reduce the deterioration of channel separation characteristics in the FM stereo receiver.
  • the main carrier is frequency-modulated according to the composite signal in which the pilot signal Sp having a small phase difference with respect to the subcarrier Ws is synthesized, and the frequency modulation is performed.
  • a signal can be generated. As a result, it is possible to reduce deterioration of channel separation characteristics in the FM stereo receiver.
  • the stereo modulator 50 and the FM stereo modulator 22 of the present embodiment it is not necessary to manually adjust the phase difference between the subcarrier Ws and the pilot signal Sp as in the past.
  • the phase difference between the pilot signal Sp and the subcarrier Ws is reduced autonomously, the phase between the subcarrier Ws and the pilot signal Sp does not shift due to external factors such as temperature fluctuations.
  • FIG. 5 is a circuit diagram of an FM stereo transmitter including a stereo modulator and an FM stereo modulator according to the second embodiment of the present invention.
  • the FM stereo transmitter 10A is different from the FM stereo transmitter 10 of the first embodiment in a configuration including the FM stereo modulator 22A instead of the FM stereo modulator 22! /.
  • Other configurations of the FM stereo transmitter 10A are the same as those of the FM stereo transmitter 10.
  • the FM stereo modulator 22A includes a stereo modulator 50A in place of the stereo modulator 50, and is different from the FM stereo modulator 22 in this configuration.
  • Other configurations of the FM stereo modulator 22 A are the same as those of the FM stereo modulator 22.
  • Stereo modulator 50 A includes phase comparison unit 60 A instead of phase comparison unit 60, and includes frequency divider 98 instead of first frequency divider 58 and second frequency divider 64. This is different from the stereo modulator 50 in that respect.
  • Other components of the stereo modulator 50A are the same as those of the stereo modulator 50. Hereinafter, differences from the first embodiment will be described.
  • the output terminal of the frequency divider 18 is connected to one input terminal of the phase comparison unit 60A without going through the first frequency divider 58.
  • the output terminal of the phase shifter 62 is connected to the other input terminal of the phase comparison unit 60A without going through the second frequency divider 64. Therefore, the phase comparator 6 OA generates a phase comparison signal Spc that represents the phase difference between the subcarrier Ws output from the frequency divider 18 and the adjusted subcarrier Wsa output from the phase shifter 62.
  • the configuration of the phase comparison unit 60A may be the same as the configuration of the phase comparison unit 60 shown in FIG.
  • frequency-divided subcarrier Wsd and pilot signal Sp shown in FIG. 2 are read as subcarrier Ws and adjusted subcarrier Wsa, respectively.
  • the power obtained by doubling the frequency of the divided subcarrier Wsd and the pilot signal Sp which are the two input signals to the phase comparison unit 60 in FIG. 1, and the two inputs of the phase comparison unit 60A in FIG.
  • the force which becomes the signal subcarrier Ws and the adjusted subcarrier Wsa The relative relationship between these input signals is the same in FIGS.
  • Such a phase comparison unit 60A includes a subcarrier Ws and a adjusted subcarrier based on the subcarrier Ws output from the frequency divider 18 and the adjusted subcarrier Wsa output from the phase shifter 62.
  • Wsa A phase comparison signal Spc having a pulse width corresponding to the phase difference between and is generated.
  • the output terminal of the phase comparison unit 60A is connected to the phase shifter 62.
  • phase shifter 62 includes a lock detector 80 that outputs a HIGH level detection signal when the pulse width of the phase comparison signal Spc output from the phase comparison unit 60A is larger than the period of the reference clock, and the lock detector 80 Of the phase comparison signal Spc output from the phase comparator 60A and the counter 82 that outputs a digital signal representing the count value counted at the periodic interval of the reference clock C when the detection signal output from It has a shift register 84 that generates the adjusted subcarrier Wsa by shifting the phase of the subcarrier Ws by the amount of phase shift corresponding to the value of the digital signal output from the counter 82 so that the pulse width is narrowed. .
  • phase shifter 62 is also connected to frequency divider 98.
  • the frequency divider 98 divides the adjusted subcarrier Wsa from which the phase shifter 62 is also output by 1Z2 to generate the pilot signal Sp.
  • the output terminal of frequency divider 98 is connected to mixer 56, and frequency divider 98 outputs pilot signal Sp to mixer 56.
  • phase comparison unit 60A and phase shifter 62 constitute a feedback circuit, and a subcarrier Ws is obtained by processing in a loop including phase comparison unit 60A and phase shifter 62.
  • the phase of the adjustment subcarrier Wsa is adjusted so that the phase difference between the adjustment subcarrier Wsa and the adjustment subcarrier Wsa is small.
  • the processing in the loop including the phase comparison unit 60A and the phase shifter 62 causes the phase difference between the subcarrier Ws and the adjusted subcarrier Wsa to be equal to or less than one period of the reference clock C.
  • the phase is adjusted. Since the pilot signal Sp is also generated by the frequency divider 98 for this adjusted subcarrier Wsa force, the phase difference between the subcarrier wave Ws and the pilot signal Sp is reduced.
  • the stereo modulator 50A of the present embodiment the subcarrier Ws and the pilot signal Sp are obtained by the processing in the loop including the phase comparator 60A and the phase shifter 62 and the frequency divider 98.
  • the phase of the pilot signal Sp is adjusted autonomously so that the phase difference force S becomes smaller. Therefore, the stereo modulator 50A of this embodiment has the same advantages as the stereo modulator 50 of the first embodiment.
  • the FM stereo modulator 22A of the present embodiment having this stereo modulator 50A is This has the same advantage as the FM stereo modulator 22 of the first embodiment.
  • a circuit for adjusting the phase of pilot signal Sp (first embodiment: phase comparison unit 60, phase shifter 62, first frequency divider 58, and second frequency divider 64)
  • This circuit can also be applied to stereo modulators and FM stereo modulators other than the left / right switching system.
  • the phase comparison units 60 and 60A represent the phase difference between the subcarrier and the pilot signal by the pulse width of the phase comparison signal.
  • the phase comparison unit displays the phase difference as a phase ratio. It may be expressed by other than the pulse width of the comparison signal.
  • the phase comparison unit may represent this phase difference with the voltage level of the phase comparison signal.
  • the phase shifter may adjust the phase of the pilot signal by performing analog processing instead of digital processing.
  • the oscillation frequency of the oscillation unit 16 is 19 MHz, but the oscillation frequency of the oscillation unit is not limited to this as long as it can generate a 38 kHz subcarrier Ws. .
  • the frequency of the frequency-divided clock output from the frequency divider 20 is 20 kHz, but the frequency of the frequency-divided clock is not limited to this.
  • the stereo modulator described above includes the multiplexer 54 that multiplexes the sum signal and the difference signal based on the subcarrier W s, and the signal corresponding to the first input terminal T 1 and the subcarrier Ws.
  • the phase of the subcarrier Ws is shifted so that the phase difference indicated by the output Spc of the phase comparator 60 having the second input terminal T2 to which (Ws, Wsd) is input and the phase comparator 60 is reduced.
  • the phase shifter 62 that feeds back to the first input terminal T1, the frequency divider (64, 98) connected to the output terminal T3 of the phase shifter 62, the output of the multiplexer 54, and the frequency divider (64, 98) And the above-described effect.
  • the present invention can be used for a stereo modulator and an FM stereo modulator using the stereo modulator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Transmitters (AREA)

Abstract

　このステレオ変調器は、（１）左側信号と右側信号とを、副搬送波に基づいて多重化した多重化信号を生成するマルチプレクサと、（２）多重化信号とパイロット信号とを合成したコンポジット信号を生成するミキサと、（３）副搬送波を１／２分周した分周副搬送波を生成する第１の分周器と、（４）分周副搬送波とパイロット信号との位相差を表す位相比較信号を生成する位相比較部と、（５）位相比較信号に基づいて位相差が小さくなるように副搬送波の位相を調整した調整副搬送波を生成する移相器と、（６）調整副搬送波を１／２分周したパイロット信号を生成する第２の分周器とを備えている。

Description

ステレオ変調器およびそれを用いた FMステレオ変調器
技術分野
[0001] 本発明は、ステレオ変調器とそれを用いた FMステレオ変調器に関するものである 背景技術
[0002] 左右二つの音声信号を多重変調し、この変調信号を無線送信する FMステレオ送 信器が知られている。多重変調方式としては、パイロットトーン方式（pilot tone system )が知られている。このパイロットトーン方式を用いる FMステレオ送信器は、 FMステ レオ変調器を有しており、この FMステレオ変調器は、ステレオ変調器と周波数変調 器とから構成されている。ステレオ変調器は、 38kHzの副搬送波に基づいて左側信 号 Lおよび右側信号 Rの差信号 (L R)を振幅変調し、この振幅変調された差信号（ L—R)、和信号 (L+R)、および 19kHzのパイロット信号を合成することによってコン ポジット信号を生成する。周波数変調器は、このコンポジット信号に応じて主搬送波 を周波数変調する。
[0003] ところで、パイロットトーン方式を用いる FMステレオ受信器は、受信信号から抽出し たパイロット信号から 38kHzの再生副搬送波を再生し、この再生副搬送波に基づい て差信号 (L R)および和信号 (L+R)から再生左側信号 Lrおよび再生右側信号 R rを再生する。そのために、ステレオ変調器において、パイロット信号の位相が差信号 (L-R)および和信号 (L+R)を生成するための副搬送波の位相とずれていると、 F Mステレオ受信器にぉ ヽて、再生左側信号 Lrと再生右側信号 Rrとのチャンネルセ ノルーシヨン特性が低下してしまう。すなわち、再生左側信号 Lrには左側信号 Lだけ でなく右側信号 Rが混在し、再生右側信号 Rrには右側信号 Rだけでなく左側信号 L が混在してしまう。
[0004] FMステレオ受信器におけるチャンネルセパレーシヨン特性の低下を低減するため に、ステレオ変調器では、ノ ィロット信号の位相と副搬送波の位相とを合わせればよ い。特許文献 1には、パイロット信号の位相を調整可能なステレオ変調器を有する F Mステレオ送信器が記載されて 、る。
特許文献 1：特開 2000— 228635号公報
発明の開示
発明が解決しょうとする課題
[0005] し力しながら、特許文献 1に記載のステレオ変調器は、可変キャパシタを外付けし、 この素子の容量を変化させることによりパイロット信号の位相を調整するので、位相調 整作業に時間を要する。また、温度変動などの外的要因によって、パイロット信号と 副搬送波との位相がずれてしまうので、 FMステレオ受信器におけるチャンネルセパ レーシヨン特性が低下してしまう。
[0006] そこで、本発明は、パイロット信号と副搬送波との位相差を自立的に小さくすること が可能なステレオ変調器、およびそれを用いた FMステレオ変調器を提供することを 目的としている。
課題を解決するための手段
[0007] 本発明の第 1のステレオ変調器は、（1)左側信号と右側信号との和を表す和信号と 、該左側信号と該右側信号との差を副搬送波で振幅変調した差信号とを、該副搬送 波に基づいて多重化することによって、多重化信号を生成するマルチプレクサと、 (2 )マルチプレクサ力も出力された多重化信号とパイロット信号とを合成することによつ て、コンポジット信号を生成するミキサと、（3)副搬送波を 1Z2分周することによって、 分周副搬送波を生成する第 1の分周器と、（4)第 1の分周器から出力された分周副 搬送波とパイロット信号との位相差を表す位相比較信号を生成する位相比較部と、 ( 5)位相比較部から出力された位相比較信号に基づいて、位相差力 S小さくなるように 副搬送波の位相を調整した調整副搬送波を生成する移相器と、 (6)移相器カゝら出力 された調整副搬送波を 1Z2分周することによって、パイロット信号を生成する第 2の 分周器とを備えている。
[0008] この第 1のステレオ変調器によれば、位相比較部から出力される位相比較信号は、 第 1の分周器によって副搬送波が 1Z2分周されてなる分周副搬送波とパイロット信 号との位相差に応じて変更される。この位相差が小さくなるように、入力される副搬送 波の位相が移相器によって調整されて、調整副搬送波が生成される。移相器から出 力されるこの調整副搬送波は第 2の分周器によって 1Z2分周されて、パイロット信号 が生成される。したがって、この第 1のステレオ変調器によれば、位相比較部、移相 器、および第 2の分周器を含むループにおける処理によって、副搬送波とパイロット 信号との位相差が小さくなるように、ノ ィロット信号の位相が自立的に調整される。
[0009] この第 1のステレオ変調器によれば、入力される副搬送波に基づいて多重化された 多重化信号とこの副搬送波に対して位相差が小さいパイロット信号とが合成されたコ ンポジット信号を生成することができる。
[0010] 第 1のステレオ変調器における位相比較部は、第 1の分周器力も出力された分周副 搬送波とパイロット信号との位相差に応じたパルス幅を有する位相比較信号を生成 する。移相器は、（1)位相比較部から出力された位相比較信号のパルス幅が基準ク ロックの周期より大きい場合に、第 1のレベルの検出信号を出力するロックディテクタ と、（2)ロックディテクタ力も出力された検出信号が第 1のレベルである場合に、基準 クロックの周期間隔でカウントしたカウント値を表すディジタル信号を出力するカウン タと、（3)位相比較部力 出力された位相比較信号のパルス幅が狭くなるように、カウ ンタから出力されたディジタル信号の値に応じた位相シフト量分、副搬送波の位相を シフトすることによって、調整副搬送波を生成するシフトレジスタと、を有していてもよ い。
[0011] この構成によれば、位相比較部から出力される位相比較信号のノ ルス幅は、第 1の 分周器によって副搬送波が 1Z2分周されてなる分周副搬送波とパイロット信号との 位相差に応じて変更される。この位相比較信号のパルス幅が狭くなるように、入力さ れる副搬送波の位相が移相器によって調整されて、調整副搬送波が生成される。し たがって、この構成によれば、調整副搬送波から生成されるパイロット信号と副搬送 波との位相差が小さくなる。
[0012] 本発明の第 2のステレオ変調器は、（1)左側信号と右側信号との和を表す和信号と 、該左側信号と該右側信号との差を副搬送波で振幅変調した差信号とを、該副搬送 波に基づいて多重化することによって、多重化信号を生成するマルチプレクサと、 (2 )マルチプレクサ力も出力された多重化信号とパイロット信号とを合成することによつ て、コンポジット信号を生成するミキサと、（3)副搬送波と調整副搬送波との位相差を 表す位相比較信号を生成する位相比較部と、（4)位相比較部から出力された位相 比較信号に基づ ヽて、位相差力小さくなるように副搬送波の位相を調整した調整副 搬送波を生成する移相器と、（4)移相器力 出力された調整副搬送波を 1Z2分周 することによって、パイロット信号を生成する分周器とを備えて 、る。
[0013] この第 2のステレオ変調器によれば、位相比較部から出力される位相比較信号は、 副搬送波とこの副搬送波の位相が調整されてなる調整副搬送波との位相差に応じて 変更される。この位相差が小さくなるように、入力される副搬送波の位相が移相器に よって調整されて、調整副搬送波が生成される。この調整副搬送波が分周器によつ て 1/2分周されて、パイロット信号が生成される。したがって、この第 2のステレオ変 調器によれば、位相比較部および移相器を含むループにおける処理によって、副搬 送波とパイロット信号との位相差が小さくなるように、パイロット信号の位相が自立的 に調整される。
[0014] この第 2のステレオ変調器によれば、入力される副搬送波に基づいて多重化された 多重化信号とこの副搬送波に対して位相差が小さいパイロット信号とが合成されたコ ンポジット信号を生成することができる。
[0015] 第 2のステレオ変調器における位相比較部は、副搬送波と調整副搬送波との位相 差に応じたパルス幅を有する位相比較信号を生成する。移相器は、（1)位相比較部 力も出力された位相比較信号のパルス幅が基準クロックの周期より大きい場合に、第 1のレベルの検出信号を出力するロックディテクタと、 (2)ロックディテクタから出力さ れた検出信号が第 1のレベルである場合に、基準クロックの周期間隔でカウントした カウント値を表すディジタル信号を出力するカウンタと、（3)位相比較部から出力され た位相比較信号のパルス幅が狭くなるように、カウンタから出力されたディジタル信号 の値に応じた位相シフト量分、副搬送波の位相をシフトすることによって、調整副搬 送波を生成するシフトレジスタとを有して 、てもよ 、。
[0016] この構成によれば、位相比較部から出力される位相比較信号のノ ルス幅は、副搬 送波とこの副搬送波の位相が調整されてなる調整副搬送波との位相差に応じて変更 される。この位相比較信号のパルス幅が狭くなるように、入力される副搬送波の位相 が移相器によって調整されて、調整副搬送波が生成される。したがって、この構成に よれば、調整副搬送波力も生成されるパイロット信号と副搬送波との位相差が小さく なる。
[0017] 本発明の FMステレオ変調器は、（1)上記のいずれかのステレオ変調器と、（2)ス テレオ変調器から出力されたコンポジット信号に応じて主搬送波を周波数変調するこ とによって、周波数変調信号を生成する周波数変調器とを備えている。
[0018] この FMステレオ変調器によれば、入力される副搬送波に対して位相差が小さいパ ィロット信号が合成された上記のコンポジット信号に応じて主搬送波が周波数変調さ れて、周波数変調信号が生成されるので、 FMステレオ受信器におけるチャンネルセ パレーシヨン特性の低下を低減することができる。
発明の効果
[0019] 本発明によれば、パイロット信号と副搬送波との位相差を自立的に小さくすることが 可能なステレオ変調器、およびそれを用いた FMステレオ変調器が提供される。 図面の簡単な説明
[0020] [図 1]図 1は本発明の第 1の実施形態に係るステレオ変調器および FMステレオ変調 器を備える FMステレオ送信器の回路図である。
[図 2]図 2は位相比較部の回路図である。
[図 3]図 3は位相比較部および移相器の主要部の信号波形を示す図である。
[図 4]図 4は移相器の回路図である。
[図 5]図 5は本発明の第 2の実施形態に係るステレオ変調器および FMステレオ変調 器を備える FMステレオ送信器の回路図である。
符号の説明
[0021] 10 ステレオ送信器
12, 14 オーディオ部
16 発振部
18, 20 分周器
22 FMステレオ変調器
24 増幅器
26 アンテナ 50 ステレオ変調器
52 周波数変調器
54 マルチプレクサ（MPX)
56 ミキサ（MIX)
58 第 1の分周器
60 位相比較部
62 移相器
64 第 2の分周器
発明を実施するための最良の形態
[0022] 以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、 各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
[0023] (第 1の実施形態）
[0024] 図 1は、本発明の第 1の実施形態に係るステレオ変調器および FMステレオ変調器 を備える FMステレオ送信器の回路図である。 FMステレオ送信器 10は、二つのォー ディォ部 12、 14、発振部 16、二つの分周器 18、 20、 FMステレオ変調器 22、増幅 器 24、および、アンテナ 26を有している。
[0025] オーディオ部 12は、左側音声信号のためのオーディオ部である。オーディオ部 12 は、プリエンファシス部 30、リミッタ 32、およびローパスフィルタ（以下、 LPFという） 34 を有している。
[0026] プリエンファシス部 30は、入力される左側音声信号 Linの高周波成分のレベルを強 める。すなわち、プリエンファシス部 30は、左側音声信号 Linの高周波成分を増幅す る。プリエンファシス部 30を FMステレオ送信器 10が有していると、 FMステレオ受信 器にお 、て再生される再生左側音声信号の SZN比を改善することができる。具体 的には、 FMステレオ送信器 10において左側音声信号 Linの高周波成分のレベル が強められ、 FMステレオ受信器において再生左側音声信号の高周波成分のレべ ルが弱められる（デエンファシス）と、再生左側音声信号に重畳され、高域に分布して V、るノイズ成分のレベルも弱められるので、再生左側音声信号の SZN比が改善され る。プリエンファシス部 30の出力端子は、リミッタ 32の入力端子に接続されている。 [0027] リミッタ 32は、プリエンファシス部 30からの出力信号を所定の値以下に制限する。 具体的には、プリエンファシス部 30において強められた左側音声信号 Linの高周波 成分のレベルが所定の値より大きいときに、この高周波成分のレベルを所定の値に 制限して出力する。なお、所定の値は適宜定められればよい。リミッタ 32の出力端子 は、 LPF34の入力端子に接続されている。
[0028] LPF34は、リミッタ 32からの出力信号の高周波ノイズを低減することによって、左側 信号 Lを生成する。 LPF34の出力端子は、 FMステレオ変調器 22に接続されている
[0029] オーディオ部 14は、右側音声信号のためのオーディオ部である。オーディオ部 14 は、プリエンファシス部 31、リミッタ 33、およびローパスフィルタ（以下、 LPFという） 35 を有している。
[0030] プリエンファシス部 31の構成は、プリエンファシス部 30と同一であり、入力される右 側音声信号 Rinの高周波成分のレベルを強める。すなわち、プリエンファシス部 31は 、入力される右側音声信号 Rinの高周波成分を増幅する。プリエンファシス部 31を F Mステレオ送信器 10が有して 、ると、 FMステレオ受信器にぉ 、て再生される再生 右側音声信号の SZN比を改善することができる。プリエンファシス部 31の出力端子 は、リミッタ 33の入力端子に接続されている。
[0031] リミッタ 33の構成は、リミッタ 32と同一であり、プリエンファシス部 31からの出力信号 を所定の値以下に制限して出力する。リミッタ 33の出力端子は、 LPF35の入力端子 に接続されている。
[0032] LPF35の構成は、 LPF34と同一であり、リミッタ 33からの出力信号の高周波ノイズ を低減することによって、右側信号 Rを生成する。 LPF35の出力端子は、 FMステレ ォ変調器 22に接続されている。
[0033] 発振部 16は、発振器 36、水晶振動子 37、および二つのキャパシタ 38、 39を有し ている。発振器 36の二つの端子間には、水晶振動子 37が接続されている。発振器 3 6の一方の端子と電源ライン (例えば、接地ライン) 40との間にはキャパシタ 38が接続 されており、発振器 36の他方の端子と電源ライン 40との間にはキャパシタ 39が接続 されている。発振部 16は、例えば 19MHzの基準クロック Cを生成する。発振部 16の 出力端子は、分周器 18の入力端子に接続されている。
[0034] 分周器 18は、発振部 16から出力される基準クロック Cを分周することによって、 38k Hzの副搬送波 Wsを生成する。分周器 18の出力端子は、分周器 20の入力端子に 接続されている。分周器 20は、この 38kHzの副搬送波 Wsを分周することによって、 例えば 20kHzの分周クロックを生成する。これらの分周クロック、基準クロック C、およ び副搬送波 Wsは、 FMステレオ変調器 22に入力される。
[0035] FMステレオ変調器 22は、オーディオ部 12から出力される左側信号 Lとオーディオ 部 14から出力される右側信号 Rとを、分周器 18からの副搬送波 Wsに基づいて多重 ィ匕した後に、この多重化信号とパイロット信号 Spとを合成することによってコンポジット 信号を生成し、このコンポジット信号に基づいて主搬送波を周波数変調することによ つて周波数変調信号を生成する。 FMステレオ変調器 22の詳細は後述する。 FMス テレオ変調器 22の出力端子は、増幅器 24の入力端子に接続されている。
[0036] 増幅器 24は、 FMステレオ変調器 22から出力される周波数変調信号を増幅する。
増幅器 24の出力端子は、アンテナ 26の入力端子に接続されている。アンテナ 26は 、増幅された周波数変調信号に応じた電磁波を出力する。
[0037] 次に、本発明の第 1の実施形態に係る FMステレオ変調器について説明する。 FM ステレオ変調器 22は、本発明の第 1の実施形態に係るステレオ変調器 50と周波数 変調器 52とを有している。
[0038] ステレオ変調器 50は、左側信号 Lと右側信号 Rとを副搬送波 Wsに基づいて多重化 した後に、この多重化信号とパイロット信号 Spとを合成することによってコンポジット信 号を生成する。そのために、ステレオ変調器 50は、マルチプレクサ（MPX) 54、ミキ サ（MIX) 56、第 1の分周器 58、位相比較部 (位相比較器) 60、移相器 62、および 第 2の分周器 64を有して 、る。
[0039] マルチプレクサ 54には、左側信号 L、右側信号 R、および副搬送波 Wsが入力され る。マルチプレクサ 54は、左側信号 Lと右側信号 Rとの和を表す和信号 (L+R)と、 左側信号 Lと右側信号 Rとの差を副搬送波 Wsで振幅変調した差信号 (L R)とを、 副搬送波 Wsに基づいて多重化することによって、多重化信号を生成する。左側信 号 L及び右側信号 Rの周波数範囲が、例えば 50Hz〜15kHzである場合には、和信 号 (L +R)の周波数範囲は 50Hz〜 15kHzであり、振幅変調された差信号 (L— R) の周波数範囲は 38kHz ± 15kHz (23kHz〜53kHz)である。
[0040] マルチプレクサ 54は、例えば、左右切換方式のマルチプレクサである。すなわち、 マルチプレクサ 54は、出力端子と二つの入力端子との接続を切換えるための切換ス イッチを含んでいる。この切換スィッチは、左側信号 Lと右側信号 Rとを交互に出力す るように、副搬送波 Wsに基づ 、て出力端子と二つの入力端子との接続を切換える。 ここで、切換え周期に相当する角速度を ωとすると、切換スィッチを通過する左側信 号は「L ( 1 + cos ω t)」と表され、切換スィッチを通過する右側信号は「R ( 1— cos ω t )」と表される。出力端子に発生する多重化信号は、これらの和で表され、「(L+R) + (L—R)cos co t」と表される。これより明らかなように、マルチプレクサ 54は、和信号（ L+R)と振幅変調された差信号「 (L— R) cos co t」とを多重化していることがわかる。 マルチプレクサ 54の出力端子はミキサ 56の入力端子に接続されている。
[0041] ミキサ 56には、マルチプレクサ 54から出力される多重化信号の他に、パイロット信 号 Spが入力されている。ミキサ 56は、多重化信号とパイロット信号 Spとを合成するこ とによって、コンポジット信号を生成する。ミキサ 56の出力端子は、周波数変調器 52 に接続されている。
[0042] このパイロット信号 Spは、第 1の分周器 58、位相比較部 60、移相器 62、および第 2 の分周器 64によって副搬送波 Ws力 生成される。
[0043] 第 1の分周器 58は、副搬送波 Wsを 1Z2分周することによって、分周副搬送波 Ws dを生成する。第 1の分周器 58の出力端子は、位相比較部 60の一方の入力端子に 接続されている。
[0044] 位相比較部 60の他方の入力端子には、パイロット信号 Spが入力されている。位相 比較部 60は、第 1の分周器 58から出力された分周副搬送波 Wsdとパイロット信号 Sp との位相差を表す位相比較信号 Spcを生成する。例えば、位相比較部 60は、第 1の 分周器 58から出力された分周副搬送波 Wsdとパイロット信号 Spとに基づいて、分周 副搬送波 Wsdとパイロット信号 Spとの位相差に応じたパルス幅を有する位相比較信 号 Spcを生成する。位相比較部 60の詳細は後述する。位相比較部 60の出力端子は 、移相器 62に接続されている。 [0045] 移相器 62の入力端子には、副搬送波 Wsが入力される。移相器 62は、位相比較部 60から出力される位相比較信号 Spcに基づいて、分周副搬送波 Wsdとパイロット信 号 Spとの位相差が小さくなるように副搬送波 Wsの位相を調整して、調整副搬送波 W saを生成する。例えば、移相器 62は、位相比較部 60から出力される位相比較信号 S pcのパルス幅が狭くなるように、副搬送波 Wsの位相を調整して、調整副搬送波 Wsa を生成する。移相器 62の詳細は後述する。移相器 62の出力端子は、第 2の分周器 6 4の入力端子に接続されて 、る。
[0046] 第 2の分周器 64は、移相器 62から出力される調整副搬送波 Wsaを 1Z2分周して 、パイロット信号 Spを生成する。
[0047] このようにして、 38kHzの副搬送波 Wsを 1Z2分周した 19kHzのパイロット信号 Sp が生成される。位相比較部 60、移相器 62、および第 2の分周器 64は、帰還回路を 構成しており、このパイロット信号 Spと副搬送波 Wsとの位相差が小さくなるようにパイ ロット信号 Spの位相を調整する。
[0048] 次に、位相比較部 60について詳細に説明する。図 2は、位相比較部の回路図であ る。位相比較部 60は、二つの比較器 70、 72と位相比較器 74とを有している。比較 器 70のプラス入力端子には、分周副搬送波 Wsdが入力される。比較器 70のマイナ ス入力端子 (反転入力端子）は基準電圧源 76の一方の端子 (正端子）に接続されて おり、比較器 70のマイナス入力端子には基準電圧源 76から出力される基準電圧が 入力される。基準電圧源 76の他方の端子 (負端子）は電源ライン 40に接続されてい る。比較器 70は、分周副搬送波 Wsdのレベルを基準電圧のレベルと比較することに よって、矩形波を生成する。比較器 70の出力端子は、位相比較器 74の一方の入力 端子に接続されている。
[0049] 比較器 72のプラス入力端子 (非反転入力端子）には、パイロット信号 Spが入力され る。比較器 72のマイナス入力端子は基準電圧源 76の一方の端子 (正端子）に接続さ れており、比較器 72のマイナス入力端子には基準電圧源 76から出力される基準電 圧が入力される。比較器 72は、パイロット信号 Spのレベルを基準電圧のレベルと比 較すること〖こよって、矩形波を生成する。比較器 72の出力端子は、位相比較器 74の 他方の入力端子に接続されて ヽる。 [0050] 位相比較器 74は、比較器 70から出力される矩形波と比較器 72から出力される矩 形波との位相差に応じたパルス幅を有する位相比較信号 Spcを生成する。位相比較 器 74の出力端子は、移相器 62に接続されている。
[0051] 図 3に、位相比較部 60および移相器 62の主要部の信号波形を示す。図 3 (a)には 比較器 70から出力される矩形波が示されており、図 3 (b)には比較器 72から出力さ れる矩形波が示されている。図 3 (c)には位相比較器 74から出力される位相比較信 号 Spcの波形の一例が示されて 、る。
[0052] 次に、移相器 62について詳細に説明する。図 4は、移相器 62の回路図である。移 相器 62は、ロックディテクタ 80、カウンタ 82、およびシフトレジスタ 84を有している。
[0053] ロックディテクタ 80の入力端子には、位相比較部 60から出力された位相比較信号 Spcが入力される。また、ロックディテクタ 80には、発振部 16からの基準クロック Cも入 力される。ロックディテクタ 80は、位相比較信号 Spcのパルス幅が基準クロック Cの 1 周期より大きい場合に、 HIGHレベル (第 1のレベル)の検出信号を出力する。位相 比較信号 Spcのノ ルス幅が基準クロック Cの 1周期以下である場合には、ロックディテ クタ 80は、 LOWレベルの検出信号を出力する（図 3 (c)〜図 3 (e)参照）。ロックディ テクタ 80の出力端子は、カウンタ 82の入力端子に接続されている。
[0054] カウンタ 82には、発振部 16からの基準クロック Cも入力されている。カウンタ 82は、 ロックディテクタ 80から出力される検出信号が HIGHレベルである場合に、基準クロ ック Cの周期間隔でカウントし、このカウント値を表すディジタル信号を出力する。この 検出信号が HIGHレベル力も LOWレベルに変化した場合には、カウンタ 82は、ディ ジタル信号の値をホールドする。カウンタ 82は、検出信号力LOWレベルである場合 には、ディジタル信号の値をホールドし続ける。カウンタ 82の出力端子は、シフトレジ スタ 84の入力端子に接続されて ヽる。
[0055] シフトレジスタ 84は、カウンタ 82から出力されるディジタル信号の値に応じた位相シ フト量分、副搬送波 Wsの位相をシフトすることによって、調整副搬送波 Wsaを生成す る。シフトレジスタ 84には、発振部 16からの基準クロック Cも入力されており、シフトレ ジスタ 84は、基準クロック Cの周期間隔で副搬送波 Wsの位相シフトを行う。シフトレ ジスタ 84の出力端子は、第 2の分周器 64に接続されている。 [0056] このような位相比較部 60および移相器 62と第 2の分周器 64とを含むループにおけ る処理によって、パイロット信号 Spと副搬送波 Wsとの位相差が基準クロックじの 1周 期以下となるようにパイロット信号 Spの位相が調整される。
[0057] 再び図 1を参照して、周波数変調器 52について説明する。周波数変調器 52は、ス テレオ変調器 50から出力されるコンポジット信号に基づいて主搬送波を周波数変調 することによって、周波数変調信号を生成する。そのために、周波数変調器 52は PL L変調器を構成している。すなわち、周波数変調器 52は、電圧制御発振器 (以下、 V COという） 90、分周器 92、位相比較器 94、およびローパスフィルタ（以下、 LPFとい う） 96を有している。
[0058] VCO90の入力端子 (制御端子）には、 LPF96からの出力信号にコンポジット信号 が重畳された変調信号が入力されている。 VCO90は、 LPF96からの出力信号のレ ベルに応じた発振周波数を有する主搬送波を、コンポジット信号のレベルで周波数 変調した周波数変調信号を生成する。周波数変調信号の中心周波数の周波数範囲 は 76MHz〜： L lOMHzのうち任意の範囲に定められる。 VCO90の出力端子は、分 周器 92の入力端子に接続されて ヽる。
[0059] 分周器 92は、 VCO90から出力された周波数変調信号を分周する。分周器 92の 出力端子は、位相比較器 94の一方の入力端子に接続されて 、る。
[0060] 位相比較器 94の他方の入力端子には、分周器 20から出力された分周クロックが入 力されている。位相比較器 94は、分周器 92からの出力信号と分周クロックとに応じて 、分周器 92からの出力信号と分周クロックとの位相差に応じたパルス幅を有する信 号を生成する。位相比較器 94の出力端子は、 LPF96の入力端子に接続されている
[0061] LPF96は、位相比較器 94からの出力信号を直流に平滑ィ匕することによって、位相 比較器 94の出力信号のパルス幅に応じたレベルの信号を生成する。
[0062] このようにして、周波数変調器 52は、分周クロックの周波数に応じた周波数を有す る主搬送波を生成し、且つコンポジット信号のレベルに応じて主搬送波を周波数変 調する。
[0063] 次に、 FMステレオ送信器 10の動作を説明する。まず、 FMステレオ送信器 10に外 部から左側音声信号 Linおよび右側音声信号 Rinが入力されると、オーディオ部 12 によって左側音声信号 Linがプリエンファシスされて、左側信号 Lが生成され、ォー ディォ部 14によって右側音声信号 Rinがプリエンファシスされて、右側信号 Rが生成 される。また、発振部 16では、 19MHzの基準クロック Cが生成されており、この基準 クロック Cが分周されて 38kHzの副搬送波 Wsおよび 20kHzの分周クロックも生成さ れている。
[0064] これらの左側信号 L、右側信号 R、および副搬送波 Wsはステレオ変調器 50に入力 され、マルチプレクサ 54によって左側信号 Lと右側信号 Rとが副搬送波 Wsに基づ ヽ て多重化されて、多重化信号「（L+R) + (L R) cos co t」が生成される。この多重化 信号はミキサ 56に入力され、ミキサ 56によって多重化信号と 19kHzのパイロット信号 Spとが合成されて、コンポジット信号が生成される。
[0065] パイロット信号 Spは位相比較部 60にも入力され、副搬送波 Wsを 1Z2分周した分 周副搬送波 Wsdとパイロット信号 Spとの位相差に応じたパルス幅を有する位相比較 信号 Spcが生成される。この位相比較信号 Spcは移相器 62に入力され、位相比較 信号 Spcのノ ルス幅が基準クロック Cの 1周期より大きいときには、移相器 62内のロッ クディテクタ 80によって HIGHレベルの検出信号が生成される。この検出信号が HI GHレベルであるときには、移相器 62内のカウンタ 82によって基準クロック Cの周期 間隔でカウントされ、このカウント値を表すディジタル信号が生成される。このディジタ ル信号は移相器 62内のシフトレジスタ 84に入力され、ディジタル信号の値に応じた 位相シフト量分、副搬送波 Wsの位相がシフトされて、調整副搬送波 Wsaが生成され る。この調整副搬送波 Wsaは第 2の分周器 64によって 1Z2分周され、パイロット信号 Spが生成される。このように、位相比較部 60、移相器 62、および第 2の分周器 64を 含むループにおける処理によって、パイロット信号 Spの位相がシフトし、パイロット信 号 Spと副搬送波 Wsとの位相差が基準クロック Cの 1周期以下となる（図 3 (a)〜 (d) 参照)。
[0066] ノ ィロット信号 Spと副搬送波 Wsとの位相差が基準クロック Cの 1周期以下となると、 位相比較部 60から出力される位相比較信号 Spcのパルス幅は基準クロック Cの 1周 期以下となり、移相器 62内のロックディテクタ 80から出力される検出信号のレベルは LOWレベルとなる（図 3 (c)〜（e)参照）。その結果、カウンタ 82によってディジタル 信号の値がホールドされ、調整副搬送波 Wsaの位相、すなわちパイロット信号 Spの 位相が固定される。
[0067] 周波数変調器 52では、基準クロック Cに応じた周波数を有する主搬送波が VC09 0から出力され、この主搬送波の周波数は、 VCO90、分周器 92、位相比較器 94、 および LPFを含むループにおける処理によって、ほぼ一定に固定される。この周波 数変調器 52内の VCO90の入力端子 (制御端子）にステレオ変調器 50から出力され たコンポジット信号が入力され、このコンポジット信号の振幅レベルに応じて主搬送波 が周波数変調されて、周波数変調信号が生成される。この周波数変調信号は、増幅 器 24によって増幅された後に、アンテナ 26によって電磁波に変換される。
[0068] 本実施形態のステレオ変調器 50では、位相比較部 60、移相器 62、および第 2の 分周器 64を含むループにおける処理によって、副搬送波 Wsとパイロット信号 Spとの 位相差が小さくなるように、パイロット信号 Spの位相が自立的に調整される。このよう に、本実施形態のステレオ変調器 50によれば、副搬送波 Wsに基づいて多重化され た多重化信号とこの副搬送波 Wsに対して位相差が小さいパイロット信号 Spとが合成 されたコンポジット信号を生成することができる。したがって、 FMステレオ送信器にお いて、このコンポジット信号に基づいて周波数変調信号を送信することにより、 FMス テレオ受信器におけるチャンネルセパレーシヨン特性の低下を低減することができる
[0069] また、本実施形態の FMステレオ変調器 22によれば、副搬送波 Wsに対して位相差 が小さいパイロット信号 Spが合成されたコンポジット信号に応じて主搬送波が周波数 変調されて、周波数変調信号を生成することができる。これにより、 FMステレオ受信 器におけるチャンネルセパレーシヨン特性の低下を低減することができる。
[0070] また、本実施形態のステレオ変調器 50および FMステレオ変調器 22によれば、従 来のように副搬送波 Wsとパイロット信号 Spとの位相差を手作業で調整する必要がな い。また、パイロット信号 Spと副搬送波 Wsとの位相差を自立的に小さくするので、温 度変動などの外的要因によって、副搬送波 Wsとパイロット信号 Spとの位相がずれて しまうことがない。 [0071] (第 2の実施形態）
[0072] 図 5は、本発明の第 2の実施形態に係るステレオ変調器および FMステレオ変調器 を備える FMステレオ送信器の回路図である。 FMステレオ送信器 10Aは、 FMステ レオ変調器 22に代えて FMステレオ変調器 22Aを備えている構成において第 1の実 施形態の FMステレオ送信器 10と異なって!/、る。 FMステレオ送信器 10Aのその他 の構成は、 FMステレオ送信器 10と同様である。
[0073] FMステレオ変調器 22Aは、ステレオ変調器 50に代えてステレオ変調器 50Aを備 えて 、る構成にぉ 、て FMステレオ変調器 22と異なって 、る。 FMステレオ変調器 2 2Aのその他の構成は、 FMステレオ変調器 22と同様である。
[0074] ステレオ変調器 50Aは、位相比較部 60の代わりに位相比較部 60Aを備えており、 第 1の分周器 58および第 2の分周器 64の代わりに分周器 98を備えて 、る点にお ヽ てステレオ変調器 50と異なって 、る。ステレオ変調器 50Aのその他の構成要素は、 ステレオ変調器 50と同様である。以下、第 1の実施形態と異なる点について説明する
[0075] 位相比較部 60Aの一方の入力端子には、第 1の分周器 58を介さずに分周器 18の 出力端子が接続されている。位相比較部 60Aの他方の入力端子には、第 2の分周 器 64を介さずに移相器 62の出力端子が接続されている。したがって、位相比較部 6 OAは、分周器 18から出力された副搬送波 Wsと移相器 62から出力された調整副搬 送波 Wsaとの位相差を表す位相比較信号 Spcを生成する。例えば、位相比較部 60 Aの構成は、図 2に示す位相比較部 60の構成と同一であればよい。
[0076] すなわち、図 2に示した分周副搬送波 Wsd及びパイロット信号 Spを、それぞれ、副 搬送波 Ws及び調整副搬送波 Wsaに読み替える。換言すれば、図 1における位相比 較部 60への 2つ入力信号である分周副搬送波 Wsd及びパイロット信号 Spの周波数 をそれぞれ 2倍にしたもの力 図 5における位相比較部 60Aの 2つの入力信号である 副搬送波 Ws及び調整副搬送波 Wsaとなる力 これらの入力信号の相対関係は、図 1及び図 5において同一である。
[0077] このような位相比較部 60Aは、分周器 18から出力された副搬送波 Wsと移相器 62 力 出力された調整副搬送波 Wsaとに基づ 、て、副搬送波 Wsと調整副搬送波 Wsa との位相差に応じたパルス幅を有する位相比較信号 Spcを生成する。また、位相比 較部 60Aの出力端子は、移相器 62に接続されている。
[0078] 移相器 62の構成は図 4に示したものと同一である。すなわち、移相器 62は、位相 比較部 60Aから出力された位相比較信号 Spcのパルス幅が基準クロックの周期より 大きい場合に、 HIGHレベルの検出信号を出力するロックディテクタ 80と、ロックディ テクタ 80から出力された検出信号が HIGHレベルである場合に、基準クロック Cの周 期間隔でカウントしたカウント値を表すディジタル信号を出力するカウンタ 82と、位相 比較部 60Aから出力された位相比較信号 Spcのノ ルス幅が狭くなるように、カウンタ 82から出力されたディジタル信号の値に応じた位相シフト量分、副搬送波 Wsの位相 をシフトすることによって、調整副搬送波 Wsaを生成するシフトレジスタ 84を有する。
[0079] 移相器 62の出力端子は、分周器 98にも接続されている。分周器 98は、移相器 62 力も出力された調整副搬送波 Wsaを 1Z2分周することによって、パイロット信号 Spを 生成する。分周器 98の出力端子はミキサ 56に接続されており、分周器 98はパイロッ ト信号 Spをミキサ 56へ出力する。
[0080] 本実施形態のステレオ変調器 50Aでは、位相比較部 60Aおよび移相器 62は帰還 回路を構成しており、位相比較部 60Aおよび移相器 62を含むループにおける処理 によって、副搬送波 Wsと調整副搬送波 Wsaとの位相差が小さくなるように、調整副 搬送波 Wsaの位相が調整される。具体的には、位相比較部 60Aおよび移相器 62を 含むループにおける処理によって、副搬送波 Wsと調整副搬送波 Wsaとの位相差が 基準クロック Cの 1周期以下となるように調整副搬送波 Wsaの位相が調整される。この 調整副搬送波 Wsa力も分周器 98によってノ ィロット信号 Spが生成されるので、副搬 送波 Wsとパイロット信号 Spとの位相差が小さくなる。
[0081] このように、本実施形態のステレオ変調器 50Aによれば、位相比較部 60Aおよび 移相器 62を含むループにおける処理と分周器 98とによって、副搬送波 Wsとパイロッ ト信号 Spとの位相差力 S小さくなるように、パイロット信号 Spの位相が自立的に調整さ れる。したがって、本実施形態のステレオ変調器 50Aは、第 1の実施形態のステレオ 変調器 50と同様の利点を有して 、る。
[0082] また、このステレオ変調器 50Aを有する本実施形態の FMステレオ変調器 22Aは、 第 1の実施形態の FMステレオ変調器 22と同様の利点を有している。
[0083] なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である
[0084] 本実施形態では、パイロット信号 Spの位相を調整する回路 (第 1の実施形態:位相 比較部 60、移相器 62、第 1の分周器 58、および第 2の分周器 64、第 2の実施形態： 位相比較部 60A、移相器 62、および分周器 98)を、左右切換方式 (スイッチング方 式ともいう）のステレオ変調器 50および FMステレオ変調器 22に適用した力 この回 路は左右切換方式以外のステレオ変調器および FMステレオ変調器にも適用可能 である。
[0085] また、本実施形態では、位相比較部 60、 60Aは、副搬送波とパイロット信号との位 相差を位相比較信号のパルス幅で表したが、位相比較部は、この位相差を位相比 較信号のパルス幅以外で表してもよい。例えば、位相比較部は、この位相差を位相 比較信号の電圧レベルで表してもよい。この場合、移相器は、ディジタル処理に代え てアナログ処理を行うことによって、パイロット信号の位相を調整すればよい。
[0086] また、本実施形態では、発振部 16の発振周波数を 19MHzとしたが、発振部の発 振周波数は、 38kHzの副搬送波 Wsを生成可能な発振周波数であればこれに限る ものではない。
[0087] また、本実施形態では、分周器 20から出力される分周クロックの周波数を 20kHzと したが、分周クロックの周波数はこれに限るものではな 、。
[0088] 以上、説明したように、上述のステレオ変調器は、和信号及び差信号を副搬送波 W sに基づいて多重化するマルチプレクサ 54と、第 1入力端子 T1及び副搬送波 Wsに 応じた信号 (Ws, Wsd)が入力される第 2入力端子 T2を有する位相比較部 60と、位 相比較部 60の出力 Spcが示す位相差が小さくなるように、副搬送波 Wsの位相をシ フトして第 1入力端子 T1に帰還する移相器 62と、移相器 62の出力端子 T3に接続さ れた分周器 (64, 98)と、マルチプレクサ 54の出力と分周器 (64, 98)の出力を合成 するミキサ 56とを備え、上述の効果を奏する。
産業上の利用可能性
[0089] 本発明は、ステレオ変調器とそれを用いた FMステレオ変調器に利用することがで
8l706lC/900Zdf/X3d 81 S600滅 OOZ OAV

Claims

請求の範囲
[1] 左側信号と右側信号との和を表す和信号と、該左側信号と該右側信号との差を副 搬送波で振幅変調した差信号とを、該副搬送波に基づいて多重化することによって 、多重化信号を生成するマルチプレクサと、
前記マルチプレクサから出力された前記多重化信号とパイロット信号とを合成する ことによって、コンポジット信号を生成するミキサと、
前記副搬送波を 1Z2分周することによって、分周副搬送波を生成する第 1の分周 器と、
前記第 1の分周器から出力された前記分周副搬送波と前記パイロット信号との位相 差を表す位相比較信号を生成する位相比較部と、
前記位相比較部から出力された前記位相比較信号に基づ！/ヽて、前記位相差が小 さくなるように前記副搬送波の位相を調整した調整副搬送波を生成する移相器と、 前記移相器力 出力された前記調整副搬送波を 1Z2分周することによって、前記 ノ ィロット信号を生成する第 2の分周器と、
を備えるステレ才変調器。
[2] 前記位相比較部は、前記第 1の分周器力 出力された前記分周副搬送波と前記パ ィロット信号との位相差に応じたパルス幅を有する位相比較信号を生成し、
前記移相器は、
前記位相比較部カゝら出力された前記位相比較信号の前記パルス幅が基準クロック の周期より大きい場合に、第 1のレベルの検出信号を出力するロックディテクタと、 前記ロックディテクタから出力された前記検出信号が第 1のレベルである場合に、前 記基準クロックの周期間隔でカウントしたカウント値を表すディジタル信号を出力する カウンタと、
前記位相比較部から出力された前記位相比較信号の前記パルス幅が狭くなるよう に、前記カウンタから出力された前記ディジタル信号の値に応じた位相シフト量分、 前記副搬送波の位相をシフトすることによって、前記調整副搬送波を生成するシフト レジスタと、
を有する請求項 1に記載のステレオ変調器。
[3] 左側信号と右側信号との和を表す和信号と、該左側信号と該右側信号との差を副 搬送波で振幅変調した差信号とを、該副搬送波に基づいて多重化することによって 、多重化信号を生成するマルチプレクサと、
前記マルチプレクサから出力された前記多重化信号とパイロット信号とを合成する ことによって、コンポジット信号を生成するミキサと、
前記副搬送波と調整副搬送波との位相差を表す位相比較信号を生成する位相比 較部と、
前記位相比較部から出力された前記位相比較信号に基づ！/ヽて、前記位相差が小 さくなるように前記副搬送波の位相を調整した前記調整副搬送波を生成する移相器 と、
前記移相器力 出力された前記調整副搬送波を 1Z2分周することによって、前記 パイロット信号を生成する分周器と、
を備えるステレ才変調器。
[4] 前記位相比較部は、前記副搬送波と前記調整副搬送波との位相差に応じたパル ス幅を有する位相比較信号を生成し、
前記移相器は、
前記位相比較部カゝら出力された前記位相比較信号の前記パルス幅が基準クロック の周期より大きい場合に、第 1のレベルの検出信号を出力するロックディテクタと、 前記ロックディテクタから出力された前記検出信号が第 1のレベルである場合に、前 記基準クロックの周期間隔でカウントしたカウント値を表すディジタル信号を出力する カウンタと、
前記位相比較部から出力された前記位相比較信号の前記パルス幅が狭くなるよう に、前記カウンタから出力された前記ディジタル信号の値に応じた位相シフト量分、 前記副搬送波の位相をシフトすることによって、前記調整副搬送波を生成するシフト レジスタと、
を有する請求項 3に記載のステレオ変調器。
[5] 和信号及び差信号を副搬送波に基づいて多重化するマルチプレクサと、
第 1入力端子及び前記副搬送波に応じた信号が入力される第 2入力端子を有する 位相比較部と、
前記位相比較部の出力が示す位相差力 、さくなるように、前記副搬送波の位相を シフトして前記第 1入力端子に帰還する移相器と、
前記移相器の出力端子に接続された分周器と、
前記マルチプレクサの出力と前記分周器の出力を合成するミキサと、
を備えるステレ才変調器。
[6] 請求項 1に記載のステレオ変調器と、
前記ステレオ変調器から出力されたコンポジット信号に応じて主搬送波を周波数変 調することによって、周波数変調信号を生成する周波数変調器と、
を備える FMステレオ変調器。
[7] 請求項 3に記載のステレオ変調器と、
前記ステレオ変調器から出力されたコンポジット信号に応じて主搬送波を周波数変 調することによって、周波数変調信号を生成する周波数変調器と、
を備える FMステレオ変調器。
[8] 請求項 5に記載のステレオ変調器と、
前記ステレオ変調器の前記ミキサから出力されたコンポジット信号に応じて主搬送 波を周波数変調することによって、周波数変調信号を生成する周波数変調器と、 を備える FMステレオ変調器。
PCT/JP2006/319048 2005-09-30 2006-09-26 ステレオ変調器およびそれを用いたｆｍステレオ変調器 WO2007040095A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-287195 2005-09-30
JP2005287195A JP3968450B2 (ja) 2005-09-30 2005-09-30 ステレオ変調器およびそれを用いたｆｍステレオ変調器

Publications (1)

Publication Number Publication Date
WO2007040095A1 true WO2007040095A1 (ja) 2007-04-12

Family

ID=37906138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/319048 WO2007040095A1 (ja) 2005-09-30 2006-09-26 ステレオ変調器およびそれを用いたｆｍステレオ変調器

Country Status (3)

Country Link
JP (1) JP3968450B2 (ja)
TW (1) TW200746697A (ja)
WO (1) WO2007040095A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936228B2 (en) 2005-12-06 2011-05-03 Rohm Co., Ltd. Frequency modulator and FM transmission circuit using the same
US8385556B1 (en) * 2007-08-17 2013-02-26 Dts, Inc. Parametric stereo conversion system and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50120201A (ja) * 1974-03-05 1975-09-20
JPS5459004A (en) * 1977-10-20 1979-05-12 Nippon Gakki Seizo Kk Fm stereo modulating system
JPS5744350A (en) * 1980-08-29 1982-03-12 Nec Corp Stereophonic signal generator
JPS61192138A (ja) * 1985-02-20 1986-08-26 Nec Ic Microcomput Syst Ltd ステレオ変調回路
JPH05327488A (ja) * 1992-05-19 1993-12-10 Hitachi Ltd 位相同期回路における同期外れ検出回路
JPH06261012A (ja) * 1993-03-05 1994-09-16 Nissan Motor Co Ltd 多重変調回路
JPH09512966A (ja) * 1994-02-15 1997-12-22 ランバス・インコーポレーテッド 遅延ロック・ループ
JP2003218692A (ja) * 2002-01-28 2003-07-31 Sanyo Electric Co Ltd ディレイロックドループ回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50120201A (ja) * 1974-03-05 1975-09-20
JPS5459004A (en) * 1977-10-20 1979-05-12 Nippon Gakki Seizo Kk Fm stereo modulating system
JPS5744350A (en) * 1980-08-29 1982-03-12 Nec Corp Stereophonic signal generator
JPS61192138A (ja) * 1985-02-20 1986-08-26 Nec Ic Microcomput Syst Ltd ステレオ変調回路
JPH05327488A (ja) * 1992-05-19 1993-12-10 Hitachi Ltd 位相同期回路における同期外れ検出回路
JPH06261012A (ja) * 1993-03-05 1994-09-16 Nissan Motor Co Ltd 多重変調回路
JPH09512966A (ja) * 1994-02-15 1997-12-22 ランバス・インコーポレーテッド 遅延ロック・ループ
JP2003218692A (ja) * 2002-01-28 2003-07-31 Sanyo Electric Co Ltd ディレイロックドループ回路

Also Published As

Publication number Publication date
JP3968450B2 (ja) 2007-08-29
TW200746697A (en) 2007-12-16
JP2007103986A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
RU95119833A (ru) Усилитель мощности, объединенный с контроллером амплитудной модуляции и контроллером фазовой модуляции
JPH06502977A (ja) デジタル伝送装置および直接変換レシーバ
US4908860A (en) System for the secret transmission of audio signals and television receiver for receiving such signals
WO2007040095A1 (ja) ステレオ変調器およびそれを用いたｆｍステレオ変調器
CA1244895A (en) Single-sideband modulation method, single-sideband modulator and broadcast transmitter
JPS59117341A (ja) ステレオホニツク受信装置
JPS6034299B2 (ja) 通信方式
US4679238A (en) Method and system for signalling additional information by AM medium wave broadcasting
JP2009027685A (ja) Ｆｍステレオ送信機およびそのデジタル化された周波数変調ステレオ多重化回路
US20070203596A1 (en) Fm transmission
CA1289654C (en) 4.5 mhz (intercarrier) fm modulator
CN112968857A (zh) 一种海事中频发射机射频激励器
JP3859767B2 (ja) Ｆｍステレオ送信機
SE429704B (sv) Sett for kodsignalering i en fm-rundradioanleggning samt mottagare och sendare i en rundradioanleggning for utforande av settet
KR20070082856A (ko) Ｆｍ송신기 및 이를 이용한 소형 전자기기
JPS5944828B2 (ja) Ｆｍ受信機
JP2006262521A (ja) Ｆｍステレオ送信用回路
US6163229A (en) Frequency generator for generating two independent FSK signals
KR820001531B1 (ko) 무선방송 시스템용 수신기
KR200402073Y1 (ko) 외부 클럭을 이용한 에프엠 송신 모듈
JPH0424669Y2 (ja)
JPH0464217B2 (ja)
JP3253897B2 (ja) Ｆｍトランスミッタ
JP2006262525A (ja) 自動車音響システム
SU1450120A1 (ru) Совместима система стереофонического вещани

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06810573

Country of ref document: EP

Kind code of ref document: A1