WO2006137303A1

WO2006137303A1 - 半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置及び集積回路

Info

Publication number: WO2006137303A1
Application number: PCT/JP2006/311913
Authority: WO
Inventors: Kenzo Ishibashi; Hisashi Senga; Takeharu Yamamoto
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-06-20
Filing date: 2006-06-14
Publication date: 2006-12-28
Also published as: US20100142336A1; US8036254B2; JPWO2006137303A1

Abstract

　カソード駆動型の半導体レーザ駆動回路の出力電圧を最低限にして、駆動回路部の消費電力を抑え、光ヘッドまたは光ディスク装置の発熱を低減する。本発明の半導体レーザ駆動回路は、従来の構成に加え、半導体レーザ（１）のカソード電圧（Ｖｏｕｔ）を測定し、前記カソード電圧（Ｖｏｕｔ）が所定レベルになるようにアノード電圧（Ｖｌｄ）を制御することによって、半導体レーザ駆動回路の出力電圧を所定レベルにし、駆動回路の消費電力を下げ、光ヘッドまたは光ディスク装置の温度上昇を最小限に抑えることができる。

Description

明細書

半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光デイスク装置及び集積回路

技術分野

[0001] 本発明は、半導体レーザの駆動における消費電力を低減する半導体レーザ駆動回路およびそれを備えた光ディスク装置、集積回路に関するもので、特に青色の半導体レーザを使い光ディスクに高密度かつ高速にデータを記録再生するのに好適な半導体レーザ駆動回路およびそれを備えた光ディスク装置、集積回路である。背景技術

[0002] 近年、青色の高出力半導体レーザが開発され、この短波長のレーザ光を用いた光ディスクの高密度記録技術が開発され実用されている。青色半導体レーザは、原理的に従来の赤色半導体レーザより順方向電圧が大きいため、順方向電流が同じであれば消費電力が大きくなり、発熱量も大きくなる。その結果、青色半導体レーザを光ヘッドに搭載すると、発熱による温度上昇が大きいため、光ヘッド内の他のブロックの電力低減や放熱の改善が重要な課題になってきている。

従来、光ディスク装置に用いられる半導体レーザ駆動回路の低消費電力化に関しては、音楽再生専用の MD装置などで、半導体レーザと DC— DCコンバータを直接接続して、半導体レーザの光出力のモニタ結果に基づいてフィードバックをかける方式が用いられている。この方法は、半導体レーザと DC— DCコンバータの直列電圧降下が最も少なぐし力も DC— DCコンバータは電圧レギユレータのような電圧降下ロスが少ないので、省電力面では理想的な方式といえる。し力し、この方式は、再生力記録に切り替えるときの応答速度が不十分なため、そのままでは記録型に向かないという課題がある。

特許文献 1の半導体レーザ駆動回路は、その応答速度を改良した例である。特許文献 1には、力ソードを接地した半導体レーザのアノードに流れる電流量を制御することにより半導体レーザの制御を行う「アノード駆動型」の半導体レーザ駆動回路が開示されている。半導体レーザの順方向電圧（以下、「Vop」という。なお、ここではァノード電圧と等しい。）は、半導体レーザごとにばらつき、また半導体レーザの順方向電流（If)の値によっても変化するので、 Vopが所定値以下の場合には、 DC— DCコンバータの出力電圧を低下させることで半導体レーザ駆動回路に引加される電圧を低下させ、無駄な電力消費を抑えている。すなわち、 Vopが所定値以下の場合には DC— DCコンバータの出力電圧をあらカ^め定めた低い電圧に切り替え、記録パヮ一と再生パワーを高速に切り替えしつつ、低電力の半導体レーザ駆動回路を実現している。

また、特許文献 2には、省電力目的のアノード駆動型の半導体レーザ駆動回路が開示されている。特許文献 2の半導体レーザ駆動回路では、回路電圧を正確に測定するため、 DC— DCコンバータの出力電圧および、レベルシフト回路とピークホールド回路とを通して Vopをそれぞれ測定して、その差を演算して半導体レーザ駆動回路にかかる電圧を測定し、その結果に基づいて DC— DCコンバータの出力電圧を制御している。

また、特許文献 3には、アノード駆動型の半導体レーザ駆動回路が開示されている。特許文献 3の半導体レーザ駆動回路では、青色半導体レーザの Vopをピークホールド回路、積分回路などを通して測定して、その電圧に半導体レーザ駆動回路に必要な電圧を加算した電圧が出力されるように、 DC— DCコンバータの出力電圧を制御している。

特許文献 1 :特開 2000— 244052号公報

特許文献 2 :特開 2002— 158395号公報

特許文献 3 :特開 2002— 260266号公報

発明の開示

(発明が解決しょうとする課題）

青色半導体レーザの順方向電圧は、原理的に赤色半導体レーザより高ぐ実用的には 4〜6 [V]程度必要であり、寿命末期には 7 [V]程度が必要とされる。これを背景技術で説明した従来例のようなアノード駆動型で実現しょうとすると、駆動電圧をさらに 2 [V]程度高くする必要があり、結果的に、半導体レーザ駆動回路に求められる電圧は 9 [V]程度と非常に高くなる。しかし、光ディスク装置のような民生用機器の駆動系装置に使用される半導体を製造するための主流半導体プロセス技術では、現状の耐圧が約 6〜7 [V]である。今後、さらなる微細化および高耐圧化を実現する半導体プロセス技術の進歩が期待できなレ、ことを考慮すると、電圧 9 [V]以上で動作する回路の集積化は現実的でない。

また、本発明の目的である消費電力の低減に対しても、電源電圧が上がると消費電力が上がるので不利になる。

さらに、従来例のアノード駆動型の半導体レーザ駆動回路は、高速化の面でも有利とは言えない。半導体レーザ駆動回路の出力トランジスタ（M〇S FETまたはバイポーラトランジスタ）として、一般に n型トランジスタ（nチャネル型 M〇S FET又は np _n型バイポーラトランジスタ）より動作が遅レ、p型トランジスタ（pチャネル型 MOS FET 又は pnp型バイポーラトランジスタ）を使用せざるを得ないためである。仮に工夫して _n型トランジスタで半導体レーザ駆動回路を構成できたとしても、半導体レーザ駆動回路に必要な駆動電圧は 2 [V]程度高くなり、さらに半導体レーザ駆動回路の高耐圧化が必要となり、消費電力も増すという欠点が生ずる。

以上のことから、青色半導体レーザを高速に駆動し、かつ半導体レーザ駆動回路（特に制御部）を低耐圧の安価な半導体プロセスで集積するためには、従来のァノード駆動型の半導体レーザ駆動回路ではなぐ青色半導体レーザのアノードに半導体レーザ駆動回路を動作させる電圧とは異なる高電圧を加え、半導体レーザのカソードでの電流量を制御する「力ソード駆動型」の半導体レーザ駆動回路を用いるのが好ましいと言える。動作時の半導体レーザの力ソードの電圧は、アノードの電圧力 Vo p分だけ低下した値になるので、半導体レーザ駆動回路そのものの駆動電圧を 5 [V] 以下にできるので集積化に好都合である。また、力ソード駆動型の半導体レーザ駆動回路にすることで、半導体レーザ駆動回路の制御部の消費電力も減らすことができる。

し力、しながら、前述したアノード駆動型の半導体レーザ駆動回路を、そのままカソード駆動型の半導体レーザ駆動回路に適用しょうとすると、レ、くつか課題が発生する。前述した 3例の半導体レーザ駆動回路は、半導体レーザの順方向電圧 Vopの測定を基本としている力力ソード駆動型の半導体レーザ駆動回路では、半導体レーザの力ソードが接地されていないため、 Vopを直接測定することはできなレ、。よって、半導体レーザのアノード電圧と力ソード電圧をそれぞれ測定して Vopを演算する必要があり、回路が複雑となる。また、回路が複雑になるだけでなぐ青色半導体レーザのアノード電圧を直接測定するには、少なくとも寿命末期の 7 [V]以上の耐圧の測定回路が必要となるので実用上問題となる。外部で降圧して測定できたとしても、 ICにしたときには、 ICに専用のピン (端子）が 1本増えてしまう。よって、アノード駆動型の半導体レーザ駆動回路を力ソード駆動型の半導体レーザ駆動回路に適用するには、根本的な改良、改善が不可欠と考えられる。

本発明は、力ソード駆動型半導体レーザ駆動回路における消費電力の低減を図る際の以上のような課題を、簡易な回路構成で、低耐圧の回路を使いながら解決を図ろうとするものである。これによつて、光ヘッドおよび Zまたは光ディスク装置全体の消費電力の増大と発熱による温度上昇を抑えて、半導体レーザの寿命や動作信頼性などを向上できる。また、青色の半導体レーザ駆動回路が組み込まれた光ヘッドの消費電力を抑えることは、光ディスクの高倍速記録などで高パワーを出しやすいという利点を保持しつつ、放熱等の対策を軽減できるので装置の小型化や廉価化を実現できる。

(課題を解決するための手段）

前記従来の課題を解決するために、第 1の本発明は、電圧源と、駆動部と、測定部と、電圧制御部とを備える半導体レーザ駆動回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザの力ソードに接続され半導体レーザから電流の吸い込み量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザの力ソードに接続され力ソード電圧を測定する。電圧制御部は、電圧源に接続され、力ソード電圧を第 1のレベル以上になるように制御する。

この半導体レーザ駆動回路によれば、半導体レーザの駆動部の電圧、すなわち半導体レーザの力ソード電圧を、駆動部が動作できる最低レベル以上の所定レベルに制御できるので、駆動部による消費電力を抑えることができ、半導体レーザ駆動回路全体の発熱および温度上昇を防止できる。なお、「第 1のレベル」とは、駆動部の動作が保証される最小電圧の電圧レベルをレ、う。

第 2の発明は、第 1の発明であって、電圧源は、第 1の抵抗と第 2の抵抗とを含み、アノード電圧を第 1の抵抗と第 2の抵抗とで抵抗分割した分圧点の参照電圧と、第 1 の基準電圧とが同じになるようにアノード電圧をフィードバック制御する DC— DCコンバータまたは電圧レギユレータを有する。電圧制御部は、分圧点からの電流量を調整することによってアノード電圧を可変する。なお、「電流量を調整する」には、シンク電流又はソース電流により電流量を増減させるという概念が含まれる。

これによれば、電圧源から供給される半導体レーザのアノード電圧の可変範囲、可変ステップを第 1の抵抗の抵抗値と第 2の抵抗の抵抗値との設定により決定することができるので、汎用の可変型電圧制御 ICを利用し、簡単に半導体レーザ駆動回路を実現すること力 Sできる。

第 3の発明は、第 2の発明であって、電圧制御部の制御出力端子と分圧点との間に設けた第 3の抵抗と、制御出力端子と第 2の基準電圧を発生させる電源との間に設けたに第 4の抵抗とによって、電圧源の出力電圧の電圧を可変するための単位ステツプの量が調整される。

これによれば、第 3の抵抗と第 4の抵抗とを設けることで、第 1の抵抗と第 2の抵抗との分圧点に実質的に電流を供給することができ、たとえ汎用の可変型電圧制御 IC等の推奨分割抵抗値が異なってレ、ても、 Dレンジおよび分解能が同じ電圧制御部を使つて、同じ電圧制御レンジおよび分解能が実現できる。これは、電圧制御部を集積回路化しても、同じ IC等で異なる構成の電圧源を制御できるので実用性は高レ、。第 4の発明は、第 1から第 3のいずれかの発明であって、測定部は、半導体レーザの力ソード電圧の電圧値または力ソード電圧を分圧した電圧値と、第 3の基準電圧の電圧値とを比較する比較部を有する。

これによれば、抵抗を個別部品として配置すれば、測定部に低耐圧の回路が使える。特に青色半導体レーザの Vopが高いため、低耐圧プロセスで測定部を ICに集積するには有効である。

第 5の発明は、第 4の発明であって、測定部は、比較部により取得された、半導体レ一ザのパルス発光時における力ソード電圧のボトム値の比較結果を、記憶する記憶部をさらに有する。

これによれば、パルス変調しているときの半導体レーザの力ソード電圧の最小値を安価かつ容易にし力も高速に検出することができる。

第 6の発明は、第 1の発明であって、電圧源、駆動部、測定部、及び電圧制御部の、一部または全部を集積回路として備える。

これによれば、本発明における低電力化の利点を安価に大量に供給することが可肯になる。

第 7の発明は、電圧源と、駆動部と、測定部と、電圧制御部とを有する半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザの力ソードに接続され半導体レーザから電流を吸い込み、電流量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザの力ソード電圧を測定する。電圧制御部は、力ソード電圧を第 1のレベル以上になるように電圧源に接続されァノード電圧を制御する。なお、「第 1のレベル」とは、第 1の発明での「第 1のレベル」と同様である。

この光ディスク装置によれば、光ディスクに情報を記録'再生するための半導体レーザ駆動回路の消費電力をできるだけ少なくすることができ、光ヘッドや光ディスク装置の発熱を抑えることができる。

また、半導体レーザの温度上限が決まっている場合には、光ヘッド自体の温度上昇が抑えられるので、高い出力パワーが必要とされる高倍速記録の実現化や、ドライブ装置の小型化'薄型化、さらには光ディスク装置を使う環境温度の許容値を上げることなどができ、その利点は大きい。

第 8の発明は、第 7の発明であって、電圧制御部は、光ディスクの情報再生を停止しているときは、アノード電圧を第 2のレベルよりも小さい電圧レベルに設定する。なお、「第 2のレベル」とは、例えば、駆動部を構成する回路の耐圧レベルをいう。これによれば、半導体レーザ駆動回路の出力端子の電圧すなわち半導体レーザの力ソード電圧を低く抑えることができ、汎用の低耐圧の半導体プロセス技術で信頼性の十分な半導体レーザ駆動回路を実現することができる。第 9の発明は、第 7又は第 8の発明であって、電圧制御部は、再生動作から記録動作に移行する前に、あら力じめアノード電圧を第 3のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、アノード電圧を第 3のレベルに下げるなお、「第 3のレベル」とは、例えば、半導体レーザの再生時の出力パワーを確保するために必要な最小の力ソード電圧の電圧レベルをレ、う。

これによれば、光ディスク装置における半導体レーザ駆動回路の出力電圧を、ともに最小限のレベルにできるので、低電力化が効率よく行える。

第 10の発明は、第 7から第 9のいずれかの発明であって、測定部は、半導体レーザの力ソード電圧の電圧値または力ソード電圧を分圧した電圧値と第 4の基準電圧の電圧値とを比較する比較部と、比較部により取得された、半導体レーザのパルス発光時における力ソード電圧のボトム値の比較結果を、記憶する記憶部とを備える。測定部は、記録動作中に半導体レーザのピークパワーに対応する力ソード電圧を選択的に測定する。なお、「選択的に測定する」とは、例えば、一定期間に出現する複数の極小値の中から最小値を選択して測定することをレ、う。

この発明では、記録動作中に、半導体レーザがマルチパルス変調されたレーザ光を発光する場合、半導体レーザのピークパワーに対応する力ソード電圧が極小値として複数回出現するので、その力ソード電圧の極小値の中から力ソード電圧の最小値を選択し、測定部で測定することができる。したがって、記録中のピークパワー発光時における半導体レーザ駆動回路の出力電圧 (力ソード電圧）の最低値を正確に測定できる。

第 11の発明は、電圧源と、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザの力ソードに接続され半導体レーザから電流の吸い込み量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザの力ソードに接続され、半導体レーザの力ソード電圧を測定する。

第 12の発明は、第 11の発明であって、力ソード電圧が第 1のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。なお、「第 1のレベル」とは、第 1の発明での「第 1のレベル」と同様である。この集積回路であれば、外部付カ卩回路を用いることなく消費電力を抑える半導体レ一ザ駆動回路を構成することが出来る。

第 13の発明は、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。駆動部は、半導体レーザの力ソードに接続され半導体レーザから電流の吸い込み量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザの力ソードに接続され、半導体レーザの力ソード電圧を測定する。

第 14の発明は、第 13の発明であって、力ソード電圧が第 1のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。請求項 13に記載の集積回路。第 1の発明での「第 1のレベル」と同様である。

第 13及び第 14の発明の集積回路によれば、電圧源を含まないので、電圧源からの電源ノイズ等の影響を受けにくい集積回路を実現することができる。また、電圧源を含まないため、汎用の低耐圧の半導体プロセス技術で集積回路を実現できる。

(発明の効果）

本発明の力ソード駆動型の半導体レーザ駆動回路によれば、出力電圧（半導体レ一ザの力ソード電圧）だけを測定し、半導体レーザのアノード電圧を制御する構成とすることにより、消費電力とそれによる発熱が少なぐ信頼性に富む安価な半導体レ一ザ駆動回路並びにそれを備えた光ディスク装置及び集積回路が提供できる。図面の簡単な説明

園 1]本発明の実施の形態における半導体レーザ駆動回路のブロック図

園 2]実施の形態における半導体レーザ駆動部 3 (LDD)の具体例を示す図園 3]実施の形態における出力電圧検出部 7 (Vdet)の具体例を示す図

[図 4]実施の形態における電圧制御部 8 (DAC)の具体例を示す図

[図 5]実施の形態における可変電圧源 (PWR)の第 1の具体例を示す図

[図 6]実施の形態における可変電圧源 (PWR)の第 2の具体例を示す図

園 7]記録再生時の力ソード電圧 Voutの動作タイミング図（電圧制御なし）園 8]記録再生時の力ソード電圧 Voutの動作タイミング図（電圧制御有り）

[図 9]光ディスク装置のブロック図

符号の説明 1 半導体レーザ (LD)

2 可変電圧源（PWR)

3 半導体レーザ駆動部（LDD)

4 半導体レーザパワー制御部（LPC)

5 pinフォトダイオード

6 前光モニタ部（FMdet)

7 出力電圧検出部 (Vdet)

8 電圧制御部（DAC)

9 温度センサ (Temp)

Vld アノード電圧

Vout 力ソード電圧（出力電圧）

RDDAC 再生電流源

BSDAC バイアス電流源

PKDAC ピーク電流源

Q31 , Q32 トランジスタ

71 , 72 力ソード電圧 Vout分割抵抗

73 コンノレータ

74 基準電圧源

75, 76 NANDゲート

81 電流源

82, 82G トランジスタ

83, 83G 抵抗

84, 84G スィッチ

100 光ディスク装置

2a 電圧レギユレータ

Rl， R2 アノード電圧 Vld分割抵抗 2b 昇圧型 DC— DCコンバータ R3, R4 Vld制御抵抗発明を実施するための最良の形態

以下本発明の実施の形態について、図面を参照しながら説明する。以下で説明する半導体レーザ駆動回路は、例えば、図 9に示すように記録再生型あるいは再生専用型の光ディスク装置 100に内蔵されているものである。なお、図 9は、光ディスク装置 100の主要な部分のみを図示している。図 9を用いて、光ディスク装置の記録動作及び再生動作について簡単に説明する。情報の記録再生時には、半導体レーザ 1 力記録又は再生に応じた強度のレーザ光が出射され、そのレーザ光は、コリメータレンズ 91で平行光に変換される。平行光に変換されたレーザ光の大部分は、偏光ビ一ムスプリッタ 93で反射し、対物レンズ 92の方向へ導かれ、対物レンズ 92を通過し、光ディスク DSC上の領域に照射され、情報の記録、再生が行われる。一方、コリメ一タレンズ 91で平行光に変換された若干のレーザ光は、偏光ビームスプリッタ 93を透過し、集光レンズ 94で集光され、 pinフォトダイオード 5で受光され、記録時又は再生時のレーザ光の強度の検出が行われる。

以下、半導体レーザ駆動回路について説明する。なお、特に断りのない限り、出力電圧は半導体レーザの力ソード電圧と等しいものとして説明を進める。

図 1は、本発明の実施の形態における半導体レーザ駆動回路のブロック図である。図 1において、 1は半導体レーザ、 2は半導体レーザ 1のアノードに電圧を供給する可変電圧源で、可変電圧源 2は電源電圧 Vccから電圧供給を受け、 VLD端子にァノード電圧 Vldを出力する。半導体レーザ 1の力ソードは出力端子 VOUTから半導体レーザ駆動部 3によって電流が吸い込まれる（半導体レーザ駆動部 3により半導体レ一ザ 1の力ソードに流れる電流量を制御する）ことによって発光する。半導体レーザ 1 の光強度はシンク電流 lopによって半導体レーザパワー制御部 4によって制御される。光ディスク装置での具体例では、再生時には半導体レーザ駆動部に内蔵された高周波モジュール（不図示）で変調された電流がシンク電流 lopとして流され、半導体レ一ザ 1の再生パワーレベルが得られる。記録時には記録マーク、スペースの形状に対応してパルス変調された電流がシンク電流 lopとして流され、半導体レーザ 1の記録パワーレベルが得られる。半導体レーザの再生パワーレベル及び記録パワーレべノレは、テスト発光や、パルス波形のサンプリングによってフィードバック制御される。半導体レーザ 1の光強度は、半導体レーザ 1で発光された光が pinフォトダイオード 5で受光され、半導体レーザ 1からの光の強度に応じた電流が pinフォトダイオード 5 に流れるので、その電流が前光モニタ部 6で電流電圧変換され半導体レーザパワー制御部 4に光強度 (パワー）情報として送られることで検出される。出力端子 VOUT の電圧は、出力電圧検出部 7で力ソード電圧 Voutとして検出される。半導体レーザパワー制御部 4は、通常の光強度の制御に加えて、出力電圧検出部 7から受け取る力ソード電圧 Voutの電圧値が、半導体レーザ駆動部 3の最低動作電圧 Vminを下回らないように、電圧制御部 8の VCON端子を介して可変電圧源 2のアノード電圧 VI dを制御するものである。通常は、半導体レーザ駆動部 3の消費電力を抑えるために、力ソード電圧 Voutが Vminと同じになるように制御する。 9は温度センサであり、光ヘッドの温度によって変化する半導体レーザ 1の直流抵抗 Rsおよび Zまたは Vmin の値を、半導体レーザパワー制御部 4がテーブル参照するために使う。

以上のブロックの構成要素は、可変電圧源 2および半導体レーザパワー制御部 4 以外は、基本的に光ヘッド（図 9の 96の部分に相当）に搭載されている。可変電圧源には汎用の電圧レギユレータまたは DC— DCコンバータなどが好適で、実装スぺース、電力消費やノイズなどを考慮すると光ヘッド外に置くのが好ましい。また、半導体レーザパワー制御部 4の機能は、その一部又は全部がソフトウェアによりマイコンあるいは DSP (デジタル信号プロセッサ）を制御することで実現され、そのマイコンあるいは DSPは、いわゆる光ディスク装置のコントローラ（例えば、図 9の 90に相当）として集積されることが多いので、半導体レーザパワー制御部 4を実現する要素（その機能の一部又は全部を実現する、例えば、マイコン、 DSP、又はそれを集積したコント口ーラ）は、通常、光ヘッド外に置かれる。なお、電圧制御部 8を、前記光ヘッド外に置くことも可能であるが、半導体レーザ駆動部 3と出力電圧検出部 7と共に ICや LSIとし集積すれば、半導体レーザパワー制御部 4に新規な回路を追加することなく本発明の省電力化を実現できる。すなわち、電圧制御部 8、半導体レーザ駆動部 3、出力電圧検出部 7は、個別に 1チップの IC又は LSIに集積されることで実現されてもよいし、それらの一部または全部を含むように 1チップの IC又は LSIに集積されることで実現されてもよレ、。 VCON端子以外は各ブロックとの通信は基本的にシリアル転送等で実現できるので、 VCON端子の追加と制御ソフトウェアの変更のみで本発明の効果を享受すること力 Sできる。

以上ブロック図で構成を示した力光ディスク装置としての動作説明は、図 7および図 8で説明するが、その前に各要素の具体例を説明する。

図 2は、半導体レーザ駆動部 3の具体例である。この具体例では、例えば相変化書き換え型の基本的な光ディスクの記録再生用途を想定し、半導体レーザ 1の出力において、再生パワー、バイアスパワー、ピークパワーを出すため、それぞれ電流源 R DDAC、 BSDAC、 PKDACを備える。電流源 RDDAC、 BSDAC、 PKDACのそれぞれの電流量は、半導体レーザパワー制御部 4力、ら端子 RDcont、 BScont、 PK contにそれぞれ入力される制御信号により制御される。光ディスクへの記録時には、電流源 BSDACおよび PKDACは、それぞれスィッチ BSSWおよび PKSWによって切り替えられる。各電流源はたとえば電源電圧 Vcc (5 [V] )から電流供給される。それぞれの電流はトランジスタ Q31のコレクタ端子に加算される。加算された電流は、トランジスタ Q31とトランジスタ Q32とから構成されるカレントミラー回路により、トランジスタ Q32のコレクタ電流として、供給され、 lopとして出力端子 VOUTを介して半導体レーザ 1の力ソードから引き込まれる電流となる。カレントミラー回路は、消費電流低減のためトランジスタ Q31とトランジスタ Q32の電流比をたとえば 1： 50程度になるように構成される。力ソード電圧 Voutは、半導体レーザのアノード電圧 Vldから順方向電流が lopのときの順方向電圧 Vopを差し引いたもので決まる。光ディスク装置の再生時と記録時では lopの値が異なるので、力ソード電圧 Voutも再生時と記録時とで異なる。記録時、特に PKSWと BSSWがオン状態であるときに力ソード電圧は低くなる。半導体レーザ 1の直列抵抗 Rsと lopの積が Vopであり、半導体レーザ 1の置かれた環境が低温であるほど Rsが大きくなり、順方向電圧 Vopも大きくなるので力ソード電圧 Voutは小さくなる。可変電圧源 2から出力されるアノード電圧は、以上の特性を考慮して制御する。なお、ここで示す lopおよび Vopは、半導体レーザの定格出力時の電流、電圧ではなぐ実際に流す順方向電流とそれによつて決まる順方向電圧である。

図 3は、出力電圧検出部 7の具体例である。半導体レーザ駆動部 3に集積することを前提として、簡単な構成となっている。まず、力ソード電圧 Voutを抵抗 71と抵抗 72 とで分圧して、電圧 Vinを導く。抵抗値は電流を抑えるため、 1〜： !Ok Q程度と高めにするのが好ましい。抵抗分割するのは、可変電圧源 2のアノード電圧 Vldをたとえば 8

[V]としたときに、半導体レーザ 1の lopが 0とすると Vop = 0となり、結果的に Vin端子に電圧が 8 [V]印加されてしまうので、出力電圧検出部 7を IC等に集積した場合に

IC等が破壊されるのを防ぐためである。抵抗 71、 72を入れることで制御ソフトウェアのバグや、ハードウェアの故障が発生した場合であっても _IC等の破壊を簡単に防止すること力 Sできる。抵抗 71と抵抗 72を同じ抵抗値をもつものにしておけば、分圧効果で電圧 Vinはアノード電圧 Vldの半分である 4 [V]になる。さらに、抵抗値によって半導体レーザ 1に順方向電流 lopがある程度流れるので、半導体レーザ 1に順方向電圧が発生し、力ソード電圧 Voutは前述の 4[V]より十分低く抑えられる。この電圧低減効果を優先する場合には、抵抗による消費電力を多少犠牲にして、抵抗値を低めに設定する必要がある。実際は、半導体レーザ 1の発光前にアノード電圧 Vld = 0としておき、半導体レーザ 1の力ソードに流れる電流 lopの電流量を増加させながらァノード電圧を 0から順次上げることが確実にできれば、 ICの保護は可能である。

Vinは、例えば、比較的少ない段数の可変型の基準電圧源 74と「比較部」としてのコンパレータ 73において比較され、例えば、 NANDゲート 75と 76で構成される、「記憶部」としての RSフリップフロップの XSET端子に入力される。可変段数を落とすのは、 ICを安価にするためである。 RSフリップフロップのフリップフロップ動作のオン'ォフを制御する XCLR制御信号は同 RSフリップフロップの XRESET端子に入力され、それを" L" (論理回路を動作させるためのロー'レベル）にしておけば、比較結果は直接 Vlow端子に出力される。 Vinが Vcompより低いとき、 Vlowは真の" H" (論理回路を動作させるためのハイ'レベル）として出力される。これは、光ディスク装置の再生時を想定した検出である。ここで半導体レーザ駆動部 3の最低動作電圧 Vminをたとえば 1. 5 [V]とし、 Vcompをその半分の 0. 75 [V]にする。まず半導体レーザ 1の発光時は、高めのアノード電圧 Vldを設定し、半導体レーザ 1に、光ディスク装置の再生動作時に相当する電流を流せば、 Vlowは" L"になる。アノード電圧 Vldを順次下げて Vlowが" H' 'になったら半導体レーザ駆動部 3の動作限界であると判断できる。半導体レーザ 1のアノード電圧の設定を、半導体レーザ駆動部 3の動作限界の若干手前の設定にすれば、力ソード電圧 Voutを、省電力に関して、最適化できる。

光ディスク装置の記録時の検出制御は、前記 RSフリップフロップのラッチ機能を使う。 XCLR制御信号を" H"にした上で、たとえば、半導体レーザ 1のテスト発光を行う。テスト発光はマルチパルスによる発光でもよレ、。一度でも Vinが Vcompの電圧レべルを下回り、 XSET端子が" L"になれば Vlowが" H"になる。ボトムホールド回路（ァノード駆動型半導体レーザ駆動回路のピークホールド回路に対応。）など高速化に不向きな回路を使いリアルタイムに計測しなくても、記録時の力ソード電圧 Voutの電圧レベルを十分に検出できる。記録中にアノード電圧 Vldを下げて Vlowを検出するのが簡便な検出の方法のひとつである。なお、保持した結果をクリャするには XCLR 制御信号をー且" L"にすればょレ、。

なお、半導体レーザ駆動回路を集積する場合に、 VOUT端子に集積回路の耐圧以上の電圧力 Sかからないための対策を十分に実現できる場合には、特別に Vin端子を設けなくても、 IC等の内部で直接力ソード電圧 Voutを測定して IC等のピン数 (端子数）を 1本と外部の抵抗 2本を削減することも可能である。特に超小型光ヘッドなどの実現を目指す場合には、このような部品点数の削減等の取り組みが必要になると予測される。

図 4は電圧制御部 8の具体例である。電圧制御部 8は、主に、トランジスタ、抵抗、スイッチで構成される電流吸い込み（シンク)型の DA変換器である。基準電流源 81からトランジスタ 82、抵抗 83およびスィッチ 84に電流を流し、トランジスタ群 82G、抵抗群 83Gおよびスィッチ群 84Gで重み付けを持ったカレントミラー回路を構成する。スイッチ群 84Gは制御信号群 85Gでオン'オフ制御され所望の電流量の電流を引き込める。つまり、スィッチ群 84Gは制御信号群 85Gでオン'オフ制御することにより、 VC ON端子に流れる電流量を制御することができる。この電圧制御部 8を VCON端子を介して可変電圧源 2につなぐ。電圧制御部 8を電流源型の DA変換器にするのは、ノィズ耐性を向上させるためである。電圧制御部 8と被制御部である可変電圧源 2が実際の光ディスク装置内ではフレキシブルプリント基板などで隔離して配置されるので、電圧制御型で電圧制御部 8を実現させると、ノイズ耐性が低下する。さらに可変電圧源 2は、電圧レギユレータゃ DC— DCコンバータで実現されることが多ぐ電圧レギュレータゃ DC— DCコンバータにより、半導体レーザ 1のアノード電圧制御を簡単に実現しようとすると、電圧制御部 8として、本具体例で示すシンク型の電流 DA変換器を用いるのが好都合である。

以下電圧レギユレータと DC— DCコンバータを用いて半導体レーザ 1のアノード電圧を制御するための具体例をそれぞれ図 5、図 6を用いて説明する。

図 5は、可変電圧源 2の第 1の具体例を示す。 2aは出力可変型の電圧レギユレータである。電源 Vcc (例えば、 13 [V] )を入力してアノード電圧 Vldを出力する。 2a3は出力の発振を防止するバイパスコンデンサである。アノード電圧 Vldは抵抗 R2と抵抗 R1とで分割し、分圧点の分圧電圧 Vcが電圧レギユレータ 2aに入力され、内蔵の基準電圧 (1 [V] )と分圧電圧 Vcとが誤差アンプ 2a2で比較され、 Vcが 1 [V]になるように可変電圧源電圧制御部 2alでフィードバック制御されてアノード電圧 Vldが出力される。さらに分圧点には、前記電流シンク型の DA変換器が接続され、 Iconで示す電流が流れるように電流シンク型の DA変換器により制御される。これによつて、アノード電圧 Vldが半導体レーザパワー制御部 4によって制御される。計算例として、抵抗 R1 、抵抗 R2の値をそれぞれ 1 ¾ Ω ]、 4¾ Ω ]に設定し、 DA変換器は 5bit構成で電流分解能を 50 A]に設定する。 DA変換器を十進表記 0〜31で制御すると、ァノード電圧 Vldは 5· 00 [V]〜11. 82 [V] (220 [mV]ステップ）に可変できる。実用的には Vccは 12 [V]が好ましレ、が、青色半導体レーザの Vopの最大値は 6〜7 [V]とされているので、アノード電圧 Vldは最大レベルの必要がなぐ例示したレベルが実用的と考えられる。

電圧レギユレータを使う利点は、電源ノイズの低減にある。アノード電圧 Vldは直接半導体レーザ 1に印加されるので、後述のような DC— DCコンバータのようなスィッチングノイズがなぐ有利である。電圧レギユレータ自体の電力消費は DC— DCコンパータより大きいが、電圧レギユレータは、光ヘッドとは別の場所に設置するので発熱の影響は少なぐ光ディスク装置で高倍速再生をした場合等に、電源ノイズが再生信号に与える影響を低減したいときには効果的な部品である。

図 6は、可変電圧源 2の第 2の具体例を示す。 2bは電源電圧 Vcc (例えば、 5 [V] ) を昇圧してアノード電圧 Vldを発生させる昇圧型 DC— DCコンバータの制御部である。全体の動作原理は一般的な昇圧型 DC— DCコンバータと同じである。簡単に説明すると、昇圧型 DC— DCコンバータに入力された電圧は、トランジスタ Qのスィッチング動作によりインダクタ Lに流れる電流が制御されることで、昇圧され、ダイオード iを介して、タンクコンデンサ C21に蓄電されて、アノード電圧 Vldを発生させる。ァノード電圧 Vldは第 1の具体例と同じ記号で示す抵抗 R2と抵抗 R1で分割されて Vcとして誤差アンプ 2b2に入力され、 Vcと基準電圧 Vrefが同じになるよう可変電圧源電圧制御部 2blがトランジスタ Qをスイッチング動作させ、結果的にアノード電圧 Vldが目標電圧になるようフィードバック制御が行われる。なお、 C22は位相補償コンデンサである。

一般に DC— DCコンバータは低電力用途に作られるので、外部での電力ロスを低減するため、抵抗 R1と抵抗 R2の推奨値は大きい。この例では、 1 = 10 [1^ 0 ]と1¾2 = 90 ¾ Ω ]が推奨値であるとしている。一方、電圧制御部 8は、半導体レーザ駆動回路に集積するとすれば、外部の可変電圧源によって出力レンジを変更することはできなレ、。し力アノード電圧 Vldの範囲と分解能は同じにすることが好ましい。それを実現するために抵抗 R3と抵抗 R4を追加した。これによつて、第 1の具体例と同じ電圧制御部 8を使い抵抗 Rl、 R2の抵抗値が異なっても、アノード電圧 Vldの可変幅、ステツプが同じように制御できるようにしている。具体的な計算式は、オームの法則で簡単に計算できるので省略する力結果のみを示す。抵抗 R3と抵抗 R4をそれぞれ 40 ¾ Ω ]と 1. 8 ¾ Ω ]に設定すれば、 DA変換器の電流分解能 50 Α]で 0〜31ステップで、アノード電圧は 5· 05 [V]〜11. 67 [V] (213 [mV]ステップ）にできる。この例では、図 6に示すように抵抗 R4を設けることによって、電圧制御部 8がシンク型の D A変換器で、電流 Iconがー方向にのみ流れるタイプのものでも、電流量によって抵抗 R1と抵抗 R2の分圧点には電流を実質的にソース (供給)できる構造になっているなお、昇圧型の DC— DCコンバータは、前述した電圧レギユレータに比べて、電力効率が高い反面、ノイズ性能を劣化させる傾向があり、小径の光ディスクを記録再生用として用いるビデオカメラなど省電力が必須で、かつ記録時の転送レートが低くても良い機器に向くといえる。また、昇圧型の DC— DCコンバータを可変電圧源 2として用いる場合、電圧レギユレ一タとは異なり、昇圧された電圧が、故障時やバグ発生時に過大電圧を発生させ、回路の特定部分を破壊する恐れがあるので、保護手段を実装するのが好ましい。

以上、本発明における内部の詳細構成を説明したが、本発明の構成のポイントは、力ソード駆動型の半導体レーザ駆動回路において、半導体レーザの順方向電圧 Vo Pを差動増幅器等の複雑な回路を用いて直接測定するのではなぐ力ソード駆動の出力端子の 1点の力ソード電圧のみを測定するという簡便な手段で、半導体レーザ駆動回路の出力段の電圧を電圧動作限界値に近い値に設定でき、性能を落とすことなく消費電力の低減化を実現できることである。

以下、光ディスク装置に本発明の半導体レーザ駆動回路を実装したときの具体的な制御動作を、図 7 (半導体レーザ 1のアノード電圧についての電圧制御がないとき）および図 8 (半導体レーザ 1のアノード電圧についての電圧制御があるとき）の動作タイミング図を用い、対比して説明する。

図 7において、（7a)は、縦軸に光ディスク装置での各動作時の半導体レーザ 1のパワーレベルを示し、横軸に時間軸を示したものである。（7b)はそのときの出力端子 V OUTの力ソード電圧 Voutの電圧値を示す。ここでは、半導体レーザ 1のアノード電圧 Vldは 10 [V]固定で電圧制御がないものとし、半導体レーザ 1の力ソード電圧 Vou tの保証動作電圧の下限は 2 [V]として説明する。 Vldを 10 [V]と高くしているのは、半導体レーザ 1の寿命や環境によるバラつきがあった場合でも十分な力ソード電圧 V outを確保するためである。

まず、時刻 toから tlは半導体レーザ 1の消灯時であり、半導体レーザ 1の順方向電圧が 0 [V]なので力ソード電圧 Voutは 10 [V]となる。実用上、力ソード電圧 Vout= l 0 [V]は、半導体レーザ駆動回路の出力部の耐圧を超え、高すぎる電圧であるので、それを低く抑える対策は必要であるが、ここでは説明の便宜上 10 [V]固定で説明する。時刻 tlでは、まず半導体レーザ駆動部 3を制御して再生時のパワー（再生パヮ一）で半導体レーザ 1を発光させる。具体的に図 2における電流源 RDDACに再生パワー相当の電流を流す。このときの Vopは若干低いが 3. 5 [V]としている。カソード電圧 Voutは、 Vop分の電圧が降下した値である 6. 5 [V]になる。時刻 t2から t4まではテスト発光区間を示す。まず t2でバイアスパワーのテスト発光を行レ、、次いで t3 でピークパワーのテスト発光を行う。それぞれ電流源 RDDACによる電流に電流源 B SDACによる電流を加算した電流、さらには電流源 PKDACによる電流を加算した電流を、カンレントミラー回路を介して、シンク電流 lopとして流す。半導体レーザ 1の発光パワーが前光モニタ部 6で検出され、目標のバイアスパワーおよびピークパワーに相当する電流力電流源 BSDACおよび電流源 PKDACに流れるよう制御される。同時にボトムパワーを出力できるように電流源 RDDACが調整される。以上の演算と設定が時刻 t4までに実施される。実際の光ディスク装置では、再生時にのみ高周波モジュールを動作させ、記録時には動作させないので、電流源 RDDACには補正が必要だが説明は省略する。図 7 (7a)の SPで示すスペース形成区間である、時刻 t 4から t9までの記録区間ではバイアスパワーによる半導体レーザ 1のレーザ光を光デイスクに照射する。また、図 7 (7a)の MKで示すマーク形成区間ではピークパワーとボトムパワーによりマルチパルス変調された半導体レーザ 1のレーザ光を光ディスクに照射する。記録区間中は半導体レーザ 1の発光パワーに反比例して力ソード電圧 Voutが降下する。より正確には半導体レーザ 1の直列抵抗 Rsと順方向電流 lopの積の分だけ電圧降下が発生する。図 7、 8では、前述の動作の一例を示している。そして、時刻 t9で再生状態に戻し、時刻 tlOで半導体レーザ 1を消灯している。

以上の動作状態で、半導体レーザ 1のパワーが正常に制御されるためには、カソード電圧 Voutが前述の 2 [V]以上であればよぐ図 7では最低で 3 [V]と十分にこの条件を満たしている。逆に消灯時や再生時は、必要以上に力ソード電圧 Voutが高くなつており、これが半導体レーザ駆動部 3の消費電力増大の原因になる。出力段に限定すれば、消費電力は単純に lopと Voutの積である。動作に必要な力ソード電圧 Vo utを確保しつつ、半導体レーザ駆動部 3の消費電力増大を最小限に食い止めようというのが本発明にねらいであるが、次にその動作を説明する。

図 8は、本発明における半導体レーザパワー制御部 4によるアノード電圧 Vldの制御動作を、図 7と同一の光ディスク装置の動作として示したものである。電圧制御部 8 は図 5で示した第 1の具体例である電圧レギユレータを使っているものとする。時刻 tO 〜tlまでの半導体レーザ 1の消灯時には、 Iconの値を 0として、アノード電圧 Vldを 5 [V]にする。時刻 tlで半導体レーザ 1を点灯するが、点灯時にはアノード電圧 Vldはそのまま 5 [V]としておく。その結果力ソード電圧 Voutは 2 [V]以下になる。その後、力ソード電圧 Vout電圧を出力電圧検出部 7で 2 [V]と比較しながら、順次上昇させる。 2 [V]を超えたらアノード電圧 Vldを固定する（時刻 ti l)。なお、 tlでのアノード電圧 Vldの設定値は、再生パワーサーボ可能か否か、つまり、再生 APC (Auto Powe r Control)を動作させることが可能か否か不明な点にあるので、動作を安定化させるためには、半導体レーザ 1に「閾値電流」を流す設定にしておいて、アノード電圧 VI dを上昇させ、力ソード電圧 Voutが 2 [V]超えるようにしてから、再生 APCを動作させるのが好ましい制御手順であると考えられる。

記録動作を行う前の時刻 tl 2では、テスト発光開始時刻 t2前にアノード電圧 VWを 9. 5 [V]程度に上げるように目標の電圧値を切り替えている。記録時の Vop増大量を、電流、温度から推定される半導体レーザ 1の直列抵抗 Rsなどから計算し、ある程度のマージンを持ってアノード電圧 Vldが設定される。時刻 t3でのピークパワーのテスト発光では、テスト発光時の力ソード電圧 Voutの実際の電圧値が 2 [V]よりある程度高い場合には、時刻 t31でアノード電圧 Vldを下げる。ここでは 0. 5 [V]下げている。下げる値はピークパワー出力時の力ソード電圧 Voutが 2 [V]を切らないと計算される値に設定する。時刻 t3での力ソード電圧 Voutの測定は、前述した RSフリップフロップによるボトム検出方法を用いて実施される。力ソード電圧 Voutを 2 [V]以上での範囲で変化させても、半導体レーザ駆動波形に影響することはない。ここでいぅボトム検出とは、半導体レーザ 1の出力のボトムパワーによるものではなぐ Vopが大きくなり力ソード電圧 Voutが低下している状態（「ボトム」と呼ぶ）を半導体レーザ 1の出力のピークパワーによって検出することを意味する。

記録区間中のアノード電圧 Vldは t31で設定した 9 [V]に固定しておく。記録が終了後、再生時になったら時刻 t91からアノード電圧 Vldを順次降下させる。力ソード電圧 Voutが 2 [V]強になったら t92でアノード電圧 Vldの降下を止める。この場合、出力電圧検出部 7に内蔵の基準電圧 Vcompは電圧制御ステップ 0. 2 [V]を前提に 2 . 2 [V]に設定しておけば、 Vlow = "H"になった段階でアノード電圧 Vldを順次降下させる動作を停止させればよぐ Vldを降下させる動作を 1ステップ戻す必要はない。消灯する時刻 tlO前には、あら力じめアノード電圧 Vldを 5 [V]に戻す。このようにして、消灯時の力ソード電圧 Voutの上昇を防ぐ。再生期間中には定期的に電圧検出をして、力ソード電圧 Voutが上下した場合には、 Voutが常に 2 [V]以上で最小の電圧値となるように制御する。また、 tlOlで、可変電圧源 2からの出力電圧を 0 [V]としているので、 tlOl以降では、半導体レーザ 1の力ソード電圧 Vout及びアノード電圧 VI dともに 0 [V]となっている。

なお、半導体レーザ駆動部 3の動作保証をするための最小の力ソード電圧 Voutの電圧値は 2 [V]としてレ、るが、この値はそれを切った瞬間に突然動作不能になるとレヽう性質のものではなぐ力ソード電圧 Voutの低下に比例し少しずつ電流の直線性が悪くなる、またはパルス特性が少しずつ悪くなるなどの状況が発生する程度のものである。実用上は、たとえば 1. 5 [V]程度までは、ある程度所望の動作をする半導体レ一ザ駆動部 3を用いることが好ましい。また、テスト発光時に、半導体レーザ 1の発光パワーが実際の記録時と異なる値に設定されている力 S、次の記録ブロックでのテスト発光時に、前回の記録時に採用した記録パワーの値を採用するように設定値をフィードバックするようにすれば、テスト発光時のピークパワーの値と記録時のピークパヮ一の値とを同じ値に近づけることができる。したがって、記録ブロック単位で順次ァノード電圧 Vldを変化させる比較的ゆっくりとした制御により、ピークパワーの値の設定を行うようにしてもよい。さらに、記録中には必ずピークパワーを発光する区間が存在するので、記録ブロックを複数の区間に区切って区間ごとに、ボトム検出機能を使つて力ソード電圧 Voutのボトム値を測定し、記録ブロック内で検出したボトム値に対応する力ソード電圧 Voutに変化させることで、比較的高速に力ソード電圧 Voutの電圧値を制御することもできる。また、力ソード電圧 Voutの下限値が温度依存性を持つ場合は、温度センサ 9で検出した値により半導体レーザ駆動回路部の温度が推定できるので、それを使ってアノード電圧 Vldを決めればよレ、。また、テスト発光時において、バイアスパワーに相当する力ソード電圧 Voutと、ピークパワーに相当する力ソード電圧 Voutとの差を測定することで、 Vopによる電圧降下を決める半導体レーザ 1の直列抵抗 Rsを測定することができ、この測定した直列抵抗 Rsの抵抗値と記録時の順方向電流 lopの電流値とを使って記録時の力ソード電圧 Voutの電圧降下量を計算することちでさる。

以上、本発明の実施例では、青色半導体レーザを例にして動作を説明してきたが、もちろん CD用の赤外半導体レーザ、 DVD用の赤色半導体レーザ、さらには将来の超高密度光ディスク用の紫外半導体レーザにも、適用は可能である。ここで示した力ソード駆動型の半導体レーザ駆動回路は、半導体レーザのどの端子も GNDに接地されてレ、なレ、が、より高転送レート'高速性を実現する光ディスク装置にぉレ、ては、半導体レーザのどの端子も接地しない構成が今後必須な構成になると考えられるので、本発明における省電力制御の実用的な効果は大きい。特に将来の紫外半導体レーザは、 Vopがさらに大きくなるので、本発明における省電力構成はより重要になると考えられる。構成上もちろん、半導体レーザのアノードを接地し、制御回路を負電源により動作する構成にして、半導体レーザの力ソードから電流を引き込み、力ソードに流れる電流量を制御する方法も考えられるが、負電源を使うことや、制御回路からのレベルシフトが必要な分、回路は複雑になるので、民生用の安価な半導体レーザ回路としては、本発明に示した構成の方が好ましいと考えられる。

また、上記では半導体レーザ 1のアノードおよび力ソードに、それぞれ電圧源と半導体レーザ駆動回路の出力を接続する構成で説明してきたが、半導体レーザの変調波形の応答改善等の理由で、半導体レーザに直列にインダクタ、抵抗等を挿入した場合にも、本発明の効果が達成され、実質的に本発明と差がないことは言うまでもなレ、。

また、本発明の具体的な構成は、前述の実施形態に限られるものではなぐ発明の要旨を逸脱しない範囲で種々の変更および修正が可能である。

(その他）

なお、上記実施の形態で説明した半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置において、各ブロックは、 LSIなどの半導体装置により個別に 1チップ化されても良いし、一部又は全部を含むように 1チップ化されても良い。また、半導体レーザをも集積し、 1チップ化されても良い。

なお、ここでは、 LSIとした力集積度の違いにより、 IC、システム LSI、スーパー LS I、ウルトラ LSIと呼称されることもある。

また、集積回路化の手法は LSIに限るものではなぐ専用回路又は汎用プロセサで実現してもよレ、。 LSI製造後に、プログラムすることが可能な FPGA (Field Programm able Gate Array)や、 LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブノレ ·プロセッサーを利用しても良レ、。

さらには、半導体技術の進歩又は派生する別技術により LSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用レ、て機能ブロックの集積化を行ってもよレ、。バイオ技術の適応等が可能性としてあり得る。

産業上の利用可能性

本発明にかかる半導体レーザ駆動回路は、特に青色半導体レーザを使った記録再生型の光ディスク装置の駆動部の消費電力を低減し、光ヘッドあるいは光ディスク装置全体の温度上昇を抑えるのに好適である。カロえて、光ディスク装置であれば、再生専用型であろうと波長の異なる半導体レーザを使っていようと、どの種類の光ディスク装置にも使用することができる。また、本発明の半導体レーザ回路による省電力制御は、既存の半導体レーザ駆動回路に、わずかな回路を追加するだけで安価に、かつ簡単に実現できる実用性の高レ、ものであるので、光通信や光加工機など半導体レーザを使う装置であれば、特に限定無くさまざまな用途に応用できる。

Claims

請求の範囲

[1] 半導体レーザのアノードにアノード電圧を供給する電圧源と、

前記半導体レーザの力ソードに接続され前記半導体レーザから電流の吸い込み量を変化させて前記半導体レーザの光出力を制御する駆動部と、

前記半導体レーザの力ソードに接続され力ソード電圧を測定する測定部と、前記電圧源に接続され、前記力ソード電圧を第 1のレベル以上になるように制御する電圧制御部と、

を備える半導体レーザ駆動回路。

[2] 前記電圧源は、第 1の抵抗と第 2の抵抗とを含み、前記アノード電圧を前記第 1の抵抗と前記第 2の抵抗とで抵抗分割した分圧点の参照電圧と、第 1の基準電圧とが同じになるように前記アノード電圧をフィードバック制御する DC— DCコンバータまたは電圧レギユレータを有し、

前記電圧制御部は、前記分圧点からの電流量を調整することによって前記アノード電圧を可変する、

請求項 1に記載の半導体レーザ駆動回路。

[3] 前記電圧制御部の制御出力端子と前記分圧点との間に設けた第 3の抵抗と、前記制御出力端子と第 2の基準電圧を発生させる電源との間に設けたに第 4の抵抗とによって、前記電圧源の出力電圧の電圧を可変するための単位ステップの量が調整される、

請求項 2に記載の半導体レーザ駆動回路。

[4] 前記測定部は、前記半導体レーザの前記力ソード電圧の電圧値または前記カソード電圧を分圧した電圧値と、第 3の基準電圧の電圧値とを比較する比較部を有する、請求項 1からの 3のいずれかに記載の半導体レーザ駆動回路。

[5] 前記測定部は、前記比較部により取得された、前記半導体レーザのパルス発光時における前記力ソード電圧のボトム値の比較結果を、記憶する記憶部をさらに有する請求項 4に記載の半導体レーザ駆動回路。

[6] 前記電圧源、前記駆動部、前記測定部、及び電圧制御部の、一部または全部を集積回路として備える、

請求項 1に記載の半導体レーザ駆動回路。

[7] 半導体レーザのアノードにアノード電圧を供給する電圧源と、

前記半導体レーザの力ソードに接続され前記半導体レーザから電流を吸い込み、電流量を変化させて前記半導体レーザの光出力を制御する駆動部と、

前記半導体レーザの力ソード電圧を測定する測定部と、

前記力ソード電圧を第 1のレベル以上になるように前記電圧源に接続され前記ァノード電圧を制御する電圧制御部と、

を有する半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置。

[8] 前記電圧制御部は、光ディスクの情報再生を停止しているときは、前記アノード電圧を第 2のレベルよりも小さい電圧レベルに設定する、

請求項 7に記載の光ディスク装置。

[9] 前記電圧制御部は、再生動作から記録動作に移行する前に、あらかじめ前記ァノード電圧を第 3のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、前記アノード電圧を前記第 3のレベルに下げる、

請求項 7または 8に記載の光ディスク装置。

[10] 前記測定部は、前記半導体レーザの前記力ソード電圧の電圧値または前記カソード電圧を分圧した電圧値と第 4の基準電圧の電圧値とを比較する比較部と、前記比較部により取得された、前記半導体レーザのパルス発光時における前記力ソード電圧のボトム値の比較結果を、記憶する記憶部とを備え、

前記測定部は、前記記録動作中に前記半導体レーザのピークパワーに対応する力ソード電圧を選択的に測定する、

請求項 7から 9のいずれかに記載の光ディスク装置。

[11] 半導体レーザを駆動する集積回路であって、

前記半導体レーザのアノードにアノード電圧を供給する電圧源と、

前記半導体レーザの力ソードに接続され前記半導体レーザから電流の吸い込み量を変化させて前記半導体レーザの光出力を制御する駆動部と、前記半導体レーザの力ソードに接続され、前記半導体レーザの力ソード電圧を測定する測定部と、

を備える集積回路。

[12] 前記力ソード電圧が第 1のレベル以上になるように前記半導体レーザのアノード電圧を制御する電圧制御部をさらに備える請求項 11に記載の集積回路。

[13] 半導体レーザを駆動する集積回路であって、

前記半導体レーザの力ソードに接続され、前記半導体レーザの力ソード電圧を測定する測定部と、

を備える集積回路。

[14] 前記力ソード電圧が第 1のレベル以上になるように前記半導体レーザのアノード電圧を制御する電圧制御部をさらに備える請求項 13に記載の集積回路。