WO2006123673A1 - シリコン化合物の形成方法 - Google Patents

シリコン化合物の形成方法 Download PDF

Info

Publication number
WO2006123673A1
WO2006123673A1 PCT/JP2006/309794 JP2006309794W WO2006123673A1 WO 2006123673 A1 WO2006123673 A1 WO 2006123673A1 JP 2006309794 W JP2006309794 W JP 2006309794W WO 2006123673 A1 WO2006123673 A1 WO 2006123673A1
Authority
WO
WIPO (PCT)
Prior art keywords
interface
forming
compound
etched
precursor
Prior art date
Application number
PCT/JP2006/309794
Other languages
English (en)
French (fr)
Inventor
Yoshiyuki Ooba
Hitoshi Sakamoto
Original Assignee
Phyzchemix Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phyzchemix Corporation filed Critical Phyzchemix Corporation
Priority to US11/919,484 priority Critical patent/US7776751B2/en
Priority to EP06746497A priority patent/EP1884987A4/en
Publication of WO2006123673A1 publication Critical patent/WO2006123673A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/06—Metal silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a method for forming a silicon compound, and is particularly useful when applied to the formation of a metal silicide used for an electrode of a MOS transistor.
  • FIG. 4 is an explanatory diagram conceptually showing a MOS transistor. As shown in the figure, this MOS transistor includes two p regions formed on an n-type silicon substrate 04, a source electrode 01 and a drain electrode 02 formed in each p region, and the n-type silicon substrate 04.
  • the gate electrode 03 is formed through the gate insulating film 05 which is the SiO film formed on the top. Force
  • the source electrode 01, drain electrode 02 to gate electrode 03 are connected to Ni.
  • a Si film is formed.
  • the Ni silicide must be heat treated at 450 ° C.
  • Ni deposited for the formation of Si and impurities doped in semiconductors may diffuse and cause defects in device manufacturing and deterioration of characteristics.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-019705
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2004-165627
  • Patent Document 3 Japanese Patent Publication No. 09-059013 Disclosure of the invention
  • the present invention solves the problem that aims to provide a method for forming a silicon compound that can reduce the number of steps as much as possible and can form a desired compound in a low-temperature environment.
  • a first aspect of the present invention for solving the above problems is as follows:
  • a radical of halogen gas By allowing a radical of halogen gas to act on a member to be etched formed of a material containing an element capable of forming a compound with Si while being disposed inside a chamber that is a vacuum vessel. While forming a precursor gas which is a compound of the material and halogen,
  • the precursor is adsorbed on the Si interface of the substrate by exposing the Si interface and maintaining the temperature of the substrate stored in the chamber at a relatively low temperature
  • a radical of the halogen gas acts on the precursor adsorbed on the Si interface to reduce the precursor to form a compound of the material and Si.
  • a second aspect of the present invention provides:
  • the member to be etched is Ni, and NiSi is formed at the Si interface.
  • a third aspect of the present invention provides:
  • the member to be etched is Ni, and the SiO region of the precursor
  • a fourth aspect of the present invention provides:
  • a fifth aspect of the present invention provides:
  • the member to be etched is a graphite, and an electrode of a MOS transistor is formed of SiC formed on the silicon interface.
  • a sixth aspect of the present invention provides:
  • the member to be etched is Fe
  • the p-type layer or the n-type layer of the solar cell is formed of FeSi formed at the Si interface.
  • a desired silicon compound is formed by a specific CVD apparatus using an etching reaction of a member to be etched, an adsorption reaction and a reduction reaction of a precursor generated thereby, and thus the above-described silicon compound is formed at a low temperature.
  • a silicon compound can be formed.
  • a desired silicon compound thin film can be formed without deteriorating its characteristics. Especially when Si interface and SiO coexist.
  • the source electrode and drain electrode of the MOS transistor can be easily and rationally formed.
  • FIG. 1 is a front view showing an outline of an apparatus used for a method for forming a silicon compound according to an embodiment of the present invention.
  • FIG. 2 is an explanatory diagram conceptually showing the case where the Si interface and the SiO surface coexist.
  • FIG. 3 is a graph showing the Ni film formation characteristics for the Si interface and the SiO surface.
  • FIG. 4 is an explanatory diagram conceptually showing a MOS transistor.
  • FIG. 1 is a front view showing an outline of an apparatus for realizing a method for forming a silicon compound according to an embodiment of the present invention. Prior to the description of the method according to this embodiment, this apparatus will be described.
  • a support base 2 is provided in the vicinity of the bottom of a cylinder 1 made of, for example, ceramic (made of an insulating material), and a substrate 3 is provided on the support base 2. Placed. The Si interface is exposed on the upper surface of this substrate 3.
  • the support base 2 is provided with temperature control means 6 including a heater 4 and a refrigerant flow means 5, and the support base 2 is heated to a predetermined temperature (for example, the substrate 3 is heated from 100 ° C to 300 ° C) by the temperature control means 6. Temperature maintained at C).
  • the upper surface of the chamber 1 is an opening, and the opening is closed by a plate-like ceiling plate 7 made of an insulating material (for example, ceramic).
  • a plasma antenna 8 for plasmaizing the inside of the chamber 1, and the plasma antenna 8 is formed in a planar ring shape parallel to the surface of the ceiling plate 7.
  • a matching unit 9 and a power source 10 are connected to the plasma antenna 8 to supply a high-frequency current.
  • These plasma antenna 8, matching unit 9 and power source 10 constitute plasma generating means for generating induction plasma.
  • the chamber 1 holds a member to be etched 11 made of a material containing an element capable of forming a compound with Si, and the member to be etched 11 is connected to the substrate 3 and the ceiling against the flow of electricity of the plasma antenna 8. Disposed between the plates 7 in a discontinuous state.
  • the member to be etched 11 includes a rod-like protrusion 12 and a ring part 13, and the ring part 13 is provided so that the protrusion 12 extends toward the center of the chamber 1.
  • the member to be etched 11 is structurally discontinuous with respect to the circumferential direction which is the direction of electricity flow of the plasma antenna 8.
  • a mode in which the member to be etched is formed in a lattice shape or a mesh shape is conceivable.
  • a nozzle 14 for supplying a working gas (C1 gas) 21 containing C1 as a halogen to the inside of the chamber 1 is provided in the circumferential direction.
  • a C1 gas 21 is sent to the nozzle 14 via a flow rate controller 15 whose flow rate and pressure are controlled.
  • the gas plasma density in Yamba 1 is controlled.
  • gas or the like not involved in the reaction is exhausted from the exhaust port 18, and the inside of the chamber 1 closed by the ceiling plate 7 is maintained at a predetermined degree of vacuum by being evacuated by the vacuum device 19.
  • halogen contained in the working gas fluorine, bromine, iodine, or the like can be applied.
  • inexpensive C1 gas was used as the halogen.
  • the nozzle 14 force also supplies the C1 gas 21 to the inside of the chamber 1 and the high frequency from the plasma antenna 8.
  • 2Gas plasma 23 is generated to generate C1 radicals.
  • the gas plasma 23 acts on the member 11 to be etched, thereby heating the member 11 to be etched and causing an etching reaction in the member 11 to be etched.
  • a gaseous precursor 24 which is a compound of the material of the member 11 to be etched and C1 is formed.
  • the precursor 24 is adsorbed on the surface of the substrate 3 that is at a lower temperature than the member to be etched 11. This adsorbed precursor 24 is reduced by the action of C1 radicals. As a result, a compound of the material of the member to be etched 11 and Si is formed on the substrate 3.
  • NiSi can be formed on the substrate 3.
  • NiSi film is selectively formed at the Si interface.
  • the film formation is not started until after a predetermined incubation time t.
  • the deposition rate after the start is also slow.
  • the incubation time t is used, and during this incubation time t
  • NiSi can be selectively formed only at the Si interface. Also, even if a Ni film is formed on SiO, it is very little compared to a NiSi film.
  • the feature of the present invention is that selective growth can be realized.
  • a desired silicon compound can be formed on the substrate 3 by appropriately selecting the material of the member 11 to be etched. Accordingly, some specific silicon compound forming methods will be described as examples.
  • NiSi is formed on the source electrode 01 and the drain electrode 02 of the MOS transistor shown in FIG.
  • the substrate 3 in this case is formed by forming a SiO film on the Si substrate.
  • a powerful substrate 3 is placed on a support 2 in a chamber 1 of the apparatus shown in FIG. At this time, the member to be etched 11 is made of Ni.
  • the nozzle 14 force also supplies C1 gas 21 into the chamber 1
  • high frequency electromagnetic waves are incident on the inside of the chamber 1 from the plasma antenna 8 to ionize the C1 gas 21 to generate the C1 gas plasma 23 and generate C1 radicals.
  • the following reaction occurs in the chamber 1, and the source electrode 01 and the drain electrode 02 in which the Si interface is a NiSi film can be formed.
  • Ni is etched by gas plasma 23 (chlorine radical C1 *), and the precursor
  • the member 11 to be etched is heated by the generation of the gas plasma 23 (for example, 300 ° C. to 700 ° C.), and the temperature of the substrate 3 is controlled by the temperature control means 6.
  • the temperature is kept lower than the temperature of the material 11 (for example, 100 ° C to 300 ° C).
  • NiSi is formed by the reducing action of chlorine radical CI * as follows.
  • s represents a solid state
  • g represents a gas state
  • ad represents an adsorption state
  • the gate electrode 03 of the MOS transistor shown in FIG. 4 is formed.
  • the substrate 3 is placed on the support 2 in the chamber 1 of the apparatus shown in FIG. 1 with the Si interface such as polysilicon forming the gate electrode 03 exposed.
  • the member to be etched 11 is made of Ni.
  • high frequency electromagnetic waves are incident on the inside of the chamber 1 from the plasma antenna 8 to ionize the C1 gas 21 to generate the C1 gas plasma 23 and generate C1 radicals.
  • the following reaction occurs in the chamber 1, and the gate electrode 03 having the Si interface as the NiSi film can be formed.
  • the gate stack of the MOS transistor shown in FIG. 4 is formed.
  • an SiO film as the gate insulating film 05 is formed on the n-type silicon substrate 04 of the substrate 3.
  • the NiSi film is formed on the gate electrode 03 by reacting with the partial force Ni of 2.
  • a structure can be formed.
  • the power of FeSi in what is expected as a solar cell material In order to create a solar cell using this FeSi, it is necessary to form the P-type silicon layer and n-type silicon layer of the solar cell with FeSi. is there. Also in this case, the present invention can be applied and an excellent effect can be obtained.
  • the member to be etched 11 shown in FIG. 1 may be Fe, and an Fe film may be formed on the p-type silicon layer or the n-type silicon layer of the substrate 3. This allows Fe and Si to react to form p-type and n-type FeSi layers to form p-type layers and n-type layers of solar cells.
  • the apparatus shown in FIG. 1 can be used.
  • the member 11 to be etched is formed of Si, and in the case of p-type, B is contained in the halogen gas, which is the working gas, and in the case of n-type, P is contained in the halogen gas and p-type and n-type. It would be good if the Si layer was formed.
  • Si may be included in the working gas, and the Si member to be etched 11 may be omitted.
  • the member 11 to be etched shown in FIG. 1 may be formed of graphite and the same process as in the first embodiment may be performed.
  • the method of forming the radicals by forming the radicals by converting the halogen gas into plasma in the chamber 1 is not limited to this.
  • it can be formed by the following method.
  • a high-frequency electric field is applied to a halogen gas flowing through a cylindrical passage communicating with the inside of the chamber 1 to convert the halogen gas into plasma.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Electrochemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　チャンバ１の内部に配設するとともにＳｉとの化合物を形成し得る元素を含む材料で形成した被エッチング部材１１を、相対的に高温に保持した状態でハロゲンガスのラジカルを作用させることにより前記材料とハロゲンとの化合物である前駆体２４のガスを形成する一方、Ｓｉ界面を露出させて前記チャンバ１内に収納した基板３の温度を相対的に低温に保持することにより前記前駆体２４を前記基板３のＳｉ界面に吸着させ、その後Ｓｉ界面に吸着させた前記前躯体２４に前記ハロゲンガスのラジカルを作用させてこの前躯体２４を還元することにより前記材料とＳｉとの化合物を形成することで、工程数を可及的に低減し得るとともに低温環境で所望の化合物を形成し得るシリコン化合物の形成方法。

Description

明 細 書
シリコン化合物の形成方法
技術分野
[0001] 本発明はシリコン化合物の形成方法に関し、特に MOSトランジスタの電極等に用 いる金属シリサイドを形成する場合に適用して有用なものである。
背景技術
[0002] 図 4は MOSトランジスタを概念的に示す説明図である。同図に示すように、この M OSトランジスタは、 n型シリコン基板 04上に二つの p領域を形成し、各 p領域にソース 電極 01及びドレン電極 02を形成するとともに、前記 n型シリコン基板 04上に形成し た SiO膜であるゲート絶縁膜 05を介してゲート電極 03を形成したものである。力か
2
る MOSトランジスタにおいて、ソース電極 01、ドレン電極 02乃至ゲート電極 03に Ni
Si膜を形成したものが製造されて 、る。
[0003] この場合において、 Niのシリサイドィ匕には 450°Cで熱処理をする必要がある力 Ni
Siの形成のために堆積させた Niや、半導体にドープした不純物が拡散してデバイス 製造上の欠陥や特性劣化を引き起こすことがある。
[0004] カゝかる問題を解決するために、ー且 400°Cで熱処理して所望箇所 (ゲート電極部） に Ni Si等、ニッケルリッチなシリサイドと Siの混合物を形成し、余分な Niをウエットェ
2
ツチングにより除去し、その後 450°Cで熱処理して完全な NiSiを形成するといつた複 雑なプロセスが提案されて 、る。
[0005] かかるプロセスでは、工程数が多いばかりでなぐまだ処理温度が高いという問題が ある。ちなみに、処理温度が高ければ高い程、ドープした不純物の拡散、ゲート絶縁 膜 05での絶縁劣化等に起因する当該 MOSトランジスタの性能劣化という問題を生 起する。
[0006] なお、上述の従来技術を開示する文献としては次のようなものがある。
[0007] 特許文献 1 :特開 2005— 019705号公報
特許文献 2 :特開 2004— 165627号公報
特許文献 3：特公平 09— 059013号公報 発明の開示
発明が解決しょうとする課題
[0008] 本発明は、上記従来技術に鑑み、工程数を可及的に低減し得るとともに低温環境 で所望の化合物を形成し得るシリコン化合物の形成方法を提供することを目的とする 課題を解決するための手段
[0009] 上記課題を解決するための本発明の第 1の態様は、
真空容器であるチャンバの内部に配設するとともに Siとの化合物を形成し得る元素 を含む材料で形成した被エッチング部材を、相対的に高温に保持した状態でハロゲ ンガスのラジカルを作用させることにより前記材料とハロゲンとの化合物である前駆体 のガスを形成する一方、
Si界面を露出させて前記チャンバ内に収納した基板の温度を相対的に低温に保 持することにより前記前駆体を前記基板の Si界面に吸着させ、
その後 Si界面に吸着させた前記前躯体に前記ハロゲンガスのラジカルを作用させ てこの前躯体を還元することにより前記材料と Siとの化合物を形成することを特徴と する。
[0010] 本発明の第 2の態様は、
上記第 1の態様において、前記被エッチング部材は Niであり、前記 Si界面に NiSiを 形成することを特徴とする。
[0011] 本発明の第 3の態様は、
上記第 1の態様において、前記被エッチング部材を Niとし、前記前駆体の SiO領域
2 と Si領域に対する前記 Niィ匕合物の生成時間の差であるインキュベーションタイムを 利用して表面に SiO領域と Si領域が露出して併存する基板の前記 Si領域の界面の
2
みに NiSiを形成することを特徴とする。
[0012] 本発明の第 4の態様は、
上記第 1乃至第 3の態様の何れか一つにおいて、
前記シリコン界面に形成する NiSiで MOSトランジスタの電極を形成することを特徴 とする。 [0013] 本発明の第 5の態様は、
上記第 1の態様において、前記被エッチング部材をグラフアイトとし、前記シリコン界 面に形成する SiCで MOSトランジスタの電極を形成することを特徴とする。
[0014] 本発明の第 6の態様は、
上記第 1の態様において、前記被エッチング部材を Feとし、前記 Si界面に形成す る FeSiで太陽電池の p型層又は n型層を形成することを特徴とする。
発明の効果
[0015] 本発明によれば、被エッチング部材のエッチング反応、これにより生成する前駆体 の吸着反応及び還元反応を利用した特定の CVD装置により所望のシリコンィ匕合物 を形成するので、低温で前記シリコンィ匕合物を形成することができる。この結果、特に トランジスタのゲート膜等を形成する場合には、その特性を劣化させることなぐ所望 のシリコンィ匕合物の薄膜を形成することができる。特に、 Si界面と SiOが併存する場
2
合には、 Si界面上に NiSiを選択成長させることができるので、 MOSトランジスタのソ ース電極及びドレン電極等を容易且つ合理的に形成することができる。
[0016] さらに、従来技術のように一旦熱処理をした後に不要部分の除去等、別途の工程 が必要となることはないので、その分当該化合物の形成を合理的に行うことができる 図面の簡単な説明
[0017] [図 1]本発明の実施の形態に係るシリコンィ匕合物の形成方法に使用する装置の概略 を示す正面図である。
[図 2]Si界面と SiO面とが併存する場合を概念的に示す説明図である。
2
[図 3]Si界面と SiO面とに対する Ni膜の生成特性を示すグラフである。
2
[図 4]MOSトランジスタを概念的に示す説明図である。
符号の説明
[0018] 1 チャンバ
3 基板
8 プラズマアンテナ
11 被エッチング部材 21 作用ガス
発明を実施するための最良の形態
[0019] 以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、本実施の形態 の説明は例示であり、本発明の構成は以下の説明に限定されない。
[0020] 図 1は本発明の実施の形態に係るシリコン化合物の形成方法を実現する装置の概 略を示す正面図である。本実施形態に係る方法の説明に先立ち、この装置について 説明しておく。
[0021] 図 1に示すように、円筒状に形成された、例えば、セラミックス製 (絶縁材製)のチャン ノ 1の底部近傍には支持台 2が設けられ、支持台 2には基板 3が載置される。この基 板 3の上面には Siの界面が露出して!/、る。
[0022] 支持台 2にはヒータ 4及び冷媒流通手段 5を備えた温度制御手段 6が設けられ、支 持台 2は温度制御手段 6により所定温度 (例えば、基板 3が 100°Cから 300°Cに維持 される温度)に制御される。
[0023] チャンバ 1の上面は開口部とされ、開口部は絶縁材料製 (例えば、セラミックス製)の 板状の天井板 7によって塞がれている。天井板 7の上方にはチャンバ 1の内部をブラ ズマ化するためのプラズマアンテナ 8が設けられ、プラズマアンテナ 8は天井板 7の面 と平行な平面リング状に形成されて ヽる。プラズマアンテナ 8には整合器 9及び電源 1 0が接続されて高周波電流が供給される。これら、プラズマアンテナ 8、整合器 9及び 電源 10により誘導プラズマを発生させるプラズマ発生手段が構成されている。
[0024] チャンバ 1には Siとの化合物を形成し得る元素を含む材料で形成した被エッチング 部材 11が保持され、この被エッチング部材 11はプラズマアンテナ 8の電気の流れに 対して基板 3と天井板 7の間に不連続状態で配置されている。例えば、被エッチング 部材 11は、棒状の突起部 12とリング部 13とからなり、突起部 12がチャンバ 1の中心 側に延びるようにリング部 13が設けられている。これにより、被エッチング部材 11はプ ラズマアンテナ 8の電気の流れ方向である周方向に対して構造的に不連続な状態と されている。
[0025] なお、プラズマアンテナ 8の電気の流れに対して不連続状態にする構成としては、 被エッチング部材を格子状に形成したり、網目状に形成する等の態様が考えられる。 [0026] 被エッチング部材 11の上方におけるチャンバ 1の筒部の周囲にはチャンバ 1の内 部にハロゲンである C1を含有する作用ガス（C1ガス） 21を供給するノズル 14が周方
2
向に等間隔で複数 (例えば 8箇所：図には 2箇所を示してある)接続されている。ノズ ル 14には流量及び圧力が制御される流量制御器 15を介して C1ガス 21が送られる。
2
流量制御器 15によりチャンバ 1内に供給される C1ガス 21の量を制御することで、チ
2
ヤンバ 1内のガスプラズマ密度を制御して 、る。
[0027] なお、反応に関与しないガス等は排気口 18から排気され、天井板 7によって塞がれ たチャンバ 1の内部は真空装置 19によって真空引きすることにより所定の真空度に 維持される。
[0028] ここで、作用ガスに含有されるハロゲンとしては、フッ素、臭素及びヨウ素等を適用 することが可能である。ただ、本形態ではハロゲンとして安価な C1ガスを用いたこと
2
によりランニングコストの低減を図ることができる。
[0029] かかる装置を使用して、基板 3上にシリコンィ匕合物を形成する場合には、ノズル 14 力も C1ガス 21をチャンバ 1の内部に供給するとともに、プラズマアンテナ 8から高周
2
波電磁波をチャンバ 1の内部に入射することで、 C1
2ガス 21をイオンィ匕して C1
2ガスプ ラズマ 23を発生させ、 C1ラジカルを生成する。
[0030] ここで、ガスプラズマ 23が被エッチング部材 11に作用することにより、被エッチング 部材 11を加熱すると共に、被エッチング部材 11にエッチング反応を生じさせる。この エッチング反応により被エッチング部材 11の材料と C1との化合物であるガス状の前 躯体 24を形成する。
[0031] 前駆体 24は、前記被エッチング部材 11よりも低温部となっている基板 3の表面に 吸着される。この吸着状態の前躯体 24には C1ラジカルが作用して還元する。この結 果、基板 3上には被エッチング部材 11の材料と Siとの化合物が形成される。
[0032] ここで、被エッチング部材 11を Niで形成した場合には、基板 3上に NiSiを形成する ことができる。 NiSiの形成に際し、図 2に示すように、基板 3の表面に SiO膜と Si界
2 面とが併存する場合、 Si界面に選択的に NiSi膜が形成される。 Si上と SiO上とでは
2
、 NiSi膜の生成速度が大きく異なるからである。すなわち、図 3に示すように、 SiO
2 上には所定のインキュベーションタイム tを経た後でなければ成膜が開始されず、開 始された後の成膜速度も遅 ヽ。
[0033] ちなみに、インキュベーションタイム tを利用し、このインキュベーションタイム tの間
0 0 に成膜を完了するようにすれば、 Si界面のみに選択的に NiSiを形成することもできる 。また、例え SiO上に Ni膜が形成されたにしても NiSi膜に比べればごく僅かである
2
ので、簡単に除去することもできる。
[0034] このように、 Si界面と SiOの面とが併存する基板 3においては、 NiSi膜の Si界面上
2
への選択成長を実現し得る点が、本発明の大きな特徴である。
[0035] 上述の如き実施の形態によれば、被エッチング部材 11の材料を適宜選択すること により基板 3上に所望のシリコン化合物を形成することができる。そこで、いくつかの 具体的なシリコン化合物の形成方法を実施例として説明する。
[0036] <第 1の実施例 >
本実施例は、図 4に示す MOSトランジスタのソース電極 01、ドレン電極 02に NiSi を形成する場合である。この場合の基板 3は、 Si基板上に SiO膜を形成するとともに
2
、ソース電極 01及びドレン電極 02を形成する部分の SiO膜が除去された状態で Si
2
界面が露出した状態となって 、る。力かる基板 3を図 1に示す装置のチャンバ 1内の 支持台 2上に載置する。このとき、被エッチング部材 11は Niで形成しておく。
[0037] かかる装置を使用して、そのノズル 14力も C1ガス 21をチャンバ 1の内部に供給す
2
るとともに、プラズマアンテナ 8から高周波電磁波をチャンバ 1の内部に入射すること で、 C1ガス 21をイオン化して C1ガスプラズマ 23を発生させ、 C1ラジカルを生成する
2 2
。この結果、チャンバ 1内では、次のような反応が生起され、 Si界面を NiSi膜としたソ ース電極 01及びドレン電極 02を形成することができる。
[0038] (1)エッチング反応
C1*ラジカルにより次のような被エッチング部材 11のエッチング反応が進行する。
Ni(s) +Cl*→NiCl (g) · ' · · (1)
[0039] 上式（1)は、 Niがガスプラズマ 23 (塩素ラジカル C1*)によりエッチングされ、前駆体
(NiCl) 24が形成された状態を示して ヽる。
このようにガスプラズマ 23が発生することにより被エッチング部材 11を加熱する（例 えば、 300°C〜700°C)—方、温度制御手段 6により基板 3の温度を被エッチング部 材 11の温度よりも低い温度（例えば、 100°C〜300°C)に保持しておく。
[0040] (2)吸着 (堆積)反応
上記温度条件の下で下記のような前駆体 24の吸着反応が進行する。
NiCl (g)→NiCl (ad) · · · · (2)
[0041] (3)還元反応
次のような塩素ラジカル CI*による還元作用で NiSiが形成される。
NiCl(ad) +Cl*→NiSi (s) +C1 † · · · · (3)
2
[0042] なお、上式（1)乃至（3)において、 sは固体状態、 gはガス状態、 adは吸着状態であ ることをそれぞれ示して 、る。
[0043] <第 2の実施例 >
本実施例は、図 4に示す MOSトランジスタのゲート電極 03を形成する場合である。 この場合の基板 3は、ゲート電極 03を形成するポリシリコン等の Si界面を露出した状 態でこの基板 3を図 1に示す装置のチャンバ 1内の支持台 2上に載置する。このとき、 被エッチング部材 11は Niで形成しておく。
[0044] かかる装置を使用して、そのノズル 14カゝら C1ガス 21をチャンバ 1の内部に供給す
2
るとともに、プラズマアンテナ 8から高周波電磁波をチャンバ 1の内部に入射すること で、 C1ガス 21をイオン化して C1ガスプラズマ 23を発生させ、 C1ラジカルを生成する
2 2
。この結果、チャンバ 1内では、次のような反応が生起され、 Si界面を NiSi膜としたゲ ート電極 03を形成することができる。
[0045] <第 3の実施例 >
本実施例は、図 4に示す MOSトランジスタのゲートスタックを形成する場合である。 この場合の基板 3の n型シリコン基板 04上にゲート絶縁膜 05である SiO膜を形成し
2
、その上に上述の実施例と同様の方法により Ni膜を生成することで、 SiOの Si成分
2 の一部力 Niと反応してゲート電極 03に NiSi膜が形成される。
[0046] <第 4の実施例 >
上記第 1及び第 2の実施例を組み合わせれば MOSトランジスタの全ての電極 01,
02, 03を形成することができる。
[0047] <第 5の実施例 > 同様に、上記第 1及び第 3の実施例を組み合わせれば MOSトランジスタの全ての 電極 01, 02, 03を形成するとともにゲート絶縁膜 05である SiOを含む全てのゲート
2
構造を形成することができる。
[0048] <第 6の実施例 >
太陽電池の材料として期待されているものに FeSiがある力 この FeSiを利用して太 陽電池を作成するためには、太陽電池の P型シリコン層及び n型シリコン層を FeSiで 形成する必要がある。この場合にも本発明を適用でき、優れた効果を奏する。具体的 には、図 1に示す被エッチング部材 11を Feとし、基板 3の p型シリコン層又は n型シリ コン層上に Fe膜を形成すれば良い。このことにより Feと Siとが反応し、 p型及び n型 の FeSi層を形成して太陽電池の p型層及び n型層を形成することができる。
[0049] ここで n型シリコン層及び p型シリコン層を形成する場合でも図 1に示す装置を利用 することができる。例えば被エッチング部材 11を Siで形成し、 p型の場合には作用ガ スであるハロゲンガスに Bを含ませ、 n型の場合には前記ハロゲンガスに Pを含ませて p型及び n型の Si層を形成すれば良 、。
[0050] このとき、作用ガス中に Siを含ませて Siの被エッチング部材 11を省略することもでき る。
[0051] <他の実施例 >
最近、 MOSトランジスタのソース電極 01及びドレン電極 02として従来の SiGeの代 わりに SiCを使用することでチャネルに引っ張り歪を導入し、 nMOSトランジスタの移 動速度を高められることが分力ゝつた。この場合の SiCの形成に本発明を適用しても前 述の如き優れた効果を得る。具体的には、図 1に示す被エッチング部材 11をグラファ イトで形成して第 1の実施例と同様の工程を経れば良い。
[0052] なお、図 1に示す装置においては、チャンバ 1内でハロゲンガスをプラズマ化するこ とによりそのラジカルを形成した力 ラジカルの形成方法はこれに限る必要はな 、。 例えば次のような方法によっても形成し得る。
[0053] 1) チャンバ 1内に連通する筒状の通路を流通するハロゲンガスに高周波の電界を 作用させてこのハロゲンガスをプラズマ化する。
2) チャンバ 1内に連通する筒状の通路を流通するハロゲンガスにマイクロ波を供給 してこのハロゲンガスをプラズマ化する。
3) チャンバ 1内に連通する筒状の通路を流通するハロゲンガスを加熱して熱的解 離する。
4) チャンバ 1内に連通する筒状の通路を流通するハロゲンガスに電磁波又は電子 線を供給してこのハロゲンガスを解離させる。
5) チャンバ 1内に連通する筒状の通路を流通するハロゲンガスを、触媒作用により 解離させる触媒金属に接触させる。

Claims

請求の範囲
[1] 真空容器であるチャンバの内部に配設するとともに Siとの化合物を形成し得る元素 を含む材料で形成した被エッチング部材を、相対的に高温に保持した状態でハロゲ ンガスのラジカルを作用させることにより前記材料とハロゲンとの化合物である前駆体 のガスを形成する一方、
Si界面を露出させて前記チャンバ内に収納した基板の温度を相対的に低温に保 持することにより前記前駆体を前記基板の Si界面に吸着させ、
その後 Si界面に吸着させた前記前躯体に前記ハロゲンガスのラジカルを作用させ てこの前躯体を還元することにより前記材料と Siとの化合物を形成することを特徴と するシリコン化合物の形成方法。
[2] 請求項 1において、
前記被エッチング部材は Niであり、前記 Si界面に NiSiを形成することを特徴とする シリコン化合物の形成方法。
[3] 請求項 1において、
前記被エッチング部材を Niとし、前記前駆体の SiO領域と Si領域に対する前記 Ni
2
化合物の生成時間の差であるインキュベーションタイムを利用して表面に SiO領域
2 と Si領域が露出して併存する基板の前記 Si領域の界面のみに NiSiを形成することを 特徴とするシリコン化合物の形成方法。
[4] 請求項 1乃至請求項 3の何れか一つにおいて、
前記シリコン界面に形成する NiSiで MOSトランジスタの電極を形成することを特徴 とするシリコン化合物の形成方法。
[5] 請求項 1において、
前記被エッチング部材をグラフアイトとし、前記シリコン界面に形成する SiCで MOS トランジスタの電極を形成することを特徴とするシリコンィ匕合物の形成方法。
[6] 請求項 1において、
前記被エッチング部材を Feとし、前記 Si界面に形成する FeSiで太陽電池の p型層 又は n型層を形成することを特徴とするシリコン化合物の形成方法。
PCT/JP2006/309794 2005-05-17 2006-05-17 シリコン化合物の形成方法 WO2006123673A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/919,484 US7776751B2 (en) 2005-05-17 2006-05-17 Process for producing silicon compound
EP06746497A EP1884987A4 (en) 2005-05-17 2006-05-17 PROCESS FOR PRODUCING A SILICON COMPOUND

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005144616A JP4852261B2 (ja) 2005-05-17 2005-05-17 シリコン化合物の形成方法
JP2005-144616 2005-05-17

Publications (1)

Publication Number Publication Date
WO2006123673A1 true WO2006123673A1 (ja) 2006-11-23

Family

ID=37431245

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/309794 WO2006123673A1 (ja) 2005-05-17 2006-05-17 シリコン化合物の形成方法

Country Status (5)

Country Link
US (1) US7776751B2 (ja)
EP (1) EP1884987A4 (ja)
JP (1) JP4852261B2 (ja)
KR (1) KR100940824B1 (ja)
WO (1) WO2006123673A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065908A1 (fr) * 2006-11-29 2008-06-05 Phyzchemix Corporation Procédé de formation d'un film de composé d'élément métallique du groupe iv et procédé de fabrication d'un dispositif semi-conducteur

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136087A (ja) * 1991-11-14 1993-06-01 Fujitsu Ltd 膜成長方法と膜成長装置
JPH06318563A (ja) * 1993-05-10 1994-11-15 Toshiba Corp 半導体装置及びその製造方法
JPH0794446A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 半導体装置の製造方法
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2001064099A (ja) * 1999-08-26 2001-03-13 Matsushita Electronics Industry Corp 薄膜の形成方法
JP2003328128A (ja) * 2002-03-08 2003-11-19 Mitsubishi Heavy Ind Ltd 金属膜作製方法及び金属膜作製装置
JP2004327928A (ja) * 2003-04-28 2004-11-18 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JPH0959013A (ja) 1995-08-22 1997-03-04 Mitsubishi Heavy Ind Ltd シリサイド膜の作製方法
JP3727878B2 (ja) * 2001-11-14 2005-12-21 三菱重工業株式会社 金属膜作製装置
DE60329344D1 (de) 2002-03-08 2009-11-05 Canon Anelva Corp Verfahren und Vorrichtung zum Herstellen von Metall-Schichten
JP3733424B2 (ja) * 2002-07-08 2006-01-11 国立大学法人名古屋大学 ニッケルシリコン系薄膜、ニッケルシリコン系多層膜構造及びニッケルシリコン系薄膜の作製方法
JP3782763B2 (ja) * 2002-08-23 2006-06-07 三菱重工業株式会社 金属膜作製方法及び金属膜作製装置
KR100446309B1 (ko) 2002-11-14 2004-09-01 삼성전자주식회사 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
JP3872773B2 (ja) * 2003-06-25 2007-01-24 三菱重工業株式会社 金属膜作製方法及び金属膜作製装置
JP3828511B2 (ja) 2003-06-26 2006-10-04 株式会社東芝 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136087A (ja) * 1991-11-14 1993-06-01 Fujitsu Ltd 膜成長方法と膜成長装置
JPH06318563A (ja) * 1993-05-10 1994-11-15 Toshiba Corp 半導体装置及びその製造方法
JPH0794446A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 半導体装置の製造方法
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2001064099A (ja) * 1999-08-26 2001-03-13 Matsushita Electronics Industry Corp 薄膜の形成方法
JP2003328128A (ja) * 2002-03-08 2003-11-19 Mitsubishi Heavy Ind Ltd 金属膜作製方法及び金属膜作製装置
JP2004327928A (ja) * 2003-04-28 2004-11-18 Toshiba Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1884987A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065908A1 (fr) * 2006-11-29 2008-06-05 Phyzchemix Corporation Procédé de formation d'un film de composé d'élément métallique du groupe iv et procédé de fabrication d'un dispositif semi-conducteur

Also Published As

Publication number Publication date
US20090081869A1 (en) 2009-03-26
US7776751B2 (en) 2010-08-17
EP1884987A4 (en) 2012-11-21
EP1884987A1 (en) 2008-02-06
KR100940824B1 (ko) 2010-02-05
JP4852261B2 (ja) 2012-01-11
KR20080017364A (ko) 2008-02-26
JP2006324357A (ja) 2006-11-30

Similar Documents

Publication Publication Date Title
KR102632203B1 (ko) 반도체 응용들을 위한 나노와이어들을 제조하기 위한 선택적 산화
TWI450338B (zh) 場效電晶體之閘極介電質的製造方法
JP3991315B2 (ja) 薄膜形成装置及び方法
US9034760B2 (en) Methods of forming tensile tungsten films and compressive tungsten films
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
KR101189926B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
JP2006261217A (ja) 薄膜形成方法
TWI698930B (zh) 添加氬至遠端電漿氧化
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
JP2018006405A (ja) エッチング方法
JP4852261B2 (ja) シリコン化合物の形成方法
TWI716441B (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
JP2006319306A (ja) 多結晶質薄膜のインサイチュー成長方法
CN104241112A (zh) 非晶半导体材料的形成方法及金属硅化物的形成方法
KR20110061334A (ko) 기판 처리 장치 및 방법
JP2006294953A (ja) 半導体装置の製造方法及び製造装置
TWI520335B (zh) 形成半導體結構的方法與設備
JP2005302892A (ja) 半導体装置及びその製造方法
CN102479721A (zh) 晶体管及其形成方法
US20110189862A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
TW202422700A (zh) 利用材料改質及移除的基板處理
KR100368318B1 (ko) 반도체 소자의 선택적 에피택셜 성장법
TW202412066A (zh) 低溫氧化矽間隙填充

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11919484

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006746497

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077029289

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006746497

Country of ref document: EP