WO2006115062A1 - 汎用論理モジュール及びそれを有する回路 - Google Patents

汎用論理モジュール及びそれを有する回路 Download PDF

Info

Publication number
WO2006115062A1
WO2006115062A1 PCT/JP2006/307767 JP2006307767W WO2006115062A1 WO 2006115062 A1 WO2006115062 A1 WO 2006115062A1 JP 2006307767 W JP2006307767 W JP 2006307767W WO 2006115062 A1 WO2006115062 A1 WO 2006115062A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
information
output
logic
general
Prior art date
Application number
PCT/JP2006/307767
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Ogino
Original Assignee
Kyoto University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University filed Critical Kyoto University
Publication of WO2006115062A1 publication Critical patent/WO2006115062A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits

Definitions

  • the present invention belongs to the technical field of programmable 'logic' devices, and has a function of inputting / outputting or performing a combinational logical operation by input / output and control input, storing them, and outputting them with a positive or negative value.
  • the present invention relates to a programmable general-purpose logic module that performs optimal control of operation or stop and a circuit having the same.
  • a calculation that is physically performed is realized by a physical structure (for example, an electronic circuit), and information processed by the calculation is a physical quantity that controls a physical phenomenon (for example, a quantity of charge, magnetic flux, light, etc.). ).
  • the basic unit of this processing is the storage, detection, or logic function of information in the logic element. More complex functions are composed of a combination of basic logic elements, and for that purpose the transmission of information between them is indispensable, and this process is similar to that of signal propagation. And
  • an electronic circuit that performs a logical function is a physical function that inputs information, calculates it, and identifies the result at a certain timing. This is a necessary process. In order to transmit it to the next stage, it is necessary to hold it until it is transmitted. Furthermore, in order to combine multiples in this way, it is necessary to restore and convey the logic level.
  • logic elements when transmitting information by combining logic elements, some logic elements have directionality and others, for example, active logic elements having an amplifying function such as a gate and the like. There are passive logic elements (eg, relays) that act as non-directional switches.
  • An element having no directionality such as a switch or a switch network needs to be provided with a circuit for driving it and a circuit for detecting an output to be operated with directionality.
  • configurations with directionality and level recovery functions have been widely used by combining switch functions and amplification functions.
  • an amplifier used in a logic element is often used for the purpose of restoring a logic level or inverting the logic, and it is desirable that the amplifier is simple and has a small delay.
  • These physical logical values are expressed in a certain range, and the waveform itself does not represent information. Therefore, an amplifier needs to have a simple structure, a short delay, and little influence even when used frequently.
  • the simplest amplifier with low delay is called an inverting amplifier, and it creates a unidirectional flow of information from input to output. In addition, this has the feature that the signal is inverted when passing through the amplifier (for example, Non-Patent Document 1).
  • a logic element is a structure (algorithm) that expresses a process of physical processing of information, and a logic element based on an electronic circuit corresponding thereto is, for example, an AND element, an OR element, a NOT element, or a NAND element.
  • NOR elements and XOR elements There are NOR elements and XOR elements. As a result, logical operations can be performed physically, and complex logic circuits can be designed with expressions using mathematical logic functions.
  • Arbitrary logical functions can be expressed in the main additive normal form or the main multiplicative standard form. From this, the logical function can be expressed by a combination of the following elements.
  • a combination of elements that can represent an arbitrary logical function (which may include constants “1” and “0”) is called a complete system or a universal system. From these combinations, it is important that the function module contains two-input AND or OR and NOT elements.
  • 2-input NAND and NOR form a complete system.
  • 2-input EXOR is not a complete system, but is an important element that is frequently used in arithmetic circuits (for example, Non-Patent Document 2).
  • a method of designing a logic circuit there are mainly one method in consideration of economy and a method of directly expressing a logic and combining basic logic elements (for example, AND, OR, NOT).
  • a method of designing using logic elements for example, NAND, NOR.
  • the former is suitable for optimization, and the latter is suitable for systematization of mass-produced basic integrated circuits and semi-custom LSIs designed with fewer types of patterns.
  • CAD Computer Aided Design
  • a programmable general-purpose integrated circuit is an important technology as a device that can flexibly produce small quantities and produce prototypes in a short period of time. However, it is considered to be optimal compared to designing with a single-function basic logic element. I can't say that. There is a conflicting relationship between optimization and versatility.
  • a general-purpose logic module that constitutes a general-purpose logic module that expresses a plurality of basic logic operations and gives function selection information to act as a specific function ULMOJniversal Logic Module) method (for example, Non-Patent Document 3),
  • Non-Patent Document 5 There are a function expression method using a complete system (for example, non-patent document 2) and a method using a sequential circuit (for example, non-patent document 3 and non-patent document 4) to configure a general-purpose logic module. They were each established in the early days when logic elements began to spread. Later, a document (for example, Non-Patent Document 5) that compared these expressions and applications was issued.
  • Non-Patent Document 6 it has been proposed to express these logics with pass' transistors and to increase the speed and recover the logic level with CMOS (eg, Non-Patent Document 6).
  • CMOS complementary metal-oxide-semiconductor
  • a latch circuit is used, but the drive capability is low (the number of fan-outs is small) and the operation speed is slow. Also, the switching short current is large. Therefore, this technique is limited to logic signal compensation in a circuit that does not require a large number of fanouts.
  • Patent Document 2 there is a general-purpose logic element in a unit in which a pair of two-input one-output pass' transistors are combined (for example, Patent Document 2).
  • BDD Binary Decision Diagram
  • Patent Document 3 there is a method that optimizes a multi-variable logic function using a binary decision diagram: BDD (Binary Decision Diagram), and converts it into a pass'transistor configuration using a technology mapping technique (for example, Patent Document 3).
  • a grid-like wiring is formed in a wiring region, and a no-transistor or a transfer gate bidirectional switch is provided at the intersection to program the coupling.
  • a no-transistor or a transfer gate bidirectional switch is provided at the intersection to program the coupling.
  • the programmable logic circuit can be easily changed or reconfigured by replacing the program that realizes these functions or the program that realizes these connections.
  • EEPROM electrically erasable programmable read-only memory
  • volatile SRAM electrically erasable read-only memory
  • non-volatile ferroelectric and ferromagnetic memory as the memory to store them, and the typical ones used for them are as follows.
  • the 1T1C method (for example, Patent Document 4) having the same structure as DRAM is suitable for large-capacity storage.
  • Nonvolatile SRAM also has non-volatility due to the characteristics of SRAM and the spontaneous polarization of ferroelectric capacitors, and a ferroelectric capacitor is connected to each part of the SRAM circuit where two stable states are maintained. Operates as SRAM and writes to and holds each strong dielectric capacitor as needed. In addition, by holding the potential difference between the two stable states of the SRAM in the ferroelectric capacitor, the nonvolatile capacitor maintains the state and can be restored to its original programmed state when restarted. (For example, Patent Document 5, Patent Document 6, Non-Patent Document 7).
  • the general-purpose logic module of another expression forms a sequential circuit with a set of data added to each of both electrodes of the ferroelectric capacitor and the state of storage of the ferroelectric capacitor, and the state of the state by the input series
  • a passgate functional logic element that can calculate AND, OR, and NOT by transition
  • the circuit of the pass gate function logic element is composed of two inputs and one output (pass transistor 'gate). A set of data is added to both ends of the ferroelectric capacitor, and the operation is similar to that of the SR flip flop. However, according to the paper, the reset force starts, and according to the specified input sequence, AND, OR, or NOT can be calculated.
  • Patent Document 1 US Pat.No. 5,367,208 (FIG. 2A, FIG. 2B, FIG. 2C)
  • Patent Document 2 US Pat. No. 6,194,914
  • Patent Document 3 US Patent 6,260,185
  • Patent Document 4 U.S. Pat.No. 4,873,664 (FIG. 4)
  • Patent Document 5 US Pat.No. 6,285,575 (FIG. 1)
  • Patent Document 6 U.S. Pat.No. 5,751627 (FIG. 1)
  • Patent Document 7 US Pat. No. 6,205,047 (FIG 14A, 14B, 14C and 15, TABLE 9)
  • Non-Patent Document 1 Carver Mead et. Al: "INTRODUCTION TO VLSI SYSTEMS" Addiso n- Wesley, pp.333- 371, 1980.
  • Non-Patent Document 2 ADFridman et al: "THEORY & DEDIGN OF SWITCHNG CIRCUIT S ", Computer Science Press, pp.107—113, 1975
  • Non-Patent Document 3 JDUllman et al: "Modular Networks and Nondeterministic Sequentia 1 Machines", IEEE Trans, on Computers, Vol. C-21 pp.1124— 1129, Oct. 1972
  • Non-Patent Document 4 ADFridman et al: "THEORY & DEDIGN OF SWITCHNG CIRCUIT 3 ⁇ 4, Computer Science Press, pp.379—408, 1975
  • Non-Patent Document 5 X. Chen et al .: A Comparison of Universal-Logic-Module Realizations and Their Application in the Synthesis of Combinatorial and Sequential Logic Net works, IEEE Trans, on Computers, Vol. C— 31, pp. 140—147, Feb. 1982
  • Non-Patent Document 6 R. Zimmermann et al .: "Low-Power Logic Styles: CMOS Versus Pass
  • Non-Patent Document 7 T. Miwa et al .:" A 512 Kbit Low-Voltage NV-SRAM with the Size of Conventional SRAM ", Symposium on VLSI Circuits, pp.129—132, 2001.
  • Non-Patent Document 8 T. Hanyu et al .: "Ferroelectric-Based Functional Pass-Gate for Fine
  • Programmable conditions are general functions that have multiple functions and can select and use one of them. Therefore, the basic general-purpose logic module has a single function to the limit. Compared to the pursued logic elements, a certain increase in the elements is inevitable. Nevertheless, shortening the development period, low volume production and prototyping applications are important conditions for end users.
  • Programmable logic operations are physical gates or switch-type elements that represent logic. It is generally desirable to use switch-type elements that are optimally configured using children and that can be achieved with fewer elements.
  • the logic expressed in this way does not include a temporal element.
  • the logic element of the unit of operation may or may not have a directionality, and those having no directionality require an information driving function and an information detection function before or after the logic element. . That is, specifically, an amplifier is required.
  • the present invention is a non-volatile memory that has an optimal configuration as a combinational logic element and a complete system of logic functions, and further has a memory or flip-flop function as an element of an EXOR or EXNOR operation or a sequential circuit.
  • a general-purpose logic module that is programmable and optimally controllable is realized, and these functions can be integrated and reconfigured to provide complex functions. The purpose is to construct a circuit to be realized.
  • a general-purpose logic module according to the present invention includes:
  • the first input / output is performed by combining the first information and the control information of the first information
  • the second input / output is performed by combining the second information and the control information of the second information.
  • input / output control means for performing a logical operation with a combination of the first and second inputs / outputs;
  • a storage means for storing the calculation result of the input / output control means or the information, wherein the calculation result or the information is input / output positively or negatively.
  • a circuit according to the present invention comprises:
  • Coupling means for coupling the general-purpose logic modules
  • the general logic module is a module of the general logic module.
  • the first input / output is performed by combining the first information and the control information of the first information
  • the second input / output is performed by combining the second information and the control information of the second information.
  • input / output control means for performing a logical operation with a combination of the first and second inputs / outputs;
  • a storage means for storing the calculation result of the input / output control means or the information, wherein the calculation result or the information is input / output positively or negatively.
  • the present invention mainly relates to a universal logic module (ULM), which implements logic operations and sequential circuit elements with a small number of elements and a small area using a programmable universal logic module.
  • General-purpose logic module consisting of input / output control means acting as input means, output means or logic means for storing power and operating at high speed, and storage means for storing and outputting affirmative or negative, and coupling means for connecting them
  • computing means combining them or expanding the logical functions together with the combination, and combining them as many as necessary to realize complex logical functions and sequential circuits as a unit, Provide calculation means for setting or control, communicate with the outside or do them with internal information, and realize a complex function that can be reconfigured as a whole.
  • the present invention relates to a logic element based on a combination of a variable for input / output or switching of information via an input / output control means and a variable of the input / output, and a storage element (for example, a ferroelectric capacitor) for storing information.
  • Regenerative cross-coupled amplification means that writes it, reads it destructively or nondestructively, and outputs it as affirmative or negative
  • the functions of the elements of the configured sequential circuit work together, and the logic element, storage element or flip-flop Realize and form a general-purpose logic module with various logic functions.
  • the general-purpose logic module is configured to have a directional configuration or a non-directional configuration, and a directional component is identified by controlling the transmission of information, and a non-directional component is determined. The direction is given and the information transmission is controlled and identified, and the direction is controlled and calculated.
  • a logical function is expressed by an element in which information is clearly transmitted in one direction, such as a gate circuit, or a switch operation to be connected or disconnected, such as a switch circuit.
  • an element that is expressed as a transfer function that is driven by the input end force and transmitted to the output end. Information is transmitted in the same way even if it is input from the opposite direction with no directionality and detected at the other end.
  • This non-directional logic element is physically inclined to the sending force receiving end so that information flows.
  • control information is given to the sending end, receiving end, and output end respectively, and the information is transferred from the input to the output one after another while maintaining the relationship, and it is performed until it reaches the output end.
  • this information flow is performed using multiphase clocks.
  • Those having no directivity can be operated in both directions by controlling the direction. For example, if the forward direction is the direction in which the function f can be calculated, and the opposite direction is the direction in which the function f- 1 can be calculated, the calculation of the function f and its The inverse function f— 1 can be calculated.
  • a complex function can be realized by expanding the logic by coupling by a coupling means or a programmable coupling means and reconfiguring the logic.
  • logical functions can be extended to complex functions by increasing the number of inputs or stages.
  • the function can be expressed as a sum of products and the logic from the previous stage
  • the logical function can be expanded by inputting to the output means, combining the outputs, and acting as a logical sum. That is, the sum of the functions fl, f2,-- ⁇ ⁇ added to the input 1+ f2 +- ⁇ + ⁇ can be calculated by wired-OR coupling the outputs of the input / output control means.
  • the general-purpose logic module is initialized or preset as necessary, and the input / output control means is selected and controlled by the input / output control information to input / output or work as logic.
  • the general logic module is first initialized or preset. Even during operation, it is initialized or preset to a certain state as necessary.
  • the input / output is versatile, and in the minimum configuration, two input / output control means are used to select and control the input / output, and the two wires are combined. I / O is performed using the single wire method.
  • the calculation function of the general-purpose logic module is mainly performed by the input / output control means, and the calculation is performed by combining one or a plurality of input / output means switches.
  • a single element requires an external element for performing logical operations, and a large number of elements can be provided, but they can be handled by a combination of two stages of multi-variables, and whether the output is positive or negative. If there are two input / output control means to select and control, the completeness as a logical function can be maintained and it is versatile (one of the functions that can be expressed can be selected by the program). Is considered optimal and minimal.
  • the storage means is an obvious value defined by a logical function. Initialize or preset to and overwrite it.
  • a logical operation by a switch is performed by a combination of switches through which a signal from an input to an output is transmitted.
  • the logical function expressed by the switch type element such as the path transistor or transfer gate needs to form the path in which it is expressed.
  • the present invention has a combination logic by two input / output control means and a function capable of performing a general-purpose logic operation having a memory power by a ferroelectric capacitor.
  • the combinational logic operation of the product terms in the product-sum representation is performed by the operation of two switch 'type elements Trl l, Trl2 as shown in Fig. 2, and the output is the Wired-
  • An element having the first or second hysteresis characteristic is connected to the connection part that is OR-combined and calculated according to the combination shown in Table 2, and the state applied to both terminals is stored in the calculation result and memory. Store as data.
  • the negation of the logical value is expressed by adding ““ ”to the symbol in the text, and adding“ one ”in the figure.
  • the combination of two variables is calculated by the combination of positive and negative of one input data and two control information.
  • the state of (1) corresponds to the case of 1 in Table 2, and is clear by the definition of the operation. Therefore, initialize it with that value and overwrite it.
  • the situation in the case of (2) does not occur in the case of 4 in Table 2 because the input given is defined as positive and negative of one data.
  • the value of the function is different and the Sneak path is not generated and transmitted, for example, since the two electrodes of the ferroelectric capacitor are insulated, the Sneak path does not occur.
  • Figure 3 and Table 3 show the two-variable EXOR logic operation by the positive and negative outputs and output means held in the regeneration cross-coupled amplification unit 4 based on the stored information.
  • the function when one of the input / output control means is shut off and information is not transmitted, in the case where the function is transmitted, it is cross-coupled based on the output of the first inverting amplifier of the storage means. In addition to the input of the second inverting amplifier, the value of the function is determined or vice versa and stored or held in the same manner.
  • storage is performed directly from the previous stage or externally, or the input of the first inverting amplifier, the output of the second inverting amplifier, and the output of the first inverting amplifier of the storage means
  • the input of the second inverting amplifier is cross-coupled to form regenerative cross-coupled amplification means, and the information transmitted via the input / output control means is input to the input of the first or second inverting amplifier. Or one of them is input to the first inverting amplifier and the other is input to the input of the second inverting amplifier, and they are activated.
  • the memory element is generally a passive element, and thus it is not necessary to supply power at this stage. In addition, this stage of write operation is not required.
  • regenerative cross coupling type amplifying means is used to detect information or calculation results from the previous stage, and restore the level and write it. This ensures that it is stored.
  • Regenerative cross-coupled amplification means composed of two inverting amplifiers can be used for writing, reading and holding the information.
  • the two stable states of the means can be used as elements of the sequential circuit. Make it. Its behavior is equivalent to a set-reset flip-flop (S-R-T-type FF) with initialization and preset terminals.
  • Fig. 4 (a) shows a configuration with no directivity.
  • the ⁇ of ⁇ ( ⁇ 1, ⁇ 2)
  • the potential of 1 is fixed to-Vss, and then the potential of ⁇ 2 is raised to the potential of + Vdd
  • the input / output point for example, the input of the first inverting amplifier
  • the other eg, the input of the second inverting amplifier
  • the level-recovered information is stored in a storage element (for example, a ferroelectric capacitor).
  • Fig. 4 (b) separates the input and output, so that it can be regenerated and amplified without separate control of ⁇ ( ⁇ 1, ⁇ 2).
  • storage elements are provided at locations a and b.
  • the two-input two-output optimum general-purpose logic module ULM2 (Universal Logic Module2) proposed by Ullman et al. was developed by effectively using these functions.
  • the 2r + l input ULM2 which has been realized as shown above, has already been theoretically proven as an optimal logic module for logic synthesis, and whose inputs have been expanded, will be described later from the present invention. This is realized as shown in Fig. 26.
  • any function can be flexibly realized.
  • the memory in order to retain the memory, the memory is retained, and the regenerative cross-coupled amplification means is operated to read, rewrite, and retained, or the regenerative cross-coupled amplification means is always activated and retained. To do.
  • the holding level decreases with time. Therefore, it can be read directly if the time is relatively short. In order to hold it for a long time, it is necessary to read and restore the level, and to rewrite and hold it.To operate at high speed, it is necessary to save the reading time at all times. Is required.
  • the memory when the memory is read out, it is read directly from the next stage or from the outside, the reading is performed by using the regenerative cross coupling type amplifying means, or the regenerative cross coupling type amplifying means is always operated and held and read. .
  • the input means is opened and input, stored, operated and stored, and closed to disconnect the input / output. Hold or hold in non-volatile, open the output means to output, calculate and output, or input / output in the opposite direction.
  • the information flow is performed by inputting the output from the drive element (for example, the previous stage regenerative cross coupling type amplification means) by opening the input means, detecting the information or the operation result, storing or Hold. Next, the input means is closed so that the stored or retained information is not affected by the input change. Next, the output means is opened and output until the stored information is transmitted to the next stage. The calculation is advanced by controlling and transmitting the information flow in this way.
  • the drive element for example, the previous stage regenerative cross coupling type amplification means
  • the general-purpose logic module when the general-purpose logic module is operated or stopped, the power source is controlled, and the regenerative cross coupling type amplifying means is operated or stopped, so that the optimum control of the power consumption and the operation speed can be performed.
  • the general purpose logic modules that are activated or deactivated, it is mainly the regenerative cross-coupled amplifying means that works in an active manner, and non-volatile memory elements (eg, ferroelectric capacitors).
  • the circuit If information, calculation results and status are written in, stored non-volatilely, the circuit is stopped and put into a sleep state, energized and then started from their read-out state, or if the entire power supply is shut off.
  • the non-volatile information stored in each module, the calculation result and the state are restored to the original state, and the operation is continued. Thereby, power consumption can be reduced and it can start at high speed.
  • the input and output of the input and output are determined, input from the input terminal, and output from the output terminal;
  • An input / output control terminal for inputting information for controlling the input / output
  • Input / output control means for selecting and controlling input / output to input / output or to act as logic means for input / output;
  • Storage means for storing information and outputting affirmation or denial thereof;
  • An operation control input terminal for controlling the operation for controlling the operation
  • Input / output control means for selecting and controlling the input / output with the input / output control information to input / output or to operate as logic
  • An inverting amplifier that amplifies the input, inverts it, and outputs it
  • Regenerative cross coupling that uses two inverting amplifiers to cross-couple the input of the first inverting amplifier and the output of the second inverting amplifier and the output of the first inverting amplifier and the input of the second inverting amplifier to regenerate and amplify them.
  • Mold amplification means
  • Storage means for storing information in a storage element and a regenerative cross-coupled amplification means, reading it in a destructive or non-destructive manner, holding it, and outputting it in a positive or negative way;
  • a clear transistor that defines a reference state makes it the initial state and initializes it to that value
  • a preset 'transistor that defines a predetermined state as a preset state and presets to that value
  • They are generalized to initialize or preset to predetermined states if necessary, select and control inputs, or act as logic means, and in a minimum configuration, two Using the input / output control means, the combined power of the information input to them and the information to control the input / output, two sums, two information, affirmation and negative of one information, or Give one piece of information, store it, or store it by using the regenerative cross-coupled amplification means, hold it with positive or negative output, hold it, or hold it, select and control the output in the same way, and output it .
  • the two-variable logic function force is also the basic module ULM2 of the sequential circuit defined by Ullman et al., The extended 2r + 1 ULM2, or the general-purpose logic module that works in both directions
  • ULM2 of the sequential circuit defined by Ullman et al.
  • the extended 2r + 1 ULM2 or the general-purpose logic module that works in both directions
  • a mode for stopping or operating the general-purpose logic module necessary for realizing power saving of large-scale integrated circuits is provided, and control is performed to stop or activate the general-purpose logic module.
  • the logic circuit is kept in a dormant state, and the power is saved or the heat is controlled.
  • general-purpose logic modules are arranged and coupled by a coupling means, their logical functions and functions are programmed, or their coupling is programmed to form a complex logical function or sequence as a unit. Realize the circuit, communicate with the outside or set or control with the internal information, operate or stop them, optimize the power consumption and calculation speed, calculate or control the direction of information transmission A calculation means for calculating is provided.
  • the program is set so that one can be selected by the program, and the route is selected and set by the program so that multiple stages of these logics can be combined.
  • the power consumption or the part that consumes power is distributed or stopped, etc., to optimize power consumption, and to store general-purpose logic elements such as non-volatile memories such as ferroelectrics
  • general-purpose logic elements such as non-volatile memories such as ferroelectrics
  • it is carried out by saving power or controlling the operation at high speed by holding it in the regenerative cross coupling type amplifying means.
  • the calculation is performed by controlling the direction of information flow.
  • the function is stored in each means, predetermined means, or external means. Decentralize or integrate.
  • general-purpose logic modules There are logic modules, combining means, and simple control means. From simple ones that have been made, some modules have functions added to make them more versatile, and others have calculation means. The functions for working these general-purpose logic modules together are mainly related to setting and control, and these are performed by calculation means. However, simple things can be done by preparing a similar environment outside. In addition, these functions can be distributed to each means or integrated into any means.
  • FIG. 1 is a diagram showing a configuration of general two-variable combinational logic.
  • FIG. 2 is a diagram showing a configuration of two-variable combination logic according to the present invention.
  • FIG. 3 is a diagram illustrating a configuration example of a two-variable EXOR operation.
  • FIG. 4 (a) is a diagram showing a configuration of a regenerative cross-coupled amplification unit having no directionality
  • FIG. 4 (b) is a diagram showing a configuration of a regenerative cross-coupling type amplification unit having directionality.
  • FIG. 5 is a diagram showing an outline of a reconfigurable integrated circuit according to the present invention.
  • FIG. 6 is a diagram showing a configuration of a reconfigurable integrated circuit according to the present invention.
  • FIG. 7 is a diagram showing a general-purpose logic module using a ferroelectric memory element according to the present invention.
  • FIG. 8 is a diagram showing a general-purpose logic module using a ferromagnetic memory element according to the present invention.
  • FIG. 9 is a diagram showing a configuration of a general-purpose logic module using a ferroelectric memory element according to the present invention.
  • FIG. 10 is a diagram showing a configuration of a general-purpose logic module using divided ferroelectric memory elements according to the present invention.
  • FIG. 11 is a diagram showing a configuration of a general-purpose logic module using MOS transistors as input / output control units according to the present invention.
  • FIG. 12 is a diagram showing a configuration of a general-purpose logic module using a precharge and a comparison memory element for reading according to the present invention.
  • FIG. 13 is a diagram showing a general-purpose logic module using a ferromagnetic memory element according to the present invention.
  • FIG. 14 is a diagram showing the principle of a ferromagnetic memory element (TMR).
  • FIG. 17 is a diagram showing a universal logic module ULM2 by Ullman et al.
  • FIG. 18 is a diagram in which ULM2 is configured with pass-by transistors and combinational logic.
  • FIG. 19 is a diagram showing a pass gate functional logic element using a ferroelectric capacitor.
  • FIG. 20 is a diagram showing a memory principle and calculation of a ferroelectric capacitor.
  • FIG. 21 is a diagram showing a general-purpose logic module ULM2 using a ferroelectric capacitor according to the present invention.
  • FIG. 22 is a diagram showing a configuration of a regenerative cross-coupled amplification unit.
  • FIG. 23 is a diagram showing an operation at the time of activation of the regenerative cross coupling type amplifying unit.
  • FIG. 24 is a diagram showing a symbol representation of a 2-input variable general-purpose logic module ULM2 according to the present invention.
  • FIG. 25 is a diagram showing ⁇ JK-FF composed of an expanded 2-input AND operation unit and a general-purpose logic module according to the present invention.
  • FIG. 26 is a diagram showing the details of ⁇ JK FF composed of an expanded 2-input AND operation unit and a general-purpose logic module according to the present invention.
  • FIG. 27 is a diagram showing a ULM2 module expanded to 2r + 1 multiple inputs according to the present invention.
  • FIG. 28 is a diagram showing an EX OR operation based on output and output control information of one general-purpose logic module according to the present invention.
  • FIG. 29 is a diagram showing an EXOR operation realized by output and output control information of a general-purpose logic module according to the present invention.
  • FIG. 30 is a diagram showing an AND operation realized by the output and output control information of the general-purpose logic module according to the present invention.
  • FIG. 31 is a diagram showing a NAND operation realized by the output and output control information of the general-purpose logic module according to the present invention.
  • FIG. 32 is a diagram showing an OR operation realized by output and output control information of a general-purpose logic module according to the present invention.
  • FIG. 33 is a diagram showing a logical circuit composed of output and pass' transistors of a general-purpose logic module according to the present invention.
  • FIG. 34 is a diagram showing a programmable integrated circuit in which general-purpose logic modules according to the present invention are arranged.
  • FIG. 5 is a diagram showing the concept of a reconfigurable integrated circuit in which general-purpose logic modules are arranged.
  • a general-purpose logic module 13 composed of a storage unit 12 which is mainly operated by an input / output control unit (programmable basic operation unit) 11 and identifies and stores the same is arranged and combined.
  • a calculation unit 14 is provided to realize complex logic functions and sequential circuits, calculate their optimal power consumption and calculation speed, and set and control the logic functions and sequential circuits.
  • FIG. 15 it is a diagram showing an integrated circuit 15 that is flexible and reconfigurable. The following is an example of the most basic two-input variable general purpose logic module.
  • FIG. 6 is a diagram showing a configuration of a reconfigurable integrated circuit according to the present invention.
  • This is an input / output
  • a plurality of general-purpose logic modules 25 comprising an input / output control unit 23 having a terminal 21 and an input / output control terminal 22 and a storage unit 24 are arranged and connected by a connecting unit 26 to form a complex logic operation or sequential circuit.
  • a connecting unit 26 to form a complex logic operation or sequential circuit.
  • an integrated circuit that is provided with a calculation unit 28 communicates with the outside, or performs setting or control according to internal information is integrated and flexible.
  • FIG. 7 is a diagram showing a general-purpose logic module using a ferroelectric memory element according to the present invention.
  • This figure shows a form in which a universal logic module is defined from the outside.
  • FIG. 8 is a diagram showing a general-purpose logic module using a ferromagnetic storage element for storage of the present invention.
  • This figure shows a form in which a universal logic module is defined from the outside, including input / output terminals 41-1, 41-2, 41-3, 41-4, and input / output control terminals 42— 1, 42-2, 42-3, 42—4 I / O controller 43—1, 43—2, 43—3, 43—4 and nonvolatile ferromagnetic storage element 44—1 —1 and storage unit 45 with two operation control terminals 45-3, 45-4 and operation control transistors 45-4 and 45-5 that control the operation of clear terminal 45-1 and preset terminal 45-2 With
  • FIG. 9 is a diagram showing a configuration of a general-purpose logic module using a ferroelectric memory element according to the present invention.
  • This consists of input / output control units 51-1, 51-2, 51-3, 51-4, a transfer gate, an inverter that generates the negation of the control information that controls it, and a ferroelectric that performs computation or storage.
  • Storage element 52 two inverting amplifier NMOS transistors and PMOS transistors that constitute a regenerative cross coupled amplifier for reading, writing, and storing data, and a preset NMOS transistor 52-1 for setting the state thereof.
  • the input / output control units 51-1, 51-2, 51-3, 51-4 Since the transfer gate is bi-directional and symmetrical, and the regenerative cross-coupled amplifier does not distinguish between input and output, it can amplify in both directions. For these reasons, this general-purpose logic module operates in both directions. Also, the input and output can be in the same direction or both directions.
  • the input and output can be in the same direction or both directions.
  • information input from input / output terminals A and B is input to the transfer gates of input / output control units 51-1, 51-2, and the control information of SO or S1 that controls it is positive Alternatively, an inverter is provided that creates a negation when adding in the negation.
  • the information input from the information is added to the ferroelectric memory element 52-1-1.
  • the regenerative cross coupling type amplifying unit is operated, and the reading is operated by the operating NMOS transistor 53-1 and the operating PMOS transistor 53-2, amplified and read.
  • the information input from the transfer gates of the two input / output control units 51-1, 52-2 is controlled by the control information S0, S1 and added to both electrodes of the ferroelectric memory element 52, respectively.
  • This is done using a regenerative cross-coupled amplification unit.
  • the other of the outputs of the transfer gates of the input / output control means 51-1 and 51-2 becomes floating, so the other is fixed and added positively.
  • the memory Q read out or held by the regenerative cross coupling type amplifying unit, “Q is output directly to the outside and the input / output control unit 51 is required to operate the regenerative cross coupling type amplifying unit with certainty.
  • FIG. 10 is a diagram showing a configuration of a general-purpose logic module using a divided ferroelectric memory element according to the present invention. This is because the ferroelectric memory element 61-1-1 is divided into two parts, cl and c2, and each of the input / output control units 62-1, 62-2 selected and controlled is added. When calculating and storing information, a terminal of PL (PL1, PL2) is provided and controlled. As a result, each state can be stored individually.
  • FIG. 11 is a diagram showing a configuration of a general-purpose logic module using MOS transistors in the input / output control unit.
  • the transfer gates of the input / output control units 71-1, 71-2, 71-3, 71-4 are replaced with MOS transistors.
  • the semiconductor device can be implemented by replacing it with another type as described above, and can also be implemented with a bipolar transistor.
  • FIG. 12 is a diagram showing a configuration of a general logic module using the precharge 81 and the comparison storage element 82 for reading according to the present invention. This write operation is the same as that of the above embodiment. However, the wiring D, “D is precharged when reading, and the electric charge held in the ferroelectric memory element 83 is read. In this method, the charge stored in the comparison memory element in advance can be compared and read out at a high distance.
  • FIG. 13 is a diagram showing a configuration of a general-purpose logic module using a ferromagnetic storage element for storage according to the present invention.
  • a ferromagnetic storage element eg, TMR
  • TMR ferromagnetic storage element
  • the written memory is held in the ferromagnetic memory element 911, and information to be compared with it is held in the other memory element 91-2. These are stored in the two inputs of the regenerative cross coupling type amplifier unit 92, respectively, and read out in comparison.
  • writing uses the general principle of writing to a magnetic thin film of a ferromagnetic material, which is performed in the combined magnetic field of two wires.
  • Tr8 and Trl2 are provided, and the operation results and information held in the regenerative cross coupled amplifier 42 are stored in ⁇ 6. Therefore, open Tr8 and Trl2 and transmit them to the gates of TrlO, Trll, and Trl4 and Trl5, hold them for the time required for writing, close Tr3 and Tr4 with ⁇ 3, open Tr9 and Trl3, and ⁇ 7 Then open Tr5 and write current.
  • the description of the other current that flows simultaneously during writing is omitted.
  • FIG. 14 is a diagram showing the principle of a ferromagnetic memory element (TMR).
  • TMR ferromagnetic memory element
  • a ferromagnetic film is stored in a ferromagnetic film and stronger than it, and a magnetic ferromagnetic film is separated by an insulator film and written by the method described above. Insert the insulating film in the direction perpendicular to the film.
  • the resistance increases when the two films are in the same direction, and the resistance increases when they are magnetized in the opposite direction.
  • a device with a remarkable difference MR is a tunnel magnetic effect memory device. This difference is read as information.
  • FIG. 15 shows an example in which a two-variable logic function is realized by single-line combinational logic. This means that various logics can be realized by combining the circuit input shown in Fig. 2 and its control information.
  • FIG. 16 shows an example in which a two-variable logic function is realized by two-wire combinational logic. By applying this to both poles of the strong dielectric capacitor, various logics can be realized by combining the circuit input shown in Fig. 3 and its control information. Since this feature has already been explained, it will be omitted.
  • FIG. 17 is a diagram showing a general-purpose logic module ULM2 by Ullman et al.
  • This general-purpose logic module 100 was proposed by Ullmam et al. As a logic circuit configuration method using discrete logic circuits or small-scale integrated circuits. Of these, ULM2 was realized as a sequential machine consisting of a multiplexer with two 2-input AND gates and one 2-input OR gate and a latch circuit.
  • This general-purpose logic module 100 is a circuit that is theoretically optimal with two inputs. However, they are theoretically constructed by combining logic elements, and the elements constituting the elements are not sufficiently optimized.
  • the number of elements increases compared to a logic module that expresses a specific function, or a complete logic module (for example, NAND logic) is designed as a combination logic element. Element and NOR logic element) are easier to use.
  • FIG. 18 is a diagram in which ULM2 is configured by combination logic with a pass' transistor. This is the path
  • the output of the 'transistor' logic is wired-OR-coupled output using an inverter to create affirmation and negation.
  • the logic circuit was designed with a combination of logic elements, making it more flexible and reconfigurable.
  • FIG. 19 is a diagram showing a pass gate functional logic element using a ferroelectric capacitor. This is done by initializing, inputting the two inputs controlled by the clock, and calculating by the difference between them and the two stored states that are the first and second values of the ferroelectric capacitor. It is. As shown in Non-Patent Document 8 above, it can be said to be an input-dependent combinatorial logic function expression that works equivalently to combinatorial logic as a sequential machine, but the equivalent function changes as the input sequence changes.
  • FIG. 20 is a diagram showing the storage principle and calculation of the ferroelectric capacitor. If this capacitor accumulates electric charge up to saturation polarization due to spontaneous polarization, the PO and P1 states will persist for a long time even if left untreated. By using this characteristic, (1) the state is reversed by applying until both poles reach saturation charge. In addition, (2) it has the characteristic of restoring the original state when the application of voltage is stopped unless the threshold value for reversing the state is exceeded. In addition, when the same voltage is applied to both poles, (3) the potential of both poles only shifts, and when the voltage is stopped, it returns to the original potential. These spontaneous polarization state transitions are used for computation and non-volatile storage.
  • FIG. 21 is a diagram showing a general-purpose logic module ULM2 using a ferroelectric capacitor according to the present invention. This is because, as shown in FIG. 9, the transfer gates of the two input / output control units and the information power that controls them also generate their values and their negations, and transfer to the transfer gate of the input / output control unit. Each of them is formed to form a multiplexer, and its output is connected to one electrode of a ferroelectric memory element, and the other is floating, so that its logical value (affirmation of the predetermined logical value) is set. Confirm, remember and remember it.
  • the output of the pass 'transistor' logic is set to two logic values, positive and negative, and a non-volatile latch, flip-flop and storage sequential circuit are formed. This makes it possible to construct a logic circuit developed by Ullman et al.
  • FIG. 22 is a diagram showing a configuration of a regenerative cross coupling type amplifying unit.
  • This amplifying unit positively feeds back two sets of inverting amplifiers composed of an NMOS transistor Trl and a PMOS transistor Tr3 constituting a first inverting amplifier and an NMOS transistor Tr2 and a PMOS transistor Tr4 constituting a second inverting amplifier. Between outputs that cross-couple and maintain their two states The ferroelectric memory element 101 is coupled to store and hold the two states in a nonvolatile manner.
  • the regenerative cross coupling type amplifying unit 102 is written using the external power supplied to the CA and CB, and the input Q of the inverting amplifier, “input to Q and write. For example, logical value in Q” 1 When “Q" is written to the logic value "0”, when Q becomes the logic value "1", the gate of the second inverting amplifier T2 is turned on and becomes conductive, and "Q is the logic value.
  • the gate of the first inverting amplifier T1 When “1” is reached, the gate of the first inverting amplifier T1 is turned OFF, the potential at the Q point becomes “1”, and the potential at the Q point becomes “0”. A potential difference occurs between the two electrodes of the element 101, and electric charge is accumulated until saturation polarization occurs.
  • the method of writing only by supplying information from an external force is to write information from outside until the ferroelectric memory element 101 becomes saturation polarization. Writes directly by supplying electric charge.To retain the memory, shut off the power supply and use the non-volatile property of the ferroelectric memory element 101 And a method of holding and operating the regenerative cross type amplifying unit 102. In order to read data stored in the nonvolatile ferroelectric memory element 101, for example, it is stored in memory.
  • the electrode connected to the Q point of the ferroelectric memory element 101 is + Vs, “the electrode connected to the Q point — Vs (Q point:“ 1 ”,“ 0 point: “0” is stored.) Then, when P1 is lowered to -Vss and P2 is raised to + Vdd, Q, ⁇ As the potential at point Q rises and Tl, ⁇ 2 approaches the threshold, it is held in ferroelectric memory element 101.
  • T2 tends to become conductive and T1 tends to become nonconductive, and when it is regenerated and amplified, and the potential continues to rise, Q rapidly becomes a logical value "1", " The read operation is completed when Q becomes a logical value “0.” At this time, the ferroelectric memory element 101 is saturated. It is rewritten from the reach.
  • FIG. 23 is a diagram illustrating an operation at the time of activation of the regenerative cross coupling type amplifying unit.
  • the pi shown in Fig. 22 is first set to -Vss, and then P2 is set to + Vdd, so that the memory held in the ferroelectric memory element 101 vs. Amplify the difference and read out. The other operations are the same and will be omitted.
  • FIG. 24 is a diagram showing a symbol representation of the two-input variable general-purpose logic module ULM2 according to the present invention.
  • FIG. 22 is a diagram showing FIG. 21 as a symbol for the following explanation.
  • FIG. 25 is a diagram showing a JK-FF composed of an extended 2-input AND operation unit and a general-purpose logic module according to the present invention.
  • a general-purpose logic module with two input variables is programmed as an RS flip-flop, and a two-input AND gate is added to the input, and the J input and the Q input and the K input and Q are ANDed to the R and S terminals.
  • the AND gates of the J and K inputs can be programmed and configured, it can be realized by using all three ULM2s.
  • FIG. 26 is a diagram showing details of JK-FF composed of an extended 2-input AND operation unit and a general-purpose logic module according to the present invention.
  • FIG. 27 is a diagram showing a ULM2 module extended to 2r + 1 multiple inputs according to the present invention.
  • a variety of logic elements can be used for this expansion, but the method of configuring with pass 'transistor' logic can be realized with fewer elements. As a result, the logic circuit can be expressed more flexibly and the general-purpose logic module can be used efficiently.
  • FIG. 28 is a diagram showing an EXOR operation based on the output and output control information of one general-purpose logic circuit module according to the present invention.
  • the EXOR operation is shown in Table 3.
  • the operation information is A
  • the operation information is B
  • the operation information (A, ⁇ A) and operation information (B, ⁇ B) are prepared
  • the operation information (A, ⁇ A) is Input / output control units 111-1 and 111-2 are input to the transfer gates, and when they are controlled, an inverter that creates a negation is provided to add the control information of SO and S1 as affirmative and negative
  • Information input by selection and control is input to the ferroelectric storage element 112.
  • the information is read or held, and the operation information (Q, “Q) and the output of the regenerative cross-coupling amplifier is output.
  • Input the calculation information (B, “B”) to the control terminal of the transfer gate of the I / O control unit 111 3, 111-4, and select ⁇ ⁇ ⁇ “B and“ ⁇ ⁇ ⁇ to calculate.
  • the same can be done for AND, OR, NAND, NOR, and XNOR operations, provided that the operation information generated from can be prepared externally, as shown in Figure 30 to Figure 34.
  • A be the operation information of the logical operation of the variable
  • B be the operation information.
  • FIG. 29 is realized by the output of the general-purpose logic function module and the output control information according to the present invention. It is a figure showing EXOR operation.
  • two general-purpose logic modules using the ferroelectric memory element 112 shown in FIG. 28 are used, and the two operand information A and the arithmetic information B are stored in the ferroelectric memory.
  • Each of these outputs (A, “A) and (B,“ B) is stored in the general-purpose logic module using the element 112 and transferred to the input / output control units 111-3 and 111-4.
  • Use the gate to form the pass 'transistor' logic, and combine the output of ⁇ 'B and' ⁇ ⁇ ⁇ ⁇ (1 01?
  • EXNOR operation can be performed by combining “ ⁇ •“ ⁇ + ⁇ ⁇ ⁇ .
  • FIG. 30 is a diagram showing an AND operation realized by the output of the general-purpose logic function module and the output control information according to the present invention.
  • a general-purpose logic module using a ferroelectric memory element will be described with symbols.
  • the values of the two variables are set as operation information A and operation information B, which are held in each general-purpose logic module.
  • Affirmation and negation (A, ⁇ A) of operation information A and affirmation and negation of operation information B (B , “B” is prepared and the transfer gate of each input / output control unit is used to perform the operation by forming a nose transistor logic.
  • Q “ A Q output is also required, which is a constant load supplied to the gates of two transistors at most, so it can be directly coupled, but a transfer gate for the I / O controller is provided.
  • a transfer gate for the I / O controller is provided.
  • FIG. 31 is a diagram showing a NAND operation realized by the output and output control information of the general-purpose logic function module according to the present invention. As in Fig. 9, this is performed using the positive and negative outputs. The two outputs (A, “A) and (B,“ B) are used to calculate “A • B” and “ ⁇ ⁇ ” ⁇ in the pass 'transistor' logic, and the result is Wired-ORed. NAND ⁇ ⁇ + “ ⁇ ⁇ ” ⁇ NAND logic is realized.
  • FIG. 32 is a diagram showing an OR operation realized by the output of the general-purpose logic function module and the output control information according to the present invention.
  • FIG. 33 is a diagram showing a logic circuit composed of the output of the general-purpose logic module and the pass' transistor according to the present invention. This is a further generalization of the operations in FIGS. 29-32, which allows consistent pass 'transistor' logic programming.
  • FIG. 34 is a diagram showing a programmable integrated circuit in which general-purpose logic modules according to the present invention are arranged.
  • Two-variable general-purpose logic module ULM2 which can select and set various combinatorial logic operations, storage and flip-flop operations of two variables, is arranged as a cell, and a wiring area is provided to connect them in a grid pattern
  • a program wiring area is provided at the intersection, and a calculation unit capable of program wiring and overall control of the program is provided to realize an integrated circuit that is reconfigurable, programmable, and capable of flexible optimal design.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

　集積回路２９は、汎用論理モジュール２５と、結合部２６と、計算部２８とを具える。汎用論理モジュール２５は、二つの入出力制御部２３と、記憶部２４とを有し、設定及び制御情報が入力される。入出力制御部２３は、入出力端子２１に入力される情報及び入出力端子２２に入力される入出力制御情報の組合せ論理演算を行う。記憶部２４は、組合せ論理演算の結果を記憶し、その結果の肯定又は否定を出力する。記憶部２４は、第１反転増幅器及びそれに交差結合した第２反転増幅器と、不揮発性の記憶素子とを有する。

Description

明 細 書
汎用論理モジュール及びそれを有する回路
技術分野
[0001] 本発明は、プログラマブル'ロジック 'デバイスの技術分野に属し、入出力し又は入 出力と制御入力による組合せ論理演算をして、それらを記憶し、肯定又は否定の値 で出力する機能を、作動又は停止を最適に制御して行うプログラマブルな汎用論理 モジュール及びそれを有する回路に関する。
背景技術
[0002] 物理的に行われる計算は、物理的な構造体 (例えば、電子回路)で実現され、それ で処理される情報は、物理現象をつかさどる物理量 (例えば、電荷、磁束、光等の量 )で表される。この処理の基本となる単位は、論理素子における情報の蓄積、検出又 は論理機能を果すものである。更に複雑な機能は、基本的な論理素子を何段も結合 して構成され、そのためには、それらの間での情報の伝達が不可欠であり、この過程 はあた力も信号の伝播と類似して 、る。
[0003] この基本的な論理を結合して複雑な論理機能を実現するためには、
(1)論理素子、
(2)論理の伝達、
(3)識別 (タイミング)、
が必要である。
[0004] 基本となる論理を何段も結合して情報を伝達するために、論理的な機能をする電 子回路は、情報を入力し、演算してその結果をあるタイミングで識別する物理的な過 程が必要である。また、それを次段に伝達するためには、伝達されるまで保持する必 要がある。さらに、そのようにして複数を結合するためには、その論理レベルを回復さ せて伝達する必要がある。
[0005] そのためには以下の機能が必要になる。
(1)増幅機能、
(2)記憶機能。 [0006] さらに、論理素子を結合して情報を伝達するに際し、論理素子には方向性を有する ものとないものとがあり、例えば、ゲートのような増幅機能を兼ね備えた能動的な論理 素子と、方向性のないスィッチとして働く受動的な論理素子 (例えば、リレー）がある。
[0007] スィッチやスィッチ回路網のような方向性がない素子は、それを駆動する回路及び 出力を検出する回路を外部に設け、方向性を付けて働力せる必要がある。近年、 MO Sトランジスタの発展により、スィッチ機能と増幅機能を組み合せることによって方向性 及びレベル回復機能を備えた構成が広く用いられて 、る。
[0008] また、論理素子で使われる増幅器は、論理のレベルを回復する目的や論理を反転 する目的で多用され、単純で遅延が少ないことが望ましい。これら物理的な論理値は 、ある範囲で表現され、波形自体が情報を表わすものではない。したがって、増幅器 は、構造が単純であり、遅延が短ぐかつ、多用しても影響が少ない必要がある。最も 単純な構造で遅延が少ない増幅器は、反転増幅器と呼ばれ、入力から出力に向かう 単方向の情報の流れを作る。また、これは、増幅器を通過すると信号が反転する特 徴がある (例えば、非特許文献 1)。
[0009] 論理素子は、情報の物理的な処理の過程を表現する構造体 (アルゴリズム)であり 、それに対応した電子回路による論理素子は、例えば、 AND素子、 OR素子、 NOT素 子、 NAND素子、 NOR素子及び XOR素子がある。これらにより、論理演算が物理的に 行えるようになり、複雑な論理回路を、数学的な論理関数による表現で設計できるよ うになつた。
[0010] 任意の論理関数は、主加法標準形又は主乗法標準形で表せる。このことから、論 理関数は、次の要素の組合せで表すことができる。
1.論理和と論理積と否定
2.論理積と否定
3.論理和と否定
このように任意の論理関数を表すことのできる要素の組合せ (定数" 1"や" 0"を含 むことがある。）を完全系 (complete Set)又は万能系 (Universal Set)と呼ぶ。ここで、こ れらの組合せから、汎用モジュールは 2入力の AND又は ORと NOTの要素を含んで いることが重要となる。また、 2入力の NANDや NORはそれ自体で完全系をなす。一 方、 2入力の EXORは、完全系ではないが算術演算回路などでは多用される重要な 要素である (例えば、非特許文献 2)。
[0011] 論理回路を設計する方法として、直接的に論理表現して基本論理素子 (例えば、 A ND、 OR、 NOT)を組み合せて行う方法と、経済性を考慮して主に一種類となる論理 素子 (例えば、 NAND、 NOR)を使って設計する方法とがある。前者は、最適化に向い ており、後者は、量産された基本集積回路のシステム化や少ない種類のパターンで 設計するセミカスタム LSIに適している。最近は CAD (Computer Aided Design)が発達 し、製造前に動作確認まで行えることから、後者を意識する必要がなくなった。しかし ながら、その一方で、仕様に不確定な要素が残るものや、少量生産や試作において 開発期間短縮や柔軟に修正可能なハードウェアが求められる分野では、単体で完 全系を充たした素子を配列した配線で複雑な機能を実現するものや、プログラム可 能な汎用論理素子とプログラム可能な配線で複雑な機能を実現する集積回路が重 要になっている。
[0012] プログラマブルな汎用集積回路は、少量の生産や試作を短期間かつ柔軟に行える 装置として重要な技術であるが、単一機能の基本論理素子で設計するのと比較して 最適であるとはいえない。最適化と汎用性の間には相反する関係があり、汎用化する には、
( 1)素子数が増えること、
(2)動作速度が十分でな!、こと、
の不都合がある。し力しながら、柔軟な設計が可能なことから重要な集積回路である
[0013] より複雑な汎用論理モジュールの実現方法として、
( 1)関数を実現するテーブル (真理値表)を記憶させ、それを参照して論理演算結 果を導き出すルックアップ 'テーブル方法、
(2)関数の積和形表現を記憶させ、スィッチ ·タイプのパス'トランジスタやトランスフ ァー ·ゲートを制御して関数を実現する積和形表現 (AND-OR)方法、及び
(3)基本となる複数の論理演算を表現する汎用論理モジュールを構成し、関数の 選択情報を与えて特定の関数として働力せる汎用論理モジュール: ULMOJniversal Logic Module)方法 (例えば、非特許文献 3)、
がある。しかし、これら一つの方法で全ての論理回路が適切に表現できるとは限らず 、実際はこれらを組み合せて構成される。
[0014] 汎用論理モジュールを構成するのに、完全系による関数表現方法 (例えば、非特 許文献 2)と、順序回路による表現方法 (例えば、非特許文献 3、非特許文献 4)とが あり、それらは、論理素子が普及し始めた初期の頃にそれぞれ確立した。その後、そ れらの表現やアプリケーションについて比較した文献 (例えば、非特許文献 5)が発 れた。
[0015] これらの研究を基に、パス'トランジスタ 'ロジックと二つのインバータの組合せと、 2 入力組合せ論理とその肯定又は否定の出力をもつ汎用論理モジュールとで構成し たプログラマブルな集積回路 (例えば、特許文献 1)がある。
[0016] さらに、それら論理をパス'トランジスタで表現し、 CMOSで高速化と論理レベル回 復をすることが提案されている (例えば、非特許文献 6)。この場合、ラッチ回路が使 われているが、ドライブ能力が低く（ファンアウト数が少ない）、動作速度が遅い。また 、切替ショート電流が大きい。したがって、この技術は、多くのファンアウト数を必要と しない回路で論理信号補償をするのに留まって 、る。
[0017] また、別の実現として、 2入力 1出力の 1組のパス'トランジスタを組み合わせた単位 の汎用論理素子がある (例えば、特許文献 2)。また、多変数論理関数を 2分決定ダラ フ： BDD (Binary Decision Diagram)を用いて最適化し、テクノロジ^ ~ ·マッピング技術 によりパス'トランジスタ構成に変換するものがある（例えば、特許文献 3)。
[0018] パス ·トランジスタやトランスファ一'ゲートのような双方向のスィッチ ·タイプ素子のス イッチの組合せによる論理関数表現で複雑な論理回路を構成するときには、回路網 内部で信号が輻輳してショートする sneak pathが生じて信号が伝わらないことや、全 ての経路が遮断されて信号が伝わらな 、現象が生じな 、ようにすることが重要である
[0019] 再構成可能な集積回路の実現方法としては、一般に、配線領域に格子状の配線を し、その交点にノ ス 'トランジスタやトランスファー ·ゲートの双方向スィッチを設けて結 合をプログラムする。これら再構成可能（リコンフィギュアブル)又はプログラマブルな 機能は、いずれも記憶素子を持ち、それにルックアップ'テーブル、関数表現テープ ル、関数選択情報、又はそれらを結ぶ配線情報を保持して、それらにより論理回路 の構成とその論理演算を制御する。
[0020] それらにより、プログラマブルな論理回路は、それらの関数を実現するプログラム又 はそれらの結線を実現するプログラムを入れ替えることにより、容易に関数や回路の 変更又は再構成ができる。それら記憶を担うメモリとして、 EEPROMや、揮発性の SRA Mや、不揮発性の強誘電体や強磁性体のメモリがあり、それらに使われている代表的 なものには次のものがある。
(1) RAMと同じ構造をした 1個のトランジスタと 1個の強誘電体キャパシタカもなる 1T 1C方法。
(2)揮発性 SRAMの構造をした不揮発性 SRAM。
[0021] DRAMと同じ構造をした 1T1C方法 (例えば、特許文献 4)は、大容量ィ匕に適してい る。また、不揮発性 SRAMは、 SRAMの特徴と強誘電体キャパシタの自発分極による 不揮発性を備え、 SRAMの回路内の 2安定状態を保持している部分にそれぞれ強誘 電体キャパシタを接続し、通常は SRAMとして動作し、必要に応じてそれぞれの強誘 電体キャパシタに書き込み、保持する。また、 SRAMの二つの安定状態を保持してい る部分の電位差を、強誘電体キャパシタに保持することにより、不揮発で状態を保持 し、再起動させるとプログラムされた元の状態に回復できる機能を備えている（例えば 、特許文献 5、特許文献 6、非特許文献 7)。
[0022] また、別の表現の汎用論理モジュールは、強誘電体キャパシタの両極のそれぞれ に加えられる一組のデータと強誘電体キャパシタの記憶の状態で順序回路を形成し 、入力系列による状態の遷移により AND,OR,NOTを演算できるパスゲート機能論理 素子と名づけられたものがある（例えば、非特許文献 8)。
[0023] そのパスゲート機能論理素子の回路は、 2入力 1出力（パストランジスタ 'ゲート)で 構成され、一組のデータを強誘電体キャパシタの両端に加え、 SRフリップ'フロップと よく似た動作をし、論文によると、 Reset力 始まり、定められた入力系列に従って入 力することにより、 AND,OR又は NOTの演算ができる。
[0024] これは、非常に少な!/、素子で構成できる特徴がある。し力しながら、従来の論理素 子と比べて、入力される全ての入力系列で関数を保証しなければならず、設計に検 証と同等の指数複雑度がある。また、単体の論理素子として完全系をなしていない。
[0025] しカゝしながら、この方法のように基本論理素子を綿密に組み合せて少な ヽ素子で論 理回路を構成することは重要である。また、小面積や少ないトランジスタ数で基本論 理素子 (例えば、 AND、 OR、 NOT)が作られていることは、大規模論理回路を構成す るための重要な条件である。
[0026] 一方、一つの素子で完全集合をなして!/、る形態 (例えば， NAND.NOR)が実現でき ることも、実用性力も重要な条件である (例えば、非特許文献 7)。また、実用上、論理 回路を構成するのに同じ素子が多用できることは、集積回路製造上の利点がある。ま た、汎用論理素子として、 EXORや EXNORが実現できることは、加算器、乗算器等を 構成するのに重要な条件である。
[0027] EXORや EXNORの演算については、記憶されている被演算情報を演算情報の真、 偽により肯定的に読み出し又は否定的に読み出すことによって EXORや EXNORの論 理演算をする機能メモリがある (例えば、特許文献 7)。し力しながら、ハードウ アとし て働くフィールド 'プログラマブルな集積回路は、セルの並列動作が必要であり、可能 な限り少ない素子及び少ない面積で作られ、かつ、広い汎用性が求められる。その ために、単体で完全集合を成した論理素子 (NAND,NOR)や EXORや EXNORとして働 き又は記憶ゃフリップ'フロップの素子として働くことが重要となる。
特許文献 1 :米国特許第 5, 367,208号 (FIG. 2A, FIG .2B, FIG. 2C)
特許文献 2：米国特許第 6, 194,914号
特許文献 3 :米国特許第 6,260,185号
特許文献 4:米国特許第 4,873,664号 (FIG .4)
特許文献 5 :米国特許第 6,285,575号 (FIG .1)
特許文献 6 :米国特許第 5,751627号 (FIG .1)
特許文献 7 :米国特許第 6, 205,047号 (FIG 14A, 14B, 14C and 15, TABLE 9) 非特許文献 1 : Carver Mead et. al： "INTRODUCTION TO VLSI SYSTEMS" Addiso n- Wesley, pp.333- 371, 1980.
非特許文献 2 :A.D.Fridman et al： "THEORY & DEDIGN OF SWITCHNG CIRCUIT S", Computer Science Press, pp.107— 113, 1975
非特許文献 3 :J.D.Ullman et al： "Modular Networks and Nondeterministic Sequentia 1 Machines", IEEE Trans, on Computers, Vol. C- 21 pp.1124— 1129, Oct. 1972 非特許文献 4 :A.D.Fridman et al： "THEORY & DEDIGN OF SWITCHNG CIRCUIT ¾ , Computer Science Press, pp.379— 408, 1975
非特許文献 5 : X.Chen et al.： A Comparison of Universal-Logic-Module Realizatio ns and Their Application in the Synthesis of Combinatorial and Sequential Logic Net works , IEEE Trans, on Computers, Vol. C— 31, pp.140— 147, Feb. 1982 非特許文献 6 : R.Zimmermann et al.： "Low-Power Logic Styles: CMOS Versus Pass
-Transistor Logic", IEEE Journal of Solid— State Circuits, Vol. 32, No.7 July 1997. 非特許文献 7 : T. Miwa et al.： "A 512 Kbit Low-Voltage NV-SRAM with the Size o f Conventional SRAM", Symposium on VLSI Circuits, pp.129— 132, 2001.
非特許文献 8 : T. Hanyu et al.： "Ferroelectric-Based Functional Pass-Gate for Fine
-Grain Pipelined VLSI Computation , IEEE International Solid— State Circuits Confe rence, pp. 208 - 209, Feb. 2002.
発明の開示
発明が解決しょうとする課題
[0028] し力しながら、既に説明した広 、条件を満たす機能を備えたプログラマブルな論理 素子はない。このことから、これらをプログラマブルな少ない要素で構成し、不揮発又 は非破壊で、節電し又は高速に動作をするプログラマブルな論理素子が求められる
[0029] プログラマブルな条件とは、複数の機能を備え、その一つを選択して利用できる汎 用性があることであるから、基本となる汎用論理モジュールは、単一の機能を極限ま で追求した論理素子に比べ、ある程度の素子の増加は避けられない。それにもかか わらず、開発期間の短縮や少量生産や試作の用途では、エンド'ユーザーにとって 重要な条件である。
[0030] プログラマブルな論理演算は、論理を表現する物理的なゲートやスィッチ ·タイプ素 子を使って最適に構成され、少ない素子で結果が得られることが望ましぐ一般的に は、それが可能なスィッチ ·タイプ素子で構成される。
[0031] こうして表現される論理には、時間的な要素が含まれていない。しかし、現実には、 計算を表現する処理過程を物理的な構造体で表して演算させ、それを、ある時点で 論理値として識別して確定する必要がある。そのために、一般的には、時間を計るタ イミングが与えられている。
[0032] これらにより、論理と物理的な現象が直接に対応付けられる。物理的な論理演算機 構では、適切な単位に区切って演算を行い、伝播させていく。それら演算の単位の 間では論理又は情報を授受する伝達が必要であり、その進行には、
(1)論理レベルを保つこと、
(2)論理又は情報の方向性をつけること、及び
(3)演算が終わるまで入力又は出力を保つことが重要である。
[0033] また、演算の単位の論理素子は、方向性のあるものとないものがあり、方向性のな いものは、論理素子の前又は後に情報の駆動機能及び情報検出機能が必要である 。すなわち、具体的には増幅器が必要になる。
[0034] そのために、演算の単位となる汎用論理モジュールに必要な機能を列挙すると、
(1)入出力機能、
(2)演算機能、
(3)増幅機能、
(4)記憶機能、
(5)否定又は肯定の出力、
(6)消費電力 (節電、必要な高速動作)の制御機能、
がある。これらの要件を可能な限り満たし、かつ、最適な構成要素の数で働かせるこ とが求められる。
[0035] 本発明は、組合せ論理素子として最適な構成かつ論理関数の完全系を成し、さら に、 EXOR又は EXNOR演算や順序回路の素子として記憶又はフリップ'フロップの機 能を備えた不揮発性の汎用論理モジュールを構成し、プログラマブルかつ最適制御 可能な汎用論理モジュールを実現し、それらを集積して再構成可能で複雑な機能を 実現する回路を構成することを目的としている。
課題を解決するための手段
[0036] 本発明による汎用論理モジュールは、
第 1の情報及びその第 1の情報の制御情報の糸且合せで第 1の入出力を行い、第 2 の情報及びその第 2の情報の制御情報の糸且合せで第 2の入出力を行い、又は、前記 第 1及び第 2の入出力の組合せで論理演算を行う入出力制御手段と、
前記入出力制御手段の演算結果又は前記情報を記憶する記憶手段とを具え、 前記演算結果又は前記情報を、肯定又は否定で入出力することを特徴とする。
[0037] 本発明による回路は、
複数の汎用論理モジュールと、
前記汎用論理モジュール同士を結合する結合手段と、
最適な消費電力及び演算速度を計算する計算手段とを具え、
前記汎用論理モジュールが、
第 1の情報及びその第 1の情報の制御情報の糸且合せで第 1の入出力を行い、第 2 の情報及びその第 2の情報の制御情報の糸且合せで第 2の入出力を行い、又は、前記 第 1及び第 2の入出力の組合せで論理演算を行う入出力制御手段と、
前記入出力制御手段の演算結果又は前記情報を記憶する記憶手段とを具え、 前記演算結果又は前記情報を、肯定又は否定で入出力することを特徴とする。 発明の効果
[0038] 本発明は、主に汎用論理モジュール (ULM: Universal Logic Module)に関するもの であり、プログラマブルな汎用論理モジュールで論理演算や順序回路の要素を、少 ない素子数かつ小面積で実現し、節電し又は高速に働かせるのに、入力手段、出力 手段又は論理手段として働く入出力制御手段と、記憶し、その肯定又は否定を出力 する記憶手段とからなる汎用論理モジュールと、それらをつなぐ結合手段と、計算手 段を備え、それらを結合し又は結合とともに論理関数を拡張して、必要な場合には、 それらを何段も結合し、一体として複雑な論理関数や順序回路を実現し、さらに、設 定又は制御のための計算手段を設け、外部と通信し又は内部の情報でそれらを行 い、全体として再構成可能で複雑な機能を実現する。 [0039] 本発明は、入出力制御手段を介した情報の入出力又はスィッチ動作させる変数と 入出力の変数の組合せによる論理の要素と、情報を記憶する記憶素子 (例えば、強 誘電体キャパシタ）と、それを書き込み、破壊又は非破壊で読み出し、肯定又は否定 で出力する再生交差結合型増幅手段力 構成された順序回路の要素の機能が一体 として働き、論理素子、記憶素子又はフリップ'フロップを実現し、各種の論理機能を 備えた汎用論理モジュールを形成する。
[0040] 本発明によれば、汎用論理モジュールを方向性のある構成又は方向性のな 、構成 にして、方向性のあるものは情報の伝達を制御して識別し、方向性のないものは方 向性を与えて情報の伝達を制御して識別し、その方向を制御して演算させる。
[0041] 論理素子には、ゲート回路のように、明らかに一方向に情報が伝達される素子や、 スィッチ回路のように、継なぐ又は切り離すスィッチ動作で論理的な機能が表現され 、論理関数が入力端力 駆動してそれが出力端に伝わる伝達関数として表現される 素子がある。これには方向性がなぐ逆方向から入力して他端で検出しても同様に情 報は伝達される。
[0042] この方向性のない論理素子は、情報が流れるように送端力 受端へ物理的な傾斜
(例えば、情報を電位や電流として方向）を付けて流して検出し、レベルを回復して識 別し、保持して次に伝える。この動作を行うのに、例えば、送端、受端及び出力端に それぞれ、制御する情報を与え、その関係を保ちながら情報を次々と入力から出力 へ伝え、それが出力端に到達するまで行う。一般には、この情報の流れを、多相のク ロックを使って行う。
[0043] 方向性のないものは、方向を制御して与えることで双方向に演算が行える。例えば 、順方向を関数 fの演算ができる方向とし、その逆の方向を関数 f—1の演算ができる方 向とすると、情報の流れる方向を制御して与えることによって、関数 fの演算とその逆 の関数 f—1の演算ができる。
[0044] 本発明によれば、結合手段又はプログラマブルな結合手段で結合を行!ヽ、論理を 拡張して再構成可能で複雑な機能を実現する。論理関数の表現方法には、積和形 表現と和積形表現がある。一般に、論理関数は、入力数又は段数を増やすことによ つて複雑な関数に拡張できる。例えば、関数を積和形表現して前段からの論理を入 出力手段に入力し、その出力を結合し、論理和として働力せることによって、論理関 数を拡張できる。すなわち、入出力制御手段の出力を Wired-OR結合することによつ て、入力に加えられた関数 fl, f2, - - ·ϋιの和 1+ f2+- · ·+ϋιが演算できる。
[0045] 本発明によれば、汎用論理モジュールについて、必要に応じて初期化又はプリセッ トして、入出力制御手段を入出力の制御情報で選択及び制御して入出力し又は論 理として働力せて演算して入出力し、記憶手段に記憶させるのに、再生交差結合型 増幅手段を働かせ又は働かせないで記憶又は演算し、肯定又は否定で出力をする 機能を、情報の流れに沿って一体として行う。
[0046] 一般に、最初に汎用論理モジュールを初期化又はプリセットする。また、動作中で も必要に応じて初期化又はある状態にプリセットする。本発明によれば、入出力をす るのに、汎用性を有し、最小な構成では、二つの入出力制御手段を用いて、その入 出力を選択及び制御した 2線方式又はそれらを結合した単線方式で入出力を行う。
[0047] 汎用論理モジュールの演算機能は、主に入出力制御手段で行い、単数又は複数 の入出力手段のスィッチを組み合せて演算する。既に説明したように、単数では外 部に論理演算を行う素子が必要になり、また、多数を設けることもできるが、それらは 、 2変数の多段の組合せで対応できること、出力の肯定又は否定を選択及び制御す る二つの入出力制御手段があれば論理関数としての完全性が保てること及び汎用 性がある（表現できる関数の一つをプログラムで選択できる）ことの理由から、二つの 入出力の組が最適かつ最小と考えられる。
[0048] また、その演算結果は、それらをまとめて Wired-OR結合した単線で表現する方法と 、それぞれ 2線で表現する方法とがある。それらは、次に情報を伝える条件によって 決まる。例えば、強誘電体キャパシタの両端に与えて表現し、記憶することができる。
[0049] 本発明によれば、入出力制御手段が全て遮断され、情報が伝達されず、又は全て 値が同じになり、伝達されないときは、記憶手段を、論理関数で定義された自明の値 に初期化又はプリセットして、それに上書きする。一般に、スィッチによる論理演算は 、入力から出力に至る信号が伝達されるスィッチの組合せによって演算される。その パス ·トランジスタやトランスファー ·ゲートなどのスィッチ ·タイプ素子で表現される論 理関数は、それが表現される経路の形成が必要であり、例えば、積和形で表現され た 2変数論理関数を、図 1の構成のようなスィッチ Trl, Tr2の組合せと Wired- OR結 合 1で表 1の論理を実現する場合、その組合せによっては次の場合が生じることがあ る。
(1)入力しょうとする二つの関数がいずれも遮断されて伝わらない。
(2)関数の値が異なり伝わらない。（Sneak pathの発生）
[0050] [表 1]
1 . 一 的な 2変数組合せ論理
Figure imgf000014_0001
一般には、二つの入出力制御端子 tl, t2を一つの変数の肯定と否定で制御すること によって、（1)の場合の二つのスィッチ Trl, Tr2がいずれも遮断されて伝わらない状 態は生じないようにする。また、（2)の場合の Aと Bの値 (例えば、 A=l, B=0)が異なる ためにショートして伝わらない状態（Sneak Path)は、二つの制御入力が同時に Onに ならな 、ようにして、そのような状態が生じな 、ようにする。
[0051] 2線式で論理を表現した例として、本発明では、二つの入出力制御手段による組合 せ論理と、強誘電体キャパシタによる記憶力 なる汎用的な論理演算が行える機能と を備えている。これらの機能について説明すると、積和形表現の積項の組合せ論理 演算を、図 2の構成のように二つのスィッチ 'タイプ素子 Trl l, Trl2の動作で行い、 その出力を和項の Wired-OR結合して表 2の組合せにより演算する結合部分に、ヒス テリシス特性の第 1の値又は第 2の値をもった素子を結合して、その両端子に加えら れる状態を演算結果及び記憶データとして記憶する。
[0052] なお、以後の説明では、論理値の否定を、本文中では"「"を記号に付けて表し、図 では"一"を付けて表す。 その際、演算と記憶の機能を両立させるためには、 2変数の組合せを、一つの入力 データの肯定及び否定と二つの制御情報の組合せで演算する。それによつては上 記説明と同様に次のことが生じる。
(1)入力しょうとする二つの関数がいずれも遮断されて伝わらない。 (2)関数の値が同じ又は異なって伝わらない（Sneak pathの発生)。
[0053] (1)の状態は、表 2の 1の場合に当たり、演算の定義によって明らかなので、その値 で初期化しておき、その上に上書きする。（2)の場合の状態は、表 2の 4の場合に当 たり、与えられる入力が一つのデータの肯定及び否定と定めているので、生じること はない。また、関数の値が異なって Sneak pathが生じて伝わらない状態は、例えば、 強誘電体キャパシタの両極の間は絶縁されているので Sneak pathが生じることはない
[0054] [表 2]
表 2 . 本発明の 2変数組合せ論理
Figure imgf000015_0001
[0055] 次に、出力手段とその制御情報の組合せで論理演算をする場合を考える。これに 適した関数として EXOR演算がある。記憶された情報を基に再生交差結合型増幅手 段 4に保持された肯定又は否定の出力及び出力手段による 2変数 EXOR論理演算を 図 3と表 3で示す。
[0056] [表 3]
表 3 . 2変数 EXOR論理演算の例
Figure imgf000015_0002
[0057] 本発明によれば、入出力制御手段の一つが遮断されて情報が伝達されな 、場合 は、関数が伝わった記憶手段の第 1の反転増幅器の出力を基に、それを交差結合し た第 2の反転増幅器の入力に加えて関数の値を確定し又はその逆の場合も同様に して、記憶又は保持する。
[0058] 既に説明したように、片方の関数が遮断されて伝わらないときは、表 2の 2又は表 2 の 3の場合に当たり、例えば、入力された方の値を、第 1の反転増幅器に入力し、そ の出力を、入力が遮断されてフローティングとなっている第 2の反転増幅器に入力し 、その出力を第 1の反転増幅器の入力に再生交差結合させて、第 2の入出力を確定 し、その演算結果を記憶する。例えば、演算結果を、強誘電体キャパシクの両極それ ぞれに与えて、書き込み、記憶し、保持する。
[0059] 本発明によれば、記憶を前段や外部から直接行い、又は記憶手段の第 1の反転増 幅器の入力と第 2の反転増幅器の出力、及び、第 1の反転増幅器の出力と第 2の反 転増幅器の入力を交差結合し、再生交差結合型増幅手段を形成して、入出力制御 手段を介して伝えられた情報を、第 1又は第 2の反転増幅器の入力に入力し、又は それらの一方を第 1の反転増幅器の入力するとともに、他方を第 2の反転増幅器の入 力に入力し、それらを働かせて行う。
[0060] 記憶をするのに前段や外部から直接駆動できる能力があれば、記憶素子は一般に 受動素子であることから、この段の電源の供給は必要ない。さらに、この段の書込み 動作は必要ない。一方、再生交差結合型増幅手段を働かせて前段からの情報又は 演算結果を検出し、レベルを回復して書き込む。これにより確実に記憶される。二つ の反転増幅器から構成される再生交差結合型増幅手段は、それら情報の書込み、 読出し及び保持に使える。
[0061] また、再生交差結合型増幅手段を働力せることによってレベルを回復して書込み、 記憶及び保持するのを利用して、その手段の二つの安定な状態を、順序回路の要 素として働力せる。その振る舞いは、初期化、プリセット端子をもつセットリセット型フリ ップ.フロップ（S— R— T型 FF)と等価である。
[0062] ここで、記憶、読み出しの手順を説明する。
その動作は、情報が 2線式で伝えられるものと、単線式で伝えられるものとがあり、 前者のように二つの情報が定まっている場合は、それを加え、後者のように情報が片 方に加えられて定まるとともに他方はフローティングである場合は、定まった情報を基 に他方を生成してカ卩える。それらが行えるのが本発明の方式であり、図 4 (a)は、方向 性のない構成であり、再生交差結合型増幅手段を動作させて、最初に Τ ( φ 1、 φ 2) の φ 1の電位を— Vssに確定し、その後、 φ 2の電位を +Vddの電位にまで引き上げ ることによって、記憶データ又は演算結果を再生増幅し、第 1の値又は第 2の値の論 理値が確定している入出力点〈例えば、第 1の反転増幅器の入力〉を確定し、それか ら他方 (例えば、第 2の反転増幅器の入力）が決まるようにし、又は同時にそれらの動 作をさせる。それにより、レベル回復された情報を、記憶素子 (例えば、強誘電体キヤ パシタ）に記憶させる。読出しは、記憶された両方の情報又は片方とその比較情報を 入力に加え、同様にして読み出す。また、図 4 (b)の方向性のある構成は、入力と出 力が分離しているので、 τ ( φ 1、 φ 2)の別段の制御がなくても再生増幅できる。また 、再書込みを有効にするためには、記憶素子を a, bの箇所に設ける。
[0063] セット'リセットの入力を S,R、その出力の現在の状態を Q (t)、次の状態を Q (t+1)と すると、その動作は以下の表 4に示すようになる。
[0064] [表 4]
表 4 . 再生交差結合型増幅手段の増幅及び記 ¾保持
Figure imgf000017_0001
[0065] さらに、これらの機能を有効に使って発展させ、 Ullman他によって提案された 2入力 2出力の最適な汎用論理モジュール ULM2 (Universal Logic Module2)を、本発明に より、後に説明する図 19のように実現し、既に論理合成に最適な論理モジュールとし て理論的に証明された論理合成方法に帰着させ、また、その入力を拡張した 2r+ l 入力 ULM2を、本発明より、後に説明する図 26のように実現し、さらに、これらにより 柔軟に任意の関数を実現する。
[0066] 二つの入力情報とそれを選択及び制御する制御情報の組合せ論理演算及び演算 結果、情報又は状態を記憶保持することによって、汎用の順序回路を構成し、これら により、複数の関数を実現できる汎用論理モジュールを形成する。その関数の機能 を表にまとめると以下のようになる。表には記載しないが、 NOTは、出力の否定出力 から得られる。
これにより、後に説明する図 7を 2入力組合せ論理素子として働力せると、次の表 5 のようになる。ここで読み出しや論理の識別は T ( φ 1、 φ 2)で行う
[0067] [表 5]
表 5 . 2変数組み合わせ論理
Figure imgf000018_0001
また、この回路を順序機械として働かせると、次の表 6のようになる
[0068] [表 6]
表 6 . 順序回路の要素の論理
Figure imgf000018_0002
本発明によれば、記憶を保持するために、それら記憶を保持し、再生交差結合型 増幅手段を働かせて読み出し、再書き込みして保持し、又は再生交差結合型増幅 手段を常に働力せて保持する。
[0069] 記憶を不揮発で保持する際に、保持レベルは時間とともに減少する。したがって、 比較的短い時間であれば、直接読み出すことも出来る。長時間保持するためには、 読み出してレベルを回復させ、再書込みをして保持する必要があり、また、高速に動 作させるためには、読み出す時間を省いて常に保持してレ、ることが必要となる。
[0070] 本発明によれば、記憶を読み出すに際し、次段や外部から直接読み出し、再生交 差結合型増幅手段を働かせて読み出し、又は再生交差結合型増幅手段を常に働か せて保持して読み出す。
[0071] 記憶素子に記憶された情報を読み出し、次段や外部に伝えるために、外部や次段 力 直接読み出し、又は次段や外部に増幅手段を設けて読み出すこともできる。これ により、増幅の多用による消費電力を節約することができる。また、再生交差結合型 増幅手段で増幅して読み出すことによって、長期間安定した記憶が保持できる。さら に、高速に動作させる必要がある場合は、常に再生交差結合型増幅手段に記憶を 保持して直ちに読み出す。
[0072] 本発明によれば、汎用論理モジュールの入出力方向を定め、情報の流れを作る際 に、入力手段を開けて入力し、記憶し、演算して記憶し、閉じて入出力を切り離し保 持し、又は不揮発で保持し、出力手段を開けて出力し、演算して出力し、又はその逆 の方向に入出力する。
[0073] 情報を伝達するに際し、情報の流れは、駆動素子 (例えば、前段の再生交差結合 型増幅手段)からの出力を入力手段を開けて入力し、情報又は演算結果を検出し、 記憶又は保持する。次に、入力手段を閉じて、記憶又は保持された情報が入力変化 の影響を受けないようにする。次に、出力手段を開け、保持されている情報が次段に 伝わるまで出力する。このように情報の流れを制御して伝達することによって、演算を 進める。
[0074] 本発明によれば、汎用論理モジュールを作動又は停止させるに際し、電源を制御 し、再生交差結合型増幅手段を作動又は停止させて、消費電力や動作速度の最適 制御が行える。汎用論理モジュールを作動又は停止させるのについて、それらのうち 、能動的動作をして働くのは、主に再生交差結合型増幅手段であり、不揮発性の記 憶素子 (例えば、強誘電体キャパシタ）に情報、演算結果及び状態を書き込み、不揮 発で保持し、回路を停止させて休眠状態にし、通電後、それらの読出し状態からスタ ートさせ、また、全体の電源が遮断された場合は、各モジュールに保存されている不 揮発の情報、演算結果及び状態から元の状態に復元し、継続して作動させられる。 これにより、消費電力を減らすことや高速に起動することができる。
[0075] 本発明によれば、入出力のうち、入力と出力を定め、入力端子から入力し、出力端 子から出力する入出力端子と；
入出力を制御する情報を入力する入出力制御端子と；
入出力を選択及び制御して入出力し又は論理手段として働力せて入出力する入 出力制御手段と； 情報を記憶し、その肯定又は否定を出力する記憶手段と；
その初期化をするクリア入力端子と；
所定の状態にプリセットをするプリセット入力端子と、
動作を制御する作動制御入力端子と；
クリア入力とプリセット入力と作動制御の情報を伝える設定及び制御端子と； それら力 なる汎用論理モジュールと；
それらを結合する結合手段と；
それらを設定及び制御するため外部と通信又は内部の情報で設定又は制御する 計算手段を備え、
汎用論理モジュールの内部は、
入出力を入出力の制御情報で選択及び制御して入出力し又は論理として働かせ て入出力する入出力制御手段と；
入力を増幅し、反転して出力をする反転増幅器と；
反転増幅器を二つ用い、第 1の反転増幅器の入力と第 2の反転増幅器の出力及び 第 1の反転増幅器の出力と第 2の反転増幅器の入力を交差結合し、再生増幅する再 生交差結合型増幅手段と；
情報を記憶する単数又は複数の記憶素子と；
記憶素子と再生交差結合型増幅手段で情報を記憶し、破壊または非破壊で読み 出し、保持し、肯定又は否定で出力する記憶手段と；
基準となる状態を定めて、それを初期状態とし、その値に初期化するクリア'トランジ スタと；
所定の状態をプリセットされた状態として定めて、その値にプリセットするプリセット' トランジスタと；
作動又は停止を制御して行う二つの作動制御トランジスタを具備し、
それらを、必要ならば初期化又は所定の状態にプリセットし、入力を選択及び制御 して入力し又は論理手段として働力せて入力するのに汎用性を有し、かつ、最小な 構成では二つの入出力制御手段を用いて、それらに入力する情報と入出力を制御 する情報の組合せ力 なる二つの和、二つの情報、一つの情報の肯定と否定、又は 一つの情報を与えて、記憶し又は再生交差結合型増幅手段を働かせて記憶し、そ れを肯定又は否定で保持し出力し、又は保持し、出力を同様に選択及び制御して出 力する。
[0076] これらの手段を一体として有効に働力せることにより、 2変数論理関数力も Ullman他 によって定義された順序回路の基本モジュール ULM2、それを拡張した 2r+ 1ULM2 、又はそれら双方向に働く汎用論理モジュールを実現し、大規模集積回路の省電力 実現に必要となる汎用論理モジュールの動作を停止又は作動させるモードを設け、 作動又は停止させて休眠状態にする制御をし、論理回路の一部又は全部をそれら の情報を保持して停止させて論理回路を休眠状態に保ち、節電し又は発熱を制御 する。
[0077] 本発明によれば、汎用論理モジュールを配列して結合手段で結合し、それらの論 理関数や機能をプログラムし、又はそれらの結合をプログラムして、一体として複雑な 論理関数又は順序回路を実現し、外部と通信し又は内部の情報で設定若しくは制 御して、それらを作動又は停止させ、消費電力や演算速度を最適化して演算させ又 は情報の伝達する方向を制御して演算させる計算手段を備える。
[0078] 汎用論理モジュールで表現できる複数の論理機能のうち、プログラムで一つを選択 できるように設定し、それら論理を複数段結合できるようにプログラムで経路を選択及 び設定して、複雑な論理関数又は順序回路を実現する。これらの柔軟な設定によつ て再構成が可能になり、それらを計算手段で外部と通信し、又は内部の情報で設定 若しくは制御するに際し、節電と高速動作には相反する関係にあり、節電をする場合 には、全体として消費電力又は電力を消費する部分の分散や停止制御等を行い、 消費電力を最適化し、また、汎用論理素子の記憶を、例えば強誘電体等の不揮発 性の記憶素子で保持又は高速に動作させるために、再生交差結合型増幅手段に保 持することで節電又は高速に動作を制御して行う。さらに、方向性のない特徴を備え た汎用論理モジュールによる構成では、情報の流れる方向を制御して演算を行う。
[0079] 本発明によれば、汎用論理モジュールを配列して結合手段で結合し、それらをプロ グラムで再構成可能にして集積するに際し、機能を各手段、所定の手段、又は外部 の手段に分散又は統合する。汎用論理モジュールを配列した集積回路には、汎用 論理モジュールと結合手段と簡単な制御手段力 出来ている単純なものから、より汎 用性を持たせるため各モジュールに機能を付加したものや、計算手段を備えたもの もある。それら汎用論理モジュールを一体として働力せるための機能は、主に設定及 び制御に関するものであり、これらは計算手段で行われる。し力しながら、単純なもの は外部に同様の環境を用意して行うこともできる。また、それらの機能を各手段に分 散又はいずれかの手段に統合しておこなうこともできる。
図面の簡単な説明
[図 1]一般的な 2変数組合せ論理の構成を示す図である。
[図 2]本発明による 2変数組合せ論理の構成を示す図である。
[図 3]2変数 EXOR演算の構成例を示す図である。
[図 4]図 4 (a)は、方向性がない再生交差結合型増幅部の構成を示す図であり、図 4 ( b)は、方向性がある再生交差結合型増幅部の構成を示す図である。
[図 5]本発明による再構成可能な集積回路の概要を示す図である。
[図 6]本発明による再構成可能な集積回路の構成を示す図である。
[図 7]本発明による強誘電体の記憶素子を用いた汎用論理モジュールを示す図であ る。
[図 8]本発明による強磁性体の記憶素子を用いた汎用論理モジュールを示す図であ る。
[図 9]本発明による強誘電体の記憶素子を用いた汎用論理モジュールの構成を示す 図である。
[図 10]本発明による分割した強誘電体の記憶素子を用いた汎用論理モジュールの 構成を示す図である。
[図 11]本発明による入出力制御部として MOSトランジスタを用いた汎用論理モジュ ールの構成を示す図である。
[図 12]本発明による読出しにプリチャージ及び比較記憶素子を用いた汎用論理モジ ユールの構成を示す図である。
[図 13]本発明による強磁性体の記憶素子を用いた汎用論理モジュールを示す図で ある。 [図 14]強磁性体の記憶素子 (TMR)の原理を示す図である。
圆 15]2変数関数を単線式のプログラム可能な論理素子で実現した例を示す図であ る。
圆 16]2変数関数を 2線式のプログラム可能な論理素子で実現した例を示す図である
[図 17]Ullman他による汎用論理モジュール ULM2を示す図である。
[図 18]ULM2をパス'トランジスタと組合せ論理で構成した図である。
圆 19]強誘電体キャパシタによるパスゲート機能論理素子を示す図である。
圆 20]強誘電体キャパシタの記憶原理及び演算を示す図である。
[図 21]本発明による強誘電体キャパシタを用いた汎用論理モジュール ULM2を示す 図である。
圆 22]再生交差結合型増幅部の構成を示す図である。
[図 23]再生交差結合型増幅部の起動時の動作を示す図である。
[図 24]本発明による 2入力変数汎用論理モジュール ULM2のシンボル表現で示した 図である。
[図 25]本発明による拡張された 2入力 AND演算部及び汎用論理モジュールで構成 し^ JK—FFを示す図である。
[図 26]本発明による拡張された 2入力 AND演算部及び汎用論理モジュールで構成 し^ JK FFの詳細を示す図である。
[図 27]本発明による 2r+ 1多入力に拡張した ULM2モジュールを示す図である。
[図 28]本発明による一つの汎用論理モジュールの出力及び出力制御情報による EX OR演算を示す図である。
[図 29]本発明による汎用論理モジュールの出力及び出力制御情報で実現した EXO R演算を示す図である。
[図 30]本発明による汎用論理モジュールの出力及び出力制御情報で実現した AND 演算を示す図である。
[図 31]本発明による汎用論理モジュールの出力及び出力制御情報で実現した NAN D演算を示す図である。 [図 32]本発明による汎用論理モジュールの出力及び出力制御情報で実現した OR演 算を示す図である。
[図 33]本発明による汎用論理モジュールの出力及びパス'トランジスタで構成した論 理回路を示す図である。
圆 34]本発明による汎用論理モジュールを配列したプログラマブル集積回路を示す 図である。
符号の説明
23 入出力制御部
12, 24 記憶部
13, 25 汎用論理モジュール
14, 28 計算部
15, 29 集積回路
21, 22 入出力端子
26 結合部
27 設定及び制御素子
発明を実施するための最良の形態
[0082] 本発による汎用論理モジュール及びそれを有する回路の実施の形態を、図面を参 照して説明する。
図 5は、汎用論理モジュールを配列した再構成可能な集積回路の概念を示す図で ある。
これは、主に入出力制御部 (プログラマブルな基本演算部） 11で演算され、それを識 別し記憶する記憶部 12から構成される汎用論理モジュール 13を配列して、それらを 結合する手段を設けてプログラムすることによって、複雑な論理関数や順序回路を実 現し、それらの最適な消費電力及び計算速度を計算して、論理関数や順序回路を 設定及び制御するために計算部 14を設けて一体として、柔軟で再構成可能な集積 回路 15を示す図である。以下では、最も基本的な 2入力変数の汎用論理モジュール を例に示す。
[0083] 図 6は、本発明の再構成可能な集積回路の構成を示す図である。これは、入出力 端子 21及び入出力制御端子 22を備えた入出力制御部 23と、記憶部 24とからなる 汎用論理モジュール 25を複数配列し、それらを結合部 26で結合して、複雑な論理 演算又は順序回路を実現し、それらを設定及び制御端子 27から設定又は制御する ため、計算部 28を設けて、外部と通信し、又は内部の情報により設定若しくは制御を 行う一体として柔軟で再構成可能な集積回路 29を示す図である。
[0084] 図 7は、本発明による強誘電体の記憶素子を用いた汎用論理モジュールを示す図 である。これは、汎用論理モジュール（Universal Logic Module)を外部から定義し た形態を示す図であり、入出力端子 31— 1、 31— 2、 31— 3、 31— 4及び入出力制 御端子 32— 1、 32— 2、 32— 3、 32— 4を備えた入出力制御部 33— 1、 33— 2、 33 3、 33— 4と、不揮発性である強誘電体の記憶素子 34— 1—1と、クリア端子 35— 1及びリセット端子 35— 2の動作を制御する二つの作動制御端子 35— 3、 35— 4及 び作動制御トランジスタ 34— 5、 34— 6を備えた記憶部 34とを具える。
[0085] 図 8は、本発明の記憶に強磁性体の記憶素子を用いた汎用論理モジュールを示す 図である。これは、汎用論理モジュール（Universal Logic Module)を外部から定義し た形態を示す図であり、入出力端子 41— 1、 41— 2、 41— 3、 41— 4及び入出力制 御端子 42— 1、 42- 2, 42- 3, 42— 4を備えた入出力制御部 43— 1、 43— 2、 43 —3、 43— 4と、不揮発性である強磁性体の記憶素子 44— 1—1と、クリア端子 45— 1及びプリセット端子 45 - 2の動作を制御する二つの作動制御端子 45 - 3, 45-4 及び作動制御トランジスタ 45— 4、 45— 5を備えた記憶部 45とを具える。
[0086] 図 9は、本発明による強誘電体の記憶素子を用いた汎用論理モジュールの構成を 示す図である。これは、入出力制御部 51— 1、 51— 2、 51— 3、 51— 4のトランスファ 一'ゲートと、それを制御する制御情報の否定を作り出すインバータと、演算又は記 憶をする強誘電体の記憶素子 52、その読出し、書込み及び記憶保持を行う再生交 差結合型増幅部を構成する二つの反転増幅器の NMOSトランジスタ及び PMOSトラン ジスタと、その状態を設定するプリセット NMOSトランジスタ 52—1と、クリア NMOSトラ ンジスタ 52— 2と、これを作動させる作動 NMOSトランジスタ 53— 1及び作動 PMOSト ランジスタ 53— 2とを具える。
[0087] この汎用論理モジュールでは、入出力制御部 51— 1、 51 - 2, 51— 3、 51— 4のト ランスファー ·ゲートが双方向かつ左右対称であり、再生交差結合型増幅部が入力と 出力の区別がないことから、双方向に増幅できる。これらのことから、この汎用論理モ ジュールは双方向に動作する。また、入力と出力を同方向又は両方向にすることもで きる。以下の説明では、設計習慣に従って、 "入力端子 Aと Bの入力情報を、その入 力を制御する情報を入出力制御端子 SO、 SIで制御して入力し、出力情報を出力す る際に、出力の制御をする制御情報を入出力制御端子 QO、 Q1から入力して、入出 力制御部を制御し、出力端子 Q、「Q力も出力する"と定義する。
[0088] 定義に従って、入出力端子 Aと Bから入力される情報を、入出力制御部 51— 1、 51 —2のトランスファー ·ゲートに入力し、それを制御する SO又は S1の制御情報を肯定 又は否定にして加える際に、否定をつくるインバータを設けている。そして、そこから 入力された情報は、強誘電体の記憶素子 52— 1—1に加えられる。それを書き込み 、記憶保持し及び読み出しする際に、再生交差結合型増幅部を働かせ、読出しは、 作動 NMOSトランジスタ 53— 1及び作動 PMOSトランジスタ 53— 2で作動させ、増幅し て読み出す。書込みは、二つの入出力制御部 51— 1、 52— 2のトランスファー 'ゲ一 トから入力された情報が制御情報 S0、S1で制御されて強誘電体の記憶素子 52の両 極にそれぞれ加え、再生交差結合型増幅部を働かせて行う。また、片方に加えられ たときは、入出力制御手段 51— 1、 51— 2のトランスファー ·ゲートの出力の他方がフ ローテイングになるので、正帰還させて他方を確定して加える。また、再生交差結合 型増幅部によって読み出され又は保持されている記憶 Q, 「Qは、直接外部に出力し 、再生交差結合型増幅部を確実に動作させるためには、入出力制御部 51— 1、 51 —2又は 51— 3、 51— 4のトランスファー 'ゲートを制御して、外部から分離して働か せる。また、双方向に働かせられる場合は、その入力方向を逆にしても同様の動作が 得られる。その再生交差結合型増幅部の動作は、後に図 22及び図 23を用いて説明 する。また、強誘電体キャパシタの記憶原理については、後に図 20を用いて説明す る。
[0089] 図 10は、本発明による分割した強誘電体の記憶素子を用いた汎用論理モジユー ルの構成を示す図である。これは、強誘電体の記憶素子 61— 1—1を clと c2の二つ に分け、二つの入出力制御部 62—1、 62— 2から選択及び制御されて加えられる各 情報を演算及び記憶するに際し、 PL (PL1、 PL2)の端子を設けて制御する。これによ り、それぞれの状態を個別に記憶させておくことができる。
[0090] 図 11は、入出力制御部に MOSトランジスタを用いた汎用論理モジュールの構成を 示す図である。これは、入出力制御部 71— 1、 71 - 2, 71 - 3, 71— 4のトランスファ 一'ゲートを MOSトランジスタに置き換えたものである。これにより、トランジスタ数を削 減することができる。また、このように半導体素子を他の種類に置き換えても実施可能 であり、同様にバイポーラ 'トランジスタでの実施も可能である。
[0091] 図 12は、本発明による読出しにプリチャージ 81及び比較記憶素子 82を用いた汎 用論理モジュールの構成を示す図である。この書込み動作は、上記実施の形態と同 様であるが、読出しの際に配線 D、「Dにプリチャージをして、強誘電体の記憶素子 8 3に保持されている電荷と、読出しに際し予め比較記憶素子に保持させた電荷とを比 較して、高遠に読み出せる方法である。
[0092] 図 13は、本発明による記憶に強磁性体の記憶素子を用いた汎用論理モジュール の構成を示す図である。これは、記憶部に強磁性体の記憶素子 (例えば、 TMR) 91 1, 91 2を用いた例で、読み出しは、トンネル磁気抵抗の原理を利用して読み出 す。書き込まれた記憶は、強磁性体の記憶素子 91 1に保持され、それと比較する 情報が、もう一つの記憶素子 91— 2に保持されている。それを、再生交差結合型増 幅部 92の二つの入力にそれぞれカ卩え、比較して読み出す。また、書込みは、二つの 配線の合成磁界で行われる一般的な強磁性体の磁気薄膜への書込み原理を使う。 そのため、書込みをするための回路 Tr8,Tr9, TrlO, Trl lと Trl2,Trl3, Trl4, Trl 5を設けて、再生交差結合型増幅部 4 2に保持された演算結果や情報を、 φ 6によ り Tr8,Trl2を開けて TrlO, Trl l,と Trl4, Trl5のゲートに伝達し、書込みに必要な 時間程度保持し、 Φ 3により Tr3, Tr4を閉じた後に Tr9, Trl3を開けるとともに φ 7で Tr5を開けて、電流を流して書き込む。ここでは、書込み時に同時に流されるもう一方 の電流の説明につ 、ては省略する。
[0093] 図 14は、強磁性体の記憶素子 (TMR)の原理を示す図である。強磁性体の記憶は 、強磁性体の膜及びそれよりも強!、磁気を帯びる強磁性体の膜を絶縁体の膜で隔て て配置し、既に説明した方法で書き込む。それを、膜と垂直方向に絶縁膜を挟んでト ンネル効果で読み出すと、二つの膜が同じ方向の場合は抵抗力 、さぐ反対の方向 に磁化されている場合は抵抗が大きくなる。この差 MRが、顕著な素子がトンネル磁 気効果記憶素子である。この差を情報として読み出す。
[0094] 図 15は、 2変数論理関数を単線式の組合せ論理で実現した例である。これは、図 2 で示した回路の入力とその制御情報の組合せで各種の論理が実現できるものである
。その特徴については既に説明したので省略する。
[0095] 図 16は、 2変数論理関数を 2線式の組合せ論理で実現した例である。これを強誘 電体のキャパシタの両極に加えることにより、図 3で示した回路の入力とその制御情 報の組合せで各種の論理が実現できるものである。その特徴にっ 、ては既に説明し たので省略する。
[0096] 図 17は、 Ullman他による汎用論理モジュール ULM2を示す図である。この汎用理 論モジュール 100は、 Ullmam他によりディスクリートの論理回路又は小規模集積回路 による論理回路の構成方法として提案された。そのうち、 ULM2は、 2入力 ANDゲート 2個及び 2入力 ORゲート 1個のマルチプレクサとラッチ回路力 なる順序機械として 実現されていた。この汎用論理モジュール 100は、 2入力で理論的に最適な回路で ある。しかしながら、それらは、理論的に論理素子を組み合せて構成されたものであり 、それを構成する素子が十分に最適化されているものではな力つた。また、ハードウ エアの性能が重視される実装では、特定の関数を表現する論理モジュールに比べて 素子数が増えることや、組合せ論理素子による設計として単体で完全系の論理モジ ユール (例えば、 NAND論理素子や NOR論理素子）の方が使 、やすカゝつた。
[0097] 図 18は、 ULM2をパス'トランジスタと組合せ論理で構成した図である。これは、パス
'トランジスタ 'ロジックの出力を Wired— OR結合した出力からインバータを使って肯定 と否定を作り出したものであり、従来は、論理回路を組合せ論理素子で設計していた ものを、更に柔軟でリコンフィギュアブルかつプログラマブルな試作や、少量生産又 は修正可能なアプリケーションに特ィ匕した集積回路として、多少の素子数の増加に 比べて汎用性が必要な分野で広くその重要性が認められて実用化されている。しか しながら、 Wired— OR論理演算結果から肯定と否定を作り出すことができないことや、 演算結果の記憶ゃフリップ'フロップが直接にモジュール内部で実現できないことか ら、 Ullman他が理論的に展開した結果を十分に満たすものではなかつた。
[0098] 図 19は、強誘電体キャパシタによるパスゲート機能論理素子を示す図である。これ は、最初に初期化し、二つの入力をクロックで制御して入力し、その差と強誘電体キ ャパシタの第 1の値及び第 2の値力 なる二つの記憶された状態とにより演算するも のである。上記非特許文献 8に示されているように、順序機械として組合せ論理と等 価な働きをするが、入力系列が変わると等価な関数も変わる入力依存型組合せ論理 関数表現といえる。
[0099] 図 20は、強誘電体キャパシタの記憶原理と演算を示す図である。このキャパシタは 、自発分極作用により飽和分極にまで電荷を蓄積すると、放置しても POと P1の状態 が長期間持続する。この特性を利用することにより、（1)両極が飽和電荷に達するま で印加することによって状態を反転させる。また、（2)状態が反転するしきい値を超え なければ、電圧を加えるのをやめると元の状態に復元する特性を有する。また、両極 に同じ電圧が加えられると、（3)両極の電位がシフトするのみで、電圧を加えるのを やめると元の電位に戻る。これら自発分極の状態の遷移を、演算及び不揮発性の記 憶に利用する。
[0100] 図 21は、本発明による強誘電体キャパシタを用いた汎用論理モジュール ULM2を 示す図である。これは、図 9に示したように、二つの入出力制御部のトランスファー -ゲ ートとそれらを制御する情報力もその値とその否定を生成して、入出力制御部のトラ ンスファー'ゲートにそれぞれカ卩えて、マルチプレクサを形成し、その出力を強誘電体 の記憶素子の一方の電極にカ卩え、他方はフローティングになるため、その論理値 (既 に定まっている論理値の肯定)を確定し、それをカ卩えて記憶させる。これにより、パス' トランジスタ 'ロジックの出力を、肯定と否定の二つの論理値にするとともに、不揮発 性のラッチ、フリップ'フロップ及び記憶の順序回路を形成する。これにより、 Ullman他 が展開した論理回路を構成できる。
[0101] 図 22は、再生交差結合型増幅部の構成を示す図である。この増幅部は、第 1の反 転増幅器を構成する NMOSトランジスタ Trl及び PMOSトランジスタ Tr3と、第 2の反転 増幅器を構成する NMOSトランジスタ Tr2及び PMOSトランジスタ Tr4とからなる 2組の 反転増幅器を、正帰還するように交差結合し、その二つの状態を保持する出力間に 強誘電体の記憶素子 101を結合して、二つの状態を、不揮発で記憶し、保持する。
[0102] 書込みは、 piと p2間に電源を供給し、再生交差結型増幅部 102を働力せて書き込 む方法と、停止させ、外部力もの情報のみで節電して書き込む方法とがある。再生交 差結合型増幅部 102を働かせて書き込む方法は、外部力も CAと CBに供給された情 報により、反転増幅器の入力 Q、「Qに入力して書き込む。例えば、 Qに論理値" 1"を 書き込むとともに、「Qに論理値" 0"を書き込むとき、 Qが論理値" 1"になると、第 2の 反転増幅器 T2のゲートが ONになって導通し、かつ、「Qが論理値" 1"になると、第 1 の反転増幅器 T1のゲートが OFFになり、 Q点の電位は" 1"になり、「Q点の電位は" 0 "になる。それにより、強誘電体の記憶素子 101の両極に電位差が生じ、飽和分極に なるまで電荷が蓄積される。外部力 の情報供給のみで書き込む方法は、外部から の情報を、強誘電体の記憶素子 101が飽和分極になるまで電荷を供給して直接書 き込む。記憶の保持は、電源を遮断し、強誘電体の記憶素子 101の不揮発性を利用 して保持する方法と、再生交差型増幅部 102を働かせて保持する方法とがある。不 揮発性の強誘電体の記憶素子 101に記憶されたデータを読み出すためには、例え ば、記憶されている強誘電体の記憶素子 101の Q点につながる電極を +Vs、「Q点 につながる電極を— Vs (Q点：" 1"、「0点："0"を記憶している。）とすると、 P1を—Vss に下げるとともに P2を +Vddに上げると、 Q、「Q点の電位が上昇して Tl、 Τ2がスレツシ ュホールド近づくに従って、強誘電体の記憶素子 101に保持されて 、る士 Vsの差に よって T2が導通するとともに T1が不導通になる傾向があり、それが再生増幅されるこ とと、電位が上昇を続けることによって、急速に Qが論理値" 1"、「Qが論理値" 0"にな り、読み出しが完了する。また、この時点で、強誘電体の記憶素子 101は、飽和分極 に達することから再書き込みされる。
[0103] 図 23は、再生交差結合型増幅部の起動時の動作を示す図である。電源の供給を 制御して起動し、最初に図 22で示した piを— Vssにし、次に P2を +Vddにすることによ り、強誘電体の記憶素子 101に保持されていた記憶 vsの差を増幅して読み出す。そ の他の動作も同様であるので省略する。
[0104] 図 24は、本発明による 2入力変数汎用論理モジュール ULM2のシンボル表現で示 した図である。以後の説明のため図 21をシンボルにして示した図である。 図 25は、本発明による拡張された 2入力 AND演算部と汎用論理モジュールで構成 した JK— FFを示す図である。 2入力変数の汎用論理モジュールを、 RSフリップ'フロッ プとしてプログラムし、その入力に 2入力 ANDゲートを付け、 J入力と「Qの AND及び K 入力と Qの ANDをとり、 R、 S端子に入力して実現する。また、 J、 K入力部の ANDゲート をプログラムして構成できることから、三つの ULM2を用いて全てプログラムで実現す ることちでさる。
[0105] 図 26は、本発明による拡張された 2入力 AND演算部と汎用論理モジュールで構成 した JK— FFの詳細を示す図である。
図 27は、本発明による 2r+ 1多入力に拡張した ULM2モジュールを示した図である 。この拡張には各種論理素子が利用できるが、パス'トランジスタ 'ロジックで構成する 方法は、更に少ない素子で実現できる。これにより、更に柔軟に論理回路を表現でき 、汎用論理モジュールを効率よく使用できる。
[0106] 図 28は、本発明による一つの汎用論理回路モジュールの出力と出力制御情報に よる EXOR演算を示した図である。ここでは、その代表的な EXOR演算について説明 する。その EXOR演算は、表 3に示してある。例えば、被演算情報を A、演算情報を B とし、被演算情報 (A、「A)と演算情報 (B、「B)を用意し、被演算情報 (A、「A)を、入 出力端子力 入出力制御部 111— 1、 111— 2のトランスファー ·ゲートに入力し、そ れを制御するに際し、 SOと S1の制御情報を肯定及び否定にして加えるために、否定 をつくるインバータを設け、選択及び制御して入力された情報は、強誘電体の記憶 素子 112に入力される。それを読み出し又は保持し、再生交差結合型増幅部の出力 である被演算情報 (Q、「Q)と演算情報 (B、「B)を、入出力制御部 111 3、 111 -4 のトランスファー ·ゲートの制御端子に入力し、 Α·「Bと「Α·Βの演算をするように加え、 選択及び制御して、それらの出力を Wired— OR結合して、 Α·「Β+「Α·Βの演算結果 を得る。演算情報の肯定と否定又はそれから生成される演算情報を外部で用意でき る場合、同様のことが AND, OR, NAND, NOR、 XNORの演算についても行える。そ れらについては、図 30〜図 34に示す。以後、 2変数の論理演算の被演算情報を A、 演算情報を Bとする。
[0107] 図 29は、本発明による汎用論理機能モジュールの出力と出力制御情報で実現した EXOR演算を示した図である。更に一般的に演算するために、図 28で示した強誘電 体の記憶素子 112を用いた汎用論理モジュールを二つ使用し、二つの被演算情報 Aと演算情報 Bを、強誘電体の記憶素子 112を用いた汎用論理モジュールにそれぞ れ保持し、それらの出力（A、「A)と (B、「B)を、各入出力制御部 111— 3、 111— 4のト ランスファ一'ゲートを利用してパス'トランジスタ 'ロジックを形成し、 Α·「Bと「Α·Βの出 力を \^ (1 01?結合して、 '「8+「 '8の5 01?演算をするものでぁる。同様に、「Α •「Β+Α·Βの結合をすることにより EXNOR演算もできる。
[0108] 図 30は、本発明による汎用論理機能モジュールの出力と出力制御情報で実現した AND演算を示した図である。以後、説明を明確にするために、強誘電体の記憶素子 を用いた汎用論理モジュールを、シンボルで示して説明する。二つの変数の値を被 演算情報 A、演算情報 Bとし、それを各汎用論理モジュールに保持し、被演算情報 A の肯定と否定 (A、「A)と演算情報 Bの肯定と否定 (B、「B)を用意し、各入出力制御手 段のトランスファー ·ゲートを利用し、ノ ス ·トランジスタ ·ロジックを形成して演算を行う 。このとき、入出力トランスファー ·ゲートを介さない Q, 「Q出力も必要になる。この出 力は、高々二つのトランジスタのゲートに供給される一定の負荷であるので、直接結 合しても差し支えはないが、入出力制御部のトランスファー ·ゲートを設けて、読出し、 書込み、記記憶保持又は作動に影響が及ばないようにすることもできる。以下の演算 にお 、ても同じことが言える。
[0109] 図 31は、本発明による汎用論理機能モジュールの出力と出力制御情報で実現した NAND演算を示した図である。これは、図 9と同様に肯定と否定の出力を利用して NA ND演算を行う。二つの出力（A、「A)と（B、「B)により、パス'トランジスタ 'ロジックで「A •Bと「Β·「Βの演算を行い、その結果を Wired— OR結合して、「Α·Β+「Β·「Βの NAND 論理を実現する。
[0110] 図 32は、本発明による汎用論理機能モジュールの出力と出力制御情報で実現した OR演算を示した図である。
これは、図 9と同様に肯定と否定の出力を利用して OR演算を行う。二つの出力（A、 「A)と（B、「B)により、パス'トランジスタ 'ロジックで A ·「Bと Β·Β演算を行い、その結果 を Wired— OR結合して、 A+「Β+Β · Bの OR論理を実現する。 [0111] 図 33は、本発明による汎用論理モジュールの出力とパス'トランジスタで構成した 論理回路を示した図である。これは、図 29〜32の演算を更に汎用化したものであり、 これによつて、一貫したパス'トランジスタ 'ロジックのプログラムが可能になる。
[0112] 図 34は、本発明による汎用論理モジュールを配列したプログラマブル集積回路を 示した図である。 2変数の各種組合せ論理演算、記憶及びフリップ'フロップの動作を 選択してプログラムで設定できるようにした 2入力変数汎用論理モジュール ULM2を、 セルとして配列し、それらを格子状につなぐ配線領域を設け、その交点にプログラム 配線領域を設け、プログラム配線可能で全体の動作がプログラム制御可能な計算部 を設けて、リコンフィギュアブルかつプログラム可能で柔軟な最適設計が行える集積 回路を実現したものである。
[0113] 本発明は、上記実施の形態に限定されるものではなぐ幾多の変更及び変形が可 能である。

Claims

請求の範囲
[1] 第 1の情報及びその第 1の情報の制御情報の糸且合せで第 1の入出力を行い、第 2 の情報及びその第 2の情報の制御情報の糸且合せで第 2の入出力を行い、又は、前記 第 1及び第 2の入出力の組合せで論理演算を行う入出力制御手段と、
前記入出力制御手段の演算結果又は前記情報を記憶する記憶手段とを具え、 前記演算結果又は前記情報を、肯定又は否定で入出力することを特徴とする汎用 論理モジュール。
[2] 前記記憶手段が、第 1反転増幅器及びそれに交差結合した第 2反転増幅器と、不 揮発性の記憶素子とを有することを特徴とする請求項 1記載の汎用論理モジュール。
[3] 複数の汎用論理モジュールと、
前記汎用論理モジュール同士を結合する結合手段と、
最適な消費電力及び演算速度を計算する計算手段とを具え、
前記汎用論理モジュールが、
第 1の情報及びその第 1の情報の制御情報の糸且合せで第 1の入出力を行い、第 2 の情報及びその第 2の情報の制御情報の糸且合せで第 2の入出力を行い、又は、前記 第 1及び第 2の入出力の組合せで論理演算を行う入出力制御手段と、
前記入出力制御手段の演算結果又は前記情報を記憶する記憶手段とを具え、 前記演算結果又は前記情報を、肯定又は否定で入出力することを特徴とする回路
[4] 前記記憶手段が、第 1反復増幅器及びそれに交差結合した第 2反転増幅器と、不 揮発性の記憶素子とを有することを特徴とする請求項 3記載の回路。
PCT/JP2006/307767 2005-04-20 2006-04-12 汎用論理モジュール及びそれを有する回路 WO2006115062A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005122047A JP4593346B2 (ja) 2005-04-20 2005-04-20 汎用論理モジュール及びそれを有する回路
JP2005-122047 2005-04-20

Publications (1)

Publication Number Publication Date
WO2006115062A1 true WO2006115062A1 (ja) 2006-11-02

Family

ID=37214685

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307767 WO2006115062A1 (ja) 2005-04-20 2006-04-12 汎用論理モジュール及びそれを有する回路

Country Status (3)

Country Link
JP (1) JP4593346B2 (ja)
TW (1) TW200710721A (ja)
WO (1) WO2006115062A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122598A1 (ja) * 2008-04-04 2009-10-08 富士電機ホールディングス株式会社 論理回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716372B2 (ja) * 2010-12-08 2015-05-13 富士通株式会社 不揮発性ラッチ回路および半導体集積回路
JP5863160B2 (ja) * 2010-12-21 2016-02-16 ローム株式会社 制御回路及びこれを用いたデータ保持装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714991A (ja) * 1993-05-17 1995-01-17 Micron Semiconductor Inc 不揮発性スタティックメモリデバイスとその動作方法
JP2000293989A (ja) * 1999-04-07 2000-10-20 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
JP2003258626A (ja) * 2001-12-28 2003-09-12 Fujitsu Ltd プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993118A (ja) * 1995-09-22 1997-04-04 Kawasaki Steel Corp パストランジスタ論理回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714991A (ja) * 1993-05-17 1995-01-17 Micron Semiconductor Inc 不揮発性スタティックメモリデバイスとその動作方法
JP2000293989A (ja) * 1999-04-07 2000-10-20 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
JP2003258626A (ja) * 2001-12-28 2003-09-12 Fujitsu Ltd プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122598A1 (ja) * 2008-04-04 2009-10-08 富士電機ホールディングス株式会社 論理回路
US7880502B2 (en) 2008-04-04 2011-02-01 Fuji Electric Holdings Co., Ltd. Logic circuit
JP5201489B2 (ja) * 2008-04-04 2013-06-05 富士電機株式会社 論理回路

Also Published As

Publication number Publication date
JP2006303857A (ja) 2006-11-02
TW200710721A (en) 2007-03-16
JP4593346B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
JP5201487B2 (ja) 不揮発性ラッチ回路
RU2420865C1 (ru) Программно-управляемая логическая схема, использующая магниторезистивные устройства с передачей спинового вращения
TWI552154B (zh) 非揮發性奈米管可程式化邏輯元件及使用該元件之非揮發性奈米管場可程式化閘陣列（一）
CN112133339B (zh) 基于铁电晶体管的存内按位逻辑计算电路结构
KR102432173B1 (ko) Jtl-기반 초전도 로직 어레이들 및 fpga들
US9306151B2 (en) Threshold gate and threshold logic array
US20110122709A1 (en) Nonvolatile logic circuit, integrated circuit including the nonvolatile logic circuit, and method of operating the integrated circuit
Guillemenet et al. Non-volatile run-time field-programmable gate arrays structures using thermally assisted switching magnetic random access memories
Rajaei et al. Reliable, high-performance, and nonvolatile hybrid SRAM/MRAM-based structures for reconfigurable nanoscale logic devices
Mahmoudi et al. Reliability analysis and comparison of implication and reprogrammable logic gates in magnetic tunnel junction logic circuits
Suzuki et al. Area-efficient LUT circuit design based on asymmetry of MTJ's current switching for a nonvolatile FPGA
CN114024546B (zh) 基于存算一体晶体管的布尔逻辑实现方法、单元及电路
Vaysset et al. Wide operating window spin-torque majority gate towards large-scale integration of logic circuits
WO2006115062A1 (ja) 汎用論理モジュール及びそれを有する回路
Amirany et al. A task-schedulable nonvolatile spintronic field-programmable gate array
JPH02158215A (ja) 再プログラム可能論理アレイ
Williams et al. Architecture and circuit design of an all-spintronic FPGA
Huang et al. Racetrack memory-based nonvolatile storage elements for multicontext FPGAs
Lakys et al. MRAM crossbar based configurable logic block
Abusultan et al. Exploring static and dynamic flash-based FPGA design topologies
Izhar et al. Logic Circuit Implementation for Enabling SRAM Based In Memory Computing
JPWO2003065583A1 (ja) 論理演算回路および論理演算方法
MORRIS et al. SPINTRONIC DEVICES AND CIRCUITS FOR LOW-VOLTAGE LOGIC
JP2013211762A (ja) 不揮発性集積回路
Lakys et al. Magnetic Look-Up Table (MLUT) featuring radiation hardness, high performance and low power

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06731703

Country of ref document: EP

Kind code of ref document: A1