JP4593346B2 - 汎用論理モジュール及びそれを有する回路 - Google Patents
汎用論理モジュール及びそれを有する回路 Download PDFInfo
- Publication number
- JP4593346B2 JP4593346B2 JP2005122047A JP2005122047A JP4593346B2 JP 4593346 B2 JP4593346 B2 JP 4593346B2 JP 2005122047 A JP2005122047 A JP 2005122047A JP 2005122047 A JP2005122047 A JP 2005122047A JP 4593346 B2 JP4593346 B2 JP 4593346B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- logic
- general
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
(1)論理素子、
(2)論理の伝達、
(3)識別(タイミング)、
が必要である。
(1)増幅機能、
(2)記憶機能。
1.論理和と論理積と否定
2.論理積と否定
3.論理和と否定
このように任意の論理関数を表すことのできる要素の組合せ(定数“1”や“0”を含むことがある。)を完全系(complete Set)又は万能系(Universal Set)と呼ぶ。ここで、これらの組合せから、汎用モジュールは2入力のAND又はORとNOTの要素を含んでいることが重要となる。また、2入力のNANDやNORはそれ自体で完全系をなす。一方、2入力のEXORは、完全系ではないが算術演算回路などでは多用される重要な要素である(例えば、非特許文献2)。
(1)素子数が増えること、
(2)動作速度が十分でないこと、
の不都合がある。しかしながら、柔軟な設計が可能なことから重要な集積回路である。
(1)関数を実現するテーブル(真理値表)を記憶させ、それを参照して論理演算結果を導き出すルックアップ・テーブル方法、
(2)関数の積和形表現を記憶させ、スイッチ・タイプのパス・トランジスタやトランスファー・ゲートを制御して関数を実現する積和形表現(AND-OR)方法、及び
(3)基本となる複数の論理演算を表現する汎用論理モジュールを構成し、関数の選択情報を与えて特定の関数として働かせる汎用論理モジュール:ULM(Universal Logic Module)方法(例えば、非特許文献3)、
がある。しかし、これら一つの方法で全ての論理回路が適切に表現できるとは限らず、実際はこれらを組み合せて構成される。
(1)RAMと同じ構造をした1個のトランジスタと1個の強誘電体キャパシタからなる1T1C方法。
(2)揮発性SRAMの構造をした不揮発性SRAM。
(1)論理レベルを保つこと、
(2)論理又は情報の方向性をつけること、及び
(3)演算が終わるまで入力又は出力を保つことが重要である。
(1)入出力機能、
(2)演算機能、
(3)増幅機能、
(4)記憶機能、
(5)否定又は肯定の出力、
(6)消費電力(節電、必要な高速動作)の制御機能、
がある。これらの要件を可能な限り満たし、かつ、最適な構成要素の数で働かせることが求められる。
記憶素子を用いて組み合わせ論理演算回路又は順序回路を構成する汎用論理モジュールであって、
第1情報及び該第1情報の制御情報を入力して第1論理演算を行う第1論理演算手段と、
第2情報及び該第2情報の制御情報を入力して第2論理演算を行う第2論理演算手段と、
前記第1論理演算の結果及び前記第2論理演算の結果を入力して保持し、前記第1情報、前記第1情報の制御情報、前記第2情報、及び前記第2情報の制御情報の組み合わせにより、複数種類の組み合わせ論理演算回路又は順序回路の出力値が決定されるよう構成した記憶手段とを具え、
前記記憶手段は、第1反転増幅器と、該第1反転増幅器に交差結合した第2反転増幅器と、前記交差結合の2つの結合点で接続される強誘電体又は強磁性体の記憶素子とを有し、
前記第1論理演算手段は前記2つの結合点の一方に接続され、前記第2論理演算手段は前記2つの結合点の他方に接続されていることを特徴とする。
上述した汎用論理モジュールを複数具え、
前記汎用論理モジュールの各々を結合する結合手段と、
最適な消費電力及び演算速度を計算する計算手段とを具えることを特徴とする。
(1)入力しようとする二つの関数がいずれも遮断されて伝わらない。
(2)関数の値が異なり伝わらない。(Sneak pathの発生)
その際、演算と記憶の機能を両立させるためには、2変数の組合せを、一つの入力データの肯定及び否定と二つの制御情報の組合せで演算する。それによっては上記説明と同様に次のことが生じる。
(1)入力しようとする二つの関数がいずれも遮断されて伝わらない。
(2)関数の値が同じ又は異なって伝わらない(Sneak path の発生)。
その動作は、情報が2線式で伝えられるものと、単線式で伝えられるものとがあり、前者のように二つの情報が定まっている場合は、それを加え、後者のように情報が片方に加えられて定まるとともに他方はフローティングである場合は、定まった情報を基に他方を生成して加える。それらが行えるのが本発明の方式であり、図4(a)は、方向性のない構成であり、再生交差結合型増幅手段を動作させて、最初にT(φ1、φ2)のφ1の電位を−Vssに確定し、その後、φ2の電位を+Vddの電位にまで引き上げることによって、記憶データ又は演算結果を再生増幅し、第1の値又は第2の値の論理値が確定している入出力点〈例えば、第1の反転増幅器の入力〉を確定し、それから他方(例えば、第2の反転増幅器の入力)が決まるようにし、又は同時にそれらの動作をさせる。それにより、レベル回復された情報を、記憶素子(例えば、強誘電体キャパシタ)に記憶させる。読出しは、記憶された両方の情報又は片方とその比較情報を入力に加え、同様にして読み出す。また、図4(b)の方向性のある構成は、入力と出力が分離しているので、T(φ1、φ2)の別段の制御がなくても再生増幅できる。また、再書込みを有効にするためには、記憶素子をa,bの箇所に設ける。
これにより、後に説明する図7を2入力組合せ論理素子として働かせると、次の表5のようになる。ここで読み出しや論理の識別はT(φ1、φ2)で行う。
入出力を制御する情報を入力する入出力制御端子と;
入出力を選択及び制御して入出力し又は論理手段として働かせて入出力する入出力制御手段と;
情報を記憶し、その肯定又は否定を出力する記憶手段と;
その初期化をするクリア入力端子と;
所定の状態にプリセットをするプリセット入力端子と、
動作を制御する作動制御入力端子と;
クリア入力とプリセット入力と作動制御の情報を伝える設定及び制御端子と;
それらからなる汎用論理モジュールと;
それらを結合する結合手段と;
それらを設定及び制御するため外部と通信又は内部の情報で設定又は制御する計算手段を備え、
汎用論理モジュールの内部は、
入出力を入出力の制御情報で選択及び制御して入出力し又は論理として働かせて入出力する入出力制御手段と;
入力を増幅し、反転して出力をする反転増幅器と;
反転増幅器を二つ用い、第1の反転増幅器の入力と第2の反転増幅器の出力及び第1の反転増幅器の出力と第2の反転増幅器の入力を交差結合し、再生増幅する再生交差結合型増幅手段と;
情報を記憶する単数又は複数の記憶素子と;
記憶素子と再生交差結合型増幅手段で情報を記憶し、破壊または非破壊で読み出し、保持し、肯定又は否定で出力する記憶手段と;
基準となる状態を定めて、それを初期状態とし、その値に初期化するクリア・トランジスタと;
所定の状態をプリセットされた状態として定めて、その値にプリセットするプリセット・トランジスタと;
作動又は停止を制御して行う二つの作動制御トランジスタを具備し、
それらを、必要ならば初期化又は所定の状態にプリセットし、入力を選択及び制御して入力し又は論理手段として働かせて入力するのに汎用性を有し、かつ、最小な構成では二つの入出力制御手段を用いて、それらに入力する情報と入出力を制御する情報の組合せからなる二つの和、二つの情報、一つの情報の肯定と否定、又は一つの情報を与えて、記憶し又は再生交差結合型増幅手段を働かせて記憶し、それを肯定又は否定で保持し出力し、又は保持し、出力を同様に選択及び制御して出力する。
図5は、汎用論理モジュールを配列した再構成可能な集積回路の概念を示す図である。
これは、主に入出力制御部(プログラマブルな基本演算部)11で演算され、それを識別し記憶する記憶部12から構成される汎用論理モジュール13を配列して、それらを結合する手段を設けてプログラムすることによって、複雑な論理関数や順序回路を実現し、それらを設定及び制御するために計算部14を設けて一体として、柔軟で再構成可能な集積回路15を示す図である。以下では、最も基本的な2入力変数の汎用論理モジュールを例に示す。
図25は、本発明による拡張された2入力AND演算部と汎用論理モジュールで構成したJK−FFを示す図である。2入力変数の汎用論理モジュールを、RSフリップ・フロップとしてプログラムし、その入力に2入力ANDゲートを付け、J入力と「QのAND及びK入力とQのANDをとり、R、S端子に入力して実現する。また、J、K入力部のANDゲートをプログラムして構成できることから、三つのULM2を用いて全てプログラムで実現することもできる。
図27は、本発明による2r+1多入力に拡張したULM2モジュールを示した図である。この拡張には各種論理素子が利用できるが、パス・トランジスタ・ロジックで構成する方法は、更に少ない素子で実現できる。これにより、更に柔軟に論理回路を表現でき、汎用論理モジュールを効率よく使用できる。
これは、図9と同様に肯定と否定の出力を利用してOR演算を行う。二つの出力(A、「A)と(B、「B)により、パス・トランジスタ・ロジックでA・「BとB・B演算を行い、その結果をWired−0R結合して、A+「B+B・BのOR論理を実現する。
12,24 記憶部
13,25 汎用論理モジュール
14,28 計算部
15,29 集積回路
21,22 入出力端子
26 結合部
27 設定及び制御素子
Claims (2)
- 記憶素子を用いて組み合わせ論理演算回路又は順序回路を構成する汎用論理モジュールであって、
第1情報及び該第1情報の制御情報を入力して第1論理演算を行う第1論理演算手段と、
第2情報及び該第2情報の制御情報を入力して第2論理演算を行う第2論理演算手段と、
前記第1論理演算の結果及び前記第2論理演算の結果を入力して保持し、前記第1情報、前記第1情報の制御情報、前記第2情報、及び前記第2情報の制御情報の組み合わせにより、複数種類の組み合わせ論理演算回路又は順序回路の出力値が決定されるよう構成した記憶手段とを具え、
前記記憶手段は、第1反転増幅器と、該第1反転増幅器に交差結合した第2反転増幅器と、前記交差結合の2つの結合点で接続される強誘電体又は強磁性体の記憶素子とを有し、
前記第1論理演算手段は前記2つの結合点の一方に接続され、前記第2論理演算手段は前記2つの結合点の他方に接続されていることを特徴とする汎用論理モジュール。 - 請求項1に記載の汎用論理モジュールを複数具え、
前記汎用論理モジュールの各々を結合する結合手段と、
最適な消費電力及び演算速度を計算する計算手段とを具えることを特徴とする回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122047A JP4593346B2 (ja) | 2005-04-20 | 2005-04-20 | 汎用論理モジュール及びそれを有する回路 |
PCT/JP2006/307767 WO2006115062A1 (ja) | 2005-04-20 | 2006-04-12 | 汎用論理モジュール及びそれを有する回路 |
TW095113978A TW200710721A (en) | 2005-04-20 | 2006-04-19 | General-purpose logic module and circuit with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122047A JP4593346B2 (ja) | 2005-04-20 | 2005-04-20 | 汎用論理モジュール及びそれを有する回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303857A JP2006303857A (ja) | 2006-11-02 |
JP4593346B2 true JP4593346B2 (ja) | 2010-12-08 |
Family
ID=37214685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005122047A Expired - Fee Related JP4593346B2 (ja) | 2005-04-20 | 2005-04-20 | 汎用論理モジュール及びそれを有する回路 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4593346B2 (ja) |
TW (1) | TW200710721A (ja) |
WO (1) | WO2006115062A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5201489B2 (ja) * | 2008-04-04 | 2013-06-05 | 富士電機株式会社 | 論理回路 |
JP5716372B2 (ja) * | 2010-12-08 | 2015-05-13 | 富士通株式会社 | 不揮発性ラッチ回路および半導体集積回路 |
JP5863160B2 (ja) * | 2010-12-21 | 2016-02-16 | ローム株式会社 | 制御回路及びこれを用いたデータ保持装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714991A (ja) * | 1993-05-17 | 1995-01-17 | Micron Semiconductor Inc | 不揮発性スタティックメモリデバイスとその動作方法 |
JPH0993118A (ja) * | 1995-09-22 | 1997-04-04 | Kawasaki Steel Corp | パストランジスタ論理回路 |
JP2000293989A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 強誘電体容量を用いたシャドーramセル及び不揮発性メモリ装置並びにその制御方法 |
JP2003258626A (ja) * | 2001-12-28 | 2003-09-12 | Fujitsu Ltd | プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法 |
-
2005
- 2005-04-20 JP JP2005122047A patent/JP4593346B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-12 WO PCT/JP2006/307767 patent/WO2006115062A1/ja active Application Filing
- 2006-04-19 TW TW095113978A patent/TW200710721A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714991A (ja) * | 1993-05-17 | 1995-01-17 | Micron Semiconductor Inc | 不揮発性スタティックメモリデバイスとその動作方法 |
JPH0993118A (ja) * | 1995-09-22 | 1997-04-04 | Kawasaki Steel Corp | パストランジスタ論理回路 |
JP2000293989A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 強誘電体容量を用いたシャドーramセル及び不揮発性メモリ装置並びにその制御方法 |
JP2003258626A (ja) * | 2001-12-28 | 2003-09-12 | Fujitsu Ltd | プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006303857A (ja) | 2006-11-02 |
WO2006115062A1 (ja) | 2006-11-02 |
TW200710721A (en) | 2007-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100789044B1 (ko) | 스핀 의존 전달 특성을 갖는 트랜지스터를 이용한 재구성가능한 논리 회로 | |
RU2420865C1 (ru) | Программно-управляемая логическая схема, использующая магниторезистивные устройства с передачей спинового вращения | |
JP5201487B2 (ja) | 不揮発性ラッチ回路 | |
CN101960719B (zh) | 非易失性存储门及其动作方法、及非易失性存储门装入型逻辑电路及其动作方法 | |
JP4231887B2 (ja) | 不揮発ラッチ回路および不揮発性フリップフロップ回路 | |
CN112133339B (zh) | 基于铁电晶体管的存内按位逻辑计算电路结构 | |
Laiho et al. | Cellular nanoscale network cell with memristors for local implication logic and synapses | |
AU2019308479A1 (en) | JTL-based superconducting logic arrays and FPGAs | |
EP0426282A2 (en) | Three transistor EEPROM cell | |
US4031379A (en) | Propagation line adder and method for binary addition | |
CN114024546B (zh) | 基于存算一体晶体管的布尔逻辑实现方法、单元及电路 | |
JP4593346B2 (ja) | 汎用論理モジュール及びそれを有する回路 | |
Lee et al. | The 3-bit gray counter based on magnetic-tunnel-junction elements | |
Izhar et al. | Logic Circuit Implementation for Enabling SRAM Based In Memory Computing | |
JP4105100B2 (ja) | 論理演算回路および論理演算方法 | |
Abusultan et al. | Exploring static and dynamic flash-based FPGA design topologies | |
TWI706414B (zh) | 記憶體內運算系統及其記憶體裝置 | |
CN111737941A (zh) | 一种可配置、可重构的逻辑计算系统、芯片及控制方法 | |
JP3575424B2 (ja) | 関数機能再構成可能半導体装置 | |
CN214228220U (zh) | 锁存器、数据运算单元以及芯片 | |
CN116913342B (zh) | 具有存内布尔逻辑运算功能的存储电路及其模块、芯片 | |
US11973500B2 (en) | Configuration bit using RRAM | |
JP2024505773A (ja) | コンピュートインメモリトランジスタによるブール論理の実現方法、ユニット及び回路 | |
Hanumanthu et al. | Design of SRAM Memory Using Revesible and GDI Logics | |
Suzuki et al. | A Spintronics-Based Nonvolatile FPGA and Its Application to Edge-AI Accelerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4593346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |