WO2006098514A1 - 封止樹脂組成物 - Google Patents
封止樹脂組成物 Download PDFInfo
- Publication number
- WO2006098514A1 WO2006098514A1 PCT/JP2006/305885 JP2006305885W WO2006098514A1 WO 2006098514 A1 WO2006098514 A1 WO 2006098514A1 JP 2006305885 W JP2006305885 W JP 2006305885W WO 2006098514 A1 WO2006098514 A1 WO 2006098514A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- resin composition
- particles
- sealing resin
- multilayer structure
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
- C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
- C08G77/42—Block-or graft-polymers containing polysiloxane sequences
- C08G77/44—Block-or graft-polymers containing polysiloxane sequences containing only polysiloxane sequences
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Definitions
- the present invention provides a sealing resin composition, a sealing resin capable of removing a semiconductor element sealed after being cured, and capable of removing a sealing resin residue remaining on a wiring board.
- the present invention relates to a method of repairing a semiconductor device and a semiconductor element sealed with a fat composition.
- the semiconductor element 1 is mounted on a build-up wiring board 6 via a solder resist 5.
- the semiconductor element 1 and the buildup wiring board 6 are electrically connected via the connection pads 3 and the solder 4.
- a gap formed at a connection portion between the connection electrode pad 3 (connection electrode portion) formed on the buildup wiring board 6 and the semiconductor element 1 mounted on the buildup wiring board 6. Is sealed with sealing resin 2.
- Flip chip connection is suitable for increasing the number of pins because a connection pad can be provided on the area of the wiring surface of the semiconductor element.
- sealing resin in the connection part to alleviate the difference in thermal expansion between the semiconductor element and the wiring board. It is necessary to ensure reliability.
- Materials used for sealing include various materials such as ceramics, metal materials, and resin materials to improve drop impact resistance, thermal shock resistance, vibration resistance, dust resistance and water resistance in the sealed state. Has been devised and has a very high airtightness. Sealing using ceramics and metal materials is highly reliable but expensive, and is inferior in workability compared to sealing using resin materials. For this reason, resin sealing is now common.
- Materials used for resin sealing include epoxy resin, silicone resin, phenol resin, diallyl phthalate resin, polyimide resin, acrylic resin, urethane resin, etc., but heat resistance, moisture resistance, chemical resistance, adhesiveness
- Epoxy resins that are superior in terms of cost and the like are widely used.
- Many sealing resins, including epoxy resins have high adhesive strength, so high mounting reliability can be ensured.
- the resin once the resin is cured by heat treatment, it has high resin strength and adhesive strength. It will be very difficult to remove. Therefore, it is very difficult to replace a defective part when a semiconductor element or a wiring board is defective, and there is a problem that the mounting cost is increased.
- the glob top type and mold type are sealing forms mainly used for wire bonding connection. As shown in Figs. 4 and 5, the semiconductor element 1 itself is surrounded by the sealing resin 2. It is a form to be cured.
- the underfill type is a sealing form mainly used for flip-chip connection. As shown in FIG. 6, only the connection part between the semiconductor element 1 and the wiring board 6 is sealed. It is a form in which the grease 2 is poured and the poured sealing resin 2 is cured. As the pitch of semiconductor elements has been narrowed in recent years, the gap between the semiconductor element and the wiring board has become very narrow, and a further filling property is required for the sealant.
- the build-up wiring board consists of two parts, a core layer 10 and a build-up layer 9.
- the core layer 10 serves as a structural support that reduces the warping of the wiring board and improves the mounting yield, and by taking charge of the low-density wiring layer such as the power supply layer, the high-density wiring layer is reduced in density. And has a role of balancing the wiring density.
- Organic substrate materials that are advantageous in that they can draw narrow pitch wiring include acrylic, polyolefin, polyurethane, polycarbonate, polystyrene, polyether, polyamide, polyimide, fluorine-containing polymer, polyester, phenol resin, There are various materials such as fluorene resin, benzocyclobutene, and silicone polymers. However, epoxy resins that are excellent in terms of cost, low thermal expansion, low dielectric loss, heat resistance, etc. are generally used.
- solder resist for the purpose of preventing solder flow.
- solder resists are epoxy resins as well as the substrate material and sealing resin, and it can be said that most of the current organic wiring boards are made of epoxy resin.
- thermoplastic components such as deterioration of filling ability to narrow gaps due to increased thixotropy, reduction of connection reliability due to increase of linear expansion coefficient, reduction of anti-mida resistance, etc. In many cases, the performance is deteriorated. For this reason, it is difficult to achieve both filling properties, connection reliability, and repairability.
- an organic solvent is used to swell the sealing resin, thereby reducing the adhesion strength and resin strength between the sealing resin and the wiring board, and removing the semiconductor element and removing the residual resin. It has been proposed (refer to Patent Document 2, Japanese Patent Laid-Open No. 10-6 991 16 (Patent Document 4) and Japanese Patent Laid-Open No. 7-10 2 2 25 (Patent Document 5)). However, since most of the sealing resins and wiring boards currently used are epoxy resins, the solvent for removing the resin residue swells not only the sealing resin but also the wiring board, and the buildup board interlayer There is a risk of peeling.
- the state of the surface of the wiring board may be changed by the solvent for removing the resin residue, and the refillability of the sealing resin may be deteriorated when the wiring board is reused.
- a solvent when used, it is generally difficult to selectively remove only the sealing resin without affecting the wiring board.
- the mounting method using an interposer is generally disadvantageous for high-speed signal propagation because of the long wiring length, and has the disadvantage that it is difficult to achieve impedance matching.
- the interposer structure increases the mounting area and the mounting height, which makes it impossible to achieve both miniaturization and high density. As described above, repairing a semiconductor element by adopting an interposer structure is insufficient as a fundamental means for solving problems.
- a resin residue is removed by irradiating the resin residue with an electromagnetic wave (see Japanese Patent Laid-Open No. 6-7 7 2 6 4 (Patent Document 7)).
- the conventional technology selectively removes the semiconductor element and the sealing resin without damaging the wiring board, and is compatible with all of the filling characteristics, connection reliability, and repairability. There is no disclosure regarding the method.
- thermoplastic component In general, many of the sealing resin materials having repair properties improve the plasticity and solvent swellability at high temperatures by adding a thermoplastic component. Many of these thermoplastic components often reduce the filling ability and connection reliability to the narrow gap required for the sealing resin, and it has been difficult to achieve both repairability, filling ability and reliability.
- the present invention has been made in view of the above-mentioned problems of the prior art, and the object is to fill the narrow gap and the connection reliability, and the semiconductor element after the sealing resin is cured.
- the purpose is to achieve both removal of (LSI) and removal of the sealing resin residue remaining on the wiring board.
- the present invention provides a sealing resin for sealing a gap portion formed at a connection portion between a connection electrode portion formed on a wiring board and a semiconductor element mounted on the wiring board.
- a composition comprising a particle having a multilayer structure in the sealing resin composition, wherein at least one of the particles having a multilayer structure has a siloxane skeleton.
- Particles having a multilayer structure having at least one siloxane skeleton reduce the elasticity of the encapsulating resin composition.
- the particle having a multilayer structure having at least one siloxane skeleton is composed of a shell part which is an outermost shell of the particle having a multilayer structure and a core part included in the particles having the multilayer structure.
- the hardness is preferably lower than that of the shell portion.
- the core part and the shell part are formed of a siloxane skeleton.
- the core part is made of silicone rubber and the shell part is made of silicone resin.
- the glass transition temperature of the core part is preferably lower than the glass transition temperature of the shell part.
- the glass transition temperature of the sealing resin composition to which particles having a multilayer structure having at least one siloxane skeleton are added is higher than that of particles having a multilayer structure having at least one siloxane skeleton. Higher and lower than the shell part of a particle having a multilayer structure having at least one siloxane skeleton.
- the glass transition temperature of the encapsulating resin composition containing particles having a multilayer structure having at least one siloxane skeleton is, for example, 80 ° C. or more.
- the particles having a multilayer structure having at least one siloxane skeleton are, for example, spherical.
- a surface treatment with a surfactant is performed on the surface of the particle having a multilayer structure having at least one siloxane skeleton.
- the average particle size of the particles having a multilayer structure having at least one siloxane skeleton is preferably 1 to 30 im, more preferably 5 to 15 ⁇ .
- the amount of particles having a multilayer structure having at least one siloxane skeleton is preferably 1 to 30 V o 1%, more preferably 15 to 25 V o 1%.
- the encapsulating resin composition to which a particle having a multilayer structure having at least one siloxane skeleton is added is a non-particle-added encapsulating resin composition having a multilayer structure having at least one siloxane skeleton.
- the coefficient of linear expansion is low in the temperature range below the glass transition temperature point.
- the particles having a multilayer structure having at least one siloxane skeleton do not have compatibility with the base material sealing resin.
- the particles having a multilayer structure having at least one siloxane skeleton are preferably not melted after the sealing resin is cured.
- the sealing resin composition preferably contains a spherical inorganic filler having an average particle size of 10 m or less.
- the inorganic filler is, for example, spherical silica.
- a method for repairing a semiconductor element in which at least one of a plurality of semiconductor elements mounted on a wiring board can be removed wherein the connection electrode portion formed on the wiring board and the semiconductor Removal and wiring of semiconductor elements after curing of the sealing resin by using a composition containing multi-layer particles having a siloxane skeleton as a sealing resin composition for sealing voids generated in the connection portion with the element
- the sealing resin residue remaining on the substrate is removed.
- the multi-layer particles having the siloxane skeleton are composed of a shell portion which is an outermost shell of particles having a multi-layer structure and a core portion included in the particles having a multi-layer structure, and the core portion has a hardness higher than that of the shell portion. Preferably it is low.
- the shell portion is softened and the elasticity of the core portion is lowered, thereby promoting the removal of the semiconductor element and the removal of the resin residue on the wiring board.
- the temperature range requiring the repair is, for example, a temperature range of 180 ° C. or higher.
- the present invention realizes the compatibility between the filling capability in the narrow gap, the low elasticity at the time of repair, and the connection reliability in the semiconductor element operating temperature region. As a result, it is possible to replace the semiconductor element after curing the sealing resin, which was impossible in the past, and to reduce the mounting cost and the environmental load. By adding special particles having a core-shell structure to the sealing resin, both of the above performances can be achieved.
- the particles used in the present invention have a multilayer siloxane skeleton having a core-shell structure.
- the siloxane skeleton has a repeating structure in which S i and O are covalently bonded, the core is formed from an addition polymer of vinyl group-containing methylpolysiloxane and methylhydrenepolysiloxane, and the shell has a tertiary siloxane bond. It is formed from polymethylsilsesquioxane having a cross-linked structure in the original network.
- the particles having a siloxane skeleton used in the sealing resin form a multilayer structure.
- the shell portion described in the present invention is the outermost shell of particles having a multilayer structure
- the core portion is a portion included in the particles having a multilayer structure.
- Silicone used for the core is designed to have low hardness and low elasticity.
- the material used for the shell showing the outermost layer has a structure that is harder and more elastic than the core.
- the entire board including the semiconductor element is heated to fill a narrow gap with the viscosity of the sealing resin lowered.
- the viscosity of the sealing resin is reduced. This is because by reducing the viscosity of the sealing resin, the wettability to the semiconductor element and the wiring board is improved, filling without voids is completed in a short time, and the connection reliability is improved.
- the high hardness siloxane skeleton used for the shell used in the present invention has a high thermal softening point compared to the filling temperature of the sealing resin, and does not react with the sealing resin during filling. Therefore, the filling operation can be performed at high temperatures with high productivity.
- a general thermoplastic agent when a general thermoplastic agent is added, the thermoplastic agent is softened and deformed by applying heat, secondary aggregation between the thermoplastic agents, reaction with the sealing resin substrate, sealing In many cases, thickening or thixotropy is manifested by compatibility with the resin base material. Therefore, it is difficult to achieve voidless filling in a narrow gap with high productivity in a material added with a general thermoplastic agent.
- the siloxane skeleton and the multi-layer silicone particles used in the present invention have a function of suppressing an increase in the linear expansion coefficient of the sealing resin as compared with the case of adding general thermoplastic particles.
- the effect of suppressing the increase in linear expansion is remarkable compared to the case of adding conventional thermoplastic particles. For this reason, it is possible to maintain high connection reliability by relaxing the thermal stress generated in the solder connection part connecting the multilayer build-up wiring board and the semiconductor element.
- the multilayer siloxane skeleton used in the present invention has a structure in which the hardness of the core portion is low and the hardness of the shell portion is high.
- the shell part suppresses the linear expansion and suppresses the increase of the linear expansion like inorganic fillers such as Sio 2 and repair is necessary.
- the shell portion softens and low elasticity, which is a characteristic of the low hardness layer of the core portion, is manifested. As a result, removal of the semiconductor element and removal of the resin residue on the wiring board are facilitated.
- the sealing resin material having a multi-layer siloxane skeleton used in the present invention is high against organic acids, amines, amides, and salts, inorganic acids, inorganic salts, inorganic gases, etc. used in the mounting process of semiconductor elements. Has solvent resistance. For this reason, other semiconductor elements against the load received in the mounting process, such as organic acids such as flux attached when repairing some of the semiconductor elements, or organic solvents used for cleaning after replacing the semiconductor elements, etc. Will not affect the reliability. As described above, by adding special particles having a siloxane skeleton whose structure, hardness, softening point, and the like are controlled, filling properties, repair properties, and connection reliability are compatible.
- the resin that seals between the semiconductor element and the wiring board generally uses an epoxy resin. Since the materials as described above are used, when a defect occurs on the semiconductor element or the wiring board side, even if the semiconductor element can be removed by heat or the like, the sealing resin remaining on the wiring board When trying to remove the residue, the wiring board was often damaged.
- FIG. 1 is a schematic view showing a cross section of a package in which a semiconductor element is flip-chip connected on a build-up wiring board and filled with a sealing resin.
- FIG. 2 is a schematic view showing a cross section of a package in which a semiconductor element is connected by wire bonding on a wiring board and filled with a sealing resin.
- FIG. 3 is a schematic view showing a cross section of a package in which a semiconductor element is connected by tape automated bonding on a wiring board and filled with a sealing resin.
- FIG. 4 is a schematic view showing a cross section of a package in which a semiconductor element is connected to a wiring board by wire bonding and sealed with a glob top.
- FIG. 5 is a schematic view showing a cross section of a package in which a semiconductor element is tape-automated bonded to a wiring board and molded and sealed.
- FIG. 6 is a schematic view showing a cross section of a package in which a semiconductor element is flip-chip connected on a wiring board and underfill sealed.
- FIG. 7 is a schematic view showing a cross section of a package in which a semiconductor element is flip-chip connected to a build-up wiring board and filled with a sealing resin.
- FIG. 8 is a schematic diagram showing a cross section of a package in which a package in which a plurality of semiconductor elements are stacked is mounted and sealed on both sides of a build-up wiring board.
- an example of a module in which an LSI package in which a plurality of semiconductor elements (LSIs) are stacked is solder-connected to one build-up wiring board and flip chip mounted is shown.
- the soldering connection portion between the build-up wiring board and the LSI package is filled with the sealing resin of the present invention and sealed.
- the LSI knocker may be in any form such as CSP, BGA, bare chip, etc. and is not particularly limited.
- the material for establishing electrical connection between the semiconductor element (L S I) and the build-up wiring board is not limited to the solder material, and is not particularly limited as long as it is a conductive material.
- a conductive resin connection in which conductive particles are dispersed or a connection of dissimilar materials such as gold-solder may be used.
- solder resist and core material that covers the surface of the build-up wiring board
- metal wiring and connection pads it is necessary to select materials that do not have adverse effects such as corrosiveness.
- heat resistance that can withstand the repair process of semiconductor elements.
- a lead-free solder that does not have an adverse effect on wiring boards, semiconductor elements, electronic components, etc., in a reflow temperature of 2550 ° C, which is commonly used.
- Materials used as the base material for the sealing resin to which the multi-layer siloxane skeleton is added include acrylic resin, melamine resin, epoxy resin, polyolefin resin, polyurethane resin, polycarbonate resin, polystyrene resin, polyether resin, and polyamide resin.
- There are various materials such as polyimide resin, fluorine resin, polyester resin, phenol resin, fluorene resin, benzocyclobutene resin, silicone resin, etc., but there is no particular limitation, and one or more of these are combined.
- Epoxy resins that are excellent in terms of viscosity, cost, heat resistance, etc. are generally used, but resins that are liquid at room temperature of 25 ° C are desirable.
- the multilayer particles having a siloxane skeleton added to the sealing resin according to the present invention are designed so that the hardness of the core portion is lower than the hardness of the shell portion.
- the preferred core part hardness is less than 75 (JISA) and the shell part hardness is 75 or more, but more preferably the core part hardness is 40. It is desirable to set the following.
- the core is designed to have a low hardness, the effect of lowering the elasticity is increased and the reparability can be improved.
- the multilayer particle having a siloxane skeleton added to the sealing resin of the present invention has a structure in which the volume ratio of the core portion is higher than the volume ratio of the shell portion. Specifically, when the volume ratio of the core part is 1.5 times or more, more preferably 2 times or more larger than the volume ratio of the shell part, the effect of lowering the elasticity and suppressing the linear expansion is more pronounced.
- the multilayer particle having a siloxane skeleton added to the sealing resin according to the present invention has a structure in which the glass transition temperature of the shell part is higher than the glass transition temperature of the core part.
- the glass transition temperature of the core is 80 ° C
- the sealing resin base material is 110 ° C
- the shell has a glass transition temperature of 260 ° C.
- there was no thickening at the time of filling the sealing resin and the sealing resin could be cleaned without damaging the wiring board in a repair temperature range exceeding 180 ° C.
- the glass transition temperature of the core part is less than 100 ° C and the glass transition of the shell part due to the impact on reliability when operating temperature of current semiconductor elements is assumed to be 105 ° C and workability during repair.
- the multilayer particles having a siloxane skeleton added to the sealing resin according to the present invention are preferably spherical, and the addition amount is preferably about 1 to 30 V o 1%. More preferably, it is desirable to add about 15 to 25 V o 1%. Addition of particles other than spheres has a strong tendency to increase viscosity, and addition of more than this often results in an increase in viscosity and deterioration in filling properties due to thixotropy. Fillability will be impaired.
- the average particle diameter of the multilayer particles having a siloxane skeleton added to the sealing resin according to the present invention is preferably a size of 1 Z 1 ° or less of the gap between the semiconductor element and the wiring board to be filled. Desirably, the average particle size is in the range of about 0.1 to 30 zx m. Moreover, the effect on the low linear expansion varies depending on parameters such as the particle size and hardness of the silicone particles.
- the same kind of silicone raw material is used to form multilayer particles having a siloxane skeleton, particles having an average particle size of 0.5 ⁇ m, particles having an average particle size of 3 ⁇ m, and average particle size
- the effect of suppressing the increase in the linear expansion coefficient was more strongly observed for particles with a particle size of 5.
- a coupling agent may be used on the surface of these inorganic additives in order to improve the wettability with the sealing resin and enhance the filling property.
- Coupling agents such as silane, titanate, aluminate, dinolecoaluminate, chromate, borate, stannate, isocyanate, etc., and ⁇ -diketone couplers Various types such as those having a coordination bond can be used.
- silica Various materials such as silica, calcium carbonate, anolemina, zirconium, and titanium oxide are used for the inorganic filler added to the sealing resin according to the present invention.
- silica is used which has the most remarkable advantages such as low linear expansion.
- the average particle diameter of the silica to be added is preferably less than or equal to 1/10 of the gap between the semiconductor element and the wiring board to be filled, and the average particle diameter is in the range of about 0.1 to 30 ⁇ . It is desirable to be.
- a coupling agent may be used on the surface of these inorganic additives in order to improve the wettability with the sealing resin and enhance the filling property.
- Coupling agents include silane-based, titanate-based, anoleminate-based, zircoaluminate-based, chromate-based, borate-based, stannate-based, and isocyanato-based types, as well as coordinate bonds such as 0-diketone couplers. Various kinds of materials can be used.
- the electronic component device is heated to near the melting temperature of the connection material, and the electronic component device is removed in a state where the connection portion is melted.
- the sealing resin residue remaining on the wiring board it is swollen using a cleaning solvent used in the mounting process at a temperature near the glass transition temperature of the sealing resin, so that the wiring board and the sealing resin residue are removed. It can be cleaned without causing interfacial delamination and scratching the wiring board such as a cotton swab.
- Other non-defective semiconductor elements excluding defective multi-layered build-up wiring boards and repaired defective semiconductor elements, can be regenerated, reducing the mounting cost and reducing the environmental burden by reducing exhaust resources.
- the materials used for wiring board materials are epoxy resins. Materials such as copper foil, polyimide, and glass cloth are used for the inner layer of high-density wiring boards built up from this material.
- the solder resist layer for the purpose of preventing solder flow exists in the uppermost layer, and this solder resist layer is often an epoxy resin like the wiring board.
- the resin that seals between the semiconductor element and the wiring board generally uses an epoxy resin. Since the above-described materials are used, if a defect occurs on the semiconductor element or the wiring board side, even if the semiconductor element can be removed by heat or the like, the wiring board _b When trying to remove the remaining sealing resin residue, the wiring board was often damaged.
- the present invention by using multi-layer particles having a silicone skeleton, it is impossible in the past.
- the material that can satisfy both the filling capability and the connection reliability in the narrow gap, the removal of the semiconductor element after curing the sealing resin, and the removal of the sealing resin residue remaining on the wiring board are provided. be able to.
- the organic particles described in the table below are particles made of an organic material such as particles having a siloxane skeleton of the present invention, and the inorganic particles are particles made of an inorganic material such as Si 2 O 2.
- a sealing resin composition in which different types of particles were added to the epoxy resin base material was prototyped.
- the composition A to which particles having a multilayer siloxane skeleton of the present invention are added, the composition B to which polybutadiene particles are added, the composition C to which acrylic particles are added, and the composition D to which no organic particles are added are shown in the following table. After mixing, the linear expansion coefficient and elastic modulus were measured. The results are shown in Table 1.
- Composition A to which particles having a multilayer silicone skeleton of the present invention are added does not increase the coefficient of linear expansion in spite of the addition of a large amount of organic filler, compared to compositions B and C.
- the elastic modulus required for repair could be lowered. Both the low linear expansion coefficient required to ensure heat cycle resistance and the low elasticity required during repair were compatible.
- the linear expansion coefficient data shown in Table 1 were measured repeatedly over n 3 and averaged values were listed.
- the silicone filler of the present invention was added to the epoxy resin base material at the ratio shown in Table 2 below, and viscoelasticity measurement was performed. As a result, the addition of silicone filler The elastic modulus of the sealing resin could be reduced without causing a significant decrease in the transfer temperature.
- a silicone filler having the same composition of the present invention By preparing a silicone filler having the same composition of the present invention and performing classification treatment, two types of silicone particles having the same material and different average particle diameters were prepared (see Table 3). The obtained particles were added to the same epoxy base material, and the linear expansion coefficient was measured. As a result, it was confirmed that the particles with an average particle size of 5 ⁇ m suppressed the increase in the coefficient of linear expansion compared with the particles with an average particle size of 3 ⁇ m. At this time, the film thickness of the shell part is 0.5 ⁇ for any particle size, and the core part has a different diameter, and the volume ratio of the core part is higher than the volume ratio of the shell part. In some cases, an effect of lowering the linear expansion coefficient was observed.
- the flux was uniformly and thinly applied on the build-up wiring board on which the precoat solder was formed.
- solder reflow was performed in a reflow furnace with a peak temperature of 2500 ° C, and the build-up wiring board and the semiconductor element were connected. Multiple mountings were performed, and four packaged semiconductor elements were mounted on a single build-up wiring board.
- the obtained build-up wiring board on which the semiconductor element was trained was swung in alcohol, and the residual flux remaining in the narrow gap between the semiconductor element and the build-up wiring board was cleaned.
- the gap after washing was about 2500 zm.
- the obtained cleaned package was baked for 1 hour in an oven at 125 ° C for 2 hours, and the alcohol used for flux cleaning was dried.
- the obtained dried package is heated on a hot plate, and after confirming that the surface temperature of the build-up wiring board is 80 ° C, it is sealed from the side of the semiconductor element using a resin coating device.
- a resin composition was supplied.
- the encapsulating resin composition flowed on the lower surface of the semiconductor element by capillary action, and was able to fill a gap of about 2500 m.
- the above filling operation was repeated to seal a plurality of semiconductor elements on one build-up wiring board.
- a build-up wiring board was placed on the hot plate, and the semiconductor element was heated until the solder reflow temperature was reached.
- bamboo spatula was placed on the outer periphery of the semiconductor element that reached the desired temperature, an alumina plate was placed on the fulcrum, and the semiconductor element was peeled off from the build-up wiring board using this principle.
- the sealing resin composition residue on the build-up wiring board heated to approximately the solder melting temperature was removed using a cotton swab.
- the sealing resin composition residue peeled off near the interface between the sealing resin composition residue and the solder resist on the surface of the wiring board, and cleaning was possible.
- the encapsulating resin composition residue could be removed together with the molten solder material.
- Precoat solder was reprinted on the part of the build-up wiring board where the semiconductor elements were removed, and precoat solder was formed. After that, a good package could be created through the same process as when the first semiconductor device was mounted.
- FIG. 8 As another semiconductor element mounting form, as shown in FIG. 8 , a package 11 in which a plurality of semiconductor elements are stacked on both sides of a single build-up wiring board is mounted and sealed, and the stacked semiconductor elements An example is shown in which a defect is confirmed in a part of the semiconductor element and the semiconductor element needs to be replaced.
- the build-up wiring board is composed of a pair of build-up layer 9 and core layer 10 and force.
- a build-up wiring board mounted with a package 11 in which a plurality of semiconductor elements are stacked was placed on a filling jig and heated on a hot plate together with the jig.
- the sealing resin composition was supplied from the side surface of the semiconductor element using a resin coating apparatus.
- the encapsulating resin composition was able to flow on the lower surface of the semiconductor element by a capillary phenomenon and fill a gap of about 2500 m.
- the above filling operation was repeated to seal all the semiconductor elements on one build-up wiring board.
- the sealing resin composition residue on the lower semiconductor element heated to the solder melting temperature was removed using a cotton swab.
- the encapsulating resin composition residue peeled off near the interface between the encapsulating resin composition residue and the lower semiconductor element, and could be cleaned.
- the sealing resin composition residue could be removed together with the molten solder material.
- the present invention by using multi-layer particles having a siloxane skeleton, it is possible to fill a narrow gap and to improve connection reliability, to remove a semiconductor element after curing the sealing resin, and to remove a sealing resin residue remaining on the wiring board. Can be compatible. Therefore, the present invention can be applied to LSI packages such as CSP, BGA, and bare chip.
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
Abstract
配線基板上に形成された接続用電極部と配線基板上に搭載された半導体素子との接続部に生じる空隙部分を封止するための封止樹脂組成物であって、封止樹脂組成物中に多層構造となる粒子を含み、多層構造となる粒子の少なくとも1層以上はシロキサン骨格を有する。
Description
封止樹脂組成物 技術分野:
本発明は、硬化させた後に封止された半導体素子を除去することができ、 かつ配 線基板上に残された封止樹脂残さを除去することが可能な封止樹脂組成物、封止樹 脂組成物で封止された電子部品装置明及び半導体素子のリペア方法に関する。 背景技術:
書
電子機器の急速な発達に伴い、半導体素子にはこれまで以上に高機能化が求めら れるようになった。半導体素子の多機能化に伴い半導体素子の入出力端子数は増加 し、 また、 半導体素子を高速動作させるための配線長は短縮化が求められている。 こうした要求を実現するために開発された接続工法としてフリップチップ接続(図
1参照) がある。
図 1に示すように、 半導体素子 1は、 ビルドアップ配線基板 6上にソルダーレジ スト 5を介して搭載されている。 半導体素子 1とビルドアップ配線基板 6とは、接 続用パッド 3とはんだ 4を介して電気的に接続されている。 このような構成の下、 ビルドアップ配線基板 6上に形成された接続用電極パッド 3 (接続用電極部) とビ ルトアップ配線基板 6上に搭載された半導体素子 1との接続部に生じる空隙部分 を封止樹脂 2で封止する。 フリップチップ接続は、 半導体素子の配線面にエリア上 に接続パッドを設けることができるため多ピン化に適している。
また、 ワイヤボンディング (図 2参照) やテープオートメイティッドボンディン グ (図 3参照) の様な他の半導体素子接続工法と比較し、 引き出し線を必要としな いため配線長の短縮化が可能である。一般に、 フリップチップ接続される高機能半 導体素子の多くは高付加価値のものが多い。 また、 これらの半導体素子をうける微 細配線基板は高多層なものが必要となるため非常に高価であり、実装歩留まりを向 上させるための要求は非常に強いものがある。
以上のように、高付加価値の電子機器に用いられる半導体素子の実装には、 フリ ップチップ接続を使用したものが増加している。 一方、 フリップチップ接続される 半導体素子の多くは、 半導体素子一配線基板間の熱膨張差を緩和するため、接続部 に封止樹脂とよばれる液状の封止剤を注入し硬化させることにより接続信頼性を 確保する必要がある。 封止に用いる材料には、 封止状態で、 耐落下衝撃性、 耐熱衝 撃性、 耐振動性、 耐埃性及び耐水性を向上させるためにセラミック、 金属材料、 榭 脂材料等様々な材料が考案されており、非常に高い気密性を持っている。 セラミツ ク、金属材料を用いた封止は信頼性が高いもののコスト高であり、樹脂材料を用い た封止に比べて作業性に劣る。このため、現在では樹脂封止が一般的となっている。 樹脂封止に用いられる材料にはエポキシ樹脂、シリコーン樹脂、フエノール樹脂、 ジァリルフタレート樹脂、 ポリイミ ド樹脂、 アクリル樹脂、 ウレタン樹脂等がある が、 耐熱性、 耐湿性、 耐薬品性、 接着性、 コスト等の面で優れているエポキシ樹脂 が広く使用されている。エポキシ樹脂を含む多くの封止樹脂はその接着強度の高さ のため、 高い実装信頼性が確保できる反面、一度熱処理を施して樹脂を硬化させて しまうと、その高い樹脂強度、接着強度のため除去することが非常に困難となって しまう。従って、 半導体素子あるいは配線基板の不良発生時に不良部品を交換する ことが非常に困難となり、 実装コストが高くなるという問題がある。 特に、 ハイエ ンドサーバー、 ハイエンドコンピュータ等、 高付加価値な装置については、 1枚の 微細配線基板上に搭載される半導体素子が数十個に及ぶこともある。このような状 況の下、 1個の半導体素子の不良によりその他の良品部品全てが廃棄となってしま うことは非常に多くのコスト損失を招くことになる。
榭脂を用いた封止には大きくわけてグロブトップタイプ (図 4参照)、 モールド タイプ (図 5参照) アンダーフィルタイプ (図 6参照) の 3種類の形態がある。 グ ロブトップタイプ及びモールドタイプは主にワイヤーボンディング接続の際に用 いられる封止形態であり、 図 4及び図 5に示すように、 半導体素子 1自体を封止樹 脂 2で取り囲んだ状態で硬化させる形態である。
アンダーフィルタイプとは、主にフリップチップ接続の際に用いられる封止形態 であり、 図 6に示すように、 半導体素子 1と配線基板 6との接続部分にのみ封止樹
脂 2を流し込み、流し込んだ封止樹脂 2を硬化させる形態である。近年の半導体素 子の狭ピッチ化に伴い、半導体素子一配線基板間のギヤップは非常に狭くなってお り、 封止剤に対しより一層の充填性が要求されている。
半導体素子を実装する基板には、主にセラミックを用いたものと有機材料を用い たものの 2種類がある。 高密度実装に用いられる配線基板の多くは、狭ピッチ化に 優れ、 軽量、 低コストであることから有機配線基板を用いたものが多い。 高密度配 線基板の多くは、図 7に示すようにビノレドアップと呼ばれる積層構造をとつている。 ビルドアップ配線基板は、コァ層 1 0とビルドアップ層 9の 2つの部分からなって いる。コア層 1 0は配線基板の反りを低減して実装歩留まりを向上させる構造上の 支持体としての役割と、電源層などの配線密度の低い層を受け持つことで高密度配 線層を低い密度で使用して配線密度のバランスをとる役割とを有している。
狭ピッチの配線を描くことの出来る点で有利な有機基板材料には、 アクリル、 ポ リオレフイン、 ポリ ウレタン、 ポリカーボネート、 ポリスチレン、 ポリエーテル、 ポリアミ ド、ポリイミ ド、フッ素を含むポリマー、ポリエステル、フエノール樹脂、 フルオレン樹脂、ベンゾシクロブテン、シリコーン系ポリマー等様々な材料がある。 しかし、 コスト、 低熱膨張、 低誘電損失、 耐熱性等の面に優れるエポキシ樹脂が一 般に用いられている。
また、配線基板の最外層には、 はんだ流れ防止目的のソルダーレジストが塗布さ れている。このソルダーレジストの多くも基板材料や封止樹脂と同様にエポキシ樹 脂であり、現在の有機配線基板の多くはエポキシ樹脂により形成されていると言え る。
次に、 リペアを可能にする封止樹脂の従来技術について述べる。 リペアを可能に する封止樹脂の多くは、熱可塑性の成分を添加し高温下にさらすことで樹脂の密着 強度あるいは樹脂強度を低下させ、 半導体素子を取り外す工程と、基板上に残され た残さ樹脂を高温下における可塑性を利用することにより除去する工程を含むコ ンセブトが提案されている (特開 2 0 0 0 - 3 2 3 1 9 3号公報 (特許文献 1 )、 特開平 1 1一 2 7 4 3 7 6号公報 (特許文献 2 )及び特開平 9一 2 2 1 6 5 0号公 報等 (特許文献 3 ) 参照)。
し力 し、一般的な熱可塑性成分の添加に関しては、增粘ゃチキソ性発現による狭 ギャップへの充填性の悪化、線膨張係数の増大による接続信頼性低下、耐マイダレ ーシヨン性の低下等の性能劣化を招く場合が多い。 このため、 充填性、 接続信頼性 及びリペア性を両立することは困難である。
その他の方法として、有機溶剤を用い、封止樹脂を膨潤させることで封止樹脂と 配線基板の間の密着強度及び樹脂強度を低下させ、 半導体素子の取り外し、残渣榭 脂の除去を行う方法が提案されている (特許文献 2、特開平 1 0— 6 7 9 1 6号公 報 (特許文献 4 ) 及び特開平 7— 1 0 2 2 2 5号公報 (特許文献 5 ) 参照)。 しか し、現在用レヽられている封止樹脂および配線基板の多くは共にエポキシ樹脂である ため、樹脂残さ除去用の溶剤が封止樹脂のみでなく配線基板も膨潤させ、 ビルドア ップ基板の層間剥離を起こす恐れがある。 さらに、配線基板表面の状態が樹脂残さ 除去用の溶剤により変化し、配線基板を再利用する際に封止樹脂の再充填性を悪化 させる恐れがある。 以上のように溶剤を用いた場合に、配線基板に影響を与えずに 封止樹脂のみを選択的に除去することは一般的には困難である。
上記のような懸念から不良発生時に備えて、実装形体自体を再利用可能な構造と する方法も提案されている。 この例として、半導体素子実装時にインターポーザ構 造を取り、不良発生時にははんだリフローによってインターポーザごと取り外して しまう方法 (特開平 4一 1 2 4 8 4 5号公報 (特許文献 6 ) 参照) が提案されてい る。
し力 し、インターポーザを用いた実装方法は、配線長が長くなるため一般的には 信号の高速伝搬に不利であり、 また、インピーダンス整合をとるのが困難であると いう欠点がある。 また、 インターポーザ構造をとることで実装面積及び実装高さが 増大し、小型化及び高密度化との両立ができないという欠点がある。以上のように、 ィンターポーザ構造をとることによる半導体素子のリペアは根本的な問題解決の 手段としては不十分である。
溶剤を必要としない封止樹脂除去方法として、樹脂残さに電磁波を照射すること により樹脂残さを除去する方法(特開平 6— 7 7 2 6 4号公報(特許文献 7 )参照)、 レーザ光が透過する配線基板を実装時に用い、半導体素子の実装されている裏面か
らレーザ光を照射し、封止樹脂の密着力を弱める方法(特開平 4一 2 5 7 2 4 0号 公報 (特許文献 8 ) 参照) 等が提案されている。
しかし、現在用いられている封止樹脂および配線基板の多くは共にェポキシ樹脂 であるため、 封止樹脂のみを選択的に加工することは難しい。 また、 封止樹脂除去 を可能にする程度のレーザ強度でレーザ照射を行うと、配線基板の損傷及び配線基 板表面状態の変化により配線基板再利用時の封止樹脂再充填性を悪化させる恐れ がある。また、現在使用されている配線基板の多くはレーザ透過性を持っておらず、 上記特許文献 8の方法による問題解決は困難である。 以上のように、非接触のエネ ルギーを用いた方法による封止樹脂のみの選択的加工は困難である。 発明の開示:
発明が解決しようとする課題:
以上述べたように、従来技術には配線基板に損傷を与えることなく半導体素子な らびに封止樹脂を選択的に除去し、充填性、接続信頼性及びリペア性のいずれをも 両立する材料および方法に関する開示は見られなレ、。
一般に、 リペア性を持たせた封止樹脂材料は、熱可塑性成分を添加することによ り、 高温下での可塑性、 溶剤膨潤性を高めるものが多かった。 これら熱可塑性成分 の多くは、封止樹脂に必要な狭ギヤップへの充填性及び接続信頼性を低下させるも のが多く、 リペア性、 充填性及び信頼性を両立させることは困難であった。
そこで、本発明は上記従来技術の問題点に鑑みて成されたものであり、 その目的 とするところは、狭ギャップへの充填性及び接続信頼性と、封止樹脂硬化後の半導 体素子(L S I ) の取り外しならびに配線基板上に残る封止樹脂残渣の除去を両立 することにある。
課題を解決するための手段:
上記目的を達成するために、本発明は、配線基板上に形成された接続用電極部と 配線基板上に搭載された半導体素子との接続部に生じる空隙部分を封止するため の封止樹脂組成物であって、 前記封止樹脂組成物中に多層構造となる粒子を含み、 多層構造となる粒子の少なくとも 1層以上はシロキサン骨格を有することを特徴
とする。
前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子は、封止樹 脂組成物の弾性を低下させる。
また、 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子は、 多層構造となる粒子の最外殻であるシェル部と、多層構造となる粒子に包含される コア部とから成り、 コア部がシェル部よりも硬度が低いことが好ましい。
好ましくは、 前記コア部及びシェル部が、 シシロキサン骨格で形成されている。 また、前記コア部がシリコーンゴムであり、前記シェル部がシリコーンレジンであ ることが好ましい。前記コア部のガラス転移温度が、前記シェル部分のガラス転移 温度よりも低いことが好ましい。
好ましくは、前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒 子を添加する封止樹脂組成物のガラス転移温度が、前記シロキサン骨格を少なくと も 1層以上有する多層構造となる粒子よりも高く、前記シロキサン骨格を少なくと も 1層以上有する多層構造となる粒子のシェル部よりも低い。前記シロキサン骨格 を少なくとも 1層以上有する多層構造となる粒子を含む封止樹脂組成物のガラス 転移温度は、 例えば 8 0 °C以上である。
前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子は、例えば、 球状である。
好ましくは、前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒 子の表面に対して、 界面活性剤による表面処理が行われている。
前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子の平均粒 径は、 好ましくは 1〜3 0 i m、 より好ましくは 5〜1 5 μ ιηである。
前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子の添加量 は、 好ましくは 1〜 3 0 V ο 1 %、 より好ましくは 1 5〜 2 5 V ο 1 %である。 好ましくは、前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒 子を添加した封止樹脂組成物が、前記シロキサン骨格を少なくとも 1層以上有する 多層構造となる粒子未添加の封止樹脂組成物と比較し、ガラス転移温度点以下の温 度領域で線膨張係数が低レ、。
好ましくは、前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒 子が、母材封止樹脂と相溶性を持たない。前記シロキサン骨格を少なくとも 1層以 上有する多層構造となる粒子が、 封止樹脂硬化後に溶融しないことが好ましい。 また、前記封止樹脂組成物が、平均粒径 1 0 ; m以下の球状の無機充填剤を含む ことが好ましい。 前記無機充填剤は、 例えば、 球状シリカである。
また、本発明では、配線基板上に搭載された複数の半導体素子の少なくとも一つ を取外し可能にした半導体素子のリペア方法であって、配線基板上に形成された接 続用電極部と上記半導体素子との接続部に生じる空隙部分を封止するための封止 樹脂組成物としてシロキサン骨格を持つ多層の粒子を含む組成物を用いることに より、封止樹脂硬化後の半導体素子の取外し及び配線基板上に残る封止樹脂残渣の 除去を行うことを特徴とする。
前記シロキサン骨格を持つ多層の粒子は、多層構造となる粒子の最外殻であるシ エル部と、多層構造となる粒子に包含されるコア部とから成り、 コア部がシェル部 よりも硬度が低いことが好ましい。
リペアを必要とする温度域においては前記シェル部分が軟化すると共に前記コ ァ部分の弾性が低下し、これにより半導体素子の取外し及び配線基板上の樹脂残渣 除去が促進される。 前記リペアを必要とする温度域は、 例えば、 1 8 0 °C以上の温 度域である。
このように、 本発明は、 狭ギャップへの充填性、 リペア時の低弾性及び半導体素 子動作温度領域における接続信頼性の両立を実現する。 これにより、従来不可能で あった封止樹脂硬化後の半導体素子交換を可能とし、実装コストの低減及び環境負 荷低減を実現する。コアシェル構造を有する特殊な粒子を封止樹脂に添加すること により、 以上の性能を両立することが可能となる。
本発明で使用される粒子は、コアシェル構造を有する多層のシロキサン骨格をも つ。 シロキサン骨格とは S i と Oを共有結合でつないだ繰り返し構造を持ち、 コア はビニル基含有のメチルポリシロキサンとメチルハイ ドロジエンポリシロキサン の付加重合物で形成され、シェルはシ口キサン結合が三次元網目状に架橋した構造 を持つポリメチルシルセスキォキサンから形成される。
本封止樹脂に用いられるシロキサン骨格を有する粒子は多層構造を形成してい る。 以下に、 本発明に用いられる多層シロキサン骨格の例として、 コア部とシェル 部の 2層構造の場合の例を示す。本発明において述べるシェル部とは、多層構造と なる粒子の最外殻であり、またコア部とは多層構造となる粒子に包含される部分を 示す。 コアに用いるシリコーンは硬度を低く設計しており弾性が低い。 また、 最表 層を示すシェルに用いる材料はコアと比較して硬度が高く弾性が高い構造となつ ている。
一般に、 プリップチップ接続される半導体素子に封止樹脂を用いる際には、 半導 体素子を含むボード全体を加温し、封止樹脂の粘度を下げた状態で狭ギヤップへの 充填を行うことが多レ、。 これは封止樹脂の粘度を下げることで、 半導体素子及び配 線基板への濡れ性を高め、 ボイドのない充填を短時間で完了し、接続信頼性を高め るためである。
本発明に用いられるシェルに用いる硬度の高いシロキサン骨格は封止樹脂の充 填温度と比較して熱軟化点が高く、充填の際に封止樹脂と反応することがない。 こ のため、 高温で生産性高く充填作業を行うことができる。 一方で、 一般の熱可塑剤 を添加した場合には、 熱をかけることで熱可塑剤が軟化、 変形し、 熱可塑剤同士で の二次凝集、封止樹脂基材との反応、封止樹脂基材への相溶等が起こることで増粘 あるいはチキソ性を発現することが多い。従って、一般的な熱可塑剤を添加した材 料においては、生産性高く狭ギヤップにボイ ドレス充填を達成することは困難であ る。
本発明に用いられるシロキサン骨格ならびに多層シリコーン粒子は、一般の熱可 塑剤粒子添加の場合と比較し、封止樹脂の線膨張係数増大を抑える働きを有してい る。特に添加粒子のガラス転移温度点以下の領域において、従来の熱可塑粒子添加 の場合と比較して線膨張の増大を抑える効果が顕著である。 このため、 多層ビルド アップ配線基板と半導体素子を繋ぐはんだ接続部に生じる熱応力を緩和すること で高い接続信頼性を保持することができる。
一方、 本発明に用いられる多層シロキサン骨格は、 コア部分の硬度が低く、 シェ ル部分の硬度が高い構造を取っている。
半導体素子 (L S I ) の実動作温度である 1 0 5 °C以下においてはシェル部が線 膨張を押さえることで S i O 2等の無機フィラーのように線膨張の増大を抑え、リ ペアを必要とする温度域である 1 8 0 °C以上の温度域においてはシェル部が軟化 し、 コア部分の低硬度層の特性である低弾性が発現する。 この結果、 半導体素子の 取り外しならびに配線基板上の樹脂残渣除去を容易にする。
本発明に用いられる多層シロキサン骨格を有する封止樹脂材料は、半導体素子の 実装プロセスにおいて用いられる有機酸、 ァミン、 アミ ド、 またそれらの塩、 無機 酸、 無機塩、 無機ガス等に対し、 高い耐溶剤性を有する。 そのため複数の半導体素 子の一部をリペアする際に付着するフラックス等の有機酸、あるいは半導体素子を 交換した後の洗浄に用いられる有機溶剤等、実装プロセスで受ける負荷に対し、他 の半導体素子の信頼性に影響を及ぼすことがない。 以上のように構造、 硬度、 軟化 点等を制御したシロキサン骨格を有する特殊な粒子を添加することで、充填性、 リ ペア性及び接続信頼性を両立する。
発明の効果:
現在基板材料に用いられている材料の大半はエポキシ樹脂である。 また、 半導体 素子と配線基板との間を封止する樹脂は、一般にエポキシ樹脂を用いたものが多い。 以上のような材料を用いていることから、半導体素子あるいは配線基板側に不良が 生じた場合に、例え半導体素子を熱等により除去することができたとしても、配線 基板上に残る封止樹脂残さを除去しようとした際には、配線基板にダメージを与え てしまうことが多かった。
そこで、 本発明では、 シ,ロキサン骨格を持つ多層の粒子を用いることにより、 従 来不可能であった狭ギャップへの充填性及び接続信頼性と、封止樹脂硬化後の半導 体素子の取外しならびに配線基板上に残る封止樹脂残渣の除去を両立することが できる。 図面の簡単な説明:
図 1は半導体素子をビルドアップ配線基板上にフリツプチップ接続し、封止樹脂 を充填したパッケージの断面を示す模式図である。
図 2は半導体素子を配線基板上にワイヤボンディング接続し、封止樹脂を充填し たパッケージの断面を示す模式図である。
図 3は半導体素子を配線基板上にテープオートメイティッドボンディング接続 し、 封止樹脂を充填したパッケージの断面を示す模式図である。
図 4は半導体素子を配線基板上にワイヤボンディング接続し、グロブトップ封止 したパッケージの断面を示す模式図である。
図 5は半導体素子を配線基板上にテープオートメィテイツドボンディング接続 し、 モールド封止したパッケージの断面を示す模式図である。
図 6は半導体素子を配線基板上にフリップチップ接続し、アンダーフィル封止し たパッケージの断面を示す模式図である。
図 7は半導体素子をビルドアップ配線基板上にフリツプチップ接続し、封止樹脂 を充填したパッケージの断面を示す模式図である。
図 8はビルドアップ配線基板の両面に、複数の半導体素子が積層されたパッケー ジを実装封止したパッケージの断面を示す模式図である。 発明を実施するための最良の形態:
本発明の一実施形態としての電子部品装置の例として、複数の半導体素子 (L S I ) を積層した L S Iパッケージを 1枚のビルドアップ配線基板に半田接続し、 フ リップチップ実装したモジュールの例を示す。ビルドアップ配線基板と L S Iパッ ケージの間のはんだ接続部分に本発明の封止樹脂を充填し、 封止するものとする。 L S Iノ ッケージは C S P、 B G A、 ベアチップ等、 いずれの形態でも良く特に限 定されるものではない。
半導体素子 (L S I ) とビルドアップ配線基板の間の電気接続を取る材料は半田 材料のみに限るものではなく、導電性を有する材料であれば特に限定されるもので はない。例えば, 導電粒子を分散させた導電性樹脂接続あるいは金一半田等異種材 料の接続を用いても良い。
ビルドアップ配線基板の表面を覆っているソルダーレジス ト、コア材等の配線基 板を構成している有機ならぴに無機材料については、金属配線、接続パッド等に対
し、 腐食性等の悪影響を及ぼさない材料を選択する必要がある。 また、 半導体素子 のリペア工程に耐える耐熱性を有する事が望ましい。例えば、一般的に使用される 鉛フリーはんだのリフロー温度 2 5 0 °Cのプロセスにおいて、配線基板、 半導体素 子、 電子部品等に対して悪影響を及ぼさないものが望ましい。
多層シロキサン骨格を添加する封止樹脂の基材となる材料には、 アクリル榭脂、 メラミン樹脂、 エポキシ樹脂、 ポリオレフイン樹脂、 ポリウレタン樹脂、 ポリ力一 ボネート樹脂、 ポリスチレン樹脂、 ポリエーテル樹脂、 ポリアミ ド樹脂、 ポリイミ ド樹脂、 フッ素樹脂、 ポリエステル樹脂、 フ-ノール樹脂、 フルオレン樹脂、 ベン ゾシクロブテン樹脂、 シリコーン樹脂等様々な材料があるが、特に限定されるもの ではなく、これらを 1種あるいは 2種以上組み合わせて用いることもできる。粘度、 コスト、耐熱性等の面に優れるエポキシ樹脂が一般に用いられるが、 2 5 °Cの室温 において液状である樹脂が望ましい。
本発明に係る封止樹脂に添加するシロキサン骨格を有する多層粒子は、コア部分 の硬度がシェル部分の硬度よりも低くなるように設計している。 例えば、 2層の粒 子を用いる場合、 好適なコア部の硬度は 7 5未満であり (J I S A)、 シェル部の 硬度は 7 5以上であるが、より好適にはコア部の硬度を 4 0以下に設定することが 望ましい。 コア部の硬度を小さく設計した場合、低弾性化の効果が大きくなりリぺ ァ性を高めることができる。
本発明の封止樹脂に添加するシロキサン骨格を有する多層粒子は、コア部の体積 比率がシェル部分の体積比率よりも高い構造となっている。 具体的には、 コア部の 体積比率がシェル部の体積比率の 1 . 5倍以上、 より好ましくは 2倍以上大きい場 合に、 低弾性化効果と線膨張を抑える効果がより強く現れる。
本発明に係る封止樹脂に添加するシロキサン骨格を有する多層粒子は、シェル部 のガラス転移温度がコア部のガラス転移温度よりも高い構造となっている。具体例 の一つとして、 コア部のガラス転移温度が 8 0 °C、 封止樹脂母材が 1 1 0 °C、 シェ ル部のガラス転移温度が 2 6 0 °Cの構成で用いた場合、封止樹脂充填時の増粘がな く、また 1 8 0 °Cを超えるリペア温度域において配線基板に損傷を与えることなく 封止樹脂のクリーニングができた。
現行の半導体素子の動作温度 1 0 5 °Cを想定した場合の信頼性への影響、リペア 時の作業性から、コア部のガラス転移温度は 1 0 0 °C未満かつシェル部のガラス転 移^度が 1 2 5 °C以上であることが望ましい。コア部分のガラス転移温度点がこれ 以上に高い場合にはリペア性が損なわれる傾向が強く、またシェル部分のこれ以上 のガラス転移温度低下は半導体素子の熱サイクル試験に用いられる温度上限を下 回るからである。 こうした設計により、 リペア性と信頼性の両立が実現できる。 本発明に係る封止樹脂に加えるシロキサン骨格を有する多層粒子は球状である ことが望ましく、 添加量としては 1〜3 0 V o 1 %程度が望ましい。 より好ましく は、 1 5〜2 5 V o 1 %程度の添加が望ましい。球状以外の粒子添加は増粘等傾向 が強く、 またこれ以上の添加は粘度増加、 チキソ性発現による充填性の悪化が見ら れる場合が多いため、半導体素子と配線基板の間の狭ギヤップに対する充填性を損 なうことになる。
本発明に係る封止樹脂に添加されるシロキサン骨格を有する多層粒子の平均粒 子径は、充填される半導体素子一配線基板間ギヤップの 1 Z 1◦以下のサイズのも のが好適であり、 平均粒径が 0 . 1〜3 0 zx m程度の範囲にあることが望ましレ、。 また、 シリコーン粒子の粒径、硬度等のパラメータにより低線膨張化に与える効果 は異なる。例えば、 同種のシリコーン原料を用いてシロキサン骨格を有する多層粒 子を形成し、 平均粒径 0 . 5 μ mの粒度分布を有する粒子、 平均粒径 3 u mの粒度 分布を有する粒子、平均粒径 5 IX mの粒度分布を有する粒子を封止樹脂に添加した 場合の線膨張係数に与える影響においては、粒子径 5 のものに、 より強く線膨 張係数の増大を抑える効果が見られた。
また、 これらの無機添加剤の表面には封止樹脂との濡れ性を改善し、充填性を高 めるためにカップリング剤を用いても良い。 カップリング剤はシラン系、 チタネー ト系、 アルミネート系、 ジノレコアルミネート系、 クロメート系、 ボレート系、 スタ ネート系、イソシァネート系等といった共有結合性タイプのものや、 β—ジケトン カプラーのように配位結合性のものなど各種用いることが出来る。
本発明に係る封止樹脂に添加される無機フィラーには、シリカ、炭酸カルシウム、 ァノレミナ、 ジルコニウム、 酸化チタン等様々な材料が用いられるが、 コスト、 真球
度、低線膨張化等のメリッ卜が最も顕著なシリカを用いることが多レ、。 添加するシ リカの平均粒子径は充填される半導体素子一配線基板間ギヤップの 1 / 1 0以下 のサイズのものが好適であり、平均粒径が 0 . 1〜3 0 μ πι程度の範囲にあること が望ましい。 また、 これらの無機添加剤の表面には封止樹脂との濡れ性を改善し、 充填性を高めるためにカツプリング剤を用いても良い。カツプリング剤はシラン系、 チタネート系、 ァノレミネート系、 ジルコアルミネート系、 クロメート系、 ボレート 系、 スタネート系、 イソシァネート系等といった共有結合性タイプのものや、 0— ジケトンカプラーのように配位結合性のものなど各種用いることが出来る。
次に、本発明に係る封止樹脂を用いて封止された電子部品装置をリペアする際の プロセス例について述べる。前記電子部品装置を接続材料の溶融温度付近まで加熱 し、接続部が溶融した状態で電子部品装置を除去する。配線基板上に残る封止樹脂 残さについては、封止樹脂のガラス転移温度付近の温度下にて、実装プロセス中で 用いる洗浄溶剤等を用いながら膨潤させることにより、配線基板と封止樹脂残さの 間の界面剥離を起こし、綿棒等の配線基板に傷をつけることなくクリ一ユングする ことができる。 多層ビルドアップ配線基板、 リペアを行った不良半導体素子を除く その他の良品半導体素子は再生することができるため、実装コストの低減と同時に、 排気資源削減による環境負荷低減を実現することができる。
以下、 本発明の作用について説明する。
現在、配線基板材料に用いられている材料の大半はエポキシ樹脂である。 この材 料をビルドアップした高密度配線基板の内層には銅箔、 ポリイミ ド、 ガラスクロス 等の材料が用いられている。 し力 し、 最上層には、 はんだ流れ防止目的のソルダー レジス ト層が存在しており、このソルダーレジスト層は配線基板と同様にエポキシ 樹脂であるものが多い。 また、 半導体素子と配線基板との間を封止する樹脂は、一 般にエポキシ樹脂を用いたものが多い。 以上のような材料を用いてレ、ることから、 半導体素子あるいは配線基板側に不良が生じた場合に、例え、 半導体素子を熱等に より除去することができたとしても、配線基板 _bに残る封止樹脂残さを除去しょう とした際には、 配線基板にダメージを与えてしまうことが多かった。 そこで、 本発 明においては、 シリコーン骨格を持つ多層の粒子を用いることにより、従来不可能
であった狭ギャップへの充填性、接続信頼性と、封止樹脂硬化後の半導体素子の取 り外しならびに配線基板上に残る封止樹脂残渣の除去を両立することのできる材 料を提供することができる。
以下に、 実施例を用いて、 本発明をさらに具体的に説明するが、 本発明はその要 旨を越えない限り、 以下の実施例に限定されるものではない。 なお、 以下の表中に 記載する有機粒子とは本発明のシロキサン骨格を有する粒子等、有機材料からなる 粒子であり、 無機粒子とは S i O 2等の無機材料からなる粒子を示す。
〔実施例 1〕
ェポキシ樹脂母材に対し、異なる種別の粒子を添加した封止樹脂組成物を試作し た。本発明の多層シロキサン骨格を有する粒子を添加した組成 A、 ポリブタジエン 系粒子を添加した組成 B、 アクリル系粒子を添加した組成 C、前記の有機粒子未添 加の組成 Dを下記表に示す割合で混合し、 その線膨張係数、 弾性率を測定した。 結 果を表 1に示す。
本発明の多層シリコーン骨格を有する粒子を添加した組成 Aは、組成 B , 組成 C と比較し、多量の有機フィラー添加にもかかわらず、線膨張係数を増加させること がない。 また、 同量の無機フィラーを添加した組成 Dと比較し、 リペア時に必要と なる弾性率を低くすることができた。耐ヒートサイクル性確保に必要な低線膨張係 数と、 リペア時に必要な低弾性の両方を両立させることができた。 なお、 表 1に示 す線膨張係数のデータは n 3以上の繰り返し測定を行い、 平均した値を記載した。
表 1
エポキシ樹脂母材に対し、本発明のシリコーンフィラーを下記表 2に示す割合で 添加し、 粘弾性測定を実施した。 その結果、 シリコーンフィラーの添加はガラス転
移温度の大幅な低下を生じさせることなく、封止樹脂の弾性率を低下させることが できた。
表 2
本発明の同一組成からなるシリコーンフィラーを作製し、分級処理を施すことで、 同一素材でありかつ平均粒径の異なるシリコーン粒子を 2種準備した(表 3参照)。 得られた粒子を同一のエポキシ母材に添加し、線膨張係数測定を実施した。 その結 果、平均粒径 5 μ mの粒子に平均粒径 3 μ mの粒子と比較して線膨張係数増大を抑 える効果が認められた。 この際、 シェル部の膜厚はいずれの粒径の粒子についても 0 . 5 μ πιとし、 コア部の直径が異なる構造をとつており、 コア部の体積比率がシ エル部の体積比率より高い場合に線膨張係数をより低く抑える効果が認められた。
表 3
エポキシ樹脂母剤に対し、本発明のシリコーンフィラー及び二酸化ケイ素を混合 する際、表面処理を施した組成 Hと、予めシリコーンフィラー及び二酸化ケイ素に 表面処理を施したものを混合した組成 Iを試作し、粘度と浸透性を測定した結果を 表 4に示す。 その結果、 表面処理を施すことにより、 大幅に粘度を低下させ浸透性 を向上することが出来た。
表 4
エポキシ母剤に対し異なる種別の粒子を添加した封止樹脂組成物を試作した。本 発明の多層シリコーン骨格を有する粒子を添加した組成 A、多層構造を持たないシ リコーンゴム粒子を添加した組成 J、アクリル系粒子を添加した組成 Cを下記に示 す割合で混合し、 その粘度、 チクソトロピー指数、 浸透性を測定した結果を、 表 5 に示す。 結果、 多重シリ コーン骨格を有する粒子を用いることにより、 低粘度、 低 チクソトロピー指数で、 浸透性を向上することが出来た。
表 5
以下に、複数の半導体素子を 1枚のビルドアップ配線基板上に半田接続し封止し たが、 一部の半導体素子に不良が発生し、 配線基板を傷めずに半導体素子、 封止樹 脂組成物を配線基板から除去する場合の実施例を示す。ビルドアップ配線基板と L S Iパッケージの間のはんだ接続部分に本発明の封止樹脂組成物を充填し、封止す るものとする。 なお、 以下の説明に用いる封止樹脂組成物の例を表 6に示すが、 本
発明はこれに限定されるものではなレ
表 6
プリコート半田が形成されたビルドアップ配線基板上に、フラックスを均一に薄 く塗布した。 半導体素子をフリップチップマウンタにて位置あわせし、搭載した後 ピーク温度 2 5 0 °Cのリフロー炉にて半田リフローを行い、ビルドアップ配線基板 と半導体素子を接続することができた。 以上の搭載を複数行い、 1枚のビルドアッ プ配線基板上に 4パッケージの半導体素子を搭載した。
得られた半導体素子搭教済みのビルドアップ配線基板をアルコール中で揺動し、 半導体素子とビルドアップ配線基板間の狭ギヤップに残るフラックス残さを洗浄 した。洗浄を行ったギャップは約 2 5 0 z mであった。得られた洗浄済みパッケ一 ジを 1 2 5 °Cのオーブン中で 2時間べ一キング L、フラックス洗浄に用いたアルコ ールを乾燥させた。
得られた乾燥済みパッケージをホッ トプレート上で加温し、ビルドアップ配線基 板の表面温度が 8 0 °Cであることを確認した後、樹脂塗布装置を用いて半導体素子 の側面より封止樹脂組成物を供給した。 この際、封止樹脂組成物は毛細管現象によ り半導体素子の下面を流動し、 約 2 5 0 mのギャップに充填することができた。 以上の充填作業を繰り返し行い、 1枚のビルドアップ配線基板上の複数の半導体素 子を封止した。
封止完了後、得られた封止状態を観察するため、超音波探傷装置を用いて半導体 素子下面の充填状態を観察し、評価に用いたパッケージ全てがボイ ドなく充填完了 していることを確認した。
ところが、得られた半導体素子の電気検査を行ったところ、一部の半導体素子に 導通不良が確認された。 そこで、 その導通不良が検出された半導体素子のみを除去 し、 新たな良品半導体素子を再搭載することにした。
ホットプレート上にビルドアップ配線基板を設置し、半田リフロー温度になるま で半導体素子を加熱した。所望の温度に達した半導体素子の外周部に竹ベラをいれ、 支点となる部分にアルミナ板を置き、てこの原理を用いて半導体素子をビルドァッ プ配線基板上より引き剥がした。封止樹脂残渣の一部は半導体素子側に付着し、 ま た一部はビルドアップ配線基板側に付着した。ビルドアップ配線基板側に付着した 封止樹脂組成物の残渣を除去するため、およそ半田溶融温度に加熱されたビルドァ ップ配線基板上の封止樹脂組成物残渣を綿棒を用いて除去した。封止樹脂組成物残 渣と配線基板表面のソルダーレジストの界面付近で封止樹脂組成物残渣が剥離し、 クリーニングすることができた。溶融した半田材料とともに封止樹脂組成物残渣を 除去することができた。
ビルドアップ配線基板上の半導体素子を除去した箇所に対し、プリコート半田を 再印刷し、 プリコート半田形成した。 その後、 初回の半導体素子搭載時と同様のェ 程を経ることで良品パッケージを作成することができた。
以上のようにして、 封止なし、 封止あり (リペアなし)、 封止あり (リペアあり) の 3種のパッケージを、 それぞれ 1 0セットずつ作製した。得られたパッケージを 一 2 5 °C〜1 2 5 °Cの温度条件 (各槽 1 0分保持、 中間保持なし) の温度サイクル 試験槽に投入し、 電気抵抗をモニターした。 この結果、 封止なしの水準は 5 0〜4 0 0サイクルでパッケージ全数に高抵抗化不良が検出されたのに対し、封止ありの サンプル 2 0パッケージについては、 半導体素子をリペアし、再搭載したパッケ一 ジについても 1 5 0 0サイクルを超える耐熱サイクル信頼性を確認することがで きた (表 7参照)。
表 7
信頼性試験完了後の P K Gを断面観察し、半田接続部周辺の封止樹脂の充填状態 を観察した。 その結果、 シロキサン骨格を少なくとも 1層以上有する多層構造とな る粒子は、封止樹脂硬化後においても球形を維持していることが確認できた。 シロ キサン骨格を少なくとも 1層以上有する多層構造となる粒子は、封止樹脂の硬化温 度において溶融せず、 また、封止樹脂の母剤となるエポキシ樹脂と相溶していない ことを確認した。
その他の半導体素子実装形態として、 図 8に示すように、 1枚のビルドアップ配 線基板の両面に、複数の半導体素子が積層されたパッケージ 1 1を実装封止し、積 層された半導体素子の一部に不良が確認され、半導体素子の交換が必要になった場 合の実施例を示す。 ここで、 ビルドアップ配線基板は、 一対のビルドアップ層 9と コア層 1 0と力 ら成る。
複数の半導体素子を積層したパッケージ 1 1を実装したビルドアップ配線基板 を充填用冶具上におき、冶具とともにホットプレート上で加温した。 ビルドアップ 配線基板の表面温度が 8 0 °Cであることを確認した後、樹脂塗布装置を用いて半導 体素子の側面より封止樹脂組成物を供給した。 この際、封止樹脂組成物は毛細管現 象により半導体素子の下面を流動し、約 2 5 0 mのギヤップに充填することがで きた。 以上の充填作業を繰り返し行い、 1枚のビルドアップ配線基板上の半導体素 子を全て封止した。
ところが、得られた半導体素子の電気検査を行ったところ、積層された半導体素 子の上段の一部に導通不良が確認された。 そこで、 その導通不良が検出された半導 体素子のみを除去し、 新たな良品半導体素子を再搭載することにした。
ヒートガンを用いて、不良が確認された半導体素子を半導体素子側から半田リフ
口一温度になるまで加熱した。所望の温度に達した半導体素子の外周部より竹ベラ をいれ、 ビルドアップ配線基板を固定した上でスライ ドさせることで、不良が確認 された半導体素子をビルドアップ配線基板上より引き剥がした。封止樹脂残渣のー 部は半導体素子側に付着し、 また一部は下段の半導体素子に付着した。
下段の半導体素子に付着した封止樹脂組成物の残渣を除去するため、およそ半田 溶融温度に加熱された下段半導体素子上の封止樹脂組成物残渣を綿棒を用いて除 去した。封止樹脂組成物残渣と下段半導体素子の界面付近で封止樹脂組成物残渣が 剥離し、 クリ一ユングすることができた。溶融した半田材料とともに封止樹脂組成 物残渣を除去することができた。
信頼性試験完了後の P K Gを断面観察し、半田接続部周辺の封止樹脂の充填状態 を観察した。 その結果、 シロキサン骨格を少なくとも 1層以上有する多層構造とな る粒子は、封止樹脂硬化後においても球形を維持していることが確認できた。 シロ キサン骨格を少なくとも 1層以上有する多層構造となる粒子は、封止樹脂の硬化温 度にぉレ、て溶融せず、また封止樹脂の母剤となるェポキシ樹脂と相溶していないこ とを確認した。 産業上の利用可能性:
本発明では、 シロキサン骨格を持つ多層の粒子を用いることにより、狭ギャップ への充填性及び接続信頼性と、封止樹脂硬化後の半導体素子の取外しならびに配線 基板上に残る封止樹脂残渣の除去を両立することができる。 このため、 本発明は、 C S P、 B G A、 ベアチップ等の L S Iパッケージに適用可能である。
Claims
1 . 配線基板上に形成された接続用電極部と配線基板上に搭載された半導体素 子との接続部に生じる空隙部分を封止するための封止樹脂組成物であって、 前記封止樹脂組成物中に多層構造となる粒子を含み、多層構造となる粒子の少な くとも 1層以上はシロキサン骨格を有することを特徴とする封止樹脂組成物。
2 . 前記シロキサン骨格をミ少なくとも 1層以上有する多層構造となる粒子は、 封止樹脂組成物の弾性を低下させることを特徴とする請求項 1に記載の封止樹脂 組成物。 の
3 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子は、 多層構造となる粒子の最外殻であるシェル部と、多層構造となる粒子に包含される 囲
コア部とから成り、コア部がシェル部よりも硬度が低いことを特徴とする請求項 2 に記載の封止樹脂組成物。
4 . 前記コア部及びシェル部が、 シロキサン骨格で形成されていることを特徴 とする請求項 2に記載の封止樹脂組成物。
5 . 前記コア部がシリコーンゴムであり、前記シェル部がシリコーンレジンで あることを特徴とする請求項 2に記載の封止樹脂組成物。
6 . 前記コア部のガラス転移温度が、前記シェル部分のガラス転移温度よりも 低いことを特徴とする請求項 2に記載の封止樹脂組成物。
7 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子を添 加する封止樹脂組成物のガラス転移温度が、前記シロキサン骨格を少なくとも 1層 以上有する多層構造となる粒子よりも高く、前記シロキサン骨格を少なくとも 1層 以上有する多層構造となる粒子のシェル部よりも低いことを特徴とする請求項 6 に記載の封止樹脂組成物。
8 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子を含 む封止樹脂組成物のガラス転移温度が、 8 0 °C以上であることを特徴とする請求項 2に記載の封止樹脂組成物。
9 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子が、
球状であることを特徴とする請求項 2に記載の封止樹脂組成物。
1 0 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子の 表面に対して、界面活性剤による表面処理が行われていることを特徴とする請求項 2に記載の封止樹脂組成物。
1 1 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子の 平均粒径が、 1〜 3 0 μ mであることを特徴とする請求項 2に記載の封止樹脂組成 物。
1 2 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子の 平均粒径が、 5〜 1 5 μ mであることを特徴とする請求項 1 1に記載の封止樹脂組 成物。
1 3 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子の 添加量が、 1〜3 O V o 1 %であることを特徴とする請求項 2に記載の封止樹脂組 成物。
1 4 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子の 添加量が、 1 5〜2 5 V o 1 %であることを特徴とする請求項 1 3に記載の封止樹 脂組成物。
1 5 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子を 添加した封止樹脂組成物が、前記シロキサン骨格を少なくとも 1層以上有する多層 構造となる粒子未添加の封止樹脂組成物と比較し、ガラス転移温度点以下の温度領 域で線膨張係数が低いことを特徴とする請求項 2に記載の封止樹脂組成物。
1 6 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子が、 母材封止樹脂と相溶性を持たないことを特徴とする請求項 2に記載の封止樹脂組 成物。
1 7 . 前記シロキサン骨格を少なくとも 1層以上有する多層構造となる粒子が、 封止樹脂硬化後に溶融しないことを特徴とする請求項 2に記載の封止樹脂組成物。
1 8 . 前記封止樹脂組成物が、平均粒径 1 0 μ m以下の球状の無機充填剤を含 むことを特徴とする請求項 2に記載の封止樹脂組成物。
1 9 . 前記無機充填剤は球状シリカであることを特徴とする請求項 1 8に記載
の封止樹脂組成物。
2 0 . 請求項 1に記載の封止樹脂組成物を含む電子部品装置。
2 1 . 配線基板に形成された接続用電極部と配線基板上に搭載され、複数の半 導体素子を積層した際に生じる接続部の空隙部分の少なくとも 1つ以上を請求項 1に記載の封止樹脂組成物で封止することを特徴とする電子部品装置。
2 2 . 配線基板の両面に形成された接続用電極部と配線基板上に両面に搭載さ れた半導体素子の接続部に生じる空隙部分の少なくとも 1つ以上の空隙を請求項 1に記載の封止樹脂組成物で封止することを特徴とする電子部品装置。
2 3 . 配線基板の両面に形成された接続用電極部と配線基板上に搭載され、複 数の半導体素子を積層した際に生じる接続部の少なくとも 1つ以上の空隙部分を 請求項 1に記載の封止樹脂組成物で封止することを特徴とする電子部品装置。
2 4 . 配線基板上に搭載された複数の半導体素子の少なくとも一つを取外し可 能にした半導体素子のリペア方法であって、
配線基板上に形成された接続用電極部と上記半導体素子との接続部に生じる空 隙部分を封止するための封止樹脂組成物としてシロキサン骨格を持つ多層の粒子 を含む組成物を用いることにより、封止樹脂硬化後の半導体素子の取外し及び配線 基板上に残る封止樹脂残渣の除去を行うことを特徴とする半導体素子のリペア方 法。
2 5 . 前記シロキサン骨格を持つ多層の粒子は、多層構造となる粒子の最外殻 であるシェル部と、多層構造となる粒子に包含されるコア部とから成り、 コア部が シェル部よりも硬度が低いことを特徴とする請求項 2 4に記載の半導体素子のリ ペア方法。
2 6 . リペアを必要とする温度域においては前記シェル部分が軟化すると共に 前記コア部分の弾性が低下し、これにより半導体素子の取外し及び配線基板上の樹 脂残渣除去が促進されることを特徴とする請求項 2 5に記載の半導体素子のリぺ ァ方法。
2 7 . 前記リペアを必要とする温度域は、 1 8 0 °C以上の温度域であることを 特徴とする請求項 2 6に記載の半導体素子のリペア方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005-077742 | 2005-03-17 | ||
| JP2005077742A JP4375564B2 (ja) | 2005-03-17 | 2005-03-17 | 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2006098514A1 true WO2006098514A1 (ja) | 2006-09-21 |
Family
ID=36991850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2006/305885 Ceased WO2006098514A1 (ja) | 2005-03-17 | 2006-03-17 | 封止樹脂組成物 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4375564B2 (ja) |
| WO (1) | WO2006098514A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013067756A (ja) * | 2011-09-26 | 2013-04-18 | Tamura Seisakusho Co Ltd | 硬化性樹脂組成物並びに硬化性樹脂組成物の被膜を有するフレキシブル基板及び反射シート |
| EP2926368A4 (en) * | 2012-11-30 | 2016-08-03 | Sirrus Inc | COMPOSITE MIXTURES FOR ELECTRONIC APPLICATIONS |
| US9683147B2 (en) | 2015-05-29 | 2017-06-20 | Sirrus, Inc. | Encapsulated polymerization initiators, polymerization systems and methods using the same |
| US9752059B2 (en) | 2012-11-16 | 2017-09-05 | Sirrus, Inc. | Plastics bonding systems and methods |
| US10047192B2 (en) | 2012-06-01 | 2018-08-14 | Sirrus, Inc. | Optical material and articles formed therefrom |
| US10913875B2 (en) | 2012-03-30 | 2021-02-09 | Sirrus, Inc. | Composite and laminate articles and polymerizable systems for producing the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4899926B2 (ja) * | 2007-02-23 | 2012-03-21 | パナソニック電工株式会社 | 液状エポキシ樹脂組成物 |
| JP2009155431A (ja) * | 2007-12-26 | 2009-07-16 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置および半導体装置の製造方法 |
| CN104160522B (zh) * | 2012-03-06 | 2017-12-22 | 飞利浦灯具控股公司 | 发光模块和制造发光模块的方法 |
| JP6221387B2 (ja) | 2013-06-18 | 2017-11-01 | 日亜化学工業株式会社 | 発光装置とその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154861A (ja) * | 1990-10-19 | 1992-05-27 | Toshiba Silicone Co Ltd | 樹脂組成物 |
| JPH06172661A (ja) * | 1992-12-10 | 1994-06-21 | Japan Synthetic Rubber Co Ltd | 熱硬化性樹脂組成物 |
| JP2004315572A (ja) * | 2003-04-11 | 2004-11-11 | Kanegafuchi Chem Ind Co Ltd | エポキシ樹脂組成物の製造方法 |
-
2005
- 2005-03-17 JP JP2005077742A patent/JP4375564B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-17 WO PCT/JP2006/305885 patent/WO2006098514A1/ja not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154861A (ja) * | 1990-10-19 | 1992-05-27 | Toshiba Silicone Co Ltd | 樹脂組成物 |
| JPH06172661A (ja) * | 1992-12-10 | 1994-06-21 | Japan Synthetic Rubber Co Ltd | 熱硬化性樹脂組成物 |
| JP2004315572A (ja) * | 2003-04-11 | 2004-11-11 | Kanegafuchi Chem Ind Co Ltd | エポキシ樹脂組成物の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013067756A (ja) * | 2011-09-26 | 2013-04-18 | Tamura Seisakusho Co Ltd | 硬化性樹脂組成物並びに硬化性樹脂組成物の被膜を有するフレキシブル基板及び反射シート |
| US10913875B2 (en) | 2012-03-30 | 2021-02-09 | Sirrus, Inc. | Composite and laminate articles and polymerizable systems for producing the same |
| US10047192B2 (en) | 2012-06-01 | 2018-08-14 | Sirrus, Inc. | Optical material and articles formed therefrom |
| US9752059B2 (en) | 2012-11-16 | 2017-09-05 | Sirrus, Inc. | Plastics bonding systems and methods |
| EP2926368A4 (en) * | 2012-11-30 | 2016-08-03 | Sirrus Inc | COMPOSITE MIXTURES FOR ELECTRONIC APPLICATIONS |
| US10607910B2 (en) | 2012-11-30 | 2020-03-31 | Sirrus, Inc. | Composite compositions for electronics applications |
| EP3712928A1 (en) * | 2012-11-30 | 2020-09-23 | Sirrus, Inc. | Composite compositions for electronics applications |
| US9683147B2 (en) | 2015-05-29 | 2017-06-20 | Sirrus, Inc. | Encapsulated polymerization initiators, polymerization systems and methods using the same |
| US10087272B2 (en) | 2015-05-29 | 2018-10-02 | Sirrus, Inc. | Encapsulated polymerization initiators, polymerization systems and methods using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006257295A (ja) | 2006-09-28 |
| JP4375564B2 (ja) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4534062B2 (ja) | 半導体装置 | |
| US8324740B2 (en) | Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device | |
| KR100507584B1 (ko) | 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름 | |
| CN101601127B (zh) | 导电性凸起及其制造方法以及电子部件安装结构体 | |
| TWI691976B (zh) | 異向性導電膜、其製造方法及連接構造體 | |
| CN1543291A (zh) | 电子部件内置模块及其制造方法 | |
| CN101316485B (zh) | 电子元器件组件及电子元器件组件的制造方法 | |
| US20100052163A1 (en) | Semiconductor device, method of manufacturing same and method of repairing same | |
| JP2002118209A (ja) | 半導体装置の実装方法及び実装構造体 | |
| JP2000003922A (ja) | 半導体装置の製法 | |
| JP4375564B2 (ja) | 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法 | |
| WO2004059721A1 (ja) | 電子部品装置 | |
| JP3999840B2 (ja) | 封止用樹脂シート | |
| JP2004179552A (ja) | 半導体装置の実装構造、実装方法およびリワーク方法 | |
| TW201804583A (zh) | 異向性導電連接結構體 | |
| JP3644340B2 (ja) | エポキシ樹脂組成物 | |
| JPH08153832A (ja) | 樹脂封止型半導体装置、電子回路装置およびこの製造方法 | |
| JP4036555B2 (ja) | 実装構造体の製造方法および実装構造体 | |
| JP5175431B2 (ja) | 半導体装置のリペア方法 | |
| JP5974991B2 (ja) | 半導体装置 | |
| JP2005236256A (ja) | コネクタシート及び配線基板、並びにコネクタシート及び配線基板の製造方法 | |
| JP5594323B2 (ja) | アンダーフィル樹脂組成物およびこれを用いた半導体装置 | |
| JP2021093412A (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 | |
| JP2006339160A (ja) | 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法 | |
| CN101553910B (zh) | 密封材料以及使用该密封材料的安装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| DPE1 | Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101) | ||
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| NENP | Non-entry into the national phase |
Ref country code: RU |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 06729833 Country of ref document: EP Kind code of ref document: A1 |






