JP2006257295A - 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法 - Google Patents

封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法 Download PDF

Info

Publication number
JP2006257295A
JP2006257295A JP2005077742A JP2005077742A JP2006257295A JP 2006257295 A JP2006257295 A JP 2006257295A JP 2005077742 A JP2005077742 A JP 2005077742A JP 2005077742 A JP2005077742 A JP 2005077742A JP 2006257295 A JP2006257295 A JP 2006257295A
Authority
JP
Japan
Prior art keywords
resin composition
sealing resin
particles
multilayer structure
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005077742A
Other languages
English (en)
Other versions
JP4375564B2 (ja
Inventor
Masahiro Kubo
雅洋 久保
Ichiro Hazeyama
一郎 枦山
Yuuki Samejima
勇樹 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Sanyu Rec Co Ltd
Original Assignee
NEC Corp
Sanyu Rec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Sanyu Rec Co Ltd filed Critical NEC Corp
Priority to JP2005077742A priority Critical patent/JP4375564B2/ja
Priority to PCT/JP2006/305885 priority patent/WO2006098514A1/ja
Publication of JP2006257295A publication Critical patent/JP2006257295A/ja
Application granted granted Critical
Publication of JP4375564B2 publication Critical patent/JP4375564B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/42—Block-or graft-polymers containing polysiloxane sequences
    • C08G77/44—Block-or graft-polymers containing polysiloxane sequences containing only polysiloxane sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

【課題】 狭ギャップへの充填性及び接続信頼性と、封止樹脂硬化後の半導体素子の取り外しならびに配線基板上に残る封止樹脂残渣の除去を両立することにある。
【解決手段】 配線基板上に形成された接続用電極部と配線基板上に搭載された半導体素子との接続部に生じる空隙部分を封止するための封止樹脂組成物であって、封止樹脂組成物中に多層構造となる粒子を含み、多層構造となる粒子の少なくとも１層以上はシロキサン骨格を有する。
【選択図】 図８

Description

本発明は、硬化させた後に封止された半導体素子を除去することができ、かつ配線基板上に残された封止樹脂残さを除去することが可能な封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法に関する。
電子機器の急速な発達に伴い、半導体素子にはこれまで以上に高機能化が求められるようになった。半導体素子の多機能化に伴い半導体素子の入出力端子数は増加し、また半導体素子を高速動作させるための配線長は短縮化が求められている。こうした要求を実現するために開発された接続工法としてフリップチップ接続（図１参照）がある。
図１に示すように、半導体素子１は、ビルドアップ配線基板６上にソルダーレジスト５を介して搭載されている。半導体素子１とビルドアップ配線基板６とは、接続用パッド３とはんだ４を介して電気的に接続されている。このような構成の下、ビルドアップ配線基板６上に形成された接続用電極パッド３（接続用電極部）とビルトアップ配線基板６上に搭載された半導体素子１との接続部に生じる空隙部分を封止樹脂２で封止する。フリップチップ接続は、半導体素子の配線面にエリア上に接続パッドを設けることができるため多ピン化に適している。
また、ワイヤボンディング（図２参照）やテープオートメイティッドボンディング（図３参照）の様な他の半導体素子接続工法と比較し、引き出し線を必要としないため配線長の短縮化が可能である。一般に、フリップチップ接続される高機能半導体素子の多くは高付加価値のものが多い。また、これらの半導体素子をうける微細配線基板は高多層なものが必要となるため非常に高価であり、実装歩留まりを向上させるための要求は非常に強いものがある。
以上のように、高付加価値の電子機器に用いられる半導体素子の実装には、フリップチップ接続を使用したものが増加している。一方、フリップチップ接続される半導体素子の多くは、半導体素子−配線基板間の熱膨張差を緩和するため、接続部に封止樹脂とよばれる液状の封止剤を注入し硬化させることにより接続信頼性を確保する必要がある。封止に用いる材料には、封止状態で、耐落下衝撃性、耐熱衝撃性、耐振動性、耐埃性、耐水性を向上させるためにセラミック、金属材料、樹脂材料等様々な材料が考案されており、非常に高い気密性を持っている。セラミック、金属材料を用いた封止は信頼性が高いもののコスト高であり、樹脂材料を用いた封止に比べて作業性に劣るため、現在では樹脂封止が一般的となっている。
樹脂封止に用いられる材料にはエポキシ樹脂、シリコーン樹脂、フェノール樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、アクリル樹脂、ウレタン樹脂等があるが、耐熱性、耐湿性、耐薬品性、接着性、コスト等の面で優れているエポキシ樹脂が広く使用されている。エポキシ樹脂を含む多くの封止樹脂はその接着強度の高さのため、高い実装信頼性が確保できる反面、一度熱処理を施して樹脂を硬化させてしまうと、その高い樹脂強度、接着強度のため除去することが非常に困難となってしまう。従って、半導体素子あるいは配線基板の不良発生時に不良部品を交換することが非常に困難となり、実装コストが高くなるという問題がある。特に、ハイエンドサーバー、ハイエンドコンピュータ等、高付加価値な装置については、１枚の微細配線基板上に搭載される半導体素子が数十個に及ぶこともあり、１個の半導体素子の不良によりその他の良品部品全てが廃棄となってしまうことは非常に多くのコスト損失を招くことになる。
樹脂を用いた封止には大きくわけてグロブトップタイプ（図４参照）、モールドタイプ（図５参照）アンダーフィルタイプ（図６参照）の３種類の形態がある。グロブトップタイプ及びモールドタイプは主にワイヤーボンディング接続の際に用いられる封止形態であり、図４及び図５に示すように、半導体素子１自体を封止樹脂２で取り囲んだ状態で硬化させる形態である。
アンダーフィルタイプとは、主にフリップチップ接続の際に用いられる封止形態であり、図６に示すように、半導体素子１と配線基板６との接続部分にのみ封止樹脂２を流し込み、流し込んだ封止樹脂２を硬化させる形態である。近年の半導体素子の狭ピッチ化に伴い、半導体素子−配線基板間のギャップは非常に狭くなっており、封止剤に対しより一層の充填性が要求されている。
半導体素子を実装する基板には、主にセラミックを用いたものと有機材料を用いたものの２種類がある。高密度実装に用いられる配線基板の多くは、狭ピッチ化に優れ、軽量、低コストであることから有機配線基板を用いたものが多い。高密度配線基板の多くは、図７に示すようにビルドアップと呼ばれる積層構造をとっている。ビルドアップ配線基板は、コア層１０とビルドアップ層９の２つの部分からなっている。コア層１０は配線基板の反りを低減して実装歩留まりを向上させる構造上の支持体としての役割と、電源層などの配線密度の低い層を受け持つことで高密度配線層を低い密度で使用して配線密度のバランスをとる役割とを有している。
狭ピッチの配線を描くことの出来る点で有利な有機基板材料には、アクリル、ポリオレフィン、ポリウレタン、ポリカーボネート、ポリスチレン、ポリエーテル、ポリアミド、ポリイミド、フッ素を含むポリマー、ポリエステル、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン、シリコ−ン系ポリマー等様々な材料があるが、コスト、低熱膨張、低誘電損失、耐熱性等の面に優れるエポキシ樹脂が一般に用いられている。
また、配線基板の最外層には、はんだ流れ防止目的のソルダーレジストが塗布されている。このソルダーレジストの多くも基板材料や封止樹脂と同様にエポキシ樹脂であり、現在の有機配線基板の多くはエポキシ樹脂により形成されていると言える。
次に、リペアを可能にする封止樹脂の従来技術について述べる。リペアを可能にする封止樹脂の多くは、熱可塑性の成分を添加し高温下にさらすことで樹脂の密着強度あるいは樹脂強度を低下させ、半導体素子を取り外す工程と、基板上に残された残さ樹脂を高温下における可塑性を利用することにより除去する工程を含むコンセプトが提案されている（特許文献１、特許文献２及び特許文献３参照）。
しかし、一般的な熱可塑性成分の添加に関しては、増粘やチキソ性発現による狭ギャップへの充填性の悪化、線膨張係数の増大による接続信頼性低下、耐マイグレーション性の低下等の性能劣化を招く場合が多く、充填性、接続信頼性及びリペア性を両立することは困難である。
その他の方法として、有機溶剤を用い、封止樹脂を膨潤させることで封止樹脂と配線基板の間の密着強度及び樹脂強度を低下させ、半導体素子の取り外し、残渣樹脂の除去を行う方法が考案されている（特許文献２、特許文献４及び特許文献５参照）。しかし、現在用いられている封止樹脂および配線基板の多くは共にエポキシ樹脂であるため、樹脂残さ除去用の溶剤が封止樹脂のみでなく配線基板も膨潤させ、ビルドアップ基板の層間剥離を起こす恐れがある。さらに、配線基板表面の状態が樹脂残さ除去用の溶剤により変化し、配線基板を再利用する際に封止樹脂の再充填性を悪化させる恐れがある。以上のように溶剤を用いた場合に、配線基板に影響を与えずに封止樹脂のみを選択的に除去することは一般的には困難である。
上記のような懸念から不良発生時に備えて、実装形体自体を再利用可能な構造とする方法も提案されている。この例として、半導体素子実装時にインターポーザ構造を取り、不良発生時にははんだリフローによってインターポーザごと取り外してしまう方法（特許文献６参照）が考案されている。
しかし、インターポーザを用いた実装方法は、配線長が長くなるため一般的には信号の高速伝搬に不利であり、また、インピーダンス整合をとるのが困難であるという欠点がある。また、インタポーザ構造をとることで実装面積及び実装高さが増大し、小型化及び高密度化との両立ができないという欠点がある。以上のように、インターポーザ構造をとることによる半導体素子のリペアは根本的な問題解決の手段としては不十分である。
溶剤を必要としない封止樹脂除去方法として、樹脂残さに電磁波を照射することにより樹脂残さを除去する方法（特許文献７参照）、レーザ光が透過する配線基板を実装時に用い、半導体素子の実装されている裏面からレーザ光を照射し、封止樹脂の密着力を弱める方法（特許文献８参照）等が考案されている。
しかし、現在用いられている封止樹脂および配線基板の多くは共にエポキシ樹脂であるため、封止樹脂のみを選択的に加工することは難しい。また、封止樹脂除去を可能にする程度のレーザ強度でレーザ照射を行うと、配線基板の損傷および配線基板表面状態の変化により配線基板再利用時の封止樹脂再充填性を悪化させる恐れがある。また、現在使用されている配線基板の多くはレーザ透過性を持っておらず、上記特許文献８の方法による問題解決は困難である。以上のように、非接触のエネルギーを用いた方法による封止樹脂のみの選択的加工は困難である。
特開２０００−３２３１９３号公報 特開平１１−２７４３７６号公報 特開平９−２２１６５０号公報等 特開平１０−６７９１６号公報 特開平７−１０２２２５号公報 特開平４−１２４８４５号公報 特開平６−７７２６４号公報 特開平４−２５７２４０号公報
以上述べたように、従来技術には配線基板に損傷を与えることなく半導体素子ならびに封止樹脂を選択的に除去し、充填性、接続信頼性及びリペア性のいずれをも両立する材料および方法に関する開示は見られない。
一般に、リペア性を持たせた封止樹脂材料は、熱可塑性成分を添加することにより、高温下での可塑性、溶剤膨潤性を高める設計のものが多かった。これら熱可塑性成分の多くは、封止樹脂に必要な狭ギャップへの充填性及び接続信頼性を低下させるものが多く、リペア性、充填性及び信頼性を両立させることは困難であった。
そこで、本発明は上記従来技術の問題点に鑑みて成されたものであり、その目的とするところは、狭ギャップへの充填性及び接続信頼性と、封止樹脂硬化後の半導体素子（ＬＳＩ）の取り外しならびに配線基板上に残る封止樹脂残渣の除去を両立することにある。
上記目的を達成するために、本発明は、配線基板上に形成された接続用電極部と配線基板上に搭載された半導体素子との接続部に生じる空隙部分を封止するための封止樹脂組成物であって、前記封止樹脂組成物中に多層構造となる粒子を含み、多層構造となる粒子の少なくとも１層以上はシロキサン骨格を有することを特徴とする。
前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、封止樹脂組成物の弾性を低下させる。
また、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、多層構造となる粒子の最外殻であるシエル部と、多層構造となる粒子に包含されるコア部とから成り、コア部がシエル部よりも硬度が低いことが好ましい。
好ましくは、前記コア部及びシエル部が、シシロキサン骨格で形成されている。また、前記コア部がシリコーンゴムであり、前記シエル部がシリコーンレジンであることが好ましい。前記コア部のガラス転移温度が、前記シエル部分のガラス転移温度よりも低いことが好ましい。
好ましくは、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子を添加する封止樹脂組成物のガラス転移温度が、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子よりも高く、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子のシエル部よりも低い。前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子を含む封止樹脂組成物のガラス転移温度は、例えば８０℃以上である。
前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、例えば、球状である。
好ましくは、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の表面に対して、界面活性剤による表面処理が行われている。
前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の平均粒径は、好ましくは１〜３０μｍ、より好ましくは５〜１５μｍである。
前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の添加量は、好ましくは１〜３０Ｖｏｌ％、より好ましくは１５〜２５Ｖｏｌ％である。
好ましくは、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子を添加した封止樹脂組成物が、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子未添加の封止樹脂組成物と比較し、ガラス転移温度点以下の温度領域で線膨張係数が低い。
好ましくは、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子が、母材封止樹脂と相溶性を持たない。前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子が、封止樹脂硬化後に溶融しないことが好ましい。
また、前記封止樹脂組成物が、平均粒径１０μｍ以下の球状の無機充填剤を含むことが好ましい。前記無機充填剤は、例えば、球状シリカである。
また、本発明では、配線基板上に搭載された複数の半導体素子の少なくとも一つを取外し可能にした半導体素子のリペア方法であって、配線基板上に形成された接続用電極部と上記半導体素子との接続部に生じる空隙部分を封止するための封止樹脂組成物としてシロキサン骨格を持つ多層の粒子を含む組成物を用いることにより、封止樹脂硬化後の半導体素子の取外し及び配線基板上に残る封止樹脂残渣の除去を行うことを特徴とする。
前記シロキサン骨格を持つ多層の粒子は、多層構造となる粒子の最外殻であるシエル部と、多層構造となる粒子に包含されるコア部とから成り、コア部がシエル部よりも硬度が低いことが好ましい。
リペアを必要とする温度域においては前記シエル部分が軟化すると共に前記コア部分の弾性が低下し、これにより半導体素子の取外し及び配線基板上の樹脂残渣除去が促進される。前記リペアを必要とする温度域は、例えば、１８０℃以上の温度域である。
このように、本発明は、狭ギャップへの充填性、リペア時の低弾性及び半導体素子動作温度領域における接続信頼性の両立を実現することで、従来不可能であった封止樹脂硬化後の半導体素子交換を可能とし、実装コストの低減及び環境負荷低減を実現するものである。コアシエル構造を有する特殊な粒子を封止樹脂に添加することにより、以上の性能を両立することが可能となり本発明に至った。
今回検討にもちいた粒子は、コアシエル構造を有する多層のシロキサン骨格をもつ。シロキサン骨格とはＳｉとＯを共有結合でつないだ繰り返し構造を持ち、コアはビニル基含有のメチルポリシロキサンとメチルハイドロジエンポリシロキサンの付加重合物で形成され、シエルはシロキサン結合が三次元網目状に架橋した構造を持つポリメチルシルセスキオキサンから形成される。
本封止樹脂に用いられるシロキサン骨格を有する粒子は多層構造を形成している。以下に本発明に用いられる多層シロキサン骨格の例として、コア部とシエル部の２層構造の場合の例を示す。本発明において述べるシエル部とは、多層構造となる粒子の最外殻であり、またコア部とは多層構造となる粒子に包含される部分を示す。コアに用いるシリコーンは硬度を低く設計しており弾性が低い。また、最表層を示すシエルに用いる材料はコアと比較して硬度が高く弾性が高い構造となっている。
一般に、フリップチップ接続される半導体素子に封止樹脂を用いる際には、半導体素子を含むボード全体を加温し、封止樹脂の粘度を下げた状態で狭ギャップへの充填を行うことが多い。これは封止樹脂の粘度を下げることで、半導体素子及び配線基板への濡れ性を高め、ボイドのない充填を短時間で完了し、接続信頼性を高めるために行われる。
本発明に用いられるシエルに用いる硬度の高いシロキサン骨格は封止樹脂の充填温度と比較して熱軟化点が高く、充填の際に封止樹脂と反応することがないため、高温で生産性高く充填作業を行うことができる。一方で、一般の熱可塑剤を添加した場合には、熱をかけることで熱可塑剤が軟化、変形し、熱可塑剤どうしでの二次凝集、封止樹脂基材との反応、封止樹脂基材への相溶等することで増粘あるいはチキソ性を発現することが多い。従って、一般的な熱可塑剤を添加した材料においては、生産性高く狭ギャップにボイドレス充填を達成することは困難である。
本発明に用いられるシロキサン骨格ならびに多層シリコーン粒子は、一般の熱可塑剤粒子添加の場合と比較し、封止樹脂の線膨張係数増大を抑える働きを有している。特に添加粒子のガラス転移温度点以下の領域において、従来熱可塑粒子添加の場合と比較して線膨張の増大を抑える効果が顕著であり、多層ビルドアップ配線基板と半導体素子を繋ぐはんだ接続部に生じる熱応力を緩和することで高い接続信頼性を保持することができる。
一方、本発明に用いられる多層シロキサン骨格は、コア部分の硬度が低く、シエル部分の硬度が高い構造を取っている。
半導体素子（ＬＳＩ）の実動作温度である１０５℃以下においてはシエル部が線膨張を押さえることでＳｉＯ２等の無機フィラーのように線膨張の増大を抑え、リペアを必要とする温度域である１８０℃以上の温度域においてはシエル部が軟化し、コア部分の低硬度層の特性である低弾性が発現し、半導体素子の取り外しならびに配線基板上の樹脂残渣除去を容易にする。
本発明に用いられる多層シロキサン骨格を有する封止樹脂材料は、半導体素子の実装プロセスにおいて用いられる有機酸、アミン、アミド、またそれらの塩、無機酸、無機塩、無機ガス等に対し、高い耐溶剤性を有する。そのため複数の半導体素子の一部をリペアする際に付着するフラックス等の有機酸、あるいは半導体素子を交換した後の洗浄に用いられる有機溶剤等、実装プロセスで受ける負荷に対し、他の半導体素子の信頼性に影響を及ぼすことがない。以上のように構造、硬度、軟化点等を制御したシロキサン骨格を有する特殊な粒子を添加することで、充填性、リペア性及び接続信頼性を両立する。
現在基板材料に用いられている材料の大半はエポキシ樹脂である。また半導体素子と配線基板との間を封止する樹脂は、一般にエポキシ樹脂を用いたものが多い。以上のような材料を用いていることから、半導体素子あるいは配線基板側に不良が生じた場合に、例え半導体素子を熱等により除去することができたとしても、配線基板上に残る封止樹脂残さを除去しようとした際には、配線基板にダメージを与えてしまうことが多かった。
そこで、本発明では、シロキサン骨格を持つ多層の粒子を用いることにより、従来不可能であった狭ギャップへの充填性及び接続信頼性と、封止樹脂硬化後の半導体素子の取外しならびに配線基板上に残る封止樹脂残渣の除去を両立することができる。
本発明の一実施形態としての電子部品装置の例として、複数の半導体素子（ＬＳＩ）を積層したＬＳＩパッケージを１枚のビルドアップ配線基板に半田接続し、フリップチップ実装したモジュールの例を示す。ビルドアップ配線基板とＬＳＩパッケージの間のはんだ接続部分に本発明の封止樹脂を充填し、封止するものとする。ＬＳＩパッケージはＣＳＰ、ＢＧＡ、ベアチップ等、いずれの形態でも良く特に限定されるものではない。
半導体素子（ＬＳＩ）とビルドアップ配線基板の間の電気接続を取る材料は半田材料のみに限るものではなく、導電性を有する材料であれば特に限定されるものではない。例えば，導電粒子を分散させた導電性樹脂接続あるいは金―半田等異種材料の接続を用いても良い。
ビルドアップ配線基板の表面を覆っているソルダーレジスト、コア材等の配線基板を構成している有機ならびに無機材料については、金属配線、接続パッド等に対し、腐食性等の悪影響を及ぼさない材料を選択する必要がある。また、半導体素子のリペア工程に耐える耐熱性を有する事が望ましい。例えば、一般的に使用される鉛フリーはんだのリフロー温度２５０℃のプロセスにおいて、配線基板、半導体素子、電子部品等に対して悪影響を及ぼさないものが望ましい。
多層シロキサン骨格を添加する封止樹脂の基材となる材料には、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、シリコーン樹脂等様々な材料があるが、特に限定されるものではなく、これらを１種あるいは２種以上組み合わせて用いることもできる。粘度、コスト、耐熱性等の面に優れるエポキシ樹脂が一般に用いられるが、２５℃の室温において液状である樹脂が望ましい。
本発明に係る封止樹脂に添加するシロキサン骨格を有する多層粒子は、コア部分の硬度がシエル部分の硬度よりも低くなるように設計している。例えば、２層の粒子を用いる場合、好適なコア部の硬度は７５未満であり（ＪＩＳＡ）、シエル部の硬度は７５以上であるが、より好適にはコア部の硬度を４０以下に設定することが望ましい。コア部の硬度を小さく設計した場合、低弾性化の効果が大きくなりリペア性を高めることができる。
本発明の封止樹脂に添加するシロキサン骨格を有する多層粒子は、コア部の体積比率がシエル部分の体積比率よりも高い構造となっている。具体的には、コア部の体積比率がシエル部の体積比率の１．５倍以上、より好ましくは２倍以上大きい場合に、低弾性化効果と線膨張を抑える効果がより強く現れる。
本発明に係る封止樹脂に添加するシロキサン骨格を有する多層粒子は、シエル部のガラス転移温度がコア部のガラス転移温度よりも高い構造となっている。具体例の一つとして、コア部のガラス転移温度が８０℃、封止樹脂母材が１１０℃、シエル部のガラス転移温度が２６０℃の構成で用いた場合、封止樹脂充填時の増粘がなく、また１８０℃を超えるリペア温度域において配線基板に損傷を与えることなく封止樹脂のクリーニングができた。
現行の半導体素子の動作温度１０５℃を想定した場合の信頼性への影響、リペア時の作業性から、コア部のガラス転移温度は１００℃未満かつシエル部のガラス転移温度が１２５℃以上であることが望ましい。コア部分のガラス転移温度点がこれ以上に高い場合にはリペア性が損なわれる傾向が強く、またシエル部分のこれ以上のガラス転移温度低下は半導体素子の熱サイクル試験に用いられる温度上限を下回るからである。こうした設計により、リペア性と信頼性の両立が実現できる。
本発明に係る封止樹脂に加えるシロキサン骨格を有する多層粒子は球状であることが望ましく、添加量としては１〜３０ｖｏｌ％程度が望ましい。より好ましくは、１５〜２５Ｖｏｌ％程度の添加が望ましい。球状以外の粒子添加は増粘等傾向が強く、またこれ以上の添加は粘度増加、チキソ性発現による充填性の悪化が見られる場合が多いため、半導体素子と配線基板の間の狭ギャップに対する充填性を損なうことになる。
本発明に係る封止樹脂に添加されるシロキサン骨格を有する多層粒子の平均粒子径は、充填される半導体素子―配線基板間ギャップの１／１０以下のサイズのものが好適であり、平均粒径が０．１〜３０μｍ程度の範囲にあることが望ましい。また、シリコーン粒子の粒径、硬度等のパラメータにより低線膨張化に与える効果は異なる。例えば、同種のシリコーン原料を用いてシロキサン骨格を有する多層粒子を形成し、平均粒径０．５μｍの粒度分布を有する粒子、平均粒径３μｍの粒度分布を有する粒子、平均粒径５μｍの粒度分布を有する粒子を封止樹脂に添加した場合の線膨張係数に与える影響においては、粒子径５μｍのものに、より強く線膨張係数の増大を抑える効果が見られた。
また、これらの無機添加剤の表面には封止樹脂との濡れ性を改善し、充填性を高めるためにカップリング剤を用いても良い。カップリング剤はシラン系、チタネート系、アルミネート系、ジルコアルミネート系、クロメート系、ボレート系、スタネート系、イソシアネート系等といった共有結合性タイプのものや、β―ジケトンカプラーのように配位結合性のものなど各種用いることが出来る。
本発明に係る封止樹脂に添加される無機フィラーには、シリカ、炭酸カルシウム、アルミナ、ジルコニウム、酸化チタン等様々な材料が用いられるが、コスト、真球度、低線膨張化等のメリットが最も顕著なシリカを用いることが多い。添加するシリカの平均粒子径は充填される半導体素子―配線基板間ギャップの１／１０以下のサイズのものが好適であり、平均粒径が０．１〜３０μｍ程度の範囲にあることが望ましい。また、これらの無機添加剤の表面には封止樹脂との濡れ性を改善し、充填性を高めるためにカップリング剤を用いても良い。カップリング剤はシラン系、チタネート系、アルミネート系、ジルコアルミネート系、クロメート系、ボレート系、スタネート系、イソシアネート系等といった共有結合性タイプのものや、β―ジケトンカプラーのように配位結合性のものなど各種用いることが出来る。
次に、本発明に係る封止樹脂を用いて封止された電子部品装置をリペアする際のプロセス例について述べる。前記電子部品装置を接続材料の溶融温度付近まで加熱し、接続部が溶融した状態で電子部品装置を除去する。配線基板上に残る封止樹脂残さについては、封止樹脂のガラス転移温度付近の温度下にて、実装プロセス中で用いる洗浄溶剤等を用いながら膨潤させることにより、配線基板と封止樹脂残さの間の界面剥離を起こし、綿棒等の配線基板に傷をつけることなくクリーニングすることができる。多層ビルドアップ配線基板、リペアを行った不良半導体素子を除くその他の良品半導体素子は再生することができるため、実装コストの低減と同時に、排気資源削減による環境負荷低減を実現することができる。
以下、本発明の作用について説明する。
現在、配線基板材料に用いられている材料の大半はエポキシ樹脂である。この材料をビルドアップした高密度配線基板の内層には銅箔、ポリイミド、ガラスクロス等の材料が用いられている。しかし、最上層には、はんだ流れ防止目的のソルダーレジスト層が存在しており、このソルダーレジスト層は配線基板と同様にエポキシ樹脂であるものが多い。また半導体素子と配線基板との間を封止する樹脂は、一般にエポキシ樹脂を用いたものが多い。以上のような材料を用いていることから、半導体素子あるいは配線基板側に不良が生じた場合に、例え、半導体素子を熱等により除去することができたとしても、配線基板上に残る封止樹脂残さを除去しようとした際には、配線基板にダメージを与えてしまうことが多かった。そこで、本発明においては、シリコーン骨格を持つ多層の粒子を用いることにより、従来不可能であった狭ギャップへの充填性、接続信頼性と、封止樹脂硬化後の半導体素子の取り外しならびに配線基板上に残る封止樹脂残渣の除去を両立することのできる材料を提供することができる。
以下に、実施例を用いて、本発明をさらに具体的に説明するが、本発明はその要旨を越えない限り、以下の実施例に限定されるものではない。なお、以下の表中に記載する有機粒子とは本発明のシロキサン骨格を有する粒子等、有機材料からなる粒子であり、無機粒子とはＳｉＯ２等の無機材料からなる粒子を示す。
エポキシ樹脂母材に対し、異なる種別の粒子を添加した封止樹脂組成物を試作した。本発明の多層シロキサン骨格を有する粒子を添加した組成Ａ、ポリブタジエン系粒子を添加した組成Ｂ、アクリル系粒子を添加した組成Ｃ、前記の有機粒子未添加の組成Ｄを下記表に示す割合で混合し、その線膨張係数、弾性率を測定した。結果を表１に示す。
本発明の多層シリコーン骨格を有する粒子を添加した組成Ａは、組成Ｂ，組成Ｃと比較し、多量の有機フィラー添加にもかかわらず、線膨張係数を増加させることがない。また、同量の無機フィラーを添加した組成Ｄと比較し、リペア時に必要となる弾性率を低くすることができた。耐ヒートサイクル性確保に必要な低線膨張係数と、リペア時に必要な低弾性の両方を両立させることができた。なお、表１に示す線膨張係数のデータはｎ３以上の繰り返し測定を行い、平均した値を記載した。
Figure 2006257295
エポキシ樹脂母材に対し、本発明のシリコーンフィラーを下記表２に示す割合で添加し、粘弾性測定を実施した。その結果、シリコーンフィラーの添加はガラス転移温度の大幅な低下を生じさせることなく、封止樹脂の弾性率を低下させることができた。
Figure 2006257295
本発明の同一組成からなるシリコーンフィラーを作製し、分級処理を施すことで、同一素材でありかつ平均粒径の異なるシリコーン粒子を２種準備した（表３参照）。得られた粒子を同一のエポキシ母材に添加し、線膨張係数測定を実施した。その結果、平均粒径５μｍの粒子に平均粒径３μｍの粒子と比較して線膨張係数増大を抑える効果が認められた。この際、シエル部の膜厚はいずれの粒径の粒子についても０．５μｍとし、コア部の直径が異なる構造をとっており、コア部の体積比率がシエル部の体積比率より高い場合に線膨張係数をより低く抑える効果が認められた。
Figure 2006257295
エポキシ樹脂母剤に対し、本発明のシリコーンフィラー及び二酸化ケイ素を混合する際、表面処理を施した組成Ｈと、予めシリコーンフィラー及び二酸化ケイ素に表面処理を施したものを混合した組成Ｉを試作し、粘度と浸透性を測定した結果を表４に示す。その結果、表面処理を施すことにより、大幅に粘度を低下させ浸透性を向上することが出来た。
Figure 2006257295
エポキシ母剤に対し異なる種別の粒子を添加した封止樹脂組成物を試作した。本発明の多層シリコーン骨格を有する粒子を添加した組成Ａ、多層構造を持たないシリコーンゴム粒子を添加した組成Ｊ、アクリル系粒子を添加した組成Ｃを下記に示す割合で混合し、その粘度、チクソトロピー指数、浸透性を測定した結果を、表５に示す。結果、多重シリコーン骨格を有する粒子を用いることにより、低粘度、低チクソトロピー指数で、浸透性を向上することが出来た。
Figure 2006257295
以下に、複数の半導体素子を１枚のビルドアップ配線基板上に半田接続し封止したが、一部の半導体素子に不良が発生し、配線基板を傷めずに半導体素子、封止樹脂組成物を配線基板から除去する場合の実施例を示す。ビルドアップ配線基板とＬＳＩパッケージの間のはんだ接続部分に本発明の封止樹脂組成物を充填し、封止するものとする。なお、以下の説明に用いる封止樹脂組成物の例を表６に示すが、本発明はこれに限定されるものではない。
Figure 2006257295
プリコート半田が形成されたビルドアップ配線基板上に、フラックスを均一に薄く塗布した。半導体素子をフリップチップマウンタにて位置あわせし、搭載した後ピーク温度２５０℃のリフロー炉にて半田リフローを行い、ビルドアップ配線基板と半導体素子を接続することができた。以上の搭載を複数行い、１枚のビルドアップ配線基板上に４パッケージの半導体素子を搭載した。
得られた半導体素子搭載済みのビルドアップ配線基板をアルコール中で揺動し、半導体素子とビルドアップ配線基板間の狭ギャップに残るフラックス残さを洗浄した。洗浄を行ったギャップは約２５０μｍであった。得られた洗浄済みパッケージを１２５℃のオーブン中で２時間ベーキングし、フラックス洗浄に用いたアルコールを乾燥させた。
得られた乾燥済みパッケージをホットプレート上で加温し、ビルドアップ配線基板の表面温度が８０℃であることを確認した後、樹脂塗布装置を用いて半導体素子の側面より封止樹脂組成物を供給した。この際、封止樹脂組成物は毛細管現象により半導体素子の下面を流動し、約２５０μｍのギャップに充填することができた。以上の充填作業を繰り返し行い、１枚のビルドアップ配線基板上の複数の半導体素子を封止した。
封止完了後、得られた封止状態を観察するため、超音波探傷装置を用いて半導体素子下面の充填状態を観察し、評価に用いたパッケージ全てがボイドなく充填完了していることを確認した。
ところが、得られた半導体素子の電気検査を行ったところ、一部の半導体素子に導通不良が確認された。そこでその導通不良が検出された半導体素子のみを除去し、新たな良品半導体素子を再搭載することにした。
ホットプレート上にビルドアップ配線基板を設置し、半田リフロー温度になるまで半導体素子を加熱した。所望の温度に達した半導体素子の外周部に竹ベラをいれ、支点となる部分にアルミナ板を置き、てこの原理を用いて半導体素子をビルドアップ配線基板上より引き剥がした。封止樹脂残渣の一部は半導体素子側に付着し、また一部はビルドアップ配線基板側に付着した。ビルドアップ配線基板側に付着した封止樹脂組成物の残渣を除去するため、およそ半田溶融温度に加熱されたビルドアップ配線基板上の封止樹脂組成物残渣を綿棒を用いて除去した。封止樹脂組成物残渣と配線基板表面のソルダーレジストの界面付近で封止樹脂組成物残渣が剥離し、クリーニングすることができた。溶融した半田材料とともに封止樹脂組成物残渣を除去することができた。
ビルドアップ配線基板上の半導体素子を除去した箇所に対し、プリコート半田を再印刷し、プリコート半田形成した。その後、初回の半導体素子搭載時と同様の工程を経ることで良品パッケージを作成することができた。
以上のようにして、封止なし、封止あり（リペアなし）、封止あり（リペアあり）の３種のパッケージを、それぞれ１０セットずつ作製した。得られたパッケージを−２５℃〜１２５℃の温度条件（各槽１０分保持、中間保持なし）の温度サイクル試験槽に投入し、電気抵抗をモニターした結果、封止なしの水準は５０〜４００サイクルでパッケージ全数に高抵抗化不良が検出されたのに対し、封止ありのサンプル２０パッケージについては、半導体素子をリペアし、再搭載したパッケージについても１５００サイクルを超える耐熱サイクル信頼性を確認することができた（表７参照）。
Figure 2006257295
信頼性試験完了後のＰＫＧを断面観察し、半田接続部周辺の封止樹脂の充填状態を観察した。その結果、シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、封止樹脂硬化後においても球形を維持していることが確認できた。シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、封止樹脂の硬化温度において溶融せず、また、封止樹脂の母剤となるエポキシ樹脂と相溶していないことを確認した。
その他の半導体素子実装形態として、図８に示すように、１枚のビルドアップ配線基板の両面に、複数の半導体素子が積層されたパッケージ１１を実装封止し、積層された半導体素子の一部に不良が確認され、半導体素子の交換が必要になった場合の実施例を示す。ここで、ビルドアップ配線基板は、一対のビルドアップ層９とコア層１０とから成る。
複数の半導体素子を積層したパッケージ１１を実装したビルドアップ配線基板を充填用冶具上におき、冶具とともにホットプレート上で加温した。ビルドアップ配線基板の表面温度が８０℃であることを確認した後、樹脂塗布装置を用いて半導体素子の側面より封止樹脂組成物を供給した。この際、封止樹脂組成物は毛細管現象により半導体素子の下面を流動し、約２５０μｍのギャップに充填することができた。以上の充填作業を繰り返し行い、１枚のビルドアップ配線基板上の半導体素子を全て封止した。
ところが、得られた半導体素子の電気検査を行ったところ、積層された半導体素子の上段の一部に導通不良が確認された。そこで、その導通不良が検出された半導体素子のみを除去し、新たな良品半導体素子を再搭載することにした。
ヒートガンを用いて、不良が確認された半導体素子を半導体素子側から半田リフロー温度になるまで加熱した。所望の温度に達した半導体素子の外周部より竹ベラをいれ、ビルドアップ配線基板を固定した上でスライドさせることで、不良が確認された半導体素子をビルドアップ配線基板上より引き剥がした。封止樹脂残渣の一部は半導体素子側に付着し、また一部は下段の半導体素子に付着した。
下段の半導体素子に付着した封止樹脂組成物の残渣を除去するため、およそ半田溶融温度に加熱された下段半導体素子上の封止樹脂組成物残渣を綿棒を用いて除去した。封止樹脂組成物残渣と下段半導体素子の界面付近で封止樹脂組成物残渣が剥離し、クリーニングすることができた。溶融した半田材料とともに封止樹脂組成物残渣を除去することができた。
信頼性試験完了後のＰＫＧを断面観察し、半田接続部周辺の封止樹脂の充填状態を観察した。その結果、シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、封止樹脂硬化後においても球形を維持していることが確認できた。シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、封止樹脂の硬化温度において溶融せず、また封止樹脂の母剤となるエポキシ樹脂と相溶していないことを確認した。
半導体素子をビルドアップ配線基板上にフリップチップ接続し、封止樹脂を充填したパッケージの断面を示す模式図である。 半導体素子を配線基板上にワイヤボンディング接続し、封止樹脂を充填したパッケージの断面を示す模式図である。 半導体素子を配線基板上にテープオートメイティッドボンディング接続し、封止樹脂を充填したパッケージの断面を示す模式図である。 半導体素子を配線基板上にワイヤボンディング接続し、グロブトップ封止したパッケージの断面を示す模式図である。 半導体素子を配線基板上にテープオートメイティッドボンディング接続し、モールド封止したパッケージの断面を示す模式図である。 半導体素子を配線基板上にフリップチップ接続し、アンダーフィル封止したパッケージの断面を示す模式図である。 半導体素子をビルドアップ配線基板上にフリップチップ接続し、封止樹脂を充填したパッケージの断面を示す模式図である。 ビルドアップ配線基板の両面に、複数の半導体素子が積層されたパッケージを実装封止したパッケージの断面を示す模式図である。
符号の説明
１ 半導体素子
２ 封止樹脂
３ 接続用電極パッド
４ はんだ
５ ソルダーレジスト
６ ビルドアップ配線基板
７ ワイヤ線
８ 引き出し線
９ ビルドアップ層
１０ コア層
１１ パッケージ

Claims (27)

  1. 配線基板上に形成された接続用電極部と配線基板上に搭載された半導体素子との接続部に生じる空隙部分を封止するための封止樹脂組成物であって、
    前記封止樹脂組成物中に多層構造となる粒子を含み、多層構造となる粒子の少なくとも１層以上はシロキサン骨格を有することを特徴とする封止樹脂組成物。
  2. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、封止樹脂組成物の弾性を低下させることを特徴とする請求項１に記載の封止樹脂組成物。
  3. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子は、多層構造となる粒子の最外殻であるシエル部と、多層構造となる粒子に包含されるコア部とから成り、コア部がシエル部よりも硬度が低いことを特徴とする請求項２に記載の封止樹脂組成物。
  4. 前記コア部及びシエル部が、シロキサン骨格で形成されていることを特徴とする請求項２に記載の封止樹脂組成物。
  5. 前記コア部がシリコーンゴムであり、前記シエル部がシリコーンレジンであることを特徴とする請求項２に記載の封止樹脂組成物。
  6. 前記コア部のガラス転移温度が、前記シエル部分のガラス転移温度よりも低いことを特徴とする請求項２〜５のいずれかに記載の封止樹脂組成物。
  7. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子を添加する封止樹脂組成物のガラス転移温度が、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子よりも高く、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子のシエル部よりも低いことを特徴とする請求項６に記載の封止樹脂組成物。
  8. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子を含む封止樹脂組成物のガラス転移温度が、８０℃以上であることを特徴とする請求項２〜７のいずれかに記載の封止樹脂組成物。
  9. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子が、球状であることを特徴とする請求項２〜８のいずれかに記載の封止樹脂組成物。
  10. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の表面に対して、界面活性剤による表面処理が行われていることを特徴とする請求項２〜９のいずれかに記載の封止樹脂組成物。
  11. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の平均粒径が、１〜３０μｍであることを特徴とする請求項２〜１０のいずれかに記載の封止樹脂組成物。
  12. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の平均粒径が、５〜１５μｍであることを特徴とする請求項１１に記載の封止樹脂組成物。
  13. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の添加量が、１〜３０Ｖｏｌ％であることを特徴とする請求項２〜１２のいずれかに記載の封止樹脂組成物。
  14. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子の添加量が、１５〜２５Ｖｏｌ％であることを特徴とする請求項１３に記載の封止樹脂組成物。
  15. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子を添加した封止樹脂組成物が、前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子未添加の封止樹脂組成物と比較し、ガラス転移温度点以下の温度領域で線膨張係数が低いことを特徴とする請求項２〜１４のいずれかに記載の封止樹脂組成物。
  16. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子が、母材封止樹脂と相溶性を持たないことを特徴とする請求項２〜１５のいずれかに記載の封止樹脂組成物。
  17. 前記シロキサン骨格を少なくとも１層以上有する多層構造となる粒子が、封止樹脂硬化後に溶融しないことを特徴とする請求項２〜１６のいずれかに記載の封止樹脂組成物。
  18. 前記封止樹脂組成物が、平均粒径１０μｍ以下の球状の無機充填剤を含むことを特徴とする請求項２〜１７のいずれかに記載の封止樹脂組成物。
  19. 前記無機充填剤は球状シリカであることを特徴とする請求項１８に記載の封止樹脂組成物。
  20. 請求項１〜１９のいずれかに記載の封止樹脂組成物を含む電子部品装置。
  21. 配線基板に形成された接続用電極部と配線基板上に搭載され、複数の半導体素子を積層した際に生じる接続部の空隙部分の少なくとも１つ以上を請求項１〜１９のいずれかに記載の封止樹脂組成物で封止することを特徴とする電子部品装置。
  22. 配線基板の両面に形成された接続用電極部と配線基板上に両面に搭載された半導体素子の接続部に生じる空隙部分の少なくとも１つ以上の空隙を請求項１〜１９のいずれかに記載の封止樹脂組成物で封止することを特徴とする電子部品装置。
  23. 配線基板の両面に形成された接続用電極部と配線基板上に搭載され、複数の半導体素子を積層した際に生じる接続部の少なくとも１つ以上の空隙部分を請求項１〜１９のいずれかに記載の封止樹脂組成物で封止することを特徴とする電子部品装置。
  24. 配線基板上に搭載された複数の半導体素子の少なくとも一つを取外し可能にした半導体素子のリペア方法であって、
    配線基板上に形成された接続用電極部と上記半導体素子との接続部に生じる空隙部分を封止するための封止樹脂組成物としてシロキサン骨格を持つ多層の粒子を含む組成物を用いることにより、封止樹脂硬化後の半導体素子の取外し及び配線基板上に残る封止樹脂残渣の除去を行うことを特徴とする半導体素子のリペア方法。
  25. 前記シロキサン骨格を持つ多層の粒子は、多層構造となる粒子の最外殻であるシエル部と、多層構造となる粒子に包含されるコア部とから成り、コア部がシエル部よりも硬度が低いことを特徴とする請求項２４に記載の半導体素子のリペア方法。
  26. リペアを必要とする温度域においては前記シエル部分が軟化すると共に前記コア部分の弾性が低下し、これにより半導体素子の取外し及び配線基板上の樹脂残渣除去が促進されることを特徴とする請求項２５に記載の半導体素子のリペア方法。
  27. 前記リペアを必要とする温度域は、１８０℃以上の温度域であることを特徴とする請求項２６に記載の半導体素子のリペア方法。
JP2005077742A 2005-03-17 2005-03-17 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法 Expired - Fee Related JP4375564B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005077742A JP4375564B2 (ja) 2005-03-17 2005-03-17 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法
PCT/JP2006/305885 WO2006098514A1 (ja) 2005-03-17 2006-03-17 封止樹脂組成物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005077742A JP4375564B2 (ja) 2005-03-17 2005-03-17 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法

Publications (2)

Publication Number Publication Date
JP2006257295A true JP2006257295A (ja) 2006-09-28
JP4375564B2 JP4375564B2 (ja) 2009-12-02

Family

ID=36991850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077742A Expired - Fee Related JP4375564B2 (ja) 2005-03-17 2005-03-17 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法

Country Status (2)

Country Link
JP (1) JP4375564B2 (ja)
WO (1) WO2006098514A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008208182A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JP2009155431A (ja) * 2007-12-26 2009-07-16 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物、半導体装置および半導体装置の製造方法
JP2013067756A (ja) * 2011-09-26 2013-04-18 Tamura Seisakusho Co Ltd 硬化性樹脂組成物並びに硬化性樹脂組成物の被膜を有するフレキシブル基板及び反射シート
JP2015002319A (ja) * 2013-06-18 2015-01-05 日亜化学工業株式会社 発光装置とその製造方法
JP2015511066A (ja) * 2012-03-06 2015-04-13 コーニンクレッカ フィリップス エヌ ヴェ 照明モジュール及び照明モジュールを製造する方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10913875B2 (en) 2012-03-30 2021-02-09 Sirrus, Inc. Composite and laminate articles and polymerizable systems for producing the same
WO2013181600A2 (en) 2012-06-01 2013-12-05 Bioformix Inc. Optical material and articles formed therefrom
WO2014078689A1 (en) 2012-11-16 2014-05-22 Bioformix Inc. Plastics bonding systems and methods
EP2926368B1 (en) * 2012-11-30 2020-04-08 Sirrus, Inc. Electronic assembly
US9334430B1 (en) 2015-05-29 2016-05-10 Sirrus, Inc. Encapsulated polymerization initiators, polymerization systems and methods using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154861A (ja) * 1990-10-19 1992-05-27 Toshiba Silicone Co Ltd 樹脂組成物
JPH06172661A (ja) * 1992-12-10 1994-06-21 Japan Synthetic Rubber Co Ltd 熱硬化性樹脂組成物
JP2004315572A (ja) * 2003-04-11 2004-11-11 Kanegafuchi Chem Ind Co Ltd エポキシ樹脂組成物の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008208182A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JP2009155431A (ja) * 2007-12-26 2009-07-16 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物、半導体装置および半導体装置の製造方法
JP2013067756A (ja) * 2011-09-26 2013-04-18 Tamura Seisakusho Co Ltd 硬化性樹脂組成物並びに硬化性樹脂組成物の被膜を有するフレキシブル基板及び反射シート
JP2015511066A (ja) * 2012-03-06 2015-04-13 コーニンクレッカ フィリップス エヌ ヴェ 照明モジュール及び照明モジュールを製造する方法
US9777890B2 (en) 2012-03-06 2017-10-03 Philips Lighting Holding B.V. Lighting module and method of manufacturing a lighting module
JP2015002319A (ja) * 2013-06-18 2015-01-05 日亜化学工業株式会社 発光装置とその製造方法
US9871170B2 (en) 2013-06-18 2018-01-16 Nichia Corporation Light emitting device and method for manufacturing same
US10355173B2 (en) 2013-06-18 2019-07-16 Nichia Corporation Method for manufacturing light emitting device

Also Published As

Publication number Publication date
WO2006098514A1 (ja) 2006-09-21
JP4375564B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
JP4375564B2 (ja) 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法
JP4534062B2 (ja) 半導体装置
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
KR100507584B1 (ko) 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
WO2009118999A1 (ja) 半導体装置ならびに多層配線基板および半導体装置の製造方法
TW201700597A (zh) 工程聚合物系電子材料
JP2002118209A (ja) 半導体装置の実装方法及び実装構造体
JP5143020B2 (ja) 封止材料及び実装構造体
US20100052163A1 (en) Semiconductor device, method of manufacturing same and method of repairing same
JP3644340B2 (ja) エポキシ樹脂組成物
Uddin et al. Contact resistance of anisotropic conductive adhesive film based flip-chip on glass packages
JP2006339160A (ja) 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法
JP5175431B2 (ja) 半導体装置のリペア方法
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
Nassiet et al. Electrical and electronics
JP4036555B2 (ja) 実装構造体の製造方法および実装構造体
JP5974991B2 (ja) 半導体装置
JP2011204811A (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
Uddin et al. Achieving optimum adhesion of conductive adhesive bonded flip-chip on flex packages
JP5594323B2 (ja) アンダーフィル樹脂組成物およびこれを用いた半導体装置
Ong et al. Underfill selection, characterization, and reliability study for fine-pitch, large die Cu/Low-K flip chip package
WO2000049087A1 (en) Epoxy resin composition
KR101153492B1 (ko) 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판
CN111500237A (zh) 一种快速流动可低温固化的底部填充胶粘剂及其制备方法
JP4595981B2 (ja) 接続部材および該接続部材を用いた電極の接続構造並びに接続方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees