WO2006095768A1 - 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法 - Google Patents

容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法 Download PDF

Info

Publication number
WO2006095768A1
WO2006095768A1 PCT/JP2006/304469 JP2006304469W WO2006095768A1 WO 2006095768 A1 WO2006095768 A1 WO 2006095768A1 JP 2006304469 W JP2006304469 W JP 2006304469W WO 2006095768 A1 WO2006095768 A1 WO 2006095768A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
capacitance
capacitor
capacitors
conversion circuit
Prior art date
Application number
PCT/JP2006/304469
Other languages
English (en)
French (fr)
Inventor
Koichi Saito
Original Assignee
Rohm Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd filed Critical Rohm Co., Ltd
Priority to US11/908,256 priority Critical patent/US20090051656A1/en
Publication of WO2006095768A1 publication Critical patent/WO2006095768A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches

Definitions

  • CAPACITANCE / VOLTAGE CONVERSION CIRCUIT INPUT DEVICE USING THE SAME, ELECTRONIC DEVICE, AND CAPACITANCE / VOLTAGE CONVERSION METHOD
  • the present invention relates to a capacitance-voltage conversion circuit used for measuring capacitance.
  • Electronic devices such as computers, mobile phone terminals, and PDAs (Personal Digital Assistants) in recent years are mainly provided with an input device for operating electronic devices by applying pressure with a finger.
  • Examples of such input devices include joysticks and touch pads.
  • Such an input device detects the input from the user by utilizing the fact that the distance between the electrodes changes when the two electrode forces provided opposite to each other are pressed, and the capacitance changes.
  • Patent Document 1 discloses an input device using such a change in capacitance.
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-325858
  • the input device using the above-described change in capacitance includes a capacitance-voltage conversion circuit for converting the capacitance into voltage and detecting it.
  • the capacitance change that occurs when two voltages are pressed is very small, a few pF or less, so the detection sensitivity of the capacitance-voltage conversion circuit greatly affects the performance of the input device.
  • a method of increasing the electrode area can be considered. If the area of the force electrode is increased, the size of the input device will increase.
  • the present invention has been made in view of these problems, and a purpose thereof is to provide a capacitance-voltage conversion circuit capable of detecting a minute change in capacitance.
  • One embodiment of the present invention relates to a capacitive voltage conversion circuit.
  • This capacitance-voltage conversion circuit A capacitance-voltage conversion circuit that converts a difference in capacitance between a first capacitor and a second capacitor into a voltage, wherein a predetermined first fixed voltage is applied to the first capacitor in the first state, and the second capacitor in the second state.
  • a first voltage applying unit that applies a second fixed voltage lower than the first fixed voltage and a second capacitor that applies the second fixed voltage in the first state and the first fixed voltage in the second state are applied to the second capacitor.
  • a voltage application unit a first sample-and-hold circuit that averages and holds the voltage appearing in the first and second capacitors in the first state and holds the first detection voltage, and the first and second capacitors in the second state
  • a second sample-and-hold circuit that averages and holds the voltage appearing at the second detection voltage, a first detection voltage, and an amplification unit that amplifies the potential difference between the second detection voltages.
  • the capacitance of the two capacitors by applying different voltages to the first capacitor and the second capacitor in the first state and the second state, and amplifying the difference between the respective average voltages, the capacitance of the two capacitors
  • the difference in capacitance can be amplified, and a minute difference in capacitance can be detected.
  • the amplifying unit may be a differential amplifier to which the first detection voltage and the second detection voltage are input. By differentially amplifying the first detection voltage and the second detection voltage, common-mode noise can be removed, and a difference in capacitance can be detected suitably.
  • the first and second sample and hold circuits may average voltages appearing in the first and second capacitors by connecting one ends of the first and second capacitors. By connecting one end of the first and second capacitors, charge transfer occurs, and an average value of voltages appearing in the two capacitors can be obtained.
  • the second fixed voltage may be a ground voltage.
  • the capacitance-voltage conversion circuit may be integrated on a single semiconductor integrated circuit. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. Resistors and capacitors may be provided outside the semiconductor substrate. By integrating the capacitance-voltage conversion circuit as a single LSI, the circuit area can be reduced.
  • Another embodiment of the present invention is an input device.
  • This input device includes two electrodes provided opposite to each other, and a first electrode pair and a second electrode pair whose capacitance changes due to a change in the distance between the two electrodes caused by pressing by an external force.
  • the first and second electrode pairs are connected to the first and second carriers, respectively.
  • the capacitor includes the above-described capacitance-voltage conversion circuit that converts a difference in capacitance into a voltage.
  • Yet another embodiment of the present invention is also an input device.
  • This input device includes two electrodes provided opposite to each other, and the capacitance changes as the distance between the two electrodes changes due to the pressing of an external force.
  • First, second, third, and fourth The first capacitance-voltage conversion circuit described above for converting the difference in capacitance into a voltage with the electrode pair and the first and second electrode pairs as first and second capacitors, respectively, and third,
  • the fourth electrode pair is provided as a first capacitor and a second capacitor, respectively, and the second capacitance-voltage conversion circuit described above for converting the difference in capacitance into a voltage and the first to fourth electrode pairs are provided so as to cover them.
  • a cover configured to be able to press external force.
  • the first to fourth electrode pairs are arranged at four locations corresponding to the top, bottom, left, and right, respectively.
  • the capacitance of either the first force or the fourth electrode pair changes.
  • the change in capacitance of the first and second electrode pairs it is possible to detect the pressing in the vertical direction, and by detecting the change in capacitance of the third and fourth electrode pairs. It is possible to detect pressing in the left-right direction.
  • Yet another embodiment of the present invention is also an input device.
  • This input device includes two electrodes provided opposite to each other, and a plurality of electrode pairs whose capacitance changes due to a change in the distance between the two electrodes due to the pressing of an external force, and each of the plurality of electrode pairs.
  • Provided for each capacitor pair including a plurality of reference capacitors each having a fixed capacitance and an electrode pair and a reference capacitor associated with each other.
  • the electrode pair and the reference capacitor are respectively defined as a first capacitor and a second capacitor.
  • a plurality of the capacitance voltage conversion circuits described above that convert the difference between the two capacitances into a voltage.
  • capacitor pairs including an electrode pair and a reference capacitor are provided, and may be arranged at four locations corresponding to the top, bottom, left, and right.
  • the input device may further include a cover provided to cover the four capacitor pairs and configured to be pressed from the outside! According to this input device, it is possible to detect with high sensitivity how much pressure is applied in any of the four directions (up, down, left and right).
  • the capacitor pair including the electrode pair and the reference capacitor may be arranged in a matrix.
  • the input device may further include a cover provided to cover the plurality of capacitor pairs and configured to be able to be pressed from the outside!
  • a touch pad type input device By arranging the capacitor pairs in a matrix, a touch pad type input device can be provided.
  • Yet another embodiment of the present invention is an electronic device.
  • This electronic apparatus includes the above-described input device.
  • Yet another embodiment of the present invention is a capacitance-voltage conversion method.
  • the first capacitor is charged with the first fixed voltage and the second capacitor is charged with the second fixed voltage.
  • the voltages appearing on the first and second capacitors are averaged. Holding the first detection voltage, charging the first capacitor with the second fixed voltage, charging the second capacitor with the first fixed voltage, and the second step.
  • Capacitance differences can be amplified, and minute capacitance differences can be detected.
  • the average of the voltages appearing in the first and second capacitors may be performed by averaging the charges charged in the two detection capacitors.
  • the second fixed voltage may be a ground voltage.
  • the capacitance-voltage conversion circuit of the present invention a minute change in capacitance can be detected, and a highly sensitive input device can be provided.
  • FIG. 1 is a diagram showing a mobile phone terminal equipped with a capacitance-voltage conversion circuit according to a first embodiment.
  • FIG. 2 is a cross-sectional view taken along the line AA ′ of the input device in FIG. 1.
  • FIG. 3 is a circuit diagram showing a configuration of a capacitance-voltage conversion circuit according to the first embodiment.
  • FIG. 4 is an operation waveform diagram of the capacitance-voltage conversion circuit of FIG.
  • FIG. 5 is a diagram showing a configuration of an input device according to a second embodiment.
  • FIG. 6 is a diagram showing an arrangement of capacitor pairs of an input device according to a third embodiment. Explanation of symbols
  • first voltage application unit 12 second voltage application unit, 14 first sample hold circuit
  • 16 Second sample and hold circuit 20 Amplifying section, 22 Processing section, 30 Variable capacitance element, 32 Reference capacitor, 300 Capacitor pair, 50 Cover, 100 Capacitance voltage conversion circuit, 102 First detection terminal, 104 Second detection terminal, 106 Output terminal, 110 DSP, 200 mobile phone terminal, 210 display, 220 input device, 230 operation button, SW1 1st switch, SW2 2nd switch, SW3 3rd switch, SW4 4th switch, SW5 5th switch, SW6 1st 6 switches.
  • FIG. 1 is a diagram showing a mobile phone terminal on which the input device according to the first embodiment is mounted.
  • the mobile phone terminal 200 includes a display 210, an input device 220, and operation buttons 230.
  • the display 210 displays various information necessary for the user.
  • the input device 2 20 is a joystick type input device that is operated by a user with a finger. This is provided to select items and objects displayed on the display 210 by applying pressure in the lower and right directions, or to assist character input.
  • the operation button 230 is an input device provided for inputting a telephone number or inputting a text when making a call.
  • FIG. 2 is a cross-sectional view taken along line AA ′ of the input device 220 of FIG.
  • the input device 220 includes four variable capacitance elements 30 a to 30 d collectively referred to as a variable capacitance element 30, capacitance-voltage conversion circuits 100 a and 10 Ob, and a DSP (Digital Signal Processor) 110.
  • the capacity voltage conversion circuits 100a and 100b are integrated in one semiconductor integrated circuit.
  • variable capacitance elements 30a to 30d are provided at four locations corresponding to the top, bottom, left, and right of the input device 220, respectively.
  • FIG. 2 shows two variable capacitance elements 30a and 30b corresponding to the left and right.
  • the cover 50 is an insulator such as rubber or plastic, and is provided so as to cover the variable capacitance elements 30a to 30d. When the user presses the cover 50 with a finger, pressure is applied to the variable capacitance element 30 installed under the pressed portion of the cover 50.
  • the variable capacitance element 30 is an electrode pair including two electrodes provided to face each other. This electrode pair has a capacitor structure, and has a capacitance according to the area of the electrode pair and the distance between the electrodes. In this variable capacitance element 30, when the upward force is also pressed, the gap between the two electrodes changes, and the capacitance value changes.
  • the capacitance-voltage conversion circuit 100a detects whether it is pressed in the left-right direction or the deviation direction by detecting the difference in capacitance between the variable capacitance elements 30a, 30b arranged in opposite directions.
  • the capacitance-voltage conversion circuit 100a outputs to the subsequent DSP 110 the digital data Dx indicating how much strength is pressed in which direction.
  • the DSP 110 is a digital circuit that comprehensively controls the mobile phone terminal 200 as a whole.
  • the capacitance-voltage conversion circuit 100b has a variable capacitance element 30c, 30d as a set of capacitor pairs, and by detecting the difference between the two capacitances, the capacitance-voltage conversion circuit 100b can be adjusted to any extent in any direction. Is detected and output to DSP110 as digital data Dy To do.
  • the DSP 110 synthesizes the digital data Dx and Dy output from the capacity voltage conversion circuits 100a and 100b, and calculates in which direction of 360 degrees the user has pressed.
  • Capacitance / voltage conversion circuits 100a and 100b have the same configuration, and therefore, description will be given below using capacitance / voltage conversion circuit 100a as an example.
  • FIG. 3 is a circuit diagram showing the configuration of the capacitance / voltage conversion circuit 100a according to the present embodiment.
  • the capacitance / voltage conversion circuit 100a has the first detection terminal 102, the second detection terminal 104, and the output terminal 106 as input / output terminals. Is provided.
  • the capacitance-voltage conversion circuit 100a converts the difference in capacitance between the first capacitor connected to the first detection terminal 102 and the second capacitor connected to the second detection terminal 104 into a voltage, and outputs the voltage from the output terminal 106 to the DSP 110. To output.
  • variable capacitance elements 30a and 30b are connected as the first capacitor and the second capacitor.
  • the capacitance voltage conversion circuit 100a includes a first voltage application unit 10, a second voltage application unit 12, a first sample hold circuit 14, a second sample hold circuit 16, an amplification unit 20, a processing unit 22, a capacitor C12, A first switch SW1 and a second switch SW2 are provided.
  • the first switch SW1 to the sixth switch SW6 are configured by transfer gates using transistors.
  • the capacitance-voltage conversion circuit 100a converts the difference in capacitance between the first capacitor and the second capacitor into a voltage while repeating the first state and the second state as will be described later.
  • the first voltage application unit 10 is a circuit that applies a predetermined voltage to the variable capacitance element 30a connected as the first capacitor, and the first drive voltage Vdrvl input while the first control signal SIG1 is at the high level. And the output terminal is set to high impedance while the first control signal SIG1 is at low level.
  • the first drive voltage Vdrv becomes a predetermined first fixed voltage in the first state, and switches to a second fixed voltage lower than the first fixed voltage in the second state.
  • the first fixed voltage is set to the power supply voltage Vdd
  • the second fixed voltage is set to the ground voltage 0V.
  • the second voltage application unit 12 is connected to the variable capacitance element 30b connected as the second capacitor by a predetermined amount.
  • the second drive signal VIGV2 is output while the second control signal SIG2 is at high level, and the output terminal is set to high impedance while the second control signal SIG2 is at low level.
  • the second drive voltage Vdrv is the ground voltage OV of the second fixed voltage in the first state, and the power supply voltage Vdd of the first fixed voltage in the second state.
  • the first fixed voltage is applied to the variable capacitance element 30a by the first voltage application unit 10 in the first state and the second fixed voltage is applied to the variable capacitance element 30a in the second state.
  • the second fixed voltage is applied to 30b in the first state by the second voltage application unit 12, and the first fixed voltage is applied in the second state.
  • the first and second variable capacitors 30a and 30b corresponding to the first and second capacitors connected to the first detection terminal 102 and the second detection terminal 104 are reversed in the first and second states. Voltage is applied
  • a first switch SW1 and a second switch SW2 are provided between the first detection terminal 102 and the second detection terminal 104 to which the variable capacitance elements 30a and 30b are connected.
  • both the first switch SW1 and the second switch SW2 are turned on, one ends of the first and second capacitors are connected to each other.
  • the electric charge stored in the variable capacitance elements 30a and 30b is transferred between the two capacitors, and the voltages appearing on the first and second capacitors are averaged.
  • the first sample-and-hold circuit 14 averages the voltages Vxl and Vx2 appearing in the variable capacitance elements 30a and 30b, which are the first and second capacitors, and holds them as the first detection voltage Vd etl. To do.
  • the first sample and hold circuit 14 includes a third switch SW3, a fourth switch SW4, and a capacitor C10.
  • the third switch SW3 When the third switch SW3 is turned on, the average voltage of the voltages Vxl and Vx2 is sampled as the first detection voltage Vdetl, and the third switch SW3 is sampled. When the switch SW3 is turned off, the first detection voltage Vdetl is held.
  • the second sample hold circuit 16 averages the voltages Vxl and Vx2 appearing in the variable capacitance elements 30a and 30b, which are the first and second capacitors, and holds them as the second detection voltage Vdet2. To do.
  • the configuration of the second sample and hold circuit 16 is the same as that of the first sample and hold circuit 14.
  • the amplification unit 20 receives the first detection voltage Vdetl and the second detection voltage Vdet2, and receives two voltages. Is a differential amplifier that differentially amplifies the signal. A capacitor C 12 is provided between the differential input terminals of the amplifying unit 20. The voltage amplified by the amplifying unit 20 is input to the processing unit 22. The processing unit 22 performs analog-to-digital conversion on the detection voltage Vdet output from the amplifying unit 20, performs digital signal processing, and then performs digital signal processing. Output from the output terminal 106 as Dx.
  • FIG. 4 is an operation waveform diagram of the capacitance-voltage conversion circuit 100a.
  • Each waveform diagram in Fig. 4 shows the on / off state of the first drive voltage Vdrvl, the second drive voltage Vdrv2, the first control signal SIG1, the second control signal SIG2, and the first switch SW1 to the sixth switch SW6 from the top. ing.
  • the first switch SW1 to the sixth switch SW6 correspond to the high level being on and the low level being off.
  • the first state is from time TO to time T2
  • the second state is from time T2 to time T4.
  • the first drive voltage Vd rvl input to the first voltage application unit 10 is the power supply voltage Vdd during the time period T0 to T2 of the first state, and the second drive input to the second voltage application unit 12
  • the voltage Vdrv2 is the ground voltage 0V.
  • the first control signal SIG1 and the second control signal SIG2 are both high.
  • the third switch SW3 is turned on simultaneously with the first switch SW1 and the second switch SW2, and the first sample hold circuit 14 samples and holds the averaged voltage Vx as the first detection voltage Vdetl.
  • the first switch SW1 and the second switch SW2 are turned on, and the stored charges are transferred between the variable capacitive element 30a and the variable capacitive element 30b, and the voltage Vx 1 appearing at each variable capacitive element 30 Vx2 is averaged.
  • the fifth switch SW5 is turned on simultaneously with the first switch SW1 and the second switch SW2, and the second sample hold circuit 16 samples and holds the averaged voltage Vx as the second detection voltage Vdet2.
  • the first sample hold circuit 14 and the second sample hold circuit 16 respectively sample-hold the first detection voltage Vdetl and the second detection voltage Vdet2. Is output to the amplification unit 20.
  • the first detection voltage Vdetl and the second detection voltage Vdet2 are differentially amplified by the amplification unit 20.
  • the differential amplification gain of the amplification unit 20 is Av
  • the output voltage Vout of the amplifying unit 20 is connected to the first detection terminal 102 and the second detection terminal 104.
  • the difference in capacitance between the first and second capacitors is amplified.
  • the difference between the two capacitances can be amplified and detected.
  • Cx be the capacitance before the variable capacitance elements 30a and 30b are pressed.
  • Vout AvVdd ⁇ Cx / (C xl + Cx2). This value is proportional to the capacitance change A Cx of the variable capacitance element 30a, that is, the amount of change in the distance between the electrodes, and therefore, how much pressure is applied to the cover 50 by the user. Can be detected.
  • the capacitance-voltage conversion circuit 100b in FIG. 2 detects a difference in capacitance between the variable capacitance elements 30c and 30d arranged in the vertical direction.
  • FIG. 5 shows a configuration of the input device 220 according to the second embodiment.
  • the input device 220 according to the present embodiment includes variable capacitance elements 30a to 30d, reference canons 32a to 32d, capacitance voltage conversion circuits 100a to 100d, and DSP110.
  • variable capacitance elements 30a to 30d are provided at four locations corresponding to the top, bottom, left, and right of the input device 220, respectively.
  • FIG. 5 shows two variable capacitance elements 30a and 30b corresponding to the left and right.
  • the reference capacitors 32a to 32d are provided for each of the variable capacitance elements 30a to 30d.
  • the reference capacitors 32a to 32d have a fixed capacitance, and have a structure in which the capacitance does not change when the cover 50 is pressed in any direction.
  • the capacitance of the reference capacitors 32a to 32d is set equal to the initial capacitance of the variable capacitance elements 30a to 30d, that is, the capacitance before pressing! Speak.
  • the variable capacitance element 30a and the reference capacitor 32a constitute a capacitor pair 300a.
  • the capacitance voltage conversion circuit 100a detects the difference in capacitance between the capacitor pair 300a.
  • the variable capacitance element 30b and the reference capacitor 32b constitute a capacitor pair 300b
  • the variable capacitance element 30c and the reference capacitor 32c constitute a capacitor pair 300c
  • the variable capacitance element 30d and the reference capacitor 32d constitute a capacitor pair 300d.
  • the conversion circuits 100b to 100d detect the difference in capacitance between the capacitor pairs 300b to 300d, respectively.
  • the capacitances of the reference capacitors 32a to 32d are fixed, and the initial capacitances of the reference capacitor 32 and the variable capacitance element 30 are equal, they are detected by the capacitance-voltage conversion circuit 100 according to the present embodiment.
  • the difference in capacitance is nothing but the detection of the amount of displacement of the capacitance for each variable capacitance element 30, that is, the degree of pressing by the user.
  • Capacitance-voltage conversion circuit 100a ⁇ LOOd outputs the detected displacement of the capacitance to the DSP 110 as digital data Dxl, Dx2, Dyl, Dy2.
  • Capacitance / voltage conversion circuit 100a ⁇ The configuration and operation of LOOd are the same as those of the capacitance / voltage conversion circuit 100 according to the first embodiment.
  • the input device 220 in order to detect the difference in capacitance between the variable capacitance elements 30a to 30d and the reference capacitors 32a to 32d, the left direction, the right direction, and the upward direction
  • the degree of pressing in the downward direction is taken as digital data Dxl, Dx2, Dyl, Dy2 independently. Can be obtained.
  • Dxl, Dx2, Dyl, Dy2 independently.
  • the DSP 110 can assign various inputs to the tariff for determining the input by the input device 220 when the variable capacitance elements 30a to 30d are pushed down to the same extent. Can be processed.
  • the input device according to the third embodiment is a touch pad type input device.
  • FIG. 6 is a diagram showing the arrangement of capacitor pairs of the input device 222 according to the third embodiment.
  • Input device 222 according to the present embodiment includes a plurality of capacitor pairs 300 arranged in a matrix. Each capacitor pair 300 includes a variable capacitance element 30 and a reference capacitor 32 in the same manner as the input device 220 according to the second embodiment.
  • a cover 50 is provided on the upper surface of each capacitor pair 300, not shown like the input device 220 in FIG.
  • Each capacitor pair 300 is connected to a plurality of capacitance voltage conversion circuits 100 (not shown).
  • Each capacitance-voltage conversion circuit 100 detects a difference in capacitance between the variable capacitance element 30 and the reference capacitor 32 included in the connected capacitor pair 300.
  • variable capacitance element 30 included in the capacitor pair 300 at the contacted part is pressed.
  • the capacitance / voltage conversion circuit 100 detects the degree of pressing for each capacitor pair 300.
  • the change in capacitance of each variable capacitance element 30 can be detected with high sensitivity, and thus any variable capacitance element 30 is pressed by the user. It is possible to detect how much force is pressed against the force!
  • the input device 222 since the input device 222 according to the present embodiment has high detection sensitivity of the amount of change in the capacitance of the capacitance-voltage conversion circuit 100, the size of each variable capacitance element 30, that is, the area of the electrode pair can be reduced. it can.
  • the capacitance-voltage conversion circuit 100 can amplify and detect a very small change in capacitance, it can be used for various other applications.
  • the capacitor voltage conversion circuit 100 is integrally integrated on one semiconductor integrated circuit.
  • the present invention is not limited to this. You can configure it! Whether to integrate V and misaligned blocks can be determined according to the semiconductor manufacturing process to be used, the required cost, and characteristics.
  • the input device includes various input devices such as a personal computer, a PDA (Personal Digital Assistance), a digital still camera, and a remote controller such as a CD player in addition to the mobile phone terminal described in the embodiment. It can be used for electronic equipment equipped with.
  • a personal computer such as a personal computer, a PDA (Personal Digital Assistance), a digital still camera, and a remote controller such as a CD player in addition to the mobile phone terminal described in the embodiment. It can be used for electronic equipment equipped with.
  • the capacitive voltage conversion circuit according to the present invention can be used for a highly sensitive input device.

Landscapes

  • Electronic Switches (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

　微小な静電容量変化を検出可能な容量電圧変換回路を提供する。 　第１キャパシタ３０ａと第２キャパシタ３０ｂの静電容量の差を電圧に変換する容量電圧変換回路１００ａにおいて、第１電圧印加部１０は、第１状態において電源電圧Ｖｄｄを、第２状態において接地電圧０Ｖを第１キャパシタ３０ａに印加する。第２電圧印加部１２は、第１状態において接地電圧０Ｖを、第２状態において電源電圧Ｖｄｄを第２キャパシタ３０ｂに印加する。第１サンプルホールド回路１４は、第１、第２スイッチＳＷ１、ＳＷ２をオンし、第１状態にて第１、第２キャパシタ３０ａ、３０ｂの平均電圧を第１検出電圧Ｖｄｅｔ１として保持する。同様に第２サンプルホールド回路１６は、第２状態にて第１、第２キャパシタ３０ａ、３０ｂの平均電圧を第２検出電圧Ｖｄｅｔ２として保持する。増幅部２０は、第１、第２検出電圧Ｖｄｅｔ１、Ｖｄｅｔ２を差動増幅する。

Description

明 細 書
容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電 圧変換方法
技術分野
[0001] 本発明は、静電容量の測定に用いられる容量電圧変換回路に関する。
背景技術
[0002] 近年のコンピュータや携帯電話端末、 PDA (Personal Digital Assistant)など の電子機器は、指で圧力を加えることによって電子機器を操作するための入力装置 を備えるものが主流となっている。こうした入力装置としては、ジョイスティック、タツチ パッドなどが知られて 、る。
[0003] こうした入力装置は、対向して設けられた 2枚の電極力 押圧されることにより電極 間距離が変化し、静電容量が変化することを利用して、ユーザからの入力を検知、解 析する。たとえば、特許文献 1にはこうした静電容量の変化を利用した入力装置が開 示されている。
[0004] 特許文献 1 :特開 2001— 325858号公報
発明の開示
発明が解決しょうとする課題
[0005] 上述の静電容量の変化を利用した入力装置は、静電容量を電圧に変換して検出 するための容量電圧変換回路を備える。ここで、 2枚の電圧を押圧した際に発生する 静電容量の変化は数 pFもしくはそれ以下と非常に微小であるため、容量電圧変換 回路の検出感度は、入力装置の性能に大きく影響する。静電容量の変化量を大きく するためには、電極の面積を大きくする方法が考えられる力 電極の面積を大きくす れば、入力装置のサイズが大きくなつてしまう。
本発明はこうした課題に鑑みてなされたものであり、その目的は、微小な静電容量 変化を検出可能な容量電圧変換回路の提供にある。
課題を解決するための手段
[0006] 本発明のある態様は、容量電圧変換回路に関する。この容量電圧変換回路は、第 1キャパシタと第 2キャパシタの静電容量の差を電圧に変換する容量電圧変換回路 であって、第 1キャパシタに、第 1状態において所定の第 1固定電圧を印加し、第 2状 態において第 1固定電圧より低い第 2固定電圧を印加する第 1電圧印加部と、第 2キ ャパシタに、第 1状態において第 2固定電圧を印加し、第 2状態において第 1固定電 圧を印加する第 2電圧印加部と、第 1状態にて第 1、第 2キャパシタに現れる電圧を平 均し、第 1検出電圧として保持する第 1サンプルホールド回路と、第 2状態にて第 1、 第 2キャパシタに現れる電圧を平均し第 2検出電圧として保持する第 2サンプルホー ルド回路と、第 1検出電圧と、第 2検出電圧の電位差を増幅する増幅部と、を備える。
[0007] この態様によると、第 1キャパシタと第 2キャパシタを、第 1状態と第 2状態において、 異なる電圧を印加し、それぞれの平均電圧の差を増幅することによって、 2つのキヤ パシタの容量の差を増幅することができ、微小な静電容量の差を検出することができ る。
[0008] 増幅部は、第 1検出電圧と、第 2検出電圧が入力された差動増幅器であってもよい 。第 1検出電圧と第 2検出電圧を差動増幅することによって、同相ノイズを除去するこ とができ、好適に静電容量の差を検出することができる。
[0009] 第 1、第 2サンプルホールド回路は、第 1、第 2キャパシタの一端同士を接続すること により、第 1、第 2キャパシタに現れる電圧を平均してもよい。第 1、第 2キャパシタの一 端同士を接続することにより、電荷の転送が起こり、 2つのキャパシタに現れる電圧の 平均値を得ることができる。
[0010] 第 2固定電圧は、接地電圧であってもよい。
[0011] 容量電圧変換回路は、ひとつの半導体集積回路上に一体集積化されてもよい。「 一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、 回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部 の抵抗やキャパシタなどが半導体基板の外部に設けられて ヽてもよ ヽ。容量電圧変 換回路を 1つの LSIとして集積ィ匕することにより、回路面積を削減することができる。
[0012] 本発明の別の態様は、入力装置である。この入力装置は、対向して設けられた 2つ の電極を含み、外部力ゝらの押圧によって 2つの電極間距離が変化することにより静電 容量が変化する第 1、第 2の電極対と、第 1、第 2の電極対をそれぞれ第 1、第 2キヤ パシタとして、静電容量の差を電圧に変換する上述の容量電圧変換回路と、を備え る。
[0013] 外部力 の押圧によって、第 1、第 2の電極対の少なくとも一方の静電容量が変化 すると、 2つの電極対の静電容量の差が増幅される。その結果、いずれの電極対が、 どの程度の圧力で押圧された力を高感度に検出することができる入力装置を提供す ることがでさる。
[0014] 本発明のさらに別の態様もまた、入力装置である。この入力装置は、対向して設け られた 2つの電極を含み、外部力 の押圧によって 2つの電極間距離が変化すること により静電容量が変化する第 1、第 2、第 3、第 4の電極対と、第 1、第 2の電極対をそ れぞれ第 1、第 2キャパシタとして、静電容量の差を電圧に変換する上述の第 1の容 量電圧変換回路と、第 3、第 4の電極対をそれぞれ第 1、第 2キャパシタとして、静電 容量の差を電圧に変換する上述の第 2の容量電圧変換回路と、第 1から第 4電極対 を覆うように設けられ、外部力 押圧可能に構成されたカバーと、を備える。第 1から 第 4の電極対は、それぞれ上下左右に対応した 4個所に配置される。
[0015] この態様によると、ユーザがカバーのいずれかの個所を押圧することによって、第 1 力も第 4の電極対のいずれかの静電容量の変化が発生する。第 1、第 2の電極対の 静電容量の変化を検出することによって、上下方向の押圧を検出することができ、第 3、第 4の電極対の静電容量の変化を検出することによって、左右方向の押圧を検出 することができる。
[0016] 本発明のさらに別の態様もまた、入力装置である。この入力装置は、対向して設け られた 2つの電極を含み、外部力 の押圧によって 2つの電極間距離が変化すること により静電容量が変化する複数の電極対と、複数の電極対ごとに設けられ、静電容 量が固定された複数の参照キャパシタと、互いに対応付けられた電極対と参照キヤ パシタを含むキャパシタ対ごとに設けられ、電極対および参照キャパシタをそれぞれ 第 1、第 2キャパシタとして、 2つの静電容量の差を電圧に変換する複数の上述の容 量電圧変換回路と、を備える。
[0017] この態様〖こよると、各電極対ごとに静電容量の固定された参照キャパシタを設け、 参照キャパシタとの容量の差を検出することによって、 、ずれの電極対がどの程度の 圧力で押圧された力を高感度にて検出することができる。
[0018] 電極対と参照キャパシタを含むキャパシタ対は 4対設けられ、上下左右に対応した 4個所に配置されてもよい。入力装置は、 4対のキャパシタ対を覆うように設けられ、 外部から押圧可能に構成されたカバーを更に備えてもよ!、。この入力装置によれば 、上下左右の 4方向のいずれ力 どの程度の圧力で押圧されたかを高感度に検出す ることがでさる。
[0019] 電極対と参照キャパシタを含むキャパシタ対は、マトリクス状に配置されてもよい。
入力装置は、複数のキャパシタ対を覆うように設けれられ、外部から押圧可能に構成 されたカバーを更に備えてもよ!、。
キャパシタ対をマトリクス状に配置することによって、タツチパッド方式の入力装置を 提供することができる。
[0020] 本発明のさらに別の態様は、電子機器である。この電子機器は、上述の入力装置 を備える。
[0021] 本発明のさらに別の態様は、容量電圧変換方法である。この方法は、第 1キャパシ タを第 1固定電圧で充電し、第 2キャパシタを第 2固定電圧で充電する第 1ステップと 、第 1ステップにおいて、第 1、第 2キャパシタに現れる電圧を平均し、第 1検出電圧と してホールドするステップと、第 1キャパシタを第 2固定電圧で充電し、第 2キャパシタ を第 1固定電圧で充電する第 2ステップと、第 2ステップにおいて、第 1、第 2キャパシ タに現れる電圧を平均し、第 2検出電圧としてホールドするステップと、第 1検出電圧 と第 2検出電圧の差を増幅するステップと、を備える。
[0022] この態様によれば、第 1キャパシタと第 2キャパシタを、第 1状態と第 2状態において 、異なる電圧を印加し、それぞれの平均電圧の差を増幅することによって、 2つのキヤ パシタの容量の差を増幅することができ、微小な静電容量の差を検出することができ る。
[0023] 第 1、第 2キャパシタに現れる電圧の平均は、 2つの検出キャパシタに充電された電 荷を平均することにより行ってもよい。また、第 2固定電圧は、接地電圧であってもよ い。
[0024] なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変 換したものもまた、本発明の態様として有効である。
発明の効果
[0025] 本発明に係る容量電圧変換回路によれば、微小な静電容量変化を検出することが でき、高感度な入力装置を提供することができる。
図面の簡単な説明
[0026] [図 1]第 1の実施の形態に係る容量電圧変換回路が搭載される携帯電話端末を示す 図である。
[図 2]図 1の入力装置の A—A'線断面図を示す図である。
[図 3]第 1の実施の形態に係る容量電圧変換回路の構成を示す回路図である。
[図 4]図 3の容量電圧変換回路の動作波形図である。
[図 5]第 2の実施の形態に係る入力装置の構成を示す図である。
[図 6]第 3の実施の形態に係る入力装置のキャパシタ対の配置を示す図である。 符号の説明
[0027] 10 第 1電圧印加部、 12 第 2電圧印加部、 14 第 1サンプルホールド回路、
16 第 2サンプルホールド回路、 20 増幅部、 22 処理部、 30 可変容量素子 、 32 参照キャパシタ、 300 キャパシタ対、 50 カバー、 100 容量電圧変換 回路、 102 第 1検出端子、 104 第 2検出端子、 106 出力端子、 110 DSP 、 200 携帯電話端末、 210 ディスプレイ、 220 入力装置、 230 操作ボタ ン、 SW1 第 1スィッチ、 SW2 第 2スィッチ、 SW3 第 3スィッチ、 SW4 第 4 スィッチ、 SW5 第 5スィッチ、 SW6 第 6スィッチ。
発明を実施するための最良の形態
[0028] (第 1の実施の形態）
図 1は、第 1の実施の形態に係る入力装置が搭載される携帯電話端末を示す図で ある。携帯電話端末 200は、ディスプレイ 210、入力装置 220、操作ボタン 230を備 える。
ディスプレイ 210は、ユーザに対して必要なさまざまな情報を表示する。入力装置 2 20は、ユーザが指によって操作するジョイスティック型の入力装置であって、上、左、 下、右の各方向に圧力を加えることにより、ディスプレイ 210上に表示された項目、ォ ブジェクトを選択し、あるいは文字入力を補助するために設けられる。
操作ボタン 230は、発呼時に電話番号を入力したり、文章を入力するために設けら れた入力装置である。
[0029] 図 2は、図 1の入力装置 220の A—A'線断面図を示す。入力装置 220は可変容量 素子 30と総称される 4つの可変容量素子 30a〜30d、容量電圧変換回路 100a、 10 Ob、 DSP (Digital Signal Processor) 110を備える。本実施の形態において、容 量電圧変換回路 100a、 100bは、ひとつの半導体集積回路に集積ィ匕されている。
[0030] 可変容量素子 30a〜30dは、それぞれ入力装置 220の上下左右に対応する 4個所 に設けられる。図 2には左右に対応する 2つの可変容量素子 30a、 30bが示される。 カバー 50は、たとえばゴムやプラスチックなどの絶縁体であって、可変容量素子 30a 〜30dを覆うようにして設けられる。ユーザが指によりカバー 50を押圧すると、カバー 50の押圧された個所の下に設置された可変容量素子 30に圧力が加えられる。
[0031] 可変容量素子 30は、対向して設けられた 2枚の電極を備えた電極対である。この 電極対は、キャパシタ構造を有しており、電極対の面積および電極間距離に応じた 静電容量を有している。この可変容量素子 30は、上方力も押圧されることにより 2枚 の電極間の間隙が変化し、静電容量の値が変化する。
[0032] V、ま、ユーザが右方向にカバー 50を押圧すると、可変容量素子 30bの静電容量が 増加する。一方、押圧された方向と逆側の可変容量素子 30aの静電容量は変化しな い。
容量電圧変換回路 100aは、互いに逆方向に配置された可変容量素子 30a、 30b の静電容量の差を検出することによって、左右 、ずれの方向に押圧されたかを検出 する。容量電圧変換回路 100aは、左右いずれの方向にどの程度の強さで押圧され たかをデジタルデータ Dxとして後段の DSP110へ出力する。 DSP110は、携帯電 話端末 200全体を統括的に制御するデジタル回路である。
[0033] 同様にして、容量電圧変換回路 100bは、可変容量素子 30c、 30dを一組のキャパ シタ対として、 2つの静電容量の差を検出することによって、上下いずれの方向にど の程度の強さで押圧されたかを検出し、デジタルデータ Dyとして DSP110へと出力 する。
DSP110は、容量電圧変換回路 100a、 100bから出力されるデジタルデータ Dx、 Dyを合成し、ユーザが 360度のどの方向に押圧したかを計算する。
[0034] 容量電圧変換回路 100a、 100bは同様の構成となっているため、以下、容量電圧 変換回路 100aを例に説明する。
図 3は、本実施の形態に係る容量電圧変換回路 100aの構成を示す回路図である 容量電圧変換回路 100aは、入出力端子として第 1検出端子 102、第 2検出端子 1 04、出力端子 106を備える。容量電圧変換回路 100aは、第 1検出端子 102に接続 される第 1キャパシタと、第 2検出端子 104に接続される第 2キャパシタの静電容量の 差を電圧に変換し、出力端子 106から DSP110へと出力する。
本実施の形態においては、第 1キャパシタ、第 2キャパシタとして、可変容量素子 30 a、 30bが接続されている。
[0035] 容量電圧変換回路 100aは、第 1電圧印加部 10、第 2電圧印加部 12、第 1サンプ ルホールド回路 14、第 2サンプルホールド回路 16、増幅部 20、処理部 22、キャパシ タ C12、第 1スィッチ SW1、第 2スィッチ SW2を備える。本実施の形態において、第 1 スィッチ SW1から第 6スィッチ SW6は、トランジスタを用いたトランスファーゲートによ り構成される c
[0036] この容量電圧変換回路 100aは、後述するように第 1状態と第 2状態を繰り返しなが ら、第 1キャパシタ、第 2キャパシタの静電容量の差を電圧に変換する。
第 1電圧印加部 10は、第 1キャパシタとして接続された可変容量素子 30aに、所定 の電圧を印加する回路であり、第 1制御信号 SIG1がハイレベルの間、入力された第 1駆動電圧 Vdrvlを出力し、第 1制御信号 SIG1がローレベルの間、出力端子をハイ インピーダンスとする。第 1駆動電圧 Vdrvは、第 1状態において、所定の第 1固定電 圧となり、第 2状態においては、第 1固定電圧より低い第 2固定電圧に切り替わる。本 実施の形態において、第 1固定電圧は、電源電圧 Vddに、第 2固定電圧は接地電圧 0Vに設定される。
[0037] 第 2電圧印加部 12は、第 2キャパシタとして接続された可変容量素子 30bに、所定 の電圧を印加する回路であり、第 2制御信号 SIG2がハイレベルの間、入力された第 2駆動電圧 Vdrv2を出力し、第 2制御信号 SIG2がローレベルの間、出力端子をハイ インピーダンスとする。第 2駆動電圧 Vdrvは、第 1状態において、第 2固定電圧の接 地電圧 OVとなり、第 2状態においては、第 1固定電圧の電源電圧 Vddとなる。
[0038] すなわち、可変容量素子 30aには、第 1電圧印加部 10によって、第 1状態において 、第 1固定電圧が印加され、第 2状態において第 2固定電圧が印加される一方、可変 容量素子 30bには、第 2電圧印加部 12によって、第 1状態において、第 2固定電圧 が印加され、第 2状態において第 1固定電圧が印加される。このように、第 1検出端子 102、第 2検出端子 104に接続される第 1キャパシタ、第 2キャパシタに相当する可変 容量素子 30a、 30bには、第 1、第 2状態において高低が逆となる電圧が印加される
[0039] 可変容量素子 30a、 30bが接続される第 1検出端子 102、第 2検出端子 104間には 、第 1スィッチ SW1、第 2スィッチ SW2が設けられる。第 1スィッチ SW1、第 2スィッチ SW2がともにオンすると、第 1、第 2キャパシタの一端同士が互いに接続される。その 結果、可変容量素子 30a、 30bに蓄えられた電荷が 2つの容量間で転送され、第 1、 第 2キャパシタに現れる電圧が平均される。
[0040] 第 1サンプルホールド回路 14は、第 1状態において、第 1、第 2キャパシタである可 変容量素子 30a、 30bそれぞれに現れる電圧 Vxl、 Vx2を平均し、第 1検出電圧 Vd etlとして保持する。
第 1サンプルホールド回路 14は、第 3スィッチ SW3、第 4スィッチ SW4、キャパシタ C10を含み、第 3スィッチ SW3がオンすると電圧 Vxl、 Vx2の平均電圧が、第 1検出 電圧 Vdetlとしてサンプリングされ、第 3スィッチ SW3がオフすると、第 1検出電圧 Vd etlが保持される。
[0041] また、第 2サンプルホールド回路 16は、第 2状態において、第 1、第 2キャパシタで ある可変容量素子 30a、 30bそれぞれに現れる電圧 Vxl、 Vx2を平均し、第 2検出 電圧 Vdet2として保持する。第 2サンプルホールド回路 16の構成は第 1サンプルホ 一ルド回路 14と同様である。
[0042] 増幅部 20は、第 1検出電圧 Vdetlと、第 2検出電圧 Vdet2が入力され、 2つの電圧 を差動増幅する差動増幅器である。増幅部 20の差動入力端子間には、キャパシタ C 12が設けられている。増幅部 20により増幅された電圧は、処理部 22へと入力される 処理部 22は、増幅部 20から出力された検出電圧 Vdetをアナログデジタル変換し、 所定の信号処理を行った後、デジタルデータ Dxとして出力端子 106から出力する。
[0043] 以上のように構成された容量電圧変換回路 100aの動作について説明する。図 4は 、容量電圧変換回路 100aの動作波形図である。図 4の各波形図は、上から、第 1駆 動電圧 Vdrvl、第 2駆動電圧 Vdrv2、第 1制御信号 SIG1、第 2制御信号 SIG2、第 1 スィッチ SW1から第 6スィッチ SW6のオンオフ状態を示している。図 4において、第 1 スィッチ SW1から第 6スィッチ SW6は、ハイレベルがオンに、ローレベルがオフに対 応する。図 4において、時刻 TO〜時刻 T2までが第 1状態、時刻 T2〜時刻 T4までが 第 2状態を表す。
[0044] 第 1状態の時刻 T0〜T2の期間、第 1電圧印加部 10に入力される第 1駆動電圧 Vd rvlは電源電圧 Vddであり、第 2電圧印加部 12に入力される第 2駆動電圧 Vdrv2は 接地電圧 0Vである。
時刻 TO〜時刻 T1の間、第 1制御信号 SIG1、第 2制御信号 SIG2はいずれもハイ レベルとなる。その結果、可変容量素子 30aは、第 1駆動電圧 Vdrvl =Vddで充電 され、可変容量素子 30bは、第 2駆動電圧 Vdrv2 = 0Vで充電される。この充電の結 果、可変容量素子 30a、 30bに現れる電圧はそれぞれ Vxl =Vdd、 Vx2 = 0Vとなる
[0045] 時刻 T1に第 1制御信号 SIG1、第 2制御信号 SIG2がローレベルとなると、可変容 量素子 30a、 30bへの電圧印加が停止される。この状態において、可変容量素子 30 aの静電容量を Cxl、可変容量素子 30bの静電容量を Cx2とすると、それぞれの可 変容量素子 30には、 Ql = Cxl XVdd、 Q2 = Cx2 X 0の電荷が蓄えられている。
[0046] 次に、第 1スィッチ SW1、第 2スィッチ SW2がオンし、可変容量素子 30a、可変容 量素子 30b間で蓄えられた電荷が転送され、各可変容量素子 30に現れる電圧 Vxl 、 Vx2が平均化される。その結果、平均化された電圧 Vxは、 Vx= (Q1 + Q2) / (C xl + Cx2) =Cxl XVdd/ (Cxl + Cx2)となる。 第 1スィッチ SW1、第 2スィッチ SW2と同時に第 3スィッチ SW3がオンとなり、第 1サ ンプルホールド回路 14は、平均化された電圧 Vxを第 1検出電圧 Vdetlとしてサンプ ルホールドする。
[0047] 時刻 T2に第 2状態に遷移する。第 2状態の時刻 T2〜T4の期間、第 1電圧印加部 10に入力される第 1駆動電圧 Vdrvlは接地電圧 OVであり、第 2電圧印加部 12に入 力される第 2駆動電圧 Vdrv2は電源電圧 Vddである。
時刻 T2〜時刻 T3の間、第 1制御信号 SIG1、第 2制御信号 SIG2は再びノ、ィレべ ルとなる。その結果、可変容量素子 30aは、第 1駆動電圧 Vdrvl =OVで充電され、 可変容量素子 30bは、第 2駆動電圧 Vdrv2=Vddで充電される。この充電の結果、 可変容量素子 30a、 30b〖こ現れる電圧はそれぞれ Vxl = 0、 Vx2=Vddとなる。
[0048] 時刻 T3に第 1制御信号 SIG1、第 2制御信号 SIG2がローレベルとなると、可変容 量素子 30a、 30bへの電圧印加が停止される。この状態において、それぞれの可変 容量素子 30には、 Ql = Cxl X OV、 Q2 = Cx2 XVddの電荷が蓄えられている。
[0049] 次に、第 1スィッチ SW1、第 2スィッチ SW2がオンし、可変容量素子 30a、可変容 量素子 30b間で、蓄えられた電荷が転送され、各可変容量素子 30に現れる電圧 Vx 1、 Vx2が平均化される。その結果、平均化された電圧 Vxは、 Vx= (Ql + Q2) / ( Cxi + Cx2) = Cx2 X Vdd/ (Cxi + Cx2)となる。
第 1スィッチ SW1、第 2スィッチ SW2と同時に第 5スィッチ SW5がオンとなり、第 2サ ンプルホールド回路 16は、平均化された電圧 Vxを第 2検出電圧 Vdet2としてサンプ ルホールドする。
[0050] 時刻 T4に、第 4スィッチ SW4、第 6スィッチ SW6がオンすると、第 1サンプルホール ド回路 14、第 2サンプルホールド回路 16はそれぞれサンプルホールドした第 1検出 電圧 Vdetl、第 2検出電圧 Vdet2を増幅部 20へと出力する。
この第 1検出電圧 Vdetl、第 2検出電圧 Vdet2は、増幅部 20によって差動増幅さ れる。増幅部 20の差動増幅利得を Avとすると、増幅部 20の出力電圧 Voutは、 Vou t=AvX (Vdetl -Vdet2) =AvVdd- (Cxi— Cx2) / (Cxl + Cx2)となる。 時刻 T5に再び第 1状態へ戻り、同様の動作によって再度、容量電圧変換を行う。
[0051] 増幅部 20の出力電圧 Voutは、第 1検出端子 102、第 2検出端子 104に接続され た第 1、第 2キャパシタの静電容量の差を増幅したものとなっている。このように、本実 施の形態に係る容量電圧変換回路 100aによれば、 2つの静電容量の差を増幅して 検出することができる。
いま、可変容量素子 30a、 30bの押圧される前の静電容量を Cxとする。ユーザが、 カバー 50を左方向に押圧した場合、可変容量素子 30bが初期値のまま可変容量素 子 30aの静電容量のみ増加する。可変容量素子 30aの静電容量の変化分を Δ Cxと 書くと、 Cxl = Cx+ A Cxで与えられる。
[0052] これを上記出力電圧 Voutを与える式に代入すると、 Vout=AvVdd- Δ Cx/ (C xl + Cx2)が得られる。この値は、可変容量素子 30aの静電容量の変化 A Cx、すな わち、電極間距離の変化量に比例しているため、ユーザによってカバー 50に、どの 程度の圧力が印加されたかを検出することができる。
図 2の容量電圧変換回路 100bは、同様にして、上下方向に配置された可変容量 素子 30c、 30dの静電容量の差を検出する。
[0053] このように、本実施の形態に係る容量電圧変換回路 100a、 100bを用いた入力装 置 220によれば、左右上下のいずれの方向に、どの程度の圧力で押圧されたかを高 感度に検出することができ、操作性を高めた入力装置を提供することができる。また、 増幅部 20の増幅率 Avを高く設定することにより、検出感度は増加するため、わずか な静電容量変化でも検出することが可能となる。その結果、可変容量素子 30a〜30 dの電極面積を小さくすることができ、携帯電話端末 200の小型化に資することにな る。
[0054] (第 2の実施の形態）
第 1の実施の形態では、 4つの可変容量素子 30a〜30dを上下方向と左右方向の 2組に分け、それぞれのキャパシタ対の静電容量の差分を検出する場合につ!ヽて説 明した。このような入力装置 220においては、可変容量素子 30a〜30d全体を押圧し た場合に、可変容量素子 30a、 30b、あるいは可変容量素子 30c、 30dの静電容量 が同じように変化するため、各可変容量素子 30ごとの押圧状態を検出することができ ない。これに対し、第 2の実施の形態では、可変容量素子 30a〜30dの静電容量の 変化を独立に検出可能な入力装置 220について説明する。 図 5は、第 2の実施の形態に係る入力装置 220の構成を示す。本実施の形態に係 る入力装置 220は、可変容量素子 30a〜30d、参照キヤノ ンタ 32a〜32d、容量電 圧変換回路 100a〜100d、 DSP110を含む。
可変容量素子 30a〜30dは、図 2に示した第 1の実施の形態に係る入力装置 220 と同様に、それぞれ入力装置 220の上下左右に対応する 4個所に設けられる。図 5 には左右に対応する 2つの可変容量素子 30a、 30bが示される。
[0055] 参照キャパシタ 32a〜32dは、各可変容量素子 30a〜30dごとに設けられる。参照 キャパシタ 32a〜32dは、静電容量が固定されており、カバー 50がいずれの方向に 押圧されても、静電容量が変化しない構造となっている。参照キャパシタ 32a〜32d の静電容量は、可変容量素子 30a〜30dの初期状態、すなわち押圧前における静 電容量と等しく設定されて！ヽる。
[0056] 可変容量素子 30aと参照キャパシタ 32aは、キャパシタ対 300aを構成する。容量電 圧変換回路 100aは、このキャパシタ対 300aの静電容量の差を検出する。同様に、 可変容量素子 30bと参照キャパシタ 32bはキャパシタ対 300bを、可変容量素子 30c と参照キャパシタ 32cはキャパシタ対 300cを、可変容量素子 30dと参照キャパシタ 3 2dはキャパシタ対 300dを構成し、容量電圧変換回路 100b〜100dは、それぞれ、 キャパシタ対 300b〜300dの静電容量の差を検出する。
[0057] 参照キャパシタ 32a〜32dの静電容量は固定され、参照キャパシタ 32と可変容量 素子 30の初期状態の静電容量は等しいため、本実施の形態に係る容量電圧変換 回路 100により検出された静電容量の差は、各可変容量素子 30ごとの静電容量の 変位量、すなわちユーザによる押圧の程度を検出したものに他ならない。
容量電圧変換回路 100a〜： LOOdは、検出した静電容量の変位量をデジタルデー タ Dxl、 Dx2、 Dyl、 Dy2として DSP110へと出力する。
容量電圧変換回路 100a〜： LOOdの構成および動作は、第 1の実施の形態に係る 容量電圧変換回路 100と同様である。
[0058] 本実施の形態に係る入力装置 220によれば、可変容量素子 30a〜30dと、参照キ ャパシタ 32a〜32dとの静電容量の差を検出するため、左方向、右方向、上方向、下 方向に対する押圧の程度を独立にデジタルデータ Dxl、 Dx2、 Dyl、 Dy2として取 得することができる。その結果、たとえばユーザがカバー 50全体を押し下げ、可変容 量素子 30a〜30dが同時に変化した状態を検出することができる。
[0059] このように入力装置 220を構成することにより、たとえば DSP110は、可変容量素子 30a〜30dが同程度に押し下げられた場合、入力装置 220による入力を確定するタリ ックに割り当てるなど、様々な処理を行うことができる。
[0060] (第 3の実施の形態）
第 3の実施の形態に係る入力装置は、タツチパッド型の入力装置である。 図 6は、第 3の実施の形態に係る入力装置 222のキャパシタ対の配置を示す図であ る。本実施の形態に係る入力装置 222は、マトリクス状に配置された複数のキャパシ タ対 300を含む。各キャパシタ対 300は、第 2の実施の形態に係る入力装置 220と同 様に、可変容量素子 30と、参照キャパシタ 32を含んでいる。各キャパシタ対 300の 上面には、図 5の入力装置 220と同様に図示しな!、カバー 50が設けられる。
[0061] 各キャパシタ対 300には、図示しない複数の容量電圧変換回路 100が接続されて いる。各容量電圧変換回路 100は、接続されたキャパシタ対 300に含まれる可変容 量素子 30と参照キャパシタ 32の静電容量の差を検出する。
ユーザの指が、カバー 50の何れかの個所に接触すると、その接触した個所のキヤ パシタ対 300に含まれる可変容量素子 30が押圧される。容量電圧変換回路 100は、 キャパシタ対 300ごとの押圧の程度を検出する。
[0062] 本実施の形態に係る入力装置 222によれば、各可変容量素子 30の静電容量の変 化を高感度で検出することができるため、ユーザによっていずれの可変容量素子 30 が押圧されて!/、る力にカ卩えて、どの程度の強さで押圧されて 、る力も検出することが できる。
また、本実施の形態に係る入力装置 222では、容量電圧変換回路 100の静電容 量の変化量の検出感度が高いため、各可変容量素子 30のサイズ、すなわち電極対 の面積を小さくすることができる。
[0063] この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せに いろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当 業者に理解されるところである。 [0064] 実施の形態においては、容量電圧変換回路 100を静電容量の変化を利用した入 力装置に適用した場合について説明したが、容量電圧変換回路 100の用途はこれ に限定されるものではない。たとえば、キャパシタ型マイクロフォンなど、ダイァフラム 電極とバックプレート電極によってキャパシタが形成され、音圧によりキャパシタの静 電容量が変化するようなマイクロフォンに適用することができる。
また、容量電圧変換回路 100は非常に小さな静電容量の変化を増幅して検出する ことができるため、その他の様々なアプリケーションに用いることができる。
[0065] 実施の形態においては、容量電圧変換回路 100はひとつの半導体集積回路上に 一体集積化される場合について説明したがこれには限定されず、各回路ブロックを チップ部品やディスクリート素子を用いて構成してもよ!/、。 V、ずれのブロックを集積す るかは、採用する半導体製造プロセスや要求されるコスト、特性などに応じて決定す ればよい。
[0066] 実施の形態に係る入力装置は、実施の形態で説明した携帯電話端末の他、パーソ ナルコンピュータ、 PDA (Personal Digital Assistance)、デジタルスチルカメラ、 CDプレイヤなどのリモコンなど、さまざまな入力装置を備える電子機器に用いること ができる。
産業上の利用可能性
[0067] 本発明に係る容量電圧変換回路は、高感度な入力装置に利用することができる。

Claims

請求の範囲
[1] 第 1キャパシタと第 2キャパシタの静電容量の差を電圧に変換する容量電圧変換回 路であって、
前記第 1キャパシタに、第 1状態において所定の第 1固定電圧を印加し、第 2状態 において前記第 1固定電圧より低い第 2固定電圧を印加する第 1電圧印加部と、 前記第 2キャパシタに、前記第 1状態において前記第 2固定電圧を印加し、前記第 2状態において前記第 1固定電圧を印加する第 2電圧印加部と、
前記第 1状態にて前記第 1、第 2キャパシタに現れる電圧を平均し、第 1検出電圧と して保持する第 1サンプルホールド回路と、
前記第 2状態にて前記第 1、第 2キャパシタに現れる電圧を平均し、第 2検出電圧と して保持する第 2サンプルホールド回路と、
前記第 1検出電圧と、前記第 2検出電圧の電位差を増幅する増幅部と、 を備えることを特徴とする容量電圧変換回路。
[2] 前記増幅部は、前記第 1検出電圧と、前記第 2検出電圧が入力された差動増幅器 であることを特徴とする請求項 1に記載の容量電圧変換回路。
[3] 前記第 1、第 2サンプルホールド回路は、前記第 1、第 2キャパシタの一端同士を接 続することにより、前記第 1、第 2キャパシタに現れる電圧を平均することを特徴とする 請求項 1に記載の容量電圧変換回路。
[4] 前記第 2固定電圧は、接地電圧であることを特徴とする請求項 1に記載の容量電圧 変換回路。
[5] ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項 1から 4の いずれかに記載の容量電圧変換回路。
[6] 対向して設けられた 2つの電極を含み、外部力もの押圧によって 2つの電極間距離 が変化することにより静電容量が変化する第 1、第 2の電極対と、
前記第 1、第 2の電極対をそれぞれ前記第 1、第 2キャパシタとして、静電容量の差 を電圧に変換する請求項 1から 4のいずれかに記載の容量電圧変換回路と、を備え ることを特徴とする入力装置。
[7] 対向して設けられた 2つの電極を含み、外部力もの押圧によって 2つの電極間距離 が変化することにより静電容量が変化する第 1、第 2、第 3、第 4の電極対と、 前記第 1、第 2の電極対をそれぞれ前記第 1、第 2キャパシタとして、静電容量の差 を電圧に変換する請求項 1から 4のいずれかに記載の第 1の容量電圧変換回路と、 前記第 3、第 4の電極対をそれぞれ前記第 1、第 2キャパシタとして、静電容量の差 を電圧に変換する請求項 1から 4のいずれかに記載の第 2の容量電圧変換回路と、 前記第 1から第 4の電極対を覆うように設けられ、外部から押圧可能に構成された力 バーと、を備え、
前記第 1から第 4の電極対は、それぞれ上下左右に対応した 4個所に配置したこと を特徴とする入力装置。
[8] 対向して設けられた 2つの電極を含み、外部力もの押圧によって 2つの電極間距離 が変化することにより静電容量が変化する複数の電極対と、
前記複数の電極対ごとに設けられ、静電容量が固定された複数の参照キャパシタ と、
互いに対応付けられた前記電極対と前記参照キャパシタを含むキャパシタ対ごとに 設けられ、前記電極対および前記参照キャパシタをそれぞれ前記第 1、第 2キャパシ タとして、
2つの静電容量の差を電圧に変換する請求項 1から 4のいずれかに記載の複数の容 量電圧変換回路と、
を備えることを特徴とする入力装置。
[9] 前記電極対と前記参照キャパシタを含むキャパシタ対は 4対設けられ、それぞれの キャパシタ対は、上下左右に対応した 4個所に配置され、
前記 4対のキャパシタ対を覆うように設けられ、外部力 押圧可能に構成されたカバ 一を更に備えることを特徴とする請求項 8に記載の入力装置。
[10] 前記電極対と前記参照キャパシタを含むキャパシタ対は、マトリクス状に配置され、 前記複数のキャパシタ対を覆うように設けれられ、外部から押圧可能に構成された カバーを更に備えることを特徴とする請求項 8に記載の入力装置。
[11] 請求項 8に記載の入力装置を備えることを特徴とする電子機器。
[12] 第 1キャパシタを第 1固定電圧で充電し、第 2キャパシタを第 2固定電圧で充電する 第 1ステップと、
前記第 1ステップにおいて、前記第 1、第 2キャパシタに現れる電圧を平均し、第 1 検出電圧としてホールドするステップと、
前記第 1キャパシタを前記第 2固定電圧で充電し、前記第 2キャパシタを第 1固定電 圧で充電する第 2ステップと、
前記第 2ステップにおいて、前記第 1、第 2キャパシタに現れる電圧を平均し、第 2 検出電圧としてホールドするステップと、
前記第 1検出電圧と前記第 2検出電圧の差を増幅するステップと、
を備えることを特徴とする容量電圧変換方法。
[13] 前記第 1、第 2キャパシタに現れる電圧の平均は、 2つのキャパシタに充電された電 荷を平均することにより行うことを特徴とする請求項 12に記載の容量電圧変換方法。
[14] 前記第 2固定電圧は、接地電圧であることを特徴とする請求項 12に記載の容量電 圧変換方法。
PCT/JP2006/304469 2005-03-08 2006-03-08 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法 WO2006095768A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/908,256 US20090051656A1 (en) 2005-03-08 2006-03-08 Capacitance/voltage converting circuit, input apparatus using the same, electronic device, and capacitance/voltage converting method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005063512A JP4566030B2 (ja) 2005-03-08 2005-03-08 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法
JP2005-063512 2005-03-08

Publications (1)

Publication Number Publication Date
WO2006095768A1 true WO2006095768A1 (ja) 2006-09-14

Family

ID=36953362

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304469 WO2006095768A1 (ja) 2005-03-08 2006-03-08 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法

Country Status (3)

Country Link
US (1) US20090051656A1 (ja)
JP (1) JP4566030B2 (ja)
WO (1) WO2006095768A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052700A1 (en) * 2008-09-03 2010-03-04 Rohm Co., Ltd. Capacitive sensor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043096A (zh) * 2009-10-15 2011-05-04 瑞鼎科技股份有限公司 电容值测量电路与电容值测量方法
JP2011191183A (ja) * 2010-03-15 2011-09-29 Alps Electric Co Ltd 容量検出装置
JP5622596B2 (ja) * 2011-01-13 2014-11-12 アルプス電気株式会社 容量検出装置
JP2013134212A (ja) * 2011-12-27 2013-07-08 Horiba Stec Co Ltd 静電容量型測定装置
US9213344B2 (en) * 2012-08-20 2015-12-15 Semiconductor Components Industries, Llc Ripple suppressor circuit and method therefor
JP6653899B1 (ja) 2018-05-08 2020-02-26 株式会社エヌエフ回路設計ブロック 静電容量測定回路及び静電容量変位計

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214035A (ja) * 1998-11-16 2000-08-04 Toyota Central Res & Dev Lab Inc 静電容量型圧力センサおよびその製造方法
JP2004304942A (ja) * 2003-03-31 2004-10-28 Olympus Corp アクチュエータ及びアクチュエータ駆動方法並びにアクチュエータシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09243397A (ja) * 1996-03-11 1997-09-19 Yamatake Honeywell Co Ltd 計測量差検出装置
JP3732919B2 (ja) * 1996-12-19 2006-01-11 トヨタ自動車株式会社 静電容量式角度検出装置
FR2798791B1 (fr) * 1999-09-17 2001-12-07 Thomson Csf Convertisseur numerique-analogique en courant
JP2001221700A (ja) * 2000-02-08 2001-08-17 Nitta Ind Corp 静電容量式センサ
US6809529B2 (en) * 2001-08-10 2004-10-26 Wacoh Corporation Force detector
US7466307B2 (en) * 2002-04-11 2008-12-16 Synaptics Incorporated Closed-loop sensor on a solid-state object position detector
JP2004219089A (ja) * 2003-01-09 2004-08-05 Kura Gijutsu Kenkyusho:Kk 回路素子の定数及び定数差検出回路及びそれを用いた位置検出装置及び導体の欠陥或いは有無の識別検査装置及びトルクセンサ
EP1548409A1 (en) * 2003-12-23 2005-06-29 Dialog Semiconductor GmbH Differential capacitance measurement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214035A (ja) * 1998-11-16 2000-08-04 Toyota Central Res & Dev Lab Inc 静電容量型圧力センサおよびその製造方法
JP2004304942A (ja) * 2003-03-31 2004-10-28 Olympus Corp アクチュエータ及びアクチュエータ駆動方法並びにアクチュエータシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052700A1 (en) * 2008-09-03 2010-03-04 Rohm Co., Ltd. Capacitive sensor
CN101666832A (zh) * 2008-09-03 2010-03-10 罗姆股份有限公司 静电电容传感器及其控制方法、检测电路、输入装置

Also Published As

Publication number Publication date
US20090051656A1 (en) 2009-02-26
JP2006253764A (ja) 2006-09-21
JP4566030B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
US10641805B2 (en) Capacitance detection method and capacitance detection apparatus using the same
US8619057B2 (en) Signal processing circuit for electrostatic capacitor type touch sensor
WO2006095768A1 (ja) 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法
US8384400B2 (en) Capacitance measurement circuit and method therefor
JP5411670B2 (ja) 静電容量型タッチパネルの信号処理回路
US10788380B2 (en) Apparatus for detecting capacitance, electronic device and apparatus for detecting force
JP4533801B2 (ja) 抵抗型センサ
CN111164557B (zh) 电容检测电路、触控芯片及电子设备
TWI437471B (zh) 差動輸入裝置之訊號雜訊比提升架構
JP2010061405A (ja) 静電容量センサ、その検出回路、入力装置および容量センサの制御方法
US20120062464A1 (en) Touch sensor
KR101444580B1 (ko) 정전용량 감지 장치 및 터치 스크린 장치
CN107449810B (zh) 电容测定电路、使用了它的输入装置、电子设备
JP2018537141A (ja) コモンモード抑圧の指紋感知装置
CN111600590B (zh) 电容检测电路和触控芯片
TW201028908A (en) Signal processing device for touch panel
US8878812B2 (en) Signal processing circuit for electrostatic capacity type touch sensor
US9116588B2 (en) Signal processing circuit of touch screen
JP6510343B2 (ja) 容量測定回路、それを用いた入力装置、電子機器
CN112313611B (zh) 一种电容检测电路、电容检测方法、触控芯片以及电子设备
CN107526993A (zh) 电容式指纹传感器
JP6576128B2 (ja) 容量測定回路、それを用いた入力装置、電子機器、ならびに容量測定方法
EP3694006B1 (en) Input device
US8035439B2 (en) Multi-channel integrator
JP2013080290A (ja) タッチセンサの信号処理回路、およびタッチセンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11908256

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06715389

Country of ref document: EP

Kind code of ref document: A1