JP5622596B2 - 容量検出装置 - Google Patents

容量検出装置 Download PDF

Info

Publication number
JP5622596B2
JP5622596B2 JP2011004552A JP2011004552A JP5622596B2 JP 5622596 B2 JP5622596 B2 JP 5622596B2 JP 2011004552 A JP2011004552 A JP 2011004552A JP 2011004552 A JP2011004552 A JP 2011004552A JP 5622596 B2 JP5622596 B2 JP 5622596B2
Authority
JP
Japan
Prior art keywords
capacitance
charge
capacitance element
adjustment
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011004552A
Other languages
English (en)
Other versions
JP2012145468A (ja
Inventor
隼一郎 尾屋
隼一郎 尾屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2011004552A priority Critical patent/JP5622596B2/ja
Priority to CN201210000835.8A priority patent/CN102590635B/zh
Priority to US13/347,346 priority patent/US8624608B2/en
Publication of JP2012145468A publication Critical patent/JP2012145468A/ja
Application granted granted Critical
Publication of JP5622596B2 publication Critical patent/JP5622596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96Touch switches
    • H03K2217/9607Capacitive touch switches
    • H03K2217/96071Capacitive touch switches characterised by the detection principle
    • H03K2217/960725Charge-transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Description

本発明は、静電容量式センサで検出される微小な静電容量の変化を電荷に変換して積分器へ転送する過程でオフセット調整する容量検出装置に関する。
従来、静電容量式センサで微小な静電容量の変化を検出し、検出した静電容量の変化分を電荷読取機構で電荷に変換し、電荷読取機構で読み取った電荷を積分器へ転送して積分することで電圧信号に変換する容量検出装置がある。電荷読取機構が静電容量式センサから読み取って積分器へ転送する電荷には、本来の検出対象容量以外の容量成分(以下、「オフセット」という)が含まれている。電荷読取機構から積分器へ電荷を転送する過程でオフセットを除去することが望ましい。
電荷読取機構から積分器へ電荷を転送するラインに電荷引き抜き(又は注入)のためのオフセット調整回路を設けることができる。オフセット調整回路は、一端が電荷を転送する電荷転送ラインに接続され、他端から駆動パルスを印加可能な可変容量素子を備える。積分動作(電荷読取機構から積分器への電荷転送)に同期して、積分1回ごとに駆動パルスを加えて転送電荷からオフセット相当の電荷を引き抜いている。オフセット調整回路に備える可変容量素子の分解能は、可変容量素子を構成する複数の調整用容量素子の合成容量で決まる。調整用容量素子の数を選択して可変容量素子で合成容量に相当する電荷をオフセットとして引き抜いている。
特開2007−3300号公報
しかしながら、可変容量素子を構成する個々のコンデンサは、半導体プロセスの制約により小容量化には限界がある。このため、オフセット調整回路が1回の積分動作で可変容量素子で引き抜く(又は注入)容量の精度にも限界があり、必ずしも十分な分解能を実現できなかった。
本発明は、かかる点に鑑みてなされたものであり、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供することを目的とする。
本発明の容量検出装置は、周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、前記オフセット調整回路は、複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でM回繰り返しオフセット除去する間に前記調整用容量素子でN回(M>N;M、Nは自然数)だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする。
この構成によれば、可変容量素子でM回繰り返しオフセット除去する間に調整用容量素子でN回だけオフセット除去するように調整用容量素子を駆動するので、仮に調整用容量素子の容量値を半導体プロセス上の最小値Cminとすれば、オフセット調整回路で擬似的にCmin×(N/M)の分解能を実現できる。
本発明によれば、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供できる。
本発明の実施の形態に係る容量検出装置の概略図である。 実施の形態において連続積分回数MをM=5とした場合のタイミング図である。 可変容量素子だけでオフセット調整する場合の比較例を示す図である。 自己容量方式の静電容量センサに適合した容量検出装置の詳細ブロック図である。 図4に示す容量検出装置のタイミング図である。 相互容量方式の静電容量センサに適合した容量検出装置の詳細ブロック図である。 図6に示す容量検出装置のタイミング図である。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は実施の形態に係る容量検出装置の概略図である。本実施の形態に係る容量検出装置10は、静電容量式センサ11で検出された静電容量(電荷)を読み取る電荷読取機構12と、電荷読取機構12で読み取られた電荷を積分して電圧信号に変換する積分器13と、電荷読取機構12から積分器13へ転送される電荷からオフセットを除去するオフセット調整回路14と、積分器13の出力する電圧信号をデジタル信号に変換するA/D変換器15と、オフセット調整を含む装置全体の動作を制御する制御回路16とを備える。
静電容量式センサ11は、センサ容量Csを構成するセンサ電極の周囲の状況によって静電容量が変化する。例えば、静電容量式センサ11をタッチパネルのセンサに適用した場合には、操作者の指の接近に応じて静電容量が変化する。
オフセット調整回路14は、最小容量Cminの調整用容量素子C1,C2,C3を並列接続した可変容量素子21と、調整用容量素子C1,C2,C3の一端と電荷転送ラインL1との間を独立にON/OFFするスイッチSW1,SW2,SW3と、可変容量素子21を構成する各調整用容量素子C1,C2,C3の他端に対して並列に駆動パルスを印加するパルス発生源22と、可変容量素子21に対して並列に接続された最小容量Cminからなる1つの調整用容量素子23と、調整用容量素子23に対して駆動パルスを印加するパルス発生源24とを備えている。オフセット調整回路14を構成する調整用容量素子C1,C2,C3と調整用容量素子23とは同一の集積回路内に形成されている。最小容量Cminは半導体プロセス上の制約を考慮して実現可能な最小容量であってもよい。
制御回路16は、電荷読取機構12で読み取られた電荷をM回連続して積分器13へ転送し、M回にN回だけリセット信号をアクティブにして積分器13をリセットする。このとき、制御回路16は、電荷読取機構12から積分器13への電荷転送に同期して1回の積分毎に駆動パルスが可変容量素子21へ印加されるようにパルス発生源22を制御し、かつ、M回の連続積分の過程でN回(N回は0回から(M−1)回)だけ駆動パルスが調整用容量素子23へ印加されるようにパルス発生源24を制御する。M>Nであり、M、Nは自然数である。M回の連続積分(電荷転送)において、可変容量素子21に設定された容量値で毎回(M回)引き抜き(又は注入)が行われるが、調整用容量素子23の最小容量CminはN回だけ引き抜く(又は注入)ように制御される。これは、擬似的に最小容量CminはN/Mの容量値でオフセット調整していることになる。例えば、M=16、N=1とすれば、16回の連続積分動作中(可変容量素子21に対して16個の駆動パルスを発生)に調整用容量素子23に対して1回だけ駆動パルスを発生させる。最小容量Cmin=100fFであれば、100fF×1/16=6.25fFの分解能を得たことに相当する。
次に、以上のように構成された本実施の形態の動作について説明する。
図2は連続積分回数MをM=5とした場合のタイミング図を示している。制御回路16は、静電容量式センサ11に対する駆動パルスを生成するパルス発生源16に対して所定周期でタイミング信号(A:図2(a))を供給すると共に、電荷読取機構12に対しても電荷転送のための制御信号を供給する。このとき、タイミング信号(A)と同一タイミングで可変容量素子21のパルス発生源22に対してタイミング信号(B:図2(b))を供給する。駆動パルスを5パルス供給した後に、A/D変換器15に対して読み取りトリガ(H:図2(h))が与えられ、A/D変換器15が積分器13の積分出力を読み取った後、積分器13に対してリセット信号(G:図2(g))が供給される。そして、制御回路16は、5回の連続積分中の1回だけ、調整用容量素子23のパルス発生源24に対してタイミング信号(C:図2(c))を供給している。
図2に示すように、電荷読取機構12がタイミング信号(A)に同期して電荷転送し(D:図2(d))、電荷転送に同期して、可変容量素子21のパルス発生源22にタイミング信号(B)が与えられるので、電荷転送の度(1回の積分毎)に、可変容量素子21を構成する調整用容量素子C1〜C3のうちONしているスイッチ(SW1〜SW3)を介して電荷転送ラインL1に接続されている調整用容量素子に電荷が引き抜かれる(又は注入)。図2(e)(図1中のE)における2番目から5番目の信号波形が可変容量素子21だけで電荷引き抜きした電荷に相当する。図2に示す例では、5回の連続積分のうち初回の積分に供される転送電荷に対して、タイミング信号(C)によって調整用容量素子23に駆動パルスが与えられて最小容量Cminが引き抜かれる。これにより、オフセット調整回路14では、擬似的にCmin/5の分解能を実現している。図2(e)に示す波線部分はCmin/5の分解能によっても僅かに残るオフセット誤差を示している。
積分器13は、Cmin/5の分解能でオフセット調整された転送電荷を積分して積分値を電圧信号(F:図2(f))として出力している。電圧信号(F)には破線で示すように僅かにオフセット誤差が含まれている。A/D変換器15は、積分器13の5回目の積分値である電圧信号(F)を取り込んでデジタル信号に変換し、後段の処理回路(不図示)へ出力している。
図3は可変容量素子21だけでオフセット調整する場合の比較例である。同図(a)(b)(d)〜(h)は、図2(a)(b)(d)〜(h)の信号波形に対応する。
同図に示すように、可変容量素子21だけでオフセット調整する場合、最小容量Cminよりも高い分解能が得られないので、転送電荷から可変容量素子21で電荷を引き抜く度にオフセット誤差が生じる。このオフセット誤差は積分器13がリセットされるまで積分の度に累積され、積分器13の5回目の積分値である電圧信号(F:図2(f))には大きなオフセット誤差が生じる。
以上のように、本実施の形態によれば、オフセット調整回路14において、可変容量素子21と並列に最小容量Cminからなる調整用容量素子23を設け、可変容量素子21ではM回の積分回数のうち全ての積分動作に同期して電荷を引き抜くが、調整用容量素子23ではM回の積分回数のうちN回(M>N)だけ最小容量Cminでの電荷の引き抜きを行うので、オフセット調整回路14で擬似的にCmin×(N/M)の分解能を実現できる。
次に、自己容量方式又は相互容量方式の静電容量センサに適合した容量検出装置の詳細構成について説明する。自己容量方式は、自己容量(センサ電極とGND間容量)を検出対象とする。相互容量方式は、2つのセンサ電極間に形成される相互容量、又は基準電極と2つのセンサ電極の間に形成される相互容量の差として定義される容量を検出対象とする。
図4は自己容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図1に示す容量検出装置と同一であり、電荷読取機構12が自己容量方式の静電容量センサに適合した回路構成となっている。
自己容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Csと固定容量である参照容量Crefとで構成されている。自己容量方式の場合、センサ容量Cs及び参照容量Crefのそれぞれの一端はグランドに接続される。センサ容量Cs及び参照容量Crefの他端にはスイッチSW00を介して電圧Vddで充電可能であり、センサ容量Cs及び参照容量CrefはスイッチSW11によってリセットされる。センサ容量Cs及び参照容量CrefはスイッチSW2を介して電荷読取機構12内の再分配容量Cpm、Cnmの一端に接続されている。再分配容量Cpm、CnmにはスイッチSW12を介して電圧Vddで充電可能に構成されており、スイッチSW01によってリセット可能に構成されている。再分配容量Cpm、CnmはスイッチSW3を介してクロススイッチXSWの入力端に接続されている。クロススイッチXSWの一方の入力端には、オフセット調整回路14における可変容量素子21_p及び調整用容量23_pが並列に接続されている。また、クロススイッチXSWの他方の入力端には、オフセット調整回路14における可変容量素子21_n及び調整用容量23_nが並列に接続されている。オフセット調整回路14は、図1に示す回路構成と基本的に同じであるが、差動回路構成に対応して電荷転送ラインLp、Lnの双方の極性に対応してオフセット調整回路が設けられている。なお、電荷転送ラインLp、LnにはスイッチSW20を介して電圧Vdd/2が印加される。クロススイッチXSWの出力端に積分器13が接続されている。
図5は上記容量検出装置のタイミングチャートである。同図では、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷引き抜き(負極性側では注入)を行う。なお、1回の積分の都度、可変容量素子21_p/21_nによる電荷引き抜き(負極性側では注入)を行う。
積分器13がリセットされるのと同時に、スイッチSW00/SW01がONすることにより、センサ容量Cs及び参照容量Crefが電圧Vddで充電され、再分配容量Cpm、Cnmがリセットされる。スイッチSW00/SW01をOFFした後、スイッチSW2/SW20をONする。スイッチSW2をONすることにより、センサ容量Csの電荷が再分配容量Cpmへ分配されると共に、参照容量Crefの電荷が再分配容量Cnmへ分配される。また、スイッチSW20をONすることにより、電荷転送ラインLp,Lnに固定電圧Vdd/2が印加される。スイッチSW2/SW20をOFFするタイミングで、スイッチSW3をONして再分配容量Cpm、Cnmと積分器13とを接続すると共に、それまでハイレベル状態にあった駆動パルスBCDP0/BCDN0、BCDP1/BCDN1を立ち下げる。駆動パルスBCDP0/BCDN0を立ち下げ時の立ち下げパルスが、可変容量素子21_p/21_nに与えられる駆動パルスとなり、駆動パルスBCDP1/BCDN1を立ち下げ時の立ち下げパルスが、調整用容量23_p/23_nに与えられる駆動パルスとなる。スイッチSW3をONするタイミングでクロススイッチXSWはパラレル接続に設定される。この結果、センサ容量Cs側の電荷が分配された再分配容量Cpmの電荷が電荷転送ラインLpを経由して積分器13の一方の入力端子(正極側)へ入力される。また、参照容量Cref側の電荷が分配された再分配容量Cnmの電荷が電荷転送ラインLnを経由して積分器13の他方の入力端子(負極側)へ入力される。このとき、可変容量素子21_p/21_n及び調整用容量23_p/23_nには共に駆動パルスが与えられているので、可変容量素子21_p/21_n及び調整用容量23_p/23_nのそれぞれにおいて電荷の引き抜き(又は注入)が行われる。
次に、スイッチSW3がOFFしてからスイッチSW11/SW12がONする。スイッチSW11をONすることにより、センサ容量Cs及び参照容量Crefがリセットされ、スイッチSW12をONすることにより、再分配容量Cpm、Cnmが電圧Vddで充電される。スイッチSW11/SW12をOFFした後、スイッチSW2/SW20をオンする。スイッチSW2をONすることにより、電圧Vddで充電された再分配容量Cpm、Cnmとリセットされたセンサ容量Cs及び参照容量Crefとの間で電荷の再分配が行われる。スイッチSW2をOFFした後、スイッチSW3をONすると共に、駆動パルスBCDP0/BCDN0だけを立ち上げる。スイッチSW3をONすることにより、クロス状態に設定されているクロススイッチXSWを経由して再分配容量Cpm、Cnmの電荷が積分器13に前回とは逆極性で転送される。このとき、駆動パルスBCDP0/BCDN0を立ち上げる時の立ち上げパルスが、可変容量素子21_p/21_nに与えられる駆動パルスとなり、可変容量素子21_p/21_nだけによるオフセット調整(電荷の引き抜く/注入)が行われる。以降、同様にして駆動パルスBCDP0/BCDN0の立ち上がり/立ち下りエッジで3回、4回と積分が繰り返され、そのたびに可変容量素子21_p/21_nだけによるオフセット調整が行われる。そして、最初から数えて5回目の積分では、駆動パルスBCDP0/BCDN0とBCDP1/BCDN1とが同時に立ち下げられる。これにより、駆動パルスBCDP0/BCDN0の立下りエッジで生成される駆動パルスにて可変容量素子21_p/21_nによる電荷引き抜き/注入が行われ、BCDP1/BCDN1の立下りエッジで生成される駆動パルスにて調整用容量23_p/23_nにおいて電荷の引き抜き/注入が行われる。
以上のように、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷の引き抜き/注入を行うので、オフセット調整回路14で擬似的にCmin×(1/5)の分解能を実現できる。
図6は相互容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図1に示す容量検出装置と同一であり、電荷読取機構12が相互容量方式の静電容量センサに適合した回路構成となっている。
相互容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Csと固定容量である参照容量Crefとで構成されている。相互容量方式の場合、センサ容量Cs及び参照容量Crefのそれぞれの一端は電源電圧Vdd/2側となり、他端には駆動パルスSDRVを供給可能に構成されている。センサ容量Csと再分配容量Cpmとの間はスイッチSW13pで接続され、参照容量Crefと再分配容量Cnmとの間はスイッチSW13nで接続されている。センサ容量Csの一方の端子に対してスイッチSW02p、SW13pを介して電圧Vdd/2が印加される。また、参照容量Crefの一方の端子に対してスイッチSW02n、SW13nを介して電圧Vdd/2が印加される。その他の構成は図4に示す容量検出装置と同様である。
図7は上記容量検出装置のタイミングチャートである。同図では、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷引き抜き(負極性側では注入)を行う。なお、1回の積分の都度、可変容量素子21_p/21_nによる電荷引き抜き(負極性側では注入)を行う。
積分器13がリセットされるのと同時に、スイッチSW02p/SW02nがONすることにより、再分配容量Cpm、Cnmが電圧Vdd/2で充電される。その後、スイッチSW02p/SW02nをOFFするのに同期して、スイッチSW13p、13n、20をONすると共に、駆動パルスSDRVを立ち上げる。駆動パルスSDRVの立ち上がりエッジによってセンサ容量Cs及び参照容量Crefの容量に対応した電荷が再分配容量Cpm、Cnmへ分配される。次に、スイッチSW13p、13n、20をOFFしたら、スイッチSW3をONするとともに、それまでハイレベルに維持されていた駆動パルスBCDP0/BCDN0、BCDP1/BCDN1を立ち下げる。駆動パルスBCDP0/BCDN0の立ち下げエッジによって可変容量素子21_p/21_nに与えられる駆動パルスとなり、駆動パルスBCDP1/BCDN1の立ち下げエッジが調整用容量23_p/23_nに与えられる駆動パルスとなる。スイッチSW3をONするタイミングでクロススイッチXSWはパラレル接続に設定される。この結果、センサ容量Cs側の電荷が分配された再分配容量Cpmの電荷が電荷転送ラインLpを経由して積分器13の一方の入力端子(正極側)へ入力される。また、参照容量Cref側の電荷が分配された再分配容量Cnmの電荷が電荷転送ラインLnを経由して積分器13の他方の入力端子(負極側)へ入力される。このとき、可変容量素子21_p/21_n及び調整用容量23_p/23_nには共に駆動パルスが与えられているので、可変容量素子21_p/21_n及び調整用容量23_p/23_nのそれぞれにおいて電荷の引き抜き(又は注入)が行われる。
次に、再びスイッチSW02p、SW02nをONすると、再分配容量Cpm、Cnmが電圧Vdd/2で充電される。その後、スイッチSW02p/SW02nをOFFするのに同期して、スイッチSW13p、13n、20をONすると共に、駆動パルスSDRVを立ち下げる。駆動パルスSDRVの立ち下がりエッジによってセンサ容量Cs及び参照容量Crefの容量に対応した電荷が再分配容量Cpm、Cnmへ分配される。次に、スイッチSW13p、13n、20をOFFしたら、スイッチSW3をONするとともに、それまでローレベルに維持されていた駆動パルスBCDP0/BCDN0を立ち上げる。駆動パルスBCDP0/BCDN0の立ち上がりエッジが可変容量素子21_p/21_nに与えられる駆動パルスとなる。駆動パルスBCDP1/BCDN1は変化させないので、調整用容量23_p/23_nは駆動されない。スイッチSW3をONするタイミングでクロススイッチXSWはクロス接続に設定される。この結果、センサ容量Cs側の電荷が分配された再分配容量Cpmの電荷が積分器13の他方の入力端子(負極側)へ入力され、参照容量Cref側の電荷が分配された再分配容量Cnmの電荷が積分器13の一方の入力端子(正極側)へ入力される。このとき、可変容量素子21_p/21_nだけに駆動パルスが与えられているので、可変容量素子21_p/21_nだけによる電荷の引き抜き(又は注入)が行われる。以降、同様にして駆動パルスBCDP0/BCDN0の立ち上がり/立ち下りエッジで3回、4回と積分が繰り返され、そのたびに可変容量素子21_p/21_nだけによるオフセット調整が行われる。そして、最初から数えて5回目の積分では、駆動パルスBCDP0/BCDN0とBCDP1/BCDN1とが同時に立ち下げられる。これにより、駆動パルスBCDP0/BCDN0の立下りエッジで生成される駆動パルスにて可変容量素子21_p/21_nによる電荷引き抜き/注入が行われ、BCDP1/BCDN1の立下りエッジで生成される駆動パルスにて調整用容量23_p/23_nにおいて電荷の引き抜き/注入が行われる。
以上のように、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷の引き抜き/注入を行うので、オフセット調整回路14で擬似的にCmin×(1/5)の分解能を実現できる。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている回路構成については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更可能である。その他、本発明の目的を逸脱しない限りにおいて適宜変更実施可能である。
本発明は、タッチセンサ等の静電容量センサの容量検出装置に適用可能である。
10 容量検出装置
11 静電容量式センサ
12 電荷読取機構
13 積分器
14 オフセット調整回路
15 A/D変換器
16 制御回路
21 可変容量素子
22 パルス発生源
23 調整用容量素子
24 パルス発生源

Claims (3)

  1. 周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、
    前記オフセット調整回路は、
    複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、
    前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、
    前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でM回繰り返しオフセット除去する間に前記調整用容量素子でN回(M>N;M、Nは自然数)だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする容量検出装置。
  2. 前記可変容量素子と前記調整用容量素子は1つの集積回路内に形成されたことを特徴とする請求項1記載の容量検出装置。
  3. 予め、前記可変容量素子によるオフセット誤差を前記調整用容量素子で吸収するように前記可変容量素子の駆動回数Mと前記調整用容量素子の駆動回数Nとが決定されていることを特徴とする請求項1又は請求項2記載の容量検出装置。
JP2011004552A 2011-01-13 2011-01-13 容量検出装置 Active JP5622596B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011004552A JP5622596B2 (ja) 2011-01-13 2011-01-13 容量検出装置
CN201210000835.8A CN102590635B (zh) 2011-01-13 2012-01-04 电容检测装置
US13/347,346 US8624608B2 (en) 2011-01-13 2012-01-10 Capacitance detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011004552A JP5622596B2 (ja) 2011-01-13 2011-01-13 容量検出装置

Publications (2)

Publication Number Publication Date
JP2012145468A JP2012145468A (ja) 2012-08-02
JP5622596B2 true JP5622596B2 (ja) 2014-11-12

Family

ID=46479556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011004552A Active JP5622596B2 (ja) 2011-01-13 2011-01-13 容量検出装置

Country Status (3)

Country Link
US (1) US8624608B2 (ja)
JP (1) JP5622596B2 (ja)
CN (1) CN102590635B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810263B1 (en) * 2013-03-12 2014-08-19 Cypress Semiconductor Corporation Adaptive resolution circuit
CN103714330B (zh) * 2014-01-06 2017-12-19 苏州迈瑞微电子有限公司 电容指纹传感器
JP6240530B2 (ja) * 2014-02-21 2017-11-29 株式会社ワコム 信号処理回路、信号処理方法、位置検出装置及び電子機器
FR3027716B1 (fr) * 2014-10-28 2017-10-06 Continental Automotive France Capteur de detection de la presence d'un utilisateur pour le deverrouillage d'un acces a un vehicule
EP3252581A4 (en) * 2016-04-01 2018-04-18 Shenzhen Goodix Technology Co., Ltd. Integrator circuit and signal processing module
DE102018107478A1 (de) * 2017-09-14 2019-03-14 Huf Hülsbeck & Fürst Gmbh & Co. Kg Verfahren und Auswertesystem zur Auswertung eines kapazitiven Sensors bei einem Fahrzeug
CN108828322B (zh) * 2018-05-09 2024-02-06 江苏电子信息职业学院 一种小容量电容高速检测电路
CN112313611B (zh) * 2019-05-28 2024-03-19 深圳市汇顶科技股份有限公司 一种电容检测电路、电容检测方法、触控芯片以及电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682399B2 (ja) * 1986-01-17 1994-10-19 株式会社日立製作所 積分回路
JPH076939B2 (ja) * 1986-12-24 1995-01-30 健蔵 渡辺 容量型センサの信号処理回路
JPH0786947A (ja) * 1993-09-09 1995-03-31 Hitachi Ltd A/d変換器
US5606320A (en) * 1994-12-06 1997-02-25 Pacesetter Inc. Method and apparatus for micropower analog-to-digital conversion in an implantable medical device
JP4352562B2 (ja) * 2000-03-02 2009-10-28 株式会社デンソー 信号処理装置
JP2003028607A (ja) * 2001-07-12 2003-01-29 Sony Corp 静電容量検出装置およびこれを用いた指紋照合装置
JP4036798B2 (ja) * 2003-07-29 2008-01-23 アルプス電気株式会社 容量検出回路および検出方法並びに指紋センサ
JP2005140657A (ja) * 2003-11-07 2005-06-02 Denso Corp 静電容量型センサの容量変化検出回路
EP1548409A1 (en) * 2003-12-23 2005-06-29 Dialog Semiconductor GmbH Differential capacitance measurement
JP4481806B2 (ja) * 2004-12-03 2010-06-16 アルプス電気株式会社 容量検出型センサ
JP4566030B2 (ja) * 2005-03-08 2010-10-20 ローム株式会社 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法
JP4376212B2 (ja) 2005-06-22 2009-12-02 富士通マイクロエレクトロニクス株式会社 容量値変化検出装置、および容量値変化検出方法
US20080122457A1 (en) * 2006-11-28 2008-05-29 Kabushiki Kaisha Toshiba Capacitance difference detecting circuit
JP4997447B2 (ja) * 2007-11-08 2012-08-08 国立大学法人東京工業大学 可変容量計測装置及び可変容量計測方法
TWI361280B (en) * 2008-07-18 2012-04-01 Raydium Semiconductor Corp Evaluation circuit for capacitance and method thereof
WO2010045662A2 (en) * 2008-10-15 2010-04-22 Azoteq (Pty) Ltd Parasitic capacitance cancellation in capacitive measurement applications
TWI381173B (zh) * 2008-10-29 2013-01-01 Raydium Semiconductor Corp 電容量測電路及其電容量測方法
TWI420826B (zh) * 2010-04-09 2013-12-21 Memsor Corp 具有校正機制之電容式感測器及電容偵測方法
US8599167B2 (en) * 2010-04-22 2013-12-03 Maxim Integrated Products, Inc. Method and apparatus for improving dynamic range of a touchscreen controller

Also Published As

Publication number Publication date
JP2012145468A (ja) 2012-08-02
CN102590635B (zh) 2014-07-02
CN102590635A (zh) 2012-07-18
US8624608B2 (en) 2014-01-07
US20120182028A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
JP5622596B2 (ja) 容量検出装置
US7830158B2 (en) Time-sloped capacitance measuring circuits and methods
US8035622B2 (en) SAR ADC with dynamic input scaling and offset adjustment
CN105183248B (zh) 电容检测电路、触摸检测电路和具备该电路的半导体集成电路
US9791986B2 (en) Touch display device for controlling offset capacitance calibration
KR100991130B1 (ko) 터치 패널 구동 장치
US9727164B2 (en) Touch detecting circuit and semiconductor integrated circuit using the same
KR101239844B1 (ko) 터치 감지 장치
US9811219B2 (en) Touch panel control circuit and semiconductor integrated circuit using the same
TWI456474B (zh) 用於高系統抗擾性之低電壓電容式觸控螢幕電荷採集及讀出系統、電路及方法
CN102486709A (zh) 不用面板重置的电容性触摸屏的信号获取
JP2015501038A (ja) 容量センサインタフェース及び方法
CN102207804A (zh) 电容式感测模拟前端
KR20180065971A (ko) 정전용량식 지문 센서
JP5952398B2 (ja) 容量性タッチパネルを感知及びスキャンするための方法及び装置
KR20150123488A (ko) 터치 감지 장치
JP2019002923A (ja) 容量性加速度センサーのためのインタフェース回路
WO2015115264A1 (ja) Cv変換回路
KR101535131B1 (ko) 터치패널 구동장치에서의 전원잡음 제거 장치 및 방법
CN107563315B (zh) 透明面板指纹识别装置及指纹识别器
Choi et al. Improved SNR, on-chip differentially modulated TISM signaling in HV DMOS process for mutual capacitance fingerprint sensor
US20140125613A1 (en) Touch detection device, display device, and touch detection method
CN104197922A (zh) 陀螺仪双相采样前端放大器及陀螺仪信号采样控制方法
KR20150114163A (ko) 터치스크린 컨트롤러
WO2011152743A3 (en) Method and apparatus for conversion of portion of electric charge to digital word

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R150 Certificate of patent or registration of utility model

Ref document number: 5622596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350