WO2006090507A1 - 昇降圧レギュレータ回路及びこれを用いた液晶表示装置 - Google Patents

昇降圧レギュレータ回路及びこれを用いた液晶表示装置 Download PDF

Info

Publication number
WO2006090507A1
WO2006090507A1 PCT/JP2005/019363 JP2005019363W WO2006090507A1 WO 2006090507 A1 WO2006090507 A1 WO 2006090507A1 JP 2005019363 W JP2005019363 W JP 2005019363W WO 2006090507 A1 WO2006090507 A1 WO 2006090507A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch means
switch
voltage application
voltage
output voltage
Prior art date
Application number
PCT/JP2005/019363
Other languages
English (en)
French (fr)
Inventor
Mikiya Doi
Kenichi Nakata
Original Assignee
Rohm Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd filed Critical Rohm Co., Ltd
Priority to US11/816,201 priority Critical patent/US7768214B2/en
Publication of WO2006090507A1 publication Critical patent/WO2006090507A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/04—Regulating voltage or current wherein the variable is ac
    • G05F3/06—Regulating voltage or current wherein the variable is ac using combinations of saturated and unsaturated inductive devices, e.g. combined with resonant circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • the present invention relates to a step-up / down regulator circuit that generates a desired output voltage by stepping up or down an input voltage, and a liquid crystal display device using the same.
  • FIG. 6 is a circuit diagram showing a conventional example of a step-up / down regulator circuit.
  • the conventional buck-boost regulator circuit has a switch control circuit al, a step-down switch a2, an inductor a3, diodes a4 and a5, a smoothing capacitor a6, and a step-up switch a7.
  • the input voltage Vin from the DC power source a8 is stepped up or down to generate a desired output voltage Vout, and the output voltage Vout is supplied to the load a9.
  • the switch control circuit al detects the output voltage Vout and turns on the boost switch a7 when the boost operation is required. Turns off and boosts the output voltage Vout to the desired value.
  • the step-down switch a2 is always on.
  • the step-down switch a2 is turned on and off to step down the output voltage Vout to the desired value.
  • the step-up switch a7 is always off.
  • step-up / step-down regulator circuits such as a chuck circuit, a zeta circuit, or a sepic circuit are known (FIGS. 7 (a) to (c)). See).
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-180072
  • the conventional step-up / step-down operation is performed by appropriately switching between the step-up / step-down regulator circuit and the step-down regulator circuit provided separately. Unlike the configuration, it is possible to easily switch the buck-boost operation without lowering the output voltage Vout, undershooting, overshooting, or oscillation due to a transient phenomenon at the time of circuit switching, improving the transient response and consuming It is possible to reduce current and improve efficiency.
  • the waveform of the switch voltage Vsw appearing at one end of the inductor a3 is a state in which a rectangular wave shape appears continuously as shown in FIG. 8 (a).
  • (So-called continuous mode) is ideal, but when the load is light or no load, the output current decreases and the coil current IL is reduced as a whole.
  • Fig. 8 (b) ringing occurs.
  • waveform disturbance so-called discontinuous mode. If such a discontinuous mode is entered, unnecessary ringing noise will be superimposed in the period when the switch should be turned off, which may cause malfunction in the switching control and may cause the output voltage to become unstable.
  • each of the conventional step-up / step-down regulator circuits shown in FIGS. 7 (a) to 7 (c) has a configuration that requires a capacitor Cb as an energy storage element in addition to the smoothing capacitor Ca. Therefore, there has been a problem that the circuit scale becomes unnecessarily large during the integration.
  • the present invention provides a step-up / step-down regulator circuit capable of easily and appropriately switching a step-up / step-down operation with a simple configuration, and a liquid crystal display device using the same.
  • the purpose is to provide.
  • a step-up / down regulator circuit includes a first switch means having one end connected to an input voltage application end; and one end connected to the other end of the first switch means.
  • An inductor having one end connected to the other end of the inductor, the other end connected to a reference voltage application end, and a control end connected to the other end of the first switch means
  • a first diode having a force sword connected to the other end of the first switch means and an anode connected to the reference voltage application end; an anode connected to the other end of the inductor, and a force sword connected to the output voltage application end
  • a second diode connected to the output voltage a capacitor having one end connected to the output voltage application terminal and the other end connected to the reference voltage application terminal; a feedback voltage generation means for generating a feedback voltage according to the output voltage Error amplification means for amplifying and outputting a difference between the feedback voltage and a predetermined reference voltage; and switch control means for performing opening /
  • the step-up / step-down regulator circuit also having the first constituent force may be configured to use field effect transistors as the first and second switch means (second configuration). By adopting such a configuration, it is possible to increase the voltage conversion efficiency as compared with a configuration using a bipolar transistor or the like as the first and second switch means.
  • step-up / step-down regulator circuit also having the first constituent force, the first switch means, the error amplifying means, and the switch control means are packaged in a semiconductor integrated circuit device, and other circuits
  • the component may be a configuration externally attached to the semiconductor integrated circuit device (third configuration). With such a configuration, a power supply control IC of a general step-down regulator circuit can be used as it is as a semiconductor integrated circuit device.
  • the step-up / down regulator circuit includes a first switch means having one end connected to the input voltage application end; an inductor connected to the other end of the first switch means; A second switch means connected to the other end of the inductor, the other end connected to the reference voltage application end, and a control end connected to the other end of the first switch means; one end connected to the other end of the first switch means Switch means connected to the reference voltage application terminal and having the other end connected to the reference voltage application end, the third switch means having a current allowable amount smaller than that of the first switch means; and the force sword is the first A first diode connected to the other end of the switch means and having an anode connected to the reference voltage application end; an anode connected to the other end of the inductor; A second diode connected to the output voltage application terminal; one end connected to the output voltage application terminal and the other end connected to the reference voltage application terminal; and generating a feedback voltage according to the output voltage Feedback voltage generating means for performing amplification of
  • the step-up / down regulator circuit includes a first switch means having one end connected to the input voltage application end; an inductor connected to the other end of the first switch means; A second switch means connected to the other end of the inductor, the other end connected to the reference voltage application end, and a control end connected to the other end of the first switch means; one end connected to the other end of the first switch means A third switch means connected at the other end to the reference voltage application end; a diode connected to the other end of the inductor; a force sword connected to the output voltage application end; A capacitor connected to the output voltage application terminal and the other end connected to the reference voltage application terminal; a feedback voltage generation means for generating a feedback voltage according to the output voltage; and the feedback voltage and a predetermined reference voltage Error that amplifies and outputs the difference A difference amplifying means; and a switch control means for controlling the opening and closing of the third switch means in a complementary manner, while controlling the opening and closing of the first switch means so
  • the step-up / down regulator circuit includes a first switch means having one end connected to the input voltage application end; an inductor connected to the other end of the first switch means; A second switch means connected to the other end of the inductor, the other end connected to the reference voltage application end, and a control end connected to the other end of the first switch means; one end connected to the other end of the first switch means Third switch means connected and connected at the other end to the reference voltage application terminal; and fourth switch means connected at one end to the other end of the inductor and connected at the other end to the output voltage application terminal.
  • a capacitor having one end connected to the output voltage application terminal and the other end connected to the reference voltage application terminal; and a feedback voltage generator for generating a feedback voltage corresponding to the output voltage
  • An error amplifying means for amplifying and outputting a difference between the feedback voltage and a predetermined reference voltage
  • Switch control means for performing opening / closing control of the third switch means and the fourth switch means in a complementary manner, while performing opening / closing control of the first switch means so that the output of the error amplification means becomes small; And a configuration (sixth configuration) that generates a desired output voltage by stepping up or down the input voltage.
  • a liquid crystal display device includes a DC power supply, a DCZDC converter as output conversion means of the DC power supply, and a liquid crystal display panel driven by an output voltage of the DCZDC converter.
  • the DCZDC converter is configured to include a step-up / step-down regulator circuit having any one of the first to sixth constituent forces (seventh configuration). With this configuration, the DC / DC converter can always obtain the desired output voltage regardless of whether the input voltage from the DC power supply is higher or lower than the desired output voltage. It is possible to stabilize the display operation in the liquid crystal display panel.
  • the buck-boost regulator circuit and the liquid crystal display device using the same have a simple configuration, but are different from a method of using a plurality of switch means while adjusting timing.
  • the switching of the step-up / step-down operation can be performed easily and appropriately with only the switching operation of one switch means, and the input voltage is always higher or lower than the desired output voltage. An output voltage can be obtained.
  • FIG. 1 is a block diagram showing a configuration example of a liquid crystal display device according to the present invention.
  • FIG. 2 is a circuit diagram showing a first embodiment of a DCZDC converter 2.
  • FIG. 3 is a circuit diagram showing a second embodiment of the DCZDC converter 2.
  • FIG. 4 is a circuit diagram showing a third embodiment of the DCZDC converter 2.
  • FIG. 5 is a circuit diagram showing a fourth embodiment of the DCZDC converter 2.
  • FIG. 6 is a circuit diagram showing a conventional example of a step-up / down regulator circuit.
  • FIG. 7 is a circuit diagram showing another conventional example of a step-up / down regulator circuit.
  • FIG. 8 is a diagram for explaining the occurrence of ringing at light load.
  • a DCZDC converter mounted on a liquid crystal display device that converts the output voltage of a DC power source to generate drive voltages for each part of the device (particularly TFT [Thin Film Transistor] liquid crystal panel).
  • TFT Thin Film Transistor
  • FIG. 1 is a block diagram showing a configuration example of a liquid crystal display device according to the present invention (particularly, a power supply system portion for a TFT liquid crystal panel).
  • the liquid crystal display device according to the present embodiment includes a DC power source 1 serving as a device power source, a DCZDC converter 2 serving as an output conversion unit of the DC power source 1, and a TFT serving as a display unit of the liquid crystal display device. And a liquid crystal panel 3.
  • the DCZDC converter 2 generates a desired output voltage Vout from the input voltage Vin applied from the DC power supply 1 and supplies the output voltage Vout to the TFT liquid crystal panel 3.
  • FIG. 2 is a circuit diagram (partly including a block diagram) showing the first embodiment of the DCZDC converter 2.
  • the DC / DC converter 2 of this embodiment includes N-channel MOS [Metal-Oxide-Silicon] field effect transistors Nl, N2, an inductor (coil) L1, diodes Dl, D2, and a smoothing capacitor.
  • C1 resistors Rl and R2, an error amplifier ERR, a DC voltage source E1, and a switch control circuit CTRL.
  • the transistor Nl, the error amplifier ERR, the DC voltage source El, and the switch control circuit CTRL are all included in the silicon monolithic semiconductor integrated circuit device IC1.
  • the other circuit components are packaged and externally attached to the semiconductor integrated circuit device IC1.
  • a power supply control IC of a general step-down regulator circuit can be used as it is as the semiconductor integrated circuit device IC1.
  • the semiconductor integrated circuit device IC1 incorporates various protection circuits (such as a low input malfunction prevention circuit, a thermal protection circuit, an overcurrent protection circuit, and a short circuit protection circuit). Since these circuits are not directly related to the present invention, their illustration and detailed description are omitted. Further, the configuration of the present invention is not limited to this, and the circuit components externally attached in this figure may be appropriately integrated in the semiconductor integrated circuit device IC1.
  • the drain of the transistor N1 is connected to the input voltage application terminal (the power supply output terminal of the DC power supply 1) via the input terminal T1 of the semiconductor integrated circuit device IC1, and the input voltage Vin is connected to the drain. Is applied.
  • the source of the transistor N1 is connected to one end of the inductor L1, the gate of the transistor N2, and the diode via the output terminal T2 of the semiconductor integrated circuit device IC1. Connected to the power sword of Dl! The anode of diode D1 is grounded!
  • the drain of the transistor N2 is connected to the other end of the inductor L1 and the anode of the diode D2.
  • the source of transistor N2 is grounded.
  • the cathode of the diode D2 is connected to the output voltage application terminal (the power supply input terminal of the TFT liquid crystal panel 3), while being grounded via the smoothing capacitor C1, and a series connection circuit comprising resistors Rl and R2 ( It is also grounded via a feedback voltage generation circuit that generates a feedback voltage Vfb according to the output voltage Vout.
  • the connection node of the resistors Rl and R2 serving as the output terminal of the feedback voltage Vfb is connected to the inverting input terminal (one) of the error amplifier ERR via the feedback terminal T3 of the semiconductor integrated circuit device IC1.
  • the non-inverting input terminal (+) of the error amplifier ERR is connected to the positive terminal of the DC voltage source E1 (such as a band gap power supply circuit), and the target value of the output voltage Vout is set to the non-inverting input terminal (+). Reference voltage Vref for setting is applied.
  • the negative terminal of the DC voltage source E1 is grounded.
  • the output terminal of the error amplifier ERR is connected to the error signal input terminal of the switch control circuit CTRL.
  • the control signal output terminal of the switch control circuit CTRL is connected to the gate of transistor N 1!
  • the error amplifier ERR amplifies and outputs the difference between the feedback voltage Vfb and the reference voltage Vref, and the switch control circuit CTRL generates an error so as to reach a predetermined voltage. Open / close control of transistor N1 is performed so that the output of amplifier ERR becomes small.
  • the transistor when the transistor is turned off (opened), the electric energy accumulated therein is discharged through the path i2 by the back electromotive voltage generated in the inductor L1, and the transistor The gate potential of N2 becomes a negative potential. Therefore, the transistor N 2 is also turned off (opened) after the transistor N 1, and the current flowing through the path i 2 also flows into the TFT liquid crystal panel 3 as well as the output voltage application terminal, and the ground terminal via the smoothing capacitor C 1. Flows into the capacitor and charges the smoothing capacitor C1.
  • one end of the DCZDC converter 2 is connected to the input voltage application end (transistor N1); one end is connected to the other end of the first switch means.
  • 1 Switch means N1 is connected to the other end of the diode N1 and the anode is grounded; the anode is connected to the other end of the inductor L1 and the force sword is connected to the output voltage application terminal D2; one end is output A capacitor C1 connected to the voltage application terminal and grounded at the other end; feedback voltage generating means (resistors Rl and R2) for generating a feedback voltage Vfb corresponding to the output voltage Vout; and a reference to the feedback voltage Vfb and a predetermined reference Output by amplifying the difference from the voltage V
  • the drive duty ratio is reduced to a value smaller than 1 during step-down operation, and conversely, the drive duty ratio is increased to a value greater than 1 during step-up operation.
  • the step-up / step-down operation can be switched easily and appropriately.
  • the desired output voltage Vout is always maintained regardless of whether the input voltage Vin from the DC power source 1 is higher or lower than the desired output voltage Vou. Be able to get. Therefore, for example, the desired value of the output voltage Vout is 16 [V]. On the other hand, even if the input voltage Vin fluctuates in the range of 6 to 18 [V], the desired output voltage can be obtained. It becomes possible to plan.
  • the DCZDC converter 2 of the present embodiment is configured to use field effect transistors Nl and N2 as the first and second switch means. With such a configuration, it is possible to increase the voltage conversion efficiency as compared with a configuration using bipolar transistors or the like as the first and second switch means.
  • the configuration of the present invention is not limited to this, and as the first and second switch means, a neuropolar transistor or the like may be used.
  • FIG. 3 is a circuit diagram (partly including a block diagram) showing a second embodiment of the DCZDC converter 2.
  • the DCZDC converter 2 of the present embodiment has a configuration substantially similar to that of the first embodiment described above. Therefore, the same parts as those in the first embodiment are denoted by the same reference numerals as those in FIG. 2, and the description thereof will be omitted.
  • the characteristic parts of this embodiment (addition of ringing prevention means) will be mainly described. To do.
  • the DCZDC converter 2 of the present embodiment packages an N-channel MOS field-effect transistor N3a (third switch means) in the semiconductor integrated circuit device IC1 as a ringing prevention means at light load or no load. Become.
  • the drain of the transistor N3a is connected to the source of the transistor N1.
  • the source of transistor N3a is grounded.
  • the gate of the transistor N3a is connected to the control signal output terminal of the switch control circuit CTRL.
  • the allowable current amount of the transistor N3a should be designed to the minimum necessary to draw a minute current called ringing noise so as not to cause an unnecessary increase in chip area and a decrease in conversion efficiency. That is, in the DCZDC converter 2 of the present embodiment, the allowable current amount of the transistor N3a is designed to be smaller than that of the transistor N1 that needs to pass a large current. More specifically, the gate area of the transistor N3a is designed to be 1ZN (1Z10 in this embodiment) which is the gate area of the transistor N1.
  • the switch control circuit CTRL reduces the output of the error amplifier ERR.
  • the transistor Nl is controlled to open and close, while the transistor N3a is controlled to be complementary.
  • FIG. 4 is a circuit diagram (partly including a block diagram) showing a third embodiment of the DCZDC converter 2.
  • the DCZDC converter 2 of the present embodiment has a configuration substantially similar to that of the first and second embodiments. Therefore, the same parts as those in the first and second embodiments are denoted by the same reference numerals as those in FIGS. 2 and 3, and the description thereof will be omitted.
  • the characteristic part of this embodiment (synchronous rectification of the diode D1) Therefore, we will give an important explanation.
  • the DCZDC converter 2 of the present embodiment is an N-channel MOS field-effect transistor N3b (the third channel) as a synchronous rectification unit that replaces the diode D1 and as a ringing prevention unit at light load or no load.
  • the switch means is knocked to the semiconductor integrated circuit device IC1.
  • the drain of the transistor N3b is connected to the source of the transistor N1.
  • the source of transistor N3b is grounded.
  • the gate of transistor N3b is the switch control circuit C
  • the current allowable amount of the transistor N3b is designed to be equal to that of the transistor N1. More specifically, the gate area of the transistor N3b is designed to be equal to the gate area of the transistor N1.
  • the switch control circuit CTRL controls the opening and closing of the transistor N1 so that the output of the error amplifier ERR becomes small, while performing the opening and closing control of the transistor N3b in a complementary manner.
  • the output current decreases and the coil current decreases as a whole when the load is light or no load.
  • Fig. 8 (b) even when the ringing waveform is disturbed (so-called discontinuous mode), the ringing noise can be released to the ground line via the transistor N3b. . Therefore, it is possible to avoid a malfunction in the switching control of the transistor N2 and to realize a more stable step-up / step-down operation.
  • the power loss that has occurred in the diode D1 can be suppressed compared to the second embodiment described above. It becomes possible to contribute to improvement of conversion efficiency.
  • one external diode D1 can be reduced, it is possible to contribute to the reduction of the device size.
  • FIG. 5 is a circuit diagram (partly including a block diagram) showing a fourth embodiment of the DCZDC converter 2.
  • the DCZDC converter 2 of the present embodiment has substantially the same structural power as the third embodiment described above. Therefore, the same parts as those in the third embodiment are denoted by the same reference numerals as those in FIG. 4, and the description thereof is omitted.
  • the characteristic part of the present embodiment (synchronous rectification of the diode D2) is mainly described. We will do it.
  • the DCZDC converter 2 of the present embodiment is configured by externally attaching an N-channel MOS field effect transistor N4 (fourth switch means) to the semiconductor integrated circuit device IC1 as a synchronous rectifying means replacing the diode D2. .
  • the source of 4 is connected to the output voltage application terminal.
  • the gate of the transistor N4 is connected to the control signal output terminal of the switch control circuit CTRL via the control terminal T4 of the semiconductor integrated circuit device IC1.
  • the switch control circuit CTRL controls the opening and closing of the transistor N1 so that the output of the error amplifier ERR becomes small. On the other hand, it complementarily controls the opening and closing of the transistor N3b and the transistor N4. I do. [0053] As described above, if the diode D2 for backflow prevention is replaced with the transistor N4 having a smaller on-resistance, the power loss generated in the diode D2 can be suppressed as compared with the third embodiment described above. Therefore, it is possible to contribute to improving the conversion efficiency of the device.
  • the term "complementary" used in the description of the second to fourth embodiments is the case where the on-off state of the transistor N1 and the transistors N3a, N3b, and N4 is completely reversed. From the viewpoint of preventing through current, etc., the case where a predetermined delay is given to the on / off transition timing of the transistor N1 and the transistors N3a, N3b, and N4 is also included.
  • the present invention is applied to the DCZDC converter 2 that is mounted on the liquid crystal display device and converts the input voltage Vin applied from the DC power supply 1 to generate the driving voltage Vout of the TFT liquid crystal panel 3.
  • the present invention is not limited to this example, but the present invention is a step-up / down regulator that generates a desired output voltage by stepping up or down an input voltage. It can be widely applied to all circuits.
  • the present invention is a useful technique for simplifying the step-up / down regulator circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

明 細 書
昇降圧レギユレータ回路及びこれを用いた液晶表示装置
技術分野
[0001] 本発明は、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する昇降圧レ ギユレータ回路及びこれを用いた液晶表示装置に関するものである。
背景技術
[0002] 従来より、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する昇降圧レギ ユレータ回路が種々開示 *提案されている（例えば、特許文献 1を参照)。
[0003] 図 6は、昇降圧レギユレータ回路の一従来例を示す回路図である。本図に示すよう に、従来の昇降圧レギユレータ回路は、スィッチ制御回路 alと、降圧用スィッチ a2と 、インダクタ a3と、ダイオード a4、 a5と、平滑コンデンサ a6と、昇圧用スィッチ a7と、を 有して成り、直流電源 a8からの入力電圧 Vinを昇圧或いは降圧して所望の出力電圧 Voutを生成し、該出力電圧 Voutを負荷 a9に供給する構成とされていた。
[0004] より具体的に述べると、上記構成力 成る昇降圧レギユレータ回路において、スイツ チ制御回路 alは、出力電圧 Voutを検出し、昇圧動作が必要なときは、昇圧用スイツ チ a7をオン Zオフ制御し、出力電圧 Voutを所望値まで昇圧する。当該昇圧動作時 において、降圧用スィッチ a2は常時オンとされている。一方、降圧動作が必要なとき は、降圧用スィッチ a2をオン Zオフ制御し、出力電圧 Voutを所望値まで降圧する。 当該降圧動作時において、昇圧用スィッチ a7は常時オフとされている。
[0005] なお、上記構成力 成る昇降圧レギユレータ回路以外にも、従来より、チユック回路 やゼータ回路、或いは、セピック回路といった昇降圧レギユレータ回路が知られてい る（図 7 (a)〜(c)を参照)。
特許文献 1 :特開 2003— 180072号公報
発明の開示
発明が解決しょうとする課題
[0006] 確かに、上記構成力 成る昇降圧レギユレータ回路であれば、別個に設けられた昇 圧レギユレータ回路と降圧レギユレータ回路を適宜切り換えて昇降圧動作を行う従来 構成と異なり、回路切換時の過渡現象に起因する出力電圧 Voutの低下やアンダー シュート、オーバーシュート、或いは、発振を招くことなぐ容易に昇降圧動作の切換 が可能であり、過渡応答の向上、消費電流の低下、効率の向上を実現することが可 能である。
[0007] し力しながら、上記構成力も成る昇降圧レギユレータ回路では、その昇降圧動作の 切換を実現するに際して、降圧用スィッチ a2と昇圧用スィッチ a7の双方をスィッチ制 御回路 alで開閉制御せねばならず、該スィッチ制御回路 alの構成及び動作が複雑 になる、という課題があった。
[0008] また、上記構成力も成る昇降圧レギユレータ回路にぉ 、て、インダクタ a3の一端に 現れるスィッチ電圧 Vswの波形は、図 8 (a)に示す通り、矩形波形状が連続して現れ る状態 (いわゆる連続モード）が理想的であるところ、軽負荷時や無負荷時には、そ の出力電流が低下してコイル電流 ILが全体的に引き下げられ、図 8 (b)に示すように 、リンギングという波形の乱れが生じる状態 (いわゆる不連続モード）に陥るおそれが あった。このような不連続モードに陥ると、本来であればスィッチをオフすべき期間に 不要なリンギングノイズが重畳するため、そのスイッチング制御に誤動作を生じ、出力 電圧が不安定になるおそれがあった。
[0009] また、図 7 (a)〜(c)に示した従来の昇降圧レギユレータ回路は、いずれも、平滑コ ンデンサ Caに加えて、エネルギ蓄積素子としてのコンデンサ Cbを必要とする構成で あるため、その集積ィ匕に際して回路規模が不要に大きくなる、という課題を有してい た。
[0010] 本発明は、上記の問題点に鑑み、簡易な構成でありながら、容易かつ適切に、昇 降圧動作の切換を行うことが可能な昇降圧レギユレータ回路及びこれを用いた液晶 表示装置を提供することを目的とする。
課題を解決するための手段
[0011] 上記の目的を達成するために、本発明に係る昇降圧レギユレータ回路は、一端が 入力電圧印加端に接続される第 1スィッチ手段と；一端が第 1スィッチ手段の他端に 接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧 印加端に接続され、制御端が第 1スィッチ手段の他端に接続される第 2スィッチ手段 と;力ソードが第 1スィッチ手段の他端に接続され、アノードが前記基準電圧印加端に 接続される第 1ダイオードと;アノードが前記インダクタの他端に接続され、力ソードが 出力電圧印加端に接続される第 2ダイオードと;一端が前記出力電圧印加端に接続 され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰 還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分 を増幅して出力する誤差増幅手段と;前記誤差増幅手段の出力が小さくなるように第 1スィッチ手段の開閉制御を行うスィッチ制御手段と;を有して成り、入力電圧を昇圧 或いは降圧して所望の出力電圧を生成する構成 (第 1の構成）としている。このような 構成とすることにより、簡易な構成でありながら、容易かつ適切に、昇降圧動作の切 換を行うことが可能となる。
[0012] なお、上記第 1の構成力も成る昇降圧レギユレータ回路では、第 1、第 2スィッチ手 段として電界効果トランジスタを用いる構成 (第 2の構成）にするとよい。このような構 成とすることにより、第 1、第 2スィッチ手段として、ノイポーラトランジスタ等を用いる 構成と比べ、その電圧変換効率を高めることが可能となる。
[0013] また、上記第 1の構成力も成る昇降圧レギユレータ回路において、第 1スィッチ手段 、前記誤差増幅手段、及び、前記スィッチ制御手段は、半導体集積回路装置にパッ ケージングされており、その他の回路構成要素は、前記半導体集積回路装置に外付 けされている構成 (第 3の構成）にするとよい。このような構成であれば、半導体集積 回路装置として、一般的な降圧レギユレータ回路の電源制御 ICをそのまま用いること が可能となる。
[0014] また、本発明に係る昇降圧レギユレータ回路は、一端が入力電圧印加端に接続さ れる第 1スィッチ手段と；一端が第 1スィッチ手段の他端に接続されるインダクタと；一 端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端 が第 1スィッチ手段の他端に接続される第 2スィッチ手段と;一端が第 1スィッチ手段 の他端に接続され、他端が前記基準電圧印加端に接続されるスィッチ手段であって 、その電流許容量が第 1スィッチ手段のそれよりも小さく設計されている第 3スィッチ 手段と;力ソードが第 1スィッチ手段の他端に接続され、アノードが前記基準電圧印加 端に接続される第 1ダイオードと;アノードが前記インダクタの他端に接続され、カソー ドが出力電圧印加端に接続される第 2ダイオードと;一端が前記出力電圧印加端に 接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じ た帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との 差分を増幅して出力する誤差増幅手段と;前記誤差増幅手段の出力が小さくなるよう に第 1スィッチ手段の開閉制御を行う一方、これとは相補的に第 3スィッチ手段の開 閉制御を行うスィッチ制御手段と；を有して成り、入力電圧を昇圧或 、は降圧して所 望の出力電圧を生成する構成 (第 4の構成）としてもよ 、。
[0015] また、本発明に係る昇降圧レギユレータ回路は、一端が入力電圧印加端に接続さ れる第 1スィッチ手段と；一端が第 1スィッチ手段の他端に接続されるインダクタと；一 端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端 が第 1スィッチ手段の他端に接続される第 2スィッチ手段と;一端が第 1スィッチ手段 の他端に接続され、他端が前記基準電圧印加端に接続される第 3スィッチ手段と;ァ ノードが前記インダクタの他端に接続され、力ソードが出力電圧印加端に接続される ダイオードと;一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端 に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手 段と;前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と ；前記誤差増幅手段の出力が小さくなるように第 1スィッチ手段の開閉制御を行う一 方、これとは相補的に第 3スィッチ手段の開閉制御を行うスィッチ制御手段と；を有し て成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する構成 (第 5の構 成）としてもよい。
[0016] また、本発明に係る昇降圧レギユレータ回路は、一端が入力電圧印加端に接続さ れる第 1スィッチ手段と；一端が第 1スィッチ手段の他端に接続されるインダクタと；一 端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端 が第 1スィッチ手段の他端に接続される第 2スィッチ手段と;一端が第 1スィッチ手段 の他端に接続され、他端が前記基準電圧印加端に接続される第 3スィッチ手段と；一 端が前記インダクタの他端に接続され、他端が出力電圧印加端に接続される第 4ス イッチ手段と;一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端 に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手 段と;前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と
；前記誤差増幅手段の出力が小さくなるように第 1スィッチ手段の開閉制御を行う一 方、これとは相補的に第 3スィッチ手段並びに第 4スィッチ手段の開閉制御を行うスィ ツチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を 生成する構成 (第 6の構成）としてもよ 、。
[0017] 上記第 4〜第 6の構成とすることにより、簡易な構成でありながら、容易かつ適切に 、昇降圧動作の切換を行うことが可能となるほか、軽負荷時におけるリンギングを適 切に防止し、より安定した昇降圧動作を実現することが可能となる。
[0018] また、本発明に係る液晶表示装置は、直流電源と、前記直流電源の出力変換手段 である DCZDCコンバータと、前記 DCZDCコンバータの出力電圧によって駆動さ れる液晶表示パネルと、を有して成る液晶表示装置であって、前記 DCZDCコンパ ータとして、上記第 1〜第 6いずれかの構成力 成る昇降圧レギユレータ回路を備え て成る構成 (第 7の構成）としている。このような構成とすることにより、 DC/DCコンパ ータでは、直流電源からの入力電圧が所望の出力電圧よりも高いか低いかに依るこ となぐ常に所望の出力電圧を得ることができるので、液晶表示パネルにおける表示 動作の安定ィ匕を図ることが可能となる。
発明の効果
[0019] 上記したように、本発明に係る昇降圧レギユレータ回路及びこれを用いた液晶表示 装置であれば、簡易な構成でありながら、複数のスィッチ手段をタイミング調整しなが ら用いる方法と異なり、 1つのスィッチ手段の開閉動作のみで、容易かつ適切に、昇 降圧動作の切換を行うことができ、入力電圧が所望の出力電圧より高!、か低!、かに 依ることなぐ常に所望の出力電圧を得ることが可能となる。
[0020] また、軽負荷時のリンギングを適切に防止し、より安定した昇降圧動作を実現するこ とが可能となる。
図面の簡単な説明
[0021] [図 1]は、本発明に係る液晶表示装置の一構成例を示すブロック図である。
[図 2]は、 DCZDCコンバータ 2の第 1実施形態を示す回路図である。
[図 3]は、 DCZDCコンバータ 2の第 2実施形態を示す回路図である。 [図 4]は、 DCZDCコンバータ 2の第 3実施形態を示す回路図である。
[図 5]は、 DCZDCコンバータ 2の第 4実施形態を示す回路図である。
[図 6]は、昇降圧レギユレータ回路の一従来例を示す回路図である。
[図 7]は、昇降圧レギユレータ回路の別従来例を示す回路図である。
[図 8]は、軽負荷時におけるリンギング発生を説明するための図である。
符号の説明
[0022] 1 直流電源
2 DCZDCコンバータ（昇降圧レギユレータ回路）
3 TFT液晶パネル
IC1 半導体集積回路装置
CTRL スィッチ制御回路
Nl Nチャネル MOS電界効果トランジスタ（第 1スィッチ手段） N2 Nチャネル MOS電界効果トランジスタ（第 2スィッチ手段） N3a、 N3b Nチャネル MOS電界効果トランジスタ（第 3スィッチ手段） N4 Nチャネル MOS電界効果トランジスタ（第 4スィッチ手段） ERR 誤差増幅器
E1 直流電圧源 (バンドギャップ電源回路）
T1 入力端子
T2 出力端子
T3 帰還端子
T4 制御端子
L1 インダクタ（コィノレ）
Dl、 D2 ダイオード
C1 平滑コンデンサ
Rl、 R2 抵抗
発明を実施するための最良の形態
[0023] 以下では、液晶表示装置に搭載され、直流電源の出力電圧を変換して装置各部（ 特に、 TFT[Thin Film Transistor]液晶パネル）の駆動電圧を生成する DCZDCコ ンバータに本発明を適用した場合を例に挙げて説明を行う。
[0024] 図 1は、本発明に係る液晶表示装置の一構成例を示すブロック図（特に、 TFT液晶 パネルへの電源系部分)である。本図に示すように、本実施形態の液晶表示装置は 、装置電源となる直流電源 1と、直流電源 1の出力変換手段である DCZDCコンパ ータ 2と、液晶表示装置の表示手段である TFT液晶パネル 3と、を有して成る。
[0025] DCZDCコンバータ 2は、直流電源 1から印加される入力電圧 Vinから所望の出力 電圧 Voutを生成し、該出力電圧 Voutを TFT液晶パネル 3に供給する。
[0026] 図 2は、 DCZDCコンバータ 2の第 1実施形態を示す回路図（一部にブロック図を 含む）である。本図に示す通り、本実施形態の DC/DCコンバータ 2は、 Nチャネル MOS [Metal- Oxide- Silicon]電界効果トランジスタ Nl、 N2と、インダクタ（コイル） L1 と、ダイオード Dl、 D2と、平滑コンデンサ C1と、抵抗 Rl、 R2と、誤差増幅器 ERRと 、直流電圧源 E1と、スィッチ制御回路 CTRLと、を有して成る。
[0027] 本図に示す通り、本実施形態の DCZDCコンバータ 2において、トランジスタ Nl、 誤差増幅器 ERR、直流電圧源 El、及び、スィッチ制御回路 CTRLは、いずれもシリ コンモノシリックの半導体集積回路装置 IC1にパッケージングされており、その他の回 路構成要素は、半導体集積回路装置 IC1に外付けされている。このような構成とする ことにより、本実施形態の DCZDCコンバータ 2では、半導体集積回路装置 IC1とし て一般的な降圧レギユレータ回路の電源制御 ICをそのまま用いることが可能となる。
[0028] なお、半導体集積回路装置 IC1には、上記の回路構成要素のほか、各種保護回 路 (低入力誤動作防止回路、熱保護回路、過電流保護回路、短絡保護回路など)も 組み込まれている力 これらの回路は、いずれも本発明と直接関係がないため、その 図示並びに詳細な説明は省略する。また、本発明の構成はこれに限定されるもので はなぐ本図で外付けされた回路構成要素を半導体集積回路装置 IC1内に適宜集 積ィ匕しても構わない。
[0029] トランジスタ N1のドレインは、半導体集積回路装置 IC1の入力端子 T1を介して、入 力電圧印加端 (直流電源 1の電源出力端）に接続されており、該ドレインには、入力 電圧 Vinが印加されている。トランジスタ N1のソースは、半導体集積回路装置 IC1の 出力端子 T2を介して、インダクタ L1の一端、トランジスタ N2のゲート、及び、ダイォ ード Dlの力ソードに各々接続されて!、る。ダイオード D1のアノードは接地されて!、る 。トランジスタ N2のドレインは、インダクタ L1の他端及びダイオード D2のアノードに各 々接続されている。トランジスタ N2のソースは接地されている。ダイオード D2のカソ ードは、出力電圧印加端 (TFT液晶パネル 3の電源入力端）に接続される一方、平 滑コンデンサ C1を介して接地され、また、抵抗 Rl、 R2から成る直列接続回路（出力 電圧 Voutに応じた帰還電圧 Vfbを生成する帰還電圧生成回路）を介しても接地され ている。帰還電圧 Vfbの出力端となる抵抗 Rl、 R2の接続ノードは、半導体集積回路 装置 IC1の帰還端子 T3を介して、誤差増幅器 ERRの反転入力端（一）に接続されて いる。誤差増幅器 ERRの非反転入力端（+ )は、直流電圧源 E1 (バンドギャップ電源 回路など)の正極端に接続されており、該非反転入力端（+ )には、出力電圧 Vout の目標値を設定するための参照電圧 Vrefが印加されている。直流電圧源 E1の負極 端は接地されている。誤差増幅器 ERRの出力端は、スィッチ制御回路 CTRLの誤差 信号入力端に接続されている。スィッチ制御回路 CTRLの制御信号出力端は、トラ ンジスタ N 1のゲートに接続されて!、る。
[0030] 上記構成力 成る DCZDCコンバータ 2において、誤差増幅器 ERRは、帰還電圧 Vfbと参照電圧 Vrefとの差分を増幅して出力し、所定の電圧に達するように、スイツ チ制御回路 CTRLは、誤差増幅器 ERRの出力が小さくなるようにトランジスタ N1の 開閉制御を行う。
[0031] ここで、トランジスタ N1がオン状態（閉結状態）にされると、トランジスタ N2のゲート 電位がほぼ入力電圧 Vinまで上昇するため、トランジスタ N2もオン状態（閉結状態） となる。従って、インダクタ L1には、経路 ilを通って電流が流れ、その電気工ネルギ が蓄えられる。また、当該トランジスタ Nl、 N2のオン期間において、平滑コンデンサ C1に電荷が蓄積されていた場合、出力電圧印加端には、平滑コンデンサ C1からの 電流が流れることになる。なお、このとき、インダクタ L1の他端電位は、トランジスタ N 2を介して、ほぼ接地電位まで低下しているため、ダイオード D2は逆バイアス状態と なり、平滑コンデンサ C1からトランジスタ N2に向けて電流が流れ込むことはない。
[0032] 次に、トランジスタがオフ状態（開放状態）にされると、インダクタ L1に生じた逆起電 圧によって、そこに蓄積された電気工ネルギが経路 i2を通って放電され、トランジスタ N2のゲート電位が負電位となる。従って、トランジスタ N1に続いてトランジスタ N 2も オフ状態（開放状態）となり、経路 i2を通って流れる電流は、出力電圧印加端力も TF T液晶パネル 3に流れ込むとともに、平滑コンデンサ C1を介して接地端にも流れ込 み、平滑コンデンサ C1を充電することになる。
[0033] 上記した通り、本実施形態の DCZDCコンバータ 2は、一端が入力電圧印加端に 接続される第 1スィッチ手段（トランジスタ N1)と;一端が第 1スィッチ手段の他端に接 続されるインダクタ L1と;一端力 Sインダクタ L1の他端に接続され、他端が接地され、 制御端が第 1スィッチ手段の他端に接続される第 2スィッチ手段（トランジスタ N2)と； 力ソードが第 1スィッチ手段 N1の他端に接続され、アノードが接地されるダイオード D 1と;アノードがインダクタ L1の他端に接続され、力ソードが出力電圧印加端に接続さ れるダイオード D2と;一端が出力電圧印加端に接続され、他端が接地されるコンデ ンサ C1と；出力電圧 Voutに応じた帰還電圧 Vfbを生成する帰還電圧生成手段 (抵 抗 Rl、 R2)と；帰還電圧 Vfbと所定の参照電圧 Vrefとの差分を増幅して出力する誤 差増幅器 ERRと;誤差増幅器 ERRの出力が小さくなるように第 1スィッチ手段の開閉 制御を行うスィッチ制御手段 CTRLと；を有して成り、入力電圧 Vinを昇圧或 、は降 圧して所望の出力電圧 Voutを生成する構成として 、る。
[0034] このような構成とすることにより、第 1スィッチ手段であるトランジスタ N1の開閉制御 を行うことで、間接的に第 2スィッチ手段であるとトランジスタ N2の開閉制御をも行うこ とが可能となる。
[0035] 従って、本実施形態の DCZDCコンバータ 2であれば、スィッチ制御手段 CTRLで 第 1スィッチ手段であるトランジスタ N1の駆動デューティ比（=オン期間 Zオフ期間） を適宜制御することにより、さらに具体的に述べれば、降圧動作時には、駆動デュー ティ比を 1より小さい値にまで低下させ、逆に、昇圧動作時には、駆動デューティ比を 1より大きい値にまで上昇させることにより、簡易な構成でありながら、容易かつ適切 に、その昇降圧動作を切り換えることが可能となる。また、延いては、当該 DCZDCコ ンバータ 2を搭載する液晶表示装置において、直流電源 1からの入力電圧 Vinが所 望の出力電圧 Vou りも高いか低いかに依ることなぐ常に所望の出力電圧 Voutを 得ることができるようになる。従って、例えば、出力電圧 Voutの所望値が 16 [V]であ るのに対して、入力電圧 Vinが 6〜18 [V]の範囲で変動する場合であっても、所望の 出力電圧を得ることができるので、液晶表示パネル 3における表示動作の安定ィ匕を 図ることが可能となる。
[0036] また、図 2でも示したように、本実施形態の DCZDCコンバータ 2は、第 1、第 2スィ ツチ手段として電界効果トランジスタ Nl、 N2を用いる構成とされている。このような構 成とすることにより、第 1、第 2スィッチ手段としてバイポーラトランジスタ等を用いる構 成と比べ、その電圧変換効率を高めることが可能となる。ただし、本発明の構成はこ れに限定されるものではなぐ第 1、第 2スィッチ手段として、ノイポーラトランジスタ等 を用いても構わない。
[0037] 次に、本発明に係る DCZDCコンバータ 2の第 2実施形態について、図 3を参照し ながら説明する。図 3は、 DCZDCコンバータ 2の第 2実施形態を示す回路図（一部 にブロック図を含む）である。本図に示す通り、本実施形態の DCZDCコンバータ 2 は、先述の第 1実施形態とほぼ同様の構成から成る。そこで、第 1実施形態と同様の 部分については、図 2と同一符号を付すことで説明を省略し、以下では、本実施形態 の特徴部分 (リンギング防止手段の追設）について重点的な説明を行うことにする。
[0038] 本実施形態の DCZDCコンバータ 2は、軽負荷時或いは無負荷時におけるリンギ ング防止手段として、 Nチャネル MOS電界効果トランジスタ N3a (第 3スィッチ手段） を半導体集積回路装置 IC1にパッケージングして成る。
[0039] トランジスタ N3aのドレインは、トランジスタ N1のソースに接続されている。トランジス タ N3aのソースは接地されている。トランジスタ N3aのゲートは、スィッチ制御回路 CT RLの制御信号出力端に接続されて 、る。
[0040] なお、トランジスタ N3aの電流許容量は、不要なチップ面積の増大や変換効率の 低下を招かぬように、リンギングノイズという微小電流を引き抜き得る必要最小限に設 計すべきである。すなわち、本実施形態の DCZDCコンバータ 2において、トランジ スタ N3aの電流許容量は、大電流を流す必要のあるトランジスタ N1のそれよりも小さ く設計されている。より具体的に述べると、トランジスタ N3aのゲート面積は、トランジ スタ N1の有するゲート面積の 1ZN (本実施形態では 1Z10)に設計されている。
[0041] スィッチ制御回路 CTRLは、先述したように、誤差増幅器 ERRの出力が小さくなる ようにトランジスタ Nlの開閉制御を行う一方、これとは相補的にトランジスタ N3aの開 閉制御を行う。
[0042] このような構成とすることにより、軽負荷時や無負荷時に、その出力電流が低下して コイル電流が全体的に引き下げられ、先出の図 8 (b)に示すように、リンギングという 波形の乱れが生じる状態 (いわゆる不連続モード）に陥った場合であっても、そのリン ギングノイズをトランジスタ N3aを介して接地ラインに逃がすことが可能となる。従って 、トランジスタ N2のスイッチング制御に誤動作が生じることを未然に回避し、より安定 した昇降圧動作を実現することが可能となる。
[0043] 次に、本発明に係る DCZDCコンバータ 2の第 3実施形態について、図 4を参照し ながら説明する。図 4は、 DCZDCコンバータ 2の第 3実施形態を示す回路図（一部 にブロック図を含む）である。本図に示す通り、本実施形態の DCZDCコンバータ 2 は、第 1、第 2実施形態とほぼ同様の構成から成る。そこで、第 1、第 2実施形態と同 様の部分については、図 2、図 3と同一符号を付すことで説明を省略し、以下では、 本実施形態の特徴部分 (ダイオード D1の同期整流化）につ 、て重点的な説明を行う ことにする。
[0044] 本実施形態の DCZDCコンバータ 2は、ダイオード D1に代替する同期整流手段と して、また、軽負荷時或いは無負荷時におけるリンギング防止手段として、 Nチヤネ ル MOS電界効果トランジスタ N3b (第 3スィッチ手段)を半導体集積回路装置 IC1に ノ ッケージングして成る。
[0045] トランジスタ N3bのドレインは、トランジスタ N1のソースに接続されている。トランジス タ N3bのソースは接地されている。トランジスタ N3bのゲートは、スィッチ制御回路 C
TRLの制御信号出力端に接続されて 、る。
[0046] なお、トランジスタ N3bの電流許容量は、トランジスタ N1のそれと同等に設計されて いる。より具体的に述べると、トランジスタ N3bのゲート面積は、トランジスタ N1の有す るゲート面積と同等に設計されている。
[0047] スィッチ制御回路 CTRLは、先述したように、誤差増幅器 ERRの出力が小さくなる ようにトランジスタ N1の開閉制御を行う一方、これとは相補的にトランジスタ N3bの開 閉制御を行う。 [0048] このような構成とすることにより、先述の第 2実施形態と同様に、軽負荷時や無負荷 時に、その出力電流が低下してコイル電流が全体的に引き下げられ、先出の図 8 (b) に示すように、リンギングという波形の乱れが生じる状態 (いわゆる不連続モード）に 陥った場合であっても、そのリンギングノイズをトランジスタ N3bを介して接地ラインに 逃がすことが可能となる。従って、トランジスタ N2のスイッチング制御に誤動作が生じ ることを未然に回避し、より安定した昇降圧動作を実現することが可能となる。また、 ダイオード D1をよりオン抵抗の小さいトランジスタ N3bに置き換えた本構成であれば 、先述の第 2実施形態に比べて、ダイオード D1で生じていた電力損失を抑制するこ とができるので、装置の変換効率向上に貢献することが可能となる。また、先述の第 2 実施形態に比べて、外付けのダイオード D1を 1つ削減することができるので、装置規 模の縮小にも貢献することが可能となる。
[0049] 最後に、本発明に係る DCZDCコンバータ 2の第 4実施形態について、図 5を参照 しながら説明する。図 5は、 DCZDCコンバータ 2の第 4実施形態を示す回路図（一 部にブロック図を含む)である。本図に示す通り、本実施形態の DCZDCコンバータ 2は、先述した第 3実施形態とほぼ同様の構成力 成る。そこで、第 3実施形態と同様 の部分については、図 4と同一符号を付すことで説明を省略し、以下では、本実施形 態の特徴部分 (ダイオード D2の同期整流化）について重点的な説明を行うことにす る。
[0050] 本実施形態の DCZDCコンバータ 2は、ダイオード D2に代替する同期整流手段と して、 Nチャネル MOS電界効果トランジスタ N4 (第 4スィッチ手段）を半導体集積回 路装置 IC1に外付けして成る。
[0051] トランジスタ N4のドレインは、インダクタ L1の他端に接続されている。トランジスタ N
4のソースは、出力電圧印加端に接続されている。トランジスタ N4のゲートは、半導 体集積回路装置 IC1の制御端子 T4を介して、スィッチ制御回路 CTRLの制御信号 出力端に接続されている。
[0052] スィッチ制御回路 CTRLは、先述したように、誤差増幅器 ERRの出力が小さくなる ようにトランジスタ N1の開閉制御を行う一方、これとは相補的にトランジスタ N3b、並 びに、トランジスタ N4の開閉制御を行う。 [0053] このように、逆流防止用のダイオード D2をよりオン抵抗の小さいトランジスタ N4に 置き換えた構成であれば、先述の第 3実施形態に比べて、ダイオード D2で生じてい た電力損失を抑制することができるので、装置の変換効率向上に貢献することが可 能となる。
[0054] なお、上記第 2〜第 4実施形態の説明中で用いた「相補的」という文言は、トランジ スタ N1とトランジスタ N3a、 N3b、 N4のオン Zオフが完全に逆転している場合のほ 力 貫通電流防止等の観点から、トランジスタ N1とトランジスタ N3a、 N3b、 N4のォ ン/オフ遷移タイミングに所定の遅延が与えられている場合をも含むものとする。
[0055] また、上記では、液晶表示装置に搭載され、直流電源 1から印加される入力電圧 Vi nを変換して TFT液晶パネル 3の駆動電圧 Voutを生成する DCZDCコンバータ 2に 本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれ〖こ 限定されるものではなぐ本発明は、入力電圧を昇圧或いは降圧して所望の出力電 圧を生成する昇降圧レギユレータ回路全般に広く適用することが可能である。
[0056] また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種 々の変更をカ卩えることが可能である。
産業上の利用可能性
[0057] 本発明は、昇降圧レギユレータ回路の簡略ィ匕を図る上で有用な技術である。

Claims

請求の範囲
[1] 一端が入力電圧印加端に接続される第 1スィッチ手段と;一端が第 1スィッチ手段 の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が 基準電圧印加端に接続され、制御端が第 1スィッチ手段の他端に接続される第 2スィ ツチ手段と;力ソードが第 1スィッチ手段の他端に接続され、アノードが前記基準電圧 印加端に接続される第 1ダイオードと;アノードが前記インダクタの他端に接続され、 力ソードが出力電圧印加端に接続される第 2ダイオードと；一端が前記出力電圧印加 端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に 応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧と の差分を増幅して出力する誤差増幅手段と;前記誤差増幅手段の出力が小さくなる ように第 1スィッチ手段の開閉制御を行うスィッチ制御手段と;を有して成り、入力電 圧を昇圧或いは降圧して所望の出力電圧を生成することを特徴とする昇降圧レギュ レータ回路。
[2] 第 1、第 2スィッチ手段は、電界効果トランジスタであることを特徴とする請求項 1に 記載の昇降圧レギユレータ回路。
[3] 第 1スィッチ手段、前記誤差増幅手段、及び、前記スィッチ制御手段は、半導体集 積回路装置にパッケージングされており、その他の回路構成要素は、前記半導体集 積回路装置に外付けされていることを特徴とする請求項 1に記載の昇降圧レギユレ一 タ回路。
[4] 一端が入力電圧印加端に接続される第 1スィッチ手段と;一端が第 1スィッチ手段 の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が 基準電圧印加端に接続され、制御端が第 1スィッチ手段の他端に接続される第 2スィ ツチ手段と;一端が第 1スィッチ手段の他端に接続され、他端が前記基準電圧印加 端に接続されるスィッチ手段であって、その電流許容量が第 1スィッチ手段のそれよ りも小さく設計されている第 3スィッチ手段と;力ソードが第 1スィッチ手段の他端に接 続され、アノードが前記基準電圧印加端に接続される第 1ダイオードと;アノードが前 記インダクタの他端に接続され、力ソードが出力電圧印加端に接続される第 2ダイォ ードと;一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接 続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と； 前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と;前記 誤差増幅手段の出力が小さくなるように第 1スィッチ手段の開閉制御を行う一方、こ れとは相補的に第 3スィッチ手段の開閉制御を行うスィッチ制御手段と;を有して成り 、入力電圧を昇圧或いは降圧して所望の出力電圧を生成することを特徴とする昇降 圧レギユレータ回路。
[5] 一端が入力電圧印加端に接続される第 1スィッチ手段と;一端が第 1スィッチ手段 の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が 基準電圧印加端に接続され、制御端が第 1スィッチ手段の他端に接続される第 2スィ ツチ手段と;一端が第 1スィッチ手段の他端に接続され、他端が前記基準電圧印加 端に接続される第 3スィッチ手段と;アノードが前記インダクタの他端に接続され、カソ ードが出力電圧印加端に接続されるダイオードと;一端が前記出力電圧印加端に接 続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた 帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差 分を増幅して出力する誤差増幅手段と;前記誤差増幅手段の出力が小さくなるように 第 1スィッチ手段の開閉制御を行う一方、これとは相補的に第 3スィッチ手段の開閉 制御を行うスィッチ制御手段と；を有して成り、入力電圧を昇圧或 、は降圧して所望 の出力電圧を生成することを特徴とする昇降圧レギユレータ回路。
[6] 一端が入力電圧印加端に接続される第 1スィッチ手段と;一端が第 1スィッチ手段 の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が 基準電圧印加端に接続され、制御端が第 1スィッチ手段の他端に接続される第 2スィ ツチ手段と;一端が第 1スィッチ手段の他端に接続され、他端が前記基準電圧印加 端に接続される第 3スィッチ手段と；一端が前記インダクタの他端に接続され、他端が 出力電圧印加端に接続される第 4スィッチ手段と；一端が前記出力電圧印加端に接 続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた 帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差 分を増幅して出力する誤差増幅手段と;前記誤差増幅手段の出力が小さくなるように 第 1スィッチ手段の開閉制御を行う一方、これとは相補的に第 3スィッチ手段並びに 第 4スィッチ手段の開閉制御を行うスィッチ制御手段と;を有して成り、入力電圧を昇 圧或いは降圧して所望の出力電圧を生成することを特徴とする昇降圧レギユレータ 回路。
直流電源と、前記直流電源の出力変換手段である DCZDCコンバータと、前記 D CZDCコンバータの出力電圧によって駆動される液晶表示パネルと、を有して成る 液晶表示装置であって、前記 DCZDCコンバータとして、請求項 1〜請求項 6のい ずれかに記載の昇降圧レギユレータ回路を備えて成ることを特徴とする液晶表示装 置。
PCT/JP2005/019363 2005-02-25 2005-10-21 昇降圧レギュレータ回路及びこれを用いた液晶表示装置 WO2006090507A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/816,201 US7768214B2 (en) 2005-02-25 2005-10-21 Step-up/down regulator circuit and liquid crystal display device incorporating it

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005050070 2005-02-25
JP2005-050070 2005-02-25
JP2005-213738 2005-07-25
JP2005213738A JP2006271182A (ja) 2005-02-25 2005-07-25 昇降圧レギュレータ回路及びこれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
WO2006090507A1 true WO2006090507A1 (ja) 2006-08-31

Family

ID=36927157

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019363 WO2006090507A1 (ja) 2005-02-25 2005-10-21 昇降圧レギュレータ回路及びこれを用いた液晶表示装置

Country Status (5)

Country Link
US (1) US7768214B2 (ja)
JP (1) JP2006271182A (ja)
KR (1) KR20070100376A (ja)
TW (1) TW200643866A (ja)
WO (1) WO2006090507A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001603A1 (fr) * 2006-06-26 2008-01-03 National University Corporation Gunma University Convertisseur continu-continu
US8058700B1 (en) * 2007-06-07 2011-11-15 Inpower Llc Surge overcurrent protection for solid state, smart, highside, high current, power switch
KR101329620B1 (ko) * 2007-07-27 2013-11-15 삼성전자주식회사 영상표시장치의 전원공급회로
JP5081341B2 (ja) * 2008-05-23 2012-11-28 双葉電子工業株式会社 蛍光表示管の駆動回路
JP5183800B2 (ja) * 2009-04-15 2013-04-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびそれを実装したｉｃカード
DE102009041217B4 (de) * 2009-09-11 2021-11-11 Austriamicrosystems Ag Spannungswandler und Verfahren zur Spannungswandlung
JP2012015491A (ja) * 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
KR101238663B1 (ko) * 2010-09-08 2013-03-04 주식회사엘디티 아몰레드 구동용 파워 아이씨의 셧 다운 시 스위칭 전압 제한을 구현하는 동기식 승압형 컨버터 회로
KR101809099B1 (ko) 2010-12-27 2018-01-19 엘지디스플레이 주식회사 디씨-디씨컨버터 및 이를 포함하는 표시장치
JP5980514B2 (ja) * 2011-03-07 2016-08-31 ローム株式会社 Ｄｃ／ｄｃコンバータ及びこれを用いたテレビ
CN102651200B (zh) 2011-03-30 2014-04-16 京东方科技集团股份有限公司 液晶背光源驱动电路
KR101749325B1 (ko) 2011-08-02 2017-06-21 한국전자통신연구원 토폴로지 설정이 가능한 ｄｃ-ｄｃ 컨버터 장치
JP5859368B2 (ja) * 2012-04-17 2016-02-10 株式会社ジャパンディスプレイ 液晶表示装置
KR101928020B1 (ko) * 2012-07-17 2019-03-13 삼성디스플레이 주식회사 전원생성부와 이를 이용한 유기전계발광 표시장치
KR20140013706A (ko) * 2012-07-26 2014-02-05 삼성디스플레이 주식회사 전원생성부의 구동방법과 이를 이용한 유기전계발광 표시장치
KR101961116B1 (ko) * 2012-11-19 2019-03-25 삼성디스플레이 주식회사 전원제어장치 및 이를 포함하는 표시장치
KR102071004B1 (ko) * 2013-09-03 2020-01-30 삼성디스플레이 주식회사 Dc-dc 컨버터 및 이를 포함하는 유기전계발광 표시장치
US9377804B2 (en) * 2014-04-10 2016-06-28 Qualcomm Incorporated Switchable package capacitor for charge conservation and series resistance
CN109194129B (zh) 2018-10-26 2020-06-30 京东方科技集团股份有限公司 一种升压电路及其驱动方法、背光模组和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146046A (ja) * 1996-11-13 1998-05-29 Sharp Corp チョッパレギュレータの制御装置、および、それを用いたチョッパレギュレータ
JP2003052170A (ja) * 2001-08-03 2003-02-21 Texas Instr Japan Ltd Ｄｃ−ｄｃコンバータ
JP2003180072A (ja) * 2001-08-07 2003-06-27 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
JP2004135442A (ja) * 2002-10-11 2004-04-30 Rohm Co Ltd スイッチング電源装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08205528A (ja) * 1995-01-26 1996-08-09 Nec Kansai Ltd 昇降圧型スイッチング電源
JPH10164832A (ja) * 1996-11-25 1998-06-19 Matsushita Electric Ind Co Ltd 直流昇降圧装置
JP3963590B2 (ja) * 1998-09-18 2007-08-22 ローム株式会社 電源装置
JP2001045745A (ja) * 1999-07-29 2001-02-16 Nec Kansai Ltd Ｄｃ−ｄｃコンバータ
JP2001086740A (ja) * 1999-09-16 2001-03-30 Toshiba Corp Ｄｃ−ｄｃコンバータ装置
JP2002064339A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd 高周波電力増幅装置
KR100381423B1 (ko) * 2001-07-23 2003-04-26 삼성전자주식회사 휴대용 컴퓨터와 그 제어방법
JP4106979B2 (ja) * 2002-06-25 2008-06-25 ソニー株式会社 電子装置
US6724174B1 (en) * 2002-09-12 2004-04-20 Linear Technology Corp. Adjustable minimum peak inductor current level for burst mode in current-mode DC-DC regulators
JP4054714B2 (ja) * 2003-04-28 2008-03-05 株式会社リコー 昇降圧型ｄｃ−ｄｃコンバータ
US7256570B2 (en) * 2005-02-08 2007-08-14 Linear Technology Corporation Light load current-mode control for switched step up-step down regulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146046A (ja) * 1996-11-13 1998-05-29 Sharp Corp チョッパレギュレータの制御装置、および、それを用いたチョッパレギュレータ
JP2003052170A (ja) * 2001-08-03 2003-02-21 Texas Instr Japan Ltd Ｄｃ−ｄｃコンバータ
JP2003180072A (ja) * 2001-08-07 2003-06-27 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
JP2004135442A (ja) * 2002-10-11 2004-04-30 Rohm Co Ltd スイッチング電源装置

Also Published As

Publication number Publication date
KR20070100376A (ko) 2007-10-10
JP2006271182A (ja) 2006-10-05
TW200643866A (en) 2006-12-16
US20090009104A1 (en) 2009-01-08
US7768214B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
WO2006090507A1 (ja) 昇降圧レギュレータ回路及びこれを用いた液晶表示装置
US8193793B2 (en) DC-DC converter
US7755340B2 (en) Step-up switching regulator with soft start circuits
US7034586B2 (en) Startup circuit for converter with pre-biased load
JP5332248B2 (ja) 電源装置
KR101379627B1 (ko) 스위칭 레귤레이터의 버스트 모드에 대하여 조절 가능한피크 인덕터 전류 및 히스테리시스를 위한 회로 및 방법
US7208921B2 (en) DC-DC regulator with switching frequency responsive to load
US9350236B2 (en) Switching regulator with reduced body diode conduction
US7560911B2 (en) Step-up/step-down switching regulator
KR101048779B1 (ko) Ｄｃ－ｄｃ 컨버터
CN106716806B (zh) 切换式功率级及用于控制切换式功率级的方法
WO2007018089A1 (ja) 電源装置及びこれを用いた電気機器
JP2007060895A (ja) スイッチング型電圧調整器用のアナログ内部ソフト始動およびクランプ回路
JP2008178263A (ja) 昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの逆電流防止方法
WO2007080777A1 (ja) 電源装置及びこれを備えた電子機器
KR20080025314A (ko) Ｄｃ-ｄｃ 컨버터 및 ｄｃ-ｄｃ 컨버터의 제어 방법
WO2006118021A1 (ja) スイッチングレギュレータ及びこれを備えた電子機器
JP2010279138A (ja) スイッチング昇圧型ｄｃ−ｄｃコンバータおよび半導体集積回路装置
JP5157603B2 (ja) 昇圧型ｄｃ−ｄｃコンバータおよび電源駆動用半導体集積回路
Mao et al. A Power-Efficient Hybrid Single-Inductor Bipolar-Output DC-DC Converter with Floating Negative Output for AMOLED Displays
US11258441B2 (en) Drive circuit
US8018207B2 (en) Switching regulator
US20240006992A1 (en) Dc-dc converter control circuit
US8350542B2 (en) Stepwise ramp voltage generator
US20100270991A1 (en) Dc-dc converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580047448.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11816201

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077019142

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05795740

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 5795740

Country of ref document: EP