JPH08205528A - 昇降圧型スイッチング電源 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】昇降圧型スイッチング電源の高効率化と小型化
を実現容易とする。 【構成】入力電圧を予め出力電圧よりも僅かに低く設定
した制限電圧に制限する電圧制限回路Ａと、電圧制限回
路の出力電圧を所望の出力電圧に昇圧する昇圧回路Ｂと
を具備した昇降圧型スイッチング電源。特に、入力電圧
≧制限電圧の場合は昇圧回路の変換電力と損失が僅かと
なり、入力電圧≦制限電圧の場合は電圧制限回路がスイ
ッチング動作をしないことから制限回路の損失が小さく
なることによって、小型化と高効率化が実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子装置の駆動電源とし
て使用される昇降圧型スイッチング電源に関する。

【０００２】

【従来の技術】各種電子装置の駆動電源において、電源
入力電圧が電源出力電圧よりも高い場合には、スイッチ
ング電源回路としてチョークコイルを用いた非絶縁降圧
型スイッチング回路が用いられている。また、電源入力
電圧が電源出力電圧よりも低い場合には、同様にチョー
クコイルを用いた非絶縁昇圧型スイッチング回路が用い
られている。しかし、非絶縁降圧型のスイッチング回路
は電源入力電圧が電源出力電圧よりも小さくなった場合
に、また、非絶縁昇圧型スイッチング回路は電源入力電
圧が電源出力電圧よりも大きくなった場合にそれぞれ定
電圧制御が不能となる。従って、電源入力電圧が電源出
力電圧に比べて小さい電圧から大きい電圧まで変動し得
る電源には用いることが出来なかった。そこで、そのよ
うな場合には、図３に示す昇降圧型スイッチング電源が
用いられている。

【０００３】該昇降圧型スイッチング電源について図面
を参照して説明する。図３（ａ）に示すように、スイッ
チング素子として用いられるＮチャンネルＦＥＴである
ＦＥＴ６のドレインにはチョークコイル７と、もう一つ
のスイッチング素子として用いられ、ＦＥＴ６と同期し
て開閉するＰチャンネルＦＥＴであるＦＥＴ１を介して
電源入力端子２０から電源入力電圧Ｖｉが印加されてお
り、ＦＥＴ１とＦＥＴ６のゲートにはＦＥＴ１とＦＥＴ
６を同時に開閉する駆動信号（パルス幅制御信号）を供
給する制御回路１０が接続され、ＦＥＴ６のソースは接
地されている。一方、ＦＥＴ１のドレインとチョークコ
イル７の接続点と接地間に整流用ダイオード２を接地側
をアノードとなるように接続する。また、ＦＥＴ６のド
レインとチョークコイル７の接続点に整流用ダイオード
８のアノードを接続し、該整流用ダイオード８のカソー
ドは出力端子２２に接続する。出力端子と接地間には、
平滑用のコンデンサ９を接続する。さらに、出力電圧を
定電圧制御するため、出力端子２２と制御回路１０のフ
ィードバック端子を接続する。

【０００４】上記のように構成された回路の動作につい
て、以下に説明する。制御回路１０によって、ＦＥＴ１
とＦＥＴ６が同時に閉となると、電源入力端子２０から
ＦＥＴ１、チョークコイル７、ＦＥＴ６を通じてチョー
クコイル電流Ｉが流れる。ＦＥＴ１とＦＥＴ６が閉の期
間、すなわち図３（ｂ）のＴｏｎにあたる期間には、チ
ョークコイル電流Ｉはチョークコイル７のインダクタン
スをＬとすると、Ｖｉ／Ｌの割合で時間と共に増加す
る。従って、チョークコイル７には、Ｔｏｎ期間の間に
次式で表される大きさの磁気エネルギーＥ１が蓄積され
る。 Ｅ１＝（１／２）×Ｌ×｛（Ｖｉ／Ｌ）×Ｔｏｎ｝² 制御回路１０からの信号によって、ＦＥＴ１とＦＥＴ６
が同時に開となると、チョークコイル７に蓄積された磁
気エネルギーＥ１は、整流用ダイオード２とチョークコ
イル７と整流用ダイオード８を通して、平滑用コンデン
サ９を充電する。この時、整流用ダイオード２のアノー
ドが接続されている接地電圧（０ボルト）に電圧が加算
されるように電圧が発生するため、電源入力電圧Ｖｉの
大きさにかかわらず動作することができる。以上の充電
作用によって、Ｔｏｎ期間中に負荷回路に電流が流れて
減少した平滑用コンデンサ９の端子間電圧が上昇する。

【０００５】出力端子２２の電圧、つまり、電源出力電
圧Ｖｏは、制御回路１０に帰還され、電源出力電圧Ｖｏ
を一定値にするよう、制御回路１０によってＴｏｎ期間
が調整される。すなわち、電源出力電圧Ｖｏが設定した
電圧よりも小さい時には、制御回路１０はＴｏｎ期間を
長くするように働き、Ｔｏｎ期間中にチョークコイル７
に蓄積されるエネルギーＥ１を大きくするから電源出力
電圧Ｖｏは大きくなる。また、電源出力電圧Ｖｏが設定
したよりも大きい場合には、制御回路１０はＴｏｎ期間
を短くするように働き、Ｔｏｎ期間中にチョークコイル
７に蓄積されるエネルギーＥ１を小さくするから電源出
力電圧Ｖｏは減少する。

【０００６】以上の回路動作によって、電源出力電圧Ｖ
ｏは設定した一定の電圧値に保たれる。電源出力電圧Ｖ
ｏが一定値に保たれている間は、チョークコイル７から
供給されるエネルギーＥ１は、電源出力端子２２から流
出するエネルギーＥ２と回路部品から熱となって放散す
るエネルギーＥ３の和に等しい。つまり、次式で表され
る関係が成り立つ。 Ｅ１＝Ｅ２＋Ｅ３ ここで、Ｅ２＝Ｖｏ×Ｉｏ（Ｉｏは出力電流）、Ｅ３＝
整流用ダイオード２の電力損失＋整流用ダイオード８の
電力損失＋チョークコイル７の電力損失＋ＦＥＴ６の電
力損失。

【０００７】ところで近年、カラー液晶表示装置を内蔵
したパーソナルコンピュータの出現により、液晶を駆動
する回路の電源装置が必要とされている。液晶駆動のた
めには一般に、コンピュータ内部で使用される電源の電
圧とは異なった電圧が必要とされるため、コンピュータ
内部に液晶の駆動専用の電源装置を内蔵することが一般
的である。また、この種のコンピュータは小型化され、
電源としてバッテリーが用いられて可搬式とされる場合
が多い。従って、内蔵される液晶の駆動専用の電源装置
には、小型であることと高効率であることが要求され
る。しかし、前記の降昇圧型のスイッチング電源回路で
は、出力する全電力に相当するエネルギーをチョークコ
イル７で電気−磁気エネルギーに相互変換するため、出
力電力に応じた大きさのチョークコイルが必要であり、
大容量化のためには大型のチョークコイルを必要とす
る。また、変換エネルギーが大きいと回路電流も大きく
なり、使用するダイオードやＦＥＴなどの回路部品にも
大型のものを必要とする他、それらの回路部品から熱と
なって放散するエネルギーが大きくなり、電源回路の変
換効率が低下する。

【０００８】

【発明が解決しようとする課題】従って、例えば機器組
込用の汎用カラー液晶表示装置に実装される液晶駆動回
路よう電源のように、組込まれる電子機器の電源電圧が
比較的低い電圧から比較的高い電圧まで多岐にわたり、
それに１種類の駆動用電源で対応する必要が有る場合に
は、電子機器の電源電圧を昇圧も降圧もできる駆動用電
源が必要である。このような昇降圧型の駆動用電源を従
来例として説明した回路を用いて、液晶駆動回路のプリ
ント基板に実装すると、大型のチョークコイルや大型の
ダイオードや大型のＦＥＴを必要とするため、表示パネ
ルを薄く小型に出来ないことや、電力損失が大きいこと
から電子機器の電源として用いる電池の消耗が早く、大
型の電池を用いる必要があり、小型化や軽量化ができな
いという問題があった。本発明の目的は、チョークコイ
ルやダイオードやＦＥＴの小型化と変換効率の高効率化
により、電子機器の駆動回路用プリント基板上に実装可
能な小型、薄型で高効率の昇降圧型スイッチング電源を
提供するものである。

【０００９】

【課題を解決するための手段】上記目的を達成するため
の技術的手段として、本発明は、電源入力電圧が予め設
定した制限電圧よりも小さい場合には電源入力電圧を制
限せずそのまま出力し、電源入力電圧が制限電圧よりも
大きい場合には電源入力電圧を制限電圧に制限して出力
する電圧制限回路によって、電源入力電圧を電源出力電
圧よりも僅かに小さい制限電圧に変換した後、該制限電
圧を非絶縁型の昇圧回路によって所望の電源出力電圧に
昇圧することを特徴とする。

【００１０】

【作用】本発明に係る昇降圧型スイッチング電源では、
電圧制限回路により電源入力電圧を電源出力電圧よりわ
ずかに小さく設定する制限電圧に変換した後、チョーク
コイルを用いた非絶縁型の昇圧回路で所望の電源出力電
圧に昇圧するから、昇圧回路の入力電圧である制限電圧
は昇圧回路を経由せず直接電源出力電圧の一部として取
り出され、電源出力電圧Ｖｏと制限電圧Ｖｌｉｍとの差
の電圧Ｖｃ（以下変換電圧と呼ぶ、Ｖｃ＝Ｖｏ−Ｖｌｉ
ｍ）分だけが昇圧回路で昇圧されるため、昇圧回路で変
換する電力Ｐは電源出力電流をＩｏとすれば、Ｐ＝Ｖｃ
×Ｉｏとなり、昇圧回路に用いるチョークコイルも変換
電力Ｐに相当するエネルギーを蓄積できるものであれば
よく、小型化できる。また、整流用ダイオードやＦＥＴ
に流れる電流も変換電力Ｐに応じて小さくなり、ダイオ
ードやＦＥＴに大型のものを必要とせず小型なものを使
用できる。また、昇圧回路で変換する電力Ｐが小さいた
め、昇圧回路で発生する電力損失は小さく、電源回路全
体としての変換効率が向上する。さらに、電源入力電圧
Ｖｉが制限電圧Ｖｌｉｍよりも小さい場合には、電圧制
限回路の電源入力端子と電圧制限回路のチョークコイル
の間に直列に接続されたＰチャンネルＦＥＴは、開閉動
作を行わず常に閉状態となり、スイッチング損失を発生
しないことから変換効率はさらに向上する。

【００１１】

【実施例】本発明の実施例を図面を参照して説明する。
図１は本発明の一実施例を示す昇降圧型スイッチング電
源の回路図である。図において従来例と同一部分には同
一符号を付し重複する説明を省略する。図１に示すよう
に、本発明の特徴とするところは、電源入力端子２０に
印加される電源入力電圧Ｖｉが予め電源出力電圧Ｖｏよ
りもわずかに低く設定された制限電圧Ｖｌｉｍよりも大
きい場合には、電源入力電圧Ｖｉを電圧制限回路Ａで制
限電圧Ｖｌｉｍに電圧制限した後、昇圧回路Ｂで所望の
電源出力電圧Ｖｏまで昇圧して電源出力端子２２に出力
することにある。

【００１２】以下に回路構成例の詳細について説明す
る。電圧制限回路Ａは、電源入力端子２０にソースを接
続され第１のチョークコイル３ａの一端にドレインを接
続されたＰチャンネルである第１のＦＥＴ１ａと、チョ
ークコイル３ａとＦＥＴ１ａのドレインの接続点にカソ
ードを接続され、アノードを接地に接続された第１の整
流用ダイオード２ａと、チョークコイル３ａの他端に一
方の電極を接続され、他方の電極を接地に接続された第
１の平滑用コンデンサ４ａと、平滑用コンデンサ４ａの
端子電圧を入力電圧とし、該端子電圧を予め設定された
制限電圧（Ｖｌｉｍ）に保つようにＦＥＴ１ａのゲート
にパルス電圧を印加してＦＥＴ１ａを開閉制御する第１
の制御回路５ａで構成される。つまり、電圧制限回路Ａ
は回路構成は非絶縁降圧回路と同様の構成であるが、Ｖ
ｉ≦Ｖｌｉｍの場合に積極的にＦＥＴ１ａを閉の状態に
保つように設計する点で、一般に用いられる非絶縁降圧
回路と異なる。

【００１３】また、昇圧回路Ｂは、電圧制限回路Ａの出
力であるチョークコイル３ａと平滑用コンデンサ４ａの
接続点２１に一端を接続された第２のチョークコイル７
ｂと、ドレインをチョークコイル７ｂの他端に接続され
ソースを接地に接続されたＮチャンネルＦＥＴである第
２のＦＥＴ６ｂと、アノードをチョークコイル７ｂとＦ
ＥＴ６ｂのドレインの接続点に接続されカソードを電源
出力端子２２に接続された第２の整流用ダイオード８ｂ
と、一方の電極を整流用ダイオード８ｂのカソードに接
続され、他方の電極を接地に接続された第２の平滑用コ
ンデンサ９ｂと、電源出力端子２２の電圧を入力電圧と
し、該端子電圧を所望の一定電圧（Ｖｏ）に保つように
ＦＥＴ６ｂのゲートにパルス電圧を印加してＦＥＴ６ｂ
を開閉制御する第２の制御回路１０ｂとで構成される非
絶縁昇圧回路である。

【００１４】上記のように構成された回路の動作につい
て次に説明する。Ｖｉ≧Ｖｌｉｍの場合、ＦＥＴ１ａは
制御回路５ａからゲートに供給される駆動信号により開
閉される。ＦＥＴ１ａが閉の期間にはＦＥＴ１ａのドレ
インにはＶｉの電圧がそのまま現れ、ＦＥＴ１ａが開の
期間にはＦＥＴ１ａのドレインにはチョークコイル３ａ
の逆起電力によって負の電圧が発生しようとするが、整
流用ダイオード２ａが順バイアスされることによって整
流用ダイオード２ａの順方向電圧降下分だけ負の電圧
の、ほぼ接地電圧とみなせる電圧となる。従って、ＦＥ
Ｔ１ａのドレインにはＦＥＴ１ａの開閉時間に応じたパ
ルス幅を持つ、振幅が略Ｖｉの方形波電圧が発生する。
この方形波電圧は、チョークコイル３ａと平滑用コンデ
ンサ４ａで構成されるローパスフィルターで平滑され、
チョークコイル３ａと平滑用コンデンサ４ａの接続点２
１には大きさが前記方形波電圧の平均値に等しい直流電
圧が発生する。ここで、方形波電圧のデューティ比をＤ
とすると、接続点２１に現れる直流電圧値Ｖ２１は次の
ような関係となる。 Ｖ２１＝Ｖｉ×Ｄ ここで、Ｄ＝（ＦＥＴ１ａが閉の時間）／（ＦＥＴ１ａ
駆動信号の繰り返し周期）。つまり、デューティ比Ｄを
大きくすると直流電圧Ｖ２１は大きくなり、逆にデュー
ティ比Ｄを小さくすると直流電圧Ｖ２１は小さくなる。
制御回路５ａは電源入力電圧Ｖｉの変動や負荷の変動に
よってデューティ比Ｄを可変し、直流電圧Ｖ２１が予め
設定した制限電圧Ｖｌｉｍに等しくなるように動作す
る。

【００１５】次にＶｉ≦＝Ｖｌｉｍの場合には、デュー
ティ比Ｄは１００％となり、ＦＥＴ１ａは常に閉となっ
て、接続点２１にはＶｉにほぼ等しい電圧が現れる。Ｆ
ＥＴ１ａは常に閉であるから、開閉時にＦＥＴ１ａに発
生するいわゆるスイッチング損失はこの場合には発生せ
ず効率が向上する。

【００１６】電圧制限回路Ａの出力電圧Ｖ２１は昇圧回
路Ｂの入力電圧となる。ＮチャンネルＦＥＴであるＦＥ
Ｔ６ｂが制御回路１０ｂによって開閉されることによっ
て、昇圧されることは従来例に述べた通りである。ただ
し、従来例では接地電圧から所望する出力電圧Ｖｏまで
昇圧する必要が有ったが、本実施例の回路によれば、昇
圧回路で昇圧する電圧は（Ｖｏ−Ｖ２１）であればよ
く、昇圧回路で変換すべきエネルギーＥｂは Ｅｂ＝（Ｖｏ−Ｖ２１）×Ｉｏ となり、従来のＶｏ×Ｉｏよりも大幅に小さくすること
ができる。この結果、昇圧回路で発生する変換損失を大
幅に低減できる。また、制限電圧Ｖｌｉｍを出力電圧Ｖ
ｏよりも低く、かつ、Ｖｏに近い電圧に設定することに
よって（Ｖｏ−Ｖ２１）を小さくできるので、昇圧回路
で変換するエネルギーを非常に小さいものにすることが
できる。

【００１７】他の実施例について、図２を参照して説明
する。通常、液晶の駆動回路用電源は、３〜４種類の異
なった出力電圧を発生する多出力電源を必要とする場合
が多い。その場合も、電圧制限回路の制限電圧Ｖｌｉｍ
を最も低い出力電圧よりも僅かに小さい電圧に設定した
１つの電圧制限回路Ａと該電圧制限回路の出力電圧Ｖ２
１を入力とする複数の非絶縁昇圧回路（例えばＢ，Ｃな
ど）で多出力電源を容易に構成でき、前記実施例と同様
の効果を得ることができる。上記の実施例では本発明の
昇降圧型スイッチング電源の基本的な構成を示したもの
であって、本発明は上記実施例に限定されるものではな
く、例えば電源回路に付帯する各種の保護回路や電流検
出回路など諸機能の有無、各種定電圧制御方法など種々
のバリエーションが可能である。

【００１８】

【発明の効果】本発明によれば、電源入力電圧Ｖｉが制
限電圧Ｖｌｉｍよりも大きい場合には、昇圧回路の変換
電力を僅かにできるので昇圧回路で発生する損失を小さ
くでき、電源入力電圧ＶｉがＶｌｉｍよりも小さい時に
は、電圧制限回路のスイッチング動作が停止するのでス
イッチング損失が発生せず電圧制限回路での損失を小さ
くできるから、電源回路全体としての効率が向上し、効
率の良い昇降圧型スイッチング電源を提供できる。ま
た、昇圧回路で変換する電力を小さくできるので、昇圧
回路に用いるチョークコイルやＦＥＴやダイオードにも
小型の物を使用することができて、スイッチング電源回
路を小型化できる。

【図面の簡単な説明】

【図１】 本発明の昇降圧型スイッチング電源の一実施
例を示す回路図

【図２】 本発明の昇降圧型スイッチング電源の他の実
施例を示す回路図

【図３】 従来の昇降圧型スイッチング電源を示す回路
図

【符号の説明】

Ａ 電圧制限回路 Ｂ，Ｃ 昇圧回路 １ａ スイッチング用ＰチャンネルＦＥＴ ２ａ，８ｂ，８ｃ 整流用ダイオード ３ａ，７ｂ，７ｃ チョークコイル ４ａ，９ｂ，９ｃ 平滑用コンデンサ ５ａ，１０ｂ，１０ｃ 制御回路 ６ｂ，６ｃ スイッチング用ＮチャンネルＦＥＴ ２０ 電源入力端子 ２１ 電圧制限回路と昇圧回路との接続点 ２２，２３ 電源出力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】電源入力電圧が予め電源出力電圧よりも低
   く設定した制限電圧よりも小さい場合には電源入力電圧
   を制限せずそのまま出力し、電源入力電圧が制限電圧よ
   りも大きい場合には電源入力電圧を制限電圧に制限して
   出力する電圧制限回路と、該電圧制限回路の出力電圧を
   所望の電源出力電圧に昇圧する昇圧回路とを具備した昇
   降圧型スイッチング電源。
2. 【請求項２】電圧制限回路がＰチャンネルのＦＥＴとチ
   ョークコイルと整流用ダイオードと平滑用コンデンサと
   ＦＥＴを開閉制御する制御回路で構成される、デューテ
   ィ比１００％が可能な非絶縁降圧型スイッチング電源回
   路であり、昇圧回路がＮチャンネルのＦＥＴとチョーク
   コイルと整流用ダイオードと平滑用コンデンサとＦＥＴ
   を開閉制御する制御回路で構成される非絶縁昇圧型スイ
   ッチング電源回路である請求項１記載の昇降圧型スイッ
   チング電源。
3. 【請求項３】昇圧回路が複数の非絶縁昇圧回路からなる
   ことを特徴とした請求項１記載の昇降圧型スイッチング
   電源。