JP2001045745A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2001045745A JP2001045745A JP11215434A JP21543499A JP2001045745A JP 2001045745 A JP2001045745 A JP 2001045745A JP 11215434 A JP11215434 A JP 11215434A JP 21543499 A JP21543499 A JP 21543499A JP 2001045745 A JP2001045745 A JP 2001045745A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- switching element
- terminal
- voltage
- choke coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ダイオードの順方向電圧降下による損失を改
善する。 【解決手段】 第２端子５と第５端子８間にＭＯＳＦＥ
Ｔ１０を接続し、昇圧時にはＭＯＳＦＥＴ１０はスイッ
チング動作を行わずオフ状態のままとすることにより、
チョークコイル１、ＭＯＳＦＥＴ１１、ショットキダイ
オード２で昇圧回路を構成し、降圧時にはＭＯＳＦＥＴ
１０はＭＯＳＦＥＴ９と同期してＰＷＭ制御することに
より、チョークコイル１、ＭＯＳＦＥＴ９，１０、ショ
ットキダイオード２で降圧回路を構成したので、降圧回
路の作動においてチョークコイルに発生した逆起電力を
コンデンサに充電するとき、ＭＯＳＦＥＴ１０がＰＷＭ
制御でのオン制御により導通状態となり、ショットキダ
イオードの順方向電圧降下より小さいオン電圧を有する
バイパス用素子として働く。
善する。 【解決手段】 第２端子５と第５端子８間にＭＯＳＦＥ
Ｔ１０を接続し、昇圧時にはＭＯＳＦＥＴ１０はスイッ
チング動作を行わずオフ状態のままとすることにより、
チョークコイル１、ＭＯＳＦＥＴ１１、ショットキダイ
オード２で昇圧回路を構成し、降圧時にはＭＯＳＦＥＴ
１０はＭＯＳＦＥＴ９と同期してＰＷＭ制御することに
より、チョークコイル１、ＭＯＳＦＥＴ９，１０、ショ
ットキダイオード２で降圧回路を構成したので、降圧回
路の作動においてチョークコイルに発生した逆起電力を
コンデンサに充電するとき、ＭＯＳＦＥＴ１０がＰＷＭ
制御でのオン制御により導通状態となり、ショットキダ
イオードの順方向電圧降下より小さいオン電圧を有する
バイパス用素子として働く。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＷＭ回路を用い
たＤＣ−ＤＣコンバータに関し、特に必要とする出力電
圧に対して入力電圧が高いときは降圧し、低いときは昇
圧するＤＣ−ＤＣコンバータに関する。
たＤＣ−ＤＣコンバータに関し、特に必要とする出力電
圧に対して入力電圧が高いときは降圧し、低いときは昇
圧するＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】この種のＤＣ−ＤＣコンバータは、例え
ば、特開平８−９６３０号公報に提案されている。この
ＤＣ−ＤＣコンバータは、電源電圧を必要とする出力電
圧と比較し、この比較結果に応じ、電源電圧を所定出力
電圧に昇圧する際には、降圧用のＰチャネル型ＭＯＳＦ
ＥＴをオン状態にするとともに、昇圧用のＮチャネル型
ＭＯＳＦＥＴをＰＷＭ制御して、チョークコイル、昇圧
用のＮチャネル型ＭＯＳＦＥＴ、逆流防止用のショット
キダイオードからなる昇圧回路を作動させることによ
り、電源電圧をチョークコイルへ供給し、チョークコイ
ルに発生した逆起電力を電源電圧に加算してコンデンサ
に充電しながら所定出力電圧に昇圧し、電源電圧を所定
出力電圧に降圧する際には、昇圧用のＮチャネル型ＭＯ
ＳＦＥＴをスイッチング動作を行なわずオフ状態のまま
とするとともに、降圧用のＰチャネル型ＭＯＳＦＥＴを
ＰＷＭ制御して、降圧用のＰチャネル型ＭＯＳＦＥＴ、
チョークコイル、バイパス用のショットキダイオードか
らなる降圧回路を作動させることにより、電源電圧をチ
ョークコイルへ供給し、チョークコイルに発生した逆起
電力をコンデンサに充電しながら所定出力電圧に降圧す
る。
ば、特開平８−９６３０号公報に提案されている。この
ＤＣ−ＤＣコンバータは、電源電圧を必要とする出力電
圧と比較し、この比較結果に応じ、電源電圧を所定出力
電圧に昇圧する際には、降圧用のＰチャネル型ＭＯＳＦ
ＥＴをオン状態にするとともに、昇圧用のＮチャネル型
ＭＯＳＦＥＴをＰＷＭ制御して、チョークコイル、昇圧
用のＮチャネル型ＭＯＳＦＥＴ、逆流防止用のショット
キダイオードからなる昇圧回路を作動させることによ
り、電源電圧をチョークコイルへ供給し、チョークコイ
ルに発生した逆起電力を電源電圧に加算してコンデンサ
に充電しながら所定出力電圧に昇圧し、電源電圧を所定
出力電圧に降圧する際には、昇圧用のＮチャネル型ＭＯ
ＳＦＥＴをスイッチング動作を行なわずオフ状態のまま
とするとともに、降圧用のＰチャネル型ＭＯＳＦＥＴを
ＰＷＭ制御して、降圧用のＰチャネル型ＭＯＳＦＥＴ、
チョークコイル、バイパス用のショットキダイオードか
らなる降圧回路を作動させることにより、電源電圧をチ
ョークコイルへ供給し、チョークコイルに発生した逆起
電力をコンデンサに充電しながら所定出力電圧に降圧す
る。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
ＤＣ−ＤＣコンバータでは、降圧用のＰチャネル型ＭＯ
ＳＦＥＴ、チョークコイル、バイパス用のショットキダ
イオードからなる降圧回路が作動するとき、バイパス用
のショットキダイオードとさらに逆流防止用のショット
キダイオードの順方向電圧降下による損失が発生すると
いう問題がある。また、チョークコイル、昇圧用のＮチ
ャネル型ＭＯＳＦＥＴ、逆流防止用のショットキダイオ
ードからなる昇圧回路が作動するとき、逆流防止用のシ
ョットキダイオードの順方向電圧降下による損失が発生
するという問題がある。本発明は上記問題点を解決する
ために、バイパス用のショットキダイオードまたはバイ
パス用のショットキダイオードと逆流防止用のショット
キダイオードの替わりにＭＯＳＦＥＴを用いたＤＣ−Ｄ
Ｃコンバータを提供することを目的とする。
ＤＣ−ＤＣコンバータでは、降圧用のＰチャネル型ＭＯ
ＳＦＥＴ、チョークコイル、バイパス用のショットキダ
イオードからなる降圧回路が作動するとき、バイパス用
のショットキダイオードとさらに逆流防止用のショット
キダイオードの順方向電圧降下による損失が発生すると
いう問題がある。また、チョークコイル、昇圧用のＮチ
ャネル型ＭＯＳＦＥＴ、逆流防止用のショットキダイオ
ードからなる昇圧回路が作動するとき、逆流防止用のシ
ョットキダイオードの順方向電圧降下による損失が発生
するという問題がある。本発明は上記問題点を解決する
ために、バイパス用のショットキダイオードまたはバイ
パス用のショットキダイオードと逆流防止用のショット
キダイオードの替わりにＭＯＳＦＥＴを用いたＤＣ−Ｄ
Ｃコンバータを提供することを目的とする。
【０００４】
【課題を解決するための手段】（１）本発明に係るＤＣ
−ＤＣコンバータは、電源電圧のチョークコイルへの供
給をＰＷＭ制御しチョークコイルに発生した逆起電力を
逆流防止用素子を介してコンデンサに充電することによ
り電源電圧を所定電圧に昇圧または降圧して出力するＤ
Ｃ−ＤＣコンバータにおいて、前記電源電圧のチョーク
コイルへの供給をオンオフする第１スイッチング素子
と、前記チョークコイルの電源電圧供給側である一端へ
の接地電圧の供給をオンオフする第２スイッチング素子
と、前記チョークコイルの他端への接地電圧の供給をオ
ンオフする第３スイッチング素子と、前記電源電圧を前
記所定電圧と比較する比較器とを含む半導体集積回路装
置を備え、前記比較器の比較結果に応じて、前記昇圧時
に前記第１スイッチング素子をオン制御、前記第２スイ
ッチング素子をオフ制御、および前記第３スイッチング
素子をＰＷＭ制御させるとともに、前記降圧時に前記第
１および第２スイッチング素子をＰＷＭ制御させ、前記
第３スイッチング素子をオフ制御させるようにしたこと
を特徴とする。 （２）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項において、前記逆流防止用素子がショットキダイオー
ドであることを特徴とする。 （３）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項において、前記逆流防止用素子が前記半導体集積回路
装置に含まれ、寄生ダイオードを有する第４スイッチン
グ素子であり、この第４スイッチング素子を昇圧時にオ
フ制御させて前記寄生ダイオードを逆流防止用として使
用し、降圧時にオン制御させるようにしたことを特徴と
する。 （４）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項において、前記逆流防止用素子が、寄生ダイオードを
有する第４スイッチング素子と第４スイッチング素子に
並列接続されたショットキダイオードとからなり、前記
第４スイッチング素子は前記半導体集積回路装置に含ま
れ、前記第４スイッチング素子を昇圧時にオフ制御させ
て前記寄生ダイオードを逆流防止用として使用し、降圧
時にオン制御させるようにしたことを特徴とする （５）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項から（４）項のうちの一つにおいて、前記第１乃至第
３スイッチング素子が第１乃至第３ＭＯＳＦＥＴからな
ることを特徴とする。 （６）本発明に係るＤＣ−ＤＣコンバータは上記（５）
項において、前記第１ＭＯＳＦＥＴがＰチャネル型であ
り、前記第２および第３ＭＯＳＦＥＴがＮチャネル型で
ある請求項５記載のＤＣ−ＤＣコンバータ。 （７）本発明に係るＤＣ−ＤＣコンバータは上記（３）
項または（４）項において、前記第４スイッチング素子
がＰチャネル型ＭＯＳＦＥＴからなることを特徴とす
る。
−ＤＣコンバータは、電源電圧のチョークコイルへの供
給をＰＷＭ制御しチョークコイルに発生した逆起電力を
逆流防止用素子を介してコンデンサに充電することによ
り電源電圧を所定電圧に昇圧または降圧して出力するＤ
Ｃ−ＤＣコンバータにおいて、前記電源電圧のチョーク
コイルへの供給をオンオフする第１スイッチング素子
と、前記チョークコイルの電源電圧供給側である一端へ
の接地電圧の供給をオンオフする第２スイッチング素子
と、前記チョークコイルの他端への接地電圧の供給をオ
ンオフする第３スイッチング素子と、前記電源電圧を前
記所定電圧と比較する比較器とを含む半導体集積回路装
置を備え、前記比較器の比較結果に応じて、前記昇圧時
に前記第１スイッチング素子をオン制御、前記第２スイ
ッチング素子をオフ制御、および前記第３スイッチング
素子をＰＷＭ制御させるとともに、前記降圧時に前記第
１および第２スイッチング素子をＰＷＭ制御させ、前記
第３スイッチング素子をオフ制御させるようにしたこと
を特徴とする。 （２）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項において、前記逆流防止用素子がショットキダイオー
ドであることを特徴とする。 （３）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項において、前記逆流防止用素子が前記半導体集積回路
装置に含まれ、寄生ダイオードを有する第４スイッチン
グ素子であり、この第４スイッチング素子を昇圧時にオ
フ制御させて前記寄生ダイオードを逆流防止用として使
用し、降圧時にオン制御させるようにしたことを特徴と
する。 （４）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項において、前記逆流防止用素子が、寄生ダイオードを
有する第４スイッチング素子と第４スイッチング素子に
並列接続されたショットキダイオードとからなり、前記
第４スイッチング素子は前記半導体集積回路装置に含ま
れ、前記第４スイッチング素子を昇圧時にオフ制御させ
て前記寄生ダイオードを逆流防止用として使用し、降圧
時にオン制御させるようにしたことを特徴とする （５）本発明に係るＤＣ−ＤＣコンバータは上記（１）
項から（４）項のうちの一つにおいて、前記第１乃至第
３スイッチング素子が第１乃至第３ＭＯＳＦＥＴからな
ることを特徴とする。 （６）本発明に係るＤＣ−ＤＣコンバータは上記（５）
項において、前記第１ＭＯＳＦＥＴがＰチャネル型であ
り、前記第２および第３ＭＯＳＦＥＴがＮチャネル型で
ある請求項５記載のＤＣ−ＤＣコンバータ。 （７）本発明に係るＤＣ−ＤＣコンバータは上記（３）
項または（４）項において、前記第４スイッチング素子
がＰチャネル型ＭＯＳＦＥＴからなることを特徴とす
る。
【０００５】
【発明の実施の形態】以下に、本発明に基づき第１実施
例のＤＣ−ＤＣコンバータを図１乃至図３と図７を参照
して説明する。図１において、ＤＣ−ＤＣコンバータ
は、ＤＣ−ＤＣコンバータ用ＩＣ１００と、チョークコ
イル１と、逆流防止用素子であるショットキダイオード
２と、コンデンサ３とを備えている。ＤＣ−ＤＣコンバ
ータ用ＩＣ１００には接続端子として、ＩＣ１００へ電
源電圧Ｖｉを供給するための電源端子としての第１端子
４、チョークコイル１への電源電圧または接地電圧の供
給端子としての第２端子５、チョークコイル１への接地
電圧またはチョークコイル１からショットキダイオード
２への出力の供給端子としての第３端子６、電源電圧が
所定電圧Ｖｏに昇圧または降圧されて出力される出力端
子としての第４端子７、およびＩＣ１００へ接地電圧を
供給するための接地端子としての第５端子８を有し、第
１端子４には図示されない電源が接続され、第２端子５
にはチョークコイル１の一端が接続され、第３端子６に
はチョークコイル１の他端とショットキダイオード２の
アノード側とが接続され、第４端子７にはショットキダ
イオード２のカソード側とコンデンサ３の一端とが接続
され、第５端子８にはコンデンサ３の他端とアースとが
接続される。
例のＤＣ−ＤＣコンバータを図１乃至図３と図７を参照
して説明する。図１において、ＤＣ−ＤＣコンバータ
は、ＤＣ−ＤＣコンバータ用ＩＣ１００と、チョークコ
イル１と、逆流防止用素子であるショットキダイオード
２と、コンデンサ３とを備えている。ＤＣ−ＤＣコンバ
ータ用ＩＣ１００には接続端子として、ＩＣ１００へ電
源電圧Ｖｉを供給するための電源端子としての第１端子
４、チョークコイル１への電源電圧または接地電圧の供
給端子としての第２端子５、チョークコイル１への接地
電圧またはチョークコイル１からショットキダイオード
２への出力の供給端子としての第３端子６、電源電圧が
所定電圧Ｖｏに昇圧または降圧されて出力される出力端
子としての第４端子７、およびＩＣ１００へ接地電圧を
供給するための接地端子としての第５端子８を有し、第
１端子４には図示されない電源が接続され、第２端子５
にはチョークコイル１の一端が接続され、第３端子６に
はチョークコイル１の他端とショットキダイオード２の
アノード側とが接続され、第４端子７にはショットキダ
イオード２のカソード側とコンデンサ３の一端とが接続
され、第５端子８にはコンデンサ３の他端とアースとが
接続される。
【０００６】ＤＣ−ＤＣコンバータ用ＩＣ１００は内部
回路として、チョークコイル１、ショットキダイオード
２、およびコンデンサ３とで昇降圧回路を構成する第１
乃至第３スイッチング素子としての第１乃至第３ＭＯＳ
ＦＥＴ９，１０，１１と、ＭＯＳＦＥＴ９，１０，１１
をＰＷＭ制御するための信号を生成するＰＷＭ回路１２
と、基準電圧を必要とする所定出力電圧に設定した基準
電圧源１３と、電源電圧と基準電圧源１３の電圧との比
較信号を生成する比較器１４と、比較器１４の比較信号
に応じて昇圧回路を動作させるかまたは降圧回路を動作
させるかを切換える切換え手段として構成される第１乃
至第３切換え回路１５，１６，１７およびインバータ１
８と、第４端子７の出力電圧を分割してＰＷＭ回路１２
内の図示しない誤差増幅器にフィードバックするための
分割抵抗１９，２０とを含んでいる。
回路として、チョークコイル１、ショットキダイオード
２、およびコンデンサ３とで昇降圧回路を構成する第１
乃至第３スイッチング素子としての第１乃至第３ＭＯＳ
ＦＥＴ９，１０，１１と、ＭＯＳＦＥＴ９，１０，１１
をＰＷＭ制御するための信号を生成するＰＷＭ回路１２
と、基準電圧を必要とする所定出力電圧に設定した基準
電圧源１３と、電源電圧と基準電圧源１３の電圧との比
較信号を生成する比較器１４と、比較器１４の比較信号
に応じて昇圧回路を動作させるかまたは降圧回路を動作
させるかを切換える切換え手段として構成される第１乃
至第３切換え回路１５，１６，１７およびインバータ１
８と、第４端子７の出力電圧を分割してＰＷＭ回路１２
内の図示しない誤差増幅器にフィードバックするための
分割抵抗１９，２０とを含んでいる。
【０００７】Ｐチャネル型ＭＯＳＦＥＴ９は電源電圧の
チョークコイル１への供給をオンオフするためにソース
とドレインとで第１端子４と第２端子５間に、Ｎチャネ
ル型ＭＯＳＦＥＴ１０はチョークコイル１の電源電圧供
給側である一端への接地電圧の供給をオンオフするため
にドレインとソースとで第２端子５と接地端子８間に、
Ｎチャネル型ＭＯＳＦＥＴ１１はチョークコイル１の他
端への接地電圧の供給をオンオフするためにドレインと
ソースとで第２端子６と接地端子８間にそれぞれ接続さ
れている。第１乃至第３切換え回路１５，１６，１７
は、例えば、図７に示すようにＰチャネル型ＭＯＳＦＥ
Ｔ２１とＮチャネル型ＭＯＳＦＥＴ２２からなるＣＭＯ
Ｓ回路で構成され、ＭＯＳＦＥＴ２１のソースに接続さ
れた一方の入力端子２３と、ＭＯＳＦＥＴ２２のソース
に接続された他方の入力端子２４と、ＭＯＳＦＥＴ２１
とＭＯＳＦＥＴ２２の接続点に接続された出力端子２５
と、ＭＯＳＦＥＴ２１とＭＯＳＦＥＴ２２のゲートに共
通接続された制御端子２６を有している。切換え回路１
５の端子２５はＭＯＳＦＥＴ９のゲートに，切換え回路
１６の端子２５はＭＯＳＦＥＴ１０のゲートに，切換え
回路１７の端子２５はＭＯＳＦＥＴ１１のゲートにそれ
ぞれ接続され，各切換え回路１５，１６，１７の端子２
４は第５端子８に共通接続されている。尚、図１では切
換え回路１５，１６，１７は降圧動作時の接続状態を示
す。ＰＷＭ回路１２は、図示を省略するが三角波発生回
路、誤差増幅器、ＰＷＭ制御回路等を含み、各回路を駆
動するため第１端子４と第５端子８間に接続され、ＰＷ
Ｍ回路１２の出力は各切換え回路１５，１６，１７の端
子２３にそれぞれ接続されている。比較器１４の一方の
入力は第１端子４に接続されるとともに、他方の入力は
基準電圧源１３に接続され、比較器１４の出力は第１お
よび第２切換え回路１５，１６の端子２６に接続される
とともにインバータ１８を介して第３切換え回路１７の
端子２６に接続されている。分割抵抗１９，２０の直列
回路は第４端子７と第５端子８間に接続され、その分割
点はＰＷＭ回路１２内の図示しない誤差増幅器の入力に
接続されている。
チョークコイル１への供給をオンオフするためにソース
とドレインとで第１端子４と第２端子５間に、Ｎチャネ
ル型ＭＯＳＦＥＴ１０はチョークコイル１の電源電圧供
給側である一端への接地電圧の供給をオンオフするため
にドレインとソースとで第２端子５と接地端子８間に、
Ｎチャネル型ＭＯＳＦＥＴ１１はチョークコイル１の他
端への接地電圧の供給をオンオフするためにドレインと
ソースとで第２端子６と接地端子８間にそれぞれ接続さ
れている。第１乃至第３切換え回路１５，１６，１７
は、例えば、図７に示すようにＰチャネル型ＭＯＳＦＥ
Ｔ２１とＮチャネル型ＭＯＳＦＥＴ２２からなるＣＭＯ
Ｓ回路で構成され、ＭＯＳＦＥＴ２１のソースに接続さ
れた一方の入力端子２３と、ＭＯＳＦＥＴ２２のソース
に接続された他方の入力端子２４と、ＭＯＳＦＥＴ２１
とＭＯＳＦＥＴ２２の接続点に接続された出力端子２５
と、ＭＯＳＦＥＴ２１とＭＯＳＦＥＴ２２のゲートに共
通接続された制御端子２６を有している。切換え回路１
５の端子２５はＭＯＳＦＥＴ９のゲートに，切換え回路
１６の端子２５はＭＯＳＦＥＴ１０のゲートに，切換え
回路１７の端子２５はＭＯＳＦＥＴ１１のゲートにそれ
ぞれ接続され，各切換え回路１５，１６，１７の端子２
４は第５端子８に共通接続されている。尚、図１では切
換え回路１５，１６，１７は降圧動作時の接続状態を示
す。ＰＷＭ回路１２は、図示を省略するが三角波発生回
路、誤差増幅器、ＰＷＭ制御回路等を含み、各回路を駆
動するため第１端子４と第５端子８間に接続され、ＰＷ
Ｍ回路１２の出力は各切換え回路１５，１６，１７の端
子２３にそれぞれ接続されている。比較器１４の一方の
入力は第１端子４に接続されるとともに、他方の入力は
基準電圧源１３に接続され、比較器１４の出力は第１お
よび第２切換え回路１５，１６の端子２６に接続される
とともにインバータ１８を介して第３切換え回路１７の
端子２６に接続されている。分割抵抗１９，２０の直列
回路は第４端子７と第５端子８間に接続され、その分割
点はＰＷＭ回路１２内の図示しない誤差増幅器の入力に
接続されている。
【０００８】上記構成のＤＣ−ＤＣコンバータの動作に
ついて説明する。端子７からの所定出力電圧Ｖｏが例え
ば、Ｖｏ＝８．５Ｖとし、端子４に電源電圧Ｖｉが例え
ば、Ｖｉ＝６Ｖで供給されると、電源電圧は所定出力電
圧より低いので比較器１４からの比較信号により第１お
よび第２切換え回路１５，１６は端子２４と端子２５間
が接続されるとともに第３切換え回路１７は端子２３と
端子２５間が接続され、従ってＭＯＳＦＥＴ９はオン状
態となり、ＭＯＳＦＥＴ１０はスイッチング動作を行わ
ずオフ状態のままで、ＭＯＳＦＥＴ１１はＰＷＭ制御さ
れ、チョークコイル１、ＭＯＳＦＥＴ１１、ショットキ
ダイオード２からなる昇圧回路が作動する。この昇圧回
路の動作は図２に示すように、ＰＷＭ制御によりＭＯＳ
ＦＥＴ１１がオン状態のときには電源電圧Ｖｉからチョ
ークコイル１、ＭＯＳＦＥＴ１１の経路で電流Ｉ１が流
れ、オフ状態になるとチョークコイル１に発生する逆起
電力が電源電圧Ｖｉに加えられてショットキダイオード
２、コンデンサ３の経路で電流Ｉ２が流れ、出力端子に
昇圧された電圧Ｖｏが発生する。
ついて説明する。端子７からの所定出力電圧Ｖｏが例え
ば、Ｖｏ＝８．５Ｖとし、端子４に電源電圧Ｖｉが例え
ば、Ｖｉ＝６Ｖで供給されると、電源電圧は所定出力電
圧より低いので比較器１４からの比較信号により第１お
よび第２切換え回路１５，１６は端子２４と端子２５間
が接続されるとともに第３切換え回路１７は端子２３と
端子２５間が接続され、従ってＭＯＳＦＥＴ９はオン状
態となり、ＭＯＳＦＥＴ１０はスイッチング動作を行わ
ずオフ状態のままで、ＭＯＳＦＥＴ１１はＰＷＭ制御さ
れ、チョークコイル１、ＭＯＳＦＥＴ１１、ショットキ
ダイオード２からなる昇圧回路が作動する。この昇圧回
路の動作は図２に示すように、ＰＷＭ制御によりＭＯＳ
ＦＥＴ１１がオン状態のときには電源電圧Ｖｉからチョ
ークコイル１、ＭＯＳＦＥＴ１１の経路で電流Ｉ１が流
れ、オフ状態になるとチョークコイル１に発生する逆起
電力が電源電圧Ｖｉに加えられてショットキダイオード
２、コンデンサ３の経路で電流Ｉ２が流れ、出力端子に
昇圧された電圧Ｖｏが発生する。
【０００９】次に、端子７からの所定出力電圧Ｖｏが同
じく、Ｖｏ＝８．５Ｖとし、端子４に電源電圧Ｖｉが例
えば、Ｖｉ＝１５Ｖで供給されると、電源電圧は所定出
力電圧より高いので比較器１４からの比較信号により第
１および第２切換え回路１５，１６は端子２３と端子２
５間が接続されるとともに第３切換え回路１７は端子２
４と端子２５間が接続され、従ってＭＯＳＦＥＴ９，１
０はＰＷＭ制御され、ＭＯＳＦＥＴ１１はスイッチング
動作を行わずオフ状態のままで、チョークコイル１、Ｍ
ＯＳＦＥＴ９，１０、ショットキダイオード２からなる
降圧回路が作動する。この降圧回路の動作は図３に示す
ように、ＰＷＭ制御によりＭＯＳＦＥＴ９がオン状態
で、且つＭＯＳＦＥＴ１０がオフ状態のときには電源電
圧ＶｉからＭＯＳＦＥＴ９、チョークコイル１、ショッ
トキダイオード２、コンデンサ３の経路で電流Ｉ１が流
れ、ＭＯＳＦＥＴ９がオフ状態で、且つＭＯＳＦＥＴ１
０がオン状態になるとチョークコイル１に発生する逆起
電力からショットキダイオード２、コンデンサ３、ＭＯ
ＳＦＥＴ１０の経路で電流Ｉ２が流れ、出力端子に降圧
された電圧Ｖｏが発生する。
じく、Ｖｏ＝８．５Ｖとし、端子４に電源電圧Ｖｉが例
えば、Ｖｉ＝１５Ｖで供給されると、電源電圧は所定出
力電圧より高いので比較器１４からの比較信号により第
１および第２切換え回路１５，１６は端子２３と端子２
５間が接続されるとともに第３切換え回路１７は端子２
４と端子２５間が接続され、従ってＭＯＳＦＥＴ９，１
０はＰＷＭ制御され、ＭＯＳＦＥＴ１１はスイッチング
動作を行わずオフ状態のままで、チョークコイル１、Ｍ
ＯＳＦＥＴ９，１０、ショットキダイオード２からなる
降圧回路が作動する。この降圧回路の動作は図３に示す
ように、ＰＷＭ制御によりＭＯＳＦＥＴ９がオン状態
で、且つＭＯＳＦＥＴ１０がオフ状態のときには電源電
圧ＶｉからＭＯＳＦＥＴ９、チョークコイル１、ショッ
トキダイオード２、コンデンサ３の経路で電流Ｉ１が流
れ、ＭＯＳＦＥＴ９がオフ状態で、且つＭＯＳＦＥＴ１
０がオン状態になるとチョークコイル１に発生する逆起
電力からショットキダイオード２、コンデンサ３、ＭＯ
ＳＦＥＴ１０の経路で電流Ｉ２が流れ、出力端子に降圧
された電圧Ｖｏが発生する。
【００１０】以上のように、第２端子５と第５端子８間
にＭＯＳＦＥＴ１０を接続し、昇圧時にはＭＯＳＦＥＴ
１０はスイッチング動作を行わずオフ状態のままとする
ことにより、チョークコイル１、ＭＯＳＦＥＴ１１、シ
ョットキダイオード２で昇圧回路を構成し、降圧時には
ＭＯＳＦＥＴ１０はＭＯＳＦＥＴ９と同期してＰＷＭ制
御することにより、チョークコイル１、ＭＯＳＦＥＴ
９，１０、ショットキダイオード２で降圧回路を構成し
たので、降圧回路の作動においてチョークコイルに発生
した逆起電力をコンデンサに充電するとき、従来回路の
場合ではバイパス用のショットキダイオードの順方向電
圧降下による損失が発生するという問題があったが、本
実施例ではＭＯＳＦＥＴ１０がＰＷＭ制御でのオン制御
により導通状態となりバイパス用素子として働き、ショ
ットキダイオードの順方向電圧降下による損失より小さ
いオン電圧による損失となる。また、ＭＯＳＦＥＴ１０
はＩＣ内に内臓することができるので、外付けする部品
の点数を減らすことができる。尚、昇圧時、降圧時とも
ショットキダイオード２の順方向電圧降下による損失は
残っている。
にＭＯＳＦＥＴ１０を接続し、昇圧時にはＭＯＳＦＥＴ
１０はスイッチング動作を行わずオフ状態のままとする
ことにより、チョークコイル１、ＭＯＳＦＥＴ１１、シ
ョットキダイオード２で昇圧回路を構成し、降圧時には
ＭＯＳＦＥＴ１０はＭＯＳＦＥＴ９と同期してＰＷＭ制
御することにより、チョークコイル１、ＭＯＳＦＥＴ
９，１０、ショットキダイオード２で降圧回路を構成し
たので、降圧回路の作動においてチョークコイルに発生
した逆起電力をコンデンサに充電するとき、従来回路の
場合ではバイパス用のショットキダイオードの順方向電
圧降下による損失が発生するという問題があったが、本
実施例ではＭＯＳＦＥＴ１０がＰＷＭ制御でのオン制御
により導通状態となりバイパス用素子として働き、ショ
ットキダイオードの順方向電圧降下による損失より小さ
いオン電圧による損失となる。また、ＭＯＳＦＥＴ１０
はＩＣ内に内臓することができるので、外付けする部品
の点数を減らすことができる。尚、昇圧時、降圧時とも
ショットキダイオード２の順方向電圧降下による損失は
残っている。
【００１１】次に、本発明の第２実施例について、図４
乃至図７を参照して説明する。尚、図１と同一のものに
ついては同一符号を付してその説明を省略する。図４に
おいて、図１との違いはショットキダイオード２の替わ
りにＤＣ−ＤＣコンバータ用ＩＣ２００の第３端子６と
第４端子７間にＰチャネル型ＭＯＳＦＥＴ２７を接続す
るとともに、比較器１４からの比較信号により制御し
て、ＭＯＳＦＥＴ２７のゲートを昇圧時に第４端子７
に、および降圧時に第５端子８に接続するためにインバ
ータ２８を介した第４切換え回路２９を設けた点であ
る。第４切換え回路２９は、例えば、図７に示した回路
が用いられ、端子２３は第４端子７に、端子２４は第５
端子８に、端子２５はＭＯＳＦＥＴ２７のゲートに，端
子２６はインバータ２８を介して比較器１４の出力にそ
れぞれ接続されている。尚、図４では切換え回路１５，
１６，１７，２９は降圧動作時の接続状態を示す。
乃至図７を参照して説明する。尚、図１と同一のものに
ついては同一符号を付してその説明を省略する。図４に
おいて、図１との違いはショットキダイオード２の替わ
りにＤＣ−ＤＣコンバータ用ＩＣ２００の第３端子６と
第４端子７間にＰチャネル型ＭＯＳＦＥＴ２７を接続す
るとともに、比較器１４からの比較信号により制御し
て、ＭＯＳＦＥＴ２７のゲートを昇圧時に第４端子７
に、および降圧時に第５端子８に接続するためにインバ
ータ２８を介した第４切換え回路２９を設けた点であ
る。第４切換え回路２９は、例えば、図７に示した回路
が用いられ、端子２３は第４端子７に、端子２４は第５
端子８に、端子２５はＭＯＳＦＥＴ２７のゲートに，端
子２６はインバータ２８を介して比較器１４の出力にそ
れぞれ接続されている。尚、図４では切換え回路１５，
１６，１７，２９は降圧動作時の接続状態を示す。
【００１２】上記構成のＤＣ−ＤＣコンバータの動作に
ついて第１実施例と異なる点のみを説明する。端子７か
らの所定出力電圧Ｖｏが例えば、Ｖｏ＝８．５Ｖとし、
端子４に電源電圧Ｖｉが例えば、Ｖｉ＝６Ｖで供給され
ると、比較器１４からの比較信号により第４切換え回路
２９は端子２３と端子２５間が接続され、従ってＭＯＳ
ＦＥＴ２７はスイッチング動作を行わずオフ状態のまま
で、ＭＯＳＦＥＴ２７の寄生ダイオードが図１のショッ
トキダイオード２と同様に逆流防止用ダイオードとして
働き、チョークコイル１、ＭＯＳＦＥＴ１１、ＭＯＳＦ
ＥＴ２７からなる昇圧回路が作動する。この昇圧回路の
動作は図５に示すように、ＰＷＭ制御によりＭＯＳＦＥ
Ｔ１１がオン状態のときには電源電圧Ｖｉからチョーク
コイル１、ＭＯＳＦＥＴ１１の経路で電流Ｉ１が流れ、
オフ状態になるとチョークコイル１に発生する逆起電力
が電源電圧Ｖｉに加えられてＭＯＳＦＥＴ２７の寄生ダ
イオード、コンデンサ３の経路で電流Ｉ２が流れ、出力
端子に昇圧された電圧Ｖｏが発生する。
ついて第１実施例と異なる点のみを説明する。端子７か
らの所定出力電圧Ｖｏが例えば、Ｖｏ＝８．５Ｖとし、
端子４に電源電圧Ｖｉが例えば、Ｖｉ＝６Ｖで供給され
ると、比較器１４からの比較信号により第４切換え回路
２９は端子２３と端子２５間が接続され、従ってＭＯＳ
ＦＥＴ２７はスイッチング動作を行わずオフ状態のまま
で、ＭＯＳＦＥＴ２７の寄生ダイオードが図１のショッ
トキダイオード２と同様に逆流防止用ダイオードとして
働き、チョークコイル１、ＭＯＳＦＥＴ１１、ＭＯＳＦ
ＥＴ２７からなる昇圧回路が作動する。この昇圧回路の
動作は図５に示すように、ＰＷＭ制御によりＭＯＳＦＥ
Ｔ１１がオン状態のときには電源電圧Ｖｉからチョーク
コイル１、ＭＯＳＦＥＴ１１の経路で電流Ｉ１が流れ、
オフ状態になるとチョークコイル１に発生する逆起電力
が電源電圧Ｖｉに加えられてＭＯＳＦＥＴ２７の寄生ダ
イオード、コンデンサ３の経路で電流Ｉ２が流れ、出力
端子に昇圧された電圧Ｖｏが発生する。
【００１３】次に、端子７から出力される電圧Ｖｏの所
定出力電圧が同じく、Ｖｏ＝８．５Ｖとし、端子４に電
源電圧Ｖｉが例えば、Ｖｉ＝１５Ｖで供給されると、比
較器１４からの比較信号により第４切換え回路２９は端
子２４と端子２５間が接続され、従ってＭＯＳＦＥＴ２
７は導通状態となり、チョークコイル１、ＭＯＳＦＥＴ
９，１０，２７からなる降圧回路が作動する。この降圧
回路の動作は図６に示すように、ＰＷＭ制御によりＭＯ
ＳＦＥＴ９がオン状態で、且つＭＯＳＦＥＴ１０がオフ
状態のときには電源電圧ＶｉからＭＯＳＦＥＴ９、チョ
ークコイル１、ＭＯＳＦＥＴ２７、コンデンサ３の経路
で電流Ｉ１が流れ、ＭＯＳＦＥＴ９がオフ状態で、且つ
ＭＯＳＦＥＴ１０がオン状態になるとチョークコイル１
に発生する逆起電力からＭＯＳＦＥＴ２７、コンデンサ
３、ＭＯＳＦＥＴ１０の経路で電流Ｉ２が流れ、出力端
子に降圧された電圧Ｖｏが発生する。
定出力電圧が同じく、Ｖｏ＝８．５Ｖとし、端子４に電
源電圧Ｖｉが例えば、Ｖｉ＝１５Ｖで供給されると、比
較器１４からの比較信号により第４切換え回路２９は端
子２４と端子２５間が接続され、従ってＭＯＳＦＥＴ２
７は導通状態となり、チョークコイル１、ＭＯＳＦＥＴ
９，１０，２７からなる降圧回路が作動する。この降圧
回路の動作は図６に示すように、ＰＷＭ制御によりＭＯ
ＳＦＥＴ９がオン状態で、且つＭＯＳＦＥＴ１０がオフ
状態のときには電源電圧ＶｉからＭＯＳＦＥＴ９、チョ
ークコイル１、ＭＯＳＦＥＴ２７、コンデンサ３の経路
で電流Ｉ１が流れ、ＭＯＳＦＥＴ９がオフ状態で、且つ
ＭＯＳＦＥＴ１０がオン状態になるとチョークコイル１
に発生する逆起電力からＭＯＳＦＥＴ２７、コンデンサ
３、ＭＯＳＦＥＴ１０の経路で電流Ｉ２が流れ、出力端
子に降圧された電圧Ｖｏが発生する。
【００１４】従って、ＭＯＳＦＥＴ２７は昇圧時には寄
生ダイオードの順方向電圧降下により損失が発生する
が、降圧時にはショットキダイオードの順方向電圧降下
による損失より小さいオン電圧による損失となり、第１
実施例の場合より更にショットキダイオードの順方向電
圧降下による損失を減少させることができる。また、Ｍ
ＯＳＦＥＴ２７はＩＣ内に内臓することができるので、
外付けする部品の点数を更に減らすことができる。尚、
第２実施例において、第１実施例と同様にショットキダ
イオードを第３端子６と第４端子７間に接続してもよ
く、この場合は、外付けする部品の点数が第１実施例と
同じとなるが、昇圧時にＭＯＳＦＥＴ２７の寄生ダイオ
ードの順方向電圧降下より小さいショットキダイオード
の順方向電圧降下による損失となる。
生ダイオードの順方向電圧降下により損失が発生する
が、降圧時にはショットキダイオードの順方向電圧降下
による損失より小さいオン電圧による損失となり、第１
実施例の場合より更にショットキダイオードの順方向電
圧降下による損失を減少させることができる。また、Ｍ
ＯＳＦＥＴ２７はＩＣ内に内臓することができるので、
外付けする部品の点数を更に減らすことができる。尚、
第２実施例において、第１実施例と同様にショットキダ
イオードを第３端子６と第４端子７間に接続してもよ
く、この場合は、外付けする部品の点数が第１実施例と
同じとなるが、昇圧時にＭＯＳＦＥＴ２７の寄生ダイオ
ードの順方向電圧降下より小さいショットキダイオード
の順方向電圧降下による損失となる。
【００１５】
【発明の効果】本発明によれば、チョークコイルの電源
電圧供給側である一端への接地電圧の供給をオンオフす
る第２スイッチング素子を設け、この第２スイッチング
素子を昇圧時にオフ制御、降圧時にＰＷＭ制御すること
により、降圧回路の作動においてチョークコイルに発生
した逆起電力をコンデンサに充電するとき、従来回路の
場合ではバイパス用のショットキダイオードの順方向電
圧降下による損失が発生するという問題があったが、本
発明では第２スイッチング素子のＰＷＭ制御でのオン制
御によりショットキダイオードの順方向電圧降下による
損失より小さいオン電圧による損失となる。また、第２
スイッチング素子をＩＣ内に内臓したので、外付けする
部品の点数を減らすことができる。また、本発明によれ
ば、逆流防止用のショットキダイオードの替わりに第４
スイッチング素子を設け、この第４スイッチング素子を
昇圧時にオフ制御、降圧時にオン制御することにより、
昇圧時には寄生ダイオードの順方向電圧降下により損失
が発生するが、降圧時にはショットキダイオードの順方
向電圧降下による損失より小さいオン電圧による損失と
なり、更にショットキダイオードの順方向電圧降下によ
る損失を減少させることができる。また、第４スイッチ
ング素子をＩＣ内に内臓することができるので、外付け
する部品の点数を更に減らすことができる。
電圧供給側である一端への接地電圧の供給をオンオフす
る第２スイッチング素子を設け、この第２スイッチング
素子を昇圧時にオフ制御、降圧時にＰＷＭ制御すること
により、降圧回路の作動においてチョークコイルに発生
した逆起電力をコンデンサに充電するとき、従来回路の
場合ではバイパス用のショットキダイオードの順方向電
圧降下による損失が発生するという問題があったが、本
発明では第２スイッチング素子のＰＷＭ制御でのオン制
御によりショットキダイオードの順方向電圧降下による
損失より小さいオン電圧による損失となる。また、第２
スイッチング素子をＩＣ内に内臓したので、外付けする
部品の点数を減らすことができる。また、本発明によれ
ば、逆流防止用のショットキダイオードの替わりに第４
スイッチング素子を設け、この第４スイッチング素子を
昇圧時にオフ制御、降圧時にオン制御することにより、
昇圧時には寄生ダイオードの順方向電圧降下により損失
が発生するが、降圧時にはショットキダイオードの順方
向電圧降下による損失より小さいオン電圧による損失と
なり、更にショットキダイオードの順方向電圧降下によ
る損失を減少させることができる。また、第４スイッチ
ング素子をＩＣ内に内臓することができるので、外付け
する部品の点数を更に減らすことができる。
【図１】 本発明の第１実施例であるＤＣ−ＤＣコンバ
ータの回路図
ータの回路図
【図２】 図１に示すＤＣ−ＤＣコンバータの昇圧回路
としての動作を示す説明図。
としての動作を示す説明図。
【図３】 図１に示すＤＣ−ＤＣコンバータの降圧回路
としての動作を示す説明図。
としての動作を示す説明図。
【図４】 本発明の第２実施例であるＤＣ−ＤＣコンバ
ータの回路図
ータの回路図
【図５】 図４に示すＤＣ−ＤＣコンバータの昇圧回路
としての動作を示す説明図。
としての動作を示す説明図。
【図６】 図４に示すＤＣ−ＤＣコンバータの降圧回路
としての動作を示す説明図。
としての動作を示す説明図。
【図７】 図１および図４に示すＤＣ−ＤＣコンバータ
に用いられる切換え回路の回路図。
に用いられる切換え回路の回路図。
１ チョークコイル ２ ショットキダイオード ３ コンデンサ ９ 第１ＭＯＳＦＥＴ（第１スイッチング素子） １０ 第２ＭＯＳＦＥＴ（第２スイッチング素子） １１ 第３ＭＯＳＦＥＴ（第３スイッチング素子） １４ 比較器 ２７ 第４ＭＯＳＦＥＴ（第４スイッチング素子）
Claims (7)
- 【請求項１】電源電圧のチョークコイルへの供給をＰＷ
Ｍ制御しチョークコイルに発生した逆起電力を逆流防止
用素子を介してコンデンサに充電することにより電源電
圧を所定電圧に昇圧または降圧して出力するＤＣ−ＤＣ
コンバータにおいて、 前記電源電圧のチョークコイルへの供給をオンオフする
第１スイッチング素子と、前記チョークコイルの電源電
圧供給側である一端への接地電圧の供給をオンオフする
第２スイッチング素子と、前記チョークコイルの他端へ
の接地電圧の供給をオンオフする第３スイッチング素子
と、前記電源電圧を前記所定電圧と比較する比較器とを
含む半導体集積回路装置を備え、 前記比較器の比較結果に応じて、前記昇圧時に前記第１
スイッチング素子をオン制御、前記第２スイッチング素
子をオフ制御、および前記第３スイッチング素子をＰＷ
Ｍ制御させるとともに、前記降圧時に前記第１および第
２スイッチング素子をＰＷＭ制御させ、前記第３スイッ
チング素子をオフ制御させるようにしたことを特徴とす
るＤＣ−ＤＣコンバータ。 - 【請求項２】前記逆流防止用素子がショットキダイオー
ドであることを特徴とする請求項１記載のＤＣ−ＤＣコ
ンバータ。 - 【請求項３】前記逆流防止用素子が前記半導体集積回路
装置に含まれ、寄生ダイオードを有する第４スイッチン
グ素子であり、この第４スイッチング素子を昇圧時にオ
フ制御させて前記寄生ダイオードを逆流防止用として使
用し、降圧時にオン制御させるようにしたことを特徴と
する請求項１記載のＤＣ−ＤＣコンバータ。 - 【請求項４】前記逆流防止用素子が、寄生ダイオードを
有する第４スイッチング素子と第４スイッチング素子に
並列接続されたショットキダイオードとからなり、前記
第４スイッチング素子は前記半導体集積回路装置に含ま
れ、前記第４スイッチング素子を昇圧時にオフ制御させ
て前記寄生ダイオードを逆流防止用として使用し、降圧
時にオン制御させるようにしたことを特徴とする請求項
１記載のＤＣ−ＤＣコンバータ。 - 【請求項５】前記第１乃至第３スイッチング素子が第１
乃至第３ＭＯＳＦＥＴからなることを特徴とする請求項
１乃至請求項４のうち一の請求項記載のＤＣ−ＤＣコン
バータ。 - 【請求項６】前記第１ＭＯＳＦＥＴがＰチャネル型であ
り、前記第２および第３ＭＯＳＦＥＴがＮチャネル型で
ある請求項５記載のＤＣ−ＤＣコンバータ。 - 【請求項７】前記第４スイッチング素子がＰチャネル型
ＭＯＳＦＥＴからなることを特徴とする請求項３または
請求項４記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215434A JP2001045745A (ja) | 1999-07-29 | 1999-07-29 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215434A JP2001045745A (ja) | 1999-07-29 | 1999-07-29 | Ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001045745A true JP2001045745A (ja) | 2001-02-16 |
Family
ID=16672289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11215434A Pending JP2001045745A (ja) | 1999-07-29 | 1999-07-29 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001045745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002291234A (ja) * | 2001-03-27 | 2002-10-04 | Matsushita Electric Ind Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2006054980A (ja) * | 2004-08-16 | 2006-02-23 | Fujitsu Ltd | 半導体装置 |
| JP2006271182A (ja) * | 2005-02-25 | 2006-10-05 | Rohm Co Ltd | 昇降圧レギュレータ回路及びこれを用いた液晶表示装置 |
-
1999
- 1999-07-29 JP JP11215434A patent/JP2001045745A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002291234A (ja) * | 2001-03-27 | 2002-10-04 | Matsushita Electric Ind Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2006054980A (ja) * | 2004-08-16 | 2006-02-23 | Fujitsu Ltd | 半導体装置 |
| JP4578889B2 (ja) * | 2004-08-16 | 2010-11-10 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2006271182A (ja) * | 2005-02-25 | 2006-10-05 | Rohm Co Ltd | 昇降圧レギュレータ回路及びこれを用いた液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3357338B2 (ja) | バックコンバータ | |
| US6756772B2 (en) | Dual-output direct current voltage converter | |
| US5336985A (en) | Tapped inductor slave regulating circuit | |
| JP4671275B2 (ja) | 電源制御装置、電源用電子部品及び電源装置 | |
| US6812782B2 (en) | Switch mode converter that allows 100% duty cycle on gate driver | |
| US7482796B2 (en) | Switching regulator, power supply circuit and secondary cell charging circuit including the same | |
| KR100742007B1 (ko) | 면적 효율 향상을 위해 스위칭 컨버터에 밀접하게 결합된전하-펌프 | |
| KR101202204B1 (ko) | 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법 | |
| US10008932B2 (en) | Synchronous rectification DC/DC converter | |
| US7911192B2 (en) | High voltage power regulation using two power switches with low voltage transistors | |
| US20070177412A1 (en) | Charge pumped driver for switched mode power supply | |
| US6734656B2 (en) | Buck regulator with monolithic N- channel upper FET and pilot current sensing | |
| US20030035260A1 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| WO2007010801A1 (ja) | 昇圧型、降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
| JP2012139096A (ja) | 半導体装置 | |
| JP3591496B2 (ja) | 電源装置 | |
| WO2006090507A1 (ja) | 昇降圧レギュレータ回路及びこれを用いた液晶表示装置 | |
| US20020036487A1 (en) | Bootstrap circuit in DC/DC static converters | |
| EP3334024A1 (en) | Voltage regulator having boost and charge pump functionality | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| US20010020841A1 (en) | Drive circuit for insulated gate type fets | |
| JP2001045745A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20030090245A1 (en) | Synchronous switched boost and buck converter | |
| US6104173A (en) | DC-DC converter and power-supply switching circuit | |
| JP3055546B1 (ja) | 昇降圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |