WO2006075739A1 - 電流検出回路 - Google Patents

電流検出回路 Download PDF

Info

Publication number
WO2006075739A1
WO2006075739A1 PCT/JP2006/300444 JP2006300444W WO2006075739A1 WO 2006075739 A1 WO2006075739 A1 WO 2006075739A1 JP 2006300444 W JP2006300444 W JP 2006300444W WO 2006075739 A1 WO2006075739 A1 WO 2006075739A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
transistor
detection
compensation
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/300444
Other languages
English (en)
French (fr)
Inventor
Norio Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US11/795,419 priority Critical patent/US7723975B2/en
Publication of WO2006075739A1 publication Critical patent/WO2006075739A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00

Definitions

  • the present invention relates to a current detection circuit that detects a current indirectly using a current mirror circuit.
  • such a circuit can accurately detect a load current without loss without inserting a sense resistor on the path of the load current.
  • the gain can be easily switched according to the magnitude of the load current.
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-264365
  • Patent Document 2 Japanese Patent Laid-Open No. 7-113826
  • the present invention has been made in view of such circumstances, and an object of the present invention is to be able to be accurately performed with a small-scale circuit when current is indirectly detected using a current mirror circuit. Is to provide a simple current detection circuit.
  • a current detection circuit includes an output current side transistor that supplies an output current, a current detection transistor that supplies a detection current proportional to the output current, and Compensation connected to the current supply side of the current detection current mirror circuit so that the terminal voltage of the output current side transistor and the terminal voltage of the current detection transistor have a predetermined relationship.
  • Current mirror circuit and a current detection unit that indirectly detects the output current by detecting the detection current.
  • the “predetermined relationship” may be a relationship in which the terminal voltage of the output current side transistor becomes equal to the terminal voltage of the current detection transistor.
  • the compensation current mirror circuit by connecting the compensation current mirror circuit to the current detection current mirror circuit, the potentials of the electrodes of the output current side transistor and the current detection transistor, such as the collector electrode or the drain electrode, for example. Accuracy can be increased with a small circuit.
  • the current detection current mirror circuit further includes an input current side transistor for causing the output current side transistor to generate an output current proportional to an input current from the outside, and for supplying a first input current for receiving the input current A transistor, a second input current supply transistor connected to the input current side transistor for generating a current corresponding to the input current in the input current side transistor, and a third input current for supplying a noise current to the compensating current mirror circuit.
  • An input current supply current mirror circuit including a current supply transistor may be further included.
  • the bias current linked to the input current is supplied to the compensation current mirror, so that the output current side transistor and the current detection transistor are set according to the input current.
  • the potential of an electrode such as a collector electrode or a drain electrode can be adjusted.
  • the compensation current mirror circuit is connected to the current detection transistor, and is connected to the first compensation transistor that supplies a current proportional to the bias current as the detection current and the output current side transistor, and vice versa. And a second compensation transistor that receives a bias current at the electrode.
  • the ratio of the current drive capability with the input current supply transistor may be made to correspond, and the current drive capability of the second compensation transistor may be made different from that of the input current side transistor.
  • the collector current or the drain current of the output current side transistor flows into the second compensation transistor, and the output current Io It is possible to reduce the amount that cannot be achieved and to improve the detection accuracy.
  • At least the current detection current mirror circuit and the compensation current mirror circuit may be integrated on a single semiconductor substrate.
  • the current detection unit may be integrated and integrated, or the input current supply current mirror circuit may also be integrated and integrated.
  • a motor device includes a motor, the current detection circuit according to the above-described aspect, and a motor drive circuit that drives the motor with reference to the current detected by the current detection circuit. Prepare.
  • An electronic apparatus includes a recording disk and the motor device according to the aspect described above that controls rotation of the recording disk.
  • FIG. 1 is a diagram showing a configuration of a current detection circuit in Embodiment 1.
  • FIG. 2 is a diagram showing a configuration of a current detection circuit in Embodiment 2.
  • FIG. 3 is a diagram showing a configuration of an electronic device in which the current detection circuit of FIG. 1 or FIG. 2 is preferably used.
  • the first embodiment shows a current detection circuit that indirectly detects a current using a current mirror circuit using a bipolar transistor.
  • a configuration is also shown in which the collector potential between the transistors constituting the current mirror circuit is kept as constant as possible.
  • FIG. 1 is a diagram illustrating a configuration of the current detection circuit 100a according to the first embodiment.
  • the input current side transistor Q2, the current detection transistor Q4, and the output current side transistor Q6 constitute a first current detection current mirror circuit CM2.
  • the emitter electrodes of the input current side transistor Q2, the current detection transistor Q4, and the output current side transistor Q6 are connected to a high potential side reference potential Vcc such as a power supply voltage.
  • the base electrodes are connected to each other, and the current path is connected to the input current via the first base current compensation transistor Q8. Connected to the current path on the collector side of the current-side transistor Q2.
  • the collector current IC of the neuropolar transistor is given by the following (formula 1).
  • q is the charge
  • Dn is the electron diffusion coefficient
  • WB is the base width
  • nP is the donor concentration
  • VBE is the base-emitter voltage
  • k is the Boltzmann coefficient
  • T is the absolute temperature.
  • the base current IB of the bipolar transistor is given by the following (formula 2).
  • Dq is the hole diffusion coefficient
  • Lp is the hole diffusion length
  • pN is the concentration of the acceptor in the base.
  • the current amplification factor hFE of the bipolar transistor is determined by the transistor structure so that the above (Equation 3) force is also divided. For example, if the base width WB is halved, the current amplification factor hFE can be doubled.
  • the input current side transistor Q2, the current detection transistor Q4, and the output current side transistor Q6 are different in structure. Therefore, the current amplification factors hFE of the transistors Q2, Q4, and Q6, that is, the current driving capability are set to be different.
  • the current drive capability ratio is set to l: n: mn sequentially from the input current side transistor Q2. Therefore, in the first current detection current mirror circuit CM2, the voltage between the base emitters becomes equal, and therefore a collector current corresponding to the current driving capability flows. Specifically, a collector current of l: n: mn flows in order from the input current side transistor Q2.
  • the emitter electrode of the first base current compensation transistor Q8 is commonly connected to the base electrodes of the three transistors Q2, Q4, and Q6 constituting the first current detection current mirror circuit CM2. Connect to the collector-side current path of side transistor Q2, and connect the emitter electrode to a low-side reference potential such as ground potential.
  • First base current compensation The transistor Q8 functions to reduce the current flowing into the current path on the collector side of the input current side transistor Q2 by utilizing the current driving capability. This improves the accuracy of the mirror ratio between the current flowing through the collector-side current path of the input current side transistor Q2 and the current flowing through the output current side transistor Q6.
  • Supply of input current to the current detection circuit 100a in the present embodiment is performed by supplying the first input current supply transistor Q10, the second input current supply transistor Q12, and the third input current supply transistor Q14. Including input current supply current mirror circuit CM4.
  • the input current from the outside is represented by the symbol of the variable current source 10 in FIG.
  • the first input current supply transistor Q10, the second input current supply transistor Q12, and the third input current supply transistor Q14 are of the NPN type and have the same structure.
  • the emitter electrode of the first input current supply transistor Q10 is grounded via the first resistor R2, and its base electrode is connected to the base electrodes of the transistors Q12 and Q14 constituting the input current supply current mirror circuit CM4. Commonly connected, its collector electrode receives external input current. Also, in order to configure the input current supply current mirror circuit CM4, the current path on the collector side of the first input current supply transistor Q10 and the transistors Q10, Q12, Connect the current path that connects the base electrodes of Q14 together. In the meantime, a transistor may be inserted in the same manner as the first base current compensation transistor Q8.
  • the emitter electrode of the second input current supply transistor Q12 is grounded via the second resistor R4, and its collector electrode is connected to the collector electrode of the input current side transistor Q2.
  • the emitter electrode of the third input current supply transistor Q14 is grounded via the third resistor R6, and its collector electrode is connected to the collector electrode of the second collector potential compensation transistor Q18 described later.
  • a current force equal to or substantially equal to the input current from the outside flows in the current path on the collector side of the input current side transistor Q2, and at the same time, on the collector side of the second collector potential compensation transistor Q18 described later. It flows as a bias current in the current path.
  • First collector potential compensation transistor Q16 and second collector potential compensation transistor Q18 forms the first compensation current mirror circuit CM6.
  • the ratio of these current drive capacities is set to n: 1. This ratio corresponds to the ratio of the current drive capability of the first current detection current mirror circuit CM2, and the first collector potential compensation transistor Q16 and the current detection transistor Q4 are set to the same current drive capability. Thus, the same current drive capability is set between the second collector potential compensation transistor Q18 and the input current side transistor Q2.
  • the emitter electrode of the first collector potential compensation transistor Q16 is connected to the collector electrode of the current detection transistor Q4, and the collector electrode is connected to a current detection unit 20 described later.
  • the emitter electrode of the second collector potential compensation transistor Q18 is connected to the collector electrode of the output current side transistor Q6, and the collector electrode is connected to the collector electrode of the third input current supply transistor Q14.
  • the base electrodes of the first collector potential compensation transistor Q16 and the second collector potential compensation transistor Q18 are connected, and the current path and the second The collector potential compensation transistor Q18 is connected to the collector-side current path via the second base current compensation transistor Q20.
  • the second base current compensation transistor Q20 functions in the same manner as the first base current compensation transistor Q8.
  • the current detection circuit 100a in this embodiment branches an output current path from a current path connecting the collector electrode of the output current side transistor Q6 and the emitter electrode of the second collector potential compensation transistor Q18, and the current path From the output current side transistor Q6 is output to the outside as the output current Io.
  • the collector current is such that the force that slightly flows through the emitter electrode of the second collector potential compensation transistor Q18 can be ignored.
  • This output current Io is a value obtained by amplifying the input current according to the ratio of the current drive capability between the input current side transistor Q2 and the output current side transistor Q6. In this embodiment, this output current Io is not directly detected, but the output current Io is indirectly detected by detecting the collector current of the first collector potential compensation transistor Q16, and the current detection transistor Q4 Also compensates the collector potential of the output current side transistor Q6.
  • the current drive capability of the current detection transistor Q4 is set to 1ZM times the current drive capability of the output current side transistor Q6. For example, it may be set to 1Z1000 times. Therefore, the collector current of the current detection transistor Q4 is 1ZM times the output current Io and The value is n times the force current.
  • the second input current supply transistor Q12, the third input current supply transistor Q14, the input current side transistor Q2, and the second collector potential compensation transistor Q18 have the same current drive capability.
  • the first base current compensation transistor Q8 and the second base current compensation transistor Q20 have the same current drive capability, and the first collector potential compensation transistor Q16 and the second collector potential compensation transistor Since the ratio of the current drive capacity of the star Q18 is set to n: 1, the collector current of the first collector potential compensation transistor Q16 is n times the input current. At the same time, it is lZM times the output current Io.
  • the current detector 20 detects the collector current of the first collector potential compensation transistor Q16.
  • a sense resistor (not shown) may be inserted between the collector electrode and the ground, and the voltage on the collector electrode side of the sense resistor may be detected to detect the collector current.
  • the output current Io that is the detection target can be indirectly detected.
  • Such a detection method can suppress voltage loss as compared with a method of directly detecting the output current Io.
  • the first collector potential compensation transistor Q16 and the second collector potential compensation transistor Q18 constitute the first compensation current mirror circuit CM6, the current corresponding to the ratio of the drive capacities of both transistors Q16 Q18, the base voltage becomes equal, and the emitter voltage becomes equal.
  • the potentials of both collector electrodes are compensated to be equal. For example, when the output current side transistor Q6 transitions to the linear region, a deviation occurs in the mirror ratio with the current detection transistor Q4, but by connecting the first compensation current mirror circuit CM6, the collector electrode It is compensated that the potentials are equal.
  • the present embodiment even when the output current Io changes, the voltage between both base emitters of the first collector potential compensation transistor Q 16 and the second collector potential compensation transistor Q 18 is changed. Because of equality, current detection transistor Q4 and output current Compensation is made so that the potentials of both collector electrodes of the side transistor Q6 are equal. Therefore, accurate current detection can be performed. At that time, since a differential amplifier circuit is not used, the number of circuits can be reduced, and the entire circuit can be simplified. In particular, when the current detection circuit is formed as a monolithic IC, the capacity of the differential amplifier circuit can be omitted, so that the chip size can be reduced. Therefore, the current can be detected accurately with a small circuit.
  • the second embodiment shows a current detection circuit that indirectly detects a current using a current mirror circuit using a field-effect transistor (FET).
  • FET field-effect transistor
  • FIG. 2 is a diagram illustrating a configuration of the current detection circuit 100b according to the second embodiment.
  • the input current side FET (M2), current detection FET (M4), and output current side FET (M6) constitute the second current detection current mirror circuit CM8.
  • the source electrodes of the input current side FET (M2), current detection FET (M4), and output current side FET (M6) are connected to the high potential side reference potential Vdd such as the power supply voltage. These gate electrodes are connected and connected to the current path on the drain side of the input current side FET (M2).
  • a fourth resistor R8 is inserted between the connection point with the current path and the drain electrode of the input current side FET (M2).
  • IDS uC (W / L) ⁇ (VGS- VT) VDS- VDS 2/2) ⁇ ⁇ ⁇ ⁇ ( Equation 4)
  • u is the hole mobility
  • C is the gate oxide film capacitance
  • W is the channel width
  • L is the channel length
  • VGS is the gate-source voltage
  • VT is the threshold voltage
  • VDS is the source Represents the voltage between drains.
  • the drain-source current IDS of the FET is proportional to its structure, for example, the channel size (WZL). For example, if the channel width W is doubled, the drain-source current IDS can also be doubled.
  • current driving is determined by the structure of each of the three FETs (M2, M4, M6). Set the capacity ratio to l: n: mn in order from the input current side FET (M2). In the second current detection current mirror circuit CM8, since the gate-source voltage is equal, the drain-source current corresponding to the current drive capability flows.
  • the first drain potential compensation FET (M8) and the second drain potential compensation FET (MIO) constitute a second compensation current mirror circuit CM10.
  • the ratio of these current drive capacities is set to n: 1. This ratio corresponds to the ratio of the current drive capability of the second current detection current mirror circuit CM8, and the first drain potential compensation FET (M8) and the current detection FET (M4) have the same current drive capability.
  • the same current drive capacity is set between the second drain potential compensation FET (MIO) and the input current side FET (M2).
  • the source electrode of the first drain potential compensation FET (M8) is connected to the drain electrode of the current detection FET (M4), and the drain electrode is connected to the current detection unit 20 similar to that in the first embodiment.
  • the source electrode of the second drain potential compensation FET (MIO) is connected to the drain electrode of the output current side FET (M6), and the drain electrode is connected to the collector electrode of the third input current supply transistor Q14.
  • the gate electrodes of the first drain potential compensation FET (M8) and the second drain potential compensation FET (M10) are connected, and the second Connected to the drain-side current path of the drain potential compensation FET (MIO).
  • a fifth resistor R10 is inserted between the connection point with the current path and the drain electrode of the second drain potential compensation FET (MIO).
  • the current detection circuit in the present embodiment branches the output current path from the current path connecting the drain electrode of the output current side FET (M6) and the drain electrode of the second drain potential compensation FET (MIO), From the current path, the drain current of the output current side FET (M6) is output to the outside as the output current Io.
  • the output current Io is a value obtained by amplifying the input current according to the ratio of the current drive capability between the input current side FET (M2) and the output current side FET (M6).
  • the output current Io is indirectly detected by detecting the drain current of the first drain potential compensation FET (M8) rather than directly detecting the output current Io.
  • the first drain potential compensation FET (M8) and the second drain potential compensation FET (MIO) constitute the second compensation current mirror circuit CM10, a current corresponding to the ratio of their drive capacities is obtained. Since the flow and gate voltages are equal, the source voltages are also equal. As a result, when variations occur in the potentials of both drain electrodes of the current detection FET (M4) and the output current side FET (M6), the potentials of both drain electrodes are compensated to be equal. For example, when the output current side FET (M6) is saturated, the mirror ratio with the current detection FET (M4) is shifted, but by connecting the second compensation current mirror circuit, the drain electrode The potential is compensated to be equal.
  • both gate sources of the first drain potential compensation FET (M8) and the second drain potential compensation FET (MIO) Because the voltage between the two is equal, compensation is made so that the potentials of both drain electrodes of the current detection FET (M4) and the output current side FET (M6) are equal. Therefore, the same effects as those of the first embodiment are obtained. Furthermore, in the case of the second embodiment, it is possible to operate normally even with a relatively low output voltage, for example, 1 [V] force.
  • FIG. 3 is a circuit diagram showing a configuration of an electronic apparatus 1000 in which the current detection circuit 100 according to the above-described embodiment is preferably used.
  • the electronic apparatus 1000 includes a motor device 200 and a recording disk 300.
  • the electronic device 1000 is a notebook type or desktop personal computer, a DVD player, a game machine, or the like, and the recording disk 300 is a hard disk, a DVD disk, or the like.
  • the motor device 200 controls the rotation of the recording disk 300.
  • Motor device 200 includes a motor drive circuit 210, a current detection circuit 100, and a motor 220.
  • the motor drive circuit 210 drives the motor 220 via the current detection circuit 100.
  • the current to be supplied to the motor 220 is controlled with reference to the detection current of the current detection circuit 100.
  • the motor 220 is controlled so that no overcurrent is supplied, or the motor 220 is adaptively controlled so that a constant current is supplied. As described above, it is possible to realize a small and highly accurate motor device and an electric device equipped with the
  • the present invention has been described based on the embodiments. This embodiment is an exemplification, and it is obvious to those skilled in the art that various modifications can be made to the combination of each component and each treatment process, and such modifications are also within the scope of the present invention. It is understood.
  • the current drive capability ratio of the current detection transistor Q4 and the first collector potential compensation transistor Q16 is not the same, and is set to n: kn, and the input current supply transistor Q2
  • the ratio of current drive capability to the second collector potential compensation transistor Q18 is set to 1: k
  • the collector current of the first collector potential compensation transistor Q16 is kn times the input current and kZM times the output current Io. Value.
  • the reactive current that does not contribute to the output current Io among the collector current of the output current side transistor Q6 slightly flowing in the second collector potential compensation transistor Q18 can be reduced.
  • the current detector 20 can detect a current in a desired range. At this time, the ratio between the current drive capability of the first base current compensation transistor Q8 and the second base current compensation transistor Q20, and the second input current supply transistor Q12 and the third input current supply transistor Q14 The ratio of must also be set to l: k. Further, in the second embodiment, the current drive capability of the circuit element corresponding to the first embodiment is set as described above, and the ratio of the resistance values of the fourth resistor R 8 and the fifth resistor R10 is set to k: 1. The same relationship holds.
  • the current detection unit 20 may detect a current flowing through the collector electrode of the current detection transistor Q4 or the drain electrode force of the current detection FET (M4).
  • the current mirror circuit shown in the first and second embodiments is not limited to the above-described type, and various circuits such as a Wilson type can be used.
  • other transistors such as NPN bipolar transistors and P-channel MOSFETs may be used.
  • the fourth resistor R8 and the fifth resistor R10 need not be inserted.
  • the input current side transistor Q2, the current detection transistor Q4, and the output current side transistor Q6 may be designed to have a pair property in layout.
  • the first collector potential compensation transistor Q16 and the second collector potential compensation transistor Q18 are designed to have pair characteristics as well! /.
  • the corresponding FET in the second embodiment may be designed in the same manner.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

　カレントミラー回路を使用して間接的に電流を検出する場合に、小規模な回路で精度よく行う。 　電流検出回路において、電流検出用カレントミラー回路ＣＭ２は、出力電流を供給する出力電流側トランジスタＱ６と、出力電流に比例した検出用電流を供給する電流検出用トランジスタＱ４を含む。補償用カレントミラー回路ＣＭ６は、出力電流側トランジスタＱ６のコレクタ電圧と電流検出用トランジスタＱ４のコレクタ電圧とを等しくするよう、電流検出用カレントミラー回路ＣＭ２の電流供給側に接続する。電流検出部２０は、検出用電流を検出して、出力電流を間接的に検出する。

Description

明 細 書
電流検出回路
技術分野
[0001] 本発明は、カレントミラー回路を使用して間接的に電流を検出する電流検出回路に 関する。
背景技術
[0002] 電流検出回路は、モータドライバや電源など様々な用途に用いられる。電流検出 回路は、負荷への電流供給路に抵抗を挿入して、その両端電圧から電流を直接検 出するものが一般的であるが、カレントミラー回路を使用して間接的に検出する手法 も試みられている。特許文献 1の図 1には、トランジスタ 3、 2からなるカレントミラー回 路 1が開示されている。このトランジスタ 3、 2のサイズ比が n: lであると、トランジスタ 3 、 2に流れる電流も n: lとなる。制御端子 4に所定電圧が与えられると、トランジスタ 3 は負荷 13に電流 IL1を供給し、トランジスタ 2はトランジスタ 9を介して抵抗 11に検出 電流131 = 1 ÷ 11を供給する。従って、抵抗 11の抵抗値を Rとすれば、検出端子 1 2には検出電圧 R X ISl =RX ILl ÷nが出力される。
[0003] このような回路は、特許文献 2に記載されているように、負荷電流の経路上にセンス 抵抗を介挿することなぐ無損失で精度よく負荷電流を検出することができ、負荷電 流を検出する際に負荷電流の大きさに応じてゲインを容易に切り替えることができる 、としている。
特許文献 1：特開 2001— 264365号公報
特許文献 2：特開平 7— 113826号公報
発明の開示
発明が解決しょうとする課題
[0004] 上記特許文献 1の図 1において、カレントミラー回路 1を構成するトランジスタ 3、 2の 非飽和状態では、ソースドレイン端子間電流 IDSは、ソースドレイン端子間電圧 VDS に対して依存性を持つ。そこで、オペアンプ 6とトランジスタ 7からなるフィードバック回 路 5は、トランジスタ 3、 2のソースドレイン端子間電圧 VDSが等しくなるように制御して いる。
[0005] し力しながら、フィードバック回路 5に含まれるオペアンプ 6内には、位相補償用の 容量が必要なため、このようなフィードバック回路を設けると、回路規模が大きくなる。
[0006] 本発明はこうした状況に鑑みてなされたものであり、その目的は、カレントミラー回路 を使用して間接的に電流を検出する場合に、小規模な回路で精度よく行うことが可 能な電流検出回路を提供することにある。
課題を解決するための手段
[0007] 上記課題を解決するために、本発明のある態様の電流検出回路は、出力電流を供 給する出力電流側トランジスタと、出力電流に比例した検出用電流を供給する電流 検出用トランジスタと、を含む電流検出用カレントミラー回路と、出力電流側トランジス タの端子電圧と電流検出用トランジスタの端子電圧とが所定の関係になるよう、電流 検出用カレントミラー回路の電流供給側に接続する補償用カレントミラー回路と、検 出用電流を検出することによって、出力電流を間接的に検出する電流検出部と、を 備える。「所定の関係」は、出力電流側トランジスタの端子電圧と電流検出用トランジ スタの端子電圧とが等しくなる関係であってもよい。
[0008] この態様によると、電流検出用カレントミラー回路に補償用カレントミラー回路を接 続したことにより、出力電流側トランジスタおよび電流検出用トランジスタの、例えばコ レクタ電極またはドレイン電極などの電極の電位精度を小規模な回路で高めることが できる。
[0009] 電流検出用カレントミラー回路は、外部からの入力電流に比例した出力電流を出 力電流側トランジスタに発生させるための入力電流側トランジスタをさらに含み、入力 電流を受ける第 1入力電流供給用トランジスタと、入力電流側トランジスタに接続され 、入力電流側トランジスタに入力電流に対応する電流を発生させる第 2入力電流供 給用トランジスタと、補償用カレントミラー回路にノィァス電流を供給する第 3入力電 流供給用トランジスタと、を含む入力電流供給用カレントミラー回路をさらに備えても よい。
[0010] この態様によると、入力電流に連動したバイアス電流を補償用カレントミラーに供給 することにより、入力電流に応じて、出力電流側トランジスタおよび電流検出用トラン ジスタの、例えばコレクタ電極またはドレイン電極などの電極の電位を調整することが できる。
[0011] 補償用カレントミラー回路は、電流検出用トランジスタに接続され、バイアス電流に 比例した電流を検出用電流として供給する第 1補償用トランジスタと、出力電流側トラ ンジスタに接続され、その逆の電極にてバイアス電流を受ける第 2補償用トランジスタ と、を含んでもよい。
[0012] この態様によると、第 1補償用トランジスタの出力電流を検出用電流とすることにより 、電流検出用カレントミラー回路におけるミラー比のずれの影響が低減された検出用 電流を実現することができる。
[0013] 入力電流側トランジスタと電流検出用トランジスタとの電流駆動能力の比、第 2補償 用トランジスタと第 1補償用トランジスタとの電流駆動能力の比、および第 2入力電流 供給用トランジスタと第 3入力電流供給用トランジスタとの電流駆動能力の比を対応 させ、かつ第 2補償用トランジスタの電流駆動能力を入力電流側トランジスタのそれと 異ならしめてもよい。
[0014] この態様によると、第 2補償用トランジスタの電流駆動能力を調整することにより、出 力電流側トランジスタのコレクタ電流またはドレイン電流のうち、第 2補償用トランジス タに流れ、出力電流 Ioにならない分を減らすことができ、検出精度を上げることがで きる。
[0015] 少なくとも電流検出用カレントミラー回路および補償用カレントミラー回路は、ひとつ の半導体基板上に一体集積化されてもよ ヽ。電流検出部も含んで一体集積化しても よぐ入力電流供給用カレントミラー回路も含んで一体集積ィ匕してもよい。
[0016] 本発明の別の態様のモータ装置は、モータと、上述した態様の電流検出回路と、 電流検出回路にて検出された電流を参照して、モータを駆動するモータ駆動回路と 、を備える。
[0017] 本発明の別の態様の電子機器は、記録ディスクと、記録ディスクの回転を制御する 上述した態様のモータ装置と、を備える。
[0018] なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムな どの間で変換したものもまた、本発明の態様として有効である。 発明の効果
[0019] 本発明によれば、カレントミラー回路を使用して間接的に電流を検出する場合に、 小規模な回路で精度よく行うことが可能となる。
図面の簡単な説明
[0020] [図 1]実施形態 1における電流検出回路の構成を示す図である。
[図 2]実施形態 2における電流検出回路の構成を示す図である。
[図 3]図 1または図 2の電流検出回路が好適に使用される電子機器の構成を示す図 である。
符号の説明
[0021] Q2 入力電流側トランジスタ、 Q4 電流検出用トランジスタ、 Q6 出力電流側ト ランジスタ、 Q10 第 1入力電流供給用トランジスタ、 Q12 第 2入力電流供給用ト ランジスタ、 Q14 第 3入力電流供給用トランジスタ、 Q16 第 1コレクタ電位補償 用トランジスタ、 Q18 第 2コレクタ電位補償用トランジスタ、 20 電流検出部、 10 0 電流検出回路、 200 モータ装置、 210 モータ駆動回路、 220 モータ、 300 記録ディスク、 1000 電子機器。
発明を実施するための最良の形態
[0022] (実施形態 1)
実施形態 1は、バイポーラトランジスタを用いたカレントミラー回路を使用して間接的 に電流を検出する電流検出回路を示す。また、当該カレントミラー回路を構成するト ランジスタ間のコレクタ電位を可能な限り同一に保つ構成も示す。
[0023] 図 1は、実施形態 1における電流検出回路 100aの構成を示す図である。この電流 検出回路 100aでは、 PNP型のバイポーラトランジスタを使用する例を説明する。入 力電流側トランジスタ Q2、電流検出用トランジスタ Q4、および出力電流側トランジス タ Q6は、第 1電流検出用カレントミラー回路 CM2を構成する。入力電流側トランジス タ Q2、電流検出用トランジスタ Q4、および出力電流側トランジスタ Q6のェミッタ電極 は、電源電圧などの高電位側基準電位 Vccに接続される。それらのベース電極同士 は結線され、その電流路は、第 1ベース電流補償用トランジスタ Q8を介して、入力電 流側トランジスタ Q2のコレクタ側の電流路に接続される。
[0024] ノイポーラトランジスタのコレクタ電流 ICは、下記（式 1)で与えられる。
IC = (qDn/WB) nP · exp (qVBE/kT)…（式 1)
ここで、 qは電荷、 Dnは電子拡散係数、 WBはベース幅、 nPはドナー濃度、 VBEは ベースーェミッタ間電圧、 kはボルツマン係数、 Tは絶対温度を表す。
[0025] バイポーラトランジスタのベース電流 IBは、下記（式 2)で与えられる。
IB = (qDq/Lp) pN { exp (qVBE/kT) 1 } · · · (式 2)
ここで、 Dqはホール拡散係数、 Lpはホールの拡散長、 pNはベースにおけるァクセ プタの濃度を表す。
[0026] したがって、バイポーラトランジスタの電流増幅率 hFEは、下記（式 3)で与えられる hFE = (qDn/WB) nP · exp (— qVBE/kT) / (qDn/WB) pN { exp (qVBE/ kT) 1 } = (Dn/Dp) (nP/pN) (Lp/WB) · · . (式 3)
上記（式 3)力も分力るように、バイポーラトランジスタの電流増幅率 hFEは、トランジ スタの構造で決定される。例えば、ベース幅 WBを半分にすれば、電流増幅率 hFE を 2倍にすることができる。
[0027] 本実施形態は、入力電流側トランジスタ Q2、電流検出用トランジスタ Q4、および出 力電流側トランジスタ Q6の構造が異なるものを用いる。よって、各トランジスタ Q2、 Q 4、 Q6の電流増幅率 hFE、すなわち電流駆動能力は異なるように設定される。本実 施形態では、入力電流側トランジスタ Q2から順に、その電流駆動能力の比が l :n:m nに設定される。したがって、第 1電流検出用カレントミラー回路 CM2では、ベース ェミッタ間電圧が等しくなるため、電流駆動能力に応じたコレクタ電流が流れることに なる。具体的には、入力電流側トランジスタ Q2から順に、 l :n:mnのコレクタ電流が 流れること〖こなる。
[0028] 第 1ベース電流補償用トランジスタ Q8のェミッタ電極は第 1電流検出用カレントミラ 一回路 CM2を構成する 3つのトランジスタ Q2、 Q4、 Q6のベース電極に共通接続し 、そのベース電極は入力電流側トランジスタ Q2のコレクタ側の電流路に接続し、その ェミッタ電極は接地電位などの低電位側基準電位に接続する。第 1ベース電流補償 用トランジスタ Q8は、その電流駆動能力を利用して、入力電流側トランジスタ Q2のコ レクタ側の電流路に流入される電流を減少させる働きをする。これにより、入力電流 側トランジスタ Q2のコレクタ側の電流路を流れる電流と、出力電流側トランジスタ Q6 のそれを流れる電流とのミラー比の精度を向上させる。
[0029] 本実施形態における電流検出回路 100aへの入力電流の供給は、第 1入力電流供 給用トランジスタ Q10、第 2入力電流供給用トランジスタ Q 12、および第 3入力電流供 給用トランジスタ Q14を含む入力電流供給用カレントミラー回路 CM4により行われる 。外部からの入力電流を、図 1では可変電流源 10の記号で表している。第 1入力電 流供給用トランジスタ Q10、および第 2入力電流供給用トランジスタ Q 12、および第 3 入力電流供給用トランジスタ Q14は、 NPN型で構成され、同じ構造のものを使用す る。
[0030] 第 1入力電流供給用トランジスタ Q10のェミッタ電極は、第 1抵抗 R2を介して接地 し、そのベース電極は入力電流供給用カレントミラー回路 CM4を構成するトランジス タ Q12、 Q14のベース電極と共通接続し、そのコレクタ電極は外部からの入力電流 を受ける。また、入力電流供給用カレントミラー回路 CM4を構成するために、第 1入 力電流供給用トランジスタ Q10のコレクタ側の電流路と、入力電流供給用カレントミラ 一回路 CM4を構成するトランジスタ Q10、 Q12、 Q 14のベース電極同士を結線する 電流路とを接続する。なお、この間に第 1ベース電流補償用トランジスタ Q8と同様に 、トランジスタを挿入してもよい。
[0031] 第 2入力電流供給用トランジスタ Q 12のェミッタ電極は第 2抵抗 R4を介して接地し 、そのコレクタ電極は入力電流側トランジスタ Q2のコレクタ電極と接続する。第 3入力 電流供給用トランジスタ Q 14のェミッタ電極は第 3抵抗 R6を介して接地し、そのコレ クタ電極は後述する第 2コレクタ電位補償用トランジスタ Q 18のコレクタ電極と接続す る。
[0032] よって、外部からの入力電流に等しい、または略等しい電流力 入力電流側トラン ジスタ Q2のコレクタ側の電流路に流れ、同時に後述する第 2コレクタ電位補償用トラ ンジスタ Q 18のコレクタ側の電流路にバイアス電流として流れる。
[0033] 第 1コレクタ電位補償用トランジスタ Q16および第 2コレクタ電位補償用トランジスタ Q18は、第 1補償用カレントミラー回路 CM6を構成する。これらの電流駆動能力の比 は、 n: lに設定される。この比は、第 1電流検出用カレントミラー回路 CM2の電流駆 動能力の比と対応するものであり、第 1コレクタ電位補償用トランジスタ Q16と電流検 出用トランジスタ Q4とは同じ電流駆動能力に設定され、第 2コレクタ電位補償用トラ ンジスタ Q18と入力電流側トランジスタ Q2との間も同じ電流駆動能力に設定される。
[0034] 第 1コレクタ電位補償用トランジスタ Q16のェミッタ電極は、電流検出用トランジスタ Q4のコレクタ電極と接続し、そのコレクタ電極は、後述する電流検出部 20に接続す る。第 2コレクタ電位補償用トランジスタ Q18のェミッタ電極は、出力電流側トランジス タ Q6のコレクタ電極と接続し、そのコレクタ電極は、第 3入力電流供給用トランジスタ Q 14のコレクタ電極と接続する。
[0035] また、第 1補償用カレントミラー回路 CM6を構成するために、第 1コレクタ電位補償 用トランジスタ Q16および第 2コレクタ電位補償用トランジスタ Q18のベース電極は結 線され、その電流路と第 2コレクタ電位補償用トランジスタ Q18のコレクタ側の電流路 とは、第 2ベース電流補償用トランジスタ Q20を介して接続する。第 2ベース電流補 償用トランジスタ Q20は、第 1ベース電流補償用トランジスタ Q8と同様に機能する。
[0036] 本実施形態における電流検出回路 100aは、出力電流側トランジスタ Q6のコレクタ 電極と第 2コレクタ電位補償用トランジスタ Q18のェミッタ電極とを結ぶ電流路から出 力電流路を分岐し、その電流路から出力電流側トランジスタ Q6のコレクタ電流を出 力電流 Ioとして、外部に出力する。当該コレクタ電流は、第 2コレクタ電位補償用トラ ンジスタ Q18のェミッタ電極にも若干流れる力 無視できる程度である。この出力電 流 Ioは、入力電流側トランジスタ Q2と出力電流側トランジスタ Q6との電流駆動能力 の比に応じて、入力電流が増幅された値となる。本実施形態では、この出力電流 Ioを 直接検出するのではなく、第 1コレクタ電位補償用トランジスタ Q 16のコレクタ電流を 検出することにより、間接的に出力電流 Ioを検出し、電流検出用トランジスタ Q4およ び出力電流側トランジスタ Q6のコレクタ電位を補償する。
[0037] 電流検出用トランジスタ Q4の電流駆動能力は、出力電流側トランジスタ Q6の電流 駆動能力の 1ZM倍に設定される。例えば、 1Z1000倍に設定されてもよい。したが つて、電流検出用トランジスタ Q4のコレクタ電流は、出力電流 Ioの 1ZM倍、かつ入 力電流の n倍の値となる。
[0038] また、本実施形態では、第 2入力電流供給用トランジスタ Q12、第 3入力電流供給 用トランジスタ Q14、入力電流側トランジスタ Q2、および第 2コレクタ電位補償用トラ ンジスタ Q18の電流駆動能力を同じに設定し、かつ第 1ベース電流補償用トランジス タ Q8および第 2ベース電流補償用トランジスタ Q20の電流駆動能力を同じに設定し 、かつ第 1コレクタ電位補償用トランジスタ Q16および第 2コレクタ電位補償用トランジ スタ Q18の電流駆動能力の比を n: 1に設定しているため、第 1コレクタ電位補償用ト ランジスタ Q16のコレクタ電流は、入力電流の n倍の値となる。同時に、出力電流 Io の lZM倍ともなる。
[0039] 電流検出部 20は、第 1コレクタ電位補償用トランジスタ Q16のコレクタ電流を検出 する。例えば、そのコレクタ電極と接地との間に図示しないセンス抵抗を挿入し、当該 センス抵抗の当該コレクタ電極側の電圧を検出して、当該コレクタ電流を検出しても よい。その電流を、電流検出用トランジスタ Q4および出力電流側トランジスタ Q6の電 流駆動能力の比に応じて増幅することにより、検出対象であるところの出力電流 Ioを 間接的に検出することができる。このような検出方法は、出力電流 Ioを直接検出する 方法と比較して、電圧損失を抑制することができる。
[0040] 第 1コレクタ電位補償用トランジスタ Q 16および第 2コレクタ電位補償用トランジスタ Q18は、第 1補償用カレントミラー回路 CM6を構成するため、それらの駆動能力の 比に応じた電流が両トランジスタ Q16、 Q18に流れ、ベース電圧も等しくなるため、ェ ミッタ電圧も等しくなる。これにより、電流検出用トランジスタ Q4および出力電流側トラ ンジスタ Q6の両コレクタ電極の電位にバラツキが発生した場合、両コレクタ電極の電 位が等しくなるよう補償される。例えば、出力電流側トランジスタ Q6が線形領域に遷 移した場合、電流検出用トランジスタ Q4とのミラー比にずれが発生するが、第 1補償 用カレントミラー回路 CM6を接続したことにより、当該コレクタ電極の電位が等しくな るようネ ΐ償される。
[0041] 以上説明したように本実施形態によれば、出力電流 Ioが変化した場合も、第 1コレ クタ電位補償用トランジスタ Q 16および第 2コレクタ電位補償用トランジスタ Q 18の両 ベースーェミッタ間電圧が等しいため、電流検出用トランジスタ Q4および出力電流 側トランジスタ Q6の両コレクタ電極の電位が等しくなるよう補償される。よって、精度 のよい電流検出を行うことができる。その際、差動増幅回路を用いないため、回路点 数を削減することができ、回路全体を簡略ィ匕することができる。特に、本電流検出回 路をモノシリック IC化する場合、当該差動増幅回路の容量を省くことができるため、チ ップサイズを力なり小さくすることができる。したがって、小規模な回路で精度よく電流 を検出することができる。
[0042] (実施形態 2)
実施形態 2は、 FET (field-effect transistor)を用いたカレントミラー回路を使用して 間接的に電流を検出する電流検出回路を示す。また、当該カレントミラー回路を構成 する FET間のドレイン電位を可能な限り同一に保つ構成も示す。
[0043] 図 2は、実施形態 2における電流検出回路 100bの構成を示す図である。この電流 検出回路 100bでは、 Pチャネル MOSFET (metal oxide semiconductor FET)を使用 する例を説明する。入力電流側 FET(M2)、電流検出用 FET(M4)、および出力電 流側 FET(M6)は、第 2電流検出用カレントミラー回路 CM8を構成する。入力電流 側 FET(M2)、電流検出用 FET(M4)、および出力電流側 FET(M6)のソース電極 は、電源電圧などの高電位側基準電位 Vddに接続される。それらのゲート電極は結 線され、入力電流側 FET(M2)のドレイン側の電流路に接続される。その電流路との 接続点と、入力電流側 FET(M2)のドレイン電極との間には、第 4抵抗 R8を挿入す る。
[0044] FETのドレイン ソース間電流 IDSは、下記（式 4)で与えられる。
IDS = uC (W/L) { (VGS— VT) VDS— VDS2/2) } · · · (式 4)
ここで、 uはホールの移動度、 Cはゲート酸ィ匕膜の容量、 Wはチャネル幅、 Lはチヤ ネル長、 VGSはゲート一ソース間電圧、 VTはしきち値電圧、 VDSはソース一ドレイ ン間電圧を表す。
[0045] 上記（式 4)から分かるように、 FETのドレイン ソース間電流 IDSは、その構造、例 えばチャネルサイズ (WZL)と比例関係にある。例えば、チャネル幅 Wを 2倍にすれ ば、ドレイン一ソース間電流 IDSも 2倍にすることができる。
[0046] 本実施形態は、上記 3つの FET (M2、 M4、 M6)の各構造で決定される電流駆動 能力の比を、入力電流側 FET(M2)から順に、 l :n:mnに設定する。第 2電流検出 用カレントミラー回路 CM8では、ゲート—ソース間電圧が等しくなるため、電流駆動 能力に応じたドレイン一ソース間電流が流れることになる。
[0047] 本実施形態における電流検出回路 100bへの入力電流の供給は、実施形態 1と同 様であるため、説明を省略する。
[0048] 第 1ドレイン電位補償用 FET(M8)および第 2ドレイン電位補償用 FET(MIO)は、 第 2補償用カレントミラー回路 CM10を構成する。これらの電流駆動能力の比は、 n: 1に設定される。この比は、第 2電流検出用カレントミラー回路 CM8の電流駆動能力 の比と対応するものであり、第 1ドレイン電位補償用 FET(M8)と電流検出用 FET( M4)とは同じ電流駆動能力に設定され、第 2ドレイン電位補償用 FET(MIO)と入力 電流側 FET (M2)との間も同じ電流駆動能力に設定される。
[0049] 第 1ドレイン電位補償用 FET(M8)のソース電極は、電流検出用 FET(M4)のドレ イン電極と接続し、そのドレイン電極は、実施形態 1と同様の電流検出部 20に接続す る。第 2ドレイン電位補償用 FET(MIO)のソース電極は、出力電流側 FET(M6)の ドレイン電極と接続し、そのドレイン電極は、第 3入力電流供給用トランジスタ Q 14の コレクタ電極と接続する。
[0050] また、第 2補償用カレントミラー回路 CM10を構成するために、第 1ドレイン電位補 償用 FET(M8)および第 2ドレイン電位補償用 FET (M10)のゲート電極は結線され 、第 2ドレイン電位補償用 FET(MIO)のドレイン側の電流路と接続される。その電流 路との接続点と、第 2ドレイン電位補償用 FET(MIO)のドレイン電極との間には、第 5抵抗 R10を挿入する。
[0051] 本実施形態における電流検出回路は、出力電流側 FET(M6)のドレイン電極と第 2ドレイン電位補償用 FET(MIO)のドレイン電極とを結ぶ電流路から出力電流路を 分岐し、その電流路から出力電流側 FET(M6)のドレイン電流を出力電流 Ioとして、 外部に出力する。この出力電流 Ioは、入力電流側 FET(M2)と出力電流側 FET(M 6)との電流駆動能力の比に応じて、入力電流が増幅された値となる。本実施形態で は、この出力電流 Ioを直接検出するのではなぐ第 1ドレイン電位補償用 FET(M8) のドレイン電流を検出することにより、出力電流 Ioを間接的に検出する。 [0052] 第 1ドレイン電位補償用 FET(M8)および第 2ドレイン電位補償用 FET(MIO)は、 第 2補償用カレントミラー回路 CM10を構成するため、それらの駆動能力の比に応じ た電流が流れ、ゲート電圧が等しくなるため、ソース電圧も等しくなる。これにより、電 流検出用 FET(M4)および出力電流側 FET(M6)の両ドレイン電極の電位にバラッ キが発生した場合、両ドレイン電極の電位が等しくなるよう補償される。例えば、出力 電流側 FET(M6)が飽和した場合、電流検出用 FET(M4)とのミラー比にずれが発 生するが、第 2補償用カレントミラー回路を接続したことにより、当該ドレイン電極の電 位が等しくなるよう補償される。
[0053] 以上説明したように本実施形態によれば、出力電流 Ioが変化した場合も、第 1ドレ イン電位補償用 FET(M8)および第 2ドレイン電位補償用 FET(MIO)の両ゲート ソース間電圧が等しいため、電流検出用 FET(M4)および出力電流側 FET(M6) の両ドレイン電極の電位が等しくなるよう補償される。よって、実施形態 1と同様の効 果を奏する。さらに、実施形態 2の場合、出力電圧が比較的低い電圧、例えば 1 [V] 力 でも正常に動作させることができる。
[0054] 図 3は、上述した実施形態に係る電流検出回路 100が好適に使用される電子機器 1000の構成を示す回路図である。この電子機器 1000は、モータ装置 200および記 録ディスク 300を備える。電子機器 1000は、ノート型やディスクトップ型パーソナルコ ンピュータ、 DVDプレイヤ、ゲーム機などであり、記録ディスク 300は、ハードディスク 、 DVDディスクなどである。モータ装置 200は、記録ディスク 300の回転を制御する。 モータ装置 200は、モータ駆動回路 210、電流検出回路 100およびモータ 220を含 む。モータ駆動回路 210は、電流検出回路 100を介してモータ 220を駆動する。そ の際、電流検出回路 100の検出電流を参照して、モータ 220に供給すべき電流を制 御する。例えば、モータ 220に過電流が供給されないよう制御したり、モータ 220に 定電流が供給されるよう適応的に制御したりする。以上のように、小型で精度の高い モータ装置およびそれを搭載した電気機器を実現することができる。
[0055] 以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それ らの各構成要素や各処理プロセスの組合せに 、ろ 、ろな変形例が可能なこと、また そうした変形例も本発明の範囲にあることは当業者に理解されるところである。 [0056] 実施形態 1にて、電流検出用トランジスタ Q4と第 1コレクタ電位補償用トランジスタ Q16との電流駆動能力の比を同じではなぐ n:knに設定し、かつ入力電流供給用ト ランジスタ Q2と第 2コレクタ電位補償用トランジスタ Q18との電流駆動能力の比を、 1 ： kに設定すると、第 1コレクタ電位補償用トランジスタ Q16のコレクタ電流を、入力電 流の kn倍、出力電流 Ioの kZM倍の値とすることができる。この kを 1より小さく設定す ることにより、第 2コレクタ電位補償用トランジスタ Q18に若干流れる出力電流側トラン ジスタ Q6のコレクタ電流のうち、出力電流 Ioに寄与しない無効電流を減らすことがで きる。電流検出部 20は、所望のレンジで電流を検出することができる。なお、この際、 第 1ベース電流補償用トランジスタ Q8と第 2ベース電流補償用トランジスタ Q20の電 流駆動能力との比、および第 2入力電流供給用トランジスタ Q12と第 3入力電流供給 用トランジスタ Q14とのその比も、 l :kに設定する必要がある。さらに、実施形態 2でも 、実施形態 1と対応する回路素子の電流駆動能力を上記のように設定し、第 4抵抗 R 8と第 5抵抗 R10との抵抗値の比を k: 1に設定すれば、同様の関係が成り立つ。
[0057] また、電流検出部 20は、電流検出用トランジスタ Q4のコレクタ電極または電流検出 用 FET(M4)のドレイン電極力 流れる電流を検出してもよい。
[0058] また、実施形態 1、 2で示したカレントミラー回路は、上述した型に限るものではなく 、ウィルソン型など種々の回路を使用することができる。また、上述した実施形態で使 用したトランジスタに限らず、 NPN型バイポーラトランジスタや、 Pチャネル MOSFET など、その他のトランジスタを用いてもよい。また、実施形態 2にて、第 4抵抗 R8およ び第 5抵抗 R10を挿入しなくてもょ 、。
[0059] また、本電流検出回路をモノシリック IC化する場合、入力電流側トランジスタ Q2、 電流検出用トランジスタ Q4、および出力電流側トランジスタ Q6は、レイアウト上、ペア 性を持つように設計されるとよい。第 1コレクタ電位補償用トランジスタ Q16および第 2 コレクタ電位補償用トランジスタ Q 18も同様にペア性を持つように設計されるとよ!/、。 また、実施形態 2における対応する FETも同様に設計されるとよい。
産業上の利用可能性
[0060] 本発明によれば、カレントミラー回路を使用して間接的に電流を検出する場合に、 小規模な回路で精度よく行うことが可能となる。

Claims

請求の範囲
[1] 出力電流を供給する出力電流側トランジスタと、前記出力電流に比例した検出用 電流を供給する電流検出用トランジスタと、を含む電流検出用カレントミラー回路と、 前記出力電流側トランジスタの端子電圧と前記電流検出用トランジスタの端子電圧 とが所定の関係になるよう、前記電流検出用カレントミラー回路の電流供給側に接続 する補償用カレントミラー回路と、
前記検出用電流を検出することによって、前記出力電流を間接的に検出する電流 検出部と、
を備えることを特徴とする電流検出回路。
[2] 前記電流検出用カレントミラー回路は、外部からの入力電流に比例した前記出力 電流を前記出力電流側トランジスタに発生させるための入力電流側トランジスタをさ らに含み、
前記入力電流を受ける第 1入力電流供給用トランジスタと、前記入力電流側トラン ジスタに接続され、該入力電流側トランジスタに前記入力電流に対応する電流を発 生させる第 2入力電流供給用トランジスタと、前記補償用カレントミラー回路にバイァ ス電流を供給する第 3入力電流供給用トランジスタと、を含む入力電流供給用カレン トミラー回路をさらに備えることを特徴とする請求項 1に記載の電流検出回路。
[3] 前記補償用カレントミラー回路は、前記電流検出用トランジスタに接続され、前記バ ィァス電流に比例した電流を前記検出用電流として供給する第 1補償用トランジスタ と、前記出力電流側トランジスタに接続され、その逆の電極にて前記バイアス電流を 受ける第 2補償用トランジスタと、を含むことを特徴とする請求項 2に記載の電流検出 回路。
[4] 前記入力電流側トランジスタと前記電流検出用トランジスタとの電流駆動能力の比 、前記第 2補償用トランジスタと前記第 1補償用トランジスタとの電流駆動能力の比、 および前記第 2入力電流供給用トランジスタと前記第 3入力電流供給用トランジスタと の電流駆動能力の比を対応させ、かつ前記第 2補償用トランジスタの電流駆動能力 を前記入力電流側トランジスタのそれと異ならしめることを特徴とする請求項 3に記載 の電流検出回路。
[5] 少なくとも前記電流検出用カレントミラー回路および前記補償用カレントミラー回路 は、ひとつの半導体基板上に一体集積化されたことを特徴とする請求項 1から 4のい ずれかに記載の電流検出回路。
[6] モータと、
請求項 1から 5のいずれかに記載の電流検出回路と、
前記電流検出回路にて検出された電流を参照して、前記モータを駆動するモータ 駆動回路と、
を備えることを特徴とするモータ装置。
[7] 記録ディスクと、
前記記録ディスクの回転を制御する請求項 6に記載のモータ装置と、 を備えることを特徴とする電子機器。
PCT/JP2006/300444 2005-01-17 2006-01-16 電流検出回路 Ceased WO2006075739A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/795,419 US7723975B2 (en) 2005-01-17 2006-01-16 Current detecting circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-009654 2005-01-17
JP2005009654A JP4907875B2 (ja) 2005-01-17 2005-01-17 電流検出回路

Publications (1)

Publication Number Publication Date
WO2006075739A1 true WO2006075739A1 (ja) 2006-07-20

Family

ID=36677759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300444 Ceased WO2006075739A1 (ja) 2005-01-17 2006-01-16 電流検出回路

Country Status (5)

Country Link
US (1) US7723975B2 (ja)
JP (1) JP4907875B2 (ja)
CN (1) CN101080639A (ja)
TW (1) TW200628807A (ja)
WO (1) WO2006075739A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080227520A1 (en) * 2007-03-15 2008-09-18 Konami Gaming Incorporated Gaming machine checking color of symbol on reel
EP2515126A1 (en) * 2011-04-19 2012-10-24 Dialog Semiconductor GmbH Bidirectional current sense
US9741311B2 (en) * 2013-08-13 2017-08-22 Seiko Epson Corporation Data line driver, semiconductor integrated circuit device, and electronic appliance with improved gradation voltage
DE102014202611A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Strommessung
US9664713B2 (en) * 2014-10-30 2017-05-30 Infineon Technologies Austria Ag High speed tracking dual direction current sense system
CN107765068A (zh) * 2017-10-17 2018-03-06 电子科技大学中山学院 一种电流检测电路及电流检测设备
US11025038B2 (en) 2018-02-08 2021-06-01 Semiconductor Components Industries, Llc Methods and apparatus for a current circuit
CN113168199B (zh) * 2018-11-26 2023-02-03 株式会社村田制作所 电流输出电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184466A (ja) * 1985-02-12 1986-08-18 Sharp Corp 電流レベル弁別回路
US4914317A (en) * 1988-12-12 1990-04-03 Texas Instruments Incorporated Adjustable current limiting scheme for driver circuits
JPH05196660A (ja) * 1992-01-22 1993-08-06 Nec Ic Microcomput Syst Ltd 電流検出回路
JPH05232150A (ja) * 1992-02-24 1993-09-07 Sharp Corp 電流検出回路
JPH075225A (ja) * 1992-11-03 1995-01-10 Texas Instr Deutschland Gmbh 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080823B2 (ja) 1993-10-15 2000-08-28 モトローラ株式会社 半導体集積回路装置
JP3329541B2 (ja) * 1993-11-30 2002-09-30 株式会社東芝 モータ制御装置とモータ制御方法
US5656897A (en) * 1994-09-30 1997-08-12 Sgs-Thomson Microelectronics, Inc. Current sensing and control in brushless DC motors
JP2001264365A (ja) 2000-03-21 2001-09-26 Nec Corp 電流検出回路及びモータ制御装置
US7035032B2 (en) * 2003-07-21 2006-04-25 Matsushita Electric Industrial Co., Ltd. Method and system for reducing power consumption in a rotatable media data storage device
US7034542B2 (en) * 2004-02-24 2006-04-25 Texas Instruments Incorporated Current sensing circuit and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184466A (ja) * 1985-02-12 1986-08-18 Sharp Corp 電流レベル弁別回路
US4914317A (en) * 1988-12-12 1990-04-03 Texas Instruments Incorporated Adjustable current limiting scheme for driver circuits
JPH05196660A (ja) * 1992-01-22 1993-08-06 Nec Ic Microcomput Syst Ltd 電流検出回路
JPH05232150A (ja) * 1992-02-24 1993-09-07 Sharp Corp 電流検出回路
JPH075225A (ja) * 1992-11-03 1995-01-10 Texas Instr Deutschland Gmbh 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体

Also Published As

Publication number Publication date
TW200628807A (en) 2006-08-16
US7723975B2 (en) 2010-05-25
JP4907875B2 (ja) 2012-04-04
CN101080639A (zh) 2007-11-28
US20090153131A1 (en) 2009-06-18
JP2006200896A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
US7639081B2 (en) Biasing scheme for low-voltage MOS cascode current mirrors
US5220207A (en) Load current monitor for MOS driver
US8803535B2 (en) Impedance mismatch detection circuit
CN111384906B (zh) 功率放大电路
JP2001085959A (ja) 半導体集積回路の感知増幅装置
JPH02117208A (ja) 相補性ｍｏｓ技術による回路装置
US7317358B2 (en) Differential amplifier circuit
WO2006075739A1 (ja) 電流検出回路
JPH07114332B2 (ja) 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器
US20140043087A1 (en) High accuracy bipolar current multiplier with base current compensation
JP4388144B2 (ja) 基準回路および方法
JP2004274207A (ja) バイアス電圧発生回路および差動増幅器
CN119002614A (zh) 源极跟随器及电子设备
JP3644156B2 (ja) 電流制限回路
JP2639350B2 (ja) 演算増幅器
JPH07249946A (ja) Ａｂ級プッシュプル駆動回路、その駆動方法及びこれを用いたａｂ級電子回路
JP3680513B2 (ja) 電流検出回路
US7619476B2 (en) Biasing stage for an amplifier
US8179199B2 (en) Transistor resistor and associated method
JP2009118059A (ja) カレントミラー回路及びカレントミラー回路の電流特性補正方法
JP3945412B2 (ja) レベルシフト回路
US7193465B2 (en) Variable gain amplifier capable of functioning at low power supply voltage
JP3580409B2 (ja) オフセット調整回路
CN101188411A (zh) 用于差动输入级的偏置电流补偿电路
JP2002353746A (ja) 増幅回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200680001428.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11795419

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06711725

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6711725

Country of ref document: EP