WO2006058708A2 - Schaltungsanordnung zur erzeugung eines komplexen signals und deren verwendung in einem hochfrequenz-sender oder -empfänger - Google Patents

Schaltungsanordnung zur erzeugung eines komplexen signals und deren verwendung in einem hochfrequenz-sender oder -empfänger Download PDF

Info

Publication number
WO2006058708A2
WO2006058708A2 PCT/EP2005/012747 EP2005012747W WO2006058708A2 WO 2006058708 A2 WO2006058708 A2 WO 2006058708A2 EP 2005012747 W EP2005012747 W EP 2005012747W WO 2006058708 A2 WO2006058708 A2 WO 2006058708A2
Authority
WO
WIPO (PCT)
Prior art keywords
oscillator
circuit arrangement
frequency divider
signal
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2005/012747
Other languages
English (en)
French (fr)
Other versions
WO2006058708A3 (de
Inventor
Tony Gschier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to US11/792,405 priority Critical patent/US7750708B2/en
Publication of WO2006058708A2 publication Critical patent/WO2006058708A2/de
Publication of WO2006058708A3 publication Critical patent/WO2006058708A3/de
Priority to GB0709384A priority patent/GB2437658A/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1221—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising multiple amplification stages connected in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/425—Out-of-phase gating or clocking signals applied to counter stages using bistables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the primary-secondary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature

Definitions

  • Circuit arrangement for generating a complex signal and its use in a radio-frequency transmitter or receiver
  • the present invention relates to a circuit arrangement for generating a complex signal and their use in a high-frequency transmitter or high-frequency receiver for providing a local oscillator signal.
  • a carrier frequency is usually or ⁇ beat frequency required. This serves to effect a frequency conversion between a baseband layer or intermediate frequency position and a high-frequency position.
  • an incoming signal in a high frequency mixer is linked to the local oscillator signal.
  • Phase offset of 90 degrees is understood here as a complex oscillator signal.
  • an integrated oscillator can be used to generate a complex oscillator signal.
  • the signal thus obtained with a carrier frequency is usually between the oscillator and the frequency mixer in two mutually phase-shifted by 90 degrees
  • Decomposed signal components namely an in-phase component and a quadrature component. Therefore, such complex signals are also referred to as IQ signals.
  • FIG 4 shows a known way to obtain such an IQ signal.
  • An oscillator 1 is provided which generates a carrier signal in the form of a difference signal VCON, VCOP. This is supplied to a divider 2, which emits two signals phase-shifted by 90 degrees. The output signals of the divider are each again designed as differential signals.
  • the two ports for the in-phase signal component are labeled IN, IP, while the quadrature components are labeled QN, QP.
  • each of these two functional blocks 1, 2 has an associated therewith bias current source 39, 40, which for
  • the oscillator 1 and the divider 2 are connected to each other either via buffers or AC coupling.
  • the output signals IN, IP; QN, QP of the arrangement of Figure 4 have a certain phase noise component. This is contradicted by the fact that due to the desire for ever higher signal quality and bandwidth in the message transmission, the phase noise of the local oscillator signal is to be reduced more and more.
  • the object of the present invention is to provide a
  • Circuit arrangement for generating a complex signal and a use of the circuit arrangement in transmitters or To specify receivers in which the phase noise of the complex signal is reduced.
  • the object with respect to the object is achieved by a circuit arrangement for generating a complex signal, comprising an oscillator,
  • a frequency divider coupled to the oscillator for supplying an oscillation signal, having an output for providing an in-phase signal and having an output for providing a quadrature signal which together form the complex signal
  • the frequency divider being a master-slave flip-flop is, a supply potential terminal and - a reference potential terminal, wherein the oscillator and the frequency divider are arranged in a common current path between the supply and reference potential terminal.
  • the object is achieved by using a circuit arrangement according to the proposed principle in a high-frequency transmitter or receiver for providing a Lokaloszilla.tor- signal.
  • the function blocks oscillator and frequency divider are no longer designed as separate blocks and connected in series, but rather is intended to realize the oscillator and the frequency divider in a single, common current path, the switched between supply and reference potential.
  • the oscillator current relative to the divider current can be relatively large, it is possible to use smaller resistors for output signal limiting. This reduces the inherent noise of the frequency divider even further.
  • the phase noise of the entire circuit remains constantly smaller than that of the oscillator, for example, constantly 6 dB.
  • a reduction of the supply voltage of the proposed circuit arrangement is possible in that the BIAS current source is integrated into the functional block of the oscillator.
  • a series circuit connected between supply and reference potential connection comprises an electrical load, the oscillator, the frequency divider and a BIAS current source.
  • the common current path and thus the frequency divider and the oscillator are preferably formed in symmetrical circuit technology. As a result, among other things, the sensitivity to external disturbances is reduced.
  • the output of the frequency divider to provide the in-phase signal and the output to provide the Quadrature signals are preferably each designed to deliver differential signals.
  • the frequency divider is preferably designed as a two-frequency divider. In this case, the oscillator oscillates at twice the desired frequency of the complex signal provided by the overall circuitry.
  • the frequency divider may also comprise a plurality of cascaded by two-frequency divider.
  • the total divider ratio is 2 ⁇ . This is possible due to the present possible, simplified realization of the frequency divider with very little effort.
  • the supply current remains at a total divider ratio of 2 N .
  • the frequency divider is preferably designed as a master-slave flip-flop.
  • the frequency divider preferably comprises a master block and a slave block, which are connected to each other in a feedback to form a master-slave structure.
  • Master block and slave block each comprise a differential and a holding stage, wherein the master differential stage, the master holding stage, the slave differential stage and the slave holding stage are preferably coupled together to form the flip-flop structure.
  • Differential and holding stages preferably each have an emitter or source-coupled transistor pair, depending on whether, due to the desired application, the integration of the circuit in metal-insulator-semiconductor technology or in bipolar circuit technology or a combination of both takes place.
  • the oscillator is preferably designed as a tunable oscillator. This makes it possible to vary the frequency of the complex signal provided.
  • the tunable oscillator is preferably designed as a voltage-controlled oscillator, voltage-controlled oscillator, VCO.
  • the oscillation frequency of at least one inductance and at least one capacitance is determined.
  • the capacity is designed to be tunable.
  • one or more varactor components are provided in the oscillator.
  • the oscillator preferably has a cross-coupled metal oxide semiconductor, MOS transistor pair for its attenuation. This provides a negative impedance that compensates for the unavoidable attenuation of the inductors and capacitances. Thus, a swing condition can be satisfied.
  • Another cross-coupled transistor pair may be provided to attenuate the oscillator.
  • the two have Cross-coupled transistor pairs preferably have a different conductivity type of their transistors.
  • the proposed circuit arrangement is preferably constructed in integrated circuit technology. It can be
  • Bipolar and / or MOS transistors are used, depending on the desired specification and the available integration processes.
  • the proposed circuit arrangement for generating a signal with in-phase and quadrature components is particularly suitable for providing a local oscillator signal for use in transmitters and / or receivers of communication technology, for example mobile radio.
  • FIG. 1 shows an embodiment of a circuit arrangement according to the proposed principle with reference to a block diagram
  • Figure 2 shows another embodiment of a
  • FIG. 3 shows a third exemplary embodiment of a circuit arrangement according to the proposed principle on the basis of a circuit diagram
  • Figure 4 shows a circuit arrangement for generating a complex signal according to the prior art
  • Figure 5 shows a high-frequency receiver with a circuit arrangement according to the proposed principle.
  • FIG. 1 shows a circuit arrangement 50 for generating a complex signal.
  • an oscillator 3 and a frequency divider 4 are coupled together in a symmetrically designed circuit connection VCOP, VCON and arranged in a common current path.
  • a current source 6 is connected, which provides a BIAS current.
  • the frequency divider 4 is connected to a " supply potential terminal 7.
  • a series circuit comprising the frequency divider 4, the oscillator 3 and the current source 6 is connected between the supply potential terminal 7 and the reference potential terminal 5, which are thus arranged in a common current path It is possible to vary the frequency of the oscillator 4.
  • the frequency divider 4 has a first output 9, at which an in-phase signal component, and an output 10, at which a
  • Quadrature Si'gnalkomponente the complex signal to be generated are provided. Both outputs 9, 10 are each to provide differential signals IN, IP; QN, QP designed. Since the respectively associated differential signals to each other a phase shift of 180
  • the output of the frequency divider 4 is also interpretable so that a total of four, in steps of 90 degrees phase-shifted signals provided and thus have a phase angle of 0 degrees, 90 degrees, 180 degrees and 270 degrees.
  • the frequency divider 4 in the present example is a two-frequency divider, the oscillator 3 oscillates at twice the frequency relative to the desired output frequency of the complex signal at the quadrature signal outputs 9, 10>
  • the current source 6 provides a BIAS current for the oscillator, which at the same time serves as a current for the frequency divider 4.
  • the BIAS current for the oscillator and for the frequency divider does not necessarily have to be equal in magnitude. , -
  • FIG. 2 shows another embodiment of a circuit arrangement for providing a complex signal according to the proposed principle with reference to a development of the circuit of Figure 1.
  • the circuit of Figure 2 is consistent with that of Figure 1 in its basic structure and is so far with respect to their structure and the advantageous mode of operation at this point not described again.
  • the oscillator 3 of FIG. 2 is designed as a tunable LC oscillator. Accordingly, inductance and capacitance determine the resonant circuit frequency.
  • the structure of the oscillator 3 is designed symmetrically, namely as a voltage-controlled oscillator, English: Voltage-Controlled Oscillator, VCO. Between the symmetrical oscillation nodes 11, 12 of the oscillator, an inductance 13 is connected as the resonant circuit frequency determining element.
  • each varactor 14, 15 is provided, wherein each varactor 14, 15, each with a connection to a respective oscillating node 11, 12 is connected.
  • the free terminals of the varactors 14, 15 snid connected to each other in a control input 8.
  • the control input 8 is used to supply the tuning voltage ⁇ VCTRL of the tunable oscillator 3.
  • the varactors have a voltage-dependent capacitance and thus determine the resonant circuit frequency.
  • a base 16 of the oscillator 3 is connected to the reference potential terminal 5 via the current source 6.
  • the controlled distance each of a MOS transistor 17, 18 of the n-channel type is connected between the symmetrical oscillation nodes 11, 12 and the base 16, the controlled distance each of a MOS transistor 17, 18 of the n-channel type is connected.
  • the gate terminals of the transistors 17, 18 are connected to the respective opposite oscillation node 11, 12 for forming a cross-coupling.
  • the cross-coupled transistor pair 17, 18 serves to de-attenuation of the oscillator.
  • another transistor pair 19, 20 is provided, which is of the p-channel type. Depending on one of the transistors 19, 20, each with a connection of its controlled route to one
  • the frequency divider 4 is constructed as a master-slave flip-flop.
  • a master block 23 and a slave block 24 are provided.
  • the master block 23 and the slave block 24 each comprise two differential stages. Each of these difference levels serves as a holding level.
  • the two differential stages in the master block and in the slave block 23, 24 each comprise two emitter-coupled npn transistors 25, 26;
  • the actual core of the flip-flop 4 is formed by four differential stages, each comprising two npn transistors and are operated switching in emitter-coupled logic, ECL circuit technology.
  • the first differential amplifier comprises two transistors 25, 26, whose
  • Emitter terminals are directly connected to each other in the first circuit node 21.
  • the collector terminal of the first transistor 25 of the first differential amplifier 25, 26 forms a first circuit node IP, the
  • Collector terminal of the second transistor 26 forms a second circuit node IN.
  • the base terminal of the first transistor 25 is connected to a circuit node QN, while the base terminal of the second transistor is connected to a circuit node QP.
  • the collector terminal of the first transistor 27 is connected to the circuit node IP, while the collector terminal of the second transistor 28 is connected to the circuit node IN.
  • the base terminal of the first transistor 27 is connected to the circuit node IN, while the base terminal of the second transistor 28 is connected to the Circuit node IP is connected so that the transistors 27, 28 together form a cross-coupling.
  • the common emitter node of the second differential stage 27, 28 is connected to the second circuit node 22.
  • the third differential stage 29, 30 also comprises two emitter-coupled npn transistors whose common emitter node is connected to the second circuit node 22.
  • the collector terminal of the first transistor 29 of the third differential stage 29, 30 is connected to the circuit node QN, while the collector terminal of the second transistor 30 of the third differential stage is connected to the circuit node QP.
  • the base terminal of the first transistor 29 is connected to the circuit node IN, while the base terminal of the second
  • Transistor 30 is connected to the circuit node IP.
  • the emitter terminals of the transistors 31, 32 of the fourth differential stage are connected to each other and to the first circuit node 21.
  • the collector terminal of the first transistor 31 of the fourth differential stage is connected to the circuit node QN, the collector terminal of the second transistor 32 of the fourth differential stage to the collector terminal QP.
  • the base terminal of the first transistor 31 of the fourth differential stage is connected to the
  • Each of the four circuit nodes IP 7 IN, QN, QP is connected to the supply potential terminal 7 via a respective resistor 33, 34, 35, 36.
  • the current source 6 also serves to supply the flip-flop arrangement constructed in ECL circuit technology in frequency divider 4. As a result, the inherent noise is reduced.
  • Figure 3 shows a third embodiment of a circuit arrangement according to the proposed principle, the also corresponds in structure to a development of the circuit of Figure 1.
  • the circuit of Figure 3 corresponds to a modification of the circuit of Figure 2 and will not be described again in so far as it agrees with this.
  • the n-channel MOS transistor pair 17, 18 is omitted.
  • an inductance 37 is provided with center tap.
  • the inductance 37 is likewise connected to one connection to the symmetrical oscillation nodes 11, 12, but has a center connection which is connected to the current source 6.
  • Transistor stage the ability to operate this. Circuit with a lower supply voltage can. Moreover, the circuit also shows, with a slightly lower gain, the advantages and variations that have already been described with reference to FIG. 2 ' .
  • master-slave D flip-flop structure instead of the illustrated master-slave D flip-flop structure other frequency divider structures may be used. It should be noted, however, that the shown master-slave D flip-flop structure manages with very few transistor components.
  • the resistors 33 to 36 can be exchanged for inductors or transistors.
  • MOS transistors can be used, and vice versa for the MOS transistors 17 to 20.
  • the entire circuit arrangement can also be constructed in bipolar, as in MOS or other circuit technology, depending on the desired application and available integration process.
  • FIG. 5 shows a high-frequency receiver with a circuit arrangement according to the proposed principle.
  • This comprises two mixers 51, 52 whose outputs are connected to each other in a link 53.
  • a baseband signal BB can be tapped.
  • a high-frequency signal RF is supplied.
  • the circuit arrangement 50 is connected to a respective second input of the mixers 51, 52, such that the quadrature signal QN, QP and a second mixer 52 are supplied with the in-phase signal IN, IP to a first mixer 51.
  • the circuit is designed for processing differential signals.
  • the circuit arrangement 50 alternatively or additionally be used in a corresponding manner for frequency conversion in transmission arrangements.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Transmitters (AREA)

Abstract

Es ist eine Schaltungsanordnung zur Erzeugung eines IQ-Signals angegeben, die einen Oszillator (3) und einen Frequenzteiler (4) umfasst. Der Oszillator (3) und der Frequenzteiler (4) sind nach dem vorgeschlagenen Prinzip in einem gemeinsamen Strompfad zwischen Versorgungs- und Bezugspotenzial (7, 5) angeordnet. Dadurch ist es möglich, beide Funktionsblöcke mit einem gemeinsamen BIAS-Strom zu betreiben und zusätzlich Bauelemente einzusparen. Die vorgeschlagene Schaltung ist besonders zur Erzeugung von Lokaloszillator-Signalen in Hochfrequenz-Empfängern der Kommunikationstechnik geeignet.

Description

Beschreibung
Schaltungsanordnung zur Erzeugung eines komplexen Signals und .deren Verwendung in einem Hochfrequenz-Sender oder -Empfänger
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines komplexen Signals sowie deren Verwendung in einem Hochfrequenz-Sender oder Hochfrequenz-Empfänger zur Bereitstellung eines Lokaloszillator-Signals.
In Hochfrequenz-Sende- und -Empfangsgeräten wird üblicherweise eine Trägerfrequenz beziehungsweise ■ Überlagerungsfrequenz benötigt. Diese dient dazu, eine frequenzmäßige Umsetzung zwischen einer Basisbandlage oder Zwischenfrequenzlage und einer Hochfrequenzlage zu bewirken. Dabei wird normalerweise ein eingehendes Signal in einem Hochfrequenzmischer mit dem Lokaloszillator-Signal verknüpft.
Insbesondere bei homodynen Architekturen und bei der zunehmenden, zu verarbeitenden Signalbandbreite ist es üblich geworden, eine Quadratursignalverarbeitung vorzunehmen. Dies wiederum erfordert die Zuführung des Lokaloszillator-Signals zum Hochfrequenzmischer zerlegt in zwei orthogonale Signalkomponenten. Diese zwei Signalkomponenten haben die gleiche Trägerfrequenz, unterscheiden sich jedoch um einen
Phasenversatz von 90 Grad. Ein solches Signal wird vorliegend als komplexes Oszillator-Signal verstanden.
Zur Erzeugung eines komplexen Oszillator-Signals kann beispielsweise ein integrierter Oszillator verwendet werden. Das so gewonnene Signal mit einer Trägerfrequenz wird üblicherweise zwischen dem Oszillator und dem Frequenzmischer in zwei zueinander um 90 Grad phasenverschobene Signalkomponenten zerlegt, nämlich eine Inphase-Komponente und eine Quadratur-Komponente. Daher werden solche komplexen Signale auch als IQ-Signale bezeichnet.
Figur 4 zeigt eine bekannte Möglichkeit, um ein solches IQ- Signal zu gewinnen. Es ist ein Oszillator 1 vorgesehen, der ein Trägersignal in Form eines Differenzsignals VCON, VCOP erzeugt. Dieses wird einem Teiler 2 zugeführt, der zwei um 90 Grad phasenverschobene Signale abgibt . Die AusgangsSignale des Teilers sind jeweils wiederum als Differenzsignale ausgelegt. Demnach sind die beiden Anschlüsse für die Inphase-Signalkomponente mit IN, IP bezeichnet, während die Quadratur-Komponenten mit QN, QP bezeichnet sind. Jeder dieser beiden •Funktionsblöcke 1, 2 verfügt über eine ihm zugeordnete BIAS-Stromquelle 39, 40, welche zur
Bereitstellung jeweiliger Ruheströme dient. Der Oszillator 1 und der Teiler 2 sind entweder über Buffer oder eine Wechselstromkopplung miteinander verbunden. Die Ausgangssignale IN, IP; QN, QP der Anordnung von Figur 4 haben einen bestimmten Phasenrauschanteil . Dem steht entgegen, dass aufgrund des Wunsches nach immer höherer Signalqualität und Bandbreite in der Nachrichtenübertragung das Phasenrauschen des Lokaloszillator-Signals immer weiter reduziert werden soll .
In dem Dokument US 2004/0008092 Al ist ein System zur Erzeugung von Quadratursignalen mit einem Oszillator und Frequenzteilern in einem Strompfad angegeben.
Aufgabe der vorliegenden Erfindung ist es, eine
Schaltungsanordnung zur Erzeugung eines komplexen Signals sowie eine Verwendung der Schaltungsanordnung in Sendern oder Empfängern anzugeben, bei denen das Phasenrauschen des komplexen Signals reduziert ist.
Erfindungsgemäß wird die Aufgabe bezüglich des Gegenstands durch eine Schaltungsanordnung zur Erzeugung eines komplexen Signals gelöst, aufweisend einen Oszillator,
- einen Frequenzteiler, der mit dem Oszillator zur Zuführung eines Oszillationssignals gekoppelt ist, mit einem Ausgang zur Bereitstellung eines Inphase-Signals und mit einem Ausgang zur Bereitstellung eines QuadraturSignals, die gemeinsam das komplexe Signal bilden, wobei der Frequenzteiler ein Master-Slave Flip-Flop ist, einen Versorgungspotentialanschluss und - einen Bezugspotentialanschluss, wobei der Oszillator und der Frequenzteiler in einem gemeinsamen Strompfad zwischen Versorgungs- und Bezugspotentialanschluss angeordnet sind.
Vorteilhafte Ausgestaltungen der Schaltungsanordnung sind
Gegenstand der Unteransprüche.
Bezüglich der Verwendung der Schaltungsanordnung wird die Aufgabe gelöst durch Verwendung einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip in einem Hochfrequenz-Sender oder -Empfänger zur Bereitstellung eines Lokaloszilla.tor- Signals.
Nach dem vorgeschlagenen Prinzip sind die Funktionsblöcke Oszillator und Frequenzteiler nicht mehr als separate Blöcke ausgeführt und hintereinander geschaltet, sondern vielmehr ist vorgesehen, den Oszillator und den Frequenzteiler in einem einzigen, gemeinsamen Strompfad zu realisieren, der zwischen Versorgungs- und Bezugspotenzial geschaltet ist. Somit ist es möglich, sowohl den Oszillator, als auch den Frequenzteiler mit einem gemeinsamen BIAS-Strom anzusteuern.
Mit der vorgeschlagenen Anordnung von Oszillator und Frequenzteiler in einem gemeinsamen Strompfad ist das Phasenrauschen reduziert .
Da der Oszillator-Strom gegenüber dem Teilerstrom verhältnismäßig groß sein kann,, ist es möglich, kleinere Widerstände zur AusgangsSignalbegrenzung zu verwenden. Dadurch wird das Eigenrauschen des Frequenzteilers noch weiter verkleinert . Das Phasenrauschen der gesamten Schaltungsanordnung bleibt konstant kleiner als das des Oszillators, beispielsweise konstant 6 dB.
Eine Verringerung der Versorgungsspannung der vorgeschlagenen Schaltungsanordnung ist dadurch möglich, dass die BIAS- Stromquelle in den Funktionsblock des Oszillator integriert wird.
Bevorzugt umfasst eine zwischen Versorgungs- und Bezugspotenzialanschluss geschaltete Serienschaltung eine elektrische Last, den Oszillator, den Frequenzteiler und eine BIAS-Stromquelle.
Der gemeinsame Strompfad und somit der Frequenzteiler sowie der Oszillator sind bevorzugt in symmetrischer Schaltungstechnik ausgebildet. Dadurch ist unter anderem die Empfindlichkeit gegen Störungen von außen verringert.
Der Ausgang des Frequenzteilers zur Bereitstellung des Inphase-Signals sowie der Ausgang zur Bereitstellung des Quadratur-Signals sind bevorzugt jeweils zur Abgabe von Differenzsignalen ausgelegt.
Der Frequenzteiler ist bevorzugt als durch Zwei-Frequenz- teiler ausgelegt. In diesem Fall schwingt der Oszillator bei der doppelten, gewünschten Frequenz des komplexen Signals, welche von der gesamten Schaltungsanordnung bereitgestellt wird.
Der Frequenzteiler kann auch mehrere, kaskadierte durch Zwei- Frequenzteiler aufweisen. In diesem Fall beträgt das gesamte Teilerverhältnis 2^. Dies ist aufgrund der vorliegend möglichen, vereinfachten Realisierung des Frequenzteilers mit besonders geringem Aufwand möglich. Bei einem gesamten Teilerverhältnis von 2N bleibt der Versorgungsstrom im
Oszillator unverändert, lediglich der Strom pro Teiler wird um 2N heruntergeteilt. Um die gleiche Ausgangsamplitude zu erreichen, müsste in diesem Fall der Lastwiderstand um 2N erhöht werden. Bei einem bevorzugt eingesetzten synchronen Teiler bleibt die Signalverzögerung unabhängig von der Zahl der kaskadierten Teilerstufen.
Der Frequenzteiler ist bevorzugt als Master-Slave Flip-Flop ausgebildet .
Dabei umfasst der Frequenzteiler bevorzugt einen Master-Block und eine Slave-Block, die zur Bildung einer Master-Slave- Struktur miteinander in einer Rückkopplung verbunden sind. Master-Block und Slave-Block umfassen je eine Differenz- und eine Haltestufe, wobei die Master-Differenzstufe, die Master- Haltestufe, die Slave-Differenzstufe und die Slave-Haltestufe zur Bildung der Flip-Flop-Struktur bevorzugt miteinander verkoppelt sind. Mit einer solchen Struktur ist der Aufbau des Frequenzteilers mit einer besonders geringen Anzahl von Transistoren in integrierter Schaltungsbauweise möglich.
Differenz- und Haltestufen weisen bevorzugt je ein Emitter- oder Source-gekoppeltes Transistorpaar auf, je nach dem, ob aufgrund der gewünschten Anwendung die Integration der Schaltung in Metall-Isolator-Halbleiter-Technik oder in bipolarer Schaltungstechnik oder einer Kombination von beiden erfolgt.
Der Oszillator ist bevorzugt als abstimmbarer Oszillator ausgeführt. Damit ist es möglich, die Frequenz des bereitgestellten, komplexen Signals zu variieren.
Die abstimmbare Oszillator ist bevorzugt als spannungsgesteuerter Oszillator, Voltage-Controlled- Oscillator, VCO ausgeführt. Dabei wird die Schwingfrequenz von zumindest einer Induktivität und zumindest einer Kapazität bestimmt. Bevorzugt ist die Kapazität abstimmbar ausgeführt. Hierfür sind beispielsweise ein oder mehrere Varaktor-Bauteile im Oszillator vorgesehen.
Der Oszillator weist zu seiner Entdämpfung bevorzugt ein kreuzgekoppeltes Metal Oxide Semiconductor, MOS-Transistor- paar auf. Damit wird eine negative Impedanz bereit gestellt, die die unvermeidliche Dämpfung der Induktivitäten und Kapazitäten kompensiert. Somit kann eine Schwingbedingung erfüllt werden.
Wenn eine höhere Verstärkung gewünscht ist, kann ein weiteres, kreuzgekoppeltes Transistorpaar zur Entdämpfung des Oszillators vorgesehen sein. Dabei haben die beiden kreuzgekoppelten Transistorpaare bevorzugt einen unterschiedlichen Leitfähigkeitstyp ihrer Transistoren.
Die vorgeschlagene Schaltungsanordnung ist bevorzugt in integrierter Schaltungstechnik aufgebaut . Dabei können
Bipolar- und/oder MOS-Transistoren verwendet werden, je nach der gewünschten Spezifikation und den zur Verfügung stehenden Integrationsprozessen.
Die vorgeschlagene Schaltungsanordnung zur Erzeugung eines Signals mit Inphase- und Quadratur-Komponenten ist besonders zur Bereitstellung eines Lokaloszillator-Signals zur Anwendung in Sendern und/oder Empfängern der Kommunikationstechnik geeignet, beispielsweise dem Mobilfunk.
Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Zeichnungen näher erläutert.
Es zeigen:
Figur 1 ein Ausführungsbeispiel einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip anhand eines Blockschaltbilds,
Figur 2 ein weiteres Ausführungsbeispiel einer
Schaltungsanordnung .nach dem vorgeschlagenen Prinzip anhand eines Schaltplans, -
Figur 3 ein drittes Ausführungsbeispiel einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip anhand eines Schaltplans, Figur 4 eine Schaltungsanordnung zur Erzeugung eines komplexen Signals gemäß Stand der Technik und
Figur 5 einen Hochfrequenzempfänger mit einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip.
Figur 1 zeigt eine Schaltungsanordnung 50 zur Erzeugung eines komplexen Signals. Dabei sind ein Oszillator 3 und ein Frequenzteiler 4 miteinander in einer symmetrisch ausgestalteten SchaltungsVerbindung VCOP, VCON gekoppelt und in einem gemeinsamen Strompfad angeordnet. Zwischen den Oszillator 3 und einen Bezugspotenzialanschluss 5 ist eine Stromquelle 6 geschaltet, welche einen BIAS-Strom bereitstellt. Der Frequenzteiler 4 ist an einen" Versorgungspotenzialanschluss 7 geschaltet. Somit ist eine Serienschaltung umfassend den Frequenzteiler 4, den Oszillator 3 und die Stromquelle 6 zwischen dem Versorgungspotenzialanschluss 7 und dem Bezugspotenzialanschluss 5 geschaltet, die somit in einem gemeinsamen Strompfad angeordnet sind. Der Oszillator 3 weist einen Steuereingang 8 auf, der zur Zuführung eines Abstimmsignals VCTRL dient. Damit ist es möglich, die Frequenz des Oszillators zu variieren. Der Frequenzteiler 4 hat einen ersten Ausgang 9, an dem eine Inphase- Signalkomponente, und einen Ausgang 10, an dem eine
Quadratur-Si'gnalkomponente des zu erzeugenden komplexen Signals bereitgestellt werden. Beide Ausgänge 9, 10 sind jeweils zur Bereitstellung von Differenzsignalen IN, IP; QN, QP ausgelegt. Da die jeweils einander zugeordneten Differenzsignale zueinander eine Phasenverschiebung von 180
Grad aufweisen, ist der Ausgang des Frequenzteilers 4 auch so interpretierbar, dass insgesamt vier, in Schritten von 90 Grad zueinander phasenverschobene Signale bereitgestellt werden und demnach eine Phasenlage von 0 Grad, 90 Grad, 180 Grad und 270 Grad haben.
Da es sich bei dem Frequenzteiler 4 im vorliegenden Beispiel um einen durch Zwei-Frequenzteiler handelt, schwingt der Oszillator 3 auf der doppelten Frequenz bezogen auf die gewünschte Ausgangsfrequenz des komplexen Signals an den Quadratursignalausgängen 9, 10. >
Die Stromquelle 6 stellt einen BIAS-Strom für den Oszillator bereit, welcher zugleich auch als Strom für den Frequenzteiler 4 dient. Dabei muss der BIAS-Strom für den Oszillator und für den Frequenzteiler nicht notwendigerweise betragsmäßig gleich groß sein. . -
Die erfindungsgemäße Übereinanderreihung der Blöcke Oszillator 3 und Frequenzteiler 4 bezogen auf die Versorgungsspannung in einem gemeinsamen Strompfad führt zu dem Vorteil einer verringerten Anzahl von erforderlichen Bauteilen. Ein weiterer Vorteil ergibt sich dadurch, dass das Phasenrauschen der Anordnung verringert ist . Somit ergibt sich eine verbesserte Signalqualität des. an dem Quadratursignalausgang 9, 10 abzugebenden Lokaloszillator- Signals.
Figur 2 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zur Bereitstellung eines komplexen Signals gemäß dem vorgeschlagenen Prinzip anhand einer Weiterbildung der Schaltung von Figur 1. Die Schaltung von Figur 2 stimmt mit derjenigen von Figur 1 in ihrem grundlegenden Aufbau überein und wird insoweit bezüglich ihres Aufbaus und der vorteilhaften Funktionsweise an dieser Stelle nicht noch einmal beschrieben. Der Oszillator 3 von Figur 2 ist als abstimmbarer LC-Oszil- lator ausgeführt. Demnach bestimmen Induktivität und Kapazität die Schwingkreisfrequenz. Der Aufbau des Oszillators 3 ist symmetrisch ausgeführt, nämlich als spannungsgesteuerter Oszillator, englisch: Voltage-Controlled Oscillator, VCO. Zwischen die symmetrischen Schwingknoten 11, 12 des Oszillators ist als Schwingkreisfrequenz bestimmendes Element eine Induktivität 13 geschaltet. Außerdem ist ein Paar von Varaktoren 14, 15 vorgesehen, wobei jeder Varaktor 14, 15 mit je einem Anschluss an je einen Schwingknoten 11, 12 angeschlossen ist. Die freien Anschlüsse der Varaktoren 14, 15 snid miteinander in einem Steuereingang 8 verbunden. Der Steuereingang 8 dient zur Zuführung der Abstimmspannung ■ VCTRL des abstimmbaren Oszillators 3. Die Varaktoren haben eine spannungsabhängige Kapazität und bestimmen so die Schwingkreisfrequenz.
Ein Fußpunkt 16 des Oszillators 3 ist über die Stromquelle 6 gegen den Bezugspotenzialanschluss 5 geschaltet. Außerdem ist zwischen den symmetrischen Schwingknoten 11, 12 und den Fußpunkt 16 die gesteuerte Strecke je eines MOS-Transistors 17, 18 vom n-Kanal-Typ geschaltet. Die Gate-Anschlüsse der Transistoren 17, 18 sind mit dem je gegenüberliegenden Schwingknoten 11, 12 zur Bildung einer Kreuzkopplung verbunden. Das kreuzgekoppelte Transistorpaar 17, 18 dient zun Entdämpfung des Oszillators. Zu diesem Zweck ist auch ein weiteres Transistorpaar 19, 20 vorgesehen, welches vom p- Kanal-Typ ist. Je einer der Transistoren 19, 20 ist mit je einem Anschluss seiner gesteuerten Strecke an je einen
Anschluss des symmetrischen Schwingknotens 11, 12, und mit je einem weiteren Anschluss seiner gesteuerten Strecke an je einen Anschluss eines symmetrischen Schaltungsknotens 21, 22 geschaltet. Der symmetrische Schaltungsknotens 21, 22 bildet den Fußpunkt des Frequenzteilers 4.
Der Frequenzteiler 4 ist als Master-Slave Flip-Flop aufgebaut. Dabei sind ein Master-Block 23 und ein Slave-Block 24 vorgesehen. Der Master-Block 23 und der Slave-Block 24 umfassen je zwei Differenzstufen. Von diesen Differenzstufen dient je eine als Haltestufe. Die jeweils zwei Differenzstufen im Master-Block und im Slave-Block 23, 24 umfassen je zwei emittergekoppelte npn-Transistoren 25, 26;
27, 28; 29, 30; 31, 32. Demnach wird der eigentliche Kern des Flip-Flops 4 durch vier Differenzstufen gebildet, welche jeweils zwei npn-Transistoren umfassen und in Emitter- Coupled-Logic, ECL-Schaltungstechnik schaltend betrieben werden. Der erste Differenzverstärker umfasst zwei Transistoren 25, 26, deren
Emitteranschlüsse unmittelbar in dem ersten Schaltungsknoten 21 miteinander verbunden sind. Der Kollektoranschluss des ersten Transistors 25 des ersten Differenzverstärkers 25, 26 bildet einen ersten Schaltungsknoten IP, der
Kollektoranschluss des zweiten Transistors 26 bildet einen zweiten Schaltungsknoten IN. Der Basisansσhluss des ersten Transistors 25 ist mit einem Schaltungsknoten QN verbunden, während der Basisanschluss des zweiten Transistors mit einem Schaltungsknoten QP verbunden ist.
In der zweiten Differenzstufe 27, 28 ist der Kollektoranschluss des ersten Transistors 27 mit dem Schaltungsknoten IP verbunden, während der Kollektoranschluss des zweiten Transistors 28 mit dem Schaltungsknoten IN verbunden ist. Der Basisanschluss des ersten Transistors 27 ist mit dem Schaltungsknoten IN verbunden, während der Basisanschluss des zweiten Transistors 28 mit dem Schaltungsknoten IP verbunden ist, so dass die Transistoren 27, 28 miteinander eine Kreuzkopplung bilden. Der gemeinsame Emitterknoten der zweiten Differenzstufe 27, 28 ist mit dem zweiten Schaltungsknoten 22 verbunden.
Die dritte Differenzstufe 29, 30 umfasst ebenfalls zwei emittergekoppelte npn-Transistoren, deren gemeinsamer Emitterknoten mit dem zweiten Schaltungsknoten 22 verbunden ist. Der Kollektoranschluss des ersten Transistors 29 der dritten Differenzstufe 29, 30 ist mit dem Schaltungsknoten QN verbunden, während der Kollektoranschluss des zweiten Transistors 30 der dritten Differenzstufe mit dem Schaltungsknoten QP verbunden ist. Der Basisanschluss des ersten Transistors 29 ist an den Schaltungsknoten IN angeschlossen,-- während der Basisanschluss des zweiten
Transistors 30 mit dem Schaltungsknoten IP verbunden ist.
Die .Emitteranschlüsse der Transistoren 31, 32 der vierten Differenzstufe sind miteinander und mit dem ersten Schaltungsknoten 21 verbunden. Der Kollektoranschluss des ersten Transistors 31 der vierten Differenzstufe ist mit dem Schaltungsknoten QN, der Kollektoranschluss des zweiten Transistors 32 der vierten Differenzstufe mit dem ■ Kollektoranschluss QP verbunden. Der Basisanschluss des ersten Transistors 31 der vierten Differenzstufe ist mit dem
Kollektoranschluss QP verbunden, während der Basisanschluss des zweiten Transistors 32 der vierten Differenzstufe mit dem- Schaltungsknoten QN verbunden ist. Somit bilden die Transistoren 31, 32 der vierten Differenzstufe miteinander eine Kreuzkopplung. Die vier Schaltungsknoten QN, QP, IN, IP bilden wiederum die zur Führung von Differenzsignalen ausgelegten Quadratursignalausginge der Schaltung.
Jeder der vier Schaltungsknoten IP7 IN, QN, QP ist über je einen Widerstand 33, 34, 35, 36 mit dem Versorgungspotenzialanschluss 7 verbunden.
Zur Gewährleistung einer übersichtlicheren Darstellung sind in Figur 2 zwischen dem Master-Block 23 und dem Slave-Block 24 nicht alle Verbindungen eingezeichnet, sondern diese Verbindungen vielmehr durch Angabe übereinstimmender Bezeichnungen der Schaltungsknoten IP, IN, QN, QP angedeutet.
Wie anhand von Figur 2 deutlich erkennbar ist, dient die Stromquelle 6 auch zur Versorgung der in ECL-Schaltungs- technik aufgebauten Flip-Flop-Anordnung in Frequenzteiler 4. Dadurch ist das Eigenrauschen verringert.
Aufgrund der zwei vorgesehenen Entdämpferstufen 17, 18; 19, 20, die von je einem kreuzgekoppelten Inverter^gebildet werden, ist eine höhere Verstärkung möglich. •
Da in den meisten Anwendungen der VCO-Strom gegenüber dem des Teilers größer ist, kann man kleinere Kollektorwiderstände 33 bis 36 zur Ausgangssignallimitierung einsetzen. Dadurch wird das Eigenrauschen des Teilers zusätzlich geringer. Das Gesamtphasenrauschen bleibt dabei kleiner als das Phasenrauschen des Oszillators, beispielsweise um konstant 6 dB.
Figur 3 zeigt ein drittes Ausführungsbeispiel einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip, die ebenfalls in ihrem Aufbau einer Weiterbildung der Schaltung von Figur 1 entspricht. Die Schaltung von Figur 3 entspricht einer Abwandlung der Schaltung von Figur 2 und wird in soweit, wie sie mit dieser übereinstimmt, nicht noch einmal beschrieben.
Zum Erzielen einer geringeren Versorgungsspannung ist bei der Schaltung von Figur 3 das n-Kanal-MOS-Transistorpaar 17, 18 weggelassen. Um einen Ausgleich für die dadurch entfallene Kopplung zwischen den symmetrischen Schwingknoten 11, 12 und dem Fußpunkt 16 zu schaffen, ist anstelle der Induktivität 13 von Figur 2 bei der Schaltung nach Figur 3 eine Induktivität 37 mit Mittenanzapfung vorgesehen. Die Induktivität 37 ist ebenfalls mit je einem Anschluss an den symmetrischen Schwingknoten 11, 12 angeschlossen, weist jedoch einen Mittenanschluss auf, der an die Stromquelle 6 angeschlossen ist.
Gegenüber der Schaltung von Figur 2 ergibt sich bei der Schaltung nach Figur 3 durch den Verzicht auf eine
Transistorstufe die Möglichkeit, diese .-Schaltung mit geringerer Versorgungsspannung betreiben zu können. Im übrigen zeigt die Schaltung bei einer leicht geringeren Verstärkung ebenfalls die Vorteile und Variationsmöglichkeiten, die anhand von Figur 2 bereits beschrieben wurden'.
In alternativen Ausführungen der gezeigten Schaltungsbeispiele ist es auch möglich, die^ Stromquelle 6 in den Oszillator 3 zu integrieren. Anstelle des LC-Oszillators 3 können auch andere Oszillatorstrukturen eingesetzt werden, je nach gewünschter Anwendung.
Weiterhin können anstelle der gezeigten Master-Slave D-Flip- Flop-Struktur andere Frequenzteilerstrukturen verwendet werden. Dabei ist jedoch anzumerken, dass die gezeigte Master-Slave D-Flip-Flop-Struktur mit besonders wenigen Transistorbauteilen auskommt.
Es können anstelle der gezeigten, einstufigen Teileranordnung bei Figur 2 oder 3 auch mehrere Frequenzteiler in Serie geschaltet werden. Dann ergibt sich ein Gesamt- Teilerverhältnis von 2^. In diesem Fall bliebe die Versorgung durch den Oszillator unverändert, nur der Strom pro Teiler würde um 2^ heruntergeteilt. Um die gleiche Ausgangsamplitude zu erreichen, müsste der Lastwiderstand um 2-^ erhöht werden. Da der Frequenzteiler 4 in Figur 2 ein synchroner Teiler ist, ist die Signalverzögerung unabhängig von der Anzahl der Teilerstufen.
Selbstverständlich können bei den Schaltungen nach Figuren 2 und 3 die Widerstände 33 bis 36 gegen Induktivitäten oder Transistoren ausgetauscht werden. Anstelle der Bipolar-Tran- sistoren im Frequenzteiler können MOS-Transistoren eingesetzt werden, dies gilt auch umgekehrt für die MOS-Transistoren 17 bis 20. Die gesamte Schaltungsanordnung kann ebenso in Bipolar-, wie in MOS-, oder einer anderen Schaltungstechnik aufgebaut sein, je nach gewünschter Anwendung und zur Verfügung stehendem Integrationsprozess.
Die Ausführungsbeispiele gemäß Figuren 1 bis 3 dienen lediglich zu illustrativen Zwecken, nicht jedoch zur Beschränkung des allgemeinen Erfindungsgedankens und können im Rahmen fachmännischen Handelns abgewandelt werden, ohne den Erfindungsgedanken zu verlassen.
Die Schaltung von Figur 4 wurde bereits in der
Beschreibungseinleitung erläutert und soll an dieser Stelle deshalb nicht noch einmal beschrieben werden.
Figur 5 zeigt einen Hochfrequenzempfänger mit einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip. Dieser umfasst zwei Mischer 51, 52, deren Ausgänge in einem Verknüpfungsglied 53 miteinander verbunden sind. Am Ausgang des Verknüpfungsglieds ist ein Basisbandsignal BB abgreifbar. Je einem Eingang der Mischer 51, 52 wird ein Hochfrequenzsignal RF zugeführt. Die Schaltungsanordnung 50 ist mit je einem zweiten Eingang der Mischer 51, 52 verbunden, derart, dass einem ersten Mischer 51 das Quadratursignal QN, QP und einem zweiten Mischer 52 das Inphasesignal IN, IP zugeführt wird. Die Schaltung ist zur Verarbeitung von Differenzsignalen ausgelegt.
Die Schaltungsanordnung 50 alternativ oder zusätzlich in entsprechender Weise auch zur Frequenzumsetzung in Sendeanordnungen verwendet werden.
Bezugszeichenliste
1 Oszillator
2 Frequenzteiler
3 Oszillator
3 ' Oszillator
4 Frequenzteiler
5 Bezugspotenzialanschluss
6 Stromquelle
7 Versorgungspotenzialanschluss
8 Steuereingang
9 Inphase-Signalausgang
10 Quadratur-Signalausgang
11 Schwingknoten
12 Schwingknoten
13 Induktivität
14 Varaktor
15 Varaktor
16 Fußpunkt
17 Transistor
18 Transistor
19 Transistor
20 Transistor
21 Schaltungsknoten
22 Schaltungsknoten
23 Master-Block
24 Slave-Block
25 Transistor
26 Transistor
27 Transistor
28 Transistor
29 Transistor
30 Transistor 1 Transistor 2 Transistor 3 Widerstand 4 Widerstand
35 Widerstand
36 Widerstand
37 Induktivität
39 Stromquelle
40 Stromquelle
50 Schaltungsanordnung
51 Mischer
52 Mischer
53 Verknüpfungsglied
BB Basisbandsignal
IN Inphasesignal
IP Inphasesignal
QN Quadratursignal
QP Quadratursignal
RF Hochfrequenzsignal

Claims

Patentansprüche
1. Schaltungsanordnung zur Erzeugung eines komplexen Signa1s, aufweisend - einen Oszillator (3) ,
- einen Frequenzteiler (4) , der mit dem Oszillator (3) zur Zuführung eines Oszillationssignals (VCOP, VCON) gekoppelt ist, mit einem Ausgang (9) zur Bereitstellung eines Inphase- Signals (IN, IP) und mit einem Ausgang (10) zur Bereitstellung eines Quadratursignals (QN, QP) , die gemeinsam das komplexe Signal bilden, wobei der Frequenzteiler (4) ein Master-Slave Flip-Flop ist, einen Versorgungspotentialanschluss (7) und einen Bezugspotentialanschluss (5) , - wobei der Oszillator (3) und der Frequenzteiler (4) in einem gemeinsamen Strompfad zwischen Versorgungs- und Bezugspotentialanschluss (7, 5) angeordnet sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass in dem gemeinsamen Strompfad ausserdem eine Stromquelle (6) vorgesehen ist ausgelegt zur Bereitstellung eines gemeinsamen Biassignals für den Oszillator (3) und den Frequenzteiler (4) .
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zwischen den Versorgungspotentialanschluss (7) und den Bezugspotentialanschluss (5) eine Serienschaltung umfassend zumindest eine elektrische Last (33, 34, 35, 36) , den
Frequenzteiler (4) , den Oszillator (3) und die Stromquelle (6) geschaltet ist. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der gemeinsame Strompfad (3,
4) in symmetrischer Schaltungstechnik ausgebildet ist .
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Ausgang zur Bereitstellung des Inphase-Signals (9) und der Ausgang zur Bereitstellung eines Quadratursignals (10) des Frequenzteilers (4) jeweils zur Abgabe von
Differenzsignalen (IN, IP; QN, QP) ausgelegt sind.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Frequenzteiler (4)- als :2-Frequenzteiler ausgebildet ist.1
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Frequenzteiler (4) einen Masterblock (23) und einen Slaveblock (24) umfasst, die zur Bildung einer Master-Slave- Struktur miteinander gekoppelt sind und je eine Differenz- und eine Haltestufe umfassen, wobei die Master-Differenzstufe (25, 26) , die Master-Haltestufe (27, 28) , die Slave- Differenzstufe (29, 30) und die Slave-Haltestufe (31, 32) zur Bildung der Flip-Flop-Struktur miteinander verkoppelt sind.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Differenz- und Haltestufen (25, 26; 27, 28; 29, 30; 31, 32) je ein emitter- oder sourcegekoppeltes Transistorpaar aufweisen.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Oszillator (3) als abstimmbarer Oszillator ausgeführt ist.
5 10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Oszillator (3) ein symmetrisch aufgebauter, spannungsgesteuerter LC-Oszillator (13, 14, 15) ist.
0 11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Oszillator (3) zur Entdämpfung zumindest ein kreuzgekoppeltes Metal Oxide Semiconductor-Transistorpaar (19, 20) umfasst.
15
12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, dass der Oszillator (3) zur Entdämpfung ein weiteres, kreuzgekoppeltes Metal Oxide Semiconductor-Transistorpaar 20. (17, 18) von komplementärem Leitungstyp umfasst.
13. Schaltungsanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Schaltungsanordnung in integrierter Schaltungstechnik . 25 aufgebaut ist.
14. Verwendung einer Schaltungsanordnung (50) nach einem der Ansprüche 1 bis 13 in einem Hochfrequenz-Sender oder -Empfänger zur 30 Bereitstellung eines Lokaloszillator-Signals.
PCT/EP2005/012747 2004-12-02 2005-11-29 Schaltungsanordnung zur erzeugung eines komplexen signals und deren verwendung in einem hochfrequenz-sender oder -empfänger Ceased WO2006058708A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/792,405 US7750708B2 (en) 2004-12-02 2005-11-29 Circuit arrangement for generating a complex signal and the use of this circuit arrangement in a high-frequency transmitter or receiver
GB0709384A GB2437658A (en) 2004-12-02 2007-05-16 Circuit arrangement for generating a complex signal and the use of this circuit arrangement in a high-frequency transmitter or reciever

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004058300.5A DE102004058300B4 (de) 2004-12-02 2004-12-02 Schaltungsanordnung zur Erzeugung eines komplexen Signals und Verwendung in einem Hochfrequenz-Sender oder -Empfänger
DE102004058300.5 2004-12-02

Publications (2)

Publication Number Publication Date
WO2006058708A2 true WO2006058708A2 (de) 2006-06-08
WO2006058708A3 WO2006058708A3 (de) 2006-11-16

Family

ID=36500028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/012747 Ceased WO2006058708A2 (de) 2004-12-02 2005-11-29 Schaltungsanordnung zur erzeugung eines komplexen signals und deren verwendung in einem hochfrequenz-sender oder -empfänger

Country Status (4)

Country Link
US (1) US7750708B2 (de)
DE (1) DE102004058300B4 (de)
GB (1) GB2437658A (de)
WO (1) WO2006058708A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
TW201136147A (en) * 2010-04-01 2011-10-16 Nat Univ Tsing Hua Integrated circuit capable of repeatedly using currents
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US9154077B2 (en) * 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US11057039B1 (en) * 2020-10-26 2021-07-06 International Business Machines Corporation Clock divider with quadrature error correction
US12476780B2 (en) * 2023-04-28 2025-11-18 Analog Devices International Unlimited Company Passive phase interpolator

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829713A (en) * 1973-02-12 1974-08-13 Intersil Inc Cmos digital division network
FR2252628B1 (de) 1973-07-30 1980-05-09 Tokyo Shibaura Electric Co
JPS549544A (en) * 1977-06-24 1979-01-24 Citizen Watch Co Ltd Mutual complement type insulation gate type electric field effect transistor circuit
JPS5643605A (en) * 1979-09-18 1981-04-22 Fujitsu Ltd Photoswitch
EP0075189B1 (de) 1981-09-21 1985-08-28 Schering Aktiengesellschaft 3-Beta,7-beta,15-alpha-Trihydroxy-5-androsten-17-one, ihre 3,15-Trimethylessigsäure-Ester und ihre Herstellung
EP0401771B1 (de) * 1989-06-09 1995-09-20 TEMIC TELEFUNKEN microelectronic GmbH Schaltungsanordnung zur Frequenzumsetzung
GB9324155D0 (en) * 1993-11-24 1994-01-12 Plessey Semiconductors Ltd Improvements to integrated oscillators
DE19633685C1 (de) * 1996-08-12 1997-10-09 Schering Ag Verfahren zur Herstellung von Drospirenon (6beta,7beta;15 beta,16beta-Dimethyl-en-3-oxo-17alpha-pregn-4-en-21,17-carbolacton, DRSP) sowie 7alpha-(3-Hydroxy-1-propyl)-6beta,7beta;15beta, 16beta-dimethylen-5beta-androstan-3beta,5,17beta-triol (ZK 92836) und 6beta,7beta;15beta,16beta-dimethylen-5beta-hydroxy-3-oxo-17alpha-androstan-21,17-carbolacton (90965) als Zwischenprodukte des Verfahrens
US5912596A (en) * 1998-01-26 1999-06-15 International Business Machines Corporation Apparatus and method for frequency tuning an LC oscillator in a integrated clock circuit
US6891440B2 (en) * 2000-10-02 2005-05-10 A. Michael Straub Quadrature oscillator with phase error correction
JP4669130B2 (ja) * 2001-01-10 2011-04-13 川崎マイクロエレクトロニクス株式会社 発振装置
JP2004519125A (ja) * 2001-02-01 2004-06-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 直交結合制御可能な発振器及び通信装置
WO2003107536A2 (en) * 2002-06-17 2003-12-24 California Institute Of Technology Self-dividing oscillators
US7271672B2 (en) * 2002-09-17 2007-09-18 Nxp B.V. Voltage controlled LC tank oscillator
DE10319089B4 (de) * 2003-04-28 2008-05-29 Austriamicrosystems Ag Flip-Flop-Schaltungsanordnung
JP3954059B2 (ja) * 2004-10-21 2007-08-08 シャープ株式会社 発振器、通信装置

Also Published As

Publication number Publication date
DE102004058300A1 (de) 2006-06-14
WO2006058708A3 (de) 2006-11-16
DE102004058300B4 (de) 2016-09-15
US20090096494A1 (en) 2009-04-16
GB2437658A (en) 2007-10-31
GB0709384D0 (en) 2007-06-27
US7750708B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
DE60115158T2 (de) Hochfrequenz-Oszillator
DE102007022999A1 (de) Oszillator
DE102014102940A1 (de) Oszillator mit LC-Primär- und Sekundärschwingschaltungen
DE102004058300B4 (de) Schaltungsanordnung zur Erzeugung eines komplexen Signals und Verwendung in einem Hochfrequenz-Sender oder -Empfänger
DE102010043872A1 (de) Schaltkreiselemente und Verfahren zum Neutakten eines Eingangssignals
DE10061241A1 (de) Oszillatorschaltung
KR100531004B1 (ko) 백게이트를 이용한 저전력 4위상 전압 제어 발진기
DE60222677T2 (de) Differenzstufe für einen ringoszillator
DE102006040752A1 (de) Spannungsgesteuerter Quadraturoszillator
DE69823415T2 (de) Schaltungsanordnung zum Vermeiden von parasitären Oszillatorbetriebszuständen in einer Oszillatorschaltung
DE102004058409B4 (de) Master-Slave Flip-Flop und dessen Verwendung
JP4545737B2 (ja) 発振器回路
EP1207619B1 (de) Oszillatorschaltkreis
DE69818699T2 (de) Integrierte schaltung
DE69215920T2 (de) RF Verstärker System
US12057810B2 (en) Voltage controlled oscillator for flipped and complementary low noise
DE60033762T2 (de) Verbrauchsarmer mehrfrequenzoszillator für telekommunikations-ic's
DE69904288T2 (de) Spannungsgesteuerte oszillatorschaltung
EP0909018B1 (de) Oszillator
EP1831989A1 (de) Mischerschaltkreis, empfangsschaltkreis, sendeschaltkeris und verfahren zum betreiben eines mischerschaltkreises
EP2388908B1 (de) Integrierter CMOS-Weitband-Taktgeber mit differentiellem Aufbau
DE10211524A1 (de) Schaltungsanordnung zur Frequenzumsetzung und Mobilfunkgerät mit der Schaltungsanordnung
DE102004008844B4 (de) Hochfrequenz-Quadratur-Teiler
DE102020126832A1 (de) Schaltungsanordnung zur Erzeugung von Quadratur- Signalen
DE69509287T2 (de) Oszillator, Synthetisierer-Abstimmschaltung und den Oszillator verwendende AM synchrone Detektorschaltung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 0709384.2

Country of ref document: GB

NENP Non-entry into the national phase

Ref country code: DE

REG Reference to national code

Ref country code: GB

Ref legal event code: 789A

Ref document number: 0709384

Country of ref document: GB

122 Ep: pct application non-entry in european phase

Ref document number: 05811075

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 11792405

Country of ref document: US