DE102010043872A1 - Schaltkreiselemente und Verfahren zum Neutakten eines Eingangssignals - Google Patents

Schaltkreiselemente und Verfahren zum Neutakten eines Eingangssignals Download PDF

Info

Publication number
DE102010043872A1
DE102010043872A1 DE102010043872A DE102010043872A DE102010043872A1 DE 102010043872 A1 DE102010043872 A1 DE 102010043872A1 DE 102010043872 A DE102010043872 A DE 102010043872A DE 102010043872 A DE102010043872 A DE 102010043872A DE 102010043872 A1 DE102010043872 A1 DE 102010043872A1
Authority
DE
Germany
Prior art keywords
clock
signal
data stream
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102010043872A
Other languages
English (en)
Inventor
Michael Robert Austin May
Russell Austin Croman
Younes Austin Djadi
Scott Thomas Austin Haban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of DE102010043872A1 publication Critical patent/DE102010043872A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0045Correction by a latch cascade
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/065Reduction of clock or synthesizer reference frequency harmonics by changing the frequency of clock or reference frequency
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details

Abstract

Ausführungsformen umfassen Schaltkreiselemente und Verfahren zur Neutaktung eines Eingangssignals. In einer Ausführungsform umfasst ein Schaltkreiselement ein Datenspeicherelement mit einem Dateneingang zum Empfang eines digitalen Datenstroms mit einer ersten Taktrate und einem Takteingang zum Empfang eines Taktsignals mit einer zweiten Taktrate. Das Datenspeicherelement umfasst ferner eine Logik zur Einstellung des Taktflanken-Timings von Übergängen innerhalb des digitalen Datenstroms basierend auf dem Taktsignal, um ein moduliertes Ausgangssignal mit einem Leistungsspektrum mit spektralen Nullen bei einer bestimmten Frequenz und deren Harmonischen ohne Veränderung einer durchschnittlichen Datenrate auszugeben.

Description

  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Schaltkreiselemente und Verfahren zum Neutakten von Eingangssignalen, und im Speziellen auf Schaltkreise und Verfahren zum Neutakten von Eingangssignalen, um Strahlungsinterferenzen von Interchip-Kommunikation bei bestimmten Radiofrequenzen.
  • Stand der Technik
  • Digitale Signale, die über Kommunikationsverbindung zwischen Schaltkreisen übermittelt werden, können ein Energiespektrum mit verschiedenen Radiofrequenzen abstrahlen. Diese Radiofrequenzen verursachen Interferenzen mit nahegelegenen analogen Empfänger-Schaltkreisen, die auch als elektromagnetische Interferenzen (EMI – Electromagnetic Interference) bezeichnet werden. Wenn solche Empfänger-Schaltkreise auf einen bestimmten Radiofrequenzkanal eingestellt werden, kann das abgestrahlte Energiespektrum eine Interferenz innerhalb des Radiofrequenzkanals erzeugen. Die Interferenz tritt als statisches Rauschen oder Zacken auf, die ein Signalrauschverhältnis mindern und eine Fehlerrate des Radiofrequenzkanals erhöhen können. Es gibt also ein Bedürfnis, ein solches abgestrahltes Energiespektrum zu regulieren.
  • Zusammenfassung
  • Ausführungen der hier beschriebenen Schaltkreiselemente sind ausgebildet, um das Taktflanken-Timing von Übergängen innerhalb eines Eingangsdatenstroms zu verändern, um ein moduliertes Ausgabesignal mit spektralen Nullen bei einer gewünschten Frequenz und deren harmonischen Ausgabe-Leistungsspektrum zu erzeugen. Zusätzlich werden Ausführungsformen von Verfahren beschrieben, die für die Erzeugung von modulierten Ausgabesignalen mit spektralen Nullen im Ausgabe-Leistungsspektrum bei gewünschten Frequenzen und deren Harmonischen geeignet sind.
  • Kurze Beschreibung der Figuren
  • 1a ist teilweise ein Blockdiagramm und teilweise ein logisches Diagramm eines konventionellen Schaltkreiselements zum Einklinken eines digitalen Datenstroms auf einer Taktrate und zur Ausgabe der getakteten Daten über einen digitalen Eingabe-Ausgabe-PIN.
  • 1b ist ein Graph eines Datenausgabe-Leistungsspektrums am digitalen Eingabe-Ausgabe-PIN des konventionellen Schaltkreiselementes aus 1a, wobei die spektralen Nullen bei ganzzahligen Vielfachen der Taktfrequenz gezeigt werden.
  • 2a ist ein Diagramm einer Ausführungsform eines Schaltkreiselementes mit einer Schaltung zur Einstellung von Taktflanken, die dazu ausgebildet ist, einen digitalen Datenstrom neu zu takten.
  • 2b ist ein Zeitdiagramm, das den Dateneingang, den Datenausgang und die Taktsignale für das Schaltkreiselement aus 2a zeigt.
  • 2c zeigt Graphen eines ersten Ausgabe-Leistungsspektrums eines Datensignals, das auf einer ersten Taktrate getaktet ist, und eines zweiten Ausgabe-Leistungsspektrums der auf einer zweiten Taktrate getakteten Daten unter Verwendung des in 2a dargestellten Schaltkreises.
  • 3a ist ein Zeitdiagramm, das ideale Pull-up- and Pull-down-Pulse und unbalanzierte Pull-up- und Pull-down-Pulse zeigt.
  • 3b ist ein Diagramm eines Ausgabe-Leistungsspektrums, das eine spektrale Null bei einer gewünschten Frequenz für das ideale Signal aus 3a und eine spektrale Spreizung an der gewünschten Frequenz für das unbalanzierte Signal der 3a zeigt.
  • 4 ist ein Diagramm einer zweiten Ausführungsform eines Schaltkreiselementes mit einer Schaltung zur Einstellung von Taktflanken, die für die Neutaktung eines empfangenen Datensignals ausgebildet ist.
  • 5 ist ein Zeitdiagramm, das Signale zeigt, die mit dem Schaltkreiselement aus 4 in Verbindung stehen.
  • 6 ist ein Diagramm einer dritten Ausführungsform eines Schaltkreiselementes mit einer Schaltung zur Einstellung von Taktflanken, die zur Neutaktung eines empfangenen Datensignals ausgebildet ist.
  • 7 ist ein Zeitdiagramm, das Signale zeigt, die mit dem Schaltkreiselement aus 6 in Verbindung stehen.
  • 8 ist ein Diagramm eines Kommunikationselementes mit einem Schaltkreiselement mit einer Schaltung zur Einstellung von Taktflanken, um die digitalen Signale neu zu takten und selektiv die Taktflankenzeiten der digitalen Signale zu verändern.
  • 9 ist ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Neutaktung eines Datensignals.
  • 10 ist ein Flussdiagramm einer zweiten Ausführungsform eines Verfahrens zur Neutaktung eines Datensignals.
  • Ausführliche Beschreibung
  • 1a ist ein Blockdiagramm eines konventionellen Schaltkreiselementes 100 zum Einklinken eines empfangenen Eingangssignals 103 auf eine Taktfrequenz und zur Ausgabe der getakteten Daten über einen digitalen Eingabe-Ausgabe-PIN 110. Schaltkreiselement 100 umfasst eine Signalquelle 105 und ein Datenspeicherelement, wie zum Beispiel einen Dateneingabe-Flipflop-Schaltkreis 102.
  • Signalquelle 105 kann zum Beispiel ein Datenspeicherelement, ein Empfänger-Schaltkreis oder eine andere Schaltung sein, die zur Ausgabe eines digitalen Datenstroms ausgebildet ist. Signalquelle 105 empfängt Taktsignal 109 von der Taktquelle 106 und gibt das Eingangssignal 103 an den Eingang 104 des Dateneingabe-Flipflops 102 mit einer Datenrate aus, die mit der Taktrate des Taktsignals 109 verbunden ist.
  • Dateneingabe-Flipflop 102 umfasst Dateneingang 104 zum Empfang von Eingangssignalen 103 von Signalquelle 105. Dateneingabe-Flipflop 102 umfasst ferner Takteingang 107, der mit der Taktquelle 106 verbunden ist, zum Empfang des Taktsignals 109. Der Dateneingabe-Flipflop-Schaltkreis 102 umfasst auch einen Ausgang, der mit dem digitalen Eingabe-Ausgabe-PIN (I/O) 110 über den Datenpuffer 108 verbunden ist. Dateneingabe-Flipflop 102 ist so ausgebildet, dass er das Eingangssignal 103 vom Eingang 104 zum digitalen I/O-PIN 110 über Datenpuffer 108 in Abhängigkeit des Taktsignals 109 schalten kann.
  • Der digitale I/O-PIN 110 ist ein elektrisch leitender Anschluss oder eine Anschlussfläche, die mit dem Datenschaltkreis 112 über die Kommunikationsverbindung 114 verbunden ist. Die Kommunikationsverbindung 114 kann ein elektrischer Draht, ein Löthügel, eine Drahtspur oder ein in anderer Weise gearteter elektrisch leitender Kommunikationspfad sein. In einer Ausführungsform kann die Kommunikationsverbindung 114 mehrere elektrisch leitende Pfade, zum Beispiel eine Niederspannungs-Differenzialsignal-Verbindung (LVDS) sein.
  • Datenschaltkreis 112 kann eine digitale Schaltung umfassen, die zur Verarbeitung von Datensignalen ausgebildet ist. Diese Signale können beispielsweise von Antenne 116 empfangen worden sein und/oder Eingangssignale 103 von Signalquelle 105 sein. In einem Beispiel umfasst der Datenschaltkreis 112 einen oder mehrere Prozessoren, Datenspeichermedien, digitale logische Schaltungen, andere Schaltungen oder eine Kombination daraus, die dazu ausgebildet ist, digitale Daten zu verarbeiten. Außerdem kann Datenschaltkreis 112 eine oder mehrere Schnittstellen zur Ausgabe von Informationen an einen Benutzer und zum Empfang von Audio, Video und/oder Benutzereingaben, wie zum Beispiel durch Komponenten eines mobilen Kommunikationsgerätes wie zum Beispiel einem Lautsprecher, einem Mikrofon, einer Kamera, einer Tastatur und eines Displays, das berührungssensitiv ist, umfassen.
  • In einer Ausführungsform schaltet der Dateneingabe-Flipflop-Schaltkreis 102 einen logischen Wert des Eingangssignals 103 am Eingang 104 zu seinem Ausgang und in Datenpuffer 108 in Abhängigkeit einer steigenden Taktflanke des Taktsignals 109. Signalquelle 105 und Dateneingabe-Flipflop 102 empfangen das Taktsignal 109 von Taktquelle 106, sodass das Eingangssignal 103 auf die gleiche Taktrate getaktet ist wie Daten, die an Datenpuffer 108 durch den Dateneingabe-Flipflop-Schaltkreis 102 ausgegeben werden. Die geschalteten Werte werden als Ausgabesignal 111 über die Kommunikationsverbindung 114 mit der Taktrate des Taktsignals 109 ausgegeben.
  • Das Ausgabesignal 111 über Kommunikationsverbindung 114 umfasst spektrale Nullen auf der Taktfrequenz und ihren Harmonischen. Durch die Verwendung einer Fourier-Transformations-Analyse kann festgestellt werden, welche spektrale Nullen primär durch das Schalten des Ausgabesignals 111 auf die Taktrate resultieren. Übergänge innerhalb des Ausgabesignals 111, die über die Kommunikationsverbindung 114 ausgegeben werden, können elektromagnetische Interferenzen abstrahlen, die mit dem Empfang bei nahegelegenen Schaltungen, wie zum Beispiel Antenne 116, die mit der analogen Empfängerschaltung 118 verbunden ist, interferieren. Solche abgestrahlten Interferenzen (durch die gestrichelte Linie 120 dargestellt) können einen Stromfluss bei Antenne 116 auslösen, der ein Rauschen zum empfangenen Strom (irx) hinzufügt. Eine solche induktive Rauschkopplung kann eine Spannung in der angeschlossenen Empfängerschaltung 118 induzieren, die wie folgt berechnet wird: Vn = WMID (Gleichung 1)
  • In Gleichung 1 ist die induzierte Spannung (Vn) eine Funktion der Frequenz (W) des digitalen Signals, der beidseitigen Induktivität (M) zwischen Antenne 116 und Kommunikationsverbindung 114 und eines Stroms (ID), der mit dem Ausgabesignal 111 in Verbindung steht.
  • 1b ist ein Graph eines Ausgabe-Leistungsspektrums von Ausgabesignal 111 aus 1a. Ausgabesignal 111 umfasst die spektralen Nullen 124, 126 und 128 bei ganzzahligen Vielfachen der Taktfrequenz (das heißt auf der Taktfrequenz (1/T) und auf dem Harmonischen der Taktfrequenz, wie zum Beispiel 2/T, 3/T usw. Nahegelegene Empfängerschaltungen wie zum Beispiel die analoge Empfängerschaltung 118 würden kleine Interferenzen bei Radiofrequenzkanälen, die der Taktfrequenz oder ganzzahligem Vielfachen der Taktfrequenz entsprechen, wegen der Frequenznullen 124, 126 und 128 im Ausgabe-Leistungsspektrum 111 erfahren. Wenn die nahegelegene Empfängerschaltung auf andere Frequenzen eingestellt wird, kann es vorteilhaft sein, die Platzierung der spektralen Nullen auf die gewünschte Radiofrequenz einzustellen.
  • Die spektralen Nullen können also durch die Einstellung der Taktfrequenz des Taktsignals 109 verschoben werden. Allerdings wird durch die Veränderung der Taktrate des Taktsignals 109 auch die Datenrate des Eingangssignals 103 verändert. Eine solche Lösung mag also nicht möglich sein, wenn Datenschaltkreis 112 nicht mit der Datenrate der eingestellten Taktfrequenz betrieben werden kann. Wenn zum Beispiel Datenschaltkreis 112 zum Betrieb bei einer festeingestellten Frequenz ausgebildet ist, können das Schaltkreiselement 100 und Datenschaltkreis 112 nicht richtig miteinander kommunizieren, wenn die Datenrate zur Verschiebung der spektralen Nullen im Ausgabesignal 111 geändert wird.
  • Für eine Datenrate mit beliebiger Frequenz wird unten in Bezugnahme auf die 2a10 beschrieben, dass die aufsteigenden und fallenden Taktflanken des digitalen Ausgabesignals beschränkt (neu getaktet) werden können, um spektrale Nullen bei gewünschten Frequenzen im Ausgabe-Leistungsspektrum ohne eine Veränderung der durchschnittlichen Datenrate einzufügen.
  • 2a ist ein Blockdiagramm einer Ausführungsform eines Schaltkreiselementes 200, das eine Taktflanken-Anpassungsschaltung 220 umfasst, die zur Neutaktung eines digitalen Datenstroms ausgebildet ist. Schaltkreiselement 200 umfasst ein Datenspeicherelement, wie zum Beispiel ein Dateneingabe-Flipflop-Schaltkreis 102 und eine Taktflanken-Anpassungsschaltung 220. Dateneingabe-Flipflop-Schaltkreis 102 empfängt Eingabesignal 103 und gibt den digitalen Datenstrom 209 an den Taktflanken-Anpassungsschaltkreis-Eingang 210 der Taktflanken-Anpassungsschaltung 220 mit einer ersten Taktrate aus, die abhängig vom Taktsignal 109 ist.
  • Taktflanken-Anpassungsschaltung 220 umfasst einen Neutaktungs-Flipflop-Schaltkreis 224, der mit dem Taktflanken-Anpassungsschaltkreis-Eingang 21 verbunden ist, um den digitalen Datenstrom 209 zu empfangen. Taktflanken-Anpassungsschaltung 220 ist auch mit der zweiten Taktquelle 228 über Takteingang 222 verbunden, damit sie ein zweites Signal 229 mit einer zweiten Taktrate empfangen können, wobei die zweite Taktrate anders als die erste Taktrate von Taktsignal 109 sein kann. Der Neutaktungs-Flipflop-Schaltkreis 224 verändert das Taktflanken-Timing von Übergängen innerhalb des digitalen Datenstroms 209, um ein moduliertes Ausgabesignal 227 auszugeben, das an den Datenschaltkreis 112 über die Kommunikationsverbindung 114 und die Datenpuffer 226 und 108 ausgegeben wird. Datenpuffer 226 kann zum Beispiel ein Datenspeicherelement, wie zum Beispiel ein Flipflop-Schaltkreis, sein, der synchron mit dem Neutaktungs-Flipflop unter der Verwendung des zweiten Taktsignals 229 getaktet ist. Datenpuffer 226 wird verwendet, damit Metastabilität kein Problem im Schaltkreiselement 200 ist. Andernfalls könnte das Schaltkreiselement 200 anfällig für einige Dateninstabilitäten durch asynchrone Taktsignale 109 und 229 sein. In einigen Fällen kann auf den Datenpuffer 226 verzichtet werden. Dies kann zum Beispiel der Fall sein, wenn das zweite Taktsignal 229 von Taktsignal 109 abgeleitet ist oder wenn die Verlässlichkeit der Daten nicht erforderlich ist. Die zweite Taktquelle 228 kann zum Beispiel ein Überlagerungsoszillator, ein Phasenregelkreis oder eine andere Schaltung sein, die ausgebildet ist, ein zweites Taktsignal 229 auszugeben. In einem Ausführungsbeispiel kann die zweite Taktquelle 228 eine einstellbare Taktquelle sein. Diese kann durch einen Steuerungsschaltkreis gesteuert werden (wie zum Beispiel Steuerungsschaltkreis 422 in 4). In einigen Ausführungsbeispielen kann die zweite Taktquelle 228 von der Taktflanken-Anpassungsschaltung 220 umfasst sein. In anderen Ausführungsbeispielen kann die zweite Taktquelle 228 außerhalb der Taktflanken-Anpassungsschaltung 220 (wie dargestellt) oder sogar außerhalb von Schaltkreiselement 200 liegen.
  • Die zweite Taktquelle 228 kann so gesteuert werden, dass das zweite Taktsignal 229 eine Taktrate mit einer Taktperiode (T2) hat, sodass die entsprechende Radiofrequenz nach der folgenden Gleichung berechnet werden kann: fRF = n/T2 (Gleichung 2)
  • In Gleichung 2 kann die Variable (n) ganzzahlig sein. Es ist außerdem zu beachten, dass Gleichung 2 nicht exakt sein muss, da die Null in dem Frequenzbereich breit ist und ein signifikanter Vorteil erzielt werden kann, wenn Gleichung 2 nur näherungsweise ist. Eingabe-Datenstrom 103 wird erst durch den Dateneingabe-Flipflop-Schaltkreis 102 basierend auf dem ersten Taktsignal 109 mit einer ersten Taktrate getaktet, um den digitalen Datenstrom 209 zu erzeugen. Der digitale Datenstrom 209 wird durch den Neutaktungs-Flipflop-Schaltkreis 224 mit dem zweiten Taktsignal 229 mit der zweiten Taktrate (1/T2) neu getaktet, wobei spektrale Nullen bei Vielfachen der zweiten Taktfrequenz im Leistungsspektrum des modulierten Ausgabesignals 227 eingefügt werden. Dies geschieht, ohne eine durchschnittliche Datenrate des digitalen Datenstroms 209 zu verändern.
  • 2b ist ein Zeitdiagramm 230, das den digitalen Datenstrom 209, das Taktsignal 109, das zweite Taktsignal 229 und das modulierte Ausgabesignal 227 für das Schaltkreiselement 200 aus 2a darstellt. Das erste Taktsignal 109 hat eine Taktperiode (T1) und das zweite Taktsignal 229 hat eine Taktperiode (T2).
  • Das modulierte Ausgabesignal 227 ist eine Funktion der Periode des zweiten Taktsignals 229. Das modulierte Ausgabesignal 227 geht bei 240 von einem niedrigen zu einem hohen Wert. Dies geschieht in Abhängigkeit vom digitalen Datenstrom 209 und einer steigenden Taktflanke des zweiten Taktsignals 229. Nachdem der digitale Datenstrom 209 von einem hohen zu einem niedrigen Wert übergegangen ist, geht das modulierte Ausgabesignal 227 von einem hohen zu einem niedrigen Wert bei 242. Dies entspricht einer weiteren steigenden Taktflanke des zweiten Taktsignals 229, nachdem der digitale Datenstrom 209 sich geändert hat. Das modulierte Ausgabesignal 227 geht wiederum von einem niedrigen zu einem hohen Wert über bei 224 und von einem hohen zu einem niedrigen Wert bei 246. Diese Übergänge entsprechen einem Wert des digitalen Datenstroms 209, wenn das zweite Taktsignal 229 von einem niedrigen zu einem hohen Wert übergeht. Das modulierte Ausgabesignal 227 verändert seinen Wert wiederum bei 248. Dies entspricht dem Wert des digitalen Datenstroms 209 und einer steigenden Taktflanke des zweiten Taktsignals 229. Das modulierte Ausgabesignal 227 verändert seinen Wert also immer dann, wenn sich der Wert des digitalen Datenstroms 209 geändert hat und eine steigende Taktflanke des zweiten Taktsignals 229 vorliegt.
  • Übergangsflanken des modulierten Ausgabesignals 227 werden relativ zu den Übergangsflanken des digitalen Datenstroms 209 geschaltet. Ferner werden Taktflankenintervalle des modulierten Ausgabesignals 227 relativ zu den Taktflankenintervallen zwischen steigenden und fallenden Taktflanken des digitalen Datenstroms 209 geändert. Die durchschnittliche Datenrate wird nicht geändert. Die durchschnittliche Datenrate des digitalen Datenstroms 209 hängt vom ersten Taktsignal 109, deren Taktrate unverändert bleibt, ab. Neutaktungs-Flipflop-Schaltkreis 224 taktet den digitalen Datenstrom 209 neu, wobei das Taktflanken-Timing relativ zum digitalen Datenstrom 209 geändert wird, ohne die durchschnittliche Datenrate zu ändern.
  • Das Einstellen einer Frequenz des zweiten Taktsignals verändert das Taktflanken-Timing und die Taktflankenintervalle des modulierten Ausgabesignals 227. Die Eingabedatenrate des digitalen Datenstroms 209 kann unabhängig von der gewählten Taktfrequenz des zweiten Taktsignals 229 sein. Unabhängig meint hier, dass sie asynchron relativ zu der gewählten Taktfrequenz des zweiten Taktsignals 229 sein kann. Dies macht es möglich, spektrale Nullen einzuführen, ohne eine durchschnittliche Datenrate des digitalen Datenstroms 209 zu ändern. Daten des digitalen Datenstroms 209 werden weiterhin mit derselben Rate übertragen, die durch das erste Taktsignal 109 gegeben ist (mit kleinen Änderungen des Taktflankenintervall-Timings).
  • 2c zeigt Graphen eines ersten Ausgabe-Leistungsspektrums eines Ausgabesignals 111 (aus 1a), das mit einer Taktfrequenz getaktet ist. Die erste Taktfrequenz steht in Verbindung mit einem Taktsignal 109 und einem geänderten Ausgabe-Leistungsspektrum eines modulierten Ausgabesignals 227, das unter Verwendung des zweiten Taktsignals 229 aus 2a neu getaktet wurde. Wie oben bereits für 1b beschrieben, würde das resultierende Signal spektrale Nullen bei 124, 126 und 128 umfassen, die ganzzahligen Vielfachen der Taktfrequenz (1/T1) entsprechen, wenn die Daten mit der ersten Taktfrequenz übertragen würden.
  • Taktflanken-Anpassungsschaltung 220 verwendet das zweite Taktsignal 229, um das modulierte Ausgabesignal 227 auszugeben. Das modulierte Ausgabesignal 227 hat ein geändertes Ausgabe-Leistungsspektrum mit spektralen Nullen 252, 254, 256 und 258 bei Vielfachen der Frequenz (d. h. n/T2) des zweiten Taktsignals 229 (2b). Die Frequenz des zweiten Taktsignals 229 kann so gewählt werden, dass sie einer bestimmten Radiofrequenz entspricht (d. h. eine Radiofrequenz, auf die eine nahegelegene Empfängerschaltung eingestellt ist). Solch eine Taktfrequenz kann verwendet werden, um spektrale Nullen bei dieser Frequenz einzuführen. Dies reduziert abgestrahlte Frequenzen bei dieser Frequenz und deren Harmonischen. Da die Taktflanken-Anpassungsschaltung 220 das Taktflanken-Timing des digitalen Datenstroms 209 verändert, umfasst das resultierende modulierte Ausgabesignal 227 die spektrale Nullen ohne eine Veränderung der durchschnittlichen Datenrate des digitalen Datenstroms 209.
  • In einigen Fällen können die Anstiegs- und Abfallzeiten nicht exakt symmetrisch sein. Dies kann einerseits aufgrund von Unterschieden der Stromflusspfade der Fall sein (Pull-up-Stromflusspfad versus Pull-down-Stromflusspfad). Andererseits kann dies der Fall aufgrund von Unterschieden zwischen Feldeffekttransistoren für die Pull-up oder Pull-down-Steuerungsschaltungen der Fall sein (p-Kanal FETs und/oder n-Kanal FETs). Für eine spektrale Null, die in einem Ausgabe-Leistungsspektrum eines modulierten Ausgabesignals bei einer bestimmten Frequenz eingefügt werden soll unter der Verwendung von Schaltkreiselement 200, sollte ein Anstiegspuls gleich dem invertierten Fallpuls des übertragenen Datensignals sein, sodass positive Pulse durch gleiche negative Pulse ausgeglichen werden können. Wenn die aufsteigenden und fallenden Taktflanken nicht präzise gesteuert werden, um gleiche Pulsdauern und gleiche Pulsflächen für beide Pull-up- und Pull-down-Pulse zu erreichen (wie in Zeitdiagramm 300 in 3a dargestellt), können spektrale Nullen im Ausgabe-Leistungsspektrum teilweise eingefüllt werden, weil die zwei Signale sich nicht gegenseitig aufheben. Zusätzlich kann beispielsweise ein Stromfluss, der mit einem Pull-up-Puls verbunden ist, einem anderen Strompfad zur Erde folgen als ein Stromfluss, der mit einem Pull-down-Puls in Verbindung steht. In solchen Fällen – besonders wenn Transistoreigenschaften präzise gesteuert werden – können die unterschiedlichen Stromflusspfade auf die magnetische Kopplung einwirken. Dies führt zu unausgeglichenen Pulsen, sodass die spektralen Nullen teilweise gefüllt werden könnten.
  • 3a ist ein Zeitdiagramm 300, das einen idealen Strom 304 verglichen mit unausgeglichenen Pull-up- und Pull-down-Strömen 306 relativ zum modulierten Ausgabesignal 227 darstellt. Der ideale Strom 304 umfasst Pull-up- und Pull-down-Pulse, wie zum Beispiel Pulse 308 und 310. Diese werden benutzt, um entsprechende Anstiegs- und Falltaktflanken des modulierten Ausgabesignals 227 zu kreieren. In einem Beispiel werden Pull-up-Strompulse verwendet, um den digitalen I/O-PIN 110 zur Erzeugung einer steigenden Taktflanke des modulierten Ausgabesignals 227 zu bringen. Pull-down-Strompulse werden verwendet, um den digitalen I/O-PIN 110 zur Erzeugung einer fallenden Taktflanke des modulierten Ausgabesignals 227 zu bringen.
  • In einigen digitalen Schaltkreisen können die Anstiegs- und Fallzeiten am digitalen Ausgang nicht exakt symmetrisch sein. Der Strompfad für einen Pull-down-Puls kann anders als ein Strompfad für einen Pull-up-Puls sein. Solche Unterschiede werden durch verschiedene Längen für Pull-up- und Pull-down-Pulse deutlich. Zum Beispiel ist die Länge des Pull-up-Pulses 312 anders als die Länge des Pull-down-Pulses 314. Solche unterschiedlichen Dauern können Unausgeglichenheiten erzeugen, die die spektralen Nullen im Leistungsspektrum des modulierten Ausgabesignals 227 reduzieren oder ausfüllen.
  • 3b ist ein Diagramm eines Ausgabe-Leistungsspektrums 320 für den idealen Strom 304 und den unausgeglichenen Strom 306 aus 3b. Das Diagramm zeigt eine spektrale Null 324 bei einer gewünschten Frequenz (1/T2) des idealen Stroms 304 und eine Spreizung (Ausfüllung) 326 bei der gewünschten Frequenz. Die Spreizung entsteht aufgrund unausgeglichener Pull-up- und Pull-down-Pulse 312 und 314. Solche eine spektrale Spreizung 326 löscht teilweise die spektrale Null 324 und strahlt Energie bei der gewünschten Frequenz und deren Harmonischen (n/T2) aus. Die abgestrahlte Energie kann mit dem Empfang bei einer nahegelegenen analogen Empfängerschaltung interferieren. Damit die Pull-up-Pulse die Pull-down-Pulse ausgleichen können, müssen die Pulse symmetrisch sein. Eine solche Symmetrie zu erreichen kann schwierig sein.
  • Es ist jedoch dennoch möglich, einen Pull-up-Puls durch die Verwendung eines nahegelegenen Pull-up-Pulses auszugleichen und einen Pull-down-Puls durch die Verwendung eines nahegelegenen Pull-down-Pulses auszugleichen. So können die spektralen Nullen erhalten werden. In solch einem Beispiel können Asymmetrien zwischen ansteigenden und fallenden Pulsen ignoriert werden. In einem bestimmten Beispiel werden spektrale Nullen eingeführt in das Ausgabe-Leistungsspektrum des modulierten Ausgabesignals unabhängig von Pull-up-/Pull-down-Pulssymmetrie wie unten in Bezugnahme auf 4 erklärt wird. Hierfür wird das Taktflanken-Timing von nah beieinander gelegenen positiven Pulsen und nah beieinander gelegenen negativen Pulsen so eingestellt, dass sie einem ganzzahligen Vielfachen +½ der Radiofrequenz (T2) auseinander liegen (d. h. (n + 0,5)T2).
  • 4 zeigt ein Blockdiagramm einer zweiten Ausführungsform eines Schaltkreiselementes 400 mit einer Taktflanken-Anpassungsschaltung 420, die zur Neutaktung des digitalen Datensignals 209 ausgebildet ist. Taktflanken-Anpassungsschaltung 420 taktet empfangene Signale neu, sodass spektrale Nullen bei gewünschten Frequenzen in einem modulierten Ausgabesignal 440 unabhängig von Asymmetrien zwischen Pull-up- und Pull-down-Pulsen eingefüllt werden.
  • Schaltkreiselement 400 umfasst eine Taktflanken-Anpassungsschaltung 420 mit einem Taktflanken-Anpassungsschaltkreis 210, um einen digitalen Datenstrom 209 zu empfangen. Taktflanken-Anpassungsschaltung 420 umfasst einen Multiplexer 402 mit einem ersten Eingang 403, der mit der zweiten Taktquelle 228 verbunden ist. Am Eingang kann ein zweites Taktsignal 229 mit einer Taktrate (1/T2) empfangen werden. Der Multiplexer 402 umfasst außerdem einen zweiten Eingang 404, der mit der zweiten Taktquelle 228 über den Inverter 405 verbunden ist, um eine invertierte Version des zweiten Taktsignals 229 zu empfangen. Multiplexer 402 umfasst ebenfalls einen MUX-Auswahleingang 408, der mit dem Knoten 412 verbunden ist, um ein MUX-Auswahlsignal 409 zu empfangen. Der Multiplexer 402 umfasst außerdem einen Multiplexer-Ausgang 406, um ein ausgewähltes Taktsignal 407 an den Takteingang 227 des Neutaktungs-Flipflop-Schaltkreises 224 auszugeben. Neutaktungs-Flipflop-Schaltkreis 224 empfängt den digitalen Datenstrom 209 und das ausgewählte Taktsignal 407. Das heißt entweder das zweite Taktsignal 229 oder eine invertierte Version des zweiten Taktsignals. Neutaktungs-Flipflop-Schaltkreis 224 klinkt den digitalen Datenstrom 209 auf eine zweite Taktrate ein, die von dem gewählten Taktsignal 407 abhängig ist und gibt das modulierte Ausgabesignal 440 an Knoten 439 aus. Taktflanken-Anpassungsschaltung 420 umfasst auch eine logische Schaltung, wie zum Beispiel Flipflop-Schaltkreis 410, der einen Takteingang hat, der mit dem Knoten 439 verbunden ist. Außerdem hat der Flipflop-Schaltkreis 410 einen Ausgang, der mit dem Knoten 412 über den Wärter 411 verbunden ist, und einen Dateneingang, der mit dem Knoten 412 verbunden ist. Taktflanken-Anpassungsschaltung 420 umfasst auch einen Datenpuffer 226, der einen Eingang hat, der mit dem Knoten 439 verbunden ist. Außerdem hat der Datenpuffer 226 einen Ausgang, der mit der Kommunikationsverbindung 114 über Datenpuffer 108 und den digitalen I/O-PIN 110 verbunden ist. Wie bereits oben für 2a beschrieben wurde, kann der Datenpuffer 226 eine Flipflop-Schaltung sein, die auch das gewählte Taktsignal 407 empfängt.
  • Die zweite Taktquelle 228 ist mit dem Steuerungsschaltkreis 422 verbunden, der dazu ausgebildet ist, eine Taktrate des zweiten Taktsignals 229 zu steuern. In einem bestimmten Beispiel stellt der Steuerungsschaltkreis 422 die zweite Taktquelle 228 so ein, dass das zweite Taktsignal 229 mit der Taktfrequenz (1/T2) ausgegeben wird. Die Taktfrequenz entspricht dabei einer Radiofrequenz, die durch nahegelegene analoge Empfängerschaltungen bestimmt wird.
  • In einem Beispiel wird das zweite Taktsignal 229 der zweiten Taktquelle 228 beim Multiplexer-Eingang 403 empfangen. Eine invertierte Version des zweiten Taktsignals wird beim Multiplexer-Eingang 404 empfangen. Multiplexer 402 gibt entweder das zweite Taktsignal 229 oder eine invertierte Version des zweiten Taktsignals an den Multiplexer-Ausgang 406 als gewähltes Taktsignal 407 basierend auf dem MUX-Auswahlsignal 409, das von Knoten 412 empfangen wurde, aus.
  • Neutaktungs-Flipflop-Schaltkreis 224 schaltet den digitalen Datenstrom 209 vom Taktflanken-Anpassungsschaltkreis-Eingang 21 zum Knoten 439 basierend auf den steigenden Taktflanken des gewählten Taktsignals 407. Die steigenden Taktflanken können entweder die steigenden Taktflanken oder die fallen Taktflanken des zweiten Taktsignals 229 sein. Dies hängt vom MUX-Auswahlsignal 409 ab.
  • Das modulierte Ausgabesignal 440 am Knoten 439 wird an die Kommunikationsverbindung 114 über Datenpuffer 226, Datenpuffer 108 und den digitalen I/O-PIN 110 ausgegeben. Übergänge innerhalb des modulierten Ausgabestroms 440 am Knoten 439 veranlassen den Flipflop-Schaltkreis 410 dazu, den Wert des MUX-Auswahlsignals 409 am Knoten 412 zu ändern. Jedes Mal wenn der Neutaktungs-Flipflop-Schaltkreis 224 eine steigende Taktflanke im modulierten Ausgabesignal 440 am Knoten 439 ausgibt, verändert der Flipflop-Schaltkreis 410 seinen Ausgang am Knoten 412. Dies verändert das MUX-Auswahlsignal 409 am Multiplexer-Auswahleingang 408 und verändert das ausgewählte Taktungssignal 407. Das am Multiplexer-Ausgang 406 ausgewählte Taktungssignal 407 wird am Takteingang 222 des Neutaktungs-Flipflop-Schaltkreis 224 empfangen. Das ausgewählte Taktsignal 407 verändert das Taktflanken-Timing von Übergängen innerhalb des digitalen Datenstroms 209. Das modulierte Ausgabesignal 440 wird mit einem Leistungsspektrum mit spektralen Nullen an einer gewünschten Frequenz und deren Harmonischen ausgegeben.
  • In einer Ausführungsform kann das Taktflanken-Timing der steigenden und fallenden Taktflanken so eingestellt werden, dass benachbarte steigende Taktflanken voneinander durch ein ganzzahliges Vielfaches von Taktperioden plus eine halbe Taktperiode des zweiten Taktsignals 229 beabstandet sind (d. h. (n + 1/2T2)). Benachbarte steigende Taktflanken sind also durch n + 1/2 Taktperioden des zweiten Taktsignals 229 voneinander beabstandet. n ist hierbei eine ganzzahlige natürliche Zahl. Fallende Taktflanken können voneinander durch das gleiche Intervall beabstandet sein. In diesem Fall wird das zweite Taktsignal am Taktungseingang 403 durch Steuerung 420 so gesteuert, dass es eine ungefähre Frequenz (1/T2) wie in Gleichung 3 aufweist: fRF = 1/nT2 (Gleichung 3)
  • Durch das Verschieben der Taktflankenintervalle von Übergängen innerhalb des modulierten Ausgabesignals relativ zu den Übergängen in dem empfangenen digitalen Datenstrom ist es möglich, Pull-up-Pulse mit nahegelegenen Pull-up-Pulsen und Pull-down-Pulse mit nahegelegenen Pull-down-Pulsen auszulöschen, sodass die Symmetrie zwischen den Pull-up- und Pull-down-Strompulsen nicht nötig ist. In einem Beispiel, wo das modulierte Ausgabesignal 440 mit einem Sinussignal gefaltet ist, können die Übergangstaktflanken des modulierten Ausgabesignals 440 so gestaltet werden, dass ein erster Pull-up-Puls einem positiven Teil eines Sinussignals entspricht und ein benachbarter Pull-up-Puls verschoben wird, sodass er einem negativen Teil des Sinussignals entspricht. Steigende Taktflanken werden also so verschoben, dass sie Energie von benachbarten steigenden Taktflanken auslöschen. Fallende Taktflanken werden so verschoben, dass sie die Energie von benachbarten fallenden Taktflanken auslöschen. Dies erlaubt die Hinzufügung von spektralen Nullen unabhängig von Pull-up/Pull-down-Pulssymmetrien.
  • 5 zeigt ein Zeitdiagramm 500 mit Signalen, die mit dem Schaltkreiselement 400 aus 4 in Verbindung stehen. Zeitdiagramm 500 umfasst einen digitalen Datenstrom 209 mit einer ersten Taktrate, die einem Taktsignal 109 entspricht. Das Zeitdiagramm 500 umfasst ferner ein zweites Taktsignal 229 mit einer zweiten Taktrate. Das Zeitdiagramm 500 umfasst ferner ein moduliertes Ausgabesignal 440, ein MUX-Auswahlsignal 409 und einen Pull-up/Pull-down-Strom (ID 512).
  • Wenn das MUX-Auswahlsignal 409 auf eine fallende Taktflankenauswahl 514 hinweist, steigt der Ausgabe-Pull-up-Strom (ID) Puls 520 mit der fallenden Taktflanke des zweiten Datensignals 229, wenn der digitale Datenstrom 209 hoch ist. Der Pull-down-Strompuls 526 fällt mit der fallenden Taktflanke des zweiten Taktsignals 229, wenn der digitale Datenstrom 209 niedrig ist. Wenn das MUX-Auswahlsignal 409 auf eine steigende Taktflankenauswahl 516 hinweist, gehen der Ausgabe-Pull-up-Strompuls 522 und der Ausgabe-Pull-down-Puls 528 mit einer steigenden Taktflanke des zweiten Taktsignals 229 über. Das Taktflankenintervall (Periode) zwischen steigenden Pulsen 520 und 522 wird also durch eine ganze natürliche Zahl +½ mal die Periode des zweiten Taktsignals geschaltet (das heißt (n + ½)T2). Durch die gleiche Periode können Taktflankenintervalle zwischen steigenden Pulsen 522 und 524 und zwischen fallenden Pulsen 526 und 528 geschaltet werden. Der Bruchteil (0,5·T2) kommt durch den Zeitunterschied zwischen der ansteigenden Taktflanke und der fallenden Taktflanke des zweiten Taktsignals 229 innerhalb einer gegebenen Taktperiode zustande. Veränderungen des Taktflanken-Timings von steigenden und fallenden Taktflanken des modulierten Ausgabesignals 440 werden also durch das zweite Taktsignal 229 eingeschränkt. So werden die spektralen Nullen bei einer gewünschten Frequenz und deren Harmonischen im Ausgabe-Leistungsspektrum platziert. Da die Datenrate durch das Taktsignal 109 gesteuert wird und das Taktsignal 109 eine erste Taktrate hat und weil das Taktflanken-Timing durch den digitalen Datenstrom 209 und durch das zweite Taktsignal 229 beschränkt ist, können Variationen des Taktflanken-Timings durchgeführt werden, ohne dass die durchschnittliche Datenrate verändert wird.
  • Im Betrieb hat beispielsweise die Taktquelle 228 einen Duty Cycle von nicht einmal 50%, was zu einer schwachen Performance führt. Taktquelle 228 kann sich in einer signifikanten Distanz auf dem Chip befinden und der Taktpuffer kann den Duty Cycle des Signals herabsetzen. Um dieses Problem zu lösen, kann die Implementation aus 4 so angepasst werden, dass ein neuer Takteingang benutzt wird, der mit der doppelten Rate von der aus 4 betrieben wird. Diese Ausführungsform wird in 6 dargestellt. 6 ist ein Blockdiagramm einer dritten Ausführungsform eines Schaltkreiselements 600 mit einer Taktflanken-Anpassungsschaltung 620, die ausgebildet ist für die Neutaktung eines Eingangssignals 103. Taktflanken-Anpassungsschaltung 620 umfasst einen ersten Flipflop (DFF1) 602 zum Empfang eines digitalen Datenstroms (D0) 209 und zum Empfang eines modulierten Taktsignals 601, das von einem zweiten Taktsignal 229 vom Knoten 640 abhängt. In einem Beispiel ist das modulierte Taktsignal 601 vom zweiten Taktsignal 229 abgeleitet und weist einen Duty Cycle von 50% auf.
  • Der erste Flipflop (DFF1) 602 klinkt den digitalen Datenstrom 209 auf die steigenden Flanken des modulierten Taktsignals 601 ein, um einen Datenstrom (D1) 606 auszugegeben. Taktflanken-Anpassungsschaltung 620 umfasst ferner einen zweiten Flipflop (DFF2) 604, um den Datenstrom (D1) 606 auf fallende Taktflanken des modulierten Taktsignals 601 einzuklinken. Das modulierte Taktsignal 601 wird durch den invertierten Takteingang 605 empfangen. So wird der erste modulierte Datenstrom (D2) 608 ausgegeben.
  • Zusätzlich umfasst die Taktflanken-Anpassungsschaltung 620 einen dritten Flipflop (DFF3) 612 zum Empfang eines digitalen Datenstroms (D0) 209 bei einer fallenden Taktflanke des modulierten Taktsignals 601, das durch den invertierenden Takteingang 611 empfangen wird, um einen Datenstrom (D3) 616 auszugeben. Taktflanken-Anpassungsschaltung 620 umfasst auch einen vierten Flipflop (DFF4) 614, um den Datenstrom (D3) 616 auf steigende Taktflanken des modulierten Taktsignals 601 einzuklinken, um einen zweiten modulierten Datenstrom (D4) 618 auszugeben.
  • Außerdem umfasst die Taktflanken-Anpassungsschaltung 620 ein logisches AND-Gate 621 mit einem ersten AND-Eingang zum Empfang eines ersten modulierten Datenstroms (D2) 608, einen zweiten AND-Eingang zum Empfang eines zweiten modulierten Datenstroms (D4) 618 und einen AND-Ausgang zur Ausgabe eines AND-Out-Signals 624 an einen Takteingang des fünften Flipflops (DFF5) 622. Der fünfte Flipflop (DFF5) 622 umfasst einen Ausgang, der mit dem Knoten 626 durch den Inverter 628 verbunden ist und einen Eingang, der mit dem Knoten 626 verbunden ist. Das logische AND-Gate 621 ist also in einer bistabilen Konfiguration angeordnet und zur Änderung des Ausgabesignals mit jeder neuen steigenden Taktflanke des AND-Out-Signals 624 ausgebildet.
  • Taktflanken-Anpassungsschaltung 620 umfasst ebenfalls Multiplexer 630 mit einem ersten Multiplexer-Eingang zum Empfang eines ersten modulierten Datenstroms (D2) 608 und einen zweiten Multiplexer-Eingang zum Empfang eines zweiten modulierten Datenstroms (D4) 618. Multiplexer 630 umfasst ferner einen Multiplexer-Auswahl-Eingang, der mit dem Knoten 626 verbunden ist, zum Empfang eines MUX-Auswahlsignals 632. Multiplexer 630 umfasst ferner einen Multiplexer-Ausgang zur Ausgabe eines modulierten Ausgabesignals 642, zum Beispiel an den digitalen I/O-PIN 110 über einen oder mehrere Puffer, wie zum Beispiel Datenpuffer 108. In Abhängigkeit vom MUX-Auswahlsignal 632 gibt der Multiplexer 630 entweder den ersten oder den zweiten modulierten Datenstrom 608 oder 618 als moduliertes Ausgabesignal 642 aus. Da der Wert des MUX-Auswahlsignals 632 in Abhängigkeit von Übergängen innerhalb des ersten und zweiten modulierten Datenstroms 608 und 632 (das heißt Übergänge innerhalb des AND-Out-Signals 624) übergeht, wird der Multiplexer 630 durch das logische AND-Gate 621 jedes Mal dann geschaltet, wenn die Daten übergehen. Dadurch wird das Taktflanken-Timing des Datenausgabesignals durch die Steuerung des Multiplexers 630 geändert. Es wird entweder der erste oder der zweite modulierte Datenstrom 608 oder 618 ausgegeben.
  • Taktflanken-Anpassungsschaltung 620 umfasst ebenfalls einen sechsten Flipflop (DFF6) 634 mit einem ersten Eingang, der mit Knoten 640 über Inverter 638 verbunden ist, einem Takteingang 636, der mit der zweiten Taktquelle 228 zum Empfang des zweiten Taktsignals 229 verbunden ist, und einen Ausgang, der mit Knoten 640 verbunden ist. In einer Ausführungsform gibt der sechste Flipflop (DFF6) 634 das modulierte Taktsignal 601 auf einer Radiofrequenz (1/2T2) des zweiten Taktsignals 229 aus, um Daten in den ersten, zweiten, dritten und vierten Flipflop 602, 604, 612 und 614, sodass die spektralen Nullen im Ausgabe-Leistungsspektrum des modulierten Ausgabesignals 642 auf der gewünschten Frequenz und deren Harmonischen erzeugt werden, ohne dass ein Duty Cycle von 50% auf dem zweiten Taktsignal 229 nötig ist.
  • In einem Beispiel schaltet der erste Flipflop (DFF1) 602 den digitalen Datenstrom 209 vom Taktflanken-Anpassungsschaltkreis-Eingang 210 auf eine erste Taktflanke des zweiten Taktsignals am Knoten 640 (was einer steigenden Taktflanke des Taktpulses entspricht). Der dritte Flipflop (DFF3) 612 liest den digitalen Datenstrom 209 vom Taktflanken-Anpassungsschaltkreis-Eingang 210 auf einer zweiten Taktflanke des zweiten Taktsignals (was einer fallenden Taktflanke des Taktpulses entspricht). Der Timing-Offset, der durch das Einklinken des digitalen Datenstroms 209 auf die steigenden und fallenden Taktflanken des modulierten Taktsignals 601 entsteht, erzeugt einen Phasenunterschied in den Daten beim ersten und dritten Flipflop 602 und 612 zu jedem gegebenen Zeitpunkt. Der Phasenunterschied ist gleich der Taktperiode (T2) des zweiten Taktsignals 229.
  • Der zweite Flipflop (DFF2) 604 liest den Datenstrom (D1) 606 bei einer fallenden Taktflanke des modulierten Taktsignals 601, während der vierte Flipflop (DFF4) 640 den Datenstrom (D3) bei einer steigenden Taktflanke des modulierten Taktsignals 601 liest (das heißt bei einer steigenden Taktflanke des nächsten Taktpulses). Der modulierte Datenstrom (D2) 608 wird bei einen fallenden Taktflanke des gleichen Taktpulses präsentiert, wenn der digitale Datenstrom 209 vom Taktflanken-Anpassungs-Eingang 210 gelesen wird. Im Gegensatz dazu wird das modulierte Datensignal (D4) 618 bei einer steigenden Taktflanke des nächsten Taktpulses präsentiert.
  • Das logische AND-Gate 621 variiert seinen Ausgang basierend auf den Werten des ersten und zweiten modulierten Datenstroms (D2) 608 und (D4) 618. Jedes Mal, wenn das AND-Out-Signal 624 von niedrig zu hoch übergeht, schaltet der fünfte Flipflop (DFF5) 622 den Ausgang an Knoten 626. Dies erzeugt eine Veränderung des Wertes des MUX-Auswahlsignals 632, das an den Multiplexer 630 ausgegeben wird. Das MUX-Auswahlsignal 632 steuert, ob der Multiplexer 630 den ersten modulierten Datenstrom (D2) 608 oder den zweiten modulierten Datenstrom (D4) 618 ausgibt.
  • Das Taktflanken-Timing der Übergänge innerhalb des modulierten Ausgabesignals 642 wird also durch das modulierte Taktsignal 601, das vom zweiten Taktsignal 229 abgeleitet wird, bestimmt. Außerdem wird das modulierte Ausgabesignal 642 durch Übergänge innerhalb des ersten und zweiten modulierten Datenstroms 608 und 618 an den Eingängen des logischen AND-Gates 621 bestimmt. Durch die Veränderung des Taktflanken-Timings können spektrale Nullen in das Ausgabe-Leistungsspektrum des modulierten Ausgabesignals 642 bei einer gewünschten Radiofrequenz und deren Harmonischen eingefügt werden, ohne dass eine Durchschnittsdatenrate relativ zu einer Datenrate des digitalen Datenstroms 209 verändert wird.
  • 7 ist ein Zeitdiagramm 700, das die Signale zeigt, die in Verbindung mit dem Schaltkreiselement 600 aus 6 in Verbindung stehen. Das Zeitdiagramm 700 umfasst Eingangssignal 103 und das erste Taktsignal 109. Das Zeitdiagramm 700 umfasst ferner das modulierte Taktsignal 601, Datensignal (D1) 606, Datensignal (D3) 616, den ersten modulierten Datenstrom (D2) 608 und den zweiten modulierten Datenstrom (D4) 618. Außerdem umfasst das Zeitdiagramm 700 das AND-Out-Signal 624, das MUX-Auswahlsignal 632 und das modulierte Ausgabesignal 642.
  • Das AND-Out-Signal 624 geht von einem niedrigen zu einem hohen Wert über, wenn entweder der erste oder der zweite modulierte Datenstrom 608 oder 618 hoch ist und der jeweils andere zu einem hohen Wert übergeht. Wenn beide erste und zweite modulierte Datenströme 608 und 618 hoch sind, geht das AND-Out-Signal zu einem niedrigen Wert über, wenn entweder der erste oder der zweite modulierte Datenstrom 608 oder 618 von einem hohen zu einem niedrigen Wert übergeht.
  • Das Multiplexer-Auswahlsignal 632 geht bei jeder steigenden Taktflanke des AND-Out-Signals 624 über. Das Multiplexer-Auswahlsignal 632 ändert sich also basierend auf den Übergängen innerhalb des ersten und des zweiten modulierten Datenstroms 608 und 618. Multiplexer 630 gibt in Abhängigkeit vom Multiplexer-Auswahlsignal 632 selektiv den ersten modulierten Datenstrom (D2) 608 bei 722, den zweiten modulierten Datenstrom (D4) 618 bei 726 und den ersten modulierten Datenstrom (D2) 608 bei 732 aus. Das modulierte Ausgabesignal 642 verfolgt den modulierten Datenstrom D2 (608), bis das Multiplexer-Auswahlsignal 632 bei 724 übergeht. An diesem Punkt verfolgt das modulierte Ausgabesignal 642 den zweiten modulierten Datenstrom (D4) 618. Das modulierte Ausgabesignal 642 verfolgt weiter den zweiten modulierten Datenstrom (D4) 618. Das modulierte Ausgabesignal 642 geht zu einem logischen hohen Level mit dem zweiten modulierten Datenstrom (D4) 618 bei 728 über. Bei Übergang 730 wird das modulierte Ausgabesignal 642 durch das Multiplexer-Auswahlsignal 632 so geschaltet, dass es dem ersten modulierten Datenstrom (D2) 608 folgt. Nach Übergang 730 geht das AND-Out-Signal 624 bei 734 über. Dies schaltet das Multiplexer-Auswahlsignal 632 so, dass der Multiplexer zur Ausgabe des zweiten modulierten Datenstroms (D4) 618 veranlasst wird. Das modulierte Ausgabesignal 642 bleibt auf einem logischen hohen Level, weil sowohl der zweite modulierte Datenstrom (D4) 618 als auch der erste modulierte Datenstrom (D2) 608 auf demselben logisch hohen Level sind.
  • Das Taktflanken-Timing der Übergänge innerhalb des modulierten Ausgabesignals 642 wird relativ zum Taktflanken-Timing der Übergänge innerhalb des Eingangssignals 103 geändert. Wie oben beschrieben, kann das Ändern des Taktflanken-Timings spektrale Nullen bei gewünschten Frequenzen im Ausgabe-Leistungsspektrum des modulierten Ausgabesignals 642 erzeugen. Solche spektralen Nullen reduzieren abgestrahlte Interferenzen für nahegelegene Empfängerschaltungen bei den gewünschten Frequenzen und deren Harmonischen.
  • 8 ist ein Blockdiagramm einer Ausführungsform eines Kommunikationselements 800. Das Kommunikationselement 800 umfasst eine Taktflanken-Anpassungsschaltung 830, die zur Neutaktung von digitalen Signalen ausgebildet ist, um selektiv das Taktflanken-Timing der digitalen Signale zu ändern. Das Kommunikationselement 800 kann beispielsweise ein mobiles Telefon, ein Personal Digital Assistant, ein Medienabspieler (Audio, Video usw.) oder ein anderes elektronisches Element sein, das zum Empfang von Radiofrequenzsignalen ausgebildet ist und Daten, die in Verbindung mit den empfangenen Radiofrequenzsignalen stehen, zu benachbarten Schaltungen, wie zum Beispiel Datenschaltkreis 112, auszugeben.
  • Kommunikationselement 800 umfasst eine Antenne 802, die mit dem Datenschaltkreis 112 durch die Signalverarbeitungsschaltung 804 verbunden ist. Die Signalverarbeitungsschaltung 804 umfasst einen rauscharmen Verstärker 808 (LNA) mit einem ersten Eingang, der mit der Antenne 802 verbunden ist, und einen zweiten Eingang, der an die elektrische Masse 810 (RF GND) angeschlossen ist. Der rauscharme Verstärker 808 hat einen Ausgang, der mit dem Mischer 814 verbunden ist, der Taktsignale vom Überlagerungsoszillator 816 empfängt und empfangene analoge Radiofrequenzsignale mit den Taktsignalen mischt, um gleichphasige (I) und Quadratur-(Q)Basebandsignale zu erzeugen. Mischer 814 gibt die I- und Q-Basebandsignale an den programmierbaren Verstärker 822 (PGA) aus, der selektiv eine Verstärkung der I- und Q-Basebandsignale einstellt und die eingestellten I- und Q-Basebandsignale an I- und Q-Analog/Digital-Wandler (ADCs) 824 und 826 ausgibt. ADCs 824 und 826 konvertieren die I- und Q-Basebandsignale in digitale Signale, die an den digitalen Signalprozessor (DSP) 828 ausgegeben werden.
  • DSP 828 kann so eingestellt werden, dass er die i- und q-Basebandsignale verarbeitet und/oder komprimiert. In einer Mobiltelefonanwendung zum Beispiel kann der DSP 828 dazu ausgebildet sein, gesprochene Audiosignale zu komprimieren und zu senden und digitale Signale zu empfangen. In Audiosystemen wie zum Beispiel einem Radioempfängerschaltkreis oder Fernsehempfängern kann der DSP 828 für die Entzerrung von Audiosignalen in High Fidelity und/oder für die Verarbeitung von Audio/Videosignalen ausgebildet sein. DSP 828 ist an den Ausgabeschaltkreis 840 und an Steuerungsschnittstelle 842 für die Ausgabe von Daten und zum Empfang von Daten von anderen Schaltungen wie zum Beispiel Steuerungsschaltkreis 422 angeschlossen. Der Ausgabeschaltkreis 840 dient als zweckneutrale Ausgabeschaltkreis.
  • Zusätzlich gibt DSP 828 verarbeitete I- und Q-Basebandsignale an Taktflanken-Anpassungsschaltung 830 aus, die zwei parallel geschaltete Taktflanken-Anpassungsschaltkreise umfassen kann. Dies können zum Beispiel Taktflanken-Anpassungsschaltkreise 220, 420 und 620 aus 2a, 4 und 6 sein. Zum Beispiel kann Taktflanken-Anpassungsschaltung 830 zwei Kopien der Taktflanken-Anpassungsschaltkreise 620 aus 6 umfassen, die unter Verwendung der zweiten Taktquelle 831 getaktet sind, sodass einer der Taktflanken-Anpassungsschaltkreise das rechte Ausgangssignal (Rout) und der andere das linke Ausgangssignal (Lout) ausgibt.
  • Taktflanken-Anpassungsschaltkreis 830 verändert selektiv das Taktflanken-Timing sowohl des I- als auch des Q-Basebandsignals basierend auf dem Taktsignal der zweiten Taktquelle 831. Obwohl die zweite Taktquelle 831 als außerhalb von Taktflanken-Anpassungsschaltkreis 830 liegend dargestellt ist, kann die zweite Taktquelle 831 in anderen Ausführungsformen von dem Taktflanken-Anpassungsschaltkreis 830 umfasst sein. Taktflanken-Anpassungsschaltkreis 830 stellt das Taktflanken-Timing der verarbeiteten I- und Q-Basebandsignale ein und gibt die eingestellten Signale an Datenschaltkreis 112 durch die Datenpuffer 832 und 836 und durch jeweilige rechte und linke digitale Input/Output (I/O)-PINs 834 und 838 und über rechte und linke Ausgänge (Kommunikationsverbindung 114) aus. In einigen Ausführungsformen kann die zweite Taktquelle 831 mit dem Überlagerungsoszillator 816 verbunden sein.
  • Durch das selektive Einstellen des Taktflanken-Timings der Übergänge innerhalb der verarbeiteten I- und Q-Basebandsignale unter Verwendung des Taktflanken-Anpassungsschaltkreises 830 können digitale Signale an Datenschaltkreis 112 über die Kommunikationsverbindungen 114 ohne abgestrahlte Interferenzen bei einer für Antenne 802 wichtigen Frequenz ausgegeben werden. Ein Ausgabe-Leistungsspektrum der Rout und Lout-Basebandsignale, die über die Kommunikationsverbindung 114 an Datenschaltkreis 112 übermittelt werden, haben Frequenznullen bei einer gewünschten Radiofrequenz (1/T2). Wie oben bereits ausgeführt, kann die zweite Taktquelle 831 ein zweites Taktsignal mit einer zweiten Taktrate ausgeben, die sich von einer Taktrate des digitalen Datenstroms unterscheidet und die so ausgewählt ist, dass spektrale Nullen in die modulierten Ausgangssignale bei der gewünschten Radiofrequenz und deren Harmonischen eingefügt werden. In Abhängigkeit vom zweiten Taktsignal kann der Taktflanken-Anpassungsschaltkreis 830 selektiv das Taktflanken-Timing von Übergängen innerhalb der verarbeiteten I- und Q-Basebandsignale verändern. Dies kann zum Beispiel wie oben beschrieben eine Funktion von einer ganzzahligen Zahl +1/2· die Taktperiode (T2) des zweiten Taktsignals sein.
  • Signalverarbeitungsschaltung 804 umfasst einen einstellbaren Frequenzschaltkreis 818 (AFC), der mit dem Empfänger-Taktungs-PIN 820 verbunden ist, der wiederum für eine Steuerungsschaltung, wie zum Beispiel Steuerungsschaltkreis 422, zugängig ist, um eine Taktrate des Überlagerungsoszillators 816 einzustellen. Die Taktrate des Überlagerungsoszillators 816 kann eingestellt werden, um die Zwischenfrequenz der I- und Q-Basebandsignale einzustellen.
  • Signalverarbeitungsschaltung 804 umfasst PINs 836, über die die Steuerungsschaltung 422 mit der Steuerungsschnittstelle 842 kommunizieren kann. Über die Steuerungsschnittstelle 842 kann zum Beispiel der Steuerungsschaltkreis 422 eine zweite Taktrate einer zweiten Taktquelle 831 verändern, wodurch Frequenznullen innerhalb der Rout und Lout-Signale durch die Taktflanken-Anpassungsschaltung 830 eingestellt werden.
  • In einer Ausführungsform sind Steuerungssignale, die durch Steuerungsschnittstelle 842 und dem zweckneutralen Ausgabeschaltkreis 840 und die PINs 836 gesendet und empfangen werden, auf einer Datenrate, die nicht Interferenzen einer gewünschten Frequenz aussendet. In einer alternativen Ausführungsform, wo Hochgeschwindigkeitsübertragungen der Kontrollsignale über die PINs 836 ermöglicht werden, können die Steuerungsschnittstelle 842 und der zweckneutrale Ausgabeschaltkreis 840 Taktflanken-Einstellungsschaltungen wie zum Beispiel Taktflanken-Einstellungsschaltung 830 umfassen.
  • Im Betrieb verändert die Taktflanken-Anpassungsschaltung 830 selektiv das Taktflanken-Timing der Übergänge innerhalb der modulierten Datensignale, die über die Kommunikationsverbindungen 114 an Datenschaltkreis 112 ausgegeben werden. Hierdurch werden spektrale Nullen im Ausgabe-Leistungsspektrum jedes der modulierten Datensignale eingefügt und die abgestrahlte Interferenz bei einer gewünschten Radiofrequenz reduziert. Steuerungsschaltung 422 ist dazu ausgebildet, eine Taktfrequenz der zweiten Taktquelle 831 zu verändern, um die Frequenzen der spektralen Nullen zu verändern.
  • 9 ist ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Neutakten eines Eingangssignals durch eine selektive Änderung des Taktflanken-Timings. Bei 902 wird ein digitaler Datenstrom empfangen, der eine Durchschnittsdatenrate hat, die einer ersten Taktrate entspricht. In einem Beispiel kann der digitale Datenstrom von einer Signalquelle empfangen werden, die an eine erste Taktquelle mit einer ersten Taktrate angeschlossen ist, sodass der digitale Datenstrom eine Datenrate hat, die der ersten Taktrate entspricht.
  • Bei 904 wird ein Taktsignal von einer Taktquelle empfangen, die eine zweite Taktrate hat. Das zweite Taktsignal kann eine Taktperiode (T2) haben, die von der Taktperiode (T1) des ersten Taktsignals abweicht. Die zweite Taktrate (1/T2) kann so gewählt werden, dass sie einer Frequenz entspricht, die wichtig für einen nahegelegenen Empfängerschaltkreis ist.
  • In Schritt 906 wird das Taktflanken-Timing von Übergängen innerhalb des digitalen Datenstroms basierend auf dem Taktsignal eingestellt, um ein moduliertes Ausgabesignal mit einem Leistungsspektrum mit spektralen Nullen bei einer gewünschten Frequenz und deren Harmonischen ohne Änderung der durchschnittlichen Datenrate auszugeben. In einem Beispiel kann das Taktflanken-Timing angepasst werden, indem der digitale Datenstrom auf der zweiten Taktrate in einem Datenspeicherelement (wie zum Beispiel einem Daten-Flipflop-Schaltkreis) eingeklinkt wird. In einem anderen Beispiel kann das Taktflanken-Timing dadurch eingestellt werden, dass der digitale Datenstrom selektiv in einem Datenspeicherelement in das Taktsignal oder eine invertierte Version des Taktsignals eingeklinkt wird.
  • In einer anderen Ausführungsform können Übergänge innerhalb des modulierten Ausgabesignals zur Generierung eines Steuerungssignals verwendet werden. In einigen Fällen solcher Ausführungsformen kann das Taktflanken-Timing durch Auswahl zwischen dem Taktsignal und einer invertierten Version des Taktsignals als ein Taktsignaleingang für ein Datenspeicherelement basierend auf dem Steuerungssignal eingestellt werden.
  • In anderen Fällen können die Übergänge zur Generierung eines Steuerungssignals verwendet werden. In einem Beispiel kann das Taktflanken-Timing durch Einklinken des digitalen Datenstroms in einem Datenspeicherelement (wie zum Beispiel einem Flipflop-Schaltkreis basierend auf einer fallenden Taktflanke des Taktsignals eingestellt werden, um ein erstes moduliertes Signal auszugeben. Durch Einklinken des Taktflanken-Timings in einem zweiten Datenspeicherelement basierend auf einer steigenden Taktflanke des Taktsignals kann ein zweites moduliertes Signal ausgegeben werden. Das modulierte Ausgangssignal kann durch selektive Ausgabe des ersten modulierten Signals oder des zweiten modulierten Signals an einen Ausgang basierend auf dem Steuerungssignal ausgegeben werden. In einem anderen Beispiel kann das Taktflanken-Timing durch eine selektive Ausgabe eines ersten oder zweiten modulierten Datenstroms basierend auf dem Steuerungssignal eingestellt werden.
  • 10 ist ein Flussdiagramm 1000 einer Ausführungsform eines Verfahrens zum Neutakten eines Datensignals. Bei 1002 wird ein digitaler Datenstrom unter Verwendung von ausgewählten Taktflanken einen Taktsignals getaktet, um einen neu getakteten Datenstrom zu erzeugen. In einem Beispiel kann das Taktsignal an einen Takteingang eines Datenspeicherelementes ausgegeben werden. Dies kann zum Beispiel ein Daten-Flipflop-Schaltkreis sein, der Daten bei steigenden Taktflanke des Taktsignals schaltet.
  • Ein Steuerungssignal wird basierend auf Übergängen innerhalb des neu getakteten Datenstroms bei 1004 generiert. Zum Beispiel wird der neu getaktete Datenstrom wie in 4 sowohl an den digitalen I/O-PIN als auch zu einem Takteingang eines logischen Schaltkreises ausgegeben. Der logische Schaltkreis kann beispielsweise ein Daten-Flipflop sein, der zur Schaltung zwischen verschiedenen Status ausgebildet ist. Der Ausgang des logischen Schaltkreises kann Steuerungssignal zur Steuerung eines Multiplexers verwendet werden. Der Multiplexer wird dabei so gesteuert, dass selektiv entweder das Taktsignal oder eine invertierte Version des Taktsignals an das Datenspeicherelement zur Neutaktung des digitalen Datenstroms ausgegeben wird. Steigende oder fallende Taktflanken des Taktsignals werden in Schritt 1006 basierend auf dem Steuerungssignal ausgewählt, um selektiv das Taktflanken-Timing innerhalb des neu getakteten Taktsignals zu verändern. So wird ein moduliertes Ausgangssignal mit einem Leistungsspektrum mit spektralen Nullen bei einer gewünschten Frequenz und deren Harmonischen erzeugt. Die gewünschte Frequenz kann zum Beispiel einer Radiofrequenz, die für einen nahegelegenen Radiofrequenz-Empfänger wichtig ist, entsprechen. In einer Ausführungsform können benachbarte steigende Taktflanken des modulierten Ausgabesignals um eine ganzzahlige Zahl +½ mal eine Periode des Taktsignals relativ zu benachbarten steigenden Taktflanken innerhalb des digitalen Datenstroms verschoben werden. In einem Beispiel wird das Taktflanken-Timing selektiv ohne Veränderung einer durchschnittlichen Datenrate, die mit dem empfangenen digitalen Datenstrom in Verbindung steht, geändert.
  • In einer anderen Ausführungsform hat das Taktsignal eine Taktfrequenz, die der gewünschten Frequenz entspricht. Außerdem hat das Taktsignal eine Taktrate, die sich von einer Taktrate des digitalen Datenstroms unterscheidet. In noch einer anderen Ausführungsform werden Taktflanken des Taktsignals durch selektive Anwendung entweder des Taktsignals oder in einer invertierten Version des Taktsignals auf einem Takteingang eines Neutaktungs-Flipflop-Schaltkreis 224 ausgewählt, um das Taktflanken-Timing zu verändern. in noch einer weiteren Ausführungsform werden Taktflanken des Taktsignals dadurch ausgewählt, dass entweder ein erster neu getakteter Datenstrom (basierend auf einer steigenden Taktflanke des Taktsignals) oder ein zweiter neu getakteter Datenstrom (basierend auf einer fallenden Taktflanke des Taktsignals) ausgegeben wird. Dies geschieht unter Berücksichtigung des Auswahlsignals.
  • Viele zusätzliche Modifikationen und Variationen können in den Techniken und Strukturen angewandt werden, die hier beschrieben wurden. Dadurch wird nicht der Grundgedanke und der Bereich der vorliegenden Offenbarung verlassen. Die zweite Taktquelle 228 aus den 2a, 4 und 6 kann beispielsweise aus der ersten Taktquelle 106 abgeleitet sein. Außerdem können eine oder beide Taktquellen (Überlagerungsoszillator 816 und zweite Taktquelle 832) aus dem Schaltkreiselement 804 aus 8 extern zum Schaltkreiselement sein.
  • Zusätzlich soll darauf hingewiesen werden, dass andere Verarbeitungs-, Sende- oder Einstellungsschritte vor, nach oder zwischen den Blöcken in den 9 und 10 in Abhängigkeit von bestimmten Implementationen durchgeführt werden können. Ferner können die beschriebenen Techniken mit Messgeräten, Kommunikationsgeräten oder anderen Schaltkreisen, die digitale Daten übertragen und für die Emissionen von elektromagnetischen Interferenzen gesteuert werden, verwendet werden. Die vorliegende Erfindung wird lediglich durch den Bereich der Ansprüche und äquivalenter Formulierungen limitiert.

Claims (21)

  1. Verfahren zur Neutaktung eines Eingangssignals, wobei das Verfahren die folgenden Schritte umfasst: – Empfang eines digitalen Datenstroms mit einer durchschnittlichen Datenrate, die einer ersten Taktrate entspricht; – Empfang eines Taktsignals mit einer zweiten Taktrate von einer Timingquelle; und – Einstellen eines Taktflanken-Timings von Übergängen innerhalb des digitalen Datenstroms basierend auf dem Taktsignal, um ein moduliertes Ausgangssignal mit einem Leistungsspektrum zu erzeugen, wobei das Leistungsspektrum eine spektrale Null bei einer gewünschten Frequenz umfasst, ohne dass die durchschnittliche Datenrate verändert wird.
  2. Verfahren nach Anspruch 1, wobei das Einstellen des Taktflanken-Timings von Übergängen das Einklinken des digitalen Stroms in einem Datenspeicherelement auf einer zweiten Taktrate basierend auf Taktflanken des Taktsignals umfasst.
  3. Verfahren nach Anspruch 1, wobei das Einstellen des Taktflanken-Timings von Übergängen das selektive Einklinken des digitalen Datenstroms in einem Datenspeicherelement auf das Taktsignal oder einer invertierten Version des Taktsignals umfasst.
  4. Verfahren nach Anspruch 1, wobei die zweite Taktrate größer als die erste Taktrate ist.
  5. Verfahren nach Anspruch 1, wobei das Verfahren ferner die Veränderung eines Steuerungssignals basierend auf Übergängen in dem modulierten Ausgangssignal umfasst.
  6. Verfahren nach Anspruch 5, wobei das Einstellen des Taktflanken-Timings von Übergängen die selektive Ausgabe entweder des Taktsignals oder einer invertierten Version des Taktsignals als ein Takteingang für ein Datenspeicherelement basierend auf dem Steuerungssignal umfasst.
  7. Verfahren nach Anspruch 5, wobei das Einstellen des Taktflanken-Timings von Übergängen Folgendes umfasst: – Einklinken des digitalen Datenstroms auf einen ersten Ausgang basierend auf einer fallenden Taktflanken des Taktsignals, um ein erstes moduliertes Signal zu erzeugen; und – Einklinken des digitalen Datenstroms auf einen zweiten Ausgang basierend auf einer steigenden Taktflanke des Taktsignals, um ein zweites moduliertes Signal zu erzeugen; – selektive Ausgabe des ersten modulierten Signals oder des zweiten modulierten Signals an einen Ausgang, um des modulierte Ausgangssignal basierend auf dem Steuerungssignal zu erzeugen.
  8. Verfahren zur Neutaktung eines Datensignals, wobei das Verfahren die folgenden Schritte umfasst: – Taktung eines digitalen Datenstroms unter Verwendung ausgewählter Taktflanken eines Taktsignals, um einen neu getakteten Datenstrom zu erzeugen; – Erzeugung eines Steuerungssignals basierend auf Übergängen innerhalb des neu getakteten Datenstroms; und – Auswahl von Taktflanken des Taktsignals basierend auf dem Steuerungssignal, um selektiv das Taktflanken-Timing innerhalb des neu getakteten Datenstroms zu verändern, um ein moduliertes Ausgangssignal mit einem Ausgabe-Leistungsspektrum mit einer spektralen Null bei einer gewünschten Frequenz zu erzeugen.
  9. Verfahren nach Anspruch 8, wobei das Taktflanken-Timing selektiv geändert wird, ohne dass eine durchschnittliche Datenrate geändert wird, die in Verbindung mit dem digitalen Datenstrom steht.
  10. Verfahren nach Anspruch 8, wobei das Taktsignal eine Taktfrequenz hat, die der gewünschten Frequenz entspricht.
  11. Verfahren nach Anspruch 10, wobei die Auswahl der Taktflanken des Taktsignals basierend auf dem Steuerungssignal naheliegende steigende Taktflanken des modulierten Ausgabesignals um eine ganzzahlige Zahl +½ mal die Periode des Taktsignals verschiebt.
  12. Verfahren nach Anspruch 10, wobei die Auswahl der Taktflanken des Taktsignals basierend auf dem Steuerungssignal nahegelegene steigende und fallende Taktflanken so verschiebt, dass Pulse, die durch nahegelegene steigende Taktflanken erzeugt wurden, sich gegenseitig auslöschen und Pulse, die durch nahegelegene fallende Taktflanken erzeugt wurden, sich gegenseitig auslöschen, um eine spektrale Null zu erzeugen.
  13. Verfahren nach Anspruch 8, wobei die Auswahl der Taktflanken des Taktsignals basierend auf dem Steuerungssignal eine selektive Anwendung entweder des Taktsignals oder einer invertierten Version des Taktsignals auf einen Takteingang eines Neutaktungs-Flipflop-Schaltkreises umfasst, um das Taktflanken-Timing zu verändern.
  14. Verfahren nach Anspruch 8, – wobei die Auswahl der Taktflanken des Taktsignals basierend auf dem Steuerungssignal die selektive Ausgabe entweder eines ersten neugetakteten Datenstroms oder eines zweiten neu getakteten Datenstroms basierend auf dem Steuerungssignal umfasst; – wobei der erste neu getaktete Datenstrom auf einer steigenden Taktflanke des Taktsignals basiert; und – wobei der zweite neu getaktete Datenstrom basierend auf einer fallenden Taktflanken des Taktsignals basiert.
  15. Schaltkreiselement zur Neutaktung eines Eingangssignals, wobei das Schaltkreiselement Folgendes umfasst: – einen Eingang zum Empfang eines digitalen Datenstroms mit einer ersten Taktrate; – einen Takteingang zum Empfang eines Taktsignals mit einer zweiten Taktrate; und – einen Taktflanken-Anpassungsschaltkreis, der zur Neutaktung des digitalen Datenstroms unter Verwendung des zweiten Taktsignals ausgebildet ist, um das Taktflanken-Timing von Übergängen innerhalb des digitalen Datenstroms selektiv zu verändern, um ein moduliertes Ausgangssignal mit einem Leistungsspektrum mit einer spektralen Null bei einer gewünschten Frequenz und deren Harmonischen zu erzeugen.
  16. Schaltkreiselement nach Anspruch 15, wobei der Taktflanken-Anpassungsschaltkreis ein Datenspeicherelement umfasst, das dazu ausgebildet ist, den digitalen Datenstrom vom Eingang zu einem Ausgang basierend auf ausgewählten Taktflanken des Taktsignals einzuklinken.
  17. Schaltkreiselement nach Anspruch 15, wobei das Schaltkreiselement ferner eine digitale Signalquelle umfasst, die mit dem Eingang verbunden und zur Erzeugung des digitalen Datenstroms ausgebildet ist.
  18. Schaltkreiselement nach Anspruch 15, wobei die gewünschte Frequenz eine reine Frequenz eines nahegelegenen Empfängerschaltkreises umfasst.
  19. Schaltkreiselement nach Anspruch 15, wobei der Taktflanken-Anpassungsschaltkreis Folgendes umfasst: – einen logischen Schaltkreis, der zur Erzeugung eines Steuerungssignals basierend auf Übergängen innerhalb des digitalen Datenstroms ausgebildet ist; – einen Multiplexer mit einem ersten Eingang zum Empfang des Taktsignals; – einen zweiten Eingang zum Empfang einer invertierten Version des Taktsignals von einer Taktquelle und einen Auswahleingang zum Empfang des Steuerungssignals, wobei der Multiplexer zur Erzeugung entweder des Taktsignals oder der invertierten Version des Taktsignals ausgebildet ist; und – einem Datenspeicherelement mit einem Dateneingang zum Empfang des digitalen Datenstroms, einem Takteingang, der mit dem Ausgang des Multiplexers verbunden ist, und einem Ausgang, wobei das Datenspeicherelement zur Erzeugung des modulierten Ausgabesignals basierend auf entweder dem ersten Taktsignal oder der invertierten Version des Taktsignals ausgebildet ist.
  20. Schaltkreiselement nach Anspruch 15, wobei der Taktflanken-Anpassungsschaltkreis Folgendes umfasst: – ein erstes Datenspeicherelement, das dafür ausgebildet ist, den digitalen Datenstrom auf eine steigende Taktflanke des Taktsignals einzuklinken, um ein erstes Datensignal zu erzeugen; – einem zweiten Datenspeicherelement, das dafür ausgebildet ist, den digitalen Datenstrom auf eine fallende Taktflanke des Taktsignals einzuklinken, um ein zweites Datensignal auszugeben; – einen logischen Schaltkreis, der zur Erzeugung eines Steuerungssignals basierend auf dem ersten und dem zweiten Datensignal ausgebildet ist; und – ein Multiplexer mit einem ersten Eingang, der mit dem ersten Datenspeicherelement zum Empfang des ersten Datensignals verbunden ist; – einem zweiten Eingang, der mit dem zweiten Datenspeicherelement zum Empfang des zweiten Datensignals verbunden ist; und – einem Auswahleingang, der zum Empfang des Steuerungssignals ausgebildet ist, wobei der Multiplexer zur selektiven Ausgabe des ersten Datensignals und des zweiten Datensignals an einen Ausgang als moduliertes Ausgabesignals basierend auf dem Steuerungssignal ausgebildet ist.
  21. Schaltkreiselement nach Anspruch 15, wobei der Taktflanken-Anpassungsschaltkreis dazu ausgebildet ist, das modulierte Ausgabesignal ahne Änderung einer durchschnittlichen Datenrate relativ zu dem digitalen Datenstrom auszugeben.
DE102010043872A 2009-11-18 2010-11-12 Schaltkreiselemente und Verfahren zum Neutakten eines Eingangssignals Pending DE102010043872A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/621,050 2009-11-18
US12/621,050 US9209912B2 (en) 2009-11-18 2009-11-18 Circuit devices and methods for re-clocking an input signal

Publications (1)

Publication Number Publication Date
DE102010043872A1 true DE102010043872A1 (de) 2011-05-26

Family

ID=43902242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010043872A Pending DE102010043872A1 (de) 2009-11-18 2010-11-12 Schaltkreiselemente und Verfahren zum Neutakten eines Eingangssignals

Country Status (3)

Country Link
US (1) US9209912B2 (de)
CN (1) CN102129216B (de)
DE (1) DE102010043872A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8224279B2 (en) 2009-12-18 2012-07-17 Silicon Laboratories, Inc. Radio frequency (RF) receiver with dynamic frequency planning and method therefor
US8874060B2 (en) * 2009-12-18 2014-10-28 Silicon Laboratories Inc. Radio frequency (RF) receiver with frequency planning and method therefor
CN102655488B (zh) * 2011-02-28 2014-12-24 中兴通讯(美国)公司 用于相干的多路副载波源生成的方法和系统
US9042499B2 (en) * 2013-10-25 2015-05-26 Silicon Laboratories Inc. Radio frequency (RF) receivers with whitened digital clocks and related methods
US9325434B2 (en) 2014-05-13 2016-04-26 Cirrus Logic, Inc. Systems and methods for reducing digital interference of external signals
US9312899B2 (en) 2014-06-11 2016-04-12 Silicon Laboratories Inc. Radio frequency (RF) receivers having whitened digital frame processing and related methods
EP3396833B1 (de) * 2017-04-28 2019-08-14 GN Hearing A/S Hörgerät mit schaltkondensator-gleichstromwandler mit geringer elektromagnetischer emission
CN109391275B (zh) * 2017-08-04 2020-06-19 瑞昱半导体股份有限公司 无线通信系统接收电路与射频信号接收方法
EP3547546A1 (de) * 2018-03-27 2019-10-02 Koninklijke Philips N.V. Systeme und verfahren zur analog-digital-umsetzung über mehrere, räumlich getrennte stufen hinweg
US10615886B2 (en) * 2018-08-21 2020-04-07 At&T Intellectual Property I, L.P. Method and apparatus for mitigating radio interference
US11387941B2 (en) * 2020-02-04 2022-07-12 Macronix International Co., Ltd Signal transceiving system and method
US11240079B1 (en) * 2021-02-24 2022-02-01 Mellanox Technologies Tlv Ltd. Systems, methods, and devices for high-speed data modulation

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506918A (en) 1966-12-27 1970-04-14 Xerox Corp Data channel equalization detector
US4028535A (en) 1976-06-11 1977-06-07 International Business Machines Corporation Apparatus and method for generating a data code with a spectral null
JPS61186012A (ja) 1985-02-13 1986-08-19 Sony Corp 伝送装置の波形整形回路
US4852121A (en) 1987-10-16 1989-07-25 Unisys Corporation Coherent pseudonoise code tracking loop
US5272700A (en) 1989-02-28 1993-12-21 First Pacific Networks, Inc. Spectrally efficient broadband transmission system
US5532632A (en) * 1994-02-01 1996-07-02 Hughes Aircraft Company Method and circuit for synchronizing an input data stream with a sample clock
US5731728A (en) 1995-11-13 1998-03-24 National Semiconductor Corporation Digital modulated clock circuit for reducing EMI spectral density
US5692166A (en) 1996-04-19 1997-11-25 Motorola, Inc. Method and system for resynchronizing a phase-shifted received data stream with a master clock
US5729166A (en) 1996-06-10 1998-03-17 Motorola, Inc. Digitally implemented frequency multiplication circuit having adjustable multiplication ratio and method of operation
US5796995A (en) 1997-02-28 1998-08-18 Texas Instruments Incorporated Circuit and method for translating signals between clock domains in a microprocessor
US6157229A (en) * 1997-09-29 2000-12-05 Matsushita Electric Industrial Co., Ltd. Skew compensation device
US6104732A (en) 1997-10-24 2000-08-15 G-2 Networks, Inc. Integrated signal routing circuit
JPH11142477A (ja) * 1997-11-06 1999-05-28 Fujitsu Ltd 半導体集積回路
US6047021A (en) 1998-04-16 2000-04-04 Grimes; James E. Methods and apparatus for exchanging data
US6426947B1 (en) * 1998-10-21 2002-07-30 Kim K. Banker Apparatus and method for unilateral topology discovery in network management
KR100303781B1 (ko) * 1998-12-30 2001-09-24 박종섭 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기
US6873318B1 (en) * 2001-05-23 2005-03-29 National Semiconductor Corporation Method and apparatus for addressing beat patterns in an integrated video display system
KR100557550B1 (ko) 2001-12-21 2006-03-03 주식회사 하이닉스반도체 클럭 동기 회로
US7197101B2 (en) 2002-01-02 2007-03-27 Intel Corporation Phase interpolator based clock recovering
US6617877B1 (en) * 2002-03-01 2003-09-09 Xilinx, Inc. Variable data width operation in multi-gigabit transceivers on a programmable logic device
US7586972B2 (en) 2002-11-18 2009-09-08 The Aerospace Corporation Code division multiple access enhanced capacity system
JP3859624B2 (ja) * 2003-07-31 2006-12-20 エルピーダメモリ株式会社 遅延回路と遅延同期ループ装置
EP2136468B1 (de) 2004-03-12 2012-06-13 RF Magic, Inc. Mischer zum Unterdrücken von Oberwellen sowie Tuner
US7471134B2 (en) 2004-05-25 2008-12-30 Silicon Laboratories, Inc. Mixer with clock resynchronization and method therefor
US7397876B2 (en) * 2004-08-11 2008-07-08 International Business Machines Corporation Methods and arrangements for link power reduction
JP4762520B2 (ja) * 2004-09-28 2011-08-31 富士通セミコンダクター株式会社 半導体集積回路
US7627069B2 (en) * 2005-01-27 2009-12-01 Rambus Inc. Digital transmit phase trimming
US7791387B1 (en) * 2005-08-14 2010-09-07 National Semiconductor Corporation Fine-resolution edge-extending pulse width modulator
US8552835B2 (en) * 2005-10-28 2013-10-08 Mojix, Inc. RFID system with low complexity implementation and pallet coding error correction
US8014476B2 (en) * 2005-11-07 2011-09-06 Qualcomm, Incorporated Wireless device with a non-compensated crystal oscillator
US7391347B2 (en) 2005-11-22 2008-06-24 Sigmatel, Inc. Radio receiver, system on a chip integrated circuit and methods for use therewith
US20080186618A1 (en) * 2007-02-05 2008-08-07 Broadcom Corporation, A California Corporation Architecture for write pre-compensation
US20100066450A1 (en) * 2007-02-12 2010-03-18 Rambus Inc. High-Speed Low-Power Differential Receiver
US7474136B2 (en) * 2007-05-08 2009-01-06 Promos Technologies Pte.Ltd. Use of multiple voltage controlled delay lines for precise alignment and duty cycle control of the data output of a DDR memory device
US7893741B2 (en) * 2009-06-12 2011-02-22 Freescale Semiconductor, Inc. Multiple-stage, signal edge alignment apparatus and methods

Also Published As

Publication number Publication date
CN102129216A (zh) 2011-07-20
CN102129216B (zh) 2014-03-05
US9209912B2 (en) 2015-12-08
US20110115537A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
DE102010043872A1 (de) Schaltkreiselemente und Verfahren zum Neutakten eines Eingangssignals
DE60025937T2 (de) Jitterarmer phasenregelkreis mit steuerung des tastverhältnisses
DE102007058389B4 (de) Sendeschaltung und Funkübertragungsvorrichtung zum Übertragen von Daten über Funk unter Verwendung von Impulsen
DE60029826T2 (de) Mehrratentransportsystem sowie chipsatz
DE60103142T2 (de) Stromgesteuerte cmos schaltungen mit induktiver bandbreitenerweiterung
DE602004012234T2 (de) Phasenregelkreis zur daten- und taktrückgewinnung und hochgeschwindigkeitsphasendetektorarchitektur
DE69432587T2 (de) Verzögerungsleitungsseparator für datenbus
DE60115158T2 (de) Hochfrequenz-Oszillator
DE102006038020A1 (de) Sigma-Delta Modulator
DE102008015791A1 (de) Zeitverzögerungsschaltung und Zeit/Digital-Wandler
DE112019002629T5 (de) Hochgeschwindigkeitsdigitalphaseninterpolierer mit lastzykluskorrekturschaltkreis
DE60012121T2 (de) Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit
DE102007052129A1 (de) Vorrichtung und Verfahren zum Übertragen von Signalen über eine Signalleitung
DE60309462T2 (de) Seriell-parallel und parallel-seriell umwandlungsvorrichtung
WO2006058708A2 (de) Schaltungsanordnung zur erzeugung eines komplexen signals und deren verwendung in einem hochfrequenz-sender oder -empfänger
DE102018009314A1 (de) Synthesizer-Leistungsverstärker-Schnittstelle in einer Funkschaltung
DE60315806T2 (de) Jitter-armer takt für einen multigigabit-sender/-empfänger auf einem am einsatzort programmierbaren gate-array
DE102006039878A1 (de) Schaltung und Verfahren zur Vorspannungsspannungserzeugung
Coban et al. A 2.5-3.125-Gb/s quad transceiver with second-order analog DLL-based CDRs
DE60220986T2 (de) Quadraturteiler
DE112019002779T5 (de) Dual-power-e/a-empfänger
US20070296511A1 (en) Digital adjustment of an oscillator
US7142014B1 (en) High frequency XOR with peaked load stage
DE102013005054A1 (de) Phasenregelkreis
DE102006011682B4 (de) Transceiver-Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication