WO2006052032A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2006052032A1
WO2006052032A1 PCT/JP2005/021320 JP2005021320W WO2006052032A1 WO 2006052032 A1 WO2006052032 A1 WO 2006052032A1 JP 2005021320 W JP2005021320 W JP 2005021320W WO 2006052032 A1 WO2006052032 A1 WO 2006052032A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
main circuit
switching element
reverse
circuit switching
Prior art date
Application number
PCT/JP2005/021320
Other languages
English (en)
French (fr)
Inventor
Hiroshi Mochikawa
Tateo Koyama
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004330069A external-priority patent/JP4212546B2/ja
Priority claimed from JP2004330070A external-priority patent/JP4204534B2/ja
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to US11/719,359 priority Critical patent/US7724556B2/en
Priority to EP05806591.3A priority patent/EP1814216B1/en
Publication of WO2006052032A1 publication Critical patent/WO2006052032A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/344—Active dissipative snubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power converter having a configuration in which a freewheeling diode is connected in reverse parallel to a main circuit switching element.
  • some inverter devices have a configuration in which reflux diodes Du to Dw and Dx to Dz are connected in reverse parallel to MOSFETs Su to Sw and Sx to Sz.
  • the MOS FETS u to Sw and Sx to Sz are turned off, the current energy stored in the load M is circulated through the circulation diodes Du to Dw and Dx to Dz.
  • FIG. 3 is a circuit diagram of a conventional power converter equipped with a reverse voltage application circuit.
  • the DC voltage source 1 is obtained by rectifying a three-phase AC power source.
  • Inverter main circuit 3 consists of MOS FET 4 u to 4 w, 4 x to 4 z, which are equivalent to the main circuit switching elements, in a three-phase A free-wheeling diode 5 u to 5 w and 5 x to 5 z are connected in reverse parallel between the collector and the emitter of the MO S FET 4 u to 4 w, 4 x to 4 z.
  • a load 6 (for example, a motor) is connected to the output side of the inverter main circuit 3.
  • control circuit 3 For the inverter main circuit 3, there is a control circuit for controlling the inverter main circuit 3 (described later). This control circuit is positioned as a sub circuit (auxiliary circuit>) with respect to the inverter main circuit 3 described above.
  • a reverse voltage application circuit 7 is connected to each of the reflux diodes 5 u to 5 w and 5 x to 5 z.
  • Each of these reverse voltage application circuits 7 has a low voltage DC voltage source 8 whose voltage value is lower than that of the DC voltage source 1, and MOSFET4 I!
  • the power supply lines 8a and 8b of the low-voltage DC voltage source 8 are connected between the collectors and emitters of 4w and 4x to 4z, respectively.
  • Each reverse voltage application circuit 7 has a base drive circuit 9, and the power supply lines 9a and 9b of the base drive circuit 9 are connected to the power supply lines 8a and 8b of the low-voltage DC voltage source 8, and are not shown.
  • the drive signals SGu to SGw and SGx to SGz (not shown) are output from the switching timing generator circuit to the base drive circuit 9, the base drive circuit 9 is driven by the power supply from the low voltage DC voltage source 8. Then, the MOSFETs 4 u to 4 w and 4 x to 4 z are turned on.
  • Each reverse voltage application circuit 7 has a MO S FE T 17 corresponding to a reverse voltage application switching element, and the MO SFET 17 is interposed in the power supply line 8 a of the low voltage DC voltage source 8, and MOS FET4 u to 4w, 4 x to 4 z are selected with a lower withstand voltage.
  • This MOSFET 17 is turned on during reverse recovery of the freewheeling diode.
  • Each reverse voltage application circuit 7 has a diode 13 and a capacitor 14.
  • Each diode 13 and capacitor 14 are connected in parallel to the power line 8a of the low-voltage DC voltage source 8, and MOSFETs 4u to 4w , 4 x to 4 z are turned on, the capacitor 14 is charged from each low voltage DC voltage source 8 through the diode 13. As a result, the capacitor 14 is charged with the driving power source of the base drive circuit 18.
  • a condenser 15 is connected between the power supply lines 8a and 8b.
  • a diode 29 is connected in series to the power supply line 8a.
  • a diode 16 is connected between the power supply lines 8a and 8b.
  • the power supply lines 1 8 a and 1 8 b of the base drive circuit 1 8 are connected to both terminals of the capacitor 1 4, and drive signals are sent based on the potentials at points A, B, and C of the inverter main circuit 3.
  • the drive signals S Gru u to S Grw and S Gr x to S Gr z (not shown) are output from the output potential determination circuit (not shown) to the base drive circuit 18, the base drive circuit 18 is connected to the capacitor 1 Driven by charge power of 4, turns on MOSFET 17 As a result, a reverse voltage smaller than that of the DC voltage source 1 from the low voltage DC voltage source 8 through M ⁇ S F E T 17 is a freewheeling diode 5 I! Applied to ⁇ 5 and 5x ⁇ 5z.
  • An object of the present invention is to provide a power conversion device that can suppress a main circuit current flowing to an auxiliary power source of a reverse voltage application circuit during reverse recovery of a circulating diode and can appropriately perform reverse recovery of the circulating diode. .
  • an object of the present invention is to properly perform reverse recovery of the freewheeling diode without providing a detector for detecting the direction of the current flowing through the freewheeling diode, and to apply a reverse voltage application circuit during reverse recovery of the freewheeling diode. It is providing the power converter device which can suppress the main circuit current which flows into the auxiliary power supply of the. Disclosure of the invention
  • a power conversion device of the present invention has the following configuration. That is,
  • the power conversion device of the present invention includes a pair of main circuit switching elements connected in series to a DC voltage source and supplying power to a load, a reflux diode connected in reverse parallel to each of these main circuit switching elements, and each of these The reverse voltage application circuit applies a reverse voltage smaller than that of the DC voltage source to each of the reflux diodes when the reflux diode is cut off.
  • the reverse voltage application circuit has an auxiliary power supply whose voltage value is lower than that of the DC voltage source.
  • a reverse voltage application switching element that is turned on during reverse recovery of the freewheeling diode and has a lower withstand voltage than the main circuit switching element, and a high-speed auxiliary diode that has a shorter reverse recovery time than the freewheeling diode.
  • the power supply is lower than the voltage of the DC voltage source, and is connected in series with the low voltage DC voltage power supply and the low voltage DC voltage power supply.
  • a current suppression circuit that suppresses the main circuit current flowing to the voltage power supply, and a high-frequency capacitor that is connected in parallel to the series circuit of the low-voltage DC voltage power supply and the current suppression circuit and has low buttocks impedance even at high frequencies. .
  • the power conversion device of the present invention includes a pair of main circuit switching elements connected in series to a DC voltage source and supplying power to a load, and a freewheeling diode connected in reverse parallel to each of the main circuit switching elements. And a reverse voltage application circuit that applies a reverse voltage smaller than that of the DC voltage source to each of the freewheeling diodes in order to interrupt each of these reflux diodes.
  • the reverse voltage application circuit has an auxiliary voltage whose voltage value is lower than that of the DC voltage source.
  • It consists of a source, a reverse voltage application switching element that is turned on during reverse recovery of the reflux diode and has a lower withstand voltage than the main circuit switching element, and an auxiliary diode that has a shorter reverse recovery time and higher speed than the reflux diode.
  • a pair of main circuit switching elements are switched on and off each other, both main circuit switching elements are turned off for a short time.
  • the main circuit switching control circuit that switches the main circuit switching element with a pause period, and the reverse voltage application switching element is turned on during the pause period starting from when the main circuit switching element is turned off, and then turned off after the pause period has elapsed. And a reverse voltage application switching control circuit.
  • FIG. 1 is a circuit diagram showing an example of a conventional inverter circuit.
  • FIG. 2 is a current waveform diagram showing reverse recovery characteristics of a reflux diode.
  • FIG. 3 is a circuit diagram showing an example of a conventional power converter.
  • FIG. 4 is a circuit diagram of the power converter according to the first embodiment of the present invention.
  • FIG. 5 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the first embodiment of the present invention.
  • FIG. 6 is a circuit diagram of a current suppression circuit in the first and seventh embodiments of the present invention.
  • FIG. 7 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the second embodiment of the present invention.
  • FIG. 8 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the third embodiment of the present invention.
  • FIG. 9 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the fourth embodiment of the present invention.
  • FIG. 10 is a circuit diagram of the main part of the reverse voltage applying circuit in the power converter according to the fifth embodiment of the present invention.
  • Fig. 11 is a graph of the trend curve between the on-resistance and reverse recovery time of the device characteristics of a general component MOSFET.
  • FIG. 12 is a circuit diagram of a power converter according to a sixth embodiment of the present invention.
  • FIG. 13 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the sixth embodiment of the present invention.
  • FIG. 14 is an explanatory diagram of the gate drive signal from the main circuit switching control circuit and the gate drive signal from the reverse voltage application switching control circuit in the sixth embodiment of the present invention.
  • FIG. 15 is a circuit diagram of the main part of the reverse voltage applying circuit in the power converter according to the seventh embodiment of the present invention.
  • FIG. 16 is a circuit diagram of the main part of the reverse voltage applying circuit in the power converter according to the eighth embodiment of the present invention.
  • FIG. 17 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the ninth embodiment of the present invention.
  • FIG. 18 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the tenth embodiment of the present invention.
  • FIG. 19 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the first embodiment of the present invention.
  • FIG. 20A and FIG. 20B are explanatory diagrams of pulse loss of the gate drive signal of the main circuit switching element on the positive side in the first embodiment of the present invention.
  • FIG. 21 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the first and second embodiments of the present invention.
  • FIG. 22 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the first to third embodiments of the present invention.
  • FIG. 23 is a circuit diagram of the main part of the reverse voltage application circuit in the power converter according to the 14th embodiment of the present invention.
  • FIG. 4 is a circuit diagram of the power converter according to the first embodiment of the present invention.
  • This first embodiment is different from the conventional example shown in FIG. 3 in that the reverse voltage application circuit 7 has a low voltage direct current at the time of reverse recovery of the circulating diode 5 (5u, 5v, 5w, 5x, 5y, 5z).
  • Current suppression circuit 10 that suppresses the main circuit current flowing to the voltage power supply 8 is additionally provided. In parallel with the series circuit of the low-voltage DC voltage power supply 8 and the current suppression circuit 10, the internal impedance is low even at high frequencies. Capacitor 15 A connected.
  • the same elements as those in FIG. 3 are denoted by the same reference numerals, and redundant description is omitted.
  • the main circuit current that has flowed from the load 6 to the P side of the DC voltage power supply via the reflux diode 5 u flows into the reverse voltage application circuit 7.
  • the main circuit current that flows into the reverse voltage application circuit flows into the low-voltage DC voltage power supply 8 and the high-frequency capacitor 15 A, but the current suppression circuit 10 is connected to the low-voltage DC voltage power supply 8 in series. Therefore, the current flowing through the constant voltage DC voltage power supply 8 is suppressed and flows toward the high frequency capacitor 15 A. Therefore, the main circuit current flowing through the low-voltage DC voltage power supply can be suppressed, and there is no need to increase the current capacity of the constant-voltage power supply.
  • the current required for reverse recovery of the reflux diode 5 u can flow in a short time, and the main circuit switching elements 4 u and 4 X that turn on and off in a complementary relationship are switched on and off. There is no need to lengthen the resting period. For this reason, it is possible to suppress deterioration in control quality (waveform deterioration) of the power conversion device caused by the suspension period.
  • FIG. 5 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power conversion device according to the first embodiment.
  • the DC voltage source 1 can be obtained, for example, by rectifying a three-phase AC power source and smoothing it with a smoothing capacitor 2. From the DC voltage source 1, the positive DC bus la and the negative DC bus 1b extend, and the main circuit switching elements 4u and 4X are connected between the positive DC bus 1a and the negative DC bus 1b. Two MO SFETs are connected in series.
  • Both the positive side main circuit switching element 4 u and the negative side main circuit switching element 4 -X are provided with freewheeling diodes 5 u and 5 X, respectively.
  • the load terminal 11 connected to the load is taken out between the positive main circuit switching element 4 u and the negative main circuit switching element 4 X, and the drain terminal and the source of the main circuit switching element 4
  • a reverse voltage application circuit 7 is connected between the terminals (between the force sword terminal and the anode terminal of the freewheeling diode 5).
  • the reverse voltage application circuit 7 includes an auxiliary power source 1 2 whose voltage value is lower than that of the DC voltage source 1, a reverse voltage application switching device 1 7 whose breakdown voltage is lower than that of the main circuit switching element 4, It consists of a series connection of auxiliary diodes 16 that have a shorter reverse recovery time than flow diode 5 and a high speed.
  • Auxiliary power supply 1 2 has a voltage lower than the DC voltage source voltage of approximately 1 Z4, a low-voltage DC voltage power supply 8, a resistor as a current suppression circuit 10, and a high-frequency capacitor 1 with low internal impedance even in the high-frequency range 1 It is configured by connecting 5 A in series.
  • the high frequency capacitor 15 A is not a smoothing electrolytic capacitor, but a high frequency capacitor such as a ceramic capacitor or a film capacitor.
  • a high frequency capacitor such as a ceramic capacitor or a film capacitor.
  • the resistor as the current suppression circuit 10 for example, a wiring resistance of a copper foil pattern of a printed wiring board or a wiring resistance such as a copper wire or a copper plate can be used.
  • a constant current circuit as shown in FIG. 6 may be used. In the configuration shown in Fig. 5, the discharge path connecting high frequency capacitor 15 A, reverse voltage application switching element 17, auxiliary diode 16 and freewheeling diode 5 is wired as short as possible, and the inductance is reduced. Configure to be less.
  • the charge discharge from the high frequency capacitor 15 A is executed at a high speed.
  • the rise time of the current that flows during reverse recovery of diode 5 can be shortened, and the maximum current is also increased.
  • such an impulse-like current does not flow directly to the low-voltage DC voltage power supply 8, but a more average waveform current flows to the low-voltage DC voltage power supply 8. Flowing.
  • the current required for reverse recovery of the reflux diode 5 can be passed in a short time, and it is not necessary to lengthen the pause period. Degradation of the control quality (waveform degradation) of the power converter caused by the idle period when switching on / off of the main circuit switching elements 4 u and 4 X of the set can be suppressed.
  • the low-voltage DC voltage power supply 8 can be a power supply with a low current capacity, and the internal heat generation of the low-voltage DC voltage power supply 8 can be reduced.
  • FIG. 7 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the second embodiment of the present invention.
  • the low voltage DC voltage power source 8 is used as a driving power source for the main circuit switching element 4 in contrast to the first embodiment shown in FIG.
  • the base drive circuit 9 of the main circuit switching element 4 is composed of a gate drive amplifier 2 7 and a gate resistor 19 and the gate drive amplifier 2 7 is a low-voltage DC voltage.
  • the gate drive signal of the main circuit switching element 4 is input to the gate terminal of the main circuit switching element 4 through the gate resistor 19.
  • FIG. 7 shows the case where a resistor is used as the current suppression circuit 10.
  • FIG. 8 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the third embodiment of the present invention.
  • This third embodiment is different from the first embodiment shown in FIG. 4 in that one of a set of two main circuit switching elements 4 u to 4 w and 4 x to 4 z is a DC power supply.
  • Main circuit switching element connected to the negative side 4 x to 4 z only Is provided with a reverse voltage application circuit 7.
  • Figure 8 shows the power converter when used as a three-phase inverter.
  • a positive DC bus 1a and a negative DC bus 1b extend, and a positive main circuit is connected between the positive DC bus 1a and the negative DC bus 1b.
  • IGBT is applied to switching elements 4 u to 4 w
  • MO SFET is applied to negative main circuit switching elements 4 x to 4 z.
  • the negative side main circuit switching element 4 x to 4 z uses a MO SFET with an internal reflux diode 5 x to 5 z, whereas the positive side main circuit switching element 4 u to 4 w has a freewheeling diode. Since an IGBT that does not contain 5 u to 5 w is used, a free-wheeling diode 5 u to 5 w with a short reverse recovery time and low reverse recovery loss is connected in parallel to the positive main circuit switching element 4 u to 4 w. To do. Therefore, the reverse side voltage application circuit 7 is not required for the positive side main circuit switching elements 4 u to 4 w.
  • the reverse voltage application circuit 7 is connected to the negative main circuit switching elements 4x to 4z, but the reverse voltage application circuit 7 is not connected to the positive main circuit switching element 4u.
  • the reverse voltage application circuit 7 has only one low voltage DC voltage power supply 8 commonly applied to a circuit for three phases. This is because one power line of the X-phase to z-phase reverse voltage application circuit 7 can be shared with the negative DC bus 1 b of the DC voltage source 1.
  • the reverse voltage application circuit 7 is applied only to the negative side main circuit switching elements 4 x to 4 z, the low voltage DC voltage power supply 8 is provided for each phase with respect to the circuit for three phases. There is no need to prepare for each, and only one is required for each phase.
  • the circuit can be simplified because only one low-voltage DC voltage power supply 8 is required.
  • FIG. 9 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the fourth embodiment of the present invention.
  • This fourth embodiment is different from the first embodiment shown in FIG. 4 in that the voltage of the drive signal of the main circuit switching element 4 is controlled so as to suppress the temporal change of the output voltage of the main circuit switching element 4.
  • a voltage change rate suppression circuit 20 is provided for adjusting the voltage.
  • the voltage change rate suppression circuit 20 is configured by connecting a voltage change rate suppression capacitor 21 and a voltage change rate suppression resistor 22 in series, and the drain terminal of the main circuit switching element 4 And the gate terminal of the main circuit switching element 4 are connected.
  • the reflux diode 5 is rapidly turned off by the operation of the reverse voltage application circuit 7. For this reason, the temporal change rate of the drain-source voltage of the main circuit switching element 4 is increased. Therefore, when the drain voltage of the main circuit switching element 4 starts to drop rapidly, the gate voltage of the main circuit switching element 4 is lowered by the action of the voltage change rate suppression circuit 20, and as a result, the main switching element is turned on. Reduce the speed.
  • the on switching speed of the main switching element 4 is reduced, so that the voltage change rate of the main circuit switching element 4 is suppressed, and the generation of electromagnetic interference waves (soises) is suppressed.
  • FIG. 10 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power conversion apparatus according to the fifth embodiment of the present invention.
  • the main circuit switching element 4 is a MO SFET designed with priority on lowering the on-resistance as the main circuit switching element 4 compared to the first embodiment shown in FIG.
  • the bipolar element 23 is connected in parallel. The bipolar element 23 is turned on almost simultaneously with the main circuit switching element 4 and is turned off somewhat earlier than the main circuit switching element 4 is turned off.
  • a bipolar element 2 3 is connected in parallel to the main circuit switching element 4.
  • the gate signal delay circuit 24 receives the original gate signal and distributes it to the drive signal to the main circuit switching element gate 4 and the base drive signal to the bipolar element 23 to drive the gate of the main circuit switching element 4
  • the signal off timing is somewhat delayed from the base drive signal off timing of the bipolar element 23.
  • the gate drive signal to the main circuit switching element 4 is sent to the main circuit switching element via the gate drive amplifier 27 and the gate resistor 19 of the base drive circuit 9. Input to gate 4.
  • the base drive signal to the bipolar element 23 is input to the bipolar element 23 via the gate drive amplifier 28 gate resistor 26 of the base drive circuit 25.
  • Figure 11 shows a trend curve between the on-resistance and reverse recovery time of the typical power MOS FET device characteristics.
  • the MOSFET is designed so that the on-resistance is reduced, the reverse recovery time becomes longer.
  • the loss caused by the reverse recovery also increases, and conversely, the MOS FE is increased so that the on-resistance increases.
  • the design of the chin shortens the reverse recovery time, and as a result, the loss due to reverse recovery tends to decrease.
  • the power MOSFET used for the main circuit switching element 4 is designed with a preferentially low on-resistance, and is turned on almost at the same time as the main circuit switching element 4, and the main circuit switching is performed.
  • the chip area of the power semiconductor can be reduced and the generation loss can be reduced, and a low-cost and high-efficiency power conversion device can be realized.
  • FIG. 12 is a circuit diagram of the power converter according to the sixth embodiment of the present invention.
  • This sixth embodiment is different from the conventional example shown in FIG. 3 in that a pair of main circuit switching elements 4! Turn off both main circuit switching elements 4 u to 4 w and 4 x to 4 z when switching between on and off states of each other Circuit switching control circuit 30 and main circuit switching elements 4 u to 4w, 4 x to 4 z
  • a reverse voltage application switching control circuit 31 is provided that turns on the reverse voltage application switching element 17 during the period and turns it off after the rest period.
  • the same elements as those in FIG. 3 are denoted by the same reference numerals, and redundant description is omitted.
  • main circuit switching control circuit 30 outputs main circuit switching elements 4 u to 4 w, 4 x to 4 z on / off commands, and main circuit switching elements 4 u to 4 Outputs an on / off command in a complementary relationship with w and 4 x to 4 z.
  • Fig. 12 shows that main circuit switching control circuit 30 is connected only to main circuit switching element 4u, but is also connected to other main circuit switching elements 4v to 4z. .
  • the main circuit switching control circuit 30 is turned on to the main circuit switching element 4 u when the main circuit switching element 4 X is turned off with respect to the main circuit switching element 4 u and the main circuit switching element 4 X.
  • Command is output, and when the main circuit switching element 4 X turns on, an OFF command is output to the main circuit switching element 4 u.
  • both main circuit switching elements 4 u and 4 X have a short idle period in which both are turned off, and the main circuit switching control circuit 30 turns off the main circuit switching element 4 u during the idle period. Switch on.
  • the reverse voltage application switching control circuit 3 1 of the reverse voltage application circuit 7 turns on the reverse voltage application switching element 1 7 to turn on the reverse voltage application circuit 7 during the pause period starting from the time when the main circuit switching element 4 u is turned off. To work. Then, after the rest period, the reverse voltage application switching element 17 is turned off, and the operation of the reverse voltage application circuit 7 is stopped. As a result, the reverse voltage application circuit 7 can be appropriately operated regardless of the direction of the main circuit current flowing in the main circuit, and a detector for detecting the direction of the current is not necessary.
  • FIG. 13 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the sixth embodiment.
  • the DC voltage source 1 can be obtained, for example, by rectifying a three-phase AC power source and smoothing it with a smoothing capacitor 2. From the DC voltage source 1, the positive DC bus 1a and the negative DC bus 1b extend, and the main circuit switching elements 4u, 4 are connected between the positive DC bus 1a and the negative DC bus 1b. 2 MO SFETs corresponding to X Are connected in series. Both of the positive-side main circuit switching element 4 u and the negative-side main circuit switching element 4 X have internal free-wheeling diodes 5 u and 5 x, respectively. A load terminal 11 connected to the load is taken out between the positive main circuit switching element 4 u and the negative main circuit switching element 4 X.
  • the reverse voltage application circuits 7a and 7b are connected between the drain terminals and the source terminals of the main circuit switching elements 4u and 4X. That is, the reverse voltage application circuits 7a and 7b are connected between the cathode terminals of the freewheeling diodes 5u and 5X and the anode terminals of the freewheeling diodes 5u and 5X.
  • the reverse voltage application circuits 7a and 7b are composed of auxiliary power sources 1 2a and 1 2b having constant voltage DC power sources 8a and 8b whose voltage value is lower than that of the DC voltage source 1, and main circuit switching elements 4u, 4 With reverse voltage applied switching elements with lower withstand voltage than X 1 7 a, 1 7 b and reverse diode 5 u, 5 A, auxiliary diode with faster reverse recovery time than 5 X, configured in series with 29 a, 29 b Is done.
  • the gate terminals of the main circuit switching elements 4 u and 4 X are connected to the gate drive signals g 1 a of the main circuit switching elements 4 u and 4 X via the base drive circuits 9 a and 9 b from the main circuit switching control circuit 30.
  • G 1 b is entered.
  • the reverse voltage application switching elements 1 7 a and 1 7 b are connected to the gate terminals of the reverse voltage application switching control circuit 3 1 through the base drive circuits 1 8 a and 1 8 b, respectively. 7 gate drive signals g 2 a and g 2 b are input.
  • FIG. 14 is an explanatory diagram of the gate drive signal g 1 from the main circuit switching control circuit 30 and the gate drive signal g 2 from the reverse voltage application switching control circuit 31.
  • Gate drive signal g 1 a is the gate drive signal input to the gate terminal of the positive main circuit switching element 4 u
  • gate drive signal g 1 b is the gate terminal of the negative main circuit switching element 4 X
  • An input gate drive signal and gate drive signal g 2 b are gate drive signals input to the gate terminal of the reverse voltage application switching element 17.
  • the potential state of the load terminal 11 is connected to the positive DC bus 1a.
  • the potential of the drain terminal of the negative side main circuit switching element 4 X that is, the cathode terminal of the negative side auxiliary diode 29 b is also connected to the positive side direct current bus 1 a.
  • the negative-side constant voltage DC voltage source 8 b has a lower voltage value than the DC voltage source 1, so a reverse voltage is applied to the negative side auxiliary diode 29 b, and the negative side reverse voltage application switching element 1 ⁇ b Even if is turned on, no current flows in the reverse voltage application circuit 7b.
  • the timing at which the negative side reverse voltage application switching element 17 is turned on (time t 2 in FIG. 14) is the timing after the negative side main circuit switching element 4 X is completely turned off.
  • the negative side reflux diode 5X can be turned off by flowing a reverse recovery current from the reverse voltage application circuit 7b to the negative side reflux diode 5X.
  • the positive side main circuit switching element 4 u is turned on, and for the first time, the potential state of the load terminal 11 is connected to the positive side DC bus 1 a.
  • the negative side reverse voltage application switching element 1 ⁇ b is turned on too slowly, the negative side freewheeling diode 5 X will not have enough time to flow the reverse recovery current into the negative side reverse current. Diode 5 X cannot fully reverse. Therefore, the timing for turning on the negative side reverse voltage application switching element 17 b can secure the time required for the negative side reflux diode 5 X to reversely recover by the reverse recovery current from the reverse voltage application circuit 7 b. Timing.
  • the timing for turning on the reverse voltage application switching element 17 has a problem whether it is too early or too late, and is determined in consideration of these tradeoffs.
  • the suspension period T may be set slightly longer depending on these trade-offs.
  • the reverse voltage application circuit 7 can be appropriately operated at a uniform timing regardless of the direction of the main circuit current (load current), so the direction of the main circuit current is detected.
  • a detector is not required and the control mechanism can be simplified.
  • FIG. 15 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the second embodiment.
  • This seventh embodiment is different from the sixth embodiment shown in FIG. 13 in that the auxiliary power supplies 1 2 a and 1 2 b are low voltage direct current voltage power supplies 8 a lower than the voltage of the DC voltage source 1.
  • the auxiliary power supplies 1 2 a and 1 2 b are the low-voltage DC voltage power supplies 8 a and 8 b which are lower than about 1/4 of the voltage of the DC voltage source 1 and the current suppression circuits 10 0 a and 10. It is configured by connecting a resistor as b and a high frequency capacitor 3 2 a, 3 2 b with low internal impedance even in the high frequency range in series.
  • the high frequency capacitors 3 2 a and 3 2 b are not a smoothing electrolytic capacitor, but a high frequency capacitor such as a ceramic capacitor or a film capacitor.
  • the resistors as the current suppression circuits 10 a and 10 b may be replaced with, for example, a wiring resistance of a copper foil pattern of a printed wiring board or a wiring resistance such as a copper wire or a copper plate. It can also be replaced with a constant current circuit as shown in Fig. 6. In the configuration shown in Fig.
  • the high frequency capacitors 3 2 a and 3 2 b having low internal impedance even in the high frequency range are used, the high frequency capacitors 3 2 a and 3 2 b Charge discharge is performed at high speed, and the rise time of the current that flows when reversely recovering the reflux diodes 5 u and 5 X can be shortened, and the maximum current is also increased. Also, synergistically with the action of the current suppression circuits 10 a and 10 b, such an impulse current does not flow directly to the low-voltage DC voltage power supplies 8 a and 8 b, but a current with a more average waveform is generated. It flows to low-voltage DC voltage power supplies 8a and 8b.
  • the current necessary for reverse recovery of the freewheeling diodes 5 u and 5 X can be flowed in a short time, and the rest period needs to be extended. Therefore, it is possible to suppress deterioration of control quality (waveform deterioration) of the power conversion device caused by the suspension period.
  • the main circuit current load current
  • the main circuit current also passes through the reverse voltage application circuit 7 during the time when the reverse recovery current is supplied to the freewheeling diodes 5 u and 5 X, and the loss due to the main circuit current is also reduced. It is desirable to complete reverse recovery of the freewheeling diodes 5 u and 5 X as soon as possible. Can also be achieved.
  • the burden on the low-voltage DC voltage power supplies 8a and 8b is reduced, so the low-voltage DC voltage power supplies 8a and 8b can be low-capacity power supplies.
  • Low-voltage DC voltage power supplies 8a and 8b The internal heat generation is reduced.
  • FIG. 16 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the eighth embodiment of the present invention.
  • the low-voltage DC voltage power supply 8 is used as a power supply for driving the main circuit switching element 4.
  • the base drive circuit 9 of the main circuit switching element 4 comprises a gate drive amplifier 2 7 and a gate resistor 19, and the gate drive amplifier 2 7 receives power from the low-voltage DC voltage power supply 8.
  • the gate drive signal of the main circuit switching element 4 is input to the gate terminal of the main circuit switching element 4 through the gate resistor 19.
  • FIG. 16 shows a case where a resistor is used as the current suppression circuit 10.
  • the main circuit switching control circuit 30 outputs an on / off command to the gate drive amplifier 27 of the base drive circuit 9 to control on / off of the main circuit switching element 4, and the reverse voltage application switching control circuit 3 1 An ON / OFF command is output to the reverse voltage application switching element 17 via the drive circuit 18.
  • the low voltage DC voltage power supply 8 has a reverse pulse in the reverse diode 5 due to the current suppression action of the current suppression circuit 10 and the high frequency impedance reduction action of the high frequency capacitor 3 2. Therefore, the voltage fluctuation of the low-voltage DC voltage power source 8 becomes very small even during reverse recovery of the circulating diode 5.
  • FIG. 17 is a circuit diagram of the essential part of the reverse voltage application circuit 7 in the power converter according to the ninth embodiment of the present invention.
  • This ninth embodiment is different from the sixth embodiment in that the drive power for the reverse voltage application switching element 17 is supplied from the drive power for the main circuit switching element 4 by the bootstrap circuit 33.
  • the base drive circuit 1 8 of the reverse voltage application switching element 1 7 is composed of a gate drive amplifier 3 4 and a gate resistor 3 5, and a low voltage DC voltage power supply 8 and a bootstrap circuit 3 3 To get power.
  • the bootstrap circuit 33 includes a bootstrap diode 36 and a bootstrap capacitor 37.
  • the base drive circuit 18 of the reverse voltage application switching element 17 receives power from the bootstrap circuit 3 3 in response to a command from the reverse voltage application switching control circuit 31 and performs reverse voltage application switching. It outputs to the gate terminal of reverse voltage application switching element 17 as a gate drive signal of element 17.
  • the positive pole of the low-voltage DC voltage power supply 8 Bootstrap diode 3 6—Bootstrap capacitor 3 7—Auxiliary diode 2 9 ⁇ ⁇ Main circuit switching element 4—A negative charge loop of the low-voltage DC voltage power supply 8 is formed, and the bootstrap capacitor 37 is charged from the low-voltage DC voltage power supply 8. The power charged in the bootstrap capacitor 37 is used as a drive power source for the reverse voltage application switching element 17.
  • the power supply of the base drive circuit 18 of the reverse voltage applying switching element 17 can be obtained without preparing another isolated power supply.
  • the circuit can be simplified.
  • FIG. 18 is a circuit diagram of the main part of the reverse voltage applying circuit 7 in the power converter according to the tenth embodiment of the present invention.
  • the drive signal for the reverse voltage application switching element 17 is supplied via a pulse transformer 38.
  • the reverse voltage application switching control circuit 31 supplies a gate drive signal to the reverse voltage application switching element 17 via the pulse transformer 38.
  • the reverse voltage application switching element gate drive signal g 2 drives the gate of the reverse voltage application switching element 17 while being insulated by the pulse transformer 3 8.
  • the gate drive signal can be isolated by only one pulse transformer 38, a power supply for a dedicated gate drive amplifier is not required. Therefore, the circuit can be simplified by driving with the same power supply as the gate drive signals of other phases with a common control potential.
  • FIG. 19 is a circuit diagram of the main part of the reverse voltage applying circuit 7 in the power converter according to the first embodiment of the present invention.
  • This sixth embodiment is different from the sixth embodiment in that the pulse width of the drive source signal G given to the main circuit switching elements 4 u and 4 X output from the control circuit 39 is set to both the main circuit switching elements 4 Both u and 4 X are longer than the short rest period in which both are turned off.
  • the drive source signal G of the main circuit switching elements 4 u and 4 X generated from the control circuit 39 is normally a PWM waveform.
  • the control circuit 39 outputs only a signal whose pulse width of the drive source signal G is longer than the idle period in which both the main circuit switching elements 4 u and 4 X are turned off. This is to prevent pulse loss of the gate drive signal g 1 a of the positive side main circuit switching element 4 u.
  • FIG. 20A and FIG. 20B are explanatory diagrams of pulse loss of the gate drive signal g 1 a of the positive main circuit switching element 4 u.
  • the gate drive signal g 1 a of the positive main circuit switching element 4 u is formed as a signal obtained by delaying the rise time of the drive source signal G by a pause period T
  • the gate driving signal g 1 b of the circuit switching element 4 X is formed by delaying the rise time of the waveform obtained by inverting the on / off state of the driving source signal G by the rest period.
  • the switching element 4 u on the positive side does not turn on, so the switching element 4 X on the negative side reverse voltage application turns off due to its own blocking capability, and the negative side Reverse voltage applied switching element 4
  • the switching loss and surge voltage at X turn-off increase, and as a result, the reverse voltage applied switching element 1 7 b must select a high-performance element. Therefore, in the first embodiment, a pulse width narrower than such a pause period is prevented from being output.
  • the control device 39 does not output the drive source signal G having a pulse width shorter than the pause period T, so that the positive side main circuit switching element The pulse loss of the 4 u gate drive signal g 1 a can be prevented. Therefore, when the auxiliary diode 29 b is reverse-biased, the current of the reverse voltage application switching element 17 b is cut off naturally, and as a result, the reverse voltage application switching element 17 b is a highly capable element. No need to select.
  • FIG. 21 is a circuit diagram of the main part of the reverse voltage applying circuit 7 in the power converter according to the first and second embodiments of the present invention.
  • the 11th embodiment corresponds to the 6th embodiment, and the 12th embodiment includes the main circuit switching elements 4 u to 4 w and 4 x to 4 z in pairs. Only the main circuit switching element 4 x to 4 z connected to the negative side of the DC power source is provided with the reverse voltage application circuit 7.
  • Figure 21 shows the power converter when used as a three-phase inverter.
  • the negative main circuit switching element 4 x to 4 z uses a MO SFET with an internal recirculation diode 5 x to 5 z, whereas the positive main circuit switching element 4 u to 4 w has a recirculation diode.
  • IGBTs that do not contain 5 u to 5 w Therefore, free-wheeling diodes 5 u to 5 w with a short reverse recovery time and a small reverse recovery loss are connected in parallel to the positive main circuit switching elements 4 u to 4 w. Therefore, positive side main switching element 4 I!
  • the reverse voltage application circuit 7 is not required for ⁇ 4W.
  • the negative side main circuit switching insulators 4 x to 4 z are connected to the reverse voltage application circuit 7 X to 7 Z, but the positive side main circuit switching element 4 u is connected to the reverse voltage application circuit 7 Not connected.
  • the negative-side main circuit switching element 4 x to 4 z reverse voltage application circuit 7 X to 7 z has only one low voltage DC voltage power supply 8 commonly applied to the circuit for three phases. This is because one power line of the X-phase to z-phase reverse voltage application circuit 7 can be shared with the negative DC bus 1 b of the DC voltage source 1.
  • the reverse voltage application circuit 7 x to 7 z is applied only to the negative main circuit switching elements 4 x to 4 z. There is no need to prepare a low-voltage DC voltage power supply 8 for each phase for each circuit, and only one is required for each phase. In addition, since only one low-voltage DC voltage power supply 8 is required, the circuit can be simplified.
  • FIG. 22 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the eighth embodiment of the present invention.
  • the third embodiment is different from the sixth embodiment in that the voltage change for adjusting the voltage of the drive signal of the main circuit switching element 4 so as to suppress the temporal change of the output voltage of the main circuit switching element 4 is suppressed.
  • a rate suppression circuit 20 is provided.
  • the voltage change rate suppression circuit 20 is configured by connecting a voltage change rate suppression capacitor 21 and a voltage change rate suppression resistor 22 in series. It is connected between the drain terminal and the main circuit switching element 4's gout terminal.
  • the reflux diode 5 is rapidly turned off by the operation of the reverse voltage application circuit ⁇ . For this reason, the temporal change rate of the drain-source voltage of the main circuit switching element 4 is increased. Therefore, when the drain voltage of the main circuit switching element 4 starts to drop sharply, the voltage change rate suppression circuit 20 operates. As a result, the gate voltage of the main circuit switching element 4 is lowered, and as a result, the ON speed of the main switching element is reduced.
  • the on-speed of the main switching element 4 is reduced, so that the voltage change rate of the main circuit switching element 4 is suppressed, and the electromagnetic interference wave Generation of (noise) is suppressed.
  • FIG. 23 is a circuit diagram of the main part of the reverse voltage applying circuit 7 in the power converter according to the 14th embodiment of the present invention.
  • This 14th embodiment uses a MO SFET designed with priority given to lowering the on-resistance as the main circuit switching element 4 in contrast to the sixth embodiment, and the main circuit switching element 4 is a bipolar element 2. 3 are connected in parallel.
  • This bipolar element 23 is turned on almost simultaneously with the main circuit switching element 4 and is turned off somewhat earlier than the main circuit switching element 4 is turned off.
  • a bipolar element 2 3 is connected in parallel to the main circuit switching element 4.
  • the gate signal delay circuit 24 receives the original gate drive signal from the main circuit switching control circuit 30 and converts the gate drive signal to the main circuit switching element 4 and the base drive signal to the bipolar element 23. Sorting, The main circuit switching element 4 gate drive signal off timing is somewhat delayed from the bipolar element 23 base drive signal off timing.
  • the gate drive signal to the main circuit switching element 4 is input to the main circuit switching element 4 through the got drive amplifier 27 and the gate resistor 19 in the base drive circuit 9.
  • the base drive signal to the bipolar element 23 is input to the bipolar element 23 via the gate drive amplifier 28 and gate resistor 26 of the base drive circuit 25.
  • Fig. 11 shows a trend curve between the on-resistance and reverse recovery time of the device characteristics of a general power MOSFET.
  • the MO SFET is designed so that the on-resistance is small, the reverse recovery time becomes long. As a result, the loss due to reverse recovery also increases, and conversely, the MO increases so that the on-resistance increases.
  • the reverse recovery time is shortened, and as a result, the loss due to reverse recovery tends to be small.
  • the power MOS SFET used for the main circuit switching element 4 is applied with a preferentially low on-resistance, and is turned on almost simultaneously with the main circuit switching element 4.
  • bipolar elements 23, which are turned off somewhat earlier than main circuit switching element 4, are connected in parallel.
  • the chip area of the power semiconductor can be reduced and the generated loss can be reduced, and a low-cost and high-efficiency power conversion device can be realized.
  • the current suppression circuit that suppresses the main circuit current that flows to the low-voltage DC voltage power supply during reverse recovery of the circulating diode
  • the main circuit current that flows to the low-voltage DC voltage power supply can be suppressed, and the constant voltage There is no need to increase the current capacity of the power supply.
  • the main circuit current that flows into the reverse voltage application circuit during reverse recovery of the reflux diode flows through the high-frequency capacitor of the reverse voltage application circuit, so that the current necessary for reverse recovery of the reflux diode can flow in a short time, There is no need to lengthen the period. For this reason, it is possible to suppress deterioration in control quality (waveform deterioration) of the power conversion device caused by the suspension period.
  • the reverse voltage application circuit can be appropriately operated at a uniform timing regardless of the direction of the main circuit current, a detector for detecting the direction of the current is not required, and the control mechanism is reduced. It can be simplified.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Description

明細書
電力変換装置 技術分野
本発明は、 主回路スイッチング素子に環流ダイオードが逆並列接続された構 成の電力変換装置に関する。 背景技術
例えばインバータ装置には、 第 1図に示すように、 MOSFETS u〜S wおよび S x〜S zに逆並列に環流ダイォ一ド Du〜Dwおよび Dx〜D zを 接続した構成のものがある。 この構成の場合、 MOS FETS u〜Swおよび S x〜S zがターンオフすると、 負荷 Mに蓄えられた電流エネルギーが環流ダ ィォ一ド D u〜Dwおよび D x〜D zを通して環流する。
この場合、 例えば環流ダイオード D Xに順方向電流 I aが流れているときに MOS F ET S uがオンすると、 環流ダイオード D Xの両端に PN間電圧 （い わゆる直流リンク電圧） が逆バイアスとして加わり、 第 2図に示すように、 環 流ダイォード D Xに残留電荷によって逆方向電流が流れた後に環流ダイォード Dxが遮断する。 このため、 PN間電圧と逆方向電流とによって環流ダイォー ド Dxに大きな損失が生じるので、 放熱器を大形化する必要があった。
そこで、 逆電圧印加回路を設け、 環流ダイオードを遮断するにあたって、 逆 電圧印加回路から環流ダイォードに小さな逆電圧を印加し、 環流ダイォードの 逆回復が逆電圧印加回路の低電圧直流電圧源によって引起されるようにし、 環 流ダイオードで生じる損失を低減するようにしたものがある。 例えば、 日本国 の公開特許公報である特開平 10— 327585号に記載された発明がある。 第 3図は逆電圧印加回路を備えた従来の電力変換装置の回路図である。 第 3 図において、 直流電圧源 1は 3相交流電源を整流してなるものであり、 直流電 圧源 1の正側直流母線 1 aと負側直流母線 1 bとの間には、 平滑用のコンデン サ 2、 インバータ主回路 3が接続されている。 インバータ主回路 3は、 主回路 スイッチング素子に相当する MOS FET4 u〜4w、 4 x〜4 zを 3相ブリ ッジ接続してなるものであり、 MO S FET4 u〜4w、 4 x〜4 zのコレク タとェミッタとの間には環流ダイオード 5 u〜5w、 5 x〜5 zが逆並列に接 続され、 インバータ主回路 3の出力側には負荷 6 (例えばモータ） が接続され ている。
尚、 インバータ主回路 3に対して、 このインバータ主回路 3を制御する制御 回路が存在する（後述）。 この制御回路は、 前述のインバータ主回路 3に対して 副回路 (補助回路 >として位置付けられるものである。
各々の環流ダイォード 5 u〜5w、 5 x〜5 zには逆電圧印加回路 7が接続 されている。 これら各逆電圧印加回路 7は、 直流電圧源 1より電圧値が低い低 電圧直流電圧源 8を有するものであり、 MOSFET4 I！〜 4w、 4 x〜4 z のコレクタとエミッタとの間には低電圧直流電圧源 8の電源ライン 8 a、 8 b が各々接続されている。
各逆電圧印加回路 7はベースドライブ回路 9を有し、 ベースドライブ回路 9 の電源ライン 9 a、 9 bは低電圧直流電圧源 8の電源ライン 8 a、 8 bに接続 されており、 図示省略のスイッチングタイミング生成回路から、 ベースドライ ブ回路 9にドライブ信号 SGu〜SGw、 SGx〜SG z (図示せず）が出力さ れると、 ベースドライブ回路 9が低電圧直流電圧源 8からの電源により駆動し、 MOSFET4 u〜4w、 4 x〜4 zをオンする。
各逆電圧印加回路 7は、 逆電圧印加スィツチング素子に相当する MO S FE T 1 7を有しており、 MO S F E T 1 7は、 低電圧直流電圧源 8の電源ライン 8 aに介在され、 MOS FET4 u〜4w、 4 x〜4 zより耐圧が低いものが 選定されている。 この MOSFET 1 7は、 環流ダイオードの逆回復時にオン する。
各逆電圧印加回路 7は、 ダイオード 1 3およびコンデンサ 14を有し、 これ ら各ダイオード 1 3およびコンデンサ 14は、 低電圧直流電圧源 8の電源ライ ン 8 aに並列接続され、 MOSFET4 u〜4w、 4 x〜4 zがオンされてい るときには、 各低電圧直流電圧源 8からダイオード 1 3を通してコンデンサ 1 4に充電される。 これによりコンデンサ 14にはベースドライブ回路 1 8の駆 動用電源を充電する。 電源ライン 8 a、 8 b間にはコンデサ 1 5が接続され、 電源ライン 8 aにはダイオード 2 9が直列接続されている。 また、 電源ライン 8 a、 8 b間にはダイォード 1 6が接続されている。
ベースドライブ回路 1 8の電源ライン 1 8 a、 1 8 bは、 コンデンサ 1 4の 両端子に接続されており、 インバ一タ主回路 3の A、 B、 C点の電位に基づい てドライブ信号を出力する図示省略の電位判別回路から、 ベースドライブ回路 1 8にドライブ信号 S Gr u〜S Grw、 S Gr x〜S Gr z (図示せず）が出力さ れると、 ベースドライブ回路 1 8がコンデンサ 1 4の充電電力により駆動し M O S F E T 1 7をオンする。 これにより、 低電圧直流電圧源 8から M〇S F E T 1 7を通して直流電圧源 1より小さな逆電圧が環流ダイオード 5 I！〜 5 お よび 5 x〜 5 zに印加される。
ところが、 このような従来のものでは、 環流ダイォードの逆回復時に逆電圧 印加回路 7を動作させるには、 インバータ主回路 3の A、 B、 C点の電位を検 出し、 主回路電流の向きを判定する必要があるので電圧検出器が必要となる。 • 更に、 環流ダイオードの逆回復時に、 一時的に主回路の電流が逆電圧印加回 路の低電圧直流電圧電源 8に流れるので、 補助電源の電圧変動が大きくなる。 すなわち、 環流ダイオードの逆回復時には、 環流ダイオードに流れている電流 を逆電圧印加回路 7により流れないようにするので、 環流ダイオードに流れて いた電流が一時的に逆電圧印加回路に流れ込み、 逆電圧印加回路の低電圧直流 電圧電源 8を通って環流ダイオードをバイパスする回路が形成される。 このた め、 逆電圧印加回路の低電圧直流電圧電源 8の電圧変動が大きくなる。 その結 果、 逆電圧印加回路の低電圧直流電圧電源 8の電流容量を大きくする必要があ る。
本発明の目的は、 環流ダイォードの逆回復時に逆電圧印加回路の補助電源に 流れる主回路電流を抑制し、 しかも環流ダイォードの逆回復を適正に行うこと ができる電力変換装置を提供することである。
更に、 本発明の目的は、 環流ダイオードを流れる電流の向きを検出するため の検出器を設けることなく環流ダイォードの逆回復を適正に行うことができ、 しかも環流ダイォードの逆回復時に逆電圧印加回路の補助電源に流れる主回路 電流を抑制できる電力変換装置を提供することである。 発明の開示
上記目的を達成するため、 本発明の電力変換装置は、 次の構成からなる。 即 ち、
本発明の電力変換装置は、 直流電圧源に直列接続され負荷に電力を供給する 二個一組の主回路スィツチング素子と、 これら各主回路スィツチング素子に逆 並列接続された環流ダイォードと、 これら各環流ダイォ一ドが遮断するにあた つて、 直流電圧源より小さな逆電圧を各環流ダイォードに印加する逆電圧印加 回路とを備え、 逆電圧印加回路は、 直流電圧源より電圧値が低い補助電源と、 環流ダイォ一ドの逆回復時にオンし主回路スィツチング素子より耐圧が低い逆 電圧印加スィツチング素子と、 環流ダイォードより逆回復時間が短く高速な補 助ダイオードとの直列接続にて構成され、 補助電源は、 直流電圧源の電圧より 低レ、低電圧直流電圧電源と、 低電圧直流電圧電源と直列接続され環流ダイォー ドの逆回復時に低電圧直流電圧電源に流れる主回路電流を抑制する電流抑制回 路と、 低電圧直流電圧電源と電流抑制回路との直列回路に並列に接続され高周 波域でも內部インピーダシスが低い高周波用コンデンサとを備える。
更に、 本発明の電力変換装置は、 直流電圧源に直列接続され負荷に電力を供 給する二個一組の主回路スィツチング素子と、 これら各主回路スィツチング素 子に逆並列接続された環流ダイォードと、 これら各環流ダイォードが遮断する にあたって、 直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電 圧印加回路とを備え、 逆電圧印加回路は、 直流電圧源より電圧値が低い補助電 源と、 環流ダイォードの逆回復時にオンし主回路スィツチング素子より耐圧が 低い逆電圧印加スィツチング素子と、 環流ダイォードより逆回復時間が短く高 速な補助ダイォードとの直列接続にて構成され、 二個一組の主回路スィッチン グ素子を互いにオン状態とオフ状態とを切替える際に両主回路スィツチング素 子をともにオフする短時間の休止期間を有して主回路スイッチング素子を切り 替える主回路スィツチング制御回路と、 主回路スィツチング素子がオフした時 点から始まる休止期間中に逆電圧印加スィッチング素子をオンさせ休止期間の 経過後にオフさせる逆電圧印加スィツチング制御回路とを備える。 図面の簡単な説明
第 1図は従来のインバータ回路の一例を示す回路図。
第 2図は環流ダイォードの逆回復特性を示す電流波形図。
第 3図は従来の電力変換装置の一例を示す回路図。
第 4図は本発明の第 1の実施例に係わる電力変換装置の回路図。
第 5図は本発明の第 1の実施例に係わる電力変換装置における逆電圧印加 回路の主要部の回路図。
第 6図は本発明の第 1、 7の実施例における電流抑制回路の回路図。 第 7図は本発明の第 2の実施例に係わる電力変換装置における逆電圧印加 回路の主要部の回路図。
第 8図は本発明の第 3の実施例に係わる電力変換装置における逆電圧印加 回路の主要部の回路図。
第 9図は本発明の第 4の実施例に係わる電力変換装置における逆電圧印加 回路の主要部の回路図。
第 1 0図は本発明の第 5の実施例に係わる電力変換装置における逆電圧印 加回路の主要部の回路図。
第 1 1図は一般的なパヮ一 MO S F E Tの素子特性のオン抵抗と逆回復時 間との傾向曲線のグラフ。
第 1 2図は本発明の第 6の実施例に係わる電力変換装置の回路図。
第 1 3図は本発明の第 6の実施例に係わる電力変換装置における逆電圧印 加回路の主要部の回路図。
第 1 4図は本発明の第 6の実施例における主回路スィツチング制御回路か らのゲ一ト駆動信号及び逆電圧印加スィツチング制御回路からのゲート駆動信 号の説明図。
第 1 5図は本発明の第 7の実施例に係わる電力変換装置における逆電圧印 加回路の主要部の回路図。
第 1 6図は本発明の第 8の実施例に係わる電力変換装置における逆電圧印 加回路の主要部の回路図。 第 1 7図は本発明の第 9の実施例に係わる電力変換装置における逆電圧印 加回路の主要部の回路図。
. 第 1 8図は本発明の第 1 0の実施例に係わる電力変換装置における逆電圧 印加回路の主要部の回路図。
第 1 9図は本発明の第 1 1の実施例に係わる電力変換装置における逆電圧 印加回路の主要部の回路図。
第 2 0図 A、 第 2 0図 Bは本発明の第 1 1の実施例における正側の主回路 スィツチング素子のゲート駆動信号のパルス欠損の説明図。
第 2 1図は本発明の第 1 2の実施例に係わる電力変換装置における逆電圧 印加回路の主要部の回路図。
第 2 2図は本発明の第 1 3の実施例に係わる電力変換装置における逆電圧 印加回路の主要部の回路図。
第 2 3図は本発明の第 1 4の実施例に係わる電力変換装置における逆電圧 印加回路の主要部の回路図。 発明を実施するための最良の形態
以下、 第 4図乃至第 2 3図を参照し、 本発明に係る電力変換装置の各実施例 について詳細に説明する。
(第 1の実施例）
第 4図は本発明の第 1の実施例に係わる電力変換装置の回路図である。 この 第 1の実施例は、 第 3図に示した従来例に対し、 逆電圧印加回路 7内に環流ダ ィォード 5 (5u, 5v, 5w, 5x, 5y, 5z)の逆回復時に低電圧直流電圧電源 8に流れる 主回路電流を抑制する電流抑制回路 1 0を追加して設け、 低電圧直流電圧電源 8と電流抑制回路 1 0との直列回路に並列に高周波域でも内部インピーダンス が低い高周波用コンデンサ 1 5 Aを接続したものである。 第 3図と同一要素に は、 同一符号を付し重複する説明は省略する。
第 4図において、 インバータ主回路 3の A点の電圧が検出され、 環流ダイォ ―ド 5 uの逆回復を行う状態であることが判定されると、 ベースドライブ回路 1 8にドライブ信号が出力され MO S F E T 1 7がオンする。 これにより、 電 源ライン 8 aを通して環流ダイォード 5 uに逆電圧が印加され環流ダイォード 5 uに流れる電流が減少する。
そうすると、 負荷 6から環流ダイォード 5 uを経由し直流電圧電源の P側に 流れていた主回路電流は逆電圧印加回路 7に流れ込む。 逆電圧印加回路に流れ 込んだ主回路電流は、 低電圧直流電圧電源 8と高周波用コンデンサ 1 5 Aに流 れ込むが、 低電圧直流電圧電源 8には電流抑制回路 1 0が直列接続されている ので、 定電圧直流電圧電源 8に流れる電流は抑制され、 高周波用コンデンサ 1 5 Aの方に流れる。 従って、 低電圧直流電圧電源に流れる主回路電流を抑制で き、 定電圧電源の電流容量を大きくする必要がなくなる。 また、 環流ダイォ一 ド 5 uを逆回復するに必要な電流を短時間で流すことができ、 相補の関係でォ ンオフする二個一組の主回路スィツチング素子 4 u、 4 Xのオンオフを切り替 える際の休止期間を長くする必要がない。 そのため、 休止期間によって生じる 電力変換装置の制御品質の劣化 （波形劣化） 等も抑制できる。
第 5図は、 第 1の実施例に係わる電力変換装置における逆電圧印加回路 7の 主要部の回路図である。 なお、 第 5図ではベースドライブ回路 9、 1 8等の記 載を省略している。 直流電圧源 1は、 例えば三相交流電源を整流し平滑コンデ ンサ 2にて平滑することで得られる。 直流電圧源 1からは、 正側直流母線 l a および負側直流母線 1 bが伸び、 正側直流母線 1 aと負側直流母線 1 bとの間 に、 主回路スイッチング素子 4 u、 4 Xである 2個の MO S F E Tが直列接続 されている。
これら正側の主回路スィツチング素子 4 uと負側の主回路スィツチング素子 4 - Xとの双方には、 それぞれ環流ダイオード 5 u、 5 Xが内在されている。 正 側主回路スィツチング素子 4 uと負側主回路スィツチング素子 4 Xとの間から は、 負荷へ接続されている負荷端子 1 1が取り出され、 また、 主回路スィッチ ング素子 4のドレイン端子とソース端子との間 （環流ダイオード 5の力ソード 端子とアノード端子との間） に逆電圧印加回路 7が接続されている。
逆電圧印加回路 7は、 直流電圧源 1より電圧値が低い補助電源 1 2と、 主回 路スイッチング素子 4より耐圧が低い逆電圧印加スイッチング素子 1 7と、 環 流ダイォード 5より逆回復時間が短く高速な補助ダイォード 1 6の直列接続に て構成される。
補助電源 1 2は、 直流電圧源の電圧の約 1 Z 4より低レ、低電圧直流電圧電源 8と、 電流抑制回路 1 0としての抵抗器と、 高周波域でも内部インピーダンス が低い高周波用コンデンサ 1 5 Aとを直列接続することによって構成されてい る。
ここで、 高周波用コンデンサ 1 5 Aは、 平滑用の電解コンデンサなどではな く、 セラミックコンデンサやフィルムコンデンサ等の高周波用コンデンサを用 いる。 また、 電流抑制回路 1 0としての抵抗器は、 例えば、 プリント配線基板 の銅箔パターンの配線抵抗や銅線や銅板などの配線抵抗を用いることも可能で ある。 さらに、 例えば、 第 6図で示されるような定電流回路を用いてもよい。 第 5図の構成にて、 高周波用コンデンサ 1 5 Aと逆電圧印加スイッチング素 子 1 7と補助ダイオード 1 6と環流ダイォード 5とを結んだ放電経路は、 でき るだけ短く配線し、 ィンダクタンスが少なくなるように構成する。
このように構成された第 1の実施例において、 高周波域でも内部インピーダ ンスが低い高周波用コンデンサ 1 5 Aを用いたため、 この高周波用コンデンサ 1 5 Aからの電荷放電は高速度に実行され、 環流ダイオード 5を逆回復する際 に流れる電流の立ち上がり時間を短くでき、 最大電流も高くなる。 また、 電流 抑制回路 1 0の作用とも相乗して、 このようなインパルス状の電流が直接低電 圧直流電圧電源 8に流れずに、 より平均的な波形の電流が低電圧直流電圧電源 8に流れる。
第 1の実施例によれば、 環流ダイォード 5を逆回復するに必要な電流を短時 間に流すことができ、 休止期間を長くする必要がないため、 相補の関係でオン オフする二個一組の主回路スィツチング素子 4 u、 4 Xのオンオフを切り替え る際の休止期間によって生じる電力変換装置の制御品質の劣化 （波形劣化） 等 も抑制できる。
また、 環流ダイオード 5に逆回復電流を供給している時間中は、 主回路電流 (負荷電流） も逆電圧印加回路 7中を通ることになり、 主回路電流による損失 も增えることになるため、 できるだけ速やかに環流ダイォード 5の逆回復が完 了することが望ましいが、 その要請も達成できる。 さらに、 低電圧直流電圧電 源 8への負担も軽減するので、 低電圧直流電圧電源 8が低い電流容量の電源で 済み、 低電圧直流電圧電源 8の内部発熱も軽減される。
(第 2の実施例）
第 7図は本発明の第 2の実施例に係わる電力変換装置における逆電圧印加回 路 7の主要部の回路図である。 この第 2の実施例は、 第 4図に示した第 1の実 施例に対し、 低電圧直流電圧電源 8は、 主回路スイッチング素子 4の駆動用電 源として用いるようにしたものである。
第 7図において、 主回路スイッチング素子 4のベースドライブ回路 9はゲー ト駆動用アンプ 2 7とゲート抵抗 1 9とからなり、 ゲート駆動用アンプ 2 7は 低電圧直流電圧.電源 8から電力を得てゲート抵抗 1 9を介して、 主回路スイツ チング素子 4のゲート駆動信号として主回路スィツチング素子 4のゲート端子 に入力する。 第 7図では電流抑制回路 1 0として抵抗器を用いた場合を示して いる。
電流抑制回路 1 0の電流抑制作用と高周波用コンデンサ 1 5 Aの高周波ィン ピーダンスの低減作用により、 低電圧直流電圧電源 8には、 環流ダイォード 5 に逆回復に伴うインパルス状の電流が流れなくなるため、 環流ダイォード 5の 逆回復時においても低電圧直流電圧電源 8の電圧変動が非常に少なくなる。 第 2の実施例によれば、 低電圧直流電圧電源 8の電圧変動が少なくなり安定 化するので、 主回路スイッチング素子 4のベースドライブ回路 9に電源を供給 しても、 環流ダイォード 5の逆回復に際しても電源電圧変動などの悪影響を防 止できる。 また、 低電圧直流電圧電源 8とベースドライブ回路 9の電源との電 源の共有化により、 回路の簡素化を図ることができる。
(第 3の実施例）
第 8図は本発明の第 3の実施例に係わる電力変換装置における逆電圧印加回 路 7の主要部の回路図である。 この第 3の実施例は、 第 4図に示した第 1の実 施例に対し、 二個一組の主回路スイッチング素子 4 u〜4 w、 4 x〜4 zのう ち、 直流電源の負側に接続された方の主回路スィツチング素子 4 x〜4 zのみ に逆電圧印加回路 7を備えるようにしたものである。 第 8図では三相インバー タとして用いる場合の電力変換装置を示している。
第 8図において、 直流電圧源 1からは、 正側直流母線 1 aおよび負側直流母 線 1 bが伸び、 正側直流母線 1 aと負側直流母線 1 bとの間に正側主回路スィ ツチング素子 4 u〜4 wに I G B Tを適用し、 負側主回路スイッチング素子 4 x〜4 zに MO S F E Tを適用する。
負側主回路スィツチング素子 4 x〜4 zには、 環流ダイォード 5 x〜5 zが 内在されている MO S F E Tを用いるのに対し、 正側主回路スィツチング素子 4 u〜4 wには、 環流ダイオード 5 u〜 5 wが内在していない I G B Tを用い るので、 正側主回路スイッチング素子 4 u〜4 wに、 逆回復時間が短く逆回復 損失の少ない環流ダイオード 5 u〜5 wを並列に接続する。 従って、 正側主回 路スィツチング素子 4 u〜4 wには逆電圧印加回路 7を必要としなレ、。
すなわち、 負側主回路スィツチング素子 4 x〜4 zには逆電圧印加回路 7が 接続されているが、 正側主回路スイッチング素子 4 uには、 逆電圧印加回路 7 は接続されていない。 負側主回路スイッチング素子 4 x〜4 zの逆電圧印加回 路 7は、 低電圧直流電圧電源 8が三相分の回路に対し、 共通に 1個のみ適用さ れている。 これは、 X相〜 z相の逆電圧印加回路 7の一方の電源ラインは、 直 流電圧源 1の負側直流母線 1 bと共用化できるからである。
第 3の実施例によれば、 負側主回路スイッチング素子 4 x〜4 zだけに、 逆 電圧印加回路 7を適用したため、 三相分の回路に対して低電圧直流電圧電源 8 を各相毎に用意する必要がなく、 各相共通に 1個のみで済む。 また、 低電圧直 流電圧電源 8が 1個のみで済むため、 回路の簡素化を図ることができる。
(第 4の実施例）
第 9図は本発明の第 4の実施例に係わる電力変換装置における逆電圧印加回 路 7の主要部の回路図である。 この第 4の実施例は、 第 4図に示した第 1の実 施例に対し、 主回路スィツチング素子 4の出力電圧の時間的急変を抑制するよ うに主回路スィツチング素子 4の駆動信号の電圧を調整する電圧変化率抑制回 路 2 0を設けたものである。 第 9図において、 電圧変化率抑制回路 2 0は、 電圧変化率抑制用コンデンサ 2 1と電圧変化率抑制用抵抗器 2 2とを直列接続して構成され、 主回路スィッ チング素子 4のドレイン端子と主回路スイツチング素子 4のゲート端子との間 に接続されている。
環流ダイォードの逆回復時には、 逆電圧印加回路 7の動作により環流ダイォ ード 5が急速にオフする。 そのために、 主回路スイッチング素子 4のドレイン 一ソース間電圧の時間的変化率が大きくなる。 そこで、 主回路スイッチング素 子 4のドレイン電圧が急激に低下し始めると、 電圧変化率抑制回路 2 0の作用 により主回路スイッチング素子 4のゲート電圧を下げ、 結果として、 主スイツ チング素子のオンの速度を緩和する。
第 4の実施例によれば、 主スィツチング素子 4のオンの速度が緩和されるた め主回路スイッチング素子 4の電圧変化率が抑制され、 電磁妨害波 （ソィズ） の発生が抑制される。
(第 5の実施例）
第 1 0図は本発明の第 5の実施例に係わる電力変換装置における逆電圧印加 回路 7の主要部の回路図である。 この第 5の実施例は、 第 4図に示した第 1の 実施例に対し、 主回路スィツチング素子 4としてはオン抵抗の低下を優先して 設計された MO S F E Tを用い、 主回路スィツチング素子 4にバイポーラ素子 2 3を並列接続したものである。 このバイポーラ素子 2 3は主回路スィッチン グ素子 4とほぼ同時にオンし、 主回路スイッチング素子 4がオフするより幾分 早くオフするものである。
第 1 0図において、 主回路スィツチング素子 4に並列にバイポーラ素子 2 3 を接続する。 ゲート信号遅延回路 2 4は、 元ゲート信号を受けて主回路スイツ チング素子ゲート 4への駆動信号と、 バイポーラ素子 2 3へのベース駆動用信 号とに振り分け、 主回路スイッチング素子 4のゲート駆動信号のオフタイミン グをバイポーラ素子 2 3のベース駆動用信号のオフタイミングより幾分遅らせ る。
主回路スィツチング素子 4へのゲート駆動信号は、 ベースドライブ回路 9の ゲート駆動用アンプ 2 7及びゲート抵抗 1 9を介して主回路スィツチング素子 ゲ一ト 4に入力される。同様に、バイポーラ素子 23へのベース駆動用信号は、 ベースドライブ回路 25のゲート駆動用アンプ 28ゲ一ト抵抗 26を介してバ ィポーラ素子 23に入力される。
第 1 1図は、 一般的なパワー MOS FETの素子特性のオン抵抗と逆回復時 間との傾向曲線を示している。 第 1 1図において、 オン抵抗が小さくなるよう に MOSFETを設計すると逆回復時間は長くなり、 結果として、 逆回復に起 因する損失も大きくなり、 逆に、 オン抵抗が大きくなるように MOS FE丁を 設計すると逆回復時間は短くなり、 結果として、 逆回復に起因する損失も小さ くなる傾向を示す。
そこで、 第 5の実施例においては、 主回路スイッチング素子 4に用いるパヮ —MOSFETに、 オン抵抗を優先的に低く設計されたものを適用し、 主回路 スィツチング素子 4とほぼ同時にオンし主回路スィツチング素子 4がオフする より幾分早くオフするバイポーラ素子 23を並列接続する。
これより、 蓄積時間を有するバイポーラ素子 23との並列運転が実現できる。 オン時は、 低抵抗のバイポーラ素子 23に多くの電流が流れるためオン損失の 低減が図れる。 また、 ターンオフ時には、 バイポーラ素子 23のオフタイミン グが幾分早くなるため、 蓄積時間を有するバイポーラ素子 23が完全にオフし た後に、 主回路スイッチング素子 4がオフするため、 ターンオフ損失も少なく できる。
第 5の実施例によれば、 パワー半導体のチップ面積を少なくして、 かつ、 発 生損失を低減することができ、 低コストで高効率な電力変換装置を実現するこ とができる。
(第 6の実施例）
次に、 第 12図は本発明の第 6の実施例に係わる電力変換装置の回路図であ る。 この第 6の実施例は、 第 3図に示した従来例に対し、 二個一組の主回路ス ィツチング素子 4 ！〜 4w、 4 x〜4 zを互いにオン状態とオフ状態とを切替 える際に両主回路スィツチング素子 4 u〜4w、 4 x〜4 zをともにオフする 短時間の休止期間を設けて切り替える主回路スィツチング制御回路 30と、 主 回路スィツチング素子 4 u〜4w、 4 x〜4 zがオフした時点から始まる休止 期間中に逆電圧印加スィツチング素子 1 7をオンさせ休止期間の経過後にオフ させる逆電圧印加スイッチング制御回路 3 1とを設けたものである。 第 3図と 同一要素には、 同一符号を付し重複する説明は省略する。
第 1 2図において、 主回路スイッチング制御回路 3 0は主回路スイッチング 素子 4 u〜4 w、 4 x〜4 zのオンオフ指令を出力するものであり、 組となる 主回路スィツチング素子 4 u〜4 w、 4 x〜4 zと相補の関係でオンオフ指令 を出力する。 第 1 2図では主回路スイッチング制御回路 3 0は、 主回路スイツ チング素子 4 uにのみ接続されたものを示しているが、 その他の主回路スィッ チング素子 4 v〜4 zにも接続される。
主回路スイッチング制御回路 3 0は、 例えば、 組となる主回路スイッチング 素子 4 uと主回路スィツチング素子 4 Xとに対して、 主回路スィツチング素子 4 Xがオフとなると主回路スィツチング素子 4 uにオン指令を出力し、 主回路 スィツチング素子 4 Xがオンとなると主回路スィツチング素子 4 uにオフ指令 を出力する。
その際に、 両主回路スイッチング素子 4 u、 4 Xをともにオフする短時間の 休止期間を有しており、 主回路スイッチング制御回路 3 0は、 その休止期間中 に主回路スィツチング素子 4 uをオン状態に切り替える。
逆電圧印加回路 7の逆電圧印加スィツチング制御回路 3 1は、 主回路スィッ チング素子 4 uがオフした時点から始まる休止期間中に、 逆電圧印加スィッチ ング素子 1 7をオンさせ逆電圧印加回路 7を動作させる。 そして、 休止期間の 経過後に逆電圧印加スイッチング素子 1 7をオフさせ、 逆電圧印加回路 7の動 作を停止する。 これにより、 主回路に流れる主回路電流の向きに関係なく、 逆 電圧印加回路 7を適切に作動させることができ、 電流の向きを検出する検出器 などが不要となる。
第 1 3図は、 第 6の実施例に係わる電力変換装置における逆電圧印加回路 7 の主要部の回路図である。 直流電圧源 1は、 例えば三相交流電源を整流し平滑 コンデンサ 2にて平滑することで得られる。 直流電圧源 1からは、 正側直流母 線 1 aおよび負側直流母線 1 bが伸び、 正側直流母線 1 aと負側直流母線 1 b との間に、 主回路スイッチング素子 4 u、 4 Xに相当する 2個の MO S F E T が直列接続されている。 これら正側の主回路スィツチング素子 4 uと負側の主 回路スイッチング素子 4 Xの双方には、 それぞれ環流ダイオード 5 u、 5 xが 内在されている。 正側の主回路スィツチング素子 4 uと負側の主回路スィツチ ング素子 4 Xの間からは、 負荷へ接続されている負荷端子 1 1が取り出されて いる。
逆電圧印加回路 7 a、 7 bは主回路スイッチング素子 4 u、 4 Xのドレイン 端子とソース端子との間に接続されている。 すなわち、 環流ダイオード 5 u、 5 Xのカソ一ド端子と環流ダイオード 5 u、 5 Xのァノ一ド端子との間に逆電 圧印加回路 7 a、 7 bが接続されている。
逆電圧印加回路 7 a、 7 bは、 直流電圧源 1より電圧値が低い定電圧直流電 源 8 a、 8 bを有した補助電源 1 2 a、 1 2 bと、 主回路スイッチング素子 4 u、 4 Xより耐圧が低い逆電圧印加スィツチング素子 1 7 a、 1 7 bと、 環流 ダイオード 5 u、 5 Xより逆回復時間が短く高速な補助ダイオード 2 9 a、 2 9 bの直列接続にて構成される。 主回路スイッチング素子 4 u、 4 Xのゲート 端子には、 主回路スィツチング制御回路 3 0からベースドライブ回路 9 a、 9 bを介して主回路スイッチング素子 4 u、 4 Xのゲート駆動信号 g 1 a、 g 1 bが入力される。 また、 逆電圧印加スイッチング素子 1 7 a、 1 7 bのゲート 端子には、 逆電圧印加スイッチング制御回路 3 1からべ一スドライブ回路 1 8 a、 1 8 bを介して逆電圧印加スィツチング素子 1 7のゲート駆動信号 g 2 a、 g 2 bが入力される。
第 1 4図は、 主回路スイッチング制御回路 3 0からのゲート駆動信号 g 1及 び逆電圧印加スィツチング制御回路 3 1からのゲート駆動信号 g 2の説明図で ある。 ゲート駆動信号 g 1 aは正側主回路スィツチング素子 4 uのゲート端子 に入力されるゲ一ト駆動信号、 ゲ一ト駆動信号 g 1 bは負側主回路スィッチン グ素子 4 Xのゲート端子に入力されるゲ一ト駆動信号、 ゲート駆動信号 g 2 b は逆電圧印加スィツチング素子 1 7のゲート端子に入力されるゲート駆動信号 である。
第 1 4図において、 時点 t 1で負側主回路スィツチング素子 4 Xのゲ一ト駆 動信号 g 1 bがオフ指令状態となった後、 正側主回路スィツチング素子 4 uの ゲート駆動信号 g 1 aが時点 t 3でオン指令状態となるまでの間の休止期間 T に、 時点 t 2で負側逆電圧印加スィツチング素子 1 7 bのゲート駆動信号 g 2 bをオン指令状態にし、 休止期間 Tの経過後の時点 t 4でオフ指令状態にする。 また、 図示は省略するが、 正側逆電圧印加スイッチング素子 4 uのゲート駆動 信号 g 2 aについても同様にオンオフのタイミングを与える。
次に、 動作を説明する。 負荷端子 1 1が負側直流母線 1 bに接続されている 状態から、 正側直流母線 1 aに接続されている状態へとスィッチする場合につ いて説明する。 この場合、 まず、 負荷電流が負荷端子 1 1に負荷側から流入時 には、 負側主回路スィツチング素子 4 Xのグート駆動信号 g 1 bがオフ指令状 態にスィッチすると、 その直後に負側主回路スイッチング素子 4 Xがオフとな り、 直ちに負荷電流は、 正側環流ダイォード 5 uを通って正側直流母線 1 aに 流れ込む。
このとき、 負荷端子 1 1の電位状態は、 正側直流母線 1 aに接続されている 状態となっている。 この状態では、 負側主回路スイッチング素子 4 Xのドレイ ン端子、 すなわち負側補助ダイオード 2 9 bのカソード端子の電位も、 正側直 流母線 1 aに接続されている状態となっている。 一方、 負側定電圧直流電圧源 8 bは、 直流電圧源 1より電圧値が低いので負側補助ダイォード 2 9 bには逆 電圧が印加されており、 負側逆電圧印加スィツチング素子 1 Ί bをオン状態に しても、 逆電圧印加回路 7 bには電流は流れない。
この場合、 負側逆電圧印加スィツチング素子 1 7 bをオン状態にするタイミ ングは、 あまり早すぎると、 負側主回路スイッチング素子 4 Xがオフしきれて レ、ないことがあり、 補助電源 1 2 bを短絡することになる。 そうすると、 直流 電圧源 1より電圧値が低レ、ものの余分な損失が発生し好ましいことではない。 そこで、負側逆電圧印加スィツチング素子 1 7をオン状態にするタイミング（第 1 4図の時点 t 2 ) は、 負側主回路スィツチング素子 4 Xが完全にオフした後 のタイミングとする。
次に、 負荷電流が負荷端子 1 1から負荷側へ流出時には、 負側主回路スイツ チング素子 4 Xのゲート駆動信号 g 1 bがオフ指令状態にスィッチしても、 負 側環流ダイオード 5 Xが順方向に電流を流し続ける。 このため、 負荷端子 1 1 0
の電位状態は、 依然として負側直流母線 1 bに接続されたままの状態となって いる。 この状態では、 負側補助ダイォ一ド 2 9 bには逆電圧が印加されておら ず、 負側逆電圧印加スイッチング素子 1 7 bをオン状態にすることで補助電源 1 2 bの低圧直流電圧源 8 bから電流が流れる。
これにより、 逆電圧印加回路 7 bから負側環流ダイォード 5 Xに逆回復電流 を流し込むことにより、負側環流ダイォード 5 Xをオフ状態にできる。その後、 休止期間 Tの経過後、 正側主回路スイッチング素子 4 uがオン状態になり、 初 めて、負荷端子 1 1の電位状態は、正側直流母線 1 aに接続された状態となる。 この場合、 負.側逆電圧印加スィツチング素子 1 Ί bをオン状態にするタイミ ングは、 あまり遅すぎると、 負側環流ダイオード 5 Xに逆回復電流を流し込む ための時間が不足し、 負側環流ダイオード 5 Xが十分逆回復しきれない。 そこ で、 負側逆電圧印加スィツチング素子 1 7 bをオン状態にするタイミングは、 負側環流ダイォード 5 Xが逆電圧印加回路 7 bからの逆回復電流により逆回復 できるに必要な時間を確保できるタイミングとする。
このように、 逆電圧印加スイッチング素子 1 7をオン状態にするタイミング は、 早すぎても遅すぎても問題があり、 これらの兼ね合いを考慮して定める。 また、 これらの兼ね合いによって、 休止期間 Tを多少長めに設定するようにし てもよい。
第 6の実施例によれば、 主回路電流 （負荷電流） の向きに関係なく一律なタ イミングで逆電圧印加回路 7を適切に作動させることができるので、 主回路電 流の向きを検出する検出器などが不要となり、 制御機構を簡略化できる。
(第 7の実施例）
第 1 5図は、 第 2の実施例に係わる電力変換装置における逆電圧印加回路 7 の主要部の回路図である。 この第 7の実施例は、 第 1 3図に示した第 6の実施 例に対し、 補助電源 1 2 a、 1 2 bは、 直流電圧源 1の電圧より低い低電圧直 流電圧電源 8 a、 8 bと、 低電圧直流電圧電源 8 a、 8 bと直列接続され環流 ダイォードの逆回復時に低電圧直流電圧電源 8 a、 8 bに流れる主回路電流を 抑制する電流抑制回路 1 0 a、 1 0 bと、 低電圧直流電圧電源 8 a、 8 bと電 流抑制回路 1 0 a、 1 0 bとの直列回路に並列に接続され高周波域でも內部ィ ンピ一ダンスが低い高周波用コンデンサ 3 2 a、 3 2 bとを設けたものである。 第 1 5図において、 補助電源 1 2 a、 1 2 bは、 直流電圧源 1の電圧の約 1 / 4より低い低圧直流電圧電源 8 a、 8 bと、 電流抑制回路 1 0 a、 1 0 bと しての抵抗器と、 高周波域でも内部インピーダンスが低い高周波用コンデンサ 3 2 a、 3 2 bとを直列接続することによって構成する。
ここで、 高周波用コンデンサ 3 2 a、 3 2 bは、 平滑用の電解コンデンサな どではなく、 セラミックコンデンサやフィルムコンデンサ等の高周波用コンデ ンサを用いる。 また、 電流抑制回路 1 0 a、 1 0 bとしての抵抗器は、 例えば プリント配線基板の銅箔パターンの配線抵抗や銅線や銅板などの配線抵抗を代 用してもよい。 また、 第 6図で示されるような定電流回路に置換えて形成して もよレ、。 第 1 5図の構成で、 高周波用コンデンサ 3 2 a、 3 2 bと逆電圧印加 スィツチング素子 1 7 a、 1 7 bと補助ダイオード 2 9 a、 2 9 bと環流ダイ オード 5 u、 5 Xを結んだ放電経路はできるだけ短く配線し、 ィンダクタンス が少なくなるように構成する。
；のように構成された第 7の実施例において、 高周波域でも内部インピーダ ンスが低い高周波用コンデンサ 3 2 a、 3 2 bを用いたため、 この高周波用コ ンデンサ 3 2 a、 3 2 bからの電荷放電は高速度に実行され、 環流ダイォード 5 u、 5 Xを逆回復する際に流れる電流の立ち上がり時間を短くでき最大電流 も高くなる。 また、 電流抑制回路 1 0 a、 1 0 bの作用とも相乗して、 このよ うなィンパルス状の電流が直接低圧直流電圧電源 8 a、 8 bに流れずに、 より 平均的な波形の電流が低圧直流電圧電源 8 a、 8 bに流れる。
第 6の実施例によれば、 第 6の実施例に効果に加え、 環流ダイオード 5 u、 5 Xを逆回復するに必要な電流を短時間に流すことができ、 休止期間を長くす る必要がないため、休止期間によって生じる電力変換装置の制御品質の劣化（波 形劣化） 等も抑制できる。 また、 環流ダイオード 5 u、 5 Xに逆回復電流を供 給している時間中は、 主回路電流 （負荷電流） も逆電圧印加回路 7中を通るこ とになり、 主回路電流による損失も増えることになるため、 できるだけ速やか に環流ダイオード 5 u、 5 Xの逆回復が完了することが望ましいが、 その要請 も達成できる。 さらに、 低電圧直流電圧電源 8 a、 8 bへの負担も軽減するの で、 低電圧直流電圧電源 8 a、 8 bが低い電流容量の電源で済み、 低電圧直流 電圧電源 8 a、 8 bの内部発熱も軽減される。
(第 8の実施例）
第 1 6図は本発明の第 8の実施例に係わる電力変換装置における逆電圧印加 回路 7の主要部の回路図である。 この第 8の実施例は、 第 6の実施例に対し、 低電圧直流電圧電源 8は、 主回路スィツチング素子 4の駆動用電源として用い るようにしたものである。
第 1 6図において、 主回路スイッチング素子 4のベースドライブ回路 9はゲ —ト駆動用アンプ 2 7とゲート抵抗 1 9とからなり、 ゲート駆動用アンプ 2 7 は低電圧直流電圧電源 8から電力を得てゲート抵抗 1 9を介して、 主回路スィ ツチング素子 4のゲート駆動信号として主回路スィツチング素子 4のゲート端 子に入力する。 第 1 6図では電流抑制回路 1 0として抵抗器を用いた場合を示 している。 また、 主回路スイッチング制御回路 3 0は、 ベースドライブ回路 9 のゲート駆動用アンプ 2 7にオンオフ指令を出力して主回路スイッチング素子 4をオンオフ制御し、 逆電圧印加スィツチング制御回路 3 1は、 ベースドライ ブ回路 1 8を介して逆電圧印加スイッチング素子 1 7にオンオフ指令を出力す る。
第 1 6図の構成では、 電流抑制回路 1 0の電流抑制作用と高周波用コンデン サ 3 2の高周波インピーダンスの低減作用により、 低電圧直流電圧電源 8には、 環流ダイォード 5に逆回復に伴うィンパルス状の電流が流れなくなるため、 環 流ダイォード 5の逆回復時においても低電圧直流電圧電源 8の電圧変動が非常 に少なくなる。
第 8の実施例によれば、第 6の実施例の効果に加え、低圧直流電圧電源 8 a、 8 bの電圧変動が少なくなり安定化するので、 主回路スイッチング素子 4のべ —スドライブ回路 9に電源を供給しても、 環流ダイオード 5の逆回復に際して も電源電圧変動などの悪影響を防止できる。 また、 低電圧直流電圧電源 8とべ ースドライブ回路 9の電源との電源の共有化により、 回路の簡素化を図ること ができる。 (第 9の実施例）
第 1 7図は本発明の第 9の実施例に係わる電力変換装置における逆電圧印加 回路 7の生要部の回路図である。 この第 9の実施例は、 第 6の実施例に対し、 逆電圧印加スイッチング素子 1 7の駆動電源は、 主回路スイッチング素子 4の 駆動電源からブートストラップ回路 3 3で与えられるようにしたものである。 第 1 7図において、 逆電圧印加スイッチング素子 1 7のべ一スドライブ回路 1 8は、 ゲート駆動用アンプ 3 4とゲート抵抗 3 5とから構成され、 低圧直流 電圧電源 8からブートストラップ回路 3 3により電力を得るようにしている。 ブートストラップ回路 3 3は、 ブートストラップダイオード 3 6とブートス ト ラップコンデンサ 3 7とから構成される。
そして、 逆電圧印加スイッチング素子 1 7のベースドライブ回路 1 8は、 逆 電圧印加スイッチング制御回路 3 1からの指令に対して、 ブ一トストラップ回 路 3 3により電力を得て、 逆電圧印加スイッチング素子 1 7のゲート駆動信号 として逆電圧印加スイッチング素子 1 7のゲート端子に出力する。
主回路スイッチング素子 4がオンしている期間、 または環流ダイオード 5が 通電している期間に、 低圧直流電圧電源 8の正極 ブートストラップダイォー ド 3 6—ブートストラップコンデンサ 3 7—補助ダイォード 2 9 ·→主回路スィ ツチング素子 4—低圧直流電圧電源 8の負極の充電ループが形成され、 低圧直 流電圧電源 8からブートストラップコンデンサ 3 7が充電される。 このブ一ト ストラップコンデンサ 3 7に充電された電力を逆電圧印加スイッチング素子 1 7の駆動電源として使用する。
第 9の実施例によれば、 第 6の実施例に効果に加え、 逆電圧印加スィッチン グ素子 1 7のベースドライブ回路 1 8の電源を別の絶縁された電源を用意する ことなく して得ることができ、 回路の簡素化を図ることができる。
(第 1 0の実施例）
第 1 8図は本発明の第 1 0の実施例に係わる電力変換装置における逆電圧印 加回路 7の主要部の回路図である。 この第 1 0の実施例は、 第 6の実施例に対 し、 逆電圧印加スイッチング素子 1 7の駆動信号は、 パルストランス 3 8を介 して供給するようにしたものである。 第 1 8図において、 逆電圧印加スィツチング制御回路 3 1はパルストランス 3 8を介して逆電圧印加スィツチング素子 1 7にゲー卜の駆動信号を与えてい る。 逆電圧印加スィツチング素子ゲート駆動信号 g 2は、 パルス トランス 3 8 によって絶縁しながら逆電圧印加スィツチング素子 1 7のゲートを駆動する。 第 1 0の実施例によれば、 僅か 1個のパルストランス 3 8でゲート駆動信号 を絶縁できるので、 専用のゲート駆動用アンプの電源が不要となる。 従って、 共通な制御電位で他の相のゲート駆動信号と同じ電源で駆動すればよく回路の 簡素化を図ることができる。
(第 1 1の実施例）
第 1 9図は本発明の第 1 1の実施例に係わる電力変換装置における逆電圧印 加回路 7の主要部の回路図である。 この第 6の実施例は、第 6の実施例に対し、 制御回路 3 9から出力される主回路スィツチング素子 4 u、 4 Xに与える駆動 元信号 Gのパルス幅を、 両主回路スイッチング素子 4 u、 4 Xをともにオフす る短時間の休止期間よりも長くするようにしたものである。
制御回路 3 9から発生する主回路スイッチング素子 4 u、 4 Xの駆動元信号 Gは、 通常は P WM波形となっている。 制御回路 3 9は、 その駆動元信号 Gの パルス幅が両主回路スィツチング素子 4 u、 4 Xをともにオフする休止期間よ りも長いものだけを出力する。 これは、 正側主回路スイッチング素子 4 uのゲ ―ト駆動信号 g 1 aのパルス欠損を防止するためである。
第 2 0図 A、 第 2 0図 Bは正側主回路スイッチング素子 4 uのゲート駆動信 号 g 1 aのパルス欠損の説明図である。 第 2 0図 Aに示すように、 正側主回路 スイッチング素子 4 uのゲート駆動信号 g 1 aは、 駆動元信号 Gの立上がり時 間を休止期間 Tだけ遅らせた信号として形成され、 負側主回路スィツチング素 子 4 Xのゲ一ト駆動信号 g 1 bは、 駆動元信号 Gのオンとオフを反転させた波 形の立上がり時間を休止期間だけ遅らせて形成する。
このように形成されるゲート駆動信号 g 1 a、 g i bにおいて、 第 2 0図 B に示すように、 駆動元信号 Gのオン状態の期間が休止期間 Tより短い場合には、 正側主回路スィツチング素子 4 uのゲ一ト駆動信号 g 1 aにはオン状態はなく なりパルス欠損が発生する。 負側逆電圧印加スイッチング素子 1 7 bは、 通常だと、 正側主回路スィッチ ング素子 4 uのオンによって負側補助ダイォ一ド 2 9 bが逆バイアスされるこ とで、 自然に電流が切れる。 しかし、 このようなパルス欠損が発生すると、 正 側ま回路スィツチング素子 4 uがオンしないため、 負側逆電圧印加スィッチン グ素子 4 Xは、 自身の遮断能力によって、 オフすることになり、 負側逆電圧印 加スィツチング素子 4 Xのターンオフ時のスィツチング損失やサージ電圧が增 大してしまい、 結果的に、 逆電圧印加スイッチング素子 1 7 bは、 能力の高い 素子を選定しなければならなくなる。 そこで、 第 1 1の実施例では、 このよう な休止期間よりも狭いパルス幅を出さなくするようにする。
第 1 1の実施例によれば、 第 6の実施例に効果に加え、 制御装置 3 9は休止 期間 Tよりも短いパルス幅の駆動元信号 Gを出力しないので、 正側主回路スィ ツチング素子 4 uのゲート駆動信号 g 1 aのパルス欠損を防止できる。 このた め、 補助ダイオード 2 9 bが逆バイアスされることで、 逆電圧印加スィッチン グ素子 1 7 bの電流は自然に切れ、 結果的に逆電圧印加スィツチング素子 1 7 bは能力の高い素子を選定しなくてもよくなる。
(第 1 2の実施例）
第 2 1図は本発明の第 1 2の実施例に係わる電力変換装置における逆電圧印 加回路 7の主要部の回路図である。 この第 1 1の実施例は、 第 6の実施例に対 し、 この第 1 2の実施例は、 二個一組の主回路スイッチング素子 4 u〜4 w、 4 x〜4 zのうち、 直流電源の負側に接続された方の主回路スィツチング素子 4 x〜4 zのみに逆電圧印加回路 7を備えるようにしたものである。 第 2 1図 では三相ィンバータとして用いる場合の電力変換装置を示している。
第 2 1図において、 直流電圧源 1からは、 正側直流母線 1 aおよび負側直流 母線 1 bが伸び、 正側直流母線 1 aと負側直流母線 1 bとの間に正側主回路ス イッチング素子 4 u〜4 wに I G B Tを適用し、 負側主回路スイッチング素子 4 x〜4 zに MO S F E Tを適用する。
負側主回路スィツチング素子 4 x〜4 zには、 環流ダイォード 5 x〜5 zが 内在されている MO S F E Tを用いるのに対し、 正側主回路スィツチング素子 4 u〜4 wには、 環流ダイォード 5 u〜 5 wが内在していない I G B Tを用い るので、 正側主回路スイッチング素子 4 u〜4 wに、 逆回復時間が短く逆回復 損失の少ない環流ダイオード 5 u〜 5 wを並列に接続する。 従って、 正側主回 路スィツチング素子 4 I！〜 4 wには逆電圧印加回路 7を必要としない。
すなわち、 負側主回路スイッチング秦子 4 x〜4 zには逆電圧印加回路 7 X 〜7 Zが接続されているが、 正側主回路スイッチング素子 4 uには、 逆電圧印 加回路 7は接続されていない。 負側主回路スイッチング素子 4 x〜4 zの逆電 圧印加回路 7 X〜 7 zは、 低電圧直流電圧電源 8が三相分の回路に対し、 共通 に 1個のみ適用されている。 これは、 X相〜 z相の逆電圧印加回路 7の一方の 電源ラインは、 直流電圧源 1の負側直流母線 1 bと共用化できるからである。 第 1 2の実施例によれば、 第 6の実施例の効果に加え、 負側主回路スィッチ ング素子 4 x〜4 zだけに、 逆電圧印加回路 7 x〜7 zを適用したため、 三相 分の回路に対して低電圧直流電圧電源 8を各相毎に用意する必要がなく、 各相 共通に 1個のみで済む。 また、 低電圧直流電圧電源 8が 1個のみで済むため、 回路の簡素化を図ることができる。
(第 1 3の実施例）
第 2 2図は本発明の第 8の実施例に係わる電力変換装置における逆電圧印加 回路 7の主要部の回路図である。 この第 1 3の実施例は、第 6の実施例に対し、 主回路スィツチング素子 4の出力電圧の時間的急変を抑制するように主回路ス ィツチング素子 4の駆動信号の電圧を調整する電圧変化率抑制回路 2 0を設け たものである。
第 2 2図において、 電圧変化率抑制回路 2 0は、 電圧変化率抑制用コンデン サ 2 1と電圧変化率抑制用抵抗器 2 2とを直列接続して構成され、 生回路スィ ツチング素子 4のドレイン端子と主回路スィツチング素子 4のグート端子との 間に接続されている。
環流ダイォ一ド 5の逆回復時には、 逆電圧印加回路 Ίの動作により環流ダイ オード 5が急速にオフする。 そのために、 主回路スイッチング素子 4のドレイ ンーソース間電圧の時間的変化率が大きくなる。 そこで、 主回路スイッチング 素子 4のドレイン電圧が急激に低下し始めると、 電圧変化率抑制回路 2 0の作 用により主回路スイッチング素子 4のゲート電圧を下げ、 結果として、 主スィ ツチング素子のオンの速度を緩和する。
第 1 3の実施例によれば、 第 6の実施例に効果に加え、 主スイッチング素子 4のオンの速度が緩和されるため主回路スィツチング素子 4の電圧変化率が抑 制され、 電磁妨害波 （ノイズ） の発生が抑制される。
(第 1 4の実施例）
第 2 3図は本発明の第 1 4の実施例に係わる電力変換装置における逆電圧印 加回路 7の主要部の回路図である。 この第 1 4の実施例は、 第 6の実施例に対 し、 主回路スィツチング素子 4としてはオン抵抗の低下を優先して設計された MO S F E Tを用い、 主回路スイッチング素子 4にバイポーラ素子 2 3を並列 接続したものである。 このバイポーラ素子 2 3は主回路スィツチング素子 4と ほぼ同時にオンし、 主回路スィツチング素子 4がオフするより幾分早くオフす るものである。
第 2 3図において、 主回路スィツチング素子 4に並列にバイポーラ素子 2 3 を接続する。 ゲート信号遅延回路 2 4は、 主回路スィツチング制御回路 3 0か ら元ゲ一ト駆動信号を受けて主回路スィツチング素子 4へのゲート駆動信号と、 バイポーラ素子 2 3へのベース駆動用信号とに振り分け、 主回路スイッチング 素子 4のゲ一ト駆動信号のオフタイミングをバイポーラ素子 2 3のベース駆動 用信号のオフタイミングより幾分遅らせる。
主回路スイッチング素子 4へのゲート駆動信号は、 ベースドライブ回路 9の グート駆動用アンプ 2 7及びゲ一ト抵抗 1 9を介して主回路スィツチング素子 4に入力される。 同様に、 バイポーラ素子 2 3へのベース駆動用信号は、 ベ一 スドライブ回路 2 5のゲート駆動用アンプ 2 8ゲート抵抗 2 6を介してバイポ —ラ素子 2 3に入力される。
前述したように第 1 1図は、 一般的なパワー MO S F E Tの素子特性のオン 抵抗と逆回復時間との傾向曲線を示している。 同図において、 オン抵抗が小さ くなるように MO S F E Tを設計すると逆回復時間は長くなり、 結果として、 逆回復に起因する損失も大きくなり、 逆に、 オン抵抗が大きくなるように MO S F E Tを設計すると逆回復時間は短くなり、 結果として、 逆回復に起因する 損失も小さくなる傾向を示す。
そこで、 第 1 4の実施例においては、 主回路スイッチング素子 4に用いるパ ワ一 MO S F E Tに、 オン抵抗を優先的に低く設計されたものを適用し、 主回 路スィツチング素子 4とほぼ同時にオンし主回路スィツチング素子 4がオフす るより幾分早くオフするバイポーラ素子 2 3を並列接続する。
これより、 蓄積時間を有するバイポーラ素子 2 3との並列運転が実現できる。 オン時は、 低抵抗のバイポーラ素子 2 3に多くの電流が流れるためオン損失の 低減が図れる。 また、 ターンオフ時には、 バイポーラ素子 2 3のオフタイミン グが幾分早くなるため、 蓄積時間を有するバイポーラ素子 2 3が完全にオフし た後に、 主回路スイッチング素子 4がオフするため、 ターンオフ損失も少なく できる。
第 1 4の実施例によれば、 パワー半導体のチップ面積を少なくして、 かつ、 発生損失を低減することができ、 低コストで高効率な電力変換装置を実現する ことができる。 産業上の利用可能性
本発明によれば、 環流ダイォードの逆回復時に低電圧直流電圧電源に流れる 主回路電流を抑制する電流抑制回路を設けたので、 低電圧直流電圧電源に流れ る主回路電流を抑制でき、 定電圧電源の電流容量を大きくする必要がなくなる。 環流ダイォードの逆回復時に逆電圧印加回路に流れ込む主回路電流は、 逆電 圧印加回路の高周波用コンデンサを流れるので、 環流ダイォードを逆回復する に必要な電流を短時間で流すことができ、 休止期間を長くする必要がない。 そ のため、 休止期間によって生じる電力変換装置の制御品質の劣化 （波形劣化） 等も抑制できる。
更に、 本発明によれば、 主回路電流の向きに関係なく一律なタイミングで、 逆電圧印加回路を適切に作動させることができ、 電流の向きを検出する検出器 などが不要となり、 制御機構を簡略化することができる。

Claims

請求の範囲
1 . (1)直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スィ ツチング素子と、
(2)これら各主回路スィツチング素子に逆並列接続された環流ダイォードと、 (3)これら各環流ダイォードが遮断するにあたって、 前記直流電圧源より小さ な逆電圧を各環流ダイォードに印加する逆電圧印加回路と
を備え、
前記逆電圧印加回路は、
(a)前記直流電圧源より電圧値が低い補助電源と、
(b) (i)前記環流ダイォ一ドの逆回復時にオンし前記主回路スィツチング素 子より耐圧が低い逆電圧印加スィツチング素子と、
(i i)前記環流ダイォードより逆回復時間が短く高速なネ 助ダイォードと 力 なる直列回路にて構成される、.
前記補助電源は、
(i)直流電圧源の電圧より低い低電圧直流電圧電源と、
(i i)前記低電圧直流電圧電源と直列接続され前記環流ダイォードの逆回 復時に前記低電圧直流電圧電源に流れる生回路電流を抑制する電流抑制回路と、
(i i i)前記低電圧直流電圧電源と前記電流抑制回路との直列回路に並列 に接続され高周波域でも内部ィンピーダンスが低い高周波用コンデンサと を備える電力変換装置。
2 . (1)直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スィ ツチング素子と、
(2)これら各主回路スィツチング素子に逆並列接続された環流ダイォードと、
(3)これら各環流ダイォードが遮断するにあたって、 前記直流電圧源より小さ な逆電圧を各環流ダイォードに印加する逆電圧印加回路と
を備え、
前記逆電圧印加回路は、 (a)前記直流電圧源より電圧値が低い補助電源と、
(b) (i)前記環流ダイォードの逆回復時にオンし前記主回路スィツチング素 子より耐圧が低い逆電圧印加スィツチング素子と、
(i i)前記環流ダイォードより逆回復時間が短く高速な補助ダイォ一ドと からなる直列回路にて構成される、
(4)前記二個一組の主回路スィツチング素子を互いにオン状態とオフ状態と を切替える際に両主回路スィツチング素子をともにオフする短時間の休止期間 を有して前記主回路スィツチング素子を切り替える主回路スィツチング制御回 路と、
(5)前記主回路スィツチング素子がオフした時点から始まる休止期間中に前 記逆電圧印加スイッチング素子をオンさせ前記休止期間の経過後にオフさせる 逆電圧印加スィツチング制御回路と
を備える電力変換装置。 3 . 前記低電圧直流電圧電源は、 前記主回路スイッチング素子の駆動用電源と して用いる請求項 1記載の電力変換装置。
4 . 二個一組の主回路スイッチング素子のうち、 直流電源の負側に接続された 方の主回路スイッチング素子のみに前記逆電圧印加回路を備える請求項 1また は 3記載の電力変換装置。
5 . 前記主回路スィツチング素子の出力電圧の時間的急変を抑制するように前 記主回路スィッチング素子の駆動信号の電圧を調整する電圧変化率抑制回路を 設ける請求項 1または 3記載の電力変換装置。
6 . 主回路スイッチング素子は、 オン抵抗の低下を優先して設計された MO S F E Tを用い、 前記主回路スィツチング素子とほぼ同時にオンし前記主回路ス ィツチング素子がオフするより幾分早くオフするバイポーラ素子を前記主回路 スィツチング素子に並列接続する請求項 1または 3記載の電力変換装置。
7 . 前記補助電源は、
直流電圧源の電圧より低レ、低電圧直流電圧電源と、
前記低電圧直流電圧電源と直列接続され前記環流ダイォードの逆回復時に前 記低電圧直流電圧電源に流れる主回路電流を抑制する電流抑制回路と、 前記低電圧直流電圧電源と前記電流抑制回路との直列回路に並列に接続され 高周波域でも内部インピーダンスが低い高周波用コンデンサと
を備える請求項 2記載の電力変換装置。
8 . 前記低電圧直流電圧電源は、 前記主回路スイッチング素子の駆動用電源と して用いる請求項 2または 7記載の電力変換装置。
9 . 前記逆電圧印加スイッチング素子の駆動電源は、 前記主回路スイッチング 素子の駆動電源からブートストラップ回路で与えられる請求項 2または 7記載 の電力変換装置。
1 0 . 前記逆電圧印加スイッチング素子の駆動信号は、 パルストランスを介し て供給することを特徴とする請求項 2または 7記載の電力変換装置。
1 1 . 前記主回路スイッチング素子に与える駆動元信号のパルス幅を前記休止 期間よりも長くする請求項 2または 7記載の電力変換装置。
1 2 . 前記二個一組の主回路スイッチング素子のうち、 直流電源の負側に接続 された方の主回路スィツチング素子のみに前記逆電圧印加回路を備える請求項 2または 7記載の電力変換装置。
1 3 . 前記主回路スイッチング素子の出力電圧の時間的急変を抑制するように 前記主回路スィツチング素子の駆動信号の電圧を調整する電圧変化率抑制回路 を設ける請求項 2または 7記載の電力変換装置。
1 4. 前記主回路スイッチング素子は、 オン抵抗の低下を優先して設計された MOS FETを用い、 前記主回路スィツチング素子とほぼ同時にオンし前記主 回路スィツチング素子がオフするより幾分早くオフするバイポーラ素子を前記 主回路スィツチング素子に並列接続する請求項 2または 7記載の電力変換装置。
PCT/JP2005/021320 2004-11-15 2005-11-15 電力変換装置 WO2006052032A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/719,359 US7724556B2 (en) 2004-11-15 2005-11-15 Power converter
EP05806591.3A EP1814216B1 (en) 2004-11-15 2005-11-15 Power converter

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004330069A JP4212546B2 (ja) 2004-11-15 2004-11-15 電力変換装置
JP2004330070A JP4204534B2 (ja) 2004-11-15 2004-11-15 電力変換装置
JP2004-330069 2004-11-15
JP2004-330070 2004-11-15

Publications (1)

Publication Number Publication Date
WO2006052032A1 true WO2006052032A1 (ja) 2006-05-18

Family

ID=36336684

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/021320 WO2006052032A1 (ja) 2004-11-15 2005-11-15 電力変換装置

Country Status (5)

Country Link
US (1) US7724556B2 (ja)
EP (1) EP1814216B1 (ja)
KR (1) KR100936427B1 (ja)
TW (1) TW200631296A (ja)
WO (1) WO2006052032A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007252055A (ja) * 2006-03-15 2007-09-27 Toshiba Corp 電力変換装置
WO2020070850A1 (ja) * 2018-10-04 2020-04-09 日立ジョンソンコントロールズ空調株式会社 電力変換回路および空気調和機

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920396B2 (en) 2007-07-13 2011-04-05 National Semiconductor Corporation Synchronous rectifier and controller for inductive coupling
KR101379157B1 (ko) * 2009-08-26 2014-03-28 파나소닉 주식회사 부하 제어 장치
US8279619B2 (en) * 2010-03-25 2012-10-02 Hewlett-Packard Development Company, L.P. Point of load (POL) power supply systems with replacement module
ITTO20100822A1 (it) * 2010-10-06 2012-04-07 Et99 S R L Celle di commutazione a transistori mosfet di potenza
JP2012170269A (ja) * 2011-02-15 2012-09-06 Toshiba Corp 半導体装置
JP5571013B2 (ja) 2011-02-15 2014-08-13 株式会社東芝 半導体スイッチ、及び電力変換装置
ITTO20110280A1 (it) * 2011-03-29 2012-09-30 Et99 S R L Celle di commutazione a transistori mosfet di potenza
TWI426690B (zh) * 2011-05-06 2014-02-11 Univ Nat Taiwan 電源轉換切換電路
JP5932269B2 (ja) * 2011-09-08 2016-06-08 株式会社東芝 パワー半導体モジュール及びパワー半導体モジュールの駆動方法
JP5639978B2 (ja) * 2011-09-27 2014-12-10 日立オートモティブシステムズ株式会社 自動車用電力変換制御装置
JP5838977B2 (ja) 2013-01-21 2016-01-06 株式会社デンソー 交流直流変換回路
US10084310B1 (en) * 2016-02-08 2018-09-25 National Technology & Engineering Solutions Of Sandia, Llc Low-inductance direct current power bus
JP6619312B2 (ja) * 2016-09-16 2019-12-11 株式会社東芝 電力変換装置
CN108990220A (zh) * 2018-09-19 2018-12-11 矽力杰半导体技术(杭州)有限公司 一种led驱动电路
WO2020090068A1 (ja) * 2018-10-31 2020-05-07 日立ジョンソンコントロールズ空調株式会社 電力変換装置、及び、これを備える空気調和機
JP2021061703A (ja) * 2019-10-08 2021-04-15 シャープ株式会社 補助電源回路、電源装置、および電源回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327585A (ja) * 1997-05-23 1998-12-08 Toshiba Corp 電力変換装置
JP2003235240A (ja) * 2001-12-06 2003-08-22 Denso Corp 還流ダイオードおよび負荷駆動回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414479A (en) * 1981-07-14 1983-11-08 General Electric Company Low dissipation snubber for switching power transistors
CH653495A5 (fr) * 1983-07-05 1985-12-31 Cerac Inst Sa Circuit de commande d'un convertisseur statique.
JPS61237513A (ja) * 1985-04-12 1986-10-22 Mitsubishi Electric Corp 電界効果型トランジスタの駆動回路
US5025360A (en) * 1989-12-20 1991-06-18 Sundstrand Corporation Inverter switch with parallel free-wheel diodes
US5450306A (en) * 1992-12-07 1995-09-12 Square D Company Closed loop pulse width modulator inverter with volt-seconds feedback control
TW301081B (ja) * 1995-08-02 1997-03-21 Hitachi Ltd
DE19781759T1 (de) * 1997-03-18 1999-05-12 Mitsubishi Electric Corp Stromrichtereinrichtung
EP2317637B1 (en) * 2001-10-19 2012-09-12 STMicroelectronics Srl Circuit device for driving an AC electric load

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327585A (ja) * 1997-05-23 1998-12-08 Toshiba Corp 電力変換装置
JP2003235240A (ja) * 2001-12-06 2003-08-22 Denso Corp 還流ダイオードおよび負荷駆動回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1814216A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007252055A (ja) * 2006-03-15 2007-09-27 Toshiba Corp 電力変換装置
WO2007108263A1 (ja) * 2006-03-15 2007-09-27 Kabushiki Kaisha Toshiba 電力変換装置
US7872888B2 (en) 2006-03-15 2011-01-18 Kabushiki Kaisha Toshiba Electric power conversion system
WO2020070850A1 (ja) * 2018-10-04 2020-04-09 日立ジョンソンコントロールズ空調株式会社 電力変換回路および空気調和機

Also Published As

Publication number Publication date
TWI311850B (ja) 2009-07-01
US7724556B2 (en) 2010-05-25
EP1814216A1 (en) 2007-08-01
TW200631296A (en) 2006-09-01
KR100936427B1 (ko) 2010-01-12
EP1814216A4 (en) 2011-04-20
KR20070064654A (ko) 2007-06-21
EP1814216B1 (en) 2018-09-05
US20080253158A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
WO2006052032A1 (ja) 電力変換装置
JP6735900B2 (ja) 半導体装置、および、電力変換システム
Wittig et al. Analysis and comparison of turn-off active gate control methods for low-voltage power MOSFETs with high current ratings
JP5260957B2 (ja) 電力変換装置
JP3812353B2 (ja) 半導体電力変換装置
JP2003052178A (ja) ３レベルインバータ装置
JP6822907B2 (ja) 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
JP5752234B2 (ja) 電力変換装置
JP4204534B2 (ja) 電力変換装置
IL95438A (en) Switching circuit
JP2009011013A (ja) 電力変換装置
JP4212546B2 (ja) 電力変換装置
US8106635B2 (en) Power converter
WO2015111154A1 (ja) スイッチング回路、インバータ回路、及びモータ制御装置
KR20190007024A (ko) 구동 장치
CN113056864A (zh) 电力转换装置
JP2004032937A (ja) 同期整流用ｍｏｓｆｅｔの制御回路
JP2009240027A (ja) 半導体スイッチング装置及びその使用方法
JP5298557B2 (ja) 電圧駆動型半導体素子のゲート駆動装置
JP2005328668A (ja) 自己消弧形半導体素子の駆動回路
JP3696211B2 (ja) パワースイッチング装置
JP3744498B2 (ja) 電力変換装置及びこれを用いた電機システム
WO2023062745A1 (ja) 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置
US11005359B2 (en) Electric power converter with snubber circuit
WO2022244361A1 (ja) ゲート駆動回路、電力変換装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005806591

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200580035625.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020077009960

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005806591

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11719359

Country of ref document: US