WO2006041161A1 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
WO2006041161A1
WO2006041161A1 PCT/JP2005/018972 JP2005018972W WO2006041161A1 WO 2006041161 A1 WO2006041161 A1 WO 2006041161A1 JP 2005018972 W JP2005018972 W JP 2005018972W WO 2006041161 A1 WO2006041161 A1 WO 2006041161A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
bump
metal foil
opening
insulating layer
Prior art date
Application number
PCT/JP2005/018972
Other languages
English (en)
French (fr)
Inventor
Hitoshi Motoyoshi
Takaharu Okubo
Kenjiro Kanno
Original Assignee
Sony Chemical & Information Device Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical & Information Device Corporation filed Critical Sony Chemical & Information Device Corporation
Priority to JP2006540985A priority Critical patent/JPWO2006041161A1/ja
Publication of WO2006041161A1 publication Critical patent/WO2006041161A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls

Definitions

  • the present invention relates to a wiring board that performs interlayer connection with bumps and a method for manufacturing the same, and more particularly to a multilayer wiring board having two or more wiring layers.
  • the present invention relates to a novel wiring board in which a conductor layer formed on a bump is composed of a copper foil and a plating layer, and ensures reliability of connection and bonding, and a method for manufacturing the same.
  • the invention described in Patent Document 1 relates to a selective etching method and a selective etching apparatus for bump formation.
  • a multilayer wiring circuit board manufacturing technique one of the main copper layers for bump formation is used.
  • a multilayer circuit board is formed by forming an etching noria layer on the surface and using a wiring circuit board forming member having a copper foil for forming a conductor circuit on the main surface of the etching barrier layer as a base and processing it appropriately.
  • a technique for obtaining the above is disclosed.
  • the copper layer of the wiring circuit board forming member is selectively etched to form bumps for interlayer connection, and the bumps are filled with an insulating layer. Insulate between.
  • a copper foil for forming a conductor circuit is formed on the upper surface of the insulating layer and bumps.
  • a wiring film is formed by selectively etching the upper and lower copper foils. As a result, a multilayer wiring board having upper and lower wiring films and having the wiring films connected by bumps is formed.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-129259 Disclosure of the invention
  • the copper foil and the bump are electrically connected by molding thermocompression bonding, so that the connection reliability is low.
  • a copper foil for forming a conductor circuit is formed on the insulating layer and the upper surface of the bump after the bump is formed.
  • the copper foil is bonded to the insulating layer by thermocompression bonding.
  • the copper foil and the insulating layer are bonded by a so-called anchor effect by the resin constituting the insulating layer entering the fine irregularities on the surface of the copper foil.
  • the copper foil and the front end surface of the bump are simply in contact with each other, and there are many problems in terms of connection reliability, such as a connection failure caused by a slight external force with weak bonding force.
  • connection reliability between the copper foil and the bump is low, and the insulating material (resin material) that can be used for the insulating layer in order to ensure the reliability is greatly restricted. Then, he also has a defect.
  • the thickness of the insulating layer is limited to 60 m or less, and the insulating material used also has a high glass transition point and a low linear expansion coefficient. Having limited to insulating materials. These restrictions are not preferable, because they lead to restrictions on the design of multilayer wiring boards and increased manufacturing costs!
  • the present invention has been proposed in view of such a conventional situation, and can sufficiently ensure the connection reliability between the wiring layer (conductor layer) and the bump, and also has a restriction on the insulating layer.
  • the purpose is to provide a wiring board with a small amount of metal, and further to provide a manufacturing method thereof.
  • the present invention includes a wiring layer disposed on one side of an insulating layer, and a bump disposed inside the insulating layer and electrically connected to the wiring layer.
  • the wiring layer includes: a patterned metal foil; an opening formed on the metal foil, with a front end surface of the bump exposed on a bottom surface; and the metal foil and the front end surface of the bump.
  • It is a wiring board having a close contact layer and a metal layer for electrically connecting the metal foil and the bump.
  • the present invention is the wiring board in which another wiring layer is disposed on the opposite surface of the insulating layer, and the wiring layers located on both surfaces of the insulating layer are electrically connected by the bumps.
  • the present invention is the wiring board, wherein the adhesive layer has a connection layer formed by an electrolytic plating method.
  • the present invention is the wiring board in which a concave portion is formed on the tip end surface of the bump, and the adhesive layer is in close contact with the concave portion.
  • the insulating layer around the bump is exposed at the bottom surface of the opening, and the adhesive layer is in close contact with the insulating layer at the bottom surface of the opening.
  • the adhesive layer is formed by electrolyzing the tip surface of the bump, the wiring layer, a base conductive layer in close contact with the insulating layer on the bottom surface of the opening, and the base conductive layer. It is a wiring substrate having a connection layer grown by a method.
  • the metal foil has a thickness of 5 m or more and 10 m or less
  • the adhesion layer has a thickness of 10 ⁇ m or more and 15 ⁇ m or less.
  • the present invention provides a step of attaching a metal foil having an opening on an insulating layer having a bump with an exposed end surface exposed therein so that the end surface of the bump is exposed on the bottom surface of the opening; Production of a wiring board having a step of growing a connection layer on the tip surface of the bump and the metal foil by an electrolytic plating method, and patterning the connection layer and the metal foil to form a wiring layer Is the method.
  • the present invention is a method for manufacturing a wiring board in which a connection conductive layer is grown after a base conductive layer is grown at least on the bottom surface of the opening by an electroless plating method.
  • the present invention is the method for manufacturing a wiring board, wherein the insulating layer is exposed on a bottom surface of the opening, and the base conductive layer is formed on at least the insulating layer on the bottom surface of the opening.
  • the present invention also includes a step of attaching a metal foil on an insulating layer having a bump inside, and a step of forming an opening at a position on the bump of the metal foil to expose a front end surface of the bump. And a step of growing a connection layer on the front end surface of the bump and the metal foil by an electroplating method, and a step of patterning the connection layer and the metal foil to form a wiring layer.
  • the present invention is the method for manufacturing a wiring board, wherein the insulating layer is exposed on a bottom surface of the opening, and the base conductive layer is formed on at least the insulating layer on the bottom surface of the opening.
  • a major feature of the wiring board of the present invention is that the conductor layer connected to the bump is composed of a metal foil and a plating layer.
  • the metal foil is formed to ensure bonding strength with respect to the insulating layer, and as described above, the resin constituting the insulating layer enters the fine irregularities on the surface of the metal foil, so that the insulating layer is formed by a so-called anchor effect. Are firmly bonded to each other.
  • an opening is formed in the metal foil corresponding to the bump, and the adhesive layer is formed in contact with the tip end surface of the bump in the opening.
  • the plated layer is in a state of being firmly bonded to the front end surface of the bump by so-called metal bonding, so that the electrical connection between the bump and the plated layer is sufficiently ensured, and connection reliability is ensured.
  • the conductor layer may be composed of only the adhesive layer. In this case, it is difficult to ensure adhesion to the insulating layer.
  • the surface of the insulating layer may be roughened to form irregularities, and the adhesive layer may enter here, but the surface roughness of the insulating layer should be appropriate. It is difficult to control the thickness of the plating layer, and even if appropriate irregularities are formed, the plating layer does not penetrate sufficiently, and in reality it is difficult to ensure sufficient adhesion.
  • the insulating layer is limited to a resin material with good adhesion to adhesion
  • the plating layer is limited to plating with good adhesion to the resin material to improve the adhesion between the insulating layer and the plating layer.
  • the conductor layer connected to the bump is composed of the metal foil and the adhesive layer, and the adhesion to the insulating layer is ensured by the metal foil, so that the electrical contact with the bump is achieved. Connection is ensured by a mating layer. Therefore, both electrical connection reliability and mechanical connection reliability are compatible, and restrictions on the materials used and an increase in manufacturing costs are avoided.
  • the present invention electrical connection reliability between the wiring layer (conductor layer) and the bump can be sufficiently ensured, and at the same time, the mechanical connection strength between the insulating layer and the conductor layer is sufficient. It is possible to secure. Therefore, according to the present invention, it is possible to provide a highly reliable wiring board. Further, in the present invention, a resin material, an eyeglass used for an insulating layer or an adhesive layer. Since there are few restrictions on the wiring material, etc., the material design of the wiring board can be facilitated, and the increase in manufacturing cost can be suppressed.
  • FIG. 1 shows a manufacturing process of the first embodiment
  • (a) is a cross-sectional view showing a clad material
  • (b) is a cross-sectional view showing a bump forming step
  • (c) is an insulating layer.
  • (D) is a sectional view showing a metal foil laminating step
  • (e) a sectional view showing a fitting resist layer forming step
  • (f) a sectional view showing a fitting layer forming step
  • (d) g) is a cross-sectional view showing a fitting resist layer peeling step
  • (h) is a cross-sectional view showing a conductor layer patterning step.
  • FIG. 2 shows the manufacturing process of the second embodiment, wherein (a) is a cross-sectional view showing a metal foil bonding step, (b) is a cross-sectional view showing an opening forming step, and (c) fitting. Cross-sectional view showing the resist layer forming process, (d) Cross-sectional view showing the fitting layer forming step, (e) Cross-sectional view showing the fitting resist layer peeling step, (f) showing the conductor layer patterning step It is sectional drawing.
  • FIG. 3 A manufacturing process of a modified example, showing steps after the steps of FIGS. 1 (a) to (: c), (a) is a cross-sectional view showing a metal foil bonding step, and (b) fits. Cross-sectional view showing an adhesive resist layer forming process, (c) a cross-sectional view showing a base adhesive layer forming process, (d) a sectional view showing an adhesive layer forming process, and (e) an adhesive resist layer peeling process. Sectional view (f) is a sectional view showing the conductor layer patterning process.
  • FIG. 4 is a cross-sectional view of a wiring board in which a base conductive layer is formed on the bottom surface of a large-diameter opening by an electroless plating method, and a connection layer is grown thereon by an electrolytic plating method.
  • Each embodiment is a multilayer wiring board in which wiring layers are formed on both surfaces of an insulating layer.
  • the present invention is not limited to this, for example, bumps may connect the wiring layer and other conductors.
  • a structure in which insulating layers and wiring layers are alternately stacked may be employed.
  • This embodiment is an example of a manufacturing process in which openings are formed in advance in a metal foil constituting a conductor layer, and a wiring board manufactured thereby.
  • a bump metal foil 1 for forming a bump, an etching barrier layer 2 made of Ni, and a first wiring layer are formed.
  • a clad material formed by laminating the first metal foil 3 is prepared.
  • the etching barrier layer 2 is a material having etching selectivity with respect to the bump metal foil 1 and serving as an etching stopper when the bump metal foil 1 is etched. Etchants that etch will not etch or have a slow etch rate.
  • the etching barrier layer 2 has conductivity, and the bump metal foil 1 and the first metal foil 3 are electrically connected via the etching noor layer 2. Accordingly, the first wiring layer 14 and the bump 4 described later are electrically connected via the etching barrier layer 2.
  • the first metal foil 3 is formed by etching the bump metal foil 1 and the etching barrier layer 2 before the force patterning that is finally formed into a wiring layer by patterning. It also functions as a support for supporting the bumps.
  • the bump metal foil 1 is etched to form bumps 4.
  • the bump metal foil 1 is etched with an acidic etchant. It is preferable to carry out in combination with etching with an alkaline etching solution. That is, after forming a resist film (not shown) as a mask on the bump metal foil 1.
  • Etching force of 1 Etching depth by this acidic etching solution is smaller than the thickness of the bump metal foil 1 and is performed within a range where the etching barrier layer 2 is not exposed.
  • the remaining portion of the bump metal foil 1 is etched with an alkaline etching solution (eg, ammonium hydroxide).
  • an alkaline etching solution eg, ammonium hydroxide.
  • the alkaline etching solution hardly invades Ni constituting the etching noble layer 2. Therefore, the etching barrier layer 2 functions as a stopper for etching with the alkaline etching solution.
  • the pH of the alkaline etching solution is preferably 8.0 or less.
  • the etching barrier layer 2 can also be removed. In this case, only the Ni that is the etching barrier layer 2 is removed by etching, and the first metal foil 3 therebelow is removed. Use almost no erosion! / ⁇ etchant.
  • the insulating layer 5 is formed so as to fill the gaps between the bumps 4, and after the formation of the insulating layer 5, the front end surfaces 4a of the bumps 4 are exposed. For example, polishing the surface
  • the insulating layer 5 can be formed, for example, by applying a resin material such as polyimide, or by thermocompression bonding of a resin film.
  • a resin material such as polyimide
  • thermocompression bonding of a resin film any material can be selected according to the characteristics and the like, in particular, it is not necessary to consider the adhesion to the galling, glass transition point, linear expansion coefficient and the like. Also, its thickness is not limited.
  • a second metal foil 6 to be a second wiring layer is bonded onto the tip of the bump 4 by a technique such as thermocompression bonding.
  • openings 7 are formed in advance in the second metal foil 6 corresponding to the positions of the bumps 4.
  • the opening 7 of the second metal foil 6 can be formed by various methods.
  • mechanical drilling such as drilling, laser drilling force, etching It can be formed by drilling or the like.
  • the size of the opening 7 is substantially the same as the size of the front end surface 4a of the bump 4.
  • the size of the opening 7 is set to the bump 4 Preferred to set larger than the size of.
  • the opening 7 needs to have a certain size.
  • the size of the opening 7 may be determined in consideration of the above matters according to the design of the wiring board.
  • the diameter of the front end surface 4a of the bump 4 is about 50 ⁇ m, and therefore the diameter of the opening 7 is preferably set to about 80 ⁇ m or more and 120 ⁇ m or less.
  • an alignment marker such as an alignment hole is formed in the second metal foil 6 or the insulating layer 5 so that they are accurately aligned with each other. It is preferable to paste them together.
  • the surface of the second metal foil 6 can be designed with an emphasis on adhesion to the insulating layer 5 without considering the electrical connection with the bumps 4. For example, if the surface of the second metal foil 6 on the side in contact with the insulating layer 4 is made rough and fine irregularities are formed, the resin material constituting the insulating layer 4 enters here, and the anchor effect causes Mechanical connection strength is ensured. Alternatively, an oxide film may be formed on the surface of the second metal foil 6 in contact with the insulating layer 4 in consideration of adhesion to the insulating layer 4. Further, the thickness of the second metal foil 6 is compensated by a later-described adhesive layer, and therefore may be about 5 ⁇ m to 10 ⁇ m.
  • a plating resist layer 8 is formed so as to cover the entire surface of the bump metal foil 1 on the back surface side.
  • the plating resist layer 8 is formed so that a plating layer is not formed on the bump metal foil 1.
  • the bump metal foil 1 is used to compensate for the thin bump metal foil 1.
  • this adhesive resist layer 8 need not be formed.
  • connection layer 9 is formed.
  • the connection layer 9 is formed on the entire surface where the second metal foil 6 is bonded, including the inside of the opening 7. Since the connection layer 9 is formed on the second metal foil 6 and the bumps 4, it can be composed of a plated metal layer grown by electrolytic plating.
  • the thickness of the connection layer 9 formed by the electroplating method is about 10 m to 15 m, whereby the thickness of the entire conductor layer combined with the thickness of the second metal foil 6 is obtained. Can be about 20 m.
  • connection layer 9 After the formation of the connection layer 9, as shown in Fig. 1 (g), the plating resist layer 8 formed on the back side is peeled off, and as shown in Fig. 1 (h), the conductive layers on both the front and back sides are formed.
  • the second metal foil 6 and the connection layer 9 and the first metal foil 3) are patterned according to the desired wiring pattern to form the first wiring layer 14 from the first metal foil 3.
  • a second wiring layer 15 is formed from the second metal foil 6.
  • the second wiring layer 15 includes a patterned second metal foil 6 and a connection layer 9 on the surface thereof.
  • the patterning can be performed by ordinary phytolitho technology and etching technology.
  • both the tip surface 4a of the bump 4 and the connection layer 9 and between the same connection layer 9 and the second metal foil 6 are strengthened by metal bonding.
  • the bumps 4 and the second metal foil 6 constituting the second wiring film 15 are connected by the connection layer 9. Thereby, electrical connection reliability is sufficiently ensured.
  • the second metal foil 6 and the insulating layer 5 are bonded with sufficient mechanical strength and good adhesion.
  • the insulating layer 5 is exposed around the front end surface 4a of the bump 4, and the electrolytic plating does not grow in that portion.
  • the metal foil 6 is no longer electrically connected.
  • a second metal foil 6 having a large opening 7 is pasted and a plating resist layer 8 is pasted on the surface of the first metal foil 3 on the back surface (Fig.
  • a base conductive layer 10 is formed on the surface of the insulating layer 5 exposed around the tip surface 4a of the bump 4 by an electroless plating method (FIG. (C)).
  • the base conductive layer 10 also grows on the surface of the second metal foil 6 and the tip surface 4 a of the bump 4.
  • the force underlying conductive layer 10 that also grows on the surface of the plating resist layer 8 needs to be formed on at least the surface of the insulating layer 5.
  • the underlying conductive layer 10 is preferably in contact with the second metal foil 6.
  • connection layer 9 grows on the surface of the base conductive layer 10 on the second metal foil 6 side by the electrolytic plating method ((d) in the figure) ).
  • the plating layer in this example has a two-layer structure of the base conductive layer 10 and the connection layer 9.
  • the plating resist layer 8 is peeled off (FIG. (E)) and the base conductive layer 10 and the connection layer 9 are put together to pattern the second metal foil 6 in the same manner as described above.
  • a wiring substrate 12 is obtained in which the second wiring layer 16 and the bump 4, which are composed of the base conductive layer 10 and the connection layer 9, are electrically connected to each other by the base conductive layer 10 and the connection layer 9.
  • connection layer 9 is in close contact with the tip 4a of the bump 4, the second metal foil 6 surface, and the portion constituting the inner peripheral surface of the opening 7, and the electrical and mechanical 1S
  • the underlying conductive layer 10 is mechanically and electrically connected to the tip surface 4a of the bump 4, the surface of the second metal foil 6, and the inner peripheral surface of the opening 7.
  • the connection layer 9 is formed on the lower conductive layer 10, and the electrical conductivity and strength are improved, and the connection is ensured.
  • the underlying conductive layer 10 can be formed not only by an electroless plating method but also by a dry plating method such as a sputtering method or a vapor deposition method.
  • the present embodiment is an example of a manufacturing process in the case where an opening is formed after a metal foil constituting a conductor layer is previously bonded onto an insulating layer, and a wiring board manufactured thereby.
  • the formation of the bump and the insulating layer is the same as the process of the first embodiment, and the invention is omitted here.
  • second metal foil 6 is bonded together. At this time, no opening is formed in the second metal foil 6, and therefore, the second metal foil 6 can be bonded without special positioning.
  • openings 7 are formed in the second metal foil 6 corresponding to the positions where the bumps 4 are formed.
  • the opening 7 can be formed by using the same technique as described in the first embodiment. However, in the case of this embodiment, mechanical drilling such as drilling is difficult.
  • the opening 7 is formed by a drilling force by etching or a drilling force by etching.
  • a drilling force by etching it is necessary to perform a drilling process corresponding to the position of the bump 4, and a force for drilling while aligning with respect to some reference, for example, a drilling force by etching.
  • drilling is performed by patterning based on the bump 4 formation pattern.
  • connection layer 9 is formed.
  • the manufacturing process after the opening 7 is formed is the same as in the first embodiment. That is, as shown in FIG. 2 (c), after forming the plating resist layer 8 covering the entire surface of the bump metal foil 1 on the back side, the connection layer 9 is formed as shown in FIG. 2 (d). To do.
  • the connection layer 9 is formed on the entire surface where the second metal foil 6 is bonded, including the inside of the opening 7 (inside the recess 4b of the bump 4).
  • the plating resist layer 8 formed on the back side is peeled off as shown in FIG.
  • the conductor layer consisting of the metal foil 6 and the connection layer 9 and the first metal foil 3) are patterned according to the desired wiring pattern, and the first metal foil 3 to the first wiring layer. 14 is formed, and the second wiring layer 15 is formed from the second metal foil 6.
  • the second wiring layer 15 includes a second metal foil 6 that has been turned and a connection layer 9 on the surface thereof.
  • connection layer 9 and the second metal foil 6 that are the same between the tip surface 4a of the bump 4 and the connection layer 9 are firmly bonded by metal bonding. Therefore, sufficient electrical connection reliability is ensured.
  • connection reliability will be further improved.
  • the second metal foil 6 and the insulating layer 5 are bonded with sufficient mechanical strength and good adhesion, even in the wiring board of this embodiment, electrical connection reliability and mechanical Connection reliability is achieved and a highly reliable wiring board is realized in all aspects.
  • connection layer 9 that connects the second metal foil 6 and the bump 4 is at least on the tip of the bump 4 and the surface of the second metal foil 6 that forms the inner side surface of the opening 7.
  • the bumps 4 need not be formed on the surface of the second metal foil 6 outside the opening 7.
  • the connection layer 9 is grown to the extent that the opening 7 is filled, the electrical connection is more reliable, and when the opening 7 is filled, the second wiring layer 16 is patterned. Convenient when going to Jung.
  • Metal foils are suitable for the first and second metal foils 3 and 6 and the bump metal foil 1, but the present invention is not limited thereto, and various other types of copper alloy foils may be used. Metal or conductive material films can be used. The first metal foil 3 and the second metal foil 6 are different materials.
  • the insulating layer 5 is a flexible material, and the wiring boards 11 to 13 of the present invention are It has flexibility and can be bent, but the present invention is not limited thereto.
  • the insulating layer 5 may be a material that is not tightly foldable. Also, it may be a multi-layer structure, or it may be a laminate of a material that is rigid and flexible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

 導体層とバンプとの電気的な接続信頼性を十分確保し、絶縁層と導体層との機械的な接続強度も十分に確保する。  層間接続のためのバンプ4が埋め込まれた絶縁層5上に導体層が形成され、この導体層とバンプ4とが電気的に接続されている。導体層は、バンプ4の形成位置に対応して開口部7が形成された第2の金属箔6と、第2の金属箔6の開口部7に臨むバンプ4の先端面4aと接して形成される接続層9とにより構成される。作製に際しては、予め開口部7を形成した第2の金属箔6をバンプ4が埋め込まれた絶縁層5上に貼り合わせ、めっき層を形成する。あるいは、第2の金属箔6をバンプ4が埋め込まれた絶縁層5上に貼り合わせた後、開口部7を形成し、接続層9を形成する。

Description

明 細 書
配線基板及びその製造方法
技術分野
[0001] 本発明は、バンプにより層間接続を行う配線基板及びその製造方法に関するもの であり、特に、配線層を二層以上有する多層配線基板に関する。
また、本発明は、バンプ上に形成される導体層を銅箔とめっき層とから構成し、接 続や接合の信頼性を確保した新規な配線基板及びその製造方法に関する。
背景技術
[0002] いわゆるビルドアップ多層配線基板を製造するには、絶縁層と導体層を順次積層 し、各導体層を所定の配線パターンにパター-ングするとともに、各導体層間の層間 接続を図る必要があり、導体層におけるファインパターンの形成と、効率的な層間接 続の実現が重要な技術となる。
[0003] 従来、ビルドアップ多層配線基板の製造方法として、銅膜にバンプを形成し、これ を絶縁膜に埋め込んだ後、この上に銅箔を貼り合わせてバンプとの接続をとる方法 が知られている (例えば、特許文献 1等を参照。 ) o
[0004] 特許文献 1記載の発明は、バンプ形成のための選択的エッチング方法、選択的ェ ツチング装置に関するものであるが、多層配線回路基板製造技術として、バンプ形成 用の銅層の一方の主面にエッチングノリア層を形成し、このエッチングバリア層の主 面に導体回路形成用の銅箔を形成した配線回路基板形成用部材をベースとして用 い、それを適宜加工することにより多層配線回路基板を得る技術が開示されている。
[0005] 前記多層配線回路基板製造技術では、先ず、前記配線回路基板形成用部材の銅 層を選択的エッチングして層間接続用のバンプを形成し、バンプ間を絶縁層により埋 め、各バンプ間を絶縁する。次に、絶縁層、バンプの上面上に導体回路形成用の銅 箔を形成する。次いで、上下両面の銅箔を選択的エッチングすることにより配線膜を 形成する。これにより、上下両面の配線膜を有し、且つ配線膜間がバンプにより接続 された多層配線基板が形成される。
特許文献 1 :特開 2003— 129259号公報 発明の開示
発明が解決しょうとする課題
[0006] ところで、前記多層配線回路基板製造技術により作製される多層配線基板では、 成型熱圧着で銅箔とバンプの電気的接続を取って ヽるため、接続信頼性が低 ヽと ヽ う大きな問題がある。前記の通り、バンプ形成後に絶縁層、バンプの上面上に導体回 路形成用の銅箔を形成するが、銅箔は熱圧着により絶縁層上に貼り合わされること になる。このとき、銅箔と絶縁層とは、銅箔表面の微細凹凸内に絶縁層を構成する榭 脂が入り込むことで、いわゆるアンカー効果により結合される。これに対して、銅箔と バンプの先端面とは、単に接しているだけの状態であり、結合力が弱ぐ僅かな外力 によって接続不良が生じる等、接続信頼性の点で課題が多い。
[0007] また、前記のように銅箔とバンプの接続信頼性が低 ヽと ヽぅ事情から、信頼性確保 のために絶縁層に使用し得る絶縁材料 (榭脂材料)等が大きく制約されると ヽぅ欠点 もめる。
[0008] 例えば、信頼性をぎりぎり確保するために、絶縁層の厚さは 60 m以下に制約され ており、また、使用する絶縁材料も、高ガラス転移点を有し、低線膨張係数を有する 絶縁材料に限定されている。これら制約は、多層配線基板の設計上の制約や、製造 コストの上昇につながり、好まし 、ものではな!/、。
[0009] 本発明は、このような従来の実情に鑑みて提案されたものであり、配線層(導体層) とバンプとの接続信頼性を十分確保することができ、また、絶縁層に対する制約が少 ない配線基板を提供することを目的とし、さらにはその製造方法を提供することを目 的とする。
課題を解決するための手段
[0010] 上述の目的を達成するために、本発明は、絶縁層の片面に配置された配線層と、 前記絶縁層の内部に配置され、前記配線層と電気的に接続されたバンプとを有する 配線基板であって、前記配線層は、パターニングされた金属箔と、前記金属箔に形 成され、底面に前記バンプの先端面が露出された開口と、前記金属箔と前記バンプ 先端面に密着され、前記金属箔と前記バンプとを電気的に接続するめつき層とを有 する配線基板である。 また、本発明は、前記絶縁層の反対側の面にも他の配線層が配置され、前記絶縁 層の両面に位置する配線層間は前記バンプによって電気的に接続された配線基板 である。
また、本発明は、前記めつき層は電解めつき法によって形成された接続層を有する 配線基板である。
また、本発明は、前記バンプの前記先端面には凹部が形成され、前記めつき層は 前記凹部と密着された配線基板である。
また、本発明は、前記開口底面には前記バンプ周囲の前記絶縁層が露出され、前 記めつき層は前記開口底面の前記絶縁層にも密着された配線基板である。
また、本発明は、前記めつき層は、前記バンプの前記先端面と、前記配線層と、前 記開口底面の前記絶縁層に密着された下地導電層と、前記下地導電層上に電解め つき法によって成長された接続層を有する配線基板である。
また、本発明は、前記金属箔の厚さは 5 m以上 10 m以下であり、前記めつき層 の厚さは 10 μ m以上 15 μ m以下の配線基板である。
また、本発明は、先端面が露出されたバンプを内部に有する絶縁層上に、開口を 有する金属箔を、前記開口底面に前記バンプの前記先端面が露出するように貼付 する工程と、前記バンプの前記先端面と前記金属箔に電解めつき法によって接続層 を成長させる工程と、前記接続層と前記金属箔とをパターユングし、配線層を形成す る工程とを有する配線基板の製造方法である。
また、本発明は、無電解めつき法により、少なくとも前記開口の底面に下地導電層 を成長させた後、前記接続層を成長させる配線基板の製造方法である。
また、本発明は、前記開口の底面には前記絶縁層を露出させ、前記下地導電層は 、少なくとも前記開口底面の前記絶縁層上に形成する配線基板の製造方法である。 また、本発明は、内部にバンプを有する絶縁層上に、金属箔を貼付する工程と、前 記金属箔の前記バンプ上の位置に開口を形成し、前記バンプの先端面を露出させ る工程と、前記バンプの前記先端面上と前記金属箔上に電解めつき法によって接続 層を成長させる工程と、前記接続層と前記金属箔とをパターニングし、配線層を形成 する工程とを有する配線基板の製造方法である。 また、本発明は、前記開口の底面には前記絶縁層を露出させ、前記下地導電層は 、少なくとも前記開口底面の前記絶縁層上に形成する配線基板の製造方法である。
[0011] 本発明の配線基板では、バンプと接続される導体層が金属箔をめっき層とから構 成されていることが大きな特徴である。金属箔は、絶縁層に対して接合強度を確保す るために形成され、前述の通り、金属箔表面の微細凹凸内に絶縁層を構成する榭脂 が入り込むことで、いわゆるアンカー効果により絶縁層に対して強固に結合される。
[0012] 一方、前記バンプに対応して金属箔に開口部が形成されており、前記めつき層は、 この開口部内において前記バンプの先端面と接して形成されている。めっき層は、バ ンプの先端面に対して、いわゆる金属結合により強固に結合した状態となり、したが つてバンプとめっき層との電気的接続が十分に確保され、接続信頼性が確保される。
[0013] ここで、導体層をめつき層のみ力 構成することも考えられる力 この場合には、絶 縁層に対する密着性を確保することが難しい。密着性を確保するためには、例えば 絶縁層の表面を粗して凹凸を形成し、ここにめつき層が入り込むようにすればよものと 思われるが、絶縁層の表面の粗度を適正に制御することは難しぐまた適正な凹凸が 形成されたとしてもめっき層が十分に入り込まず、現実には十分な密着性を確保する ことは難しい。また、例えば絶縁層をめつきに対する密着性の良い榭脂材料に限定し 、めっき層も榭脂材料に対して密着性の良いめっきに限定し、絶縁層とめっき層の密 着性を改善することも考えられるが、材料の制約が多ぐ製造コストの上昇につながる
[0014] 本発明では、前記の通り、バンプと接続される導体層が金属箔とめつき層とから構 成されており、絶縁層との密着性は金属箔によって確保され、バンプとの電気的接続 はめつき層によって確保される。したがって、電気的な接続信頼性と機械的な接続信 頼性が両立され、使用する材料の制約や製造コスト上昇も回避される。
発明の効果
[0015] 本発明によれば、配線層(導体層)とバンプとの電気的な接続信頼性を十分確保す ることができ、同時に絶縁層と導体層との機械的な接続強度も十分に確保することが 可能である。したがって、本発明によれば、信頼性の高い配線基板を提供することが 可能である。また、本発明においては、絶縁層やめつき層に使用する榭脂材料、めつ き材料等に対する制約が少な ヽことから、配線基板の材料設計を容易なものとするこ とができ、製造コストの上昇も抑えることができる。
図面の簡単な説明
[0016] [図 1]第 1の実施形態の製造プロセスを示すものであり、(a)はクラッド材を示す断面 図、(b)はバンプ形成工程を示す断面図、(c)は絶縁層形成工程を示す断面図、 (d )は金属箔貼りあわせ工程を示す断面図、 (e)はめつきレジスト層形成工程を示す断 面図、(f)はめつき層形成工程を示す断面図、(g)はめつきレジスト層剥離工程を示 す断面図、(h)は導体層パター-ング工程を示す断面図である。
[図 2]第 2の実施形態の製造プロセスを示すものであり、 (a)は金属箔貼り合わせ工程 を示す断面図、(b)は開口部形成工程を示す断面図、(c)はめつきレジスト層形成ェ 程を示す断面図、(d)はめつき層形成工程を示す断面図、(e)はめつきレジスト層剥 離工程を示す断面図、(f)は導体層パター-ング工程を示す断面図である。
[図 3]変形例の製造プロセスであって図 1(a)〜(: c)の工程後の工程を示しており、(a)は 金属箔貼りあわせ工程を示す断面図、(b)はめつきレジスト層形成工程を示す断面 図、(c)は下地めつき層形成工程を示す断面図、(d)はめつき層形成工程を示す断 面図、(e)はめつきレジスト層剥離工程を示す断面図、(f)は導体層パター-ングェ 程を示す断面図である。
[図 4]大径の開口部底面に無電解メツキ法により下地導電層を形成し、その上に電解 めっき法によって接続層を成長させた配線基板の断面図。
符号の説明
[0017] 1……バンプ用金属箔
3……第 1の金属箔
6……第 2の金属箔
2……エッチングバリア層
4……バンプ
4a 先端面
4b……凹部
5……絶縁層 7……開口部
8……めっきレジスト層
9……接続層
10……下地導電層
14……第 1の配線層
15、 16……第 2の配線層
発明を実施するための最良の形態
[0018] 以下、本発明を適用した配線基板及びその製造方法について、図面を参照して詳 細に説明する。各実施形態は、絶縁層の両面に配線層が形成された多層配線基板 であるが、本発明はそれに限定されるものではなぐ例えば、バンプが配線層と他の 導体を接続してもよいし、絶縁層と配線層が交互に積層された構造であってもよい。
[0019] (第 1の実施形態)
本実施形態は、導体層を構成する金属箔に予め開口部を形成しておく場合の製 造プロセス、及びそれにより作製される配線基板の例である。
[0020] 本実施形態においては、先ず、図 1 (a)に示すように、バンプ形成のためのバンプ 用金属箔 1と、 Ni等力 なるエッチングバリア層 2と、第 1の配線層となる第 1の金属箔 3とを積層してなるクラッド材を用意する。ここで、前記エッチングバリア層 2は、バンプ 用金属箔 1に対してエッチング選択性を有し、バンプ用金属箔 1のエッチングの際に エッチングストッパとなる材質であり、第 1の金属箔 3をエッチングするエツチャントで はエッチングされないか、エッチング速度が遅い材質である。エッチングバリア層 2は 導電性を有しており、バンプ用金属箔 1と第 1の金属箔 3とは、エッチングノ リア層 2を 介して電気的に接続されている。従って、後述する第 1の配線層 14とバンプ 4とは、 エッチングバリア層 2を介して電気的に接続される。
[0021] また、第 1の金属箔 3は、最終的にはパターユングにより配線層とされる力 パター ユングの前では前記バンプ用金属箔 1及びエッチングバリア層 2をエッチングすること により形成されるバンプを支持する支持体としても機能するものである。
[0022] そして、図 1 (b)に示すように、前記バンプ用金属箔 1をエッチングしてバンプ 4を形 成する。このバンプ用金属箔 1のエッチングは、酸性エッチング液によるエッチングを 、アルカリ性エッチング液によるエッチングとを組み合わせて行うことが好ましい。すな わち、バンプ用金属箔 1上にマスクとなるレジスト膜(図示は省略する。)を形成した後
、酸性エッチング液 (例えば塩ィ匕第二銅)をスプレーする。これによりバンプ用金属箔
1がエッチングされる力 この酸性エッチング液によるエッチング深さは、バンプ用金 属箔 1の厚さよりも浅くし、エッチングバリア層 2が露出しない範囲で行う。
[0023] 次いで、水洗い(リンス)の後、アルカリエッチング液 (例えば水酸ィ匕アンモ-ゥム)に よりバンプ用金属箔 1の残部をエッチングする。アルカリエッチング液は、エッチング ノ リア層 2を構成する Niをほとんど侵すことがなぐしたがって、エッチングバリア層 2 は、このアルカリエッチング液によるエッチングのストッパとして機能する。
[0024] なお、このときアルカリエッチング液の pHは、 8. 0以下とすることが好ましい。アル力 リエッチング液を前記 pHとすることにより、エッチングバリア層 2を侵すことなぐバン プ用金属箔 1を比較的速くエッチングすることができる。また、前記バンプ 4の形成の 後、前記エッチングバリア層 2も除去する力 この場合には、エッチングバリア層 2であ る Niのみをエッチング除去し、その下の第 1の金属箔 3に対しては、ほとんどこれを侵 すことのな!/ヽエッチング液を用いる。
[0025] 次に、図 1 (c)に示すように、前記バンプ 4間を埋めるように絶縁層 5を形成し、前記 絶縁層 5の形成の後、バンプ 4の先端面 4aが露呈するように例えば表面を研磨する
[0026] 絶縁層 5は、例えばボリイミド等の樹脂材料を塗布することにより、あるいは榭脂フィ ルムを熱圧着することにより形成することができる。ここで使用する榭脂材料としては、 特にめつきに対する密着性やガラス転移点、線膨張係数等を考慮する必要がなぐ 必要は特性等に応じて任意のものを選択することができる。また、その厚さ等も制約 されることはない。
[0027] 次に、図 1 (d)に示すように、バンプ 4の先端上に第 2の配線層となる第 2の金属箔 6 を熱圧着等の手法により貼り合わせる。このとき、第 2の金属箔 6には、予めバンプ 4 の位置に対応して開口部 7を形成しておく。
[0028] ここで、前記第 2の金属箔 6の開口部 7は、種々の方法で形成することができる。例 えば、ドリリング等の機械的な穴あけカ卩ェや、レーザーによる穴あけ力卩ェ、エッチング による穴あけカ卩ェ等により形成することができる。
[0029] これらの中で、機械的な穴あけカ卩ェは、最も簡単な方法であるが、例えばドリルの 径 (すなわち開口部 7の径)の制約から、形成し得る穴の最小径にも限度があり、高 密度化は難しい。レーザーによる穴あけカ卩ェは、個々の穴に対応してレーザー照射 を行う必要があり、加工時間が長くなる傾向にある。エッチングによる穴あけカ卩ェは、 短時間での穴あけが可能であり、微細な穴加工も可能であるので、好ましい方法と言 える。
[0030] 開口部 7のサイズは、バンプ 4の先端面 4aの大きさとほぼ一致させることが好ま ヽ 力 例えば後述の位置合わせのマージンを確保するためには、開口部 7の大きさを バンプ 4の大きさよりも大きく設定することが好ま 、。
[0031] また、後述のめっき層のバンプ 4に対する接続を考えると、やはり開口部 7はある程 度の大きさが必要である。一方、バンプ 4間のピッチを小さくするためには、開口部 7 の大きさもできるだけ小さくすることが好ましい。したがって、配線基板の設計に応じ て、前記事項を考慮しながら開口部 7の大きさを決定すればよい。通常、前記バンプ 4の先端面 4aの径は 50 μ m程度であり、したがって開口部 7の径は 80 μ m以上 120 μ m以下の程度とするのが好ましい設定である。
[0032] 前記第 2の金属箔 6の絶縁層 5上への貼り合わせに際しては、第 2の金属箔 6に予 め形成された開口部 7と前記バンプ 4とを位置合わせする必要がある。したがって、 第 2の金属箔 6の貼り合わせに際しては、第 2の金属箔 6や絶縁層 5に位置合わせ用 のマーカ、例えば位置合わせ用の孔等を形成しておき、互いに正確に位置合わせし た状態で貼り合わせることが好まし 、。
[0033] 前記第 2の金属箔 6は、前記バンプ 4との電気的接続を考慮する必要はなぐ絶縁 層 5に対する密着性を重視してその表面を設計することができる。例えば、第 2の金 属箔 6の絶縁層 4と接する側の面を粗面とし、微細凹凸を形成しておくことで、ここに 絶縁層 4を構成する榭脂材料が入り込み、アンカー効果によって機械的接続強度が 確保される。あるいは、絶縁層 4に対する密着性を考慮して、第 2の金属箔 6の絶縁 層 4と接する面に酸ィ匕膜を形成してもよい。また、前記第 2の金属箔 6の厚さは、後述 のめつき層で補われることから、 5 μ m〜10 μ m程度とすればよい。 [0034] 前記第 2の金属箔 6の貼り合わせの後、図 1 (e)に示すように、裏面側のバンプ用金 属箔 1の全面を覆ってめっきレジスト層 8を形成する。このめつきレジスト層 8は、バン プ用金属箔 1上にめっき層が形成されないように形成するものであるが、例えばバン プ用金属箔 1が薄ぐこれを補う目的でバンプ用金属箔 1上にもめつき層を形成する 場合には、このめつきレジスト層 8は形成する必要はない。
[0035] 次に、図 1 (f)に示すように、接続層 9を形成する。接続層 9は、前記開口部 7内も含 め、第 2の金属箔 6が貼り合わされた面の全面に形成する。接続層 9は、第 2の金属 箔 6やバンプ 4上に形成されるため、電解めつきによって成長させためっき金属層で 構成させることができる。
[0036] 電解めつき法で形成する接続層 9の厚さは、 10 m〜 15 m程度であり、これによ り、前記第 2の金属箔 6の厚さと合わせた導体層全体の厚さを 20 m程度とすること ができる。
[0037] 前記接続層 9の形成の後、図 1 (g)に示すように、裏面側に形成しためっきレジスト 層 8を剥離し、図 1 (h)に示すように、表裏両面の導体層 (第 2の金属箔 6と接続層 9 力もなる導体層及び第 1の金属箔 3)を所望の配線パターンに応じてパターユングし 、第 1の金属箔 3から第 1の配線層 14を形成し、第 2の金属箔 6から第 2の配線層 15 を形成する。第 2の配線層 15は、パターユングされた第 2の金属箔 6とその表面の接 続層 9とで構成されている。前記パターユングは、通常のフイトリソ技術及びエツチン グ技術によって行うことができる。
[0038] 以上により作製される配線基板 11では、バンプ 4の先端面 4aと接続層 9の間と、同 じ接続層 9と第 2の金属箔 6との間の両方が金属結合により強固に結合されており、 バンプ 4と第 2の配線膜 15を構成する第 2の金属箔 6とは、接続層 9によって接続され る。これにより、電気的な接続信頼性が十分に確保される。また、第 2の金属箔 6と絶 縁層 5間は、十分な機械的強度をもって密着性良く結合されている。
[0039] したがって、これら第 2の金属箔 6及び接続層 9で第 2の配線層が構成される本実 施形態の配線基板では、電気的な接続信頼性と機械的な接続信頼性が両立され、 全ての面にお 、て信頼性の高 、配線基板が実現される。
[0040] しかし、例えば開口部 7の径がバンプ 4の先端面 4aの径より大き力つた場合等、バ ンプ 4と第 2の金属箔 6とが重なっていないと、バンプ 4の先端面 4aの周囲には、絶縁 層 5が露出し、その部分は電解めつきが成長しないので、バンプ 4と第 2の金属箔 6と が電気的に接続されなくなってしまう。
[0041] このような場合、又は、バンプ 4と第 2の金属箔 6とが重なって 、ても接続を確実にし たい場合には、先ず、図 1(c)の状態から、図 3(a)に示すように大きな開口部 7を有す る第 2の金属箔 6を貼付し、裏面の第 1の金属箔 3表面にめっきレジスト層 8を貼付し た後 (図 3(b))、バンプ 4の先端面 4a周囲に露出する絶縁層 5の表面に、無電解めつ き法によって下地導電層 10を形成する (同図 (c》。
[0042] 下地導電層 10は第 2の金属箔 6の表面やバンプ 4の先端面 4aにも成長する。また 、めっきレジスト層 8表面にも成長する力 下地導電層 10は、少なくとも絶縁層 5の表 面に形成される必要がある。又、下地導電層 10は第 2の金属箔 6と接触していること が望ましい。
[0043] この状態で第 2の金属箔 6に電圧を印加すると、電解めつき法により、第 2の金属箔 6側の下地導電層 10表面に接続層 9が成長する (同図 (d))。本例のめっき層は、下地 導電層 10と接続層 9の二層構造である。
[0044] あとの工程は、上記と同様に、めっきレジスト層 8を剥離し (同図 (e))、下地導電層 10 と接続層 9とを一緒にパターユングすると、第 2の金属箔 6と下地導電層 10と接続層 9 とから成る第 2の配線層 16とバンプ 4とが、下地導電層 10と接続層 9によって相互に 電気的に接続された配線基板 12が得られる。
[0045] 図 1の配線基板 11では、接続層 9がバンプ 4の先端面 4aと第 2の金属箔 6表面及 び開口部 7の内周面を構成する部分と密着し、電気的及び機械的に接続されていた 1S 図 3の配線基板 12では、下地導電層 10が、バンプ 4の先端面 4aと第 2の金属箔 6の表面及び開口部 7の内周面に機械的 ·電気的に接続されており、接続層 9は下 地導電層 10上に形成され、電気導通性や強度が向上しており、接続は確実なもの にされている。
下地導電層 10は無電解めつき法の他、スパッタリング法や蒸着法等の乾式めつき 法によっても形成することができる。
[0046] (第 2の実施形態) 本実施形態は、導体層を構成する金属箔を予め絶縁層上に貼り合わせた後、開口 部を形成する場合の製造プロセス、及びそれにより作製される配線基板の例である。 なお、バンプ及び絶縁層の形成については、先の第 1の実施形態のプロセスと同様 であるので、ここではその発明は省略する。
[0047] 図 2 (a)に示すように、バンプ 4を形成し、絶縁層 5を形成した後、第 2の金属箔 6を 貼りあわせる。このとき、第 2の金属箔 6には開口部は形成されておらず、したがって 、格別位置合わせを行うことなく貼り合わせることが可能である。
[0048] 第 2の金属箔 6を貼りあわせた後、図 2 (b)に示すように、バンプ 4の形成位置に対 応して、第 2の金属箔 6に開口部 7を形成する。開口部 7の形成は、先の第 1の実施 形態で述べたのと同じ手法を用いることができるが、本実施形態の場合には、ドリリン グ等の機械的な穴あけ加工は難し 、。
[0049] したがって、レーザーによる穴あけ力卩ェゃエッチングによる穴あけカ卩ェにより開口部 7を形成する。なお、開口部 7の形成に際しては、前記バンプ 4の位置に対応して穴 あけ加工を行う必要があり、何らかの基準に対して位置合わせしながら穴あけ加工す る力、例えばエッチングによる穴あけ力卩ェの場合には、バンプ 4の形成パターンに基 づいたパターユングにより穴あけを行う。
[0050] このとき、最低限、第 2の金属箔 6を貫通するように穴あけ力卩ェを行えばよ!、が、ノ ンプ 4の先端面 4aに凹部 4bが形成されるように、若干過剰に穴あけ加工を行うことも 好ま 、形態である。前記のようにバンプ 4の先端面 4aに凹部 4bが形成されれば、 接続層 9と接する面積が大きくなり、より一層の接続信頼性の確保が可能である。
[0051] 前記開口部 7の形成の後、接続層 9を形成するが、開口部 7形成後の製造プロセス も先の第 1の実施形態と同様である。すなわち、図 2 (c)に示すように、裏面側のバン プ用金属箔 1の全面を覆ってめっきレジスト層 8を形成した後、図 2 (d)に示すように、 接続層 9を形成する。接続層 9は、前記開口部 7内(前記バンプ 4の凹部 4b内)も含 め、第 2の金属箔 6が貼り合わされた面の全面に形成する。接続層 9の形成の後、図 2 (e)に示すように、裏面側に形成しためっきレジスト層 8を剥離し、図 2 (f)に示すよう に、表裏両面の導体層(第 2の金属箔 6と接続層 9からなる導体層及び第 1の金属箔 3)を所望の配線パターンに応じてパターユングし、第 1の金属箔 3から第 1の配線層 14を形成し、第 2の金属箔 6から第 2の配線層 15を形成する。第 2の配線層 15は、 ノターニングされた第 2の金属箔 6とその表面の接続層 9とで構成されている。
[0052] 本実施形態の配線基板 13においても、バンプ 4の先端面 4aと接続層 9の間と同じ 接続層 9と第 2の金属箔 6との間の両方が金属結合により強固に結合されており、電 気的な接続信頼性が十分に確保される。
[0053] 特に、開口部 7の形成の際に穴あけ力卩ェを過剰にし、バンプ 4の先端面 4aに凹部 4 bを形成し、これを埋める形で接続層 9を形成することで、より一層の接続信頼性の改 善が図られる。また、第 2の金属箔 6と絶縁層 5間は十分な機械的強度をもって密着 性良く結合されていることから、本実施形態の配線基板においても、電気的な接続信 頼性と機械的な接続信頼性が両立され、全ての面にお!、て信頼性の高 、配線基板 が実現される。
[0054] 他方、穴開けカ卩ェによって形成した開口部 7がバンプ 4の先端面 4aよりも大径であ つた場合でも、先ず、バンプ 4の周囲に露出する絶縁層 9の表面を含む領域に無電 解めつき法によって下地導電層を形成し、次いで、バンプ 4の先端面 4a上の下地導 電層、開口部 7底面の絶縁層 9上の下地導電層、及び、第 2の金属箔 6表面の下地 導電層上に、電解めつき法によって接続層を成長させてもよい。この配線基板の断 面図を、図 4に示す。
[0055] なお、第 2の金属箔 6とバンプ 4とを接続する接続層 9は、少なくともバンプ 4の先端 と、開口部 7の内側側面を構成する部分の第 2の金属箔 6の表面に形成されていれ ばよぐバンプ 4と第 2の金属箔 6との電気的接続のためには、開口部 7の外部の第 2 の金属箔 6の表面に形成されなくてもよい。但し、接続層 9は、開口部 7を充填する程 度に成長させた方が、電気的接続が確実であり、また、開口部 7が充填されていた方 が第 2の配線層 16をパターユングするときに都合がょ 、。
[0056] なお、上記第 1、第 2の金属箔 3、 6やバンプ用金属箔 1には金属箔が適しているが 、本発明はそれに限定されるものではなぐ銅合金箔の他、種々の金属や導電性材 料の膜を用いることができる。第 1の金属箔 3と第 2の金属箔 6は異なる材料であって ちょい。
[0057] また、上記絶縁層 5は、可撓性を有する材料であり、本発明の配線基板 11〜13は 可撓性を有しており、曲げることができるが、本発明はそれに限定されるものではなく
、絶縁層 5が、堅ぐ折り曲げ不可の材料であってもよい。また、多層構造であっても よ!、し、堅 、材料と可撓性を有する材料が積層されて 、てもよ 、。

Claims

請求の範囲
[1] 絶縁層の片面に配置された配線層と、
前記絶縁層の内部に配置され、前記配線層と電気的に接続されたバンプとを有す る配線基板であって、
前記配線層は、パターニングされた金属箔と、前記金属箔に形成され、底面に前 記バンプの先端面が露出された開口と、前記金属箔と前記バンプ先端面に密着され 、前記金属箔と前記バンプとを電気的に接続するめつき層とを有する配線基板。
[2] 前記絶縁層の反対側の面にも他の配線層が配置され、
前記絶縁層の両面に位置する配線層間は前記バンプによって電気的に接続され た請求項 1記載の配線基板。
[3] 前記めつき層は電解めつき法によって形成された接続層を有する請求項 1記載の 配線基板。
[4] 前記バンプの前記先端面には凹部が形成され、
前記めつき層は前記凹部と密着された請求項 3記載の配線基板。
[5] 前記開口底面には前記バンプ周囲の前記絶縁層が露出され、
前記めつき層は前記開口底面の前記絶縁層にも密着された請求項 1記載の配線 基板。
[6] 前記めつき層は、前記バンプの前記先端面と、前記配線層と、前記開口底面の前 記絶縁層に密着された下地導電層と、
前記下地導電層上に電解めつき法によって成長された接続層を有する請求項 5記 載の配線基板。
[7] 前記金属箔の厚さは 5 m以上 10 m以下であり、前記めつき層の厚さは 10 m 以上 15 μ m以下であることを特徴とする請求項 1記載の配線基板。
[8] 先端面が露出されたバンプを内部に有する絶縁層上に、
開口を有する金属箔を、前記開口底面に前記バンプの前記先端面が露出するよう に貼付する工程と、
前記バンプの前記先端面と前記金属箔に電解めつき法によって接続層を成長させ る工程と、 前記接続層と前記金属箔とをパターニングし、配線層を形成する工程とを有する配 線基板の製造方法。
[9] 無電解めつき法により、少なくとも前記開口の底面に下地導電層を成長させた後、 前記接続層を成長させる請求項 8記載の配線基板の製造方法。
[10] 前記開口の底面には前記絶縁層を露出させ、前記下地導電層は、少なくとも前記 開口底面の前記絶縁層上に形成する請求項 9記載の配線基板の製造方法。
[11] 内部にバンプを有する絶縁層上に、金属箔を貼付する工程と、
前記金属箔の前記バンプ上の位置に開口を形成し、前記バンプの先端面を露出さ せる工程と、
前記バンプの前記先端面上と前記金属箔上に電解めつき法によって接続層を成 長させる工程と、
前記接続層と前記金属箔とをパターニングし、配線層を形成する工程とを有する配 線基板の製造方法。
[12] 前記開口の底面には前記絶縁層を露出させ、前記下地導電層は、少なくとも前記 開口底面の前記絶縁層上に形成する請求項 11記載の配線基板の製造方法。
PCT/JP2005/018972 2004-10-15 2005-10-14 配線基板及びその製造方法 WO2006041161A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006540985A JPWO2006041161A1 (ja) 2004-10-15 2005-10-14 配線基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004300891 2004-10-15
JP2004-300891 2004-10-15

Publications (1)

Publication Number Publication Date
WO2006041161A1 true WO2006041161A1 (ja) 2006-04-20

Family

ID=36148447

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018972 WO2006041161A1 (ja) 2004-10-15 2005-10-14 配線基板及びその製造方法

Country Status (2)

Country Link
JP (1) JPWO2006041161A1 (ja)
WO (1) WO2006041161A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715140A (ja) * 1993-06-25 1995-01-17 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JPH07263862A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 多層配線基板の製造方法
JP2004047587A (ja) * 2002-07-09 2004-02-12 Eastern Co Ltd 配線回路基板の製造方法および配線回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715140A (ja) * 1993-06-25 1995-01-17 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JPH07263862A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 多層配線基板の製造方法
JP2004047587A (ja) * 2002-07-09 2004-02-12 Eastern Co Ltd 配線回路基板の製造方法および配線回路基板

Also Published As

Publication number Publication date
JPWO2006041161A1 (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
JP5010737B2 (ja) プリント配線板
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
TWI487438B (zh) 印刷電路板及其製造方法
JP4819320B2 (ja) 半導体装置の製造方法
JPWO2004105454A1 (ja) 配線基板の製造方法
JP4131080B2 (ja) 多層プリント配線板の製造方法
TWI387423B (zh) 印刷電路板及其製造方法
JP3981227B2 (ja) 多層配線基板とその製造方法
JP5188947B2 (ja) 多層配線基板の製造方法
JP2011258663A (ja) 配線基板及び配線基板の製造方法
JP2007208229A (ja) 多層配線基板の製造方法
JP2006253347A (ja) 多層フレキシブル回路配線基板及びその製造方法
WO2006041161A1 (ja) 配線基板及びその製造方法
JP2003264368A (ja) 多層電気配線回路基板及びその製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
JP2009200151A (ja) 回路基板及びその製造方法
JP5419583B2 (ja) 配線基板の製造方法
JP4347143B2 (ja) 回路基板およびその製造方法
JP2006303338A (ja) 多層回路基板とその製造方法
JP2006049536A (ja) 多層回路基板
JP2003142823A (ja) 両面可撓性回路基板の製造法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP4106592B2 (ja) 配線基板及びその製造方法
JPH06104568A (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006540985

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase