WO2006034683A2 - Verfahren zur vereinzelung von oberflächenmontierbaren halbleiterbauteilen und zur bestückung derselben mit aussenkontakten - Google Patents

Verfahren zur vereinzelung von oberflächenmontierbaren halbleiterbauteilen und zur bestückung derselben mit aussenkontakten Download PDF

Info

Publication number
WO2006034683A2
WO2006034683A2 PCT/DE2005/001676 DE2005001676W WO2006034683A2 WO 2006034683 A2 WO2006034683 A2 WO 2006034683A2 DE 2005001676 W DE2005001676 W DE 2005001676W WO 2006034683 A2 WO2006034683 A2 WO 2006034683A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
components
plastic housing
contact surfaces
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/001676
Other languages
English (en)
French (fr)
Other versions
WO2006034683A3 (de
Inventor
Edward FÜRGUT
Horst Gröninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2006034683A2 publication Critical patent/WO2006034683A2/de
Publication of WO2006034683A3 publication Critical patent/WO2006034683A3/de
Priority to US11/692,943 priority Critical patent/US7485493B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H10P72/7418—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. a chip mounting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7432—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Definitions

  • the invention relates to a method for separating o surface-mountable semiconductor components and for equipping them with external contact surfaces.
  • Leadless housings such as, for example, TSLP (thin small leadless package) housings
  • TSLP thin small leadless package
  • a metallic carrier on which a multiplicity of semiconductor components are arranged on a common plate made of a plastic housing composition, is first chemically etched away, so that now exposed wiring structures, which were originally arranged on the metallic carrier, are freely accessible.
  • corresponding metallic contact surfaces of the wiring structures can be coated to outer contact surfaces or fitted with external contacts.
  • a multiplicity of the semiconductor components is embedded in a common plastic compound under the common so-called “mold cap”, which in the following is called a composite plate.
  • Composite panel unites a wide variety of components of the semiconductor components, such as semiconductor chips, Gebsele ⁇ elements, external contact surfaces, etc., in a plate-shaped plastic body, which is then separated by sawing after filling with the external contact surfaces in individual surface mountable semiconductor devices.
  • the composite plate is glued to a sawing foil, and then, on this sawing foil, the semifinished wafer is cut by means of a wafer saw. ladder components singulated. After being singulated, the semi-conductor components are arranged on the sawing foil in such a way that they can be tested for their functionality via the outer contact surfaces or the external contacts before they are removed from the sawing foil and packed in corresponding transport straps.
  • the object of the invention is to specify a method with which the production of surface-mountable semiconductor components is facilitated and the reject rate during manufacture is reduced.
  • a further object of the invention is to make it possible to designate the components in the component positions of a composite panel before the semiconductor components are further processed.
  • a method for separating surface-mountable semiconductor components and for equipping them with external contact surfaces is specified.
  • the method has the following method steps.
  • a composite plate is produced on a perforated metallic carrier, which has semiconductor device positions arranged in rows and columns.
  • the metallic carrier can also have several composite plates.
  • components of multiple semiconductor devices are embedded in a common plastic housing composition.
  • the composite panel has on its lower side a wiring structure with metal contacts to the metallic support.
  • the upper side of the composite panel is formed by a flat surface of the common plastic housing assembly of all the semiconductor components of a composite panel.
  • separation trenches are introduced into the plastic housing composition of the composite panel by laser ablation to singulate the semiconductor device positions.
  • the isolation trenches surround the semiconductor component positions. The depth of the laser ablation introduced trenches is limited by the metallic carrier.
  • a component inscription can again be applied on the upper sides of the plastic housing in the respective component positions by means of laser ablation.
  • a common adhesive film is applied to the upper sides of the plastic housing as a holding strip.
  • the metallic substrate can be removed while maintaining the semiconductor component positions on the adhesive film and exposing the metal contacts arranged on the underside of the composite panel.
  • the exposed metal contacts are now reinforced with surface-mountable outer contact surfaces. This strengthening can also take place by means of a corresponding coating simultaneously for the multiplicity of metal contacts of the individual semiconductor components, without the need for individual equipping of individual external contact areas in each of the metal surface positions.
  • the functionality of the semiconductor components can still be checked on the adhesive film by contacting the applied, freely accessible external contact areas. Subsequently, the semiconductor components are separated from the adhesive film by removing functional and labeled semiconductor components.
  • This method for separating semiconductor components and for applying external contact surfaces for surface-mountable semiconductor components has the advantage that production-technically uncritical method steps can be carried out.
  • a gentle laser ablation is introduced by means of this method even while the semiconductor components are held together on the metallic carrier in the form of a composite plate.
  • the laser separation technique makes it possible for the separating tracks in the form of separating trenches to be reduced in width relative to the saw tracks, which are dependent on the thickness of the saw blades.
  • this method has the advantage that the adhesive film can be used for a common application of a plurality of external contact surfaces on the undersides of the semiconductor device.
  • the introduction of the separation trenches by laser ablation with the labeling of the e- surfaces of the semiconductor devices are suitably combined.
  • a further advantage of this method is that the introduction of the separation trenches is relatively independent of curvature of the composite panel. It is therefore not necessary, as in the sawing technology separation process, to arrange the composite plate on a correspondingly dimensionally stable sawing foil, which tolerates no or only very slight warping of Verbund ⁇ plate when attaching the sawing joints.
  • the semiconductor components following the testing of the functionality of the semiconductor components and subsequent to the singulation of the semiconductor components, they are packaged by the adhesive film in a transport belt. Labeling of the individual components is omitted, since this too has already happened simultaneously for many components on the upper side of the composite panel or on a metallic support. Both the visual check and the metrological check of the semiconductor components show that the reject rate could be reduced by the method according to the invention and thus a larger number of functional semiconductor components per batch can be sent.
  • the wiring structure with metal contacts on the underside of the composite panel is first produced by selective galvanic deposition of metal structures on the metallic support in a preferred embodiment of the invention.
  • the carrier is preferably formed from a copper alloy, wherein not only metal contact surfaces can be deposited in the respective intended semiconductor component positions, but connecting lines can be produced which form an electrical connection between see metal contact surfaces and contact surfaces of Halbleiter ⁇ chips via bonding wires or flip-chip contacts allow.
  • a semiconductor chip is preferably applied to this wiring structure in the semiconductor device positions prior to the application of a plastic housing compound and this is electrically connected to the wiring structure via connecting elements.
  • Both the wiring structure on the metallic carrier and the semiconductor chip and its connection elements to the wiring structure form components of a semiconductor component of a semiconductor device position.
  • the semiconductor chip can be applied to the wiring structure by means of adhesive technology. If an electrical contact to the wiring structure is to be produced, this adhesive bond can also be carried out with a conductive adhesive.
  • Other preferred ways of electrically connecting the semiconductor chip to the wiring structure are soldering techniques, whereby both eutectic soldering techniques and diffusion soldering techniques as well as soft soldering techniques, in particular with lead-free solders, are available for applying the semiconductor chips to the wiring structure.
  • Bonding wires or flip-chip contacts are used as connecting elements between corresponding contact surfaces of the semiconductor chip and the wiring structure.
  • the semiconductor chip is fixed with its rear side on the wiring structure, and then corresponding contact pads of the wiring structure are connected via bonding wires to corresponding contact surfaces on the active upper side of the semiconductor chip.
  • these are soldered to corresponding contact pads, which are adapted in size, structure and arrangement of the size and arrangement of the flip-chip contacts of the semiconductor chip.
  • a common plastic package is deposited on a plurality of semiconductor devices to form a composite board on the metallic substrate.
  • a plurality of composite panels can be positioned one behind the other on such a metallic support, the plastic housing composition now being applied in a preferred embodiment of the method by means of a dispensing method.
  • the components in the semiconductor component positions are embedded in the plastic housing composition.
  • Another possibility of embedding the components be ⁇ stands by means of injection molding, in which under high pressure the plastic compound of a composite plate is pressed into corresponding injection molds, wherein the high pressure ensures that all spaces between the compo nents completely be filled by plastic compound.
  • the introduction of the separation trenches can now be carried out in each of the composite panels or the synthetic masses of the composite panels.
  • the laser energy of the laser device is for Labeling the upper side of the plastic mass with respect to the laser energy for the introduction of the separation trenches herunter ⁇ down, so that with reduced laser energy now Be ⁇ writing on the plurality of resulting Halbleiterbau- parts that are still fixed on the metallic support applied.
  • each of the semiconductor components can remain in the semi-conductor component positions and nevertheless be further processed together with the other semiconductor components.
  • the removal of the metallic carrier takes place while maintaining the semiconductor component positions on the adhesive film by means of wet etching.
  • the support can also be removed by plasma etching, which is known as a dry etching process, or it can also be removed by means of laser ablation.
  • metal contacts on the underside of the semiconductor components are now exposed. These metal contacts can be electrically connected to the semiconductor chip via the wiring structure with the embedded connecting elements.
  • These metal contacts are now reinforced to surface-mountable outer contact surfaces, preferably by means of soldering technology. Other possibilities of reinforcement are that the surface-mountable external contact surfaces are applied by means of electrochemical deposition or the reinforcement of the Metal contacts to surface-mountable external contact surfaces by means of electroless deposition of metals takes place.
  • the functional semiconductor devices may be removed from the device before removal
  • Adhesive film and solder balls are soldered. These solder balls as external contacts have the advantage that, depending on the design and structuring, they can form a limited compensation between thermal expansion coefficients and a limited damping of thermoelectric voltage between a surface-mountable semiconductor component and a higher-level circuit board.
  • the entire metallic carrier with several composite plates can be structured into semiconductor components.
  • the "mold compound” or the common plastic housing composition is removed down to the metallic carrier down in corresponding Trenn ⁇ trenches, without the metallic carrier, which may be a copper alloy is damaged.
  • Such a so-called "precut laser” can already label the individual components after structuring with reduced power. Subsequently, it is possible to separate the semiconductor components separated in the semiconductor component parts but still held together by the metallic carrier in the electroplating by etching the carrier apart so that they are held together only by the adhesive film.
  • the contact surfaces of the individual semiconductor components can be coated chemically-metallic in order to produce outer contact surfaces for the surface-mountable semiconductor components.
  • the adhesive film with the adhering semiconductor components and their external contact surfaces can then be used in the Test field enable functional testing of Halbleitererbau ⁇ parts. Thereafter, the functional Bau ⁇ parts are transferred directly from the adhesive film in a corresponding conveyor belt.
  • a separate cleaning step such as the so-called “Spinc-leaning", as required after sawing, can be omitted;
  • FIG. 1 shows a schematic plan view of a metal carrier with 4 applied, partially in.
  • Figure 2 shows an enlarged schematic plan view of a detail B of Figure 1;
  • FIG. 3 shows a schematic side view of the metallic carrier with applied composite plates
  • Figure 4 shows an enlarged schematic side view of a section A of Figure 3;
  • FIG. 5 shows a schematic plan view of an adhesive film which has been applied to the upper sides of the split composite panels
  • FIG. 6 shows a schematic side view of the composite sheets of the adhesive film and of the metallic support
  • Figure 7 shows an enlarged schematic side view of a detail of Figure 6
  • FIG. 8 shows a schematic plan view of the adhesive film of FIG. 5 and on the underside of the separated composite panels
  • Figure 9 shows an enlarged schematic plan view of a detail D of Figure 8.
  • FIG. 10 shows a schematic side view of the adhesive film with separated composite panels
  • FIG. 11 shows an enlarged schematic side view of a section of FIG. 10.
  • Figure 1 shows a schematic plan view of a metallic see carrier 4 with four applied, partially terbauteilpositionen 7 in semiconductor component 7 separate composite panels 3 with a plurality of semiconductor device positions 7.
  • the support 4 has at its edge sides 18 and 19, which are not from Verbund ⁇ plates 3 are perforations 16, the perforations tion holes 17 are arranged such that an automatic transport and an exact fit into corresponding holding mechanisms of manufacturing devices is possible.
  • This metallic carrier 4 is also referred to as a leadframe or "leadframe” for historical reasons, although the metallic carrier 4 has no leads or "leads”.
  • components of semiconductor components 1 are embedded in a plastic housing composition 8 of the composite panels 3 on the metallic support 4 under so-called “module caps" in the semiconductor device positions 7.
  • These embedded semiconductor device components include a semiconductor chip and interconnect elements from the semiconductor chip to a wiring structure and to metal contacts.
  • the metal contacts are galvanically applied to the metallic carrier and not visible from the plan view shown here on four of these composite plates 3 of a metallic support 4.
  • the extremely right-hand composite panel 3 is already divided into semiconductor component positions 7 by the introduction of isolation trenches 11, which semiconductor components 1 arranged in rows 5 and columns 6 have.
  • the separation trenches 11 are in the plastic housing material 8 by laser ablation introduced and divide the composite plate 3 in individual Halb ⁇ ladder components 1, which are still fixed on the metallic support 4. Since the upper side 10 of the composite panels 3 is freely accessible, it is possible to make a marking on the upper side 13 of the plastic housing composition 8 in the semiconductor component positions 7 before or after the insertion of the separation trenches 11. For this purpose, a detail B is marked in Figure 1, which is shown in more detail in Figure 2.
  • Figure 2 shows an enlarged schematic plan view of a detail B of Figure 1.
  • the separation trenches 11, which surround a semiconductor component position 7 to see these separation trenches 11 are brought ein ⁇ by laser ablation and the same laser but at less Radiation intensity is used to apply the Ge shown in Figure 2 showed component inscription 12 on the top 13 of the plastic housing material 8.
  • FIG. 3 shows a schematic side view of the metallic carrier 4 with applied composite plates 3. Furthermore, FIG. 3 shows a detail A, which is shown in enlarged form in FIG.
  • FIG. 4 shows an enlarged schematic side view of a detail A of FIG. 3.
  • three semiconductor components 1 are shown in side view, which are separated by two separating trenches 11 in the plastic housing composition 8.
  • the depth t of the separating trenches 11 is limited by the metallic carrier 4, laser ablation in the separating trenches 11 being limited during the laser ablation due to the higher reflectivity of the metal carrier 4, which in this embodiment consists of a copper alloy ,
  • FIG. 4 shows only an enlarged schematic side view of the section A shown in FIG.
  • this technique of laser cutting the result of which is shown in FIG. 4, and the laser inscription, the result of which is shown in FIG. 2
  • a warping of the composite plate 3 on the metallic carrier 4 is unproblematic in this technique.
  • the laser ablation can namely be tracked in an advantageous manner such warping.
  • tensions and warping which could occur during application of the plastic housing material 8, are compensated by the Trenn ⁇ trenches 11 in an advantageous manner.
  • FIG. 5 shows a schematic plan view of an adhesive film 14, which is applied to the upper side 13 of the plastic housing 8 of the separated composite panels 3. Both the composite panels 3 and the metallic support 4 are shown with dashed lines, since they are arranged below the plane of the drawing and thus below the adhesive film 14. At the same time, this adhesive film 14 serves as a holding strip 15 for the further processing of the separated semiconductor components 1, the latter adhering to the adhesive film 14 with their inscribed upper sides 13.
  • the perforation 16 and the perforation holes 17 are transferred to the holding film 15 in the form of the adhesive film 14, so that on the adhesive film 14, the same Justage- and Ausricht21 for the separated Halbleitererbau ⁇ partial positions 7 exist, as on the metallic support 4.
  • a plurality of metallic support 4 can be arranged on such an adhesive film 14. Since the semiconducting components 1 are fixed in their positions with their upper sides 13 by the adhesive film 14, the carrier 4 still present can now be removed.
  • FIG. 6 shows a schematic side view of the composite plates 3 with adhesive film 14 and metallic carrier 4. Furthermore, FIG. 6 shows a detail C, which is shown on an enlarged scale in FIG.
  • FIG. 7 shows an enlarged schematic side view of the detail C of FIG. 6.
  • the composite body 3 is here already separated into individual semiconductor components 1 by the separation trenches 11, wherein the inscription of the semiconductor components 1 shown in FIG
  • the underside 9 of the composite panel 3 is arranged a wiring structure of the semiconductor component 1, which can be exposed by etching the metallic support 4 from the underside 9 of the composite panel 3.
  • FIG. 8 shows a schematic plan view of the adhesive film 14 of FIG. 5 and the undersides 9 of the divided composite plates 3.
  • the semiconductor components 1 are still divided into the rows 5 and columns 6 by the separating trenches 11 and lie after removal of the completely free in carrier 7 shown in FIG.
  • metal contacts are now accessible on the undersides 9 of the composite panels 3, which can be equipped with external contact surfaces 2 in further steps.
  • this loading is not done individually, but parallel and simultaneously for all accessible on the bottom 9 metal contacts.
  • the metal contact can be strengthened in a galvanic bath or by electroless deposition, wherein soldering methods can also be used.
  • FIG. 9 shows an enlarged schematic plan view of a cutout D of FIG. 8.
  • the separating trenches 11 delimit a semiconductor component 1, wherein on the underside 9 visible here external contact surfaces 2 are arranged in different sizes.
  • larger contact surfaces are arranged on the underside 9 than at the edges of the semiconductor component. This shows that semiconductor chips are arranged on the larger contact areas in the center, which are part of a wiring structure, while the outer contact areas 2 located in the edge areas serve as signal terminals or power supply connections to the semiconductor chip.
  • FIG. 10 shows a schematic side view of the adhesive film 14 with split connecting plates and a cutout E of this side view.
  • 11 shows an enlarged schematic side view of the detail E of FIG. 10.
  • the outer contact surfaces 2 shown in FIG. 9 are arranged on the underside 9 of the semiconductor component 1.
  • the separation trenches 11 extend to the plastic film 14, which simultaneously represents a holding film 15.
  • the outer contact surfaces 2, which are shown in FIG. 9, can be reinforced by immersion in a galvanic bath. Both solder alloys and other noble metal contact alloys can be applied in order to reinforce the metal contact surfaces of the wiring structure on the one hand and to protect these metal surfaces from corrosion as external contact surfaces on the other hand.
  • each individual semiconductor component 1 can be tested for its functional capability in this production phase, and semiconductor components which do not meet the quality requirements can also be marked on the retaining film 15, so that only the semiconductor components 1 of the Adhesive film 14 or Hal ⁇ tefolie 15 are removed and packaged in a transport belt, which are fully functional.

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen (1) und zur Bestückung derselben mit Außenkontaktflächen. Dazu werden Halbleiterbauteilkomponenten auf einen metallischen Träger (4) in Zeilen (5) und Spalten (6) in entsprechenden Halbleiterbauteilpositionen (7) des metallischen Trägers (4) aufgebracht. Anschließend werden eine Vielzahl von Halbleiterbauteilpositionen (7) und die dort befindlichen Komponenten in eine Kunststoffgehäusemasse (8) eingebettet, wodurch eine Verbundplatte (3) entsteht, die anschließend durch Laserablation in einzelne Halbleiterbauteile (1) getrennt wird, welche mit Hilfe der Lasertechnik ihren Oberseiten (13) beschriftet werden. Diese beschrifteten Oberseiten (13) können dann auf eine Klebstofffolie aufgeklebt werden, so dass es möglich ist, die Unterseiten unter Beibehaltung der Halbleiterbauteilpositionen (7) frei zu legen.

Description

Beschreibung
Verfahren zur Vereinzelung von oberflächenmontierbaren Halb¬ leiterbauteilen und zur Bestückung derselben mit Außenkontak- ten
Die Erfindung betrifft ein Verfahren zur Vereinzelung von o- berflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontaktflachen.
Derzeit werden Leadless-Gehäuse, wie beispielsweise TSLP- (thin small leadless package) -Gehäuse mittels eines Trenn¬ schleifprozesses vereinzelt. Dazu wird zunächst ein metalli¬ scher Träger, auf dem eine Vielzahl von Halbleiterbauteilen auf einer gemeinsamen Platte aus einer Kunststoffgehäusemasse angeordnet sind, chemisch abgeätzt, so dass nun freiliegende Verdrahtungsstrukturen, die ursprünglich auf dem metallischen Träger angeordnet waren, frei zugänglich sind. Dadurch können entsprechende metallische Kontaktflächen der Verdrahtungs- strukturen zu Außenkontaktflachen beschichtet oder mit Außen¬ kontakten bestückt werden.
Eine Vielzahl der Halbleiterbauteile wird unter der gemeinsa¬ men sog. "Moldkappe", die im Folgenden Verbundplatte genannt wird, in eine gemeinsame Kunststoffmasse eingebettet. Die
Verbundplatte vereinigt die unterschiedlichsten Komponenten der Halbleiterbauteile, wie Halbleiterchips, Verbindungsele¬ mente, Außenkontaktflächen usw., in einem plattenförmigen Kunststoffkörper, der anschließend nach dem Bestücken mit den Außenkontaktflächen sägetechnisch in einzelne oberflächenmon- tierbare Halbleiterbauteile aufgetrennt wird. Dazu wird die Verbundplatte auf eine Sägefolie geklebt und anschließend werden auf dieser Sägefolie mittels einer Wafersäge die Halb- leiterbauteile singuliert. Auf der Sägefolie sind die Halb¬ leiterbauteile nach dem Singulieren derart angeordnet, dass sie über die Außenkontaktflachen bzw. die Außenkontakte auf ihre Funktionsfähigkeit getestet werden können, bevor sie von der Sägefolie abgenommen und in entsprechende Transportgurte verpackt werden.
Dieses Verfahren hat den Nachteil, dass die bekannten Trenn¬ schleifprozesse zur Vereinzelung der Halbleiterbauteile auf- grund der hohen Belastung der Kunststoffgehäuse und dem Ver¬ schleiß der Sägeblätter während dieser Fertigungsvorgänge diese Trennschleiprozesse prozesstechnisch aufwendig sind. Ein Grund die Ausfallquote nach dem Trennschleifen ist darin zu sehen, dass nicht nur der metallische Träger weggeschlif- fen wird, sondern auch die angrenzende Verdrahtungsstruktur in Mitleidenschaft gezogen werden kann.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben, mit dem die Fertigung oberflächenmontierbarer Halbleiterbauteile erleichtert wird und die Ausschußrate bei der Fertigung ver¬ mindert wird. Ferner ist es Aufgabe der Erfindung, eine Be¬ schriftung der Bauteile in den Bauteilpositionen einer Ver¬ bundplatte zu ermöglichen, bevor die Halbleiterbauteile wei¬ ter verarbeitet werden.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An¬ sprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Verfahren zur Vereinzelung von ober- flächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontaktflachen angegeben. Das Verfahren weist dazu nachfolgende Verfahrensschritte auf. Zunächst wird eine Verbundplatte auf einem perforierten me¬ tallischen Träger hergestellt, der in Zeilen und Spalten an¬ geordnete Halbleiterbauteilpositionen aufweist. Der metalli- sehe Träger kann auch mehrere Verbundplatten aufweisen. Für eine derartige Verbundplatte werden Komponenten mehrerer Halbleiterbauteile in eine gemeinsame Kunststoffgehäusemasse eingebettet. Dazu weist die Verbundplatte auf ihrer Untersei¬ te eine Verdrahtungsstruktur mit Metallkontakten zum metalli- sehen Träger hin auf. Die Oberseite der Verbundplatte wird von einer ebenen Fläche der gemeinsamen Kunststoffgehäusemas¬ se aller Halbleiterbauteile einer Verbundplatte gebildet.
In einem nächsten Schritt werden Trenngräben in die Kunst- stoffgehäusemasse der Verbundplatte mittels Laserablation zum Vereinzeln der Halbleiterbauteilpositionen eingebracht. Dazu umgeben die Trenngräben die Halbleiterbauteilpositionen. Die Tiefe der mit Laserablation eingebrachten Trenngräben wird durch den metallischen Träger begrenzt.
Nach dem Einbringen der Trenngräben kann wiederum mittels La¬ serablation eine Bauteilbeschriftung auf den Oberseiten der Kunststoffgehäuse in den jeweiligen Bauteilpositionen aufge¬ bracht werden. Nach dem Beschriften der Kunststoffgehäuse der Halbleiterbauteile wird auf die Oberseiten der Kunststoffge¬ häuse eine gemeinsame Klebstofffolie als Haltestreifen aufge¬ bracht. Nun kann, ohne dass die Halbleiterbauteile einer Ver¬ bundplatte auseinander fallen, der metallische Träger unter Beibehaltung der Halbleiterbauteilpositionen auf der Kleb- stofffolie und unter Freilegen der auf der Unterseite der Verbundplatte angeordneten Metallkontakte, entfernt werden. Die freiliegenden Metallkontakte werden nun mit oberflächen- montierbaren Kontaktaußenflächen verstärkt. Auch dieses Ver¬ stärken kann durch eine entsprechende Beschichtung gleichzei¬ tig für die Vielzahl der Metallkontakte der einzelnen HaIb- leiterbauteile geschehen, ohne dass ein einzelnes Bestücken von einzelnen Außenkontaktflachen in jeder der Metallflächen¬ positionen erforderlich wird. Nachdem somit Außenkontaktflä- chen geschaffen sind, kann die Funktionsfähigkeit der Halb¬ leiterbauteile noch auf der Klebstofffolie durch Kontaktieren der aufgebrachten frei zugänglichen Außenkontaktflachen ge¬ prüft werden. Anschließend werden die Halbleiterbauteile un¬ ter Abnehmen funktionstüchtiger und beschrifteter Halbleiter¬ bauteile von der Klebstofffolie vereinzelt.
Dieses Verfahren zum Vereinzeln von Halbleiterbauteilen und zum Aufbringen von Außenkontaktflachen für oberflächenmon- tierbare Halbleiterbauteile hat den Vorteil, dass fertigungs¬ technisch unkritische Verfahrensschritte durchgeführt werden können. Anstelle des äußerst kritischen Aussägens von HaIb- leiterbauteilen auf einer Klebstofffolie wird mit .diesem Ver¬ fahren, noch während die Halbleiterbauteile auf dem metalli¬ schen Träger in Form einer Verbundplatte zusammengehaltenen werden, ein schonender Laserabtrag eingebracht. Die Laser¬ trenntechnik ermöglicht es, dass die Trennspuren in Form von Trenngräben in ihrer Breite gegenüber den Sägespuren, die von der Dicke der Sägeblätter abhängig sind, vermindert werden können.
Weiterhin hat dieses Verfahren den Vorteil, dass die Kleb- stofffolie für ein gemeinsames Aufbringen einer Vielzahl von Außenkontaktflächen auf die Unterseiten der Halbleiterbautei¬ le genutzt werden kann. Schließlich kann das Einbringen der Trenngräben mittels Laserablation mit dem Beschriften der e- benen Oberflächen der Halbleiterbauteile geeignet kombiniert werden. Ein weiterer Vorteil dieses Verfahrens ist es, dass das Einbringen der Trenngräben relativ unabhängig von Wölbun¬ gen der Verbundplatte ist. Es ist folglich nicht notwendig, wie bei dem sägetechnischen Trennverfahren, die Verbundplatte auf einer entsprechend formstabilen Sägefolie anzuordnen, die keinerlei oder nur äußerst geringe Verwölbung der Verbund¬ platte beim Anbringen der Sägefugen toleriert.
In einer bevorzugten Ausführungsform der Erfindung werden im Anschluss an das Testen der Funktionsfähigkeit der Halblei¬ terbauteile und im Anschluss an das Vereinzeln der Halblei¬ terbauteile diese von der Klebstofffolie in einen Transport¬ gurt verpackt. Ein Beschriften der einzelnen Bauteile ent- fällt, denn auch dieses ist bereits für viele Bauteile gleichzeitig auf der Oberseite der Verbundplatte bzw. auf ei¬ nem metallischen Träger geschehen. Sowohl die visuelle Kon¬ trolle als auch die messtechnische Überprüfung der Halblei¬ terbauteile zeigt, dass die Ausschussrate durch das erfin- dungsgemäße Verfahren geringer werden konnte und somit eine größere Anzahl an funktionsfähigen Halbleiterbauteilen pro Charge versandt werden können.
Die Verdrahtungsstruktur mit Metallkontakten auf der Unter- seite der Verbundplatte wird zunächst durch selektive galva¬ nisches Abscheiden von Metallstrukturen auf dem metallischen Träger in einer bevorzugten Ausführungsform der Erfindung hergestellt. Dazu wird vorzugsweise der Träger aus einer Kup¬ ferlegierung gebildet, wobei in den jeweiligen vorgesehenen Halbleiterbauteilpositionen nicht nur Metallkontaktflächen abgeschieden werden können, sondern Verbindungsleitungen her¬ gestellt werden können, die eine elek-trische Verbindung zwi- sehen Metallkontaktflächen und Kontaktflächen der Halbleiter¬ chips über Bonddrähte oder Flipchip-Kontakte ermöglichen.
Auf diese Verdrahtungsstruktur wird vorzugsweise in den HaIb- leiterbauteilpositionen vor dem Aufbringen einer Kunststoff¬ gehäusemasse ein Halbleiterchip aufgebracht und dieser wird über Verbindungselemente mit der Verdrahtungsstruktur elekt¬ risch verbunden. Sowohl die Verdrahtungsstruktur auf dem me¬ tallischen Träger als auch der Halbleiterchip sowie seine Verbindungselemente zu der Verdrahtungsstruktur bilden Kompo¬ nenten eines Halbleiterbauteils einer Halbleiterbauteilposi¬ tion.
Dazu kann der Halbleiterchip mittels Klebetechnik auf die Verdrahtungsstruktur aufgebracht werden. Wenn ein elektri¬ scher Kontakt zu der Verdrahtungsstruktur herzustellen ist, kann diese Klebetechriik auch mit einem Leitklebstoff durchge¬ führt werden. Andere bevorzugte Möglichkeiten, den Halblei¬ terchip elektrisch mit der Verdrahtungsstruktur zu verbinden, bilden Löttechniken, wobei sowohl eutektische Löttechniken als auch Diffusionslöttechniken sowie Weichlottechniken, ins¬ besondere mit bleifreien Loten für das Aufbringen der Halb¬ leiterchips auf die Verdrahtungsstruktur zur Verfügung ste¬ hen.
Als Verbindungselemente zwischen entsprechenden Kontaktflä¬ chen des Halbleiterchips und der Verdrahtungsstruktur werden Bonddrähte oder Flipchip-Kontakte eingesetzt. Für das Anbrin¬ gen von Bonddrähten wird der Halbleiterchip mit seiner Rück- seite auf der Verdrahtungsstruktur fixiert und anschließend werden entsprechende Kontaktanschlussflächen der Verdrah¬ tungsstruktur über Bonddrähte mit entsprechenden Kontaktflä¬ chen auf der aktiven Oberseite des Halbleiterchips verbunden. Bei Halbleiterchips mit Flipchip-Kontakten werden diese auf entsprechende Kontaktanschlussflächen gelötet, die in Größe, Struktur und Anordnung der Größe und Anordnung der Flipchip- Kontakte des Halbleiterchips angepasst sind.
Nachdem die Komponenten, wie die metallischen Kontaktflächen der Verdrahtungsstruktur, die Verdrahtungsstruktur selbst, der Halbleiterchip und die entsprechenden Verbindungen zur Verdrahtungsstruktur hergestellt sind, wird auf eine Vielzahl von Halbleiterbauteilen eine gemeinsame Kunststoffgehäusemas- se aufgebracht, um eine Verbundplatte auf dem metallischen Träger herzustellen. Dabei können mehrere Verbundplatten hin¬ tereinander auf einem derartigen metallischen Träger positio¬ niert werden, wobei nun die Kunststoffgehäusemasse in einem bevorzugten Durchführungsbeispiel des Verfahrens mittels ei¬ nes Dispensionsverfahrens aufgebracht wird. Bei diesem Dispensionsverfahren werden die Komponenten in den Halblei¬ terbauteilpositionen in die Kunststoffgehäusemasse eingebet¬ tet.
Eine weitere Möglichkeit des Einbettens der Komponenten be¬ steht mit Hilfe von Spritzgussverfahren, bei denen unter ho¬ hem Druck die Kunststoffmasse einer Verbundplatte in entspre¬ chende Spitzgussformen eingepresst wird, wobei der hohe Druck dafür sorgt, dass sämtliche Zwischenräume zwischen den Kompo¬ nenten vollständig von Kunststoffmasse aufgefüllt werden.
Nach dem Ausformen des metallischen Trägers mit seinen aufge¬ brachten Verbundplatten aus der Spritzgussform kann nun das Einbringen der Trenngräben in jeder der Verbundplatten bzw. der KunstStoffmassen der Verbundplatten durchgeführt werden. Nach dem Einbringen der Trenngräben, welche die Halbleiter¬ bauteile umgeben, ist die Laserenergie des Lasergerätes für ein Beschriften der Oberseite der Kunststoffmasse gegenüber der Laserenergie für das Einbringen der Trenngräben herunter¬ zufahren, so dass mit verminderter Laserenergie nun die Be¬ schriftung auf die Vielzahl der entstandenen Halbleiterbau- teile, die noch auf dem metallischen Träger fixiert sind, aufgebracht wird.
Nach der Beschriftung der Oberflächen folgt das Aufbringen einer Klebstofffolie, wobei diese Klebstofffolie mit einer Perforation versehen wird, bevor sie als Haltestreifen auf die Kunststoffgehäusemasse der Halbleiterbauteilpositionen aufgeklebt wird. Mit Hilfe dieser Perforation der Klebstoff¬ folie kann jedes der Halbleiterbauteile in den Halbleiterbau¬ teilpositionen verbleiben und dennoch gemeinsam mit den ande- ren Halbleiterbauteilen weiter bearbeitet werden. Dazu er¬ folgt das Entfernen des metallischen Trägers unter Beibehal¬ tung der Halbleiterbauteilpositionen auf der Klebstofffolie mittels Nassätzen. Neben dem Nassätzen kann der Träger auch durch Plasmaätzen, das als Trockenätzverfahren bekannt ist, entfernt werden oder auch mittels Laserablation abgenommen werden.
Bei dem Entfernen des Trägers werden nun mindestens die Me- tallkontakte auf der Unterseite der Halbleiterbauteile frei- gelegt. Diese Metallkontakte können über die Verdrahtungs¬ struktur mit den eingebetteten Verbindungselementen mit dem Halbleiterchip elektrisch in Verbindung stehen. Diese Metall¬ kontakte werden nun zu oberflächenmontierbaren Außenkontakt- flachen vorzugsweise mittels Lottechnik verstärkt. Andere Verstärkungsmöglichkeiten bestehen darin, dass die oberflä- chenmontierbaren Außenkontaktflächen mittels galvano-chemi- scher Abscheidung aufgebracht werden oder das Verstärken der Metallkontakte zu oberflächenmontierbaren Außenkontaktflachen mittels stromloser Abscheidung von Metallen erfolgt.
Zusätzlich zu den Außenkontaktflachen können auf die funkti- onsfähigen Halbleiterbauteile vor einem Abnehmen von der
Klebstofffolie auch Lotkugeln aufgelötet werden. Diese Lotku¬ geln als Außenkontakte haben den Vorteil, dass sie je nach Aufbau und Strukturierung einen begrenzten Ausgleich zwischen thermischen Ausdehnungskoeffizienten und eine begrenzte Dämp- fung von Thermospannung zwischen einem oberflächenmontierba¬ ren Halbleiterbauteil und einer übergeordneten Schaltungspla¬ tine bilden können.
Zusammenfassend ist festzustellen, dass mit Hilfe des Lasers der gesamte metallische Träger mit mehreren Verbundplatten zu Halbleiterbauteilen strukturiert werden kann. Dazu wird der "Moldcompound" bzw. die gemeinsame Kunststoffgehäusemasse bis auf den metallischen Träger hinunter in entsprechenden Trenn¬ gräben abgetragen, ohne dass der metallische Träger, der eine Kupferlegierung sein kann, beschädigt wird. Ein derartiger sog. "Precut-Laser" kann nach dem Strukturieren mit verrin¬ gerter Leistung die einzelnen Bauteile bereits beschriften. Anschließend ist es möglich, die in den Halbleiterbauteilpo¬ sitionen aufgetrennten, doch noch über den metallischen Trä- ger zusammengehaltenen Halbleiterbauteile in der Galvanik durch Abätzen des Trägers voneinander zu trennen, so dass sie nur noch durch die Klebefolie zusammengehalten werden.
Danach können die Kontaktflächen der einzelnen Halbleiterbau- teile chemisch-metallisch beschichtet werden, um Außenkon- taktflächen für die oberflächenmontierbaren Halbleiterbautei¬ le herzustellen. Die Klebefolie mit den anhaftenden Halblei¬ terbauteilen und ihren Außenkontaktflächen können dann im Prüffeld die Funktionstüchtigkeitsprüfung der Halbleiterbau¬ teile ermöglichen. Danach werden die funktionstüchtigen Bau¬ teile direkt von der Klebstofffolie in einen entsprechenden Transportgurt übertragen.
Somit hat das erfindungsgemäße Verfahren die folgenden Vor¬ teile.
1. Eliminieren des Trennschleifprozesses;
2. Reduzieren der Sägespurbreite auf ein Minimum; 3. Einsatz von dünneren und dadurch günstigeren Klebefolien als beim Sägetrennprozess;
4. Eine Handhabung von einzelnen Verbundplatten ist nicht notwendig, da die kleinste Einheit beim Vereinzeln, beim Laminieren der Klebstofffolie und bei der Galvanik die Größe des ursprünglichen Trägers ist;
5. Ein gesonderter Reinigungsschritt wie das sog. "Spinc- leaning", wie es nach dem Sägen erforderlich ist, kann entfallen;
6. Ein Durchbiegen von Verbundplatten aufgrund der Kunst- stoffgehäusemasse, dadurch dass als Kunststoffgehäuse¬ masse niederviskose Pressmassen verwendet werden, ist unkritisch bei diesem Verfahren, da direkt nach dem sog. "Molden" oder Spritzgießen ein Entlastungsschritt, der sog. "Precut" durchgeführt werden kann; und 7. Ein Singulieren von nicht rechteckigen Halbleiterbautei¬ len ist möglich.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt eine schematische Draufsicht auf einen metal¬ lischen Träger mit 4 aufgebrachten, teilweise in Bauteilpositionen getrennte Verbundplatten mit ei¬ ner Vielzahl von Halbleiterbauteilpositionen;
Figur 2 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt B der Figur 1;
Figur 3 zeigt eine schematische Seitenansicht des metalli¬ schen Trägers mit aufgebrachten Verbundplatten;
Figur 4 zeigt eine vergrößerte schematische Seitenansicht eines Ausschnitts A der Figur 3;
Figur 5 zeigt eine schematische Draufsicht auf eine Kleb¬ stofffolie, die auf die Oberseiten der aufgetrenn- ten Verbundplatten aufgebracht ist;
Figur 6 zeigt eine schematische Seitenansicht auf die Ver¬ bundplatten der Klebstofffolie und auf den metalli¬ schen Träger;
Figur 7 zeigt eine vergrößerte schematische Seitenansicht eines Ausschnitts der Figur 6;
Figur 8 zeigt eine schematische Draufsicht auf die Kleb- stofffolie der Figur 5 und auf die Unterseite der aufgetrennten Verbundplatten;
Figur 9 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt D der Figur 8;
Figur 10 zeigt eine schematische Seitenansicht der Kleb¬ stofffolie mit aufgetrennten Verbundplatten; Figur 11 zeigt eine vergrößerte schematische Seitenansicht eines Ausschnitts der Figur 10.
Figur 1 zeigt eine schematische Draufsicht auf einen metalli- sehen Träger 4 mit vier aufgebrachten, teilweise in Halblei¬ terbauteilpositionen 7 getrennte Verbundplatten 3 mit einer Vielzahl von Halbleiterbauteilpositionen 7. Der Träger 4 weist an seinen Randseiten 18 und 19, die nicht von Verbund¬ platten 3 bedeckt sind, Perforationen 16 auf, deren Perfora- tionslöcher 17 derart angeordnet sind, dass ein automatischer Transport sowie ein passgenaues Einfügen in entsprechende Haltemechanismen von Fertigungsvorrichtungen möglich ist. Dieser metallische Träger 4 wird auch als Flachleiterrahmen bzw. "Leadframe" aus historischen Gründen bezeichnet, ob- gleich der metallische Träger 4 keine Flachleiter bzw. "Leads" aufweist.
Vielmehr sind auf dem metallischen Träger 4 unter sog. "MoId- kappen" in den Halbleiterbauteilpositionen 7 Komponenten von Halbleiterbauteilen 1 in eine Kunststoffgehäusemasse 8 der Verbundplatten 3 eingebettet. Zu diesen eingebetteten Halb¬ leiterbauteilkomponenten gehören ein Halbleiterchip und Ver¬ bindungselemente von dem Halbleiterchip zu einer Verdrah¬ tungsstruktur und zu Metallkontakten. Die Metallkontakte sind auf den metallischen Träger galvanisch aufgebracht und von der hier gezeigten Draufsicht auf vier dieser Verbundplatten 3 eines metallischen Trägers 4 nicht sichtbar.
Die äußerst rechte Verbundplatte 3 ist in dieser Darstellung bereits durch Einbringen von Trenngräben 11 in Halbleiterbau- teilpositionen 7 aufgeteilt, welche in Zeilen 5 und Spalten 6 angeordnete Halbleiterbauteile 1 aufweisen. Die Trenngräben 11 werden in die Kunststoffgehäusemasse 8 durch Laserablation eingebracht und teilen die Verbundplatte 3 in einzelne Halb¬ leiterbauteile 1 auf, die jedoch noch auf dem metallischen Träger 4 fixiert sind. Da die Oberseite 10 der Verbundplatten 3 frei zugänglich ist, ist es möglich, vor oder nach dem Ein- bringen der Trenngräben 11 eine Beschriftung auf der Obersei¬ te 13 der Kunststoffgehäusemasse 8 in den Halbleiterbauteil¬ positionen 7 vorzunehmen. Dazu ist in Figur 1 ein Ausschnitt B markiert, der in Figur 2 näher dargestellt wird.
Figur 2 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt B der Figur 1. In dem Ausschnitt B sind die Trenngräben 11, die eine Halbleiterbauteilposition 7 umgeben, zu sehen, wobei diese Trenngräben 11 durch Laserablation ein¬ gebracht werden und der gleiche Laser jedoch bei geringerer Strahlungsintensität dazu benutzt wird, um die in Figur 2 ge¬ zeigte Bauteilbeschriftung 12 auf die Oberseite 13 der Kunst- stoffgehäusemasse 8 aufzubringen.
Figur 3 zeigt eine schematische Seitenansicht des metalli- sehen Trägers 4 mit aufgebrachten Verbundplatten 3. Ferner zeigt Figur 3 einen Ausschnitt A, der in Figur 4 in vergrö¬ ßerter Form dargestellt wird.
Figur 4 zeigt eine vergrößerte schematische Seitenansicht ei- nes Ausschnitts A der Figur 3. In diesem Ausschnitt A sind drei Halbleiterbauteile 1 in Seitenansicht dargestellt, die durch zwei Trenngräben 11 in der Kunststoffgehäusemasse 8 ge¬ trennt sind. Die Tiefe t der Trenngräben 11 wird durch den metallischen Träger 4 begrenzt, wobei während der Laserabla- tion aufgrund des höheren Reflektionsvermögens des metalli¬ schen Trägers 4, der in dieser Ausführungsform aus einer Kup¬ ferlegierung besteht, der Laserabtrag in den Trenngräben 11 begrenzt wird. Dabei entspricht die Dicke d der Halbleiter- bauteile 1 der Dicke der auf dem Träger 4 aufgebrachten Ver¬ bundplatten 3.
Auf die Darstellung der Halbleiterkomponenten, wie einer Ver- drahtungsstruktur auf der Unterseite 9 der Verbundplatte 3 sowie eines Halbleiterchips und seiner Verbindungselemente wurde in dieser Darstellung verzichtet, da die Figur 4 ledig¬ lich eine vergrößerte schematische Seitenansicht des in Figur 3 gezeigten Ausschnitts A zeigt. Im Prinzip kann diese Tech- nik des Lasertrennens, dessen Ergebnis in Figur 4 gezeigt wird, und der Laserbeschriftung, dessen Ergebnis in Figur 2 gezeigt wird, für die unterschiedlichsten Verbundplatten 3 eingesetzt werden. Eine Verwölbung der Verbundplatte 3 auf dem metallischen Träger 4 ist bei dieser Technik unproblema- tisch. Die Laserablation kann nämlich in vorteilhafter Weise derartigen Verwölbungen nachgeführt werden. Außerdem können Verspannungen und Verwölbungen, die beim Aufbringen der Kunststoffgehäusemasse 8 auftreten könnten, durch die Trenn¬ gräben 11 in vorteilhafter Weise ausgeglichen werden.
Figur 5 zeigt eine schematische Draufsicht auf eine Kleb¬ stofffolie 14, die auf die Oberseite 13 der Kunststoffgehäu- semasse 8 der aufgetrennten Verbundplatten 3 aufgebracht ist. Sowohl die Verbundplatten 3 als auch der metallische Träger 4 sind mit gestrichelten Linien dargestellt, da sie unterhalb der Zeichenebene und damit unterhalb der Klebstofffolie 14 angeordnet sind. Diese Klebstofffolie 14 dient gleichzeitig als Haltestreifen 15 für die Weiterverarbeitung der aufge¬ trennten Halbleiterbauteile 1, wobei diese mit ihren be- schrifteten Oberseiten 13 an der Klebstofffolie 14 haften.
Die Perforation 16 und die Perforationslöcher 17 werden auf die Haltefolie 15 in Form der Klebstofffolie 14 übertragen, so dass auf der Klebstofffolie 14 die gleichen Justage- und Ausrichtmöglichkeiten für die aufgetrennten Halbleiterbau¬ teilpositionen 7 bestehen, wie auf dem metallischen Träger 4. Demzufolge können auch mehrere metallische Träger 4 auf einer derartigen Klebstofffolie 14 angeordnet werden. Da die Halb¬ leiterbauteile 1 mit ihren Oberseiten 13 durch die Klebstoff¬ folie 14 in ihren Positionen fixiert sind, kann nun der noch vorhandene Träger 4 entfernt werden.
Figur 6 zeigt eine schematische Seitenansicht auf die Ver¬ bundplatten 3 mit Klebstofffolie 14 und metallischem Träger 4. Ferner zeigt Figur 6 einen Ausschnitt C, der in Figur 7 in vergrößertem Maßstab dargestellt wird.
Figur 7 zeigt eine vergrößerte schematische Seitenansicht des Ausschnitts C der Figur 6. Der Verbundkörper 3 ist hier in einzelne Halbleiterbauteile 1 bereits durch die Trenngräben 11 getrennt, wobei auf der Oberseite 13 die in Figur 2 ge¬ zeigte Beschriftung der Halbleiterbauteile 1 angeordnet ist und auf der Unterseite 9 der Verbundplatte 3 eine Verdrah¬ tungsstruktur des Halbleiterbauteils 1 angeordnet ist, die durch Abätzen des metallischen Trägers 4 von der Unterseite 9 der Verbundplatte 3 freigelegt werden kann.
Figur 8 zeigt eine schematische Draufsicht auf die Klebstoff¬ folie 14 der Figur 5 und auf die Unterseiten 9 der aufge¬ trennten Verbundplatten 3. Die Halbleiterbauteile 1 sind nach wie vor in Zeilen 5 und Spalten 6 durch die Trenngräben 11 aufgeteilt und liegen nach Entfernen des in Figur 7 gezeigten Trägers 4 völlig frei. Dabei sind auf den Unterseiten 9 der Verbundplatten 3 nun Metallkontakte zugänglich, die in weite¬ ren Schritten mit Außenkontaktflächen 2 bestückt werden kön¬ nen. Dieses Bestücken erfolgt jedoch nicht einzeln, sondern parallel und gleichzeitig für sämtliche auf der Unterseite 9 zugängliche Metallkontakte. Dazu kann in einem galvanischen Bad oder durch stromlose Abscheidung der Metallkontakt ver¬ stärkt werden, wobei auch Auflötverfahren einsetzbar sind.
Figur 9 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt D der Figur 8. Auch hier begrenzen die Trenngräben 11 ein Halbleiterbauteil 1, wobei auf der hier sichtbaren Unterseite 9 Außenkontaktflächen 2 unterschiedli- eher Größen angeordnet sind. In der Mitte des Halbleiterbau¬ teils 1 sind auf der Unterseite 9 größere Kontaktflächen an¬ geordnet als an den Rändern des Halbleiterbauteils. Das zeigt, dass auf den größeren Kontaktflächen im Zentrum, die Teil einer Verdrahtungsstruktur sind, Halbleiterchips ange- ordnet sind, während die in den Randbereichen angesiedelten Außenkontaktflächen 2. als Signalanschlüsse oder Stromversor¬ gungsanschlüsse zum Halbleiterchip hin dienen.
Da sämtliche Außenkontaktflächen 2 auf der Unterseite 9 ange- ordnet sind, ist dieses ein Halbleiterbauteil.1, das oberflä- chenmontierbar auf eine übergeordnete Schaltungsplatine ange¬ bracht werden kann, wenn diese übergeordnete Schaltungsplati¬ ne entsprechende Kontaktflächen gleicher Größe und Anordnung aufweist. Andererseits ist es möglich, auf diese Außenkon- taktflächen 2 Außenkontakte in Form von Lotbällen aufzubrin¬ gen und somit ein Halbleiterbauteil 1 zu schaffen, das über Lotkugeln mit übergeordneten Schaltungsplatinen verbindbar ist.
Figur 10 zeigt eine schematische Seitenansicht der Klebstoff¬ folie 14 mit aufgetrennten Verbindungsplatten und einem Aus¬ schnitt E dieser Seitenansicht. Figur 11 zeigt eine vergrößerte schematische Seitenansicht des Ausschnitts E der Figur 10. Auf der Unterseite 9 des Halbleiterbauteils 1 sind die in Figur 9 gezeigten Außenkon- taktflachen 2 angeordnet. Die Trenngräben 11 reichen bis zu der Kunststofffolie 14, die gleichzeitig eine Haltefolie 15 darstellt. Auf dieser Kunststofffolie 14 können die Außenkon- taktflachen 2, die in Figur 9 gezeigt werden, durch Eintau¬ chen in ein Galvanikbad verstärkt werden. Dabei können sowohl Lotlegierungen als auch andere Edelmetallkontaktlegierungen aufgebracht werden, um einerseits die Metallkontaktflächen der Verdrahtungsstruktur zu verstärken und andererseits diese Metallflächen als Außenkontaktflachen vor Korrosion zu schüt¬ zen.
Da die Außenkontaktflächen nun frei zugänglich sind, kann in dieser Fertigungsphase jedes einzelne Halbleiterbauteil 1 auf seine Funktionsfähigkeit getestet werden, und auch auf der Haltefolie 15 können Halbleiterbauteile, die nicht den Quali¬ tätsanforderungen entsprechen, markiert werden, so dass nur die Halbleiterbauteile 1 von der Klebstofffolie 14 bzw. Hal¬ tefolie 15 abgenommen und in einem Transportgurt verpackt werden, die voll funktionstüchtig sind.

Claims

Patentansprüche
1. Verfahren zur Vereinzelung von oberflächenmontierbaren
Halbleiterbauteilen (1) und zur Bestückung derselben mit Außenkontaktflächen (2) , wobei das Verfahren folgende Verfahrensschritte aufweist:
Herstellen einer Verbundplatte (3) auf einem metal¬ lischen Träger (4), der in Zeilen (5) und Spalten (6) angeordnete Halbleiterbauteilpositionen (7) auf- weist, wofür Komponenten mehrerer Halbleiterbautei¬ le (1) in eine gemeinsame Kunststoffgehäusemasse (8) zu der Verbundplatte (3) eingebettet werden, und wobei die Verbundplatte (3) auf ihrer Untersei¬ te (9) eine Verdrahtungsstruktur mit Metallkontak- ten zum Träger (4) hin und auf ihrer Oberseite (10) eine ebene Fläche der gemeinsamen Kunststoffgehäu¬ semasse (8) aufweist;
Einbringen von Trenngräben (11) in die Kunststoff¬ gehäusemasse (8) der Verbundplatte (3) mittels La- serablation zum Vereinzeln der Halbleiterbauteilpo¬ sitionen (7), wobei die Trenngräben (11) die Halb¬ leiterbauteilpositionen (7) umgeben, und das Ein¬ bringen der Trenngräben (11) in ihrer Tiefe (t) am metallischen Träger (4) endet; - Aufbringen einer Klebstofffolie (14) als Halte¬ streifen (15) auf die Oberseiten (13) der Kunst- stoffgehäusemasse (8) der Verbundplatte (3); Entfernen des metallischen Trägers (4) unter Beibe¬ halten der Halbleiterbauteilpositionen (7) auf der Klebstofffolie (14) und unter Freilegen der auf der
Unterseite (9) der Verbundplatte (3) angeordneten Metallkontakte; - Verstärken der Metallkontakte zu oberflächenmon- tierbaren Außenkontaktflächen (2);
Testen der Funktionsfähigkeit der Halbleiterbautei¬ le (1) auf der Klebstofffolie (14) durch Kontaktie- ren der aufgebrachten freizugänglichen Außenkon¬ taktflächen (2);
Vereinzeln der Halbleiterbauteile (1) unter Abneh¬ men funktionstüchtiger beschrifteter Halbleiterbau¬ teile (1) von der Klebstofffolie (14) .
2 . Verfahren nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , d a s s eine Bauteilbeschriftung (12) mittels Laserablation auf die Oberseite (13) der Kunststoffgehäusemasse (8) in den Halbleiterbauteilpositionen (7) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass die Verdrahtungsstruktur mit Metallkontakten auf der Un- terseite (9) der Verbundplatte (3) durch selektives gal¬ vanisches Abscheiden von Metallstrukturen auf dem metal¬ lischen Träger (4) vorzugsweise aus Kupfer hergestellt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass auf die Verdrahtungsstruktur in den Halbleiterbauteilpo¬ sitionen (7) vor dem Aufbringen einer Kunststoffgehäuse¬ masse (8) ein Halbleiterchip aufgebracht und über Ver- bindungselemente mit der Verdrahtungsstruktur elektrisch verbunden wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet , dass der Halbleiterchip mittels Klebetechnik auf die Verdrah¬ tungsstruktur aufgebracht wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Halbleiterchip mittels Löttechnik auf die Verdrah¬ tungsstruktur aufgebracht wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet , dass
Kontaktflächen des Halbleiterchip vor dem Aufbringen ei¬ ner Kunststoffgehäusemasse (8) über Bonddrähte mit der Verdrahtungsstruktur elektrisch verbunden werden.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , dass Kontaktflächen des Halbleiterchips vor dem Aufbringen einer Kunststoffgehäusemasse (8) über Flipchip-Kontakte mit der Verdrahtungsstruktur elektrisch verbunden wer¬ den.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Komponenten der Halbleiterbauteilpositionen (7) in die Kunststoffgehäusemasse (8) mittels eines Dispens- Verfahrens eingebettet werden.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet , dass die Komponenten der Halbleiterbauteilpositionen (7) in die Kunststoffgehäusemasse (8) mittels eines Spritzguss- Verfahrens eingebettet werden.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass der Stop des Laserabtrags in den Trenngräben (11) der Kunststoffgehäusemasse (8) durch erhöhte Reflexionsei¬ genschaften des metallischen Trägers (4) erreicht wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Laserenergie eines Lasergerätes für das Beschriften der Oberseite (13) der Kunststoffmasse (8) gegenüber der Laserenergie für das Einbringen der Trenngräben (11) vermindert wird.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Klebstofffolie (14) mit einer Perforation (16) ver- sehen wird, bevor sie als Haltestreifen (15) auf die
Kunststoffgehäusemasse (8) der Halbleiterbauteilpositio¬ nen (7) aufgeklebt wird.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Entfernen des metallischen Trägers (4) unter Beibe¬ halten der Halbleiterbauteilpositionen (7) auf der Kleb¬ stofffolie (14) mittels Nassätzen durchgeführt wird.
15. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das Entfernen des metallischen Trägers (4) mittels Plas¬ maätzen durchgeführt wird.
16. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet , dass das Entfernen des metallischen Trägers (4) mittels Läse- rablation durchgeführt wird.
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Verstärken der Metallkontakte zu oberflächenmontier- baren Außenkontaktflachen (2) mittels Lottechnik er¬ folgt.
18. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet , dass das Verstärken der Metallkontakte zu oberflächenmontier- baren Außenkontaktflachen (2) mittels galvano-chemische Abscheidung erfolgt.
19. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet , das.s das Verstärken der Metallkontakte zu oberflächenmontier- baren Außenkontaktflachen (2) mittels stromloser Ab¬ scheidung erfolgt.
20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass auf die Außenkontaktflachen (2) funktionsfähiger Halb¬ leiterbauteile (1) vor dem Abnehmen von der Klebstofffo- lie (14) Lotkugeln aufgelötet werden.
PCT/DE2005/001676 2004-09-30 2005-09-22 Verfahren zur vereinzelung von oberflächenmontierbaren halbleiterbauteilen und zur bestückung derselben mit aussenkontakten Ceased WO2006034683A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/692,943 US7485493B2 (en) 2004-09-30 2007-03-29 Singulating surface-mountable semiconductor devices and fitting external contacts to said devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004048202A DE102004048202B4 (de) 2004-09-30 2004-09-30 Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
DE102004048202.0 2004-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/692,943 Continuation US7485493B2 (en) 2004-09-30 2007-03-29 Singulating surface-mountable semiconductor devices and fitting external contacts to said devices

Publications (2)

Publication Number Publication Date
WO2006034683A2 true WO2006034683A2 (de) 2006-04-06
WO2006034683A3 WO2006034683A3 (de) 2006-08-24

Family

ID=36062178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001676 Ceased WO2006034683A2 (de) 2004-09-30 2005-09-22 Verfahren zur vereinzelung von oberflächenmontierbaren halbleiterbauteilen und zur bestückung derselben mit aussenkontakten

Country Status (3)

Country Link
US (1) US7485493B2 (de)
DE (1) DE102004048202B4 (de)
WO (1) WO2006034683A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911036B2 (en) 2006-01-11 2011-03-22 Infineon Technologies Ag Semiconductor wafer with rear side identification and method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6291272B1 (en) * 1999-12-23 2001-09-18 International Business Machines Corporation Structure and process for making substrate packages for high frequency application
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
US6566627B2 (en) * 2000-08-11 2003-05-20 Westar Photonics, Inc. Laser method for shaping of optical lenses
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4087144B2 (ja) * 2001-04-23 2008-05-21 古河電気工業株式会社 レーザーダイシング用粘着テープ
DE10158563C1 (de) * 2001-11-29 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementmoduls
FR2837620B1 (fr) * 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP2004221187A (ja) * 2003-01-10 2004-08-05 Toshiba Corp 半導体装置の製造装置及びその製造方法
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
US7282395B2 (en) * 2005-12-07 2007-10-16 Freescale Semiconductor, Inc. Method of making exposed pad ball grid array package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911036B2 (en) 2006-01-11 2011-03-22 Infineon Technologies Ag Semiconductor wafer with rear side identification and method
US8173534B2 (en) 2006-01-11 2012-05-08 Infineon Technologies Ag Method for producing a semiconductor wafer with rear side identification

Also Published As

Publication number Publication date
US20070232024A1 (en) 2007-10-04
US7485493B2 (en) 2009-02-03
DE102004048202B4 (de) 2008-05-21
WO2006034683A3 (de) 2006-08-24
DE102004048202A1 (de) 2006-04-06

Similar Documents

Publication Publication Date Title
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102009029873A1 (de) Reparierbares Halbleiterbauelement und Verfahren
EP0610709A1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE102014117127B4 (de) Halbleiterbauelement-Package, Verfahren zur Herstellung von Halbleiterbauelement-Packages und Verfahren der Laserbearbeitung eines Schichtenstapels
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE102008045735A1 (de) Gestapelte Halbleiterchips
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10206661A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102004033645B4 (de) Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE102004048202B4 (de) Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE102020130617B4 (de) Halbleiterpackages mit elektrischen Umverteilungsschichten unterschiedlicher Dicken und Verfahren zu deren Herstellung
DE112011103520B4 (de) Bonden und elektrisches Koppeln von Komponenten

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 11692943

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11692943

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase

Ref document number: 05794718

Country of ref document: EP

Kind code of ref document: A2