WO2006009244A1 - Ｌｅｄ駆動回路 - Google Patents

Ｌｅｄ駆動回路 Download PDF

Info

Publication number
WO2006009244A1
WO2006009244A1 PCT/JP2005/013458 JP2005013458W WO2006009244A1 WO 2006009244 A1 WO2006009244 A1 WO 2006009244A1 JP 2005013458 W JP2005013458 W JP 2005013458W WO 2006009244 A1 WO2006009244 A1 WO 2006009244A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
led
circuit
peaking
drive
Prior art date
Application number
PCT/JP2005/013458
Other languages
English (en)
French (fr)
Inventor
Takayuki Suzuki
Shintaro Meguri
Takashi Asahara
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP05766203A priority Critical patent/EP1783840A4/en
Priority to US11/632,905 priority patent/US20080266283A1/en
Publication of WO2006009244A1 publication Critical patent/WO2006009244A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the present invention relates to an LED (light emitting diode) drive circuit.
  • Patent Document 1 responsiveness is improved by using a peaking current generation circuit.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2000-228543
  • the LED drive circuit has insufficient characteristics because the light output waveform may be distorted from a square wave and jitter may occur on the receiving element side.
  • the present invention has been made in view of the above-described problems, and an object thereof is to provide an LED drive circuit capable of improving characteristics.
  • an LED drive circuit is the LED drive circuit, wherein the first current source connected to the LED, the second current source connected to the LED, and the LED A first current source, a second current source, a second current source, and a first current source, a second current peak current, and a second current peak current, respectively. And the first transistor, the second transistor, and the third transistor, which are applied to the control terminals of the first, second, and third transistors, respectively, so that the waveforms of the first and second peaking currents are located inside the waveform of the main current. And a timing generation circuit for generating a third drive signal.
  • the inner side means a substantially inner side, and the time of the waveforms of the first and second peaking currents. If the time to give the center of the direction is behind the rise timing of the main current and ahead of the fall timing!
  • the timing generation circuit generates the second and third drive signals so that the waveforms of the first and second peaking currents are continuous in time series. It is a sign. The above-described effect can be obtained more remarkably if the waveforms of the first and second peaking currents are continuous in time series.
  • the timing generation circuit generates the first, second, and third drive signals in synchronization with an input of a single differential signal.
  • these drive signals are generated in synchronization with a single differential signal, the noise tolerance is improved and the deviation of the target value force of the time difference between the drive signals can be suppressed.
  • the timing generation circuit generates the second and third drive signals such that the peak value of the first peaking current is higher than the peak value of the second peaking current. It is characterized by doing. In this case, the decrease and distortion of the light output can be corrected together with the waveform.
  • the characteristics can be improved.
  • FIG. 1 is a circuit diagram of an LED drive circuit according to an embodiment.
  • Figure 2 is a circuit diagram of the LVDS driver.
  • FIG. 3 is a circuit diagram of a timing generation circuit.
  • FIG. 4 is a timing chart of various drive signals.
  • FIG. 5 is a timing chart of various voltages.
  • FIG. 6 is a circuit diagram of a current generation circuit.
  • FIG. 7 is a timing chart of drive current.
  • FIG. 8 is a graph showing a waveform of light intensity.
  • Fig. 9 is a graph showing the V–I characteristics of the LED.
  • FIG. 10 is a circuit diagram of a temperature compensated current generating circuit.
  • FIG. 11 is a graph showing the relationship between temperature (° C.) and fiber coupling output (dBm).
  • FIG. 12 is a graph showing the relationship between time ( ⁇ s) and drive current (mA) when a signal is applied.
  • FIG. 13 is a graph showing the relationship between temperature (° C.) and DC level drive current (mA).
  • FIG. 14 is a waveform diagram showing an eye pattern.
  • FIG. 15 is a partial circuit diagram of a temperature compensated current generating circuit.
  • FIG. 16 is a graph showing a temporal change in voltage accompanying discharge of a capacitor.
  • FIG. 1 is a circuit diagram of an LED drive circuit according to an embodiment.
  • the LED driving circuit 10 includes an LVDS receiving comparator 10a to which a differential signal (Q, Q bar) is input from an LVDS (Low Voltage Differential Signaling) circuit.
  • An appropriate LVDS receiver (not shown) may be provided in front of the comparator 10a, and the waveform of the given LVDS input signal is processed by the LVDS receiver. It is preferable to install an ESD (Electro Static Discharge) protection element in front of the LVDS receiver.
  • the LVDS reception comparator 10a includes an output terminal connected to the input terminal of the subsequent timing generation circuit 10b and two input terminals to which a differential signal is input.
  • the signal whose waveform is shaped by the LVDS receiver generates an ON / OFF signal (pulse signal) for causing the LED 11 to emit light and not to emit light by the comparator 10a.
  • This pulse signal is The current drive circuit and peaking current drive circuit determine the timing of the main current during LED emission and the rising peaking current (overshoot) for causing the LED to operate at high speed and the falling undershoot current.
  • LVDS can transmit differential signal data in a single channel at a speed of several hundred to several thousand Mbps, and a small amplitude signal is output by a current mode driving circuit. Low noise signal transmission can be performed with low power consumption over a wide frequency band where it is difficult to generate noise.
  • the differential signal is input to the LVDS reception comparator 10a, and the timing for driving the LED is generated in the timing generation circuit 10b by the signal output from the output terminal of the LVDS reception comparator 10a.
  • LVDS affects the final LED light output, and by adopting a powerful method, the ringing of the light output can be suppressed.
  • This LED drive circuit 10 controls a main current generation circuit (first current source) 10d connected to the LED 11, and a drive current (mainly steady forward current) flowing between the main current generation circuit 10d and the LED 11 Transistor 10c (in the figure, multiple transistors are shown as one block: MOS transistors can be bipolar transistors).
  • the drive signal T1 generated by the timing generation circuit 10b is given to the control terminal of the transistor 10c.
  • the drive signal T1 is given from the timing generation circuit 10b to the control terminal of the transistor 10c, the drive current between the main current generation circuit 10d and the LED 11 can be controlled.
  • the drive current flows from the power supply potential Vcc to the LED 11, the transistor 10c, and the main current generation circuit 10d to reach the ground potential, and the LED 11 emits light by this drive current.
  • a constant level of bias current also flows through the LED 11.
  • the bias current reaches the ground potential from the power supply potential Vcc through the LED 11 and the bias current generation circuit 10h.
  • the bias current is applied even when the LED 11 is not emitting light so that the LED 11 operates at high speed.
  • the LED drive circuit 10 includes a first peaking current generation circuit 10e (second current source) connected to the LED 11, and the timing generation circuit 10b is connected to the first peaking current generation circuit 10e.
  • Transistor 10c has a first peaking current applied to LED11.
  • a drive signal T2 is applied to drive the first peaking current generating circuit 10e.
  • the LED drive circuit 10 includes a second peaking current generation circuit 10f (third current source) connected to the LED 11, and the timing generation circuit 10b is connected to the second peaking current generation circuit 10f.
  • the drive signal T3 is given to the transistor 10c so that the second peaking current is supplied to the LED 11, and the second peaking current generation circuit 10f is driven.
  • the first peaking current is steep.
  • the drive current that rises to the normal level of the main current falls to the steady level of the main current. It is possible to further correct the dent in the output.
  • the drive signal T2 for obtaining the first peaking current rises in synchronization with the rise timing of the drive signal T1, and has a shorter pulse width than the drive signal T1.
  • the drive signal T3 for obtaining the second peaking current rises with a delay in the rising timing force of the drive signal T1, and has a shorter pulse width than the drive signal T1. It is preferable that the pulse of the drive signal T2 and the pulse of the drive signal T3 are set so that they do not overlap in time. In other words, it is preferable that the rising timing of the driving signal T3 is set after the falling timing of the driving signal T2.
  • the LED drive circuit 10 includes an undershoot current generation circuit 10g (fourth current source) connected to the LED 11, and the timing generation circuit 10b is changed from the undershoot current generation circuit 10g to the undershoot current generation circuit 10g. Is supplied to the LED 11, the drive signal T4 is given to the transistor 10c, and the undershoot current generating circuit 10g is driven.
  • the undershoot current from the undershoot current generation circuit 10g controlled by the timing generation circuit 10b is also overlapped with the drive current from the main current generation circuit 10d to LED11. Because it is folded, the fall of the drive current becomes steep, and the LED light output drop caused by the drive current can be further corrected.
  • the drive signal T4 for obtaining the undershoot current rises so that the drive currents of the mutual drive signals Tl and T4 are in opposite directions almost in synchronization with the fall timing of the drive signal T1. At the timing after the fall timing of T1, the drive current falls due to the opposite drive signals Tl and T4.
  • the timing generation circuit 10b generates the first, second, and third drive signals Tl, T2, T3 in synchronization with the input of a single differential signal.
  • these drive signals are generated in synchronism with a single differential signal, noise tolerance is improved and the deviation of the time difference between the drive signals from the target value can be suppressed.
  • Each current generation circuit constitutes a current mirror circuit, and a temperature compensation current is supplied to one of the lines from the temperature compensation current generation circuit 10i.
  • the temperature compensation current generation circuit 10i is connected to the main current generation circuit 10d by the temperature compensation current I.
  • the temperature compensation current generation circuit 10i provides a temperature compensation current I to the first peaking current generation circuit 10e, provides a temperature compensation current I to the second peaking current generation circuit 10f, and provides a bias current.
  • the temperature compensation current I is given to the current generation circuit 10h in common with the main current generation circuit 10d.
  • the temperature variation of the light emission output based on the first and second peaking currents and the bias current is also compensated.
  • the fluctuation of these currents as the temperature rises is compensated by overlapping each temperature compensation current with the first peaking current, the second peaking current, and the bias current.
  • the temperature compensated current generating circuit 10i controls the optical power of the LED.
  • the temperature compensation current generation circuit 10i performs temperature detection using the thermal voltage obtained by the BGR (band gap reference) circuit. It determines the temperature state of the element by setting a temperature range that is divided by several divisions over the entire temperature range specified in the specification. In this example, two divisions will be described as an example, but this may be divided into three or more divisions.
  • the tone detection circuit lOj detects when the LVDS signal (Q, Q bar) is not input (both zero input)
  • the bias circuit 10k that supplies the bias voltage to each circuit is stopped to reduce power consumption. Realize the mode.
  • the sleep circuit 10m receives the electrical signal input at the CMOS level, stops the operations of the tone detection circuit 10j, the temperature compensation current generation circuit 10i, and the bias circuit 10k, and realizes a state of almost no current consumption.
  • the drive circuit 10 may also include a DC level determination circuit that can determine the DC level of the LVDS input signal.
  • FIG. 2 is a circuit diagram of an LVDS driver as an example.
  • LVDS is one of the methods for data communication using differential signals with ultra-small amplitude through one balanced cable or two wiring patterns formed on a PCB (printed circuit board).
  • the dynamic data transmission system has the characteristic that it is not easily affected by common mode noise. With LVDS, data transmission on a single channel is possible at a speed of several hundred to several thousand Mbps, and since a small amplitude signal is output by a current mode drive circuit, ringing is difficult to generate a spike. Low noise and low noise signal transmission can be performed over a wide frequency band.
  • This figure shows a typical LVDS driver.
  • the transistors located in the upper right and lower left of the two branched lines are turned on, current flows along the direction of the arrow, and the LVDS receiver Current flows through the input side load.
  • the transistors located in the upper left and lower right are turned on, current flows in the opposite direction through the input load. By switching these transistors, logic inversion of 0 and 1 can be performed.
  • FIG. 3 is a circuit diagram of the timing generation circuit 10b.
  • LVDS input signal power This is given from the PHY (physical layer) chip in the front stage of this driving IC.
  • This LVDS input signal is in differential format, and in this standard, the amplitude at the center of DC1.8V is ⁇ 200mV to 800mV in Vpp (peak to peak).
  • the LVDS differential input signal is converted into a single signal by the comparator 10a to generate a pulse as a reference for the drive signal.
  • the output of the pre-stage amplifier lObl is input to the adjustment circuit 10b7, the output of the adjustment circuit 10b7 and the output of the pre-stage amplifier lObl are input to the NAND circuit 10b8, and the output of the NAND circuit 10b8 is input to the post-stage amplifier 10b4 Is done.
  • the signal before the final output inversion of the adjustment circuit 10b7 is input to the adjustment circuit 10b9, and the output after the initial inversion of the adjustment circuit 10b9 is input to the NAND circuit lOblO together with the output of the adjustment circuit 10b9. Are input to the post-stage amplifier 10b5.
  • the output of the pre-stage amplifier lObl is inverted and input to the adjustment circuit lObl l, and is input to the NOR circuit 10bl2 together with the output of the adjustment circuit 1 Obl l.
  • the output of the NOR circuit 10bl2 is input to the post-stage amplifier 10b6 .
  • the five-stage NOT circuits 10b3, 10b4, 10b5, and 10b6 described above perform signal amplification to obtain an ideal waveform, and their outputs constitute drive signals Tl, T2, T3, and T4, respectively.
  • the undershoot current drive signal T4 is input to the control terminal (gate) of the p-MOS transistor, and when the drive signal T4 is at "L level", the undershoot current is supplied.
  • the transistor to which the drive signal T4 is input to the gate is a p-MOS transistor
  • the transistor to which the drive signals Tl, T2, and ⁇ 3 are input to the gate is an n-MOS transistor.
  • FIG. 4 is a timing chart of various drive signals.
  • Driving signals (timing pulses) Tl, ⁇ 2, ⁇ 3, ⁇ 4 force are shown to occur in time series.
  • the pulse of drive signal ⁇ 2 and the pulse of drive signal ⁇ 3 are generated continuously in time series and are configured not to overlap. From the standpoint of ensuring communication stability, there may be some overlap that is not required to be strict from the viewpoint of ensuring that these do not overlap.
  • the reverse rise timing of drive signal ⁇ ⁇ ⁇ 4 that gives undershoot current is located in the vicinity of the fall timing of drive signal T1.
  • the magnitude of the drive signal is proportional to the magnitude of the drive current.
  • FIG. 5 is a timing chart of various voltages in the timing generation circuit.
  • the reference voltage waveform Vpl is output from the preamplifier lObl. Adjustment circuit uses inverter, NOT gate delay and capacitance Then, a voltage waveform Vp2 delayed from the voltage waveform Vpl is generated.
  • the voltage waveform Vp3 is a waveform obtained by inverting the voltage waveform Vp2. To obtain the voltage waveform Vp4, the NAND of the waveform of the voltage waveform Vpl and the voltage waveform Vp3 can be taken and further inverted.
  • the basic pulse is delayed, inverted, and NAND (or NOR) with the original basic pulse. It is generated by a logic circuit such as This is the basic method.
  • the drive signals T2, ⁇ 3, ⁇ 4 are generated from the basic method described above.
  • the predetermined delay amount A tl required for generating the drive signal ⁇ 2 is created using the gate delay.
  • the gate delay is realized by a logic circuit that outputs an inverted output such as a NOT circuit.
  • the inversion operation can be used not only for input inversion but also for waveform delay.
  • the desired delay amount Atl without using the capacitance can be generated, and the delay waveform Vp2 of the drive signal T2 can be generated.
  • a drive signal T2 can be generated by forming a delay waveform of Atl from the drive signal T1 through a NOT circuit and a capacitor in the adjustment circuit 10b7 and taking a NAND with the original waveform.
  • delays of Atl, At2, and At3 can be performed in the portions surrounded by reference numerals 1, 2, and 3.
  • the timing pulse of the drive signal T3 includes a pulse to which the delay amount of Atl is given and a pulse to which the delay amount of At2 is further given to the pulse to which the delay amount of Atl is given to the NAND circuit lOblO. It is obtained by digital processing.
  • the timing pulse of the drive signal T4 is digitally processed by NOR with a reference pulse that is not given any delay amount and a pulse that is given no delay amount and is given a delay amount of ⁇ t3 to the reference pulse. Get it! /
  • FIG. 6 is a circuit diagram of the current generation circuit.
  • the drive signals Tl, l2, ⁇ 3, and ⁇ 4 are input to the control terminals (gates) of the switching transistors TR1, TR2, TR3, and TR4 connected to the power sword of the LED11.
  • the drive signal should be a large-amplitude digital signal that can swing to the Vcc force ground potential.
  • a main current generation circuit 10d, a first peaking current generation circuit 10e, a second peaking current generation circuit 10f, and a bias current generation circuit 10h are provided between the power sword side of the LED 11 and the ground potential. .
  • the main current generation circuit 10d has a current mirror circuit composed of a pair of transistors 10dl and 10d2, and a switching transistor (MOS type in this example) TRl (lOc) on its output (mirror side) line It has. On the input side (reference side) line of this current mirror circuit, current is supplied from the current source Irefl and temperature compensation current I is supplied.
  • MOS type in this example switching transistor
  • a current having a proportional relationship flows between the input side line and the output side line. That is, a current force transistor 10d2 in which the temperature compensation current I is added to the reference current
  • the temperature-compensated driving current flows to the LED 11 by driving the transistor TR1 with the driving signal T1.
  • the first peaking current generation circuit 10e includes a current mirror circuit including a pair of transistors 10el and 10e2, and includes a switching transistor (MOS type in this example) TR2 (10c) on the output side line. Yes. On the input side line of this current mirror circuit, current is supplied from the current source Iref2 and temperature compensation current I is supplied.
  • MOS type in this example switching transistor
  • the first peaking current compensated for temperature flows to the LED 11 by driving the transistor TR2 with the driving signal T2.
  • the second peaking current generation circuit 10f includes a current mirror circuit including a pair of transistors 10fl and 10f2, and includes a switching transistor (MOS type in this example) TR3 (10c) on the output side line. ing. A current is supplied from a current source Iref3 and a temperature compensation current I is supplied to the input line of the current mirror circuit.
  • MOS type in this example switching transistor
  • the second peaking current compensated for temperature flows to the LED 11 by driving the transistor TR3 with the driving signal T3.
  • the bias current generation circuit 10h includes a transistor TRB (10c), which is a main transistor. The gate is shared with the transistor 10d2 and a current mirror is formed together with the transistor lOdl.
  • the bias current generation circuit 10h supplies a noise current Ibias to increase the response of the LED 11. Since the bias current generating circuit 10h constitutes a current mirror circuit, the temperature compensated current I is supplied, and the temperature compensated bias current flows through the transistor TRB.
  • the undershoot current generation circuit 10g includes a transistor TR4 and a resistor R that connect the power supply potential Vcc and the power sword of the LED 11, and a drive signal T4 is applied to a control terminal of the transistor TR4. Undershoot current is supplied to LED11 by driving transistor TR4.
  • the first, second, and third transistors TR1, TR2, and TR3 include the main current generation circuit 1 Od, the first peaking current generation circuit 1 Oe, and the second peaking current generation circuit 1 Of and L It controls the main current, the first peaking current, and the second peaking current that flow to and from ED11, respectively.
  • the timing generation circuit 10b includes first, second, and third transistors TR so that the first and second peaking current waveforms are located inside the main current waveform.
  • T3 is generated (see Fig. 4 and Fig. 7).
  • the inner side means the substantially inner side, and the time force that gives the center in the time direction of the waveforms of the first and second peaking currents is delayed from the rising timing of the main current and advanced from the falling timing. Just go out. If there is one peaking current, adding a peaking current to the main current will If two or more peaking currents are applied corresponding to the main current, the dent can be remarkably reduced, and stable optical communication can be performed.
  • FIG. 7 is a timing chart of drive current.
  • the total LED current supplied to the LED 11 is shown as (a). Also, the main current supplied to the LED 11 corresponding to the drive signal T1 is a square wave as shown in (b), and if only this is the drive current, the light emission output waveform will be smooth.
  • the first peaking current (c) supplied to the LED 11 corresponding to the drive signal T2 is a one-shot pulse that exists near the rise time of the main current.
  • the second peaking current (d) supplied to the LED in response to the drive signal T3 is delayed from the first peaking current, and the pulse width is wide in the figure.
  • the undershoot current (e) supplied to the LED 11 in response to the drive signal T4 is opposite in direction to the other, but is further delayed from the second peaking current and near the fall of the main current. Fall down.
  • the magnitude of the drive current is proportional to the magnitude of the drive signal.
  • the peak value of the first peaking current can correct the distortion and decrease of the optical output, which is higher than the peak value of the second peaking current, together with the waveform.
  • the bias current (f) supplied to the LED 11 is determined based on the extinction ratio of the LED regardless of whether or not the LED 11 emits light, and this value can be appropriately designed and adjusted.
  • the timing generation circuit 10b generates the second and third drive signals T2 and T3 so that the waveforms of the first and second peaking currents are continuous in time series.
  • the above-described effect can be obtained more significantly if the waveforms of the first and second peaking currents are continuous in time series.
  • the timing generation circuit 10b generates the second and third drive signals so that the peak value (c) of the first peaking current is higher than the peak value (d) of the second peaking current.
  • the decrease and distortion of the optical output can be corrected together with the waveform.
  • FIG. 8 is a graph showing a waveform of light intensity output from the LED.
  • (a) is the light waveform obtained when only the main current is applied
  • (b) is the light waveform obtained when the main current and the first peak current are applied
  • (c) is the total LED current. To the LED Shows the optical waveform obtained.
  • the LED characteristics vary. In particular, when peaking is used to speed up the response of the LED, a dent in the optical waveform as shown in (b) occurs.
  • FIG. 9 is a graph showing the V—I characteristics of the LED.
  • the horizontal axis is voltage Vf, and the vertical axis is current If.
  • bias current (Ibias) is supplied to the LED 11 in order to obtain the voltage Vf 2 at the time of LED 11 light emission. As shown in the figure, in order to obtain the voltage Vf 2 at the time of LED 11 light emission, this is not changed by the voltage reference value (for example, OV) force.
  • the LED 11 is given a predetermined voltage Vfl in advance.
  • the drive signal current corresponding to the drive signal binary optical transmission signal
  • the optical output required for communication can be obtained in a very short time, and high-speed switching is achieved. Can be realized.
  • FIG. 10 is a circuit diagram of a temperature compensated current generating circuit.
  • the temperature compensation current generation circuit lOi includes the temperature detection circuit lOi, the first comparator lOi to which the output of the temperature detection circuit lOi is input, and the temperature compensation current from when the output of the first comparator lOi is switched.
  • lOi comparators lOi and lOi are based on temperature information detected by the temperature detection circuit lOi.
  • AD conversion is performed to supply a preset current value to each current generation circuit.
  • the temperature detection circuit lOi includes a BGR circuit and includes diodes Dl and D2 connected to the two input terminals of the amplifier A, respectively.
  • One input terminal of amplifier A is connected to the output terminal via resistor R1, and the connection potential of R2 and R3 that connects the output terminal and one diode D2 is the detection temperature voltage (thermal voltage) Vt.
  • a resistor R4 is interposed between the diode D2 and the input terminal of the amplifier A.
  • Resistors R5, R6, R7, and R8 are interposed between the output terminal of amplifier A and the ground potential. Therefore, the connection potential of resistors R5 and R6 becomes reference potential Va, and the connection potential of resistors R7 and R8 becomes reference potential Vb. Note that the connection potential between the resistor R6 and the resistor R7 is input to the other input terminal of the amplifier 101 via the resistor R9, and between this input terminal and the output terminal of the amplifier 10i.
  • the resistor R10 is interposed.
  • the detected temperature voltage vt is proportional to the temperature.
  • the first comparator 10i includes an amplifier 10i
  • the first comparator 10i has
  • the reference potential Va generated from the temperature detection circuit 10i is input together with the detection temperature voltage.
  • the output voltage Vc of the first comparator 10i is
  • the first current increasing circuit 10i includes a first slow control unit 10i and a first supply circuit 10i in the subsequent stage.
  • Temperature compensation current I ( ⁇ II) is gradually increased to suppress the decrease in light output.
  • T1 is gradually increased by using the capacitor's charge Z-discharge function, etc., that is, the temperature compensation current I s
  • the first current increasing circuit 10i changes in voltage from when the output of the first comparator 10i is switched.
  • a first capacitor C1 and a first current control transistor TR that receives at least a part of the temperature compensation current I when the voltage Ve of the first capacitor C1 is input to the control terminal are provided.
  • the voltage Ve is set so that the transistor TR operates by accumulating electric charge in the first capacitor CI or discharging the electric charge accumulated in the first capacitor C1 through the current source I.
  • a p-type MOS transistor can be used as the transistor.
  • the output voltage Vc of the comparator 10i is a force indirectly applied to the capacitor C1. If the voltage Ve increases gradually, it may be given directly. In other words, the output voltage Vc is directly applied to the capacitor C1 and an appropriate circuit is arranged on the subsequent stage side to generate the input voltage Ve to the control terminal of the transistor TR.
  • a flowing current ⁇ II can also be generated.
  • the temperature compensation current generation circuit 10i is a second comparator to which the output of the temperature detection circuit 10i is input.
  • the second comparator lOi has an
  • the reference potential Vb generated from the temperature detection circuit lOi is input together with the detection temperature voltage.
  • Vd is input to the first slow controller lOi that performs smoothing of the input voltage.
  • the second current increasing circuit lOi changes in voltage from when the output of the second comparator lOi is switched.
  • a second capacitor C2 and a second current control transistor TR that receives at least a part of the temperature compensation current I when the voltage Vf of the first capacitor C2 is input to the control terminal are provided.
  • the transistor TR2 accumulates charge in the second capacitor C2 or discharges the charge accumulated in the first capacitor C2 through the current source I.
  • the output voltage Vd of the comparator lOi is a force indirectly applied to the capacitor C2.
  • the output voltage Vd is directly applied to the capacitor C2, and an appropriate circuit is arranged on the subsequent stage side, so that the input voltage Vf to the control terminal of the transistor TR is generated.
  • Temperature compensation current I The temperature compensation current I includes other components.
  • the reference potentials Va and Vb of the first comparator lOi and the second comparator lOi are different from each other.
  • T1 Control target value can be set in two stages. If the number of comparators is increased, more stages can be set for the control target value of the temperature compensation current.
  • temperature compensation currents I 1 and 1 are obtained from current ⁇ 13 + ⁇ 14 and current ⁇ 15 + ⁇ 16, respectively.
  • the current ⁇ 13 is obtained by inputting the voltage Ve to the control terminal of the transistor TR and turning off the transistor TR.
  • the current ⁇ 14 is obtained by inputting the voltage Vf to the control terminal of the transistor TR and turning off the transistor TR.
  • the current ⁇ 15 is obtained by inputting the voltage Ve to the control terminal of the transistor TR and turning off the transistor TR.
  • the current ⁇ 16 is obtained by inputting the voltage Vf to the control terminal of the transistor TR and turning off the transistor TR.
  • ⁇ ⁇ 4, ⁇ 5, and ⁇ 16 are determined. These values are fixed values, but can be easily adjusted by redesigning the mask. In this example, in view of the variation in LED characteristics, a circuit configuration that can be adjusted appropriately according to the LED characteristics is adopted.
  • the switching temperature for temperature compensation of LED light output (temperature at which the detected temperature voltage Vt becomes equal to the reference potential Va, Vb) and each temperature range (temperature divided by the switching temperature) Range), the control of the LED drive current is separated, the adjustment by revising the mask to cope with the LED with different characteristics can be facilitated, and the circuit configuration can be simplified and minimized.
  • Digital switching is used for compensation switching. Also, in order to eliminate bit errors (communication errors) with the receiving element when the LED drive current suddenly increases or decreases by a decision circuit (not shown), the LED current is slowly increased or decreased.
  • the current source xl generates a current X times that of the current source I.
  • Capacitors CI and C2 connected in parallel with constant current source I can charge and discharge according to the amount of current. For example, capacity
  • the current I absorbs and the accumulation and discharge of this charge are repeated, so that the voltage of Ve can change with a slope with respect to the time axis by the charge / discharge time.
  • the change in the capacitor C2 and voltage Vf is the same.
  • the frequency of the voltage gradient is set to be equal to or lower than the minimum response frequency of the receiving element, that is, the receiving element cannot respond with such a frequency component.
  • the slope of the voltage Ve and Vf can be adjusted by adjusting the capacitance of the capacitor and the constant current source.
  • the voltages Ve and Vf are the forces that become the simultaneous gate inputs of the switch MOS transistors TR to TR that determine the bias current, main current, and peaking current.
  • Adjustment below the response frequency of the receiving element is also affected by the star size.
  • FIG. 11 is a graph showing the relationship between temperature (° C) and LED fiber coupling output (dBm).
  • Output range REGION is the required fiber-coupled optical output range (temperature change required for IC design obtained from the standard range specified in the specification) to ensure that optical communication does not cause errors. Fiber coupling optical output range for
  • Data L1 indicates the fiber-coupled light output characteristics when the above-described temperature compensation is not performed.
  • the dotted line arrow indicates that the fiber-coupled light output is increased by switching the LED current at a given temperature.
  • Data L2 to L5 show the optical fiber coupled optical output temperature characteristics after temperature compensation indicated by the dotted arrows.
  • the LED has a predetermined temperature characteristic.
  • the temperature compensation of the LED light output is given to the current source selection unit of the LED current output stage circuit through temperature detection, AD conversion, and slow operation.
  • the switching of the multi-stage comparator output described above is such that the light emission output increases as the temperature rises, that is, the combined light output is the same in the figure.
  • the temperature of the external environment fluctuates in the range of about ⁇ 40 ° C to + 105 ° C. Configure the number of vessels.
  • FIG. 12 is a graph showing the relationship between time ( ⁇ s) and drive current (mA) when a signal is applied.
  • the figure shows a monitor (simulation) of the current generated by the main current generation circuit force when the LED current is switched by temperature. It can be seen that the main current (driving current) of the LED slowly rises as the left edge of the graph reaches the right edge. By intentionally performing this kind of operation, it is possible to suppress the generation of pulse width distortion and jitter on the receiving side, and to effectively prevent communication errors.
  • the minimum response pulse width on the receiving side used for optical communication is assumed to be 2 ⁇ s in terms of actual value, and the slowly rising time is about 10 ⁇ s.
  • the peaking current generation circuit and the bias circuit also have the same temperature control as the main current generation circuit.
  • the time from the start of LED current switching (time when kXVt exceeds Va) to the completion of predetermined LED current increase / decrease is calculated from, for example, the minimum response frequency of the receiving element of 100 kHz and set to 103.
  • FIG. 13 is a graph showing the relationship between temperature (° C.) and DC level drive current (mA).
  • the LED drive current changes stepwise.
  • problems such as the above-described characteristics degradation such as pulse width distortion and jitter on the receiving side occur. Absent.
  • FIG. 14 is a waveform diagram showing an eye pattern.
  • the change in the output power of the LED fiber coupled light It should be less than the minimum response of the receiving element. For example, when the LED fiber coupled light output suddenly increases, if this is within the response range of the receiving element, the amplitude in the vertical direction of the eye pattern will increase accordingly. This is a sudden change in amplitude In this case, the force generated as pulse width distortion and jitter on the receiving side can be suppressed as much as possible in the above configuration.
  • the horizontal axis of the waveform diagram is lns, and the vertical axis is 500 mV.
  • FIG. 15 is a partial circuit diagram of the temperature compensated current generating circuit.
  • the transistor for switching the LED drive current (MOS transistor) TR has a capacity ve
  • the drive current is slowly increased by giving time to discharge the charge accumulated in the Cita C1. Normally, transistor TR is closed and current XI flows as shown and ve
  • the potential Ve becomes “H level”.
  • the comparator output Vc as the switching signal is applied to the gate of the transistor TR, it is turned off and the charge in the capacitor C1 is released.
  • the subsequent transistors can be set to be ON at the L level.
  • FIG. 16 is a graph showing a temporal change in voltage accompanying discharge of the capacitor.
  • the voltage value generated in proportion to the temperature change is used to transmit one (or a plurality) of comparator forces.
  • the digital output corresponding to the temperature is generated, and the LED drive current amount is selected based on this, and the conditions for changing the LED drive current amount are transmitted and received based on the temperature change.
  • the pulse width / jitter needs to satisfy the requirements determined by each standard, and in this example, the temperature compensation current is changed slowly.
  • peaking was applied to the LED in order to operate a narrow-band LED at a high speed relative to the target band. This If peaking is applied to a narrow-band LED, the light output can rise quickly. On the other hand, some dents are generated.
  • at least two peaking current generation circuits are provided, and in order to speed up (correct) the LED response, time division quantitative peaking consisting of two stages is performed.
  • the dent is significantly reduced when two or more peaking corrections are made when the pulse waveform has a dent after peaking.
  • a pulse waveform indispensable for realizing stable optical communication can be obtained. With the above configuration, optical communication can be performed without error.
  • the above-described device can be widely used for optical communication equipment for submarine cables, gyroscopes, information recording medium writing devices, and the like.
  • the present invention can be used for an LED drive circuit.

Landscapes

  • Led Devices (AREA)

Abstract

　特性を改善可能なＬＥＤ駆動回路を提供する。ＬＥＤ駆動回路１０は、ＬＥＤ１１に接続された第１及び第２ピーキング電流発生回路１０ｅ（第２電流源），１０ｆ（第３電流源）を備えており、タイミング発生回路１０ｂは、第１及び２ピーキング電流発生回路１０ｅ，１０ｆから第１及び２ピーキング電流がＬＥＤ１１に供給されるように、トランジスタ１０ｃに駆動信号Ｔ２，Ｔ３を与える。この場合、駆動電流の立ち上がりが急峻となり、駆動電流に伴うＬＥＤ発光出力のなまりを補正することができる。また、ピーキング電流が１つの場合には、メイン電流にピーキング電流を加えると、光出力の凹みが生じる傾向にあるが、２つ以上のピーキング電流をメイン電流に対応させて加えると、凹みを著しく低減することができ、これによって、安定した光通信を行うことができる。

Description

明 細 書
LED駆動回路
技術分野
[0001] 本発明は、 LED (発光ダイオード)駆動回路に関する。
背景技術
[0002] POF (プラスチック光ファイノく）を用いた通信にぉ 、て、高速で広!、ダイナミックレン ジをもつデバイスが必要とされて 、る。
[0003] このような用途に用いる LED駆動回路が要望されている。従来の LED駆動回路は
、例えば、下記特許文献 1に記載されている。特許文献 1ではピーキング電流発生回 路を用いることで応答性を改善して 、る。
[0004] 特許文献 1：特開 2000— 228543号公報
発明の開示
発明が解決しょうとする課題
[0005] し力しながら、 LED駆動回路は、光出力波形が方形波から歪み、受信素子側でジ ッタが生じることがあり、その特性は不十分である。
[0006] 本発明は、上述の課題に鑑みてなされたものであり、特性を改善可能な LED駆動 回路を提供することを目的とする。
課題を解決するための手段
[0007] 上述の課題を解決するため、第 1の発明に係る LED駆動回路は、 LED駆動回路 において、 LEDに接続された第 1電流源と、 LEDに接続された第 2電流源と、 LED に接続された第 3電流源と、第 1、第 2及び第 3電流源と LEDとの間をそれぞれ流れ るメイン電流、第 1ピーキング電流及び第 2ピーキング電流をそれぞれ制御する第 1、 第 2及び第 3トランジスタと、第 1及び第 2ピーキング電流の波形がメイン電流の波形 の内側に位置するよう、第 1、第 2及び第 3トランジスタの制御端子にそれぞれ与えら れる第 1、第 2及び第 3駆動信号を発生するタイミング発生回路とを備えることを特徴 とする。
[0008] なお、内側とは実質的な内側を意味し、第 1及び第 2ピーキング電流の波形の時間 方向の中心を与える時刻が、メイン電流の立ち上がりタイミングよりも遅れており、立 ち下がりタイミングよりも進んで 、ればよ!/、。
[0009] ピーキング電流が 1つの場合には、メイン電流にピーキング電流を加えると、凹みが 生じる傾向にある力 2つ以上のピーキング電流をメイン電流に対応させて加えると、 凹みを著しく低減することができ、これによつて、安定した光通信を行うことができる。
[0010] 第 2の発明に係る LED駆動回路では、タイミング発生回路は、第 1及び第 2ピーキ ング電流の波形は時系列に連続するよう、第 2及び第 3駆動信号を発生することを特 徴とする。上述の効果は、第 1及び第 2ピーキング電流の波形が時系列に連続してい ればより顕著に得ることができる。
[0011] 第 3の発明に係る LED駆動回路では、タイミング発生回路は、単一の差動信号の 入力に同期して前記第 1、第 2及び第 3駆動信号を発生することを特徴とする。これら の駆動信号を単一の差動信号に同期して発生させると、ノイズ耐性が向上すると共 に各駆動信号間の時間差の目標値力 のずれを抑制することができる。
[0012] 第 4の発明に係る LED駆動回路では、タイミング発生回路は、第 1ピーキング電流 の波高値が、第 2ピーキング電流の波高値よりも高くなるように第 2及び第 3駆動信号 を発生することを特徴とする。この場合、光出力の低下と歪を波形に併せて補正する ことができる。
発明の効果
[0013] 本発明の LED駆動回路によれば、特性を改善することができる。
図面の簡単な説明
[0014] [図 1]図 1は実施の形態に係る LED駆動回路の回路図である。
[図 2]図 2は LVDSドライバの回路図である。
[図 3]図 3はタイミング発生回路の回路図である。
[図 4]図 4は各種駆動信号のタイミングチャートである。
[図 5]図 5は各種電圧のタイミングチャートである。
[図 6]図 6は電流発生回路の回路図である。
[図 7]図 7は駆動電流のタイミングチャートである。
[図 8]図 8は光強度の波形を示すグラフである。 [図 9]図 9は LEDの V— I特性を示すグラフである。
[図 10]図 10は温度補償電流発生回路の回路図である。
[図 11]図 11は温度 (°C)とファイバ結合出力（dBm)との関係を示すグラフである。
[図 12]図 12は時間（ μ s)と信号印加時の駆動電流 (mA)との関係を示すグラフであ る。
[図 13]図 13は温度 (°C)と DCレベルの駆動電流 (mA)との関係を示すグラフである。
[図 14]図 14はアイパターンを示す波形図である。
[図 15]図 15は温度補償電流発生回路の部分回路図である。
[図 16]図 16はキャパシタの放電に伴う電圧の時間的変化を示すグラフである。
符号の説明
10g アンダーシュート電流発生回路
10i アンプ
5
10m スリープ回路
10b タイミング発生回路
lOj トーン検出回路
10k バイアス回路
10h バイアス電流発生回路
10e 第 1ピーキング電流発生回路
10f 第 2ピーキング電流発生回路
10d メイン電流発生回路
10a 受信用比較器
10b3 後段増幅器
10b4 後段増幅器
10b5 後段増幅器
10b6 後段増幅器
10 LED駆動回路
101 比較器
2
101 温度検出回路 10i 温度補償電流発生回路
101 緩慢制御部
41
101 緩慢制御部
42
10b7 調整回路
10b9 調整回路
lObl l 調整回路
101 電流増加回路
4
101 電流増加回路
6
A アンプ
C1 キャパシタ
C2 キャパシタ
Dl, D2 ダイオード
I
T1 温度補償電流
I
T2 温度補償電流。
発明を実施するための最良の形態
[0016] 以下、実施の形態に係る LED駆動回路について説明する。同一要素には同一符 号を用いることとし、重複する説明は省略する。
[0017] 図 1は、実施の形態に係る LED駆動回路の回路図である。
[0018] この LED駆動回路 10は、差動信号（Q, Qバー）が LVDS (Low Voltage Diffe rential Signaling)ドライノくから入力される LVDS受信用比較器 10aを有して 、る。 比較器 10aの前段には、適当な LVDSレシーバ（図示せず)を設けることとしてもよく 、与えられた LVDS入力信号は、 LVDSレシーバにて波形整形が行われる。 LVDS レシーバの前段には、 ESD (Electro Static Discharge：静電気放電）保護素子 を設けることが好ましい。 LVDS受信用比較器 10aは、後段のタイミング発生回路 10 bの入力端子に接続された出力端子と、差動信号が入力される 2つの入力端子とを 備えている。
[0019] LVDSレシーバで波形整形された信号は、比較器 10aにて LED 11を発光及び非 発光させるための ON、 OFF信号 (パルス信号）を生成する。このパルス信号は、電 流駆動回路及びピーキング電流駆動回路にて、 LED発光時のメイン電流及び LED を高速動作させるための立ち上がりピーキング電流 (オーバーシュート）と、立ち下が りアンダーシュート電流のタイミングを決定して 、る。
[0020] LVDSでは、数百〜数千 Mbpsの速度で、単一チャネルでの差動信号データ伝送 が可能であり、電流モードの駆動回路で小振幅信号を出力するため、リンギングゃス イッチング'スノイクが発生しにくぐ広い周波数帯域にわたって低消費電力で低ノィ ズの信号伝送を行うことができる。 LVDS受信用比較器 10aに差動信号が入力され、 LVDS受信用比較器 10aの出力端子から出力される信号によって、タイミング発生 回路 10bで LED駆動用のタイミングが生成される。 LVDSは、最終的な LEDの発光 出力に影響を与え、力かる方式を採用することにより、発光出力のリンギングゃスイツ チング 'スパイクを抑制することができる。
[0021] この LED駆動回路 10は、 LED11に接続されたメイン電流発生回路 (第 1電流源） 10dと、メイン電流発生回路 10dと LED11との間を流れる駆動電流（主として定常順 電流）を制御するトランジスタ 10c (同図では複数のトランジスタを 1つのブロックで示 す: MOSトランジスタのほ力 バイポーラトランジスタを用いることができる）を備えて いる。
[0022] タイミング発生回路 10bが発生する駆動信号 T1は、トランジスタ 10cの制御端子に 与えられる。タイミング発生回路 10bからトランジスタ 10cの制御端子に駆動信号 T1 を与えると、メイン電流発生回路 10dと LED11との間の駆動電流を制御することがで きる。駆動電流は、電源電位 Vccから LED11、トランジスタ 10c、メイン電流発生回 路 10dを流れてグランド電位に至り、この駆動電流によって LED11は発光する。
[0023] LED 11には、一定レベルのバイアス電流も流れて 、る。バイアス電流は、電源電 位 Vccから、 LED11、バイアス電流発生回路 10hを介してグランド電位に至る。バイ ァス電流は、 LED11を高速動作させるため、 LED11の非発光時にも与えておく。
[0024] 駆動電流には幾つかの補正用の電流が重畳されている。
[0025] すなわち、 LED駆動回路 10は、 LED11に接続された第 1ピーキング電流発生回 路 10e (第 2電流源）を備えており、タイミング発生回路 10bは、第 1ピーキング電流発 生回路 10eから第 1ピーキング電流が LED11に供給されるように、トランジスタ 10cに 駆動信号 T2を与え、第 1ピーキング電流発生回路 10eを駆動する。この場合、 LED 11へのメイン電流発生回路からの駆動電流に、タイミング発生回路 10bによって制 御される第 1ピーキング電流発生回路 10eからの第 1ピーキング電流が重畳されるの で、駆動電流の立ち上がりが急峻となり、駆動電流に伴う LED発光出力のなまりを補 正することができる。
[0026] 更に、 LED駆動回路 10は、 LED11に接続された第 2ピーキング電流発生回路 10 f (第 3電流源）を備えており、タイミング発生回路 10bは、第 2ピーキング電流発生回 路 10fから第 2ピーキング電流が LED11に供給されるように、トランジスタ 10cに駆動 信号 T3を与え、第 2ピーキング電流発生回路 10fを駆動する。この場合、 LED11へ のメイン電流発生回路 10dからの駆動電流に、タイミング発生回路 10bによって制御 される第 2ピーキング電流発生回路 10fからの第 2ピーキング電流も重畳されるので、 第 1ピーキング電流で急峻に立ち上がった駆動電流がメイン電流の定常レベルへ立 ち下がるが、意図して波形補正をかけようとする電流波形に対して第 1ピーキング電 流のみでは補正が足りず、駆動電流に伴う LED発光出力が凹むことを更に補正する ことができる。
[0027] 第 1ピーキング電流を得るための駆動信号 T2は、駆動信号 T1の立ち上がりタイミ ングに同期して立ち上がり、駆動信号 T1よりも短いパルス幅を有する。第 2ピーキン グ電流を得るための駆動信号 T3は、駆動信号 T1の立ち上がりタイミング力 遅延し て立ち上がり、駆動信号 T1よりも短いパルス幅を有する。なお、駆動信号 T2のパル スと駆動信号 T3のパルスは時間的に重ならな 、ように設定されることが好ま 、。す なわち、駆動信号 T2の立ち下がりタイミング以後に、駆動信号 T3の立ち上がりタイミ ングが設定されることが好まし 、。
[0028] 更に、 LED駆動回路 10は、 LED11に接続されたアンダーシュート電流発生回路 10g (第 4電流源）を備えており、タイミング発生回路 10bは、アンダーシュート電流発 生回路 10gからアンダーシュート電流が LED11に供給されるように、トランジスタ 10c に駆動信号 T4を与え、アンダーシュート電流発生回路 10gを駆動する。この場合、 L ED11へのメイン電流発生回路 10dからの駆動電流に、タイミング発生回路 10bによ つて制御されるアンダーシュート電流発生回路 10gからのアンダーシュート電流も重 畳されるので、駆動電流の立ち下がりが急峻となり、駆動電流に伴う LED発光出力 のなまりを更に補正することができる。
[0029] アンダーシュート電流を得るための駆動信号 T4は、駆動信号 T1の立ち下がりタイ ミングにほぼ同期して、互いの駆動信号 Tl, T4による駆動電流が逆方向となるよう に立ち上がり、駆動信号 T1の立ち下がりタイミングよりも後のタイミングにおいて、互 いの駆動信号 Tl, T4による駆動電流が逆方向となるように、立ち下がる。
[0030] また、タイミング発生回路 10bは、単一の差動信号の入力に同期して第 1、第 2及び 第 3駆動信号 Tl, T2, T3を発生している。これらの駆動信号を単一の差動信号に 同期して発生させると、ノイズ耐性が向上すると共に各駆動信号間の時間差の目標 値からのずれを抑制することができる。
[0031] 各電流発生回路はカレントミラー回路を構成して 、るが、その一方のラインには、温 度補償電流発生回路 10iから、温度補償電流が供給される。
[0032] すなわち、温度補償電流発生回路 10iは、メイン電流発生回路 10dに温度補償電 流 I
T1を与えている。これにより駆動電流に基づく発光出力の温度変動が補償される
。すなわち、温度上昇に伴って駆動電流及び発光出力が低下するのを、温度補償 電流 I
T1の駆動電流への重畳によって補償する。
[0033] 温度補償電流発生回路 10iは、第 1ピーキング電流発生回路 10eに温度補償電流 I を与え、第 2ピーキング電流発生回路 10fに温度補償電流 I を与え、バイアス電
T2 T3
流発生回路 10hにメイン電流発生回路 10dと共通に温度補償電流 I を与えている。
T1
これにより、第 1及び第 2ピーキング電流、バイアス電流に基づく発光出力の温度変 動分も補償される。すなわち、温度上昇に伴って、これらの電流が変動するのを、各 温度補償電流の第 1ピーキング電流、第 2ピーキング電流及びバイアス電流への重 畳によって補償する。
[0034] 温度補償電流発生回路 10iは、 LEDの光パワーの制御を行って 、る。温度補償電 流発生回路 10iは、 BGR (バンドギャップリファレンス）回路で得られる熱電圧を利用 した温度検出を行う。それは、仕様で規定する温度範囲の全温度に対して、何分割 力した温度範囲を設定し、素子の温度状態を判定する。本例では、 2分割を例に説 明するが、これは 3以上の分割としてもよい。 [0035] トーン検出回路 lOjでは、 LVDS信号 (Q, Qバー）が無入力時 (両方零入力）を検 出すると、各回路にバイアス電圧を供給するバイアス回路 10kを停止させて、低消費 電力モードを実現する。スリープ回路 10mは、 CMOSレベルの電気的信号入力を 受信し、トーン検出回路 10j、温度補償電流発生回路 10i、バイアス回路 10kの動作 を停止させ、ほぼ消費電流零の状態を実現する。なお、本駆動回路 10は、 LVDS入 力信号の DCレベルを決定させることのできる DCレベル決定回路も内蔵してもよ 、。
[0036] 図 2は、一例としての LVDSドライバの回路図である。
[0037] 家庭のデジタル 'ビデオデッキに接続される LAN (Local Area Network)、電 話回線、および衛星回線を介して、カメラ力 PCやプリンタにビデオ映像や 3— Dグ ラフィックスゃ画像データを伝送する技術に LVDSがある。 LVDSは、 1本の平衡ケ 一ブルか、 PCB (プリント回路基板)で形成した 2本の配線パターンを通じて、超小振 幅の差動信号でデータ通信を行う方式の 1つであり、この差動データ伝送方式は同 相ノイズの影響を受けにくいという特性を有する。 LVDSでは、数百〜数千 Mbpsの 速度で、単一チャネルでのデータ伝送が可能であり、電流モードの駆動回路で小振 幅信号を出力するため、リンギングゃスイッチング 'スパイクが発生しにくぐ広い周波 数帯域にわたって低消費電力で低ノイズの信号伝送を行うことができる。
[0038] 同図では代表的な LVDSドライバを図示しており、電流源力 分岐した 2つのライン の右上及び左下に位置するトランジスタを ONにすると、矢印の方向に沿つて電流が 流れ、 LVDSレシーバの入力側負荷に電流が流れる。また、左上及び右下に位置す るトランジスタを ONにすると、入力側負荷には逆方向に電流が流れる。これらのトラ ンジスタのスイッチングにより、 0及び 1の論理反転を行うことができる。
[0039] 図 3は、タイミング発生回路 10bの回路図である。
[0040] LVDS入力信号力 本駆動 ICの前段にある PHY (物理層）チップから与えられる。
この LVDS入力信号は、差動形式であり本規格では、 DC1. 8V中心の振幅が Vpp ( ピーク〜ピーク）で ± 200mV〜士 800mVである。 LVDS差動入力信号を、比較器 10aによって、単一信号に変換して、駆動信号の基準となるパルスを生成する。
[0041] 比較器 10aの後段には、 3つの NOT回路が連続して前段増幅器 10blを構成し、 その出力は電源電位 Vccと共に NAND回路 10b2に入力され、 NAND回路 10b2 の後段には、連続した 5段の NOT回路力もなる後段増幅器 10b3が設けられて 、る。
[0042] 前段増幅器 lOblの出力は、調整回路 10b7に入力され、調整回路 10b7の出力と 前段増幅器 lOblの出力は、 NAND回路 10b8に入力され、 NAND回路 10b8の出 力は、後段増幅器 10b4に入力される。
[0043] 調整回路 10b7の最終出力反転前の信号は、調整回路 10b9に入力され、調整回 路 10b9の初期反転後の出力は、調整回路 10b9の出力と共に NAND回路 lOblO に入力され、 NAND回路 lOblOの出力は、後段増幅器 10b5に入力される。
[0044] 前段増幅器 lOblの出力は、反転されて調整回路 lObl lに入力され、調整回路 1 Obl lの出力と共に NOR回路 10bl2に入力され、 NOR回路 10bl2の出力は、後段 増幅器 10b6に入力される。
[0045] 上述の 5段の NOT回路 10b3, 10b4, 10b5, 10b6は、理想波形を得るための信 号増幅を行っており、その出力は駆動信号 Tl, T2, T3, T4をそれぞれ構成する。 なお、アンダーシュート電流の駆動信号 T4は、 p— MOSトランジスタの制御端子 (ゲ ート）に入力され、駆動信号 T4が「Lレベル」の場合に、アンダーシュート電流は供給 される。本例では、駆動信号 T4がゲートに入力されるトランジスタは、 p— MOSトラン ジスタとし、駆動信号 Tl, T2、 Τ3がゲートに入力されるトランジスタは、 n—MOSトラ ンジスタとする。
[0046] 図 4は、各種駆動信号のタイミングチャートである。
[0047] 駆動信号 (タイミングパルス) Tl、 Τ2、 Τ3、 Τ4力 時系列に発生する様子が示され ている。駆動信号 Τ2のパルスと、駆動信号 Τ3のパルスとは、時系列に連続的に発 生しており、また重ならないように構成してある。これらが重ならないように構成させて いるという点は、通信の安定性を確保するという観点からは、特に厳密性が要求され るものではなぐ多少の重なりがあってもよい。なお、アンダーシュート電流を与える駆 動信号 Τ4の逆方向立ち上がりタイミングは、駆動信号 T1の立ち下がりタイミングの 近傍に位置している。駆動信号の大きさは、駆動電流の大きさに比例する。
[0048] 図 5は、タイミング発生回路における各種電圧のタイミングチャートである。
[0049] 上述の調整回路の機能について説明する。基準となる電圧波形 Vplが前段増幅 器 lOblから出力される。調整回路では、インバータ、 NOTゲート遅延と容量を利用 して、電圧波形 Vplから遅らせた電圧波形 Vp2を生成する。電圧波形 Vp3は、電圧 波形 Vp2を反転させた波形である。電圧波形 Vp4を得るには、電圧波形 Vplと電圧 波形 Vp3の波形の NANDを取ってさらに反転させればよい。
[0050] このように、電圧波形 Vplの基本パルスからワンショットパルスの電圧波形 Vp4を形 成するためには、基本パルスを遅延させ、反転させて、元の基本パルスとの NAND ( や NOR)等の論理回路により生成する。これを基本方式とする。
[0051] この所望するパルスを実現させる組み合わせは何通りもある。パルスを遅延させる 方法としては、ゲート遅延と容量の組み合わせの他、ゲートの段数や容量を調整する 方法が挙げられ、カウンタを用いることもできる。
[0052] 本例では、上述した基本方式から、駆動信号 T2、 Τ3、 Τ4を生成して 、る。駆動信 号 Τ2の生成に必要な所定の遅延量 A tlは、ゲート遅延を利用して作成される。ゲー ト遅延は、 NOT回路などの反転出力を出す論理回路で実現される。反転動作は、入 力反転だけでなく波形遅延に利用できるということである。ゲート遅延と容量の適当な 組み合わせにより、場合によっては容量を使用することなぐ所望の遅延量 A tlを生 み出し、駆動信号 T2の遅延波形 Vp2を生成することができる。
[0053] 駆動信号 T1から、調整回路 10b7における NOT回路及びキャパシタを介すること で、 A tlの遅延波形を形成し、元の波形との NANDをとることで、駆動信号 T2を生 成できる。図 3においては、符号 1, 2, 3で囲まれた部分で、 A tl、 A t2、 A t3の遅 延を行うことができる。すなわち、駆動信号 T3のタイミングパルスは、 A tlの遅延量 が与えられたパルスと、 A tlの遅延量が与えられたパルスに A t2の遅延量をさらに 与えたパルスとを、 NAND回路 lOblOにてデジタル処理することで得ている。駆動 信号 T4のタイミングパルスは、遅延量が何ら与えられていない基準パルスと、遅延量 が何ら与えられて 、な 、基準パルスに Δ t3の遅延量を与えたパルスとを、 NORにて デジタル処理して得て!/、る。
[0054] 図 6は、電流発生回路の回路図である。
[0055] LED11の力ソードに接続されているスイッチング用のトランジスタ TR1、TR2, TR 3、 TR4の制御端子 (ゲート）には、駆動信号 Tl、 Τ2、 Τ3、 Τ4が入力される。駆動信 号は、 Vcc力 グランド電位まで振れるような大振幅のデジタル信号であるのを理想 とする。
[0056] LED11の力ソード側とグランド電位との間には、メイン電流発生回路 10d、第 1ピー キング電流発生回路 10e、第 2ピーキング電流発生回路 10f、バイアス電流発生回路 10hが設けられている。
[0057] メイン電流発生回路 10dは、一対のトランジスタ 10dl, 10d2からなるカレントミラー 回路を備え、その出力側 (ミラー側)ライン上にスイッチング用のトランジスタ (本例で は MOS型) TRl (lOc)を備えている。このカレントミラー回路の入力側（リファレンス 側)ライン上には電流源 Ireflから電流が供給されると共に、温度補償電流 I が供給
T1 される。
[0058] カレントミラー回路では、入力側ラインと出力側ラインに比例関係のある電流が流れ る。すなわち、基準電流に温度補償電流 I が加算された電流力 トランジスタ 10d2
T1
に流れ、トランジスタ TR1の駆動信号 T1による駆動によって、温度補償された駆動 電流が LED11に流れることとなる。
[0059] 第 1ピーキング電流発生回路 10eは、一対のトランジスタ 10el, 10e2からなるカレ ントミラー回路を備え、その出力側ライン上にスイッチング用のトランジスタ (本例では MOS型) TR2 (10c)を備えている。このカレントミラー回路の入力側ライン上には電 流源 Iref2から電流が供給されると共に、温度補償電流 I が供給される。
T2
[0060] すなわち、基準電流に温度補償電流 I が加算された電流が、トランジスタ 10e2に
T2
流れ、トランジスタ TR2の駆動信号 T2による駆動によって、温度補償された第 1ピー キング電流が LED 11に流れることとなる。
[0061] 第 2ピーキング電流発生回路 10fは、一対のトランジスタ 10fl, 10f2からなるカレン トミラー回路を備え、その出力側ライン上にスイッチング用のトランジスタ (本例では M OS型) TR3 ( 10c)を備えている。このカレントミラー回路の入力側ライン上には電流 源 Iref3から電流が供給されると共に、温度補償電流 I が供給される。
T3
[0062] すなわち、基準電流に温度補償電流 I が加算された電流が、トランジスタ 10f2に
T3
流れ、トランジスタ TR3の駆動信号 T3による駆動によって、温度補償された第 2ピー キング電流が LED 11に流れることとなる。
[0063] バイアス電流発生回路 10hは、トランジスタ TRB ( 10c)を備えており、メインのトラン ジスタ 10d2とゲートを共通にし、トランジスタ lOdlと共にカレントミラーを構成する。 バイアス電流発生回路 10hは、 LED11の応答性を上げるため、ノ ィァス電流 Ibias を供給する。バイアス電流発生回路 10hは、カレントミラー回路を構成しているので、 温度補償電流 I が供給され、温度補償されたバイアス電流がトランジスタ TRBを流
T1
れる。
[0064] なお、アンダーシュート電流発生回路 10gは、電源電位 Vccと LED11の力ソードと を接続するトランジスタ TR4及び抵抗 Rからなり、このトランジスタ TR4の制御端子に 駆動信号 T4が与えられる。トランジスタ TR4の駆動によって、 LED11にアンダーシ ユート電流が供給される。
[0065] 本例では、メイン電流、ピーキング電流に関しては、カレントミラー回路の入力側の トランジスタを流れる電流を供給する電流源 Irefl, Iref2、 Iref3を設定しておき、こ れを出力側 (ミラー側)で電流増幅し、ミラー増倍された電流をトランジスタ TR1, TR 2, TR3で ON、 OFFさせている。なお、アンダーシュート電流発生回路 10gにおい ても、ピーキング電流発生回路と同様の制御を行ってもよい。
[0066] 電流源 Irefl、 Iref2、 Iref3側のライン上には、温度補償電流 I , I 、 I が流れ込
Tl T2 T3 み、カレントミラー回路の入力側ライン上には、 BGR電圧と温度特性が調整された抵 抗を利用して、温度と電源電圧の変動による影響を受けにくいような定電流供給が行 われている。
[0067] このように、第 1、第 2及び第 3トランジスタ TR1, TR2, TR3は、メイン電流発生回 路 1 Od、第 1ピーキング電流発生回路 1 Oe及び第 2ピーキング電流発生回路 1 Ofと L ED11との間をそれぞれ流れるメイン電流、第 1ピーキング電流及び第 2ピーキング 電流をそれぞれ制御する。タイミング発生回路 10bは、第 1及び第 2ピーキング電流 の波形がメイン電流の波形の内側に位置するよう、第 1、第 2及び第 3トランジスタ TR
1, TR2, TR3の制御端子にそれぞれ与えられる第 1、第 2及び第 3駆動信号 Tl, T
2, T3を発生している（図 4、図 7参照)。なお、内側とは実質的な内側を意味し、第 1 及び第 2ピーキング電流の波形の時間方向の中心を与える時刻力 メイン電流の立 ち上がりタイミングよりも遅れており、立ち下がりタイミングよりも進んでいればよい。ピ 一キング電流が 1つの場合には、メイン電流にピーキング電流を加えると、波形に凹 みが生じる傾向にある力 2つ以上のピーキング電流をメイン電流に対応させて加え ると、凹みを著しく低減することができ、これによつて、安定した光通信を行うことがで きる。
[0068] 図 7は、駆動電流のタイミングチャートである。
[0069] LED11に供給されるトータル LED電流は、（a)のように示される。また、駆動信号 T 1に対応して LED11に供給されるメイン電流は（b)のように方形波であり、これだけを 駆動電流とすると、発光出力波形は、なまることになる。駆動信号 T2に対応して LED 11に供給される第 1ピーキング電流 (c)は、メイン電流の立ち上がり時刻付近に存在 するワンショットパルスとなる。
[0070] 駆動信号 T3に対応して LEDに供給される第 2ピーキング電流 (d)は、第 1ピーキン グ電流よりも遅延しており、同図中ではパルス幅は広い。駆動信号 T4に対応して LE D11に供給されるアンダーシュート電流 (e)は、電流の向きが他とは逆であるが、第 2 ピーキング電流よりも更に遅延し、メイン電流の立ち下がり付近で立ち下がる。なお、 駆動電流の大きさは駆動信号の大きさに比例する。また、第 1ピーキング電流の波高 値は、第 2ピーキング電流の波高値よりも高ぐ光出力の歪と低下を波形に併せて補 正することができる。
[0071] LED11の発光の有無に拘らず LED11に供給されるバイアス電流（f)は、 LEDの 消光比に基づき決定されるが、この値は、適宜設計調整することができる。
[0072] このように、タイミング発生回路 10bは、第 1及び第 2ピーキング電流の波形が時系 列に連続するよう、第 2及び第 3駆動信号 T2, T3を発生している。上述の効果は、第 1及び第 2ピーキング電流の波形が時系列に連続していればより顕著に得ることがで きる。
[0073] タイミング発生回路 10bは、第 1ピーキング電流の波高値 (c)が、第 2ピーキング電 流の波高値 (d)よりも高くなるように第 2及び第 3駆動信号を発生しており、光出力の 低下と歪を波形に併せて補正することができる。
[0074] 図 8は、 LEDから出力される光強度の波形を示すグラフである。
[0075] (a)はメイン電流のみを与えた場合に得られる光波形、（b)はメイン電流及び第 1ピ 一キング電流を与えたときに得られる光波形、（c)はトータル LED電流を LEDに与え たときに得られる光波形を示す。
[0076] LEDの特性には、ばらつきがある。特に、 LEDの応答性を早くするためピーキング をかけて使用すると、 (b)に示されているような光波形の凹みが生じる。
[0077] なお、第 2ピーキング電流を LED11に与えず、第 1ピーキング電流のみを LEDに 与えた場合、メイン電流と第 1ピーキング電流を重畳させた駆動電流では、その凹み を抑えることができず、また、光出力の調整が容易とならない。従って、（c)のように、 第 2ピーキング電流を、第 1ピーキング電流に更に重畳させることで、凹みを抑制する ことができると!/、う効果を奏する。
[0078] 図 9は、 LEDの V— I特性を示すグラフである。横軸は電圧 Vf、縦軸は電流 Ifである
[0079] バイアス電流 (Ibias)を LED11に供給するのは、スイッチング動作の高速性を確実 にするためである。同図に示されているように、 LED 11の発光時の電圧 Vf 2を得るた め、これを電圧基準値 (例えば OV)力 変化させるのではなぐ LED11に所定の電 圧 Vflを予め与えておき、電圧 Vflに、駆動信号 (二値の光送信信号）に対応する駆 動信号電流を LED 11に与えれば、通信に必要な光出力を極短時間に得ることがで き、高速なスイッチングを実現することができる。
[0080] 図 10は、温度補償電流発生回路の回路図である。
[0081] 温度補償電流発生回路 lOiは、温度検出回路 lOiと、温度検出回路 lOiの出力が 入力される第 1比較器 lOiと、第 1比較器 lOiの出力切り替わり時から温度補償電流
2 2
を徐々に増カロさせる第 1電流増加回路 lOiとを備えている。温度補償電流発生回路
4
lOiの比較器 lOi , lOiの部分は、温度検出回路 lOiで検出された温度情報を基に
2 3 1
予め設定した電流値を、各電流発生回路へ供給する AD変換を行う。
[0082] 温度検出回路 lOiは、 BGR回路からなり、アンプ Aの 2つの入力端子にそれぞれ 接続されたダイオード Dl, D2を備える。アンプ Aの一方の入力端子は出力端子に 抵抗 R1を介して接続されており、出力端子と一方のダイオード D2とを接続する R2, R3の接続電位は、検出温度電圧 (熱電圧) Vtとして後段のアンプ lOiに入力される
5
。また、ダイオード D2とアンプ Aの入力端子との間には抵抗 R4が介在する。
[0083] アンプ Aの出力端子とグランド電位との間には、抵抗 R5, R6, R7, R8が介在して おり、抵抗 R5, R6の接続電位が基準電位 Vaとなり、抵抗 R7と抵抗 R8の接続電位 が基準電位 Vbとなる。なお、抵抗 R6と抵抗 R7の接続電位は抵抗 R9を介してアンプ 101の他方の入力端子に入力され、この入力端子とアンプ 10iの出力端子との間に
5 5
は抵抗 R10が介在して 、る。
[0084] 温度検出回路 10iの出力（検出温度電圧 Vt)が第 1比較器 (本例ではヒステリシス コンパレータ） 10iに入力されると、設定温度において第 1比較器 10iの出力は切り
2 2
替わる。検出温度電圧 vtは、温度に比例している。第 1比較器 10iには、アンプ 10i
2 5 によって k倍にされた検出温度電圧（=k XVt)が入力される。第 1比較器 10iには、
2 検出温度電圧と共に、温度検出回路 10iから作られた基準電位 Vaが入力される。 検出温度電圧 k XVtが、基準電位 Vaを超えると、第 1比較器 10iの出力電圧 Vcは
2
、入力電圧のスムージングを行う第 1緩慢制御部 10i に入力される。
41
[0085] 第 1電流増加回路 10iは、第 1緩慢制御部 10i と後段の第 1供給回路 10i 力 な
4 41 43 り、第 1比較器 10iの出力切り替わり時から、すなわち、基準電位 Vaを超える設定温
2
度になると、温度補償電流 I ( Δ II)を徐々に増加させ、発光出力の低下を抑制する
T1
。ここで、温度補償電流 I
T1はキャパシタの充電 Z放電機能等を利用して徐々に増加 させることで、すなわち、 LED11の光が入射する光検出素子の応答可能なノ ルス幅 よりも長時間をかけて温度補償電流 I ス
T1を増加させることで、ノ ル 幅歪やジッタを抑 制する。また、温度補償電流を徐々に減少させることでノ ルス幅歪みやジッタを抑制 しつつ、温度が下がることによって、駆動電流及び発光出力が過大になるのを防ぐこ とがでさる。
[0086] 第 1電流増加回路 10iは、第 1比較器 10iの出力切り替わり時から電圧変化する
4 2
第 1キャパシタ C1と、第 1キャパシタ C1の電圧 Veが制御端子に入力され温度補償電 流 I の少なくとも一部分を与える第 1電流制御用トランジスタ TR とを備えている。
T1 II
[0087] 第 1比較器 10iの出力 Vcをトランジスタ TR の制御端子に与えることで、電流源 xl
2 Ve
力 第 1キャパシタ CIに電荷を蓄積し、或いは、第 1キャパシタ C1に蓄積された電荷 を電流源 Iを介して放電することで、トランジスタ TR が動作するように電圧 Veを設定
II
する。トランジスタとしては、 p型の MOSトランジスタを用いることができる。
[0088] 比較器 10iの出力電圧 Vcは、間接的にキャパシタ C1に与えられている力 これは 、電圧 Veが徐々に増加するのであれば、直接的に与えられることとしてもよい。すな わち、出力電圧 Vcをキャパシタ C1に直接的に与え、後段側に適当な回路を配置す ることで、トランジスタ TR の制御端子への入力電圧 Veを生成し、トランジスタ TR を
11 II 流れる電流 Δ IIを発生させることもできる。
[0089] 温度補償電流発生回路 10iは、温度検出回路 10iの出力が入力される第 2比較器
(本例ではヒステリシスコンパレータ） 10iと、第 2比較器 10i出力切り替わり時力も温
3 3
度補償電流 I ( Δ 12)を徐々に増カロさせる第 2電流増加回路 10iとを備えている。
T1 6
[0090] 温度検出回路 lOiの出力（検出温度電圧 Vt)が第 2比較器 lOiに入力されると、
1 3
設定温度において第 2比較器 lOiの出力は切り替わる。第 2比較器 lOiには、アン
3 3
プ lOiによって k倍にされた検出温度電圧（=k XVt)が入力される。第 2比較器 lOi
5 3 には、検出温度電圧と共に、温度検出回路 lOiから作られた基準電位 Vbが入力さ れる。検出温度電圧 kXVtが、基準電位 Vbを超えると、第 2比較器 lOiの出力電圧
3
Vdは、入力電圧のスムージングを行う第 1緩慢制御部 lOi に入力される。
42
[0091] 第 2電流増加回路 lOiは、第 2比較器 lOiの出力切り替わり時から電圧変化する
6 3
第 2キャパシタ C2と、第 1キャパシタ C2の電圧 Vfが制御端子に入力され温度補償電 流 I の少なくとも一部分を与える第 2電流制御用トランジスタ TR とを備えている。
T1 12
[0092] 第 2比較器 lOiの出力 Vdをトランジスタ TR の制御端子に与えることで、電流源 xl
3 Vf
力 第 2キャパシタ C2に電荷を蓄積し、或いは、第 1キャパシタ C2に蓄積された電荷 を電流源 Iを介して放電することで、トランジスタ TR
12が動作するように電圧 Vfを設定 する。
[0093] 比較器 lOiの出力電圧 Vdは、間接的にキャパシタ C2に与えられている力 これは
3
、電圧 vfが徐々に増加するのであれば、直接的に与えられることとしてもよい。すな わち、出力電圧 Vdをキャパシタ C2に直接的に与え、後段側に適当な回路を配置す ることで、トランジスタ TR の制御端子への入力電圧 Vfを生成し、トランジスタ TR を
12 12 流れる電流 Δ 12を発生させることもできる。
[0094] 第 1電流増加回路 lOi及び第 2電流増加回路 lOiの出力電流 Δ Π、 Δ Ι2は、重畳
4 6
されて温度補償電流 I を構成している。なお、温度補償電流 I は他の成分を含ん
Tl T1
でいても良い。また、第 1比較器 lOi及び第 2比較器 lOiの基準電位 Va, Vbは、異 なる設定温度に対応させて設定されており、温度補償電流 I の
T1 制御目標値を 2段階 にすることができる。なお、比較器の数を増加させれば、温度補償電流の制御目標 値に更に多くの段階を設定することができる。
[0095] なお、温度補償電流 I , 1 は、それぞれ、電流 Δ 13 + Δ 14、電流 Δ 15 + Δ 16から
T2 T3
なる。
[0096] 電流 Δ 13は、トランジスタ TR の制御端子に電圧 Veを入力し、トランジスタ TR を O
13 13
Nすることにより生成できる。
[0097] 電流 Δ 14は、トランジスタ TR の制御端子に電圧 Vfを入力し、トランジスタ TR を O
14 14
Nすることにより生成できる。
[0098] 電流 Δ 15は、トランジスタ TR の制御端子に電圧 Veを入力し、トランジスタ TR を O
15 15
Nすることにより生成できる。
[0099] 電流 Δ 16は、トランジスタ TR の制御端子に電圧 Vfを入力し、トランジスタ TR を O
16 16
Nすることにより生成できる。
[0100] 電圧 Ve、 Vfの生成手法は上述の通りである。
[0101] 温度補償切り替えに対応してどの程度の電流補償を行うかは、 Δ Ι1、 Δ Ι2 ( Δ Ι3、
Δ Ι4、 Δ Ι5、 Δ 16)の大きさによって決定される。これらの値は、固定値であるが、マ スクを再設計することで、容易に調整が可能となる。本例では、 LEDの特性にばらつ きがあることに鑑みて、 LEDの特性に応じて調整が適宜なしえる回路構成を採用し ている。
[0102] 上述の構成によれば、 LED光出力の温度補償のための切り替え温度 (検出温度電 圧 Vtが基準電位 Va, Vbと等しくなる温度）と各温度範囲 (切り替え温度で区切られ る温度範囲）での LEDの駆動電流の制御を分別しており、特性の異なる LEDに対応 するためのマスク改定による調整を容易とすることができ、回路構成の単純化及び最 小化ができるため、温度補償切り替えにはデジタルィ匕を採用している。また、 LEDの 駆動電流が、図示しない判定回路によって急激に増減変化する際の受信素子とのビ ットエラー（通信エラー）を無くすために、緩慢に LED電流の増減を操作している。
[0103] なお、電流源 xlは、電流源 Iの X倍の電流を発生する。定電流源 Iに並列に接続され たキャパシタ CI, C2は電流量に応じて電荷の蓄積放電が行える。例えば、キャパシ タ CIの定電流源は x= 2倍とする。 2倍の定電流を流しておき、トランジスタ TR が閉 ve じれば (ON)、 1倍は定電流源 Iへ、残りの 1倍は、キャパシタ C1に蓄積される。そし て、トランジスタ TR が開けば (OFF)、キャパシタ C1に蓄積された電荷は、 1倍の定 ve
電流 Iが吸い取り、この電荷の蓄積、放電を繰り返すことで、充放電の時間分だけ Ve の電圧は時間軸に対して傾きを持った電圧変化をさせることができる。キャパシタ C2 及び電圧 Vfの変化も、これと同様である。なお、電圧の傾斜の周波数は、受信素子 の最小応答周波数以下、すなわち、かかる周波数成分では受信素子が応答できな い程度にする。電圧 Ve、 Vfの電圧の傾き調整は、キャパシタの容量ゃ定電流源の 調整によって行うことができる。
[0104] なお、電圧 Ve、 Vfは、バイアス電流、メイン電流、ピーキング電流を決めるスィッチ MOSトランジスタ TR 〜TR の同時ゲート入力となる力 このスィッチ MOSトランジ
II 16
スタサイズによっても受信素子の応答周波数以下の調整は影響を受ける。
[0105] 図 11は、温度 (°C)と LEDのファイバ結合出力（dBm)との関係を示すグラフである
[0106] 出力範囲 REGIONは、光通信をエラーが生じな 、ように行うために、必要なフアイ バ結合光出力の範囲 (仕様で規定する規格範囲から求められた IC設計に要求され る温度変化に対するファイバ結合光出力範囲）を示して 、る。
[0107] データ L1は、上述の温度補償しない場合のファイバ結合光出力特性を示している 。点線矢印は、所定温度の際に LED電流の切り替えを行うことで、ファイバ結合光出 力が上昇することを示している。データ L2〜L5は、点線矢印に示されている温度補 償された後の光ファイバ結合光出力温度特性を示している。
[0108] データ L1に示されているように、 LEDは所定の温度特性を有する。光通信に用い る際においては、通信が切断されないような範囲でファイバ結合光出力を保つ必要 があるため、点線矢印に示されているように、ファイバ結合光出力に温度補償をかけ る。
[0109] LED光出力の温度補償は、温度検出、 AD変換、緩慢操作を経て、 LED電流出 力段回路の電流源選択部に与えられている。上述の多段階の比較器出力の切り替 えは、温度上昇に伴って発光出力が増加するように、すなわち、結合光出力が同図 に示す L2〜L5となるように行われる。許容できる出力範囲 REGIONが狭くなる場合 には、これに応じてスライスレベル Va, Vb - - '及びこれらが入力される比較器の数を 増加すればよい。例えば、車載用の光リンクに用いる場合には、外部環境の温度が —40°C〜 + 105°C程度の範囲で変動するので、これに対応するようにスライスレべ ルの数、同様に比較器の数を構成させる。
[0110] 図 12は、時間（ μ s)と信号印加時の駆動電流 (mA)との関係を示すグラフである。
同図は、温度による LED電流切り替えの際に、メイン電流発生回路力 発生する電 流をモニター（シミュレーション)したものである。グラフ左端力も右端にかけて、 LED のメイン電流 (駆動電流）が緩慢に上昇していることが認められる。意図的にこのよう な動作をさせることで、受信側のパルス幅歪やジッタの発生をおさえることができ、通 信エラーを有効に防止することができる。
[0111] 具体的には、ここでは光通信に用いられる受信側最小応答パルス幅は、実力値で 2 μ sを想定し、緩慢に上昇させている時間は 10 μ s程度としている。なお、ピーキン グ電流発生回路及びバイアス回路も、メイン電流発生回路と同様の温度制御をして いる。本実施例では、 LED電流切り替え開始 (kXVtが Vaを超えた時刻）から所定 の LED電流増減完了までの時間を、例えば受信素子の最小応答周波数 100kHzよ り算出し、 10 3に設定した。
[0112] 図 13は、温度 (°C)と DCレベルの駆動電流 (mA)との関係を示すグラフである。
[0113] 温度変化に対して、 LEDの光出力を補償するために、 LED駆動電流が階段状に 変化している状態を示している。このような変化の場合、温度補償電流を緩慢に変化 させる本発明の電流増加回路がな 、と、上述の受信側のパルス幅歪みやジッタの発 生等の特性劣化の問題が生じるため、望ましくない。
[0114] 図 14は、アイパターンを示す波形図である。
[0115] 受信側では仕様で決められている出力波形のアイパターンを規格内にいれるため 、又は、受信素子の規格のパルス幅歪及びジッタを低減させるため、 LEDファイバ結 合光出力の変化が受信素子の最小応答以下となるようにする。例えば、急に LEDフ アイバ結合光出力が増加すると、これが受信素子の応答範囲内であれば、アイバタ ーンの縦軸方向の振幅もそれに合わせて増加する。これは、振幅の急な変化がある 場合、受信側のパルス幅歪及びジッタとなって発生する力 上述の構成ではかかる 現象を極力抑えることができる。なお、波形図の横軸は lns、縦軸は 500mVを一目 盛りとする。
[0116] 図 15は、温度補償電流発生回路の部分回路図である。
[0117] LED駆動電流の切り替えを行うトランジスタ（MOSトランジスタ） TR に対し、キャパ ve
シタ C1に蓄積された電荷の放電に費やす時間を与えることで、緩慢に駆動電流を 増加させている。通常、トランジスタ TR は閉じており、電流 XIが図示の如く流れ、 ve
電位 Veは「Hレベル」の状態となって ヽる。切り替え信号としての比較器出力 Vcがト ランジスタ TR のゲートに与えられると、これは OFFして、キャパシタ C1の電荷が放 ve
電され、「Lレベル」となる。この場合、後段のトランジスタは Lレベルで ONとなるように 設定することができる。
[0118] 図 16は、キャパシタの放電に伴う電圧の時間的変化を示すグラフである。
[0119] キャパシタ C1の放電を開始すると、電位 Veは時間の経過と共に徐々に低下する。
キャパシタ C1の容量を調整することで、緩慢な電圧変化をさらに調整することが可能 である。また、トランジスタ TR の種類により、抵抗の大きさを変えて電流量を調整す ve
ることにより、緩慢な電圧変化をさせることも可能である。なお、ここでは一例として、ト ランジスタ TR とキャパシタ C1について示す力 これはトランジスタ TR とキャパシタ ve vf
C2についても同様である。なお、電流源 xlの一例は複数のトランジスタを図のように 接続しているが、これは種々の構成を採用することが可能である。
[0120] 以上、説明したように、上述の LED駆動回路においては、温度変化に比例して生 じる電圧値を用いて、一つ (または複数)の比較器力も構成される AZD変 を通 じて温度に応じたデジタル出力を発生させ、これに基づいて、 LED駆動電流量を選 択しており、温度変化に基づいて、 LED駆動電流量を変化させる際の条件を送受信 ペアの光通信システムとして考え、受信素子が応答するパルス幅よりも長い時間にゆ つくりと変化させることで、受信側のノルス幅歪やジッタを低減することができる。
[0121] なお、パルス幅 ·ジッタは各規格によって、それぞれ定めるところの要求を満たす必 要があり、本例では温度補償電流をゆっくり変化させている。また、目標とする帯域に 対して、帯域の狭い LEDを高速動作させるために、 LEDにピーキングをかけた。この 帯域の狭い LEDにピーキングをかけると発光出力は高速に立ち上がる力 その反面 、凹みも多少生じる。その凹みを抑えるために、ピーキング電流発生回路は少なくと も 2つ備え、 LEDの応答を速める (補正する）ために、 2段階からなる時分割の定量ピ 一キングを実施している。
[0122] ピーキング補正回路を一つ用いた場合には、パルス波形にピーキング後に凹みが 生じる力 2つ以上のピーキング補正を行うと凹みは著しく低減される。これによつて、 安定した光通信の実現に必要不可欠なパルス波形が得られる。上述の構成により、 光通信をエラーなしに行うことができる。
[0123] なお、上述の装置は、海底ケーブル用光通信機器、ジャイロスコープ、情報記録媒 体書き込み装置などに広く用いることができる。
産業上の利用可能性
[0124] 本発明は、 LED駆動回路に利用することができる。

Claims

請求の範囲
[1] LED駆動回路において、
LEDに接続された第 1電流源と、
前記 LEDに接続された第 2電流源と、
前記 LEDに接続された第 3電流源と、
前記第 1、第 2及び第 3電流源と前記 LEDとの間をそれぞれ流れるメイン電流、第 1 ピーキング電流及び第 2ピーキング電流をそれぞれ制御する第 1、第 2及び第 3トラン ジスタと、
前記第 1及び第 2ピーキング電流の波形が前記メイン電流の波形の内側に位置す るよう、前記第 1、第 2及び第 3トランジスタの制御端子にそれぞれ与えられる第 1、第 2及び第 3駆動信号を発生するタイミング発生回路と、
を備えることを特徴とする LED駆動回路。
[2] 前記タイミング発生回路は、前記第 1及び第 2ピーキング電流の波形は時系列に連 続するよう、前記第 2及び第 3駆動信号を発生することを特徴とする請求項 1に記載 の LED駆動回路。
[3] 前記タイミング発生回路は、単一の差動信号の入力に同期して前記第 1、第 2及び 第 3駆動信号を発生することを特徴とする請求項 1に記載の LED駆動回路。
[4] 前記タイミング発生回路は、前記第 1ピーキング電流の波高値が、第 2ピーキング 電流の波高値よりも高くなるように前記第 2及び第 3駆動信号を発生することを特徴と する請求項 1に記載の LED駆動回路。
PCT/JP2005/013458 2004-07-22 2005-07-22 Ｌｅｄ駆動回路 WO2006009244A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05766203A EP1783840A4 (en) 2004-07-22 2005-07-22 LED DIRECTOR CIRCUIT
US11/632,905 US20080266283A1 (en) 2004-07-22 2005-07-22 Led Drive Circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-214946 2004-07-22
JP2004214946A JP4224001B2 (ja) 2004-07-22 2004-07-22 Ｌｅｄ駆動回路

Publications (1)

Publication Number Publication Date
WO2006009244A1 true WO2006009244A1 (ja) 2006-01-26

Family

ID=35785351

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013458 WO2006009244A1 (ja) 2004-07-22 2005-07-22 Ｌｅｄ駆動回路

Country Status (7)

Country Link
US (1) US20080266283A1 (ja)
EP (1) EP1783840A4 (ja)
JP (1) JP4224001B2 (ja)
KR (1) KR20070042996A (ja)
CN (1) CN100446285C (ja)
TW (1) TW200614550A (ja)
WO (1) WO2006009244A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103321A (ja) * 2012-11-21 2014-06-05 Ricoh Co Ltd 光源駆動回路、光走査装置及び画像形成装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100464614C (zh) * 2006-02-23 2009-02-25 盛群半导体股份有限公司 提升发光二极管灰阶显示性能的装置及方法
JP5279217B2 (ja) * 2007-08-29 2013-09-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 発光素子制御回路
JP5109983B2 (ja) * 2009-01-09 2012-12-26 株式会社デンソー 車両用ヘッドアップディスプレイ装置
JP5583999B2 (ja) * 2010-03-24 2014-09-03 太陽誘電株式会社 可視光通信用送信機及び可視光通信システム
JP5614091B2 (ja) 2010-05-07 2014-10-29 富士通株式会社 発光素子の駆動回路及びその駆動信号生成方法
JP5488330B2 (ja) 2010-08-18 2014-05-14 富士通株式会社 信号整形回路および光送信装置
JP5803174B2 (ja) 2010-09-09 2015-11-04 富士通株式会社 駆動回路
JP6072697B2 (ja) 2011-01-17 2017-02-01 フィリップス ライティング ホールディング ビー ヴィ 負荷、特にｌｅｄユニットを駆動するための駆動装置及び駆動方法
TW202120956A (zh) * 2019-08-21 2021-06-01 荷蘭商露明控股公司 紅外線成像組件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135860A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp パルスレーザ励起制御方法およびパルスレーザ励起用電源装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523464B2 (ja) * 1982-04-16 1996-08-07 株式会社日立製作所 半導体レ−ザの駆動方法
US4571506A (en) * 1984-03-28 1986-02-18 At&T Bell Laboratories LED Driver Circuit
US4835780A (en) * 1986-12-08 1989-05-30 Ricoh Company, Ltd. Semiconductor laser output control circuit
JPH0731823B2 (ja) * 1987-04-08 1995-04-10 パイオニア株式会社 光源駆動回路
JPH07131488A (ja) * 1993-10-28 1995-05-19 Hamamatsu Photonics Kk 発光素子駆動回路
JP2001326569A (ja) * 2000-05-16 2001-11-22 Toshiba Corp Ｌｅｄ駆動回路及び光送信モジュール
DE10065838C2 (de) * 2000-12-29 2003-06-26 Infineon Technologies Ag Elektronische Treiberschaltung für einen direkt modulierten Halbleiterlaser
JP3988469B2 (ja) * 2002-01-25 2007-10-10 ソニー株式会社 半導体レーザ駆動回路
JP4072047B2 (ja) * 2002-11-29 2008-04-02 松下電器産業株式会社 レーザダイオード駆動装置
US7372882B2 (en) * 2004-04-28 2008-05-13 Renesas Technology Corp. Driving circuit for and semiconductor device for driving laser diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135860A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp パルスレーザ励起制御方法およびパルスレーザ励起用電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103321A (ja) * 2012-11-21 2014-06-05 Ricoh Co Ltd 光源駆動回路、光走査装置及び画像形成装置

Also Published As

Publication number Publication date
TW200614550A (en) 2006-05-01
JP4224001B2 (ja) 2009-02-12
EP1783840A1 (en) 2007-05-09
CN100446285C (zh) 2008-12-24
JP2006040975A (ja) 2006-02-09
US20080266283A1 (en) 2008-10-30
EP1783840A4 (en) 2010-12-15
CN1989627A (zh) 2007-06-27
KR20070042996A (ko) 2007-04-24

Similar Documents

Publication Publication Date Title
WO2006009242A1 (ja) Ｌｅｄ駆動回路
WO2006009244A1 (ja) Ｌｅｄ駆動回路
US7667502B2 (en) Low voltage differential signalling driver with pre-emphasis
KR100614351B1 (ko) 정전류 출력회로
US6097159A (en) Drive circuit of light emitting element
EP0845863A2 (en) Pulse-width controller
US8660158B2 (en) Semiconductor laser drive circuit and semiconductor laser apparatus
JPH07240554A (ja) 半導体レーザ駆動装置
US7324570B2 (en) Continuous temperature compensation for a laser modulation current
JP2006060751A (ja) 出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器
US20070263749A1 (en) Transmitter for outputting differential signals of different voltage levels
US20070126517A1 (en) Electric signal outputting apparatus, semiconductor laser modulation driving apparatus, and image forming apparatus
JP3420735B2 (ja) 定電流出力回路
US6107850A (en) Output pulse width control system
US20070126408A1 (en) Power supply device and electronic equipment comprising same
US5828246A (en) Circuit in CMOS technology for high speed driving of optical sources
US7141936B2 (en) Driving circuit for light emitting diode
US6922075B1 (en) Low power driver circuitry
KR100810328B1 (ko) 전류 구동형 광원 구동 회로
KR100863127B1 (ko) 차동 전류 구동 방식의 데이터 전송 시스템
JP2006081116A (ja) 光送信器
JP4879940B2 (ja) 光送信回路
JPH04291977A (ja) 光送信方式
JP2007081222A (ja) 半導体レーザ駆動装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580024725.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005766203

Country of ref document: EP

Ref document number: 1020077002618

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005766203

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11632905

Country of ref document: US