JP5614091B2

JP5614091B2 - 発光素子の駆動回路及びその駆動信号生成方法

Info

Publication number: JP5614091B2
Application number: JP2010107509A
Authority: JP
Inventors: 奥　秀樹; 秀樹奥
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-05-07
Filing date: 2010-05-07
Publication date: 2014-10-29
Anticipated expiration: 2030-05-07
Also published as: US8492997B2; JP2011238695A; US20110273106A1

Description

本発明は、発光素子の駆動回路及びその駆動信号生成方法に関する。

近年、ハイエンドサーバでのＣＰＵの飛躍的な性能向上に伴い、ラック間、ボード間、ボード内においてデータ転送速度が急激に増大している。そのため、電気配線でのデータ伝送速度の高速化の限界に近づいており、より高速なデータ伝送が可能な光インターコネクト技術が期待されている。

高速な光インターコネクトを実現するためには、発光素子を高速駆動する必要がある。発光素子を矩形波の信号で駆動した場合、光出力波形は図１に示すように、波形の立ち上がりと立ち下がりが非対称な波形となる。図１の横軸の数字は、1ビットのデータを示す1タイムスロットの期間を示し、縦軸は信号電力を示す。

発光素子の立ち上がり時と立ち下がり時の波形の非対称性を改善するために、例えば、表示素子を非点灯状態から点灯状態へ切り換えるときに、駆動回路を半駆動状態にした後に駆動状態にする。また、表示素子を点灯状態から非点灯状態に切り換えるときに、駆動回路を半駆動状態にした後に非駆動状態にする技術が知られている（例えば、特許文献１）。

また、ＬＥＤの電流を階段状に変化させてＬＥＤの明るさを調整する技術が知られている（例えば、特許文献２）。
ＬＥＤ駆動回路において、第１ピーキング電流発生回路と第２ピーキング電流発生回路とを有する。ＬＥＤの駆動電流に第１ピーキング電流発生回路で生成される第１ピーキング電流を重畳した後、さらに、第２ピーキング電流発生回路で生成される第２ピーキング電流を重畳する技術が知られている（例えば、特許文献３）。

特開平１−１７９１９４号公報特開２００９−２７７５１４号公報特開２００６−４０９７５号公報

発光素子の出力光の信号品質を高めることを目的とする。

開示の発光素子の駆動回路は、発光素子を駆動するための入力信号を遅延させる遅延回路と、前記入力信号の立ち上がりを検出する立ち上がり検出回路と、前記入力信号の立ち下がりを検出する立ち下がり検出回路と、前記立ち上がり検出回路の出力信号に対して所望の周波数特性を与える第1のフィルタと、前記立ち下がり検出回路の出力信号に対して所望の周波数特性を与える第２のフィルタと、前記遅延回路と前記第１のフィルタと前記第２のフィルタの出力信号を加算する加算器とを備える。

開示の駆動回路によれば、発光素子の出力光の信号品質を向上することができる。

発光素子の光出力波形を示す図である。第1の実施の形態の駆動回路の回路構成を示す図である。第１の実施の形態の駆動回路の波形を示す図である。フィルタの構成を示す図である。フィルタの周波数特性の一例を示す図である。駆動回路の動作説明図である。点灯時（マーク）の発光素子の周波数特性を示す図である。点灯時（マーク）の駆動回路の周波数特性の説明図である。点灯時（マーク）の発光素子と駆動回路を含む全体の周波数特性を示す図である。消灯時（スペース）の発光素子の周波数特性を示す図である。消灯時（スペース）の駆動回路の周波数特性の説明図である。消灯時（スペース）の発光素子と駆動回路と全体の周波数特性を示す図である。発光素子と駆動回路と全体の帯域の説明図である。光信号のアイパターンを示す図である。第２の実施の形態の駆動回路の回路構成を示す図である。ＲＳフリップフロップの回路図である。第３の実施の形態の駆動回路の回路構成を示す図である。

以下、本発明の実施の形態について説明する。図２は、第1の実施の形態の発光素子の駆動回路１１の構成を示す図である。発光素子は、例えば、半導体レーザ、ＬＥＤ等である。

図２において、矩形波の入力信号ａは、遅延回路（Ｄｅｌａｙ）１２と立ち上がり検出回路１３と立ち下がり検出回路１４に入力する。遅延回路１２の出力信号は増幅器１７で増幅され加算器２０に出力される。

立ち上がり検出回路１３は、入力信号ａの立ち上がりを検出して、入力信号ａの立ち上がりに同期した信号ｂをフィルタ１５に出力する。フィルタ１５は、立ち上がり検出回路１３の出力信号（立ち上がり検出信号）ｂに対して所望の周波数特性を与えた信号を出力する。所望の周波数特性とは、例えば、発光素子の点灯時の利得の周波数特性を補償するような周波数特性である。フィルタ１５の出力信号は、増幅器１８で増幅され加算器２０に出力される。

立ち下がり検出回路１４は、入力信号ａの立ち下がりを検出して、入力信号ａの立ち下がりに同期した信号ｃをフィルタ１６に出力する。フィルタ１６は、立ち下がり検出回路１４の出力信号（立ち下がり検出信号）ｃに対して所望の周波数特性を与えた信号を出力する。所望の周波数特性とは、例えば、発光素子の消灯時の利得の周波数特性を補償するような周波数特性である。フィルタ１６の出力信号は増幅器１９で増幅され加算器２０へ出力される。フィルタ１５、１６は、デジタルフィルタの演算処理により実現しても良い。

加算器２０は、増幅器１７の出力信号と増幅器１８の出力信号と増幅器１９の出力信号を加算した信号を出力する。すなわち、加算器２０は、入力信号ａを遅延させた信号と、入力信号ａの立ち上がりに同期し、かつ所望の周波数特性を持つ信号と、入力信号ａの立ち下がりに同期し、かつ所望の周波数特性を持つ信号を加算した信号を出力する。

なお、立ち上がり検出回路１３と立ち下がり検出回路１４は、１つの回路で立ち上がり検出と立ち下がり検出を行っても良い。
図３は、図２の駆動回路１１の各部の波形を示す図である。図３の点線で示す１タイムスロットの期間は、１ビットのデータが出力される期間を示している。

入力信号ａは、時刻ｔ１にローレベルからハイレベルに変化し、時刻ｔ２にハイレベルからローレベルに変化する。また、入力信号ａは、時刻ｔ３にローレベルからハイレベルに変化し、時刻ｔ４にハイレベルからローレベルに変化する。

立ち上がり検出回路１３の出力信号ｂは、入力信号ａの立ち上がりに同期したタイミングでローレベルからハイレベルに変化し、一定期間（１タイムスロットの時間より短い時間）ハイレベルの状態を維持した後、ローレベルに変化する。例えば、出力信号ｂは、入力信号ａがハイレベルからローレベルに変化する時刻ｔ２にローレベルからハイレベルに変化し、時刻ｔ１から一定時間経過した後ローレベルに変化する。１タイムスロットは、データ信号の１ビットの時間である。

立ち下がり検出回路１４の出力信号ｃは、入力信号ａの立ち下がりに同期したタイミングで０レベルから負の一定値（例えば、−１）に変化し、一定期間負の値を維持した後、０レベルに戻る。例えば、出力信号ｃは、入力信号ａがローレベルに変化する時刻ｔ２に負の一定値に変化し、一定時間経過後に０レベルとなる。立ち下がり検出回路１４の出力信号ｃは負の信号に限らず正の信号でも良い。

図４は、図２のフィルタ１５（又は１６）の構成を示す図である。フィルタ１５は、２個の遅延回路２１、２２と３個の増幅器２３〜２５を有する。
遅延回路２１と増幅器２３には、立ち上がり検出回路１３の出力信号ｂが入力する。遅延回路２１の出力は遅延回路２２と増幅器２４に入力する。遅延回路２２の出力は増幅器２５に入力する。増幅器２３と増幅器２４と増幅器２５の出力信号が、次段に出力される。

上記の遅延回路２１、２２の遅延時間と、増幅器２３〜２５の増幅度を変化させることで所望の周波数特性を持つフィルタを実現することができる。そして、立ち上がり検出回路１３の出力信号ｂと立ち下がり検出回路１４の出力信号ｃに対して、それぞれ所望の周波数特性を与えることができる。

フィルタ１５、１６は、図４に示した遅延回路と増幅器の組を２個縦続接続した回路に限らない。遅延回路と増幅器の組の縦続段数は３以上でも良い。また、遅延回路と増幅器を縦続接続ではく並列接続したデジタルフィルタ、例えば、並列型のＦＩＲファイル、ＩＩＲフィルタ等でも良い。

図５は、図４のフィルタの周波数特性の一例を示す図である。図５の横軸は、測定周波数を特定の基準周波数で正規化した値を示し、縦軸は基準周波数における測定信号の振幅の何倍の値であるかを示している。

図４に示すフィルタ１５の遅延時間、増幅度を調整して、図５に示すような周波数特性を実現することで、立ち上がり検出回路１３の出力信号ｂに対して所望の周波数特性を与えることができる。

図６は、駆動回路１１の動作説明図である。図６は、駆動回路１１の立ち上がり検出時の回路を伝達関数を用いて表したものである。
図２の立ち上がり検出回路１３は、入力信号ａをスルーで出力する回路ｄと、遅延時間τ２の遅延回路３１と、増幅度−１の増幅器３２とで表すことができる。

この立ち上がり検出回路１３は、矩形波の入力信号ａを遅延回路３１で一定時間τ２遅延し、さらに遅延した信号に−１を乗算した信号と、入力信号ａとを加算した信号を出力する。

フィルタ１５は、遅延時間τ３の遅延回路２１と、遅延時間τ４の遅延回路２２と、増幅度Ｂの増幅器２３と、増幅度Ｃの増幅器２４と、増幅度Ｄの増幅器２５で表すことができる。

フィルタ１５は、立ち上がり検出回路１３の出力信号に対して上記の遅延時間と増幅度で定まるフィルタ処理を施した信号を出力する。フィルタ１５の出力信号は増幅器１８において増幅度Ｅで増幅された後、加算器２０に出力される。

加算器２０は、遅延時間τ１遅延され、増幅度Ａで増幅された入力信号ａと、増幅器１８の出力信号を加算した信号を立ち上がり時の駆動信号として出力する。
図６の駆動回路１１の伝達関数Ｈ（ｆ）は、ω＝２πｆとすると、以下の式で表せる。

Ｈ（ｆ）＝Ａｅ^{−ｊωτ１}＋Ｅ（１−ｅ^{−ｊωτ２}）（Ｂ＋Ｃｅ^{−ｊωτ３}＋Ｄｅ^{−ｊω（τ３＋τ４）}）

図６の増幅器１７、２３〜２５の増幅度Ａ〜Ｄ、遅延回路１２、２１，２２、３１の遅延時間τ１〜τ４を変化させることで、所望の周波数特性を持った駆動回路１１を実現することができる。例えば、駆動回路１１の利得−周波数特性を、発光素子の利得−周波数特性と逆の周波数特性を持つように設計することで、発光素子と駆動回路１１を含む全体の利得の周波数特性を改善することができる。

なお、駆動回路１１の周波数特性を設計するときに必ずしも全ての遅延回路の遅延時間と増幅器の増幅を変化させる必要はない。例えば、立ち上がり検出回路１３の遅延時間τ２と、フィルタ１５の遅延時間τ３，τ４と増幅度Ｂ−Ｄを、発光素子の点灯時の利得の周波数特性を補償するような値に設計しても良い。また、立ち下がり検出回路１４の遅延時間とフィルタ１６の遅延時間と増幅度を、発光素子の消灯時の利得の周波数特性を補償するような値に設計しても良い。

図７は、点灯時（マーク）の発光素子の利得−周波数特性を示す図である。図７の利得−周波数特性に示すように、この発光素子は１０ＧＨｚ付近で利得の低下量が３ｄＢとなる周波数特性を持っている。

図８は、点灯時（マーク）の駆動回路１１の周波数特性の説明図である。図８の曲線ｆ１は、発光素子の利得−周波数特性の逆の特性を示している。この曲線ｆ１は、例えば、図７に示す発光素子の利得−周波数特性を０ｄＢを通る周波数軸で折り返したときの周波数特性を示している。

図８の曲線ｆ２は、駆動回路１１の利得−周波数特性を示している。曲線ｆ２の利得は、０ＧＨｚから利得が２ｄＢとなる周波数（図８では、８ＧＨ付近）まで、曲線ｆ１の利得と一致している（図７に円で囲まれる部分）。このような利得の周波数特性は、駆動回路１１の利得の周波数特性を、発光素子の利得の周波数特性を周波数軸で折り返した特性と一致するように設計することで実現できる。例えば、図６の遅延回路１１の遅延時間τ１〜τ４と増幅度Ａ〜Ｄを、発光素子の周波数特性の逆の特性となるような値に設計することで実現できる。

図８の約８ＧＨ以上の周波数では、曲線ｆ２の利得（駆動回路１１の利得）は、曲線ｆ１の利得（周波数軸で折り返した発光素子の利得）より小さくなっている。
従って、図８の曲線ｆ２で示す利得−周波数特性を持つように駆動回路１１の遅延時間と増幅度を設計することで、発光素子と駆動回路１１を含む全体の利得を０ＧＨｚ〜８ＧＨｚ付近までほぼ平坦にすることができる。これは、図７に示す発光素子の利得が０ｄＢである周波数を８ＧＨ付近まで広げることを意味している。これにより、発光素子と駆動回路１１を含む全体の利得の周波数特性の高域側のカットオフ周波数（利得が３ｄＢ低下する周波数）を高くして周波数帯域を広げることができる。

図９は、点灯時（マーク）の発光素子と駆動回路１１を含む全体の利得−周波数特性を示す図である。第1の実施の形態の発光素子は、図９に示すように点灯時に１０ＧＨｚ付近で利得が３ｄＢ低下する特性を有している。

立ち上がり検出回路１３とフィルタ１５等を有する駆動回路１１の周波数特性を、図８に示すような特性に設計することで、発光素子と駆動回路１１を含む全体の利得を１０ＧＨ付近まで０ｄＢにすることができる（図９参照）。

図９に示す発光素子の周波数特性と、発光素子と駆動回路を含む全体の周波数を特性を比較すると、利得が３ｄＢ低下するカットオフ周波数が異なっている。すなわち、発光素子の利得が３ｄＢ低下するカットオフ周波数が約１０ＧＨｚであるのに対して、フィルタ有りの全体（発光素子と駆動回路１１を含む）のカットオフ周波数は約１４ＧＨｚとなっている。駆動回路１１に立ち上がり検出回路１３とフィルタ１５を設け、駆動回路１１の周波数特性を発光素子の周波数特性を補償するように設計することで、駆動素子と駆動回路１１を含む全体の利得の周波数帯域を広げることができる。

次に、図１０は、消灯時（スペース）の発光素子の周波数特性を示す図である。
図１０の利得−周波数特性に示すように、この発光素子は消灯時に８ＧＨｚ付近で利得の低下量が３ｄＢとなる周波数特性を持っている。この発光素子は利得が３ｄＢ低下する高域側のカットオフ周波数が８ＧＨｚ付近となっている。発光素子の消灯時（スペース）とは、発光素子に一定の駆動電流を流した状態でデータ信号を送信しない状態、あるいは駆動電流が０でデータ信号を送信し状態の両方を含んでいる。

図１１は、消灯時の駆動回路１１の周波数特性の説明図である。図１１の曲線ｆ３は、図１０に示す発光素子の利得−周波数特性を、０ｄＢを通る周波数軸で折り返したときの特性を示している。

図１１の曲線ｆ４は、駆動回路１１の利得−周波数特性を示している。曲線ｆ４の利得は、０ＧＨｚから利得が３ｄＢとなる周波数（図１１では８ＧＨｚ付近）まで、曲線ｆ３の利得と一致するようにしている（図１１に円で囲まれる部分）。これは、立ち下がり検出回路１４とフィルタ１６を含む駆動回路１１の利得−周波数特性を、周波数軸で折り返した発光素子の周波数特性と一致するように設計することで実現できる。具体的には、立ち下がり検出回路１４の遅延回路の遅延時間とフィルタ１６の２個の遅延回路の遅延時間と、３個の増幅器の増幅度を、発光素子の周波数特性の逆の特性となる値に設計することで実現している。

図１１の８ＧＨ以上の周波数では、曲線ｆ４の利得（駆動回路１１の利得）は、曲線ｆ３の利得（周波数軸で折り返した発光素子の利得）より小さくなっている。
従って、図１１の曲線ｆ４で示す周波数特性を持つように駆動回路１１の遅延時間と増幅度を設計することで、発光素子と駆動回路１１を含む全体の利得の周波数特性を０ＧＨｚから８ＧＨｚ付近までほぼ平坦にすることができる。さらに、８ＧＨｚ以上の周波数で一定の傾きで利得が減少する特性にすることができる。

図１２は、消灯時（スペース）の発光素子と駆動回路１１を含む全体の利得−周波数特性を示す図である。
発光素子の利得は、図１２に示すように０ＧＨｚ〜約８ＧＨｚの周波数範囲で３ｄＢ低下しており、利得が３ｄＢ低下するカットオフ周波数は約８ＧＨｚとなっている。

一方、立ち下がり検出回路１４とフィルタ１６を含む駆動回路１１の周波数特性を、０〜約８ＧＨｚの周波数範囲で、周波数軸で折り返した発光素子の周波数特性と一致させている。これにより、０〜約８ＧＨｚの周波数範囲で、発光素子と駆動回路１１を含む全体の利得をほぼ一定にすることができる。８ＧＨｚ以上の周波数では利得が徐々に減少し、約１３ＧＨｚで利得が３ｄＢが低下するようにしている。つまり、発光素子と駆動回路１１を含む全体の回路の高域側のカットオフ周波数を約１３ＧＨｚとなっている。

駆動回路１１の消灯時の利得の周波数特性を、周波数軸で折り返した発光素子の周波数特性と一定の周波数範囲で一致させることで、発光素子と駆動回路１１を含む全体の消灯時の利得の帯域を広げることができる。具体的には、駆動回路１１の立ち下がり検出回路１４とフィルタ１６の遅延回路の遅延時間と増幅器の増幅度を、発光素子の利得の低下を補償するような値に設定することで発光素子と駆動回路１１を含む全体の利得の周波数帯域を広げることができる。

図１３は、発光素子と駆動回路１１と全体の帯域の説明図である。最初に消灯時（スペース（０））の帯域について説明する。消灯時の発光素子のカットオフ周波数は約８ＧＨｚであり（図７参照）、図１３（Ａ）に示すように、発光素子の消灯時の利得の帯域は、点灯時（マーク）の帯域より狭くなっている。駆動回路１１の利得の周波数特性は、発光素子の利得の低下を補うような特性に設定している。

従って、発光素子と駆動回路１１を含む全体のカットオフ周波数は約１３ＧＨｚまで広がり（図１２参照）、図１３（Ａ）に示すように発光素子と駆動回路１１を含む全体の利得の帯域は広がっている。

点灯時（マーク（１））の発光素子のカットオフ周波数は約１０ＧＨｚであり（図７参照）、図１３（Ｂ）に示すように発光素子の利得の帯域は消灯時の帯域より広くなっている。駆動回路１１の利得の周波数特性は、発光素子の利得の低下を補うような特性に設定している。

従って、点灯時の発光素子と駆動回路１１を含む全体のカットオフ周波数は約１３ＧＨｚまで広がり（図９参照）、図１３（Ｂ）に示すように発光素子と駆動回路１１を含む全体の利得の帯域は広がっている。

図１４（Ａ）、（Ｂ）は、発光素子の光信号のアイパターンを示す図である。図１４（Ａ）は、従来の駆動回路を用いたときの光信号のアイパターンを示し、図１４（Ｂ）は、第1の実施の形態の駆動回路１１を用いたときの光信号のアイパターンを示す。

図１４（Ｂ）に示す実施の形態の駆動回路１１を用いた光信号のアイパターンの開口度（垂直方向の高さ）は、図１４（Ａ）に示す従来の駆動回路を用いた光信号のアイパターンの約１．３倍になっている。アイパターンの開口度が大きくなることは、光信号の信号品質が向上したことを示している。これは、第1の実施の形態の駆動回路１１を用いることで、発光素子と駆動回路１１を含む全体の利得の周波数帯域が広くなっているからである。

上述した第1の実施の形態によれば、発光素子と駆動回路１１を含む全体の利得の周波数帯域を広げることができる。これにより、光信号の波形の歪みを減らしアイパターンの開口度を大きくすることができる。また、発光素子の点灯時の利得の帯域の広がりと消灯時の利得の帯域の広がりを近づけることで、光信号の立ち上がり時の波形と立ち下がり時の波形の対称性を高めることができる。波形の対称性を高めることで光信号の波形の歪みを減らすことができる。

図１５は、第２の実施の形態の駆動回路４１の構成を示す図である。図１５において、図２と同じ回路には同じ符号を付けてそれらの説明を省略する。
駆動回路４１は、立ち上がり検出回路１３と、立ち下がり検出回路１４と、データ再生回路４２と、フィルタ１５と、フィルタ１６と、増幅器１７〜１９と、加算器２０を有する。

データ再生回路４２には、立ち上がり検出回路１３の出力信号ｂと、立ち下がり検出回路１４の出力信号ｃが入力する。データ再生回路４２は、立ち上がり検出回路１３の出力信号ｂにより出力がハイレベルとなり、立ち下がり検出回路１４の出力信号ｃにより出力がローレベルに変化する回路である。信号ｂは、入力信号ａの立ち上がりに同期した信号であり、信号ｃは入力信号ａの立ち上がりに同期した信号である。従って、データ再生回路４２の出力信号ｅは、入力信号ａと同一の信号となる。その他の回路の構成は、図２と同じである。

図１６は、データ再生回路４２の一例のＲＳフリップフロップ４３の回路図である。
ＲＳフリップフロップ４３は、２個のノアゲート４４、４５を有する。ノアゲート４４の一方の入力端子（リセット端子Ｒ）には、立ち下がり検出回路１４の出力信号ｃの極性を反転した信号が入力し、他方の入力端子には、ノアゲート４５の出力が入力する。

ノアゲート４５の一方の入力端子（セット端子Ｓ）には、立ち上がり検出回路１３の出力信号ｂが入力し、他方の入力端子にはノアゲート４４の出力信号が入力する。
ノアゲート４５のセット端子Ｓに入力する信号がローレベルからハイレベルに変化すると、ノアゲート４４の出力がローレベルからハイレベルに変化する。その状態で、信号ｂがローレベルに変化してもノアゲート４４の出力はハイレベルを維持する。

次に、立ち下がり検出回路１４の出力信号ｃが負の値となり、その極性を判定した信号がローレベルからハイレベルに変化すると、ノアゲート４４の出力はハイレベルからローレベルに変化する。

すなわち、ノアゲート４４の出力信号は、入力信号ａの立ち上がりに同期したタイミングでローレベルからハイレベルに変化し、入力信号の立ち下がりに同期したタイミングでローレベルに変化する信号となる。従って、ＲＳフリップフロップ４３の出力信号は入力信号ａと同じ信号となる。

データ再生回路４２は、ＲＳフリップフロップ４３に限らず、立ち上がり検出回路１３の出力信号ｂと、立ち下がり検出回路１４の出力信号ｃを用いて、入力信号ａと同じ信号を再生できる回路であればどのような回路でも良い。

上述した第２の実施の形態によれば、第１の実施の形態と同様に発光素子と駆動回路４１を含む全体の利得の帯域を広げることができる。これにより、光信号の波形の歪みを少なくし光信号の信号品質を向上することができる。さらに、データ再生回路４２により遅延回路を用いずに入力信号を再生することができる。

次に、図１７は、第３の実施の形態の駆動回路５１の回路構成を示す図である。図１７において、図２と同じブロックには同じ符号を付けてそれらの説明を省略する。
フィルタ１５の出力と増幅器１８の入力との間に遅延回路５２が設けられている。同様に、フィルタ１６の出力と増幅器１９の入力との間に遅延回路５３が設けられている。

遅延回路５２は、立ち上がり検出回路１３とフィルタ１５で発生する遅延を調整するための回路である。
遅延回路５３は、立ち下がり検出回路１４とフィルタ１６で発生する遅延を調整するための回路である。

上述した第３の実施の形態によれば、第１の実施の形態と同様に発光素子と駆動回路４１を含む全体の利得の帯域を広げることができる。これにより、光信号の波形の歪みを少なくし光信号の信号品質を向上することができる。さらに、遅延回路５２，５３により立ち上がり検出回路１３の系の信号と、立ち下がり検出回路１４の系の信号の遅延を調整することができる。

１１駆動回路
１２遅延回路
１３立ち上がり検出回路
１４立ち下がり検出回路
１５−１９増幅器
２０加算器
２１、２２遅延回路
２３〜２５増幅器

Claims

発光素子を駆動するための入力信号を遅延させる第１の遅延回路と、
前記入力信号の立ち上がりを検出する立ち上がり検出回路と、
前記入力信号の立ち下がりを検出する立ち下がり検出回路と、
前記立ち上がり検出回路の出力信号に対して所望の周波数特性を与える第1のフィルタと、
前記立ち下がり検出回路の出力信号に対して所望の周波数特性を与える第２のフィルタと、
前記第１の遅延回路と前記第１のフィルタと前記第２のフィルタの出力信号を加算する加算器とを備え、
前記立ち上がり検出回路と前記第１のフィルタは、前記発光素子の点灯時の利得の周波数特性と逆の周波数特性を持ち、
前記立ち下がり検出回路と前記第２のフィルタは、前記発光素子の消灯時の利得の周波数特性と逆の周波数特性を持つ
発光素子の駆動回路。
前記第1及び第２のフィルタは、それぞれ入力信号を遅延させる複数の遅延回路と複数の増幅器を有する請求項１記載の発光素子の駆動回路。
前記第１の遅延回路の出力信号の振幅を増幅する第１の増幅器と、
前記第１のフィルタの出力信号を増幅する第２の増幅器と、
前記第２のフィルタの出力信号を増幅する第３の増幅器とを有する請求項１又は２記載の発光素子の駆動回路。
前記第１の遅延回路の代わりに前記立ち上がり検出回路の出力信号と前記立ち下がり検出回路の出力信号とを用いて前記入力信号を再生するデータ再生回路を有する請求項１乃至３の何れか１項に記載の発光素子の駆動回路。
前記立ち上がり検出回路と前記第1のフィルタの内部で発生する信号の遅延を調整する第２の遅延回路と、
前記立ち下がり検出回路と前記第２のフィルタの内部で発生する遅延を調整する第３の遅延回路とを有する請求項１乃至４の何れか１項に記載の発光素子の駆動回路。
発光素子を駆動するための入力信号を所望の時間遅延させた第１の信号を生成し、
前記入力信号の立ち上がりに同期する立ち上がり検出信号に対して所望の周波数特性を与える第１のデジタルフィルタ処理を施し、
前記入力信号の立ち下がりに同期する立ち下がり検出信号に対して所望の周波数特性を与える第２のデジタルフィルタ処理を施し、
前記第１の信号と前記第１のデジタルフィルタ処理を施した信号と前記第２のデジタルフィルタ処理を施した信号を加算した信号を駆動信号として生成し、
前記第１のデジタルフィルタ処理は、前記発光素子の点灯時の利得の周波数特性と逆の周波数特性を与えるフィルタ処理であり、
前記第２のデジタルフィルタ処理は、前記発光素子の消灯時の利得の周波数特性と逆の周波数特性を与えるフィルタ処理である
発光素子の駆動信号生成方法。
前記デジタルフィルタ処理は、信号に遅延を施す複数の遅延演算処理と、信号を所望の増幅度で増幅する複数の乗算処理とを行うフィルタ処理である請求項６記載の発光素子の駆動信号生成方法。