KR20070042996A

KR20070042996A - Ｌｅｄ 구동 회로

Info

Publication number: KR20070042996A
Application number: KR1020077002618A
Authority: KR
Inventors: 타카유키 스즈키; 신타로 메구리; 타카시 아사하라
Original assignee: 하마마츠 포토닉스 가부시키가이샤
Priority date: 2004-07-22
Filing date: 2005-07-22
Publication date: 2007-04-24
Also published as: CN100446285C; JP2006040975A; US20080266283A1; WO2006009244A1; EP1783840A4; EP1783840A1; JP4224001B2; CN1989627A; TW200614550A

Abstract

특성을 개선시킬 수 있는 LED 구동 회로를 제공한다. LED 구동 회로(10)는 LED(11)에 접속된 제1 및 제2 피킹 전류 발생 회로(10e(제2 전류원), 10f(제3 전류원))를 구비하고 있고, 타이밍 발생 회로(10b)는 제1 및 2 피킹 전류 발생 회로(10e, 10f)로부터 제1 및 2 피킹 전류가 LED(11)에 공급되도록, 트랜지스터(10c)에 구동 신호 T2, T3를 공급한다. 이 경우, 구동 전류의 상승이 가파르게 되고, 구동 전류에 수반하는 LED 발광 출력의 라운딩을 보정할 수 있다. 또, 피킹 전류가 하나인 경우에는 메인 전류에 피킹 전류를 더하면, 광출력의 캐비티가 생기는 경향이 있으나, 2 이상의 피킹 전류를 메인 전류에 대응시켜서 더하면, 캐비티를 현저하게 감소시킬 수 있고, 이것에 의해 안정된 광통신을 실시할 수 있다.

Description

ＬＥＤ 구동 회로{LED DRIVE CIRCUIT}

본 발명은 LED(발광 다이오드) 구동 회로에 관한 것이다.

POF(플라스틱 광섬유)를 이용한 통신에 있어서, 고속으로 넓은 다이나믹 레인지를 가지는 디바이스가 필요하게 되고 있다.

이와 같은 용도에 이용하는 LED 구동 회로가 요구되고 있다. 종래의 LED 구동 회로는 예를 들면 하기와 같이 특허 문헌 1에 기재되어 있다. 특허 문헌 1에서는 피킹(peaking) 전류 발생 회로를 이용하는 것으로 응답성을 개선하고 있다.

[특허 문헌 1] 일본 특개 2000－228543호 공보

그러나, LED 구동 회로는 출력 파형이 방형(方形)파로부터 일그러져서 수신 소자측에서 지터(jitter)가 생기는 일이 있고, 그 특성은 불충분하다.

본 발명은 상술한 과제에 감안하여 이루어진 것으로, 특성을 개선시킬 수 있는 LED 구동 회로를 제공하는 것을 목적으로 한다.

상술한 과제를 해결하기 위하여, 제1의 발명에 관한 LED 구동 회로는 LED 구동 회로에 있어서, LED에 접속된 제1 전류원과, LED에 접속된 제2 전류원과, LED에 접속된 제3 전류원과, 제1, 제2 및 제3 전류원과 LED와의 사이를 각각 흐르는 메인 전류, 제1 피킹 전류 및 제2 피킹 전류를 각각 제어하는 제1, 제2 및 제3 트랜지스터와, 제1 및 제2 피킹 전류의 파형이 메인 전류의 파형의 내측에 위치하도록, 제1, 제2 및 제3 트랜지스터의 제어 단자에 각각 주어지는 제1, 제2 및 제3 구동 신호를 발생하는 타이밍 발생 회로를 구비하는 것을 특징으로 한다.

또, 내측은 실질적인 내측을 의미하고, 제1 및 제2 피킹 전류의 파형의 시간 방향의 중심을 주는 시각이 메인 전류의 상승 타이밍보다 지연되어 있고, 하강 타이밍보다 진행되어 있으면 된다.

피킹 전류가 하나인 경우에, 메인 전류에 피킹 전류를 더하면, 캐비티(cavity)가 생기는 경향이 있으나, 2 이상의 피킹 전류를 메인 전류에 대응시켜서 더하면, 캐비티를 현저하게 감소시킬 수 있고, 이것에 의해 안정된 광통신을 실시할 수 있다.

제2의 발명에 관한 LED 구동 회로에서, 타이밍 발생 회로는 제1 및 제2 피킹 전류의 파형은 시계열(時系列)로 연속하도록, 제2 및 제3 구동 신호를 발생하는 것을 특징으로 한다. 상술한 효과는 제1 및 제2 피킹 전류의 파형이 시계열로 연속하고 있으면 보다 현저하게 얻을 수 있다.

제3의 발명에 관한 LED 구동 회로에서, 타이밍 발생 회로는 단일의 차동신호의 입력에 동기하여 상기 제1, 제2 및 제3 구동 신호를 발생하는 것을 특징으로 한다. 이러한 구동 신호를 단일의 차동 신호에 동기하여 발생시키면, 노이즈 내성이 향상하는 동시에 각 구동 신호간의 시간차의 목표치로부터의 편차를 억제할 수 있다.

제4의 발명에 관한 LED 구동 회로에서, 타이밍 발생 회로는 제1 피킹 전류의 파고치(波高値)가 제2 피킹 전류의 파고치보다 높아지도록 제2 및 제3 구동 신호를 발생하는 것을 특징으로 한다. 이 경우, 광출력의 저하와 일그러짐을 파형에 맞춰서 보정할 수 있다.

본 발명의 LED 구동 회로에 의하면, 특성을 개선할 수 있다.

도 1은 실시 형태에 관한 LED 구동 회로의 회로도.

도 2는 LVDS 드라이버의 회로도.

도 3은 타이밍 발생 회로의 회로도.

도 4는 각종 구동 신호의 타이밍 차트.

도 5는 각종 전압의 타이밍 차트.

도 6은 전류 발생 회로의 회로도.

도 7은 구동 전류의 타이밍 차트.

도 8은 광 강도의 파형을 나타내는 그래프.

도 9는 LED의 V－I 특성을 나타내는 그래프.

도 10은 온도 보상 전류 발생 회로의 회로도.

도 11은 온도(℃)와 섬유 결합 출력(dBm)과의 관계를 나타내는 그래프.

도 12는 시간(㎲)과 신호 인가시의 구동 전류(mA)와의 관계를 나타내는 그래프.

도 13은 온도(℃)와 DC 레벨의 구동 전류(mA)와의 관계를 나타내는 그래프.

도 14는 아이 패턴(eye pattern)을 나타내는 파형도.

도 15는 온도 보상 전류 발생 회로의 부분 회로도.

도 16은 캐패시터의 방전에 수반하는 전압의 시간적 변화를 나타내는 그래프.

<부호의 설명>

10g 언더슈트(undershoot) 전류 발생 회로

10i₅ 앰프

10m 슬립(sleep) 회로

10b 타이밍 발생 회로

10j 톤(tone) 검출 회로

10k 바이어스 회로

10h 바이어스 전류 발생 회로

10e 제1 피킹 전류 발생 회로

10f 제2 피킹 전류 발생 회로

10d 메인 전류 발생 회로

10a 수신용 비교기

10b3 후단(後段) 증폭기

10b4 후단 증폭기

10b5 후단 증폭기

10b6 후단 증폭기

10 LED 구동 회로

10i₂ 비교기

10i₁ 온도 검출 회로

10i 온도 보상 전류 발생 회로

10i₄₁ 완만(緩慢) 제어부

10i₄₂ 완만 제어부

10b7 조정 회로

10b9 조정 회로

10b11 조정 회로

10i₄ 전류 증가 회로

10i₆ 전류 증가 회로

A 앰프

C1 캐패시터

C2 캐패시터

D1, D2 다이오드

I_T1 온도 보상 전류

I_T2 온도 보상 전류

이하, 실시 형태에 관한 LED 구동 회로에 대하여 설명한다. 동일한 요소에는 동일한 부호를 사용하고 중복하는 설명은 생략한다.

도 1은 실시 형태에 관한 LED 구동 회로의 회로도이다.

이 LED 구동 회로(10)는 차동 신호(Q, Q바)가 LVDS(Low Voltage Differential Signaling) 드라이버로부터 입력되는 LVDS 수신용 비교기(10a)를 가지고 있다. 비교기(10a)의 전단(前段)에는 적당한 LVDS 리시버(도시하지 않음)를 설치하는 것으로 해도 되고, 주어진 LVDS 입력 신호는 LVDS 리시버에서 파형 정형(波形整形)이 행해진다. LVDS 리시버의 전단에는 ESD(Electro Static Discharge : 정전기 방전) 보호 소자를 설치하는 것이 바람직하다. LVDS 수신용 비교기(10a)는 후단(後段)의 타이밍 발생 회로(10b)의 입력 단자에 접속된 출력 단자와 차동 신호가 입력되는 2개의 입력 단자를 구비하고 있다.

LVDS 리시버로 파형 정형된 신호는 비교기(10a)에서 LED(11)를 발광 및 비발광시키기 위한 온, 오프 신호(펄스 신호)를 생성한다. 이 펄스 신호는 전류 구동 회로 및 피킹 전류 구동 회로에서, LED 발광시의 메인 전류 및 LED를 고속 동작시키기 위한 상승(rising) 피킹(peaking) 전류(오버슈트(overshoot))와, 하강(falling) 언더슈트(undershoot) 전류의 타이밍을 결정하고 있다.

LVDS에서는 수백 ~ 수천 Mbps 의 속도로 단일 채널에서의 차동 신호 데이터 전송이 가능하고, 전류 모드의 구동 회로로 소진폭 신호를 출력하기 때문에, 링잉(ringing)이나 스위칭ㆍ스파이크(spike)가 발생하기 어렵고, 넓은 주파수 대역에 걸쳐서 저소비 전력으로 저노이즈의 신호 전송을 실시할 수 있다. LVDS 수신용 비교기(10a)에 차동 신호가 입력되고, LVDS 수신용 비교기(10a)의 출력 단자로부터 출력되는 신호에 의해서, 타이밍 발생 회로(10b)에서 LED 구동용의 타이밍이 생성된다. LVDS는 최종적인 LED의 발광 출력에 영향을 주는 방식을 채용하는 것으로, 발광 출력의 링잉이나 스위칭ㆍ스파이크를 억제할 수 있다.

이 LED 구동 회로(10)는 LED(11)에 접속된 메인 전류 발생 회로(제1 전류원)(10d)와, 메인 전류 발생 회로(10d)와 LED(11)와의 사이를 흐르는 구동 전류(주로 정상순서 전류)를 제어하는 트랜지스터(10c)(동일 도면에서는 복수의 트랜지스터를 1개의 블록으로 나타냄 : MOS 트랜지스터 외에, 바이폴라 트랜지스터를 이용할 수 있음)를 구비하고 있다.

타이밍 발생 회로(10b)가 발생하는 구동 신호 T1은 트랜지스터(10c)의 제어 단자에 주어진다. 타이밍 발생 회로(10b)로부터 트랜지스터(10c)의 제어 단자에 구동 신호 T1를 주면, 메인 전류 발생 회로(10d)와 LED(11)와의 사이의 구동 전류를 제어할 수 있다. 구동 전류는 전원 전위 Vcc로부터 LED(11), 트랜지스터(10c), 메인 전류 발생 회로(10d)를 흘러서 그라운드 전위에 이르고, 이 구동 전류에 의해서 LED(11)는 발광한다.

LED(11)에는 일정 레벨의 바이어스 전류도 흐르고 있다. 바이어스 전류는 전원 전위 Vcc로부터, LED(11), 바이어스 전류 발생 회로(10h)를 통하여 그라운드 전위에 이른다. 바이어스 전류는 LED(11)를 고속 동작시키기 위해, LED(11)의 비발광시에도 제공된다.

구동 전류에는 몇개의 보정용 전류가 중첩되어 있다.

즉, LED 구동 회로(10)는 LED(11)에 접속된 제1 피킹 전류 발생 회로(10e)(제2 전류원)를 구비하고 있고, 타이밍 발생 회로(10b)는 제1 피킹 전류 발생 회로(10e)로부터 제1 피킹 전류가 LED(11)에 공급되도록, 트랜지스터(10c)에 구동 신호 T2를 주고, 제1 피킹 전류 발생 회로(10e)를 구동한다. 이 경우, LED(11)에의 메인 전류 발생 회로로부터의 구동 전류에, 타이밍 발생 회로(10b)에 의해서 제어되는 제1 피킹 전류 발생 회로(10e)로부터의 제1 피킹 전류가 중첩되므로, 구동 전류의 상승이 가파르게 되고, 구동 전류에 수반하는 LED 발광 출력의 라운딩(rounding)을 위한 보정을 할 수 있다.

또한, LED 구동 회로(10)는 LED(11)에 접속된 제2 피킹 전류 발생 회로(10f)(제3 전류원)를 구비하고 있고, 타이밍 발생 회로(10b)는 제2 피킹 전류 발생 회로(10f)로부터 제2 피킹 전류가 LED(11)에 공급되도록, 트랜지스터(10c)에 구동 신호 T3를 주고, 제2 피킹 전류 발생 회로(10f)를 구동한다. 이 경우, LED(11)에의 메인 전류 발생 회로(10d)로부터의 구동 전류에, 타이밍 발생 회로(10b)에 의해서 제어되는 제2 피킹 전류 발생 회로(10f)로부터의 제2 피킹 전류도 중첩되므로, 제1 피킹 전류로 가파르게 상승한 구동 전류가 메인 전류의 정상 레벨로 하강하지만, 의도적으로 파형 보정을 적용시키게 한 전류 파형에 대해서 제1 피킹 전류에서만은 보정이 부족하고, 구동 전류에 수반하는 LED 발광 출력의 디프레션(depression)을 다시 보정할 수 있다.

제1 피킹 전류를 얻기 위한 구동 신호 T2는 구동 신호 T1의 상승 타이밍에 동기하여 상승하고, 구동 신호 T1보다 짧은 펄스폭을 가진다. 제2 피킹 전류를 얻기 위한 구동 신호 T3는 구동 신호 T1의 상승 타이밍에서부터 지연하여 상승하고, 구동 신호 T1보다 짧은 펄스폭을 가진다. 또한, 구동 신호 T2의 펄스와 구동 신호 T3의 펄스는 시간적으로 겹쳐지지 않게 설정되는 것이 바람직하다. 즉, 구동 신호 T2의 하강 타이밍 이후에, 구동 신호 T3의 상승 타이밍이 설정되는 것이 바람직하다.

또한, LED 구동 회로(10)는 LED(11)에 접속된 언더슈트 전류 발생 회로(10g)(제4 전류원)를 구비하고 있고, 타이밍 발생 회로(10b)는 언더슈트 전류 발생 회로(10g)로부터 언더슈트 전류가 LED(11)에 공급되도록, 트랜지스터(10c)에 구동 신호 T4를 주고, 언더슈트 전류 발생 회로(10g)를 구동한다. 이 경우, LED(11)에의 메인 전류 발생 회로(10d)로부터의 구동 전류에, 타이밍 발생 회로(10b)에 의해서 제어되는 언더슈트 전류 발생 회로(10g)로부터의 언더슈트 전류도 중첩되므로, 구동 전류의 하강이 가파르게 되고, 구동 전류에 수반하는 LED 발광 출력의 라운딩을 위한 보정을 다시 할 수 있다.

언더슈트 전류를 얻기 위한 구동 신호 T4는 구동 신호 T1의 하강 타이밍에 거의 동기하고, 서로의 구동 신호 T1, T4에 의한 구동 전류가 역방향이 되도록 상승하고, 구동 신호 T1의 하강 타이밍보다 후의 타이밍에 있어서, 서로의 구동 신호 T1, T4에 의한 구동 전류가 역방향이 되도록 하강한다.

또, 타이밍 발생 회로(10b)는 단일의 차동 신호의 입력에 동기하여 제1, 제2및 제3 구동 신호 T1, T2, T3를 발생하고 있다. 이러한 구동 신호를 단일의 차동신 호에 동기하여 발생시키면, 노이즈 내성이 향상하는 동시에, 각 구동 신호간의 시간차의 목표치로부터의 편차를 억제할 수 있다.

각 전류 발생 회로는 커런트 미러 회로를 구성하고 있으나, 그 한 쪽의 라인에는 온도 보상 전류 발생 회로(10i)로부터 온도 보상 전류가 공급된다.

즉, 온도 보상 전류 발생 회로(10i)는 메인 전류 발생 회로(10d)에 온도 보상 전류 I_T1를 주고 있다. 이것에 의해 구동 전류에 근거하는 발광 출력의 온도 변동이 보상된다. 즉, 온도 상승에 수반하여 구동 전류 및 발광 출력이 저하하는 것을, 온도 보상 전류 I_T1의 구동 전류에의 중첩에 의해서 보상한다.

온도 보상 전류 발생 회로(10i)는 제1 피킹 전류 발생 회로(10e)에 온도 보상 전류 I_T2를 주고, 제2 피킹 전류 발생 회로(10f)에 온도 보상 전류 I_T3를 주고, 바이어스 전류 발생 회로(10h)에 메인 전류 발생 회로(10d)와 공통으로 온도 보상 전류 I_T1를 주고 있다. 이것에 의해, 제1 및 제2 피킹 전류, 바이어스 전류에 근거하는 발광 출력의 온도 변동 부분도 보상된다. 즉, 온도 상승에 수반하여 이러한 전류가 변동하는 것을, 각 온도 보상 전류의 제1 피킹 전류, 제2 피킹 전류 및 바이어스 전류에의 중첩에 의해서 보상한다.

온도 보상 전류 발생 회로(10i)는 LED의 광파워의 제어를 실시하고 있다. 온도 보상 전류 발생 회로(10i)는 BGR(밴드갭 레퍼런스) 회로에서 얻어지는 열전압을 이용한 온도 검출을 실시한다. 그것은 사양으로 규정하는 온도 범위의 전(全) 온도에 대해서, 몇 분할로 할지 온도 범위를 설정하고, 소자의 온도 상태를 판정한다. 본 예에서는 2 분할을 예로 설명하지만, 이것은 3 이상의 분할로 해도 된다.

톤 검출 회로(10j)에서는 LVDS 신호(Q, Q바)가 무입력시(양쪽 모두 0 입력)를 검출하면, 각 회로에 바이어스 전압을 공급하는 바이어스 회로(10k)를 정지시키고, 저소비 전력 모드를 실현한다. 슬립(sleep) 회로(10m)는 CMOS 레벨의 전기적 신호 입력을 수신하고, 톤 검출 회로(10j), 온도 보상 전류 발생 회로(10i), 바이어스 회로(10k)의 동작을 정지시키고, 거의 소비 전류가 영인 상태를 실현한다. 또한, 본 구동 회로(10)는 LVDS 입력 신호의 DC 레벨을 결정할 수 있는 DC 레벨 결정 회로도 내장해도 된다.

도 2는 일례로서의 LVDS 드라이버의 회로도이다.

가정의 디지털ㆍ비디오 덱크에 접속되는 LAN(Local Area Network), 전화 회선, 및 위성 회선을 통하여 카메라로부터 PC나 프린터에 비디오 영상이나 3－D 그래픽스나 화상 데이터를 전송하는 기술에 LVDS가 있다. LVDS는 1개의 평형(平衡) 케이블이나, PCB(프린트 회로 기판)로 형성한 2개의 배선 패턴을 통과하여, 초소 진폭의 차동 신호로 데이터 통신을 실시하는 방식의 하나이며, 이 차동 데이터 전송 방식은 동상(同相) 노이즈의 영향을 받기 어렵다고 하는 특성을 가진다. LVDS에서는 수백 ~ 수천 Mbps의 속도로 단일 채널로의 데이터 전송이 가능하고, 전류 모드의 구동 회로로 소진폭 신호를 출력하기 때문에, 링잉이나 스위칭ㆍ스파이크가 발생하기 어렵고, 넓은 주파수 대역에 걸쳐서 저소비 전력으로 저노이즈의 신호 전송을 실시할 수 있다.

동일 도면에서는 대표적인 LVDS 드라이버를 도시하고 있고, 전류원으로부터 분기한 2개의 라인의 우상 및 좌하에 위치하는 트랜지스터를 온으로 하면, 화살표의 방향에 따라서 전류가 흐르고, LVDS 리시버의 입력측 부하에 전류가 흐른다. 또, 좌상 및 우하에 위치하는 트랜지스터를 온으로 하면, 입력측 부하에는 역방향으로 전류가 흐른다. 이러한 트랜지스터의 스위칭에 의해, 0 및 1의 논리 반전을 실시할 수 있다.

도 3은 타이밍 발생 회로(10b)의 회로도이다.

LVDS 입력 신호가 본 구동 IC의 전단에 있는 PHY(물리층) 칩으로부터 주어진다. 이 LVDS 입력 신호는 차동 형식이며 본 규격에서는 DC 1.8V 중심의 진폭이 Vpp(피크 ~ 피크)로 ±200mV ~ ±800mV 이다. LVDS 차동 입력 신호를 비교기(10a)에 의해서 단일 신호로 변환하고, 구동 신호의 기준이 되는 펄스를 생성한다.

비교기(10a)의 후단에는 3개의 NOT 회로가 연속하여 전단 증폭기(10b1)를 구성하여, 그 출력은 전원 전위 Vcc와 함께 NAND 회로(10b2)에 입력되고, NAND 회로(10b2)의 후단에는 연속한 5단의 NOT 회로로 이루어지는 후단 증폭기(10b3)가 설치되어 있다.

전단 증폭기(10b1)의 출력은 조정 회로(10b7)에 입력되고, 조정 회로(10b7)의 출력과 전단 증폭기(10b1)의 출력은 NAND 회로(10b8)에 입력되고, NAND 회로(10b8)의 출력은 후단 증폭기(10b4)에 입력된다.

조정 회로(10b7)의 최종 출력 반전 이전의 신호는 조정 회로(10b9)에 입력되고, 조정 회로(10b9)의 초기 반전 이후의 출력은 조정 회로(10b9)의 출력과 함께 NAND 회로(10b10)에 입력되고, NAND 회로(10b10)의 출력은 후단 증폭기(10b5)에 입 력된다.

전단 증폭기(10b1)의 출력은 반전되어서 조정 회로(10b11)에 입력되고, 조정 회로(10b11)의 출력과 함께 NOR 회로(10b12)에 입력되고, NOR 회로(10b12)의 출력은 후단 증폭기(10b6)에 입력된다.

상술한 5단의 NOT 회로(10b3, 10b4, 10b5, 10b6)는 이상(理想) 파형을 얻기 위한 신호 증폭을 실시하고 있고, 그 출력은 구동 신호 T1, T2, T3, T4를 각각 구성한다. 또한, 언더슈트 전류의 구동 신호 T4는 p－MOS 트랜지스터의 제어 단자(게이트)에 입력되고, 구동 신호 T4가 「L 레벨」의 경우에, 언더슈트 전류는 공급된다. 본 예에서는 구동 신호 T4가 게이트에 입력되는 트랜지스터는 p－MOS 트랜지스터로 해, 구동 신호 T1, T2, T3가 게이트에 입력되는 트랜지스터는 n－MOS 트랜지스터로 한다.

도 4는 각종 구동 신호의 타이밍 차트이다.

구동 신호(타이밍 펄스) T1, T2, T3, T4가 시계열로 발생하는 모습이 나타나 있다. 구동 신호 T2의 펄스와, 구동 신호 T3의 펄스는 시계열로 연속적으로 발생하고 있고, 또 겹치지 않게 구성되어 있다. 이것들이 겹치지 않게 구성하고 있다고 하는 점은 통신의 안정성을 확보한다고 하는 관점에서는 특히 엄밀성이 요구되는 것이 아니고, 다소의 중복이 있어도 된다. 또한, 언더슈트 전류를 주는 구동 신호 T4의 역방향 하강 타이밍은 구동 신호 T1의 하강 타이밍의 근방에 위치하고 있다. 구동 신호의 크기는 구동 전류의 크기에 비례한다.

도 5는 타이밍 발생 회로에 있어서의 각종 전압의 타이밍 차트이다.

상술한 조정 회로의 기능에 대해 설명한다. 기준이 되는 전압 파형 Vp1이 전단 증폭기(10b1)로부터 출력된다. 조정 회로에서는 인버터, NOT 게이트 지연과 용량을 이용하여 전압 파형 Vp1로부터 지연된 전압 파형 Vp2를 생성한다. 전압 파형 Vp3은 전압 파형 Vp2를 반전시킨 파형이다. 전압 파형 Vp4를 얻는데는 전압 파형 Vp1과 전압 파형 Vp3의 파형의 NAND를 취하여 추가로 반전시키면 좋다.

이와 같이, 전압 파형 Vp1의 기본 펄스로부터 원-숏(one-shot) 펄스의 전압 파형 Vp4를 형성하기 위해서는 기본 펄스를 지연시켜서 반전시키고, 원래의 기본 펄스와의 NAND(나 NOR) 등의 논리 회로에 의해 생성한다. 이것을 기본 방식으로 한다.

이 원하는 펄스를 실현시키는 조합은 몇가지 있다. 펄스를 지연시키는 방법으로서는 게이트 지연과 용량의 조합 이외에, 게이트의 단수나 용량을 조정하는 방법을 들 수 있고, 카운터를 이용할 수도 있다.

본 예에서는 상술한 기본 방식으로부터, 구동 신호 T2, T3, T4를 생성하고 있다. 구동 신호 T2의 생성에 필요한 소정의 지연량 Δt1은 게이트 지연을 이용하여 작성된다. 게이트 지연은 NOT 회로 등의 반전 출력을 내는 논리 회로로 실현된다. 반전 동작은 입력 반전뿐만 아니라 파형 지연에 이용할 수 있다고 하는 것이다. 게이트 지연과 용량의 적당한 조합에 의해, 경우에 따라서는 용량을 사용하는 일 없이, 원하는 지연량 Δt1를 내고, 구동 신호 T2의 지연 파형 Vp2를 생성할 수 있다.

구동 신호 T1로부터, 조정 회로(10b7)에 있어서의 NOT 회로 및 캐패시터를 개입시키는 것으로, Δt1의 지연 파형을 형성하고, 원래의 파형과의 NAND를 취하는 것으로, 구동 신호 T2를 생성할 수 있다. 도 3에 있어서는 부호 1, 2, 3으로 둘러싸인 부분에서, Δt1, Δt2, Δt3의 지연을 실시할 수 있다. 즉, 구동 신호 T3의 타이밍 펄스는 Δt1의 지연량이 주어진 펄스와 Δt1의 지연량이 주어진 펄스에 Δt2의 지연량을 추가로 준 펄스를 NAND 회로(10b10)에서 디지털 처리하는 것으로 얻고 있다. 구동 신호 T4의 타이밍 펄스는 지연량이 전혀 주어지지 않은 기준 펄스와, 지연량이 전혀 주어지지 않은 기준 펄스에 Δt3의 지연량을 준 펄스를 NOR에서 디지털 처리하여 얻고 있다.

도 6은 전류 발생 회로의 회로도이다.

LED(11)의 캐소드에 접속되어 있는 스위칭용의 트랜지스터 TR1, TR2, TR3, TR4의 제어 단자(게이트)에는 구동 신호 T1, T2, T3, T4가 입력된다. 구동 신호는 Vcc로부터 그라운드 전위까지 흔들리는 대진폭의 디지털 신호인 것을 이상(理想)으로 한다.

LED(11)의 캐소드측과 그라운드 전위 사이에는 메인 전류 발생 회로(10d), 제1 피킹 전류 발생 회로(10e), 제2 피킹 전류 발생 회로(10f), 바이어스 전류 발생 회로(10h)가 설치되어 있다.

메인 전류 발생 회로(10d)는 한 쌍의 트랜지스터(10d1, 10d2)로 이루어지는 커런트 미러 회로를 구비하고, 그 출력측(미러측) 라인상에 스위칭용의 트랜지스터(본 예에서는 MOS형) TR1(10c)를 구비하고 있다. 이 커런트 미러 회로의 입력측(레퍼런스측) 라인상에는 전류원 Iref1로부터 전류가 공급되는 동시에, 온도 보상 전 류 I_T1가 공급된다.

커런트 미러 회로에서는 입력측 라인과 출력측 라인에 비례 관계가 있는 전류가 흐른다. 즉, 기준 전류에 온도 보상 전류 I_T1가 가산된 전류가 트랜지스터(10d2)에 흐르고, 트랜지스터 TR1의 구동 신호 T1에 의한 구동에 의해서 온도 보상된 구동 전류가 LED(11)에 흐르게 된다.

제1 피킹 전류 발생 회로(10e)는 한 쌍의 트랜지스터(10e1, 10e2)로 이루어지는 커런트 미러 회로를 구비하고, 그 출력측 라인상에 스위칭용의 트랜지스터(본 예에서는 MOS형) TR2(10c)를 구비하고 있다. 이 커런트 미러 회로의 입력측 라인상에는 전류원 Iref2로부터 전류가 공급되는 동시에, 온도 보상 전류 I_T2가 공급된다.

즉, 기준 전류에 온도 보상 전류 I_T2가 가산된 전류가 트랜지스터(10e2)에 흐르고, 트랜지스터 TR2의 구동 신호 T2에 의한 구동에 의해서 온도 보상된 제1 피킹 전류가 LED(11)에 흐르게 된다.

제2 피킹 전류 발생 회로(10f)는 한 쌍의 트랜지스터(10f1, 10f2)로 이루어지는 커런트 미러 회로를 구비하고, 그 출력측 라인상에 스위칭용의 트랜지스터(본 예에서는 MOS형) TR3(10c)를 구비하고 있다. 이 커런트 미러 회로의 입력측 라인상에는 전류원 Iref3으로부터 전류가 공급되는 동시에, 온도 보상 전류 I_T3가 공급된다.

즉, 기준 전류에 온도 보상 전류 I_T3가 가산된 전류가 트랜지스터(10f2)에 흐르고, 트랜지스터 TR3의 구동 신호 T3에 의한 구동에 의해서, 온도 보상된 제2 피킹 전류가 LED(11)에 흐르게 된다.

바이어스 전류 발생 회로(10h)는 트랜지스터 TRB(10c)를 구비하고 있고, 메인의 트랜지스터(10d2)와 게이트를 공통으로 하여, 트랜지스터(10d1)와 함께 커런트 미러를 구성한다. 바이어스 전류 발생 회로(10h)는 LED(11)의 응답성을 높이기 위해, 바이어스 전류 Ibias를 공급한다. 바이어스 전류 발생 회로(10h)는 커런트 미러 회로를 구성하여 있으므로, 온도 보상 전류 I_T1가 공급되고, 온도 보상된 바이어스 전류가 트랜지스터 TRB를 흐른다.

또한, 언더슈트 전류 발생 회로(10g)는 전원 전위 Vcc와 LED(11)의 캐소드를 접속하는 트랜지스터 TR4 및 저항 R로 이루어지고, 이 트랜지스터 TR4의 제어 단자에 구동 신호 T4가 주어진다. 트랜지스터 TR4의 구동에 의해서, LED(11)에 언더슈트 전류가 공급된다.

본 예에서는 메인 전류, 피킹 전류에 관해서는 커런트 미러 회로의 입력측의 트랜지스터를 흐르는 전류를 공급하는 전류원 Iref1, Iref2, Iref3을 설정하고, 이것을 출력측(미러측)에서 전류 증폭하여, 미러 증폭된 전류를 트랜지스터 TR1, TR2, TR3에서 온, 오프 시키고 있다. 또한, 언더슈트 전류 발생 회로(10g)에 있어서도, 피킹 전류 발생 회로와 동일한 제어를 실시해도 된다.

전류원 Iref1, Iref2, Iref3측의 라인상에는 온도 보상 전류 I_T1, I_T2, I_T3가 유입되고, 커런트 미러 회로의 입력측 라인상에는 BGR 전압과 온도 특성이 조정된 저항을 이용하여 온도와 전원 전압의 변동에 의한 영향을 받기 어려운 정전류 공급이 행해지고 있다.

이와 같이, 제1, 제2 및 제3 트랜지스터 TR1, TR2, TR3은 메인 전류 발생 회로(10d), 제1 피킹 전류 발생 회로(10e) 및 제2 피킹 전류 발생 회로(10f)와 LED(11)와의 사이를 각각 흐르는 메인 전류, 제1 피킹 전류 및 제2 피킹 전류를 각각 제어한다. 타이밍 발생 회로(10b)는 제1 및 제2 피킹 전류의 파형이 메인 전류의 파형의 내측에 위치하도록, 제1, 제2 및 제3 트랜지스터 TR1, TR2, TR3의 제어 단자에 각각 주어지는 제1, 제2 및 제3 구동 신호 T1, T2, T3을 발생하고 있다(도 4, 도 7 참조). 또한, 내측은 실질적인 내측을 의미하고, 제1 및 제2 피킹 전류의 파형의 시간 방향의 중심을 주는 시각이 메인 전류의 상승 타이밍보다 지연되어 있고, 하강 타이밍보다 진행되어 있으면 좋다. 피킹 전류가 하나인 경우에, 메인 전류에 피킹 전류를 더하면, 파형에 캐비티가 생기는 경향이 있으나, 2 이상의 피킹 전류를 메인 전류에 대응시켜서 더하면, 캐비티를 현저하게 감소시킬 수 있고, 이것에 의해 안정된 광통신을 실시할 수 있다.

도 7은 구동 전류의 타이밍 차트이다.

LED(11)에 공급되는 토탈 LED 전류는 (a)와 같이 나타난다. 또, 구동 신호 T1에 대응하여 LED(11)에 공급되는 메인 전류는 (b)와 동일하게 방형파이며, 그 만큼을 구동 전류로 하면, 발광 출력 파형은 특이한 것으로 된다. 구동 신호 T2에 대응하여 LED(11)에 공급되는 제1 피킹 전류(c)는 메인 전류의 상승 시각 부근에 존재하는 원-숏 펄스가 된다.

구동 신호 T3에 대응하여 LED에 공급되는 제2 피킹 전류(d)는 제1 피킹 전류보다 지연하고 있고, 동일 도면중에서 펄스폭은 넓다. 구동 신호 T4에 대응하여 LED(11)에 공급되는 언더슈트 전류(e)는 전류의 방향이 다른 것과는 반대이지만, 제2 피킹 전류보다 더욱 지연하여, 메인 전류의 하강 부근에서 하강한다. 또한, 구동 전류의 크기는 구동 신호의 크기에 비례한다. 또, 제1 피킹 전류의 파고치는 제2 피킹 전류의 파고치보다 높고, 광 출력의 저하를 파형에 맞춰서 보정할 수 있다.

LED(11)의 발광의 유무에 구애받지 않고 LED(11)에 공급되는 바이어스 전류(f)는 LED의 소광비에 근거하여 결정되지만, 이 값은 적절히 설계 조정할 수 있다.

이와 같이, 타이밍 발생 회로(10b)는 제1 및 제2 피킹 전류의 파형이 시계열로 연속하도록, 제2및 제3 구동 신호 T2, T3를 발생하고 있다. 상술한 효과는 제1 및 제2 피킹 전류의 파형이 시계열로 연속하고 있으면 보다 현저하게 얻을 수 있다.

타이밍 발생 회로(10b)는 제1 피킹 전류의 파고치(c)가 제2 피킹 전류의 파고치(d)보다 높아지도록 제2 및 제3 구동 신호를 발생하고 있고, 광출력의 저하와 일그러짐을 파형에 맞춰서 보정할 수 있다.

도 8은 LED로부터 출력되는 광 강도의 파형을 나타내는 그래프이다.

(a)는 메인 전류만을 주었을 경우에 얻어지는 광파형, (b)는 메인 전류 및 제1 피킹 전류를 주었을 때에 얻어지는 광파형, (c)는 토탈 LED 전류를 LED에 주었을 때에 얻어지는 광파형을 나타낸다.

LED의 특성에는 격차가 있다. 특히, LED의 응답성을 빨리 하기 위해 피킹을 공급하여 사용하면, (b)에 나타나 있는 광파형의 디프레션이 생긴다.

또한, 제2 피킹 전류를 LED(11)에 주지 않고, 제1 피킹 전류만을 LED에 주었을 경우, 메인 전류와 제1 피킹 전류를 중첩시킨 구동 전류에서는 그 디프레션을 억제하지 못하고, 또 광 출력의 조정이 용이하게 되지 않는다. 따라서, (c)와 같이 제2 피킹 전류를, 제1 피킹 전류에 다시 중첩시키는 것으로, 디프레션을 억제할 수 있다고 하는 효과를 낸다.

도 9는 LED의 V－I 특성을 나타내는 그래프이다. 횡축은 전압 Vf, 종축은 전류 If이다.

바이어스 전류(Ibias)를 LED(11)에 공급하는 것은 스위칭 동작의 고속성을 확실하게 하기 위함이다. 동일 도면에 나타나 있는 바와 같이, LED(11)의 발광시의 전압 Vf2를 얻기 위하여, 이것을 전압 기준치(예를 들면 0V)에서부터 변화시키는 것이 아니라, LED(11)에 소정의 전압 Vf1을 미리 주고, 전압 Vf1에 구동 신호(2개 값의 광송신 신호)에 대응하는 구동 신호 전류를 LED(11)에 주면, 통신에 필요한 광 출력을 극히 단시간에 얻을 수 있고, 고속의 스위칭을 실현할 수 있다.

도 10은 온도 보상 전류 발생 회로의 회로도이다.

온도 보상 전류 발생 회로(10i)는 온도 검출 회로(10i₁)와, 온도 검출 회로(10i₁)의 출력이 입력되는 제1 비교기(10i₂)와, 제1 비교기(10i₂)의 출력이 바뀌는 때에서부터 온도 보상 전류를 서서히 증가시키는 제1 전류 증가 회로(10i₄)를 구비하고 있다. 온도 보상 전류 발생 회로(10i)의 비교기(10i₂, 10i₃)의 부분은 온도 검 출 회로(10i₁)에서 검출된 온도 정보를 기본으로 미리 설정한 전류치를 각 전류 발생 회로에 공급하는 AD 변환을 실시한다.

온도 검출 회로(10i₁)는 BGR 회로로 이루어지고, 앰프 A의 2개의 입력 단자에 각각 접속된 다이오드 D1, D2를 구비한다. 앰프 A의 한 쪽의 입력 단자는 출력 단자에 저항 R1을 통하여 접속되어 있고, 출력 단자와 한 쪽의 다이오드 D2를 접속하는 R2, R3의 접속 전위는 검출 온도 전압(열 전압) Vt로서 후단의 앰프(10i₅)에 입력된다. 또, 다이오드 D2와 앰프 A의 입력 단자 사이에는 저항 R4가 개재한다.

앰프 A의 출력 단자와 그라운드 전위 사이에는 저항 R5, R6, R7, R8이 개재하고 있고, 저항 R5, R6의 접속 전위가 기준 전위 Va가 되고, 저항 R7과 저항 R8의 접속 전위가 기준 전위 Vb가 된다. 또한, 저항 R6와 저항 R7의 접속 전위는 저항 R9를 통하여 앰프(10i₅)의 다른 쪽의 입력 단자에 입력되고, 상기 입력 단자와 앰프(10i₅)의 출력 단자 사이에는 저항 R10이 개재하고 있다.

온도 검출 회로(10i₁)의 출력(검출 온도 전압 Vt)이 제1 비교기(본 예에서는 히스테리시스 컴퍼레이터)(10i₂)에 입력되면, 설정 온도에 있어서 제1 비교기(10i₂)의 출력은 바뀐다. 검출 온도 전압 Vt는 온도에 비례하고 있다. 제1 비교기(10i₂)에는 앰프(10i₅)에 의해서 k배로 된 검출 온도 전압(=k×Vt)이 입력된다. 제1 비교기(10i₂)에는 검출 온도 전압과 함께, 온도 검출 회로(10i₁)로 만들어진 기준 전위 Va 가 입력된다. 검출 온도 전압 k×Vt 가 기준 전위 Va를 넘으면, 제1 비교기(10i₂)의 출력 전압 Vc는 입력 전압의 스무딩(smoothing)을 실시하는 제1 완만 제어부(10i₄₁)에 입력된다.

제1 전류 증가 회로(10i₄)는 제1 완만 제어부(10i₄₁)와 후단의 제1 공급 회로(10i₄₃)로 이루어지고, 제1 비교기(10i₂)의 출력이 바뀌는 때에서부터, 즉 기준 전위 Va를 넘는 설정 온도가 되면, 온도 보상 전류 I_T1(ΔI1)를 서서히 증가시키고, 발광 출력의 저하를 억제한다. 여기서, 온도 보상 전류 I_T1은 캐패시터의 충전／방전 기능 등을 이용하여 서서히 증가시키는 것으로, 즉 LED(11)의 광이 입사하는 광검출 소자의 응답 가능한 펄스폭보다 장시간에 걸쳐서 온도 보상 전류 I_T1를 증가시키는 것으로, 펄스폭 일그러짐이나 지터를 억제한다. 또, 온도 보상 전류를 서서히 감소시키는 것으로 펄스폭 일그러짐이나 지터를 억제하면서, 온도가 하강하는 것에 의해서, 구동 전류 및 발광 출력이 과대하게 되는 것을 막을 수 있다.

제1 전류 증가 회로(10i₄)는 제1 비교기(10i₂)의 출력이 바뀌는 때에서부터 전압 변화하는 제1 캐패시터 C1과, 제1 캐패시터 C1의 전압 Ve가 제어 단자에 입력되어서 온도 보상 전류 I_T1의 적어도 일부분을 주는 제1 전류 제어용 트랜지스터 TR_I1를 구비하고 있다.

제1 비교기(10i₂)의 출력 Vc를 트랜지스터 TR_Ve의 제어 단자에 주는 것으로, 전류원 xI로부터 제1 캐패시터 C1에 전하를 축적하고, 또는 제1 캐패시터 C1에 축적된 전하를 전류원 I를 통하여 방전하는 것으로, 트랜지스터 TR_I1가 동작하도록 전압 Ve를 설정한다. 트랜지스터로서는 p형의 MOS 트랜지스터를 이용할 수 있다.

비교기(10i₂)의 출력 전압 Vc는 간접적으로 캐패시터 C1에 주어져 있으나, 이것은 전압 Ve가 서서히 증가한다면, 직접적으로 주어지는 것으로 해도 된다. 즉, 출력 전압 Vc를 캐패시터 C1에 직접적으로 주고, 후단측에 적당한 회로를 배치하는 것으로, 트랜지스터 TR_I1의 제어 단자에의 입력 전압 Ve를 생성하고, 트랜지스터 TR_I1를 흐르는 전류 ΔI1를 발생시킬 수도 있다.

온도 보상 전류 발생 회로(10i)는 온도 검출 회로(10i₁)의 출력이 입력되는 제2 비교기(본 예에서는 히스테리시스 컴퍼레이터)(10i₃)와, 제2 비교기(10i₃) 출력이 바뀌는 때에서부터 온도 보상 전류 I_T1(ΔI2)를 서서히 증가시키는 제2 전류 증가 회로(10i₆)를 구비하고 있다.

온도 검출 회로(10i₁)의 출력(검출 온도 전압 Vt)이 제2 비교기(10i₃)에 입력되면, 설정 온도에 있어서 제2 비교기(10i₃)의 출력은 바뀐다. 제2 비교기(10i₃)에는 앰프(10i₅)에 의해서 k배로 된 검출 온도 전압(=k×Vt)이 입력된다. 제2 비교기(10i₃)에는 검출 온도 전압과 함께, 온도 검출 회로(10i₁)로 만들어진 기준 전위 Vb가 입력된다. 검출 온도 전압 k×Vt 가 기준 전위 Vb를 넘으면, 제2 비교기(10i₃)의 출력 전압 Vd는 입력 전압의 스무딩을 실시하는 제1 완만 제어부(10i₄₂)에 입력된다.

제2 전류 증가 회로(10i₆)는 제2 비교기(10i₃)의 출력이 바뀌는 때에서부터 전압 변화하는 제2 캐패시터 C2와, 제1 캐패시터 C2의 전압 Vf가 제어 단자에 입력되어서 온도 보상 전류 I_T1의 적어도 일부분을 주는 제2 전류 제어용 트랜지스터 TR_I2를 구비하고 있다.

제2 비교기(10i₃)의 출력 Vd를 트랜지스터 TR_Vf의 제어 단자에 주는 것으로, 전류원 xI로부터 제2 캐패시터 C2에 전하를 축적하고, 또는 제1 캐패시터 C2에 축적된 전하를 전류원 I를 통하여 방전하는 것으로, 트랜지스터 TR_I2가 동작하도록 전압 Vf를 설정한다.

비교기(10i₃)의 출력 전압 Vd는 간접적으로 캐패시터 C2에 주어져 있으나, 이것은 전압 Vf가 서서히 증가한다면, 직접적으로 주어지는 것으로 해도 된다. 즉, 출력 전압 Vd를 캐패시터 C2에 직접적으로 주고, 후단측에 적당한 회로를 배치하는 것으로, 트랜지스터 TR_I2의 제어 단자에의 입력 전압 Vf를 생성하고, 트랜지스터 TR_I2를 흐르는 전류 ΔI2를 발생시킬 수도 있다.

제1 전류 증가 회로(10i₄) 및 제2 전류 증가 회로(10i₆)의 출력 전류 ΔI1, ΔI2는 중첩되어서 온도 보상 전류 I_T1를 구성하여 있다. 또한, 온도 보상 전류 I_T1은 다른 성분을 포함하고 있어도 좋다. 또, 제1 비교기(10i₂) 및 제2 비교기(10i₃)의 기준 전위 Va, Vb는 다른 설정 온도에 대응시켜서 설정되어 있고, 온도 보상 전류 I_T1의 제어 목표치를 2 단계로 할 수 있다. 또한, 비교기의 수를 증가시키면, 온도 보상 전류의 제어 목표치에 더욱 많은 단계를 설정할 수 있다.

또한, 온도 보상 전류 I_T2, I_T3는 각각, 전류 ΔI3 ＋ ΔI4, 전류 ΔI5 ＋ ΔI6 로 이루어진다.

전류 ΔI3는 트랜지스터 TR_I3의 제어 단자에 전압 Ve를 입력하고, 트랜지스터 TR_I3를 온 함으로써 생성할 수 있다.

전류 ΔI4는 트랜지스터 TR_I4의 제어 단자에 전압 Vf를 입력하고, 트랜지스터 TR_I4를 온 함으로써 생성할 수 있다.

전류 ΔI5는 트랜지스터 TR_I5의 제어 단자에 전압 Ve를 입력하고, 트랜지스터 TR_I5를 온 함으로써 생성할 수 있다.

전류 ΔI6는 트랜지스터 TR_I6의 제어 단자에 전압 Vf를 입력하고, 트랜지스터 TR_I6를 온 함으로써 생성할 수 있다.

전압 Ve, Vf의 생성 수법은 상술한 대로이다.

온도 보상 전환에 대응하여 어느 정도의 전류 보상을 실시할지는 ΔI1, ΔI2(ΔI3, ΔI4, ΔI5, ΔI6)의 크기에 의해서 결정된다. 이러한 값은 고정치이지만, 마스크를 재설계하는 것으로, 용이하게 조정이 가능하게 된다. 본 예에서는 LED의 특성에 격차가 있는 것에 감안하여, LED의 특성에 따라 조정이 적절히 할 수 있는 회로 구성을 채용하고 있다.

상술한 구성에 의하면, LED광 출력의 온도 보상을 위한 전환 온도(검출 온도 전압 Vt가 기준 전위 Va, Vb와 동일해지는 온도)와 각 온도 범위(전환 온도로 단락되는 온도 범위)에서의 LED의 구동 전류의 제어를 분별하고 있고, 특성이 다른 LED에 대응하기 위한 마스크 개정에 의한 조정을 용이하게 할 수 있고, 회로 구성의 단순화 및 최소화를 할 수 있기 때문에, 온도 보상 전환에는 디지털화를 채용하고 있다. 또, LED의 구동 전류가 도시하지 않는 판정 회로에 의해서 급격하게 증감 변화할 때의 수신 소자와의 비트 에러(통신 에러)를 없애기 위해서, 완만하게 LED 전류의 증감을 조작하고 있다.

또한, 전류원 xI는 전류원 I의 x 배의 전류를 발생한다. 정전류원 I에 병렬로 접속된 캐패시터 C1, C2는 전류량에 따라 전하의 축적 방전이 행해진다. 예를 들면, 캐패시터 C1의 정전류원은 x=2 배로 한다. 2배의 정전류를 흘리고 있고, 트랜지스터 TR_ｖe가 닫히면(온), 1배는 정전류원 I로, 나머지의 1배는 캐패시터 C1에 축적된다. 그리고, 트랜지스터 TR_ｖe가 열리면(오프), 캐패시터 C1에 축적된 전하는 1배의 정전류 I가 취해지고, 이 전하의 축적, 방전을 반복하는 것으로, 충방전의 시간분만큼 Ve의 전압은 시간 축에 대하여 기울기를 가진 전압 변화를 시킬 수 있다. 캐패시터 C2 및 전압 Vf의 변화도 이것과 동일하다. 또한, 전압의 경사의 주파수는 수신 소자의 최소 응답 주파수 이하, 즉 이에 따른 주파수 성분에서는 수신 소자를 응답할 수 없는 정도로 한다. 전압 Ve, Vf의 전압의 기울기 조정은 캐패시터의 용량이나 정전류원의 조정에 의해서 실시할 수 있다.

또한, 전압 Ve, Vf는 바이어스 전류, 메인 전류, 피킹 전류를 결정하는 스위치 MOS 트랜지스터 TR_I1 ~ TR_I6의 동시 게이트 입력이 되지만, 이 스위치 MOS 트랜지스터 사이즈에 의해도 수신 소자의 응답 주파수 이하의 조정은 영향을 받는다.

도 11은 온도(℃)와 LED의 섬유 결합 출력(dBm)과의 관계를 나타내는 그래프이다.

출력 범위 REGION는 광통신을 에러가 생기지 않도록 실시하기 위해서, 필요한 섬유 결합광 출력의 범위(사양으로 규정하는 규격 범위로부터 요구된 IC 설계에 요구되는 온도 변화에 대한 섬유 결합광 출력 범위)를 나타내고 있다.

데이터 L1은 상술한 온도 보상하지 않는 경우의 섬유 결합광 출력 특성을 나타내고 있다. 점선 화살표는 소정 온도일 때에 LED 전류의 전환을 실시하는 것으로, 섬유 결합광 출력이 상승하는 것을 나타내고 있다. 데이터 L2 ~ L5는 점선 화살표에 나타나고 있는 온도 보상된 후의 광섬유 결합광 출력 온도 특성을 나타내고 있다.

데이터 L1로 나타나 있는 바와 같이, LED는 소정의 온도 특성을 가진다. 광 통신에 이용할 때에 있어서는 통신이 절단되지 않는 것 같은 범위에서 섬유 결합광 출력을 유지할 필요가 있기 때문에, 점선 화살표로 나타나 있는 바와 같이, 섬유 결합광 출력에 온도 보상을 적용시킨다.

LED광 출력의 온도 보상은 온도 검출, AD 변환, 완만 조작을 거쳐서 LED 전류 출력단 회로의 전류원 선택부에 주어져 있다. 상술한 다단계의 비교기 출력의 변환은 온도 상승에 수반하여 발광 출력이 증가하도록, 즉 결합광 출력이 동일 도면에 나타내는 L2 ~ L5가 되도록 행해진다. 허용할 수 있는 출력 범위 REGION이 좁아지는 경우에는 이것에 따라 슬라이스 레벨 Va, Vbㆍㆍㆍ 및 이것들이 입력되는 비교기의 수를 증가하면 좋다. 예를 들면, 차재(車載)용의 광 링크에 이용하는 경우에는 외부 환경의 온도가 -40℃ ~ ＋105℃ 정도의 범위에서 변동하므로, 이것에 대응하도록 슬라이스 레벨의 수, 동일하게 비교기의 수를 구성한다.

도 12는 시간(㎲)과 신호 인가시의 구동 전류(mA)와의 관계를 나타내는 그래프이다. 동일 도면은 온도에 의한 LED 전류 전환시에, 메인 전류 발생 회로로부터 발생하는 전류를 모니터(시뮬레이션) 한 것이다. 그래프 좌단부터 우단에 걸쳐서, LED의 메인 전류(구동 전류)가 완만하게 상승하고 있는 것이 인정된다. 의도적으로 이와 같은 동작을 시키는 것으로, 수신측의 펄스폭 일그러짐이나 지터의 발생을 억누를 수 있고, 통신 에러를 유효하게 방지할 수 있다.

구체적으로, 여기서는 광통신에 이용되는 수신측 최소 응답 펄스폭은 실력(實力)치로 2㎲ 를 상정하고, 완만하게 상승시키고 있는 시간은 10㎲ 정도로 하고 있다. 또한, 피킹 전류 발생 회로 및 바이어스 회로도 메인 전류 발생 회로와 동일 한 온도 제어를 하고 있다. 본 실시예에서는 LED 전류 전환 개시(k×Vt 가 Va 를 넘은 시각)부터 소정의 LED 전류 증감 완료까지의 시간을, 예를 들면 수신 소자의 최소 응답 주파수 100 kHz 로부터 산출하여, 10㎲ 로 설정했다.

도 13은 온도(℃)와 DC 레벨의 구동 전류(mA)와의 관계를 나타내는 그래프이다.

온도 변화에 대해서, LED의 광 출력을 보상하기 위해서, LED 구동 전류가 계단 형상으로 변화하고 있는 상태를 나타내고 있다. 이와 같은 변화의 경우, 온도 보상 전류를 완만하게 변화시키는 본 발명의 전류 증가 회로가 없으면, 상술한 수신측의 펄스폭 일그러짐이나 지터의 발생 등의 특성 열화의 문제가 생기기 때문에 바람직하지 않다.

도 14는 아이 패턴을 나타내는 파형도이다.

수신측에서는 사양으로 결정되어 있는 출력 파형의 아이 패턴을 규격내에 넣기 위해, 또는 수신 소자의 규격의 펄스폭 일그러짐 및 지터를 감소시키기 위해, LED 섬유 결합광 출력의 변화가 수신 소자의 최소 응답 이하가 되도록 한다. 예를 들면, 갑자기 LED 섬유 결합광 출력이 증가하면, 이것이 수신 소자의 응답 범위내이면, 아이 패턴의 종축 방향의 진폭도 여기에 맞추어서 증가한다. 이것은 진폭의 갑작스러운 변화가 있는 경우, 수신측의 펄스폭 일그러짐 및 지터가 되어서 발생하지만, 상술한 구성에서는 따른 현상을 극히 억제할 수 있다. 또한, 파형도의 횡축은 1ns, 종축은 500mV 를 최고로 한다.

도 15는 온도 보상 전류 발생 회로의 부분 회로도이다.

LED 구동 전류의 전환을 실시하는 트랜지스터(MOS 트랜지스터) TR_ｖe에 대해, 캐패시터 C1에 축적된 전하의 방전에 소비하는 시간을 주는 것으로, 완만하게 구동 전류를 증가시키고 있다. 통상, 트랜지스터 TR_ｖe는 닫고 있고, 전류 X1이 도시한 바와 같이 흐르고, 전위 Ve는 「H 레벨」 상태가 되고 있다. 변환 신호로서의 비교기 출력 Vc가 트랜지스터 TR_ｖe의 게이트에 주어지면, 이것은 오프 하고, 캐패시터 C1의 전하가 방전되어서 「L 레벨」이 된다. 이 경우, 후단의 트랜지스터는 L 레벨로 온이 되도록 설정할 수 있다.

도 16은 캐패시터의 방전에 수반하는 전압의 시간적 변화를 나타내는 그래프이다.

캐패시터 C1의 방전을 개시하면, 전위 Ve는 시간의 경과와 함께 서서히 저하한다. 캐패시터 C1의 용량을 조정하는 것으로, 완만한 전압 변화를 더욱 조정하는 것이 가능하다. 또, 트랜지스터 TR_ｖe의 종류에 의해, 저항의 크기를 바꾸어서 전류량을 조정함으로써, 완만한 전압 변화를 시키는 것도 가능하다. 또한, 여기서는 일례로서 트랜지스터 TR_ｖe와 캐패시터 C1에 대해 나타내지만, 이것은 트랜지스터 TR_ｖf와 캐패시터 C2에 대해서도 동일하다. 또한, 전류원 xI의 일례는 복수의 트랜지스터를 도면과 같이 접속하고 있으나, 이것은 여러 가지의 구성을 채용하는 것이 가능하다.

이상, 설명한 바와 같이, 상술한 LED 구동 회로에 있어서는 온도 변화에 비 례하여 생기는 전압치를 이용하여 한 개(또는 복수)의 비교기로 구성되는 A／D 변환기를 통과하여 온도에 따른 디지털 출력을 발생시키고, 이것에 근거하여 LED 구동 전류량을 선택하고 있고, 온도 변화에 근거하여 LED 구동 전류량을 변화시킬 때의 조건을 송수신 페어의 광통신 시스템으로서 생각하여, 수신 소자가 응답하는 펄스폭보다 긴 시간으로 천천히 변화시키는 것으로, 수신측의 펄스폭 일그러짐이나 지터를 감소할 수 있다.

또한, 펄스폭ㆍ지터는 각 규격에 의해서 각각 정하는 곳의 요구를 채울 필요가 있고, 본 예에서는 온도 보상 전류를 천천히 변화시키고 있다. 또, 목표로 하는 대역에 대해서, 대역이 좁은 LED를 고속 동작시키기 위해서, LED에 피킹을 공급하였다. 이 대역이 좁은 LED에 피킹을 공급하면 발광 출력은 고속으로 상승하지만, 그 반면 디프레션도 다소 생긴다. 그 디프레션을 억제하기 위해서, 피킹 전류 발생 회로는 적어도 2개 구비하고, LED의 응답을 빨리하기(보정하기) 위하여, 2 단계로 이루어지는 시분할의 정량 피킹을 실시하고 있다.

피킹 보정 회로를 하나 이용했을 경우에는 펄스 파형에 피킹 후에 디프레션이 생기지만, 2이상의 피킹 보정을 실시하면 디프레션은 현저하게 감소된다. 이것에 의해서, 안정된 광통신의 실현에 필요 불가결한 펄스 파형이 얻어진다. 상술한 구성에 의해, 광통신을 에러 없이 실시할 수 있다.

또한, 상술한 장치는 해저 케이블용 광통신 기기, 자이로스코프, 정보 기록 매체 기입 장치 등에 넓게 이용할 수 있다.

본 발명은 LED 구동 회로에 이용할 수 있다.

Claims

LED 구동 회로에 있어서,

LED에 접속된 제1 전류원과,

상기 LED에 접속된 제2 전류원과,

상기 LED에 접속된 제3 전류원과,

상기 제1, 제2 및 제3 전류원과 LED와의 사이를 각각 흐르는 메인 전류, 제1 피킹(peaking) 전류 및 제2 피킹 전류를 각각 제어하는 제1, 제2 및 제3 트랜지스터와,

상기 제1 및 제2 피킹 전류의 파형이 상기 메인 전류의 파형의 내측에 위치하도록, 상기 제1, 제2 및 제3 트랜지스터의 제어 단자에 각각 주어지는 제1, 제2 및 제3 구동 신호를 발생하는 타이밍 발생 회로를 구비하는 것을 특징으로 하는 LED 구동 회로.
제1항에 있어서,

상기 타이밍 발생 회로는, 상기 제1 및 제2 피킹 전류의 파형이 시계열(時系列)로 연속하도록, 상기 제2 및 제3 구동 신호를 발생하는 것을 특징으로 하는 LED 구동 회로.
제1항에 있어서,

상기 타이밍 발생 회로는 단일의 차동 신호의 입력에 동기하여 상기 제1, 제2 및 제3 구동 신호를 발생하는 것을 특징으로 하는 LED 구동 회로.
제1항에 있어서,

상기 타이밍 발생 회로는 상기 제1 피킹 전류의 파고치(波高値)가 제2 피킹 전류의 파고치보다 높아지도록 상기 제2 및 제3 구동 신호를 발생하는 것을 특징으로 하는 LED 구동 회로.