WO2005096162A1 - アービトレーション方法及び装置 - Google Patents

アービトレーション方法及び装置 Download PDF

Info

Publication number
WO2005096162A1
WO2005096162A1 PCT/JP2005/005017 JP2005005017W WO2005096162A1 WO 2005096162 A1 WO2005096162 A1 WO 2005096162A1 JP 2005005017 W JP2005005017 W JP 2005005017W WO 2005096162 A1 WO2005096162 A1 WO 2005096162A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
arbitration
transfer
buffer
arbiter
Prior art date
Application number
PCT/JP2005/005017
Other languages
English (en)
French (fr)
Inventor
Tomoki Nishikawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2005096162A1 publication Critical patent/WO2005096162A1/ja
Priority to US11/522,404 priority Critical patent/US7328292B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Definitions

  • the present invention relates to an arbitration method and an arbitration device, and more particularly, to a transfer between an external memory and a receiving device including a transport decoder and an AV decoder.
  • a DTV system LSI received data received by an antenna is received by a transport decoder, and each data such as an audio signal (audio data), a video signal (video data), and a character signal (teletext data) is received.
  • the data is hereinafter referred to as AV data) and transferred to external memory for temporary storage.
  • the temporarily stored data is transferred from the external memory to the AV decoder in response to a request from the AV decoder, and the AV decoding process starts.
  • the transfer factors between the system LSI and the external memory include writing to the external memory of the LSI and reading of various data temporarily stored by the writing from the external memory to the LSI.
  • the conventional system includes, for example, an arbitration device that arbitrates a transfer request from each core in an external memory interface, and a similar arbitration device inside each core. These arbitration devices transfer data to and from an external memory by repeating a predetermined operation previously set as hardware (for example, see Non-Patent Document 1).
  • Non-Patent Document 1 Hideaki Yamauchi Z Kenji Sasaki, "Introduction to Fundamental Technology of TECHI Digital Broadcasting", CQ Publishing, January 1, 2002, "Chapter 7 Details of LSI for BS Digital TV", p. .105, Fig. 2
  • the transfer timing at which data necessary for data transfer from the transport decoder to the AV decoder is changed at random following the processing of the data stream of the input stream and the AV decoder.
  • the memory transfer of the system is performed in accordance with the arbitration order that has been set in advance, even if there is data that should be given the highest priority at a certain timing, the transfer of that data is not given priority.
  • the circuit scale and the number of pins must be increased in order to increase the amount of data that can be transferred at a time between the transport decoder and the external memory, or the transfer to the external memory must be performed. It is conceivable to increase the operating frequency for high-speed operation. However, this requires measures such as changing the circuit configuration or switching to a high-speed interface, which raises another problem that costs increase.
  • the present invention has been made in view of the above problems, and provides an arbitration apparatus and method capable of improving the overall transfer efficiency without increasing the operating frequency or the number of pins. That is the task.
  • Means taken by the present invention in order to solve the above-mentioned problem is that an arbitration method for arbitrating a transfer request for a plurality of transfer data, based on information indicating a danger of overflow of the transfer data, The arbitration priority set in advance for multiple transfer data is dynamically changed.
  • the priority of arbitration is dynamically changed. As a result, it is possible to prevent data loss due to overflow without particularly increasing the circuit scale and the number of pins and without particularly increasing the speed of transfer to and from the external memory.
  • the means adopted by the present invention is, as an arbitration device for arbitrating a transfer request for a plurality of transfer data, a plurality of buffers for temporarily storing each of the plurality of transfer data, A monitoring mechanism that monitors the transfer status of the plurality of transfer data to the plurality of buffers, and a plurality of transfer based on the input bit rate of the transfer data to the buffer monitored by the monitoring mechanism and the remaining capacity of the buffer.
  • An arbiter for dynamically changing the priority of arbitration for data is provided.
  • the monitoring mechanism monitors the transfer status of the transfer data to the buffer, and based on the input bit rate of the transfer data to the buffer and the remaining capacity of the buffer.
  • the arbitration priority for multiple transfer data is dynamically changed by the bitter.
  • the arbitration apparatus includes means for generating a log from the input bit rate and the remaining capacity of the buffer, and means for determining the transmission timing of the generated log.
  • the effective bandwidth can be increased without increasing the operating frequency or the amount of data that can be transferred at one time, and the efficiency between the system LSI and the external memory can be improved. Good transfer is possible. Therefore, the quality can be improved while suppressing the manufacturing cost. In addition, it is strong against unstable conditions and can provide high quality.
  • FIG. 1 is a configuration diagram of an arbitration device according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing an example in which arbitration priorities are switched.
  • FIG. 3 is a flowchart of an arbitration method according to Embodiment 1 of the present invention.
  • FIG. 4 is a configuration diagram of an overflow monitoring device according to Embodiment 1 of the present invention.
  • FIG. 5 is a diagram illustrating a delay in data transfer.
  • FIG. 6 is a diagram showing a configuration of an overflow monitoring device according to Embodiment 2 of the present invention.
  • FIG. 7 is a flowchart of an arbitration method according to Embodiment 2 of the present invention.
  • FIG. 8 is a diagram illustrating a buffer failure.
  • FIG. 9 is a diagram illustrating a buffer failure.
  • FIG. 10 is a diagram showing an example in which buffer failure is avoided.
  • ⁇ 11 ⁇ is a configuration diagram of the overflow monitoring device according to Embodiment 3 of the present invention.
  • FIG. 12 is a configuration diagram of an overflow monitoring device according to Embodiment 4 of the present invention.
  • FIG. 13 is a diagram illustrating input signals in a digital television system.
  • FIG. 14 is a configuration diagram of an arbitration device according to Embodiment 5 of the present invention.
  • FIG. 15 is a configuration diagram of a digital television system employing a unified memory architecture.
  • FIG. 16 is a diagram showing an example in which arbitration priorities are switched.
  • FIG. 17 is a diagram showing an example in which data is missing in the MPEG2 system.
  • FIG. 18 is a flowchart of data selection according to Embodiment 6 of the present invention.
  • FIG. 19 is a configuration diagram of an arbitration device according to Embodiment 6 of the present invention.
  • FIG. 20 is a configuration diagram of a control mechanism according to Embodiment 6 of the present invention.
  • FIG. 21 is a data structure diagram of section data.
  • FIG. 22 is a flowchart of data selection according to Embodiment 7 of the present invention.
  • FIG. 23 is a configuration diagram of a control mechanism according to Embodiment 7 of the present invention.
  • FIG. 24 is a diagram showing an example in which section data is missing in a digital television system.
  • FIG. 25 is a configuration diagram of a control mechanism according to Embodiment 8 of the present invention.
  • FIG. 26 is a flowchart of data selection according to Embodiment 9 of the present invention.
  • FIG. 27 is a configuration diagram of a control mechanism according to Embodiment 9 of the present invention.
  • FIG. 28 is a configuration diagram of an arbitration device according to Embodiment 10 of the present invention.
  • FIG. 29 is a flowchart of an arbitration method according to Embodiment 11 of the present invention.
  • FIG. 30 is a configuration diagram of an arbitration device according to Embodiment 11 of the present invention.
  • FIG. 31 is a configuration diagram of a digital television system.
  • FIG. 32 is a configuration diagram of an arbitration device according to Embodiment 12 of the present invention.
  • FIG. 33 is a flowchart of log generation according to Embodiment 13 of the present invention.
  • FIG. 34 is a configuration diagram of an overflow monitoring device according to Embodiment 13 of the present invention. Explanation of symbols
  • FIG. 1 shows a configuration of an arbitration device according to Embodiment 1 of the present invention.
  • 1 is an internal buffer group that temporarily stores data to be sent to the external memory 100
  • 2 is an overflow monitoring mechanism that monitors overflow of each of the buffers A, B, and C of the internal buffer group 1
  • Reference numeral 3 denotes an arbiter for arbitrating transfer requests for a plurality of transfer factors
  • reference numeral 4 denotes an external memory interface for arbitrating data transfer to the external memory 100.
  • the internal buffer group 1 issues a request to the arbiter 13 to perform external memory access after a certain amount of input data input to the buffers A, B, and C is accumulated in the buffers. It is.
  • the overflow monitoring mechanism 2 monitors the state of each buffer in the internal buffer group 1, and when the transfer request is congested and the request of the internal buffer group 1 is waited for a predetermined time, the overflow monitoring mechanism 2 The signal ALM indicating the danger of overflow is transmitted. This prevents the request of the internal buffer group 1 from being kept waiting, and prevents the buffer waiting for this request from overflowing after a predetermined time has elapsed.
  • the arbiter 1 receives a request issued by a plurality of transfer factors including the internal buffer group 1, issues a memory access request to the external memory interface 4, and starts memory access. .
  • the arbitration priority is changed.
  • FIG. 2 shows a state in which the priority order of arbitration is switched in the arbitration apparatus according to the present embodiment.
  • the arrows in the direction toward the arbiter 13 also indicate the requests issued by the respective buffers as the transfer factors.
  • the write transfer factors to the external memory 100 include an audio signal (hereinafter, referred to as audio), a video signal (hereinafter, referred to as video), and a character signal (hereinafter, referred to as teletext).
  • audio an audio signal
  • video hereinafter, referred to as video
  • teletext a character signal
  • the signal ALM is output from the request accepting circuit 31 with respect to the buffer C for teletext, and the audio and video signals are output. This indicates that the reception from the buffer has been stopped by the mask circuit 32. Further, when the mask circuit receives a plurality of signals ALM from the overflow monitoring mechanism 2, it outputs a signal BSY to the overflow monitoring mechanism 2 which stops writing data to the corresponding buffer.
  • the remaining capacity of one of the buffers of the internal buffer group 1 is 18 bytes and the input bit rate is 72 Mbps
  • the remaining capacity of the buffer becomes 18 bytes in 2 seconds. If the transfer is awaited while the buffer is out of date, the buffer will overflow and fail.
  • FIG. 3 shows a flow for avoiding such an overflow.
  • step S101 the input bit rate of the data input to the buffer is input to the overflow monitoring mechanism 2.
  • step S102 the remaining capacity of the buffer is monitored by the overflow monitoring mechanism 2, and in step S103, based on the remaining capacity of the buffer and the input bit rate, it is determined whether or not there is a risk that the overflow will occur in the buffer. Is determined. If it is determined in step S103 that there is danger, the arbitration priority of the arbiter 13 is dynamically changed in step S104, and data transfer is started in step S105. On the other hand, if it is determined in step S103 that there is no danger, the data transfer is monitored in step S105 without changing the priority of arbitration in the arbiter 13. When the data transfer is completed, the above processing is repeated from step S101 or S102.
  • FIG. 4 shows the configuration of the overflow monitoring mechanism 2.
  • 5 is a control register provided outside the overflow monitoring mechanism 2
  • 6 is a remaining capacity monitoring circuit that monitors the remaining capacity of the buffer
  • 7 is an input bit rate generated based on the value of the control register 5.
  • the input bit rate table 9 to be stored indicates an alarm generating circuit for generating the signal ALM in response to the output information of the remaining capacity monitoring circuit 6 and the input bit rate table 7, respectively.
  • the remaining capacity monitoring circuit 6 calculates the remaining capacity with reference to the read point RP and the write point WP of the monitored buffer. Further, as shown in FIGS.
  • the alarm generation circuit 9 sets the remaining capacity of the buffer output from the remaining capacity monitoring circuit 6 to X [byte] and the input bit rate output from the input bit rate table 7 to Y [byteZ sec] as follows. (1)
  • the signal ALM is generated to warn of the danger that the internal buffer group 1 will overflow.
  • ⁇ and ⁇ are arbitrary constant values given as time and margin for generating the signal ALM.
  • the overflow monitoring mechanism 2 monitors the remaining capacity of the buffer, and generates the signal ALM in consideration of the input bit rate of data input to the buffer.
  • the priority of data transfer that is, the priority of arbitration in the arbiter is dynamically determined by the alarm from the overflow monitoring mechanism. By making the change, the data transfer can be performed without breaking the buffer.
  • the arbitration apparatus according to the present invention is not limited to an external memory, and may use an internal memory. This is the same for the following embodiments.
  • the ability to dynamically switch the arbitration priority by the signal ALM output from the overflow monitoring mechanism 2 cannot guarantee all transfers of each transfer factor.
  • the overflow monitoring mechanism 2 When another data is being transferred as shown in Fig. 5 when a delay occurs, the delay time is the sum of the circuit delay and the delay during the other data transfer until the next transfer is accepted. A latency L exists. Therefore, buffers may overflow during this delay.
  • the second embodiment has a configuration in which even when other data is being transferred, the buffer power is also output before the buffer overflows.
  • the configuration and processing flow of the arbitration apparatus according to the second embodiment are basically the same as those in the first embodiment. . The same applies to the following embodiments 3 to 13.
  • the configuration of the overflow monitoring mechanism 2 according to the second embodiment is such that an output time setting circuit 8 is further mounted on the overflow monitoring mechanism 2 of the first embodiment.
  • the output time setting circuit 8 is configured to transfer the data stored in the buffer after the signal ALM is transmitted based on the value set in the control register 5 so that the data can be input to the buffer again. This is to calculate the maximum processing time required to reach.
  • the maximum processing time is the delay time from when the signal ALM is transmitted to when the force is received, and when a certain data is being transferred when the signal ALM reaches the arbiter 13, the data is transmitted. This is the sum of the time from the end of the transfer until the data transfer related to the force signal ALM is accepted, and the time from the transfer of the data in the buffer to the input of the buffer.
  • the alarm generation circuit 9 receives the output information from the remaining capacity monitoring circuit 6, the input bit rate table 7, and the output time setting circuit 8, and generates the signal ALM before the overflow.
  • the alarm generation circuit 9 sets the remaining capacity of the buffer output from the remaining capacity monitoring circuit 6 to X [byte], the input bit rate output from the input bit rate table 7 to Y [byte / ⁇ sec], and sets the maximum processing time.
  • Z [sec] the following equation (2)
  • the signal ALM is generated to warn of the danger that the internal buffer group 1 will overflow.
  • ⁇ is the merge of the time to generate the signal ALM It is an arbitrary constant value that is given as force.
  • FIG. 7 shows a flow for outputting data from the buffer before the buffer overflows even when the data is being transferred.
  • step S201 the input bit rate of the data input to the buffer and the time required for the data in the buffer to be output and the power to be able to be input next, that is, the maximum processing time is transmitted to the overflow monitoring mechanism 2. Will be entered.
  • step S102 the remaining buffer capacity is monitored by the overflow monitoring mechanism 2, and in step S103, there is a risk that the overflow will occur in the buffer based on the remaining buffer capacity, the input bit rate, and the maximum processing time. It is determined whether or not there is.
  • step S103 If it is determined in step S103 that there is danger, the arbitration priority of the arbiter 13 is dynamically changed in step S104, and data transfer is started in step S105. On the other hand, if it is determined in step S103 that there is no danger, the data transfer is monitored in step S105 in which the arbitration priority in the arbiter 13 is not changed. When the data transfer is completed, the above processing is repeated from step S101 or S102. In this way, the signal ALM generated by the alarm generation circuit 9 is transmitted to the arbiter 13 without overflow, and the arbitration is dynamically changed by the arbiter 3 to prevent buffer overflow. Can be.
  • the information is input to the input bit rate table 7 via the information of 2 sec and the external register setting.
  • the remaining capacity monitoring circuit 6 continuously sends information on the remaining capacity of the buffer to the alarm generation circuit 9.
  • the signal ALM is sent from the alarm generation circuit 9 to the arbiter 13 so that the priority of arbitration in the arbiter 13 is increased. Switch.
  • FIG. 8 shows an example in which a conventional arbitration apparatus without the overflow monitoring mechanism 2 has a buffer full and fails.
  • the priorities of the erbitration are fixed.
  • Arbitration has the highest priority in the order of audio, video, and teletext.
  • the teletext buffer is If a request indicating a transfer request is output and the data transfer is not completed within 3 ⁇ sec, which is the section in which the next request is output, it is assumed that the data transfer will fail if the teletext data transfer request is output once and the next Assume that it is not output immediately.
  • Audio and video buffer will fail if data transfer is not completed within 2 seconds, respectively. Audio and video data transfer shall be performed at regular intervals, and the interval shall be 1 ⁇ sec.
  • the transfer of the teletext data continues to be hindered by the audio and video data transfer, and the teletext buffer cannot finish the transfer within 3 seconds after the request is issued. Bankrupt.
  • the priority of arbitration is teletext, audio, and video
  • the video data transfer is hindered by the teletext and audio data transfer, and the video buffer becomes I will break out.
  • the priority of arbitration is dynamically changed using the signal ALM, so that the capacity of the buffer is not changed and the operating frequency is improved. Overflow can be prevented without any problem. This enables efficient data transfer, improves the effective bandwidth of the entire system, and reduces power consumption. Further, since other transfer factors can be assigned to the vacant bandwidth, the performance of the CPU can be improved in a system including the CPU.
  • FIG. 11 shows an embodiment of the overflow monitoring mechanism 2.
  • the configuration of the overflow monitoring mechanism 2 according to the third embodiment is different from the overflow monitoring mechanism of the second embodiment in that a request reception cycle for measuring a request reception cycle from the arbiter 13 is further provided. It is equipped with a measurement circuit 10. And the request acceptance cycle measurement times The minimum reception time measured by the road 10 is automatically entered into the control register 5.
  • the request reception cycle measuring circuit 10 detects the request reception time indicating how many cycles it takes to transmit data by transmitting the signal ALM, and writes the information to the control register 5.
  • the request reception cycle measuring circuit 10 includes a signal D ONE indicating that the external memory interface 4 shown in FIG. 1 has received requests from various cores, and a state of the queue in the external memory interface 4, that is, The latency L as the request reception time is predicted from the availability of the queue. Then, based on the value set in the control register 5, the output time setting circuit 8 transmits the signal ALM so that the data stored in the output buffer is transferred and the data can be input to the buffer again. Calculate the maximum processing time Z required until it becomes.
  • the signal ALM warning of the occurrence of the overflow of the buffer is output by the request reception cycle measurement circuit 10 in accordance with the actual transfer.
  • the transfer efficiency is expected to increase.
  • FIG. 12 shows an embodiment of the overflow monitoring mechanism 2.
  • the configuration of the overflow monitoring mechanism 2 according to the fourth embodiment is different from the overflow monitoring mechanism 2 of the third embodiment in that the input bit rate for detecting the input bit rate input to the internal buffer group 1 is further increased. It is equipped with a rate detection circuit 11. Then, the value of the input bit rate detected by the input bit rate detection circuit 11 is automatically input to the control register 5.
  • the input stream indicates the head of the data sequence as shown in FIG.
  • the input bit rate detection circuit 11 measures the interval of the packet sync signal SYNC and subtracts the interval where the packet valid signal VAL is not valid.
  • TS data valid data of a fixed number of bytes (for example, 188 bytes as shown in FIG. 13) is transmitted in one packet starting with the packet sync signal SYNC.
  • the circuit 11 stores the information inside as a table. Then, the value of this table and the cycle and power of the measured packet sync signal SYNC also calculate the input bit rate.
  • the fourth embodiment by automatically detecting the input bit rate, in addition to the effects obtained in the first to thirteenth embodiments, it is possible to cope with the disturbance of the input bit rate due to disturbance or the like. be able to.
  • FIG. 14 shows a configuration of an arbitration apparatus according to Embodiment 5 of the present invention.
  • reference numeral 12 denotes an underflow detection circuit.
  • the underflow detection circuit 12 detects the danger that an underflow occurs in the buffer with reference to, for example, the read point RP and the write point WP of the buffer in the AV decoder.
  • a u-fed memory architecture in which each core such as a CPU, a transport decoder and an AV decoder is provided, and each core accesses one external memory or an internal memory, is employed.
  • each core such as a CPU, a transport decoder and an AV decoder
  • each core accesses one external memory or an internal memory.
  • an AV decoder connected to a transport decoder outputs video by receiving AV data as much as the transport decoder. However, the reception of these data is delayed, and data is stored in the AV decoder. If it does not exist, a problem occurs in decoding of video or audio.
  • an underflow detection circuit 12 is mounted around the AV decoder or the transport decoder, and when certain data necessary for AV decoding does not exist in the AV decoder, the underflow is detected. It is configured to send a signal UFALM to the arbiter 3 to notify the danger of a flow occurrence. As a result, the arbiter 13 receiving the signal UFALM raises the priority of arbitration for data read from the temporary storage memory such as the external memory 100 such as audio signals, video signals, and character signals sent to the AV decoder. Control becomes possible, and image disturbance can be prevented.
  • the arbiter 13 that has received the signal UFALM stops all write transfer factors to the external memory 100, and gives priority to reading data from the external memory 100. Switch arbitration priority.
  • the performance of the system can be guaranteed by protecting AV data and preventing image disturbance, but the system is insufficiently adapted to useless transfer when data is lost.
  • AV data received by the digital television there are an I picture, a P picture, and a B picture which are MPEG2 data as shown in FIG.
  • the header processing of B picture 2 following B picture 1 is performed when B picture 2 is lost and B picture 3 comes in due to force disturbance that is usually performed before the processing of B picture 1 ends. Since it cannot be processed as video, the data received until I picture 2 following I picture 1 has no meaning.
  • a mechanism for transmitting a signal indicating data loss from the AV decoder to the transport decoder, and an AV decoder is required next according to the type of data loss. Until the data to be transmitted arrives, do not acquire the AV data in the transport decoder or discard it even if it is acquired.
  • the transport decoder 1 keeps outputting the channel 1 and does not acquire the AV data or discards it even if it acquires it. As a result, a reduction in power consumption can be realized without unnecessary transfer.
  • FIG. 18 shows a flow of performing the above-described control method.
  • a header of an elementary stream (ES) is detected from an input transport stream (TS).
  • TS transport stream
  • step S302 it is detected from the detected header whether the received AV data is missing or not. If no data loss is detected, the received AV data is acquired in step S303.
  • step S304 an element that does not need to receive AV data is determined. Specifically, it is determined whether or not the received data is an I picture. If it is determined in step S304 that the data is an unnecessary element, that is, the received AV data is not an I picture, in step S305, the data determined as unnecessary data is discarded.
  • step S304 determines whether the received AV data is an unnecessary element, that is, if the received AV data is an I-picture.
  • step S306 the previous data loss detection is cleared, and the flow advances to step S303. Get the data. Then, the above flow is repeated from step S301.
  • FIG. 19 shows a configuration of an arbitration apparatus according to an embodiment of the present invention.
  • the configuration of the arbitration device according to the sixth embodiment is different from the arbitration device of the fifth embodiment in that a header analysis circuit 13 that analyzes the header of an input stream and a control mechanism that discards unnecessary data are added. It is equipped with 14.
  • the header analysis circuit 13 also detects the header of the elementary stream from the transport stream TS, which is the input stream, and outputs this to the control mechanism 14. In addition, the elementary stream output also outputs data obtained by removing a predetermined header to the buffer 1.
  • the control mechanism 14 includes an AV data ID detection circuit 15a and a discard signal generation circuit 16.
  • the AV data ID detection circuit 15a analyzes the header of the AV data and accumulates the analysis result. Further, the AV data ID detection circuit 15a detects that a part of the AV data is determined to be invalid, and until the next valid data comes, specifically, the next I picture is received. Decide to discard AV data until it is done.
  • the discard signal generation circuit 16 outputs a signal DI for discarding AV data according to the decision of the AV data ID detection circuit 15a. Output S.
  • the buffer 1 stops receiving data from the header analysis circuit 13 by receiving the signal DIS, or discards the invalid data if it has already been stored.
  • the AV data when there is no danger of overflow of the received data, the AV data is protected, the disturbance of the video can be prevented, and the effective bandwidth can be improved.
  • the received stream contains section data in addition to the audio signal, video signal, and text signal. If the contents of the input stream are sections, there is a risk that the received data will overflow in the buffer.
  • the data protected at a certain time is not AV data but section data. That is, section data may be preferentially protected over AV data, resulting in insufficient protection of AV data.
  • the section data is a data string indicating an ID called a table ID, a data string indicating a new or old section called a section number, and one section is transmitted after being divided into a plurality of sections.
  • a table ID extension has an ID that is multiplexed and distinguished from other sections.
  • the section data having such a control structure has a unique retransmission cycle, and according to the retransmission cycle, sections having exactly the same tape ID, version number, and section number are repeatedly received. Therefore, the importance is lower than that of AV data.
  • a signal UFALM indicating the danger of underflow is received from the AV decoder.
  • the section data which is the input data, is discarded. Freeing up system bandwidth can improve the performance of other transfer factors such as microcomputers.
  • FIG. 22 shows a flow of the control method described above.
  • step S401 header information to be used for determination of data that is data to be acquired but is determined to be discarded when the system state is at a peak is set. For example, when protecting AV data with priority over section data, the header information of the section data is set.
  • step S402 the system state is detected, and it is determined whether the system is in a dangerous state in terms of performance, that is, whether the system state is at a peak or not. If it is determined in step S402 that the detection result is not dangerous, the data received in step S403 is acquired.
  • the peak of the system state may be, for example, a case where the signal ALM is output from the overflow monitoring mechanism 2.
  • step S402 determines whether the detection result is dangerous. If it is determined in step S402 that the detection result is dangerous, header information of the input transport stream is obtained in step S404, and the received data is discarded in step S405. It is determined whether the data should be. If the result of the determination in step S405 is “YES”, the data received in step S406 is discarded. On the other hand, if the decision result in the step S405 is "NO", the process branches to the step S403 to acquire data. Then, the above flow is repeated from step S402.
  • FIG. 23 shows a configuration of the control mechanism 14 according to an embodiment of the present invention.
  • the sections vary depending on the broadcast, and there are private sections with standards for each broadcast and sections with common standards according to the MPEG standards.
  • the table ID can be easily identified, the content changes only before and after the program is changed, and the retransmission cycle is 100 ms.
  • the control mechanism 14 further includes a table ID detection circuit 15 in addition to the configuration shown in FIG.
  • the table ID detection circuit 15 determines that the received data is section data from the table ID included in the header of the input elementary stream.
  • the discard signal generation circuit 16 receives the signal ALM indicating the risk of overflow of the buffer, and When the table ID detection circuit 15 determines that the received data is section data, it outputs a signal DIS instructing to discard the received data.
  • the bandwidth can be allocated to the microcomputer or the like, so that the performance of the system can be improved. Eliminating unnecessary transfers also leads to lower power consumption.
  • Other data flows are the same as in the embodiment 16.
  • the section to be received is divided into a plurality of sections
  • a data string indicating a section number and a concatenation order is detected. Is valid.
  • the section data having the section number “0” is not received, and the section data having the section number “2” is not received. No valid data is received even if the data is received. For this reason, unnecessary data, for example, in the above example, the section data with a section number of "2" is discarded, thereby eliminating unnecessary transfer. is necessary.
  • FIG. 25 shows a configuration of the control mechanism 14 according to an embodiment of the present invention.
  • the configuration of the arbitration apparatus according to the eighth embodiment is such that the control mechanism 14 of the seventh embodiment further detects a section number to determine its continuity and determines the validity of the received data.
  • a section number detection circuit 17 for determination is mounted. Specifically, when the section number detecting circuit 17 determines that the section numbers are discontinuous, it determines that the received data is invalid data.
  • the discard signal generation circuit 16 Upon receiving a notification from the section number detection circuit 17 that the received data is invalid data, the discard signal generation circuit 16 outputs a signal DIS for instructing discard of the received data.
  • the section changes according to the standard that when the content is changed, the version number is also changed.
  • the version number is also changed.
  • a section is divided into multiple sections, combining sections with different version numbers will not be valid data. Therefore, if the previous section exists in the internal buffer group 1 when the version number is changed while receiving the divided sections, the internal buffer group 1 is cleared and the previous section is discarded. Is performed.
  • FIG. 26 shows a flow of the control method described above.
  • step S501 a section number and a version number are monitored for each PID of a section to be received.
  • step S502 whether or not the version number has been changed during the reception of a section divided into a plurality of sections having the same PID and having a section number which increases each time the section is received sequentially Is detected. If a change in the version number is detected in step S502, the flow branches to step S503, and the data is discarded in step S503. If no change in the version number is detected in step S502, the process branches to step S504, and data is acquired in step S504. Then, the above flow is repeated from step S501.
  • FIG. 27 shows the configuration of the control mechanism 14 according to the ninth embodiment.
  • the control mechanism 14 further includes a version number detection circuit 18 for monitoring the version number of the section in addition to the configuration shown in FIG.
  • the discard signal generation circuit 16 Upon receiving a notification from the version number detection circuit 18 that the version number has been changed, the discard signal generation circuit 16 outputs a signal DIS for discarding the received data.
  • the header analysis performed in the nineteenth embodiment can be realized by software. If the setting can be freely changed by software, the number of circuits can be reduced and the degree of freedom in setting can be obtained.
  • the control register 19 for changing the priority of the arbitration by the arbiter 3 by setting the register of the external force is provided.
  • the arbitration for the memory access of the transport decoder can be freely changed by software, and the same effect as that of the embodiment 19 can be realized.
  • Others The data flow of the LSI is the same as that of the embodiment 19.
  • the period to be transmitted according to the digital television specification is clearly specified. I have decided. During that period, the horizontal synchronizing signal and the vertical synchronizing signal, which are the synchronizing signals for outputting the television image to the monitor, can be obtained. If teletext data is not sent to the AV decoder within that period, the character data output to the screen will be abnormal.
  • step S601 the horizontal synchronization signal and the vertical synchronization signal are monitored.
  • step S602 based on the horizontal synchronizing signal and the vertical synchronizing signal, it is determined whether or not the power is the transmission timing of the teletext data. If the determination result in step S602 is “YE S”, the transfer priority is changed in step S604, and data transfer is performed in step S605. On the other hand, if the decision result in the step S603 is “NO”, the process proceeds to the step S605 while maintaining the normal priority. When the data transfer is completed, the above processing is repeated from step S601.
  • FIG. 30 shows a configuration of an arbitration apparatus according to an embodiment of the present invention.
  • the arbitration device according to the eleventh embodiment further includes a teletext transmission request circuit 40 in the arbitration device according to the tenth embodiment.
  • the teletext transmission request circuit 40 determines a period in which teletext data is to be transmitted based on the horizontal synchronization signal and the vertical synchronization signal, and outputs a teletext request and outputs the teletext data within the period. Immediately before, it outputs a signal TALM requesting the transfer of teletext data.
  • the arbiter 3 changes the arbitration priority to transfer the teletext data with the highest priority.
  • the reading of the teletext can be considered, and the same effect as that of the eleventh embodiment can be obtained.
  • Others The data flow of the LSI is the same as in Embodiments 1-10.
  • the protection operation of the AV data is certainly possible, and the improvement of the effective bandwidth can be realized.
  • the DTV system is composed of a transport decoder, an AV decoder and its peripheral circuits, and the external memory is shared simultaneously with cores other than the transport decoder.
  • a transfer request with a higher priority in the transport decoder is given priority by the arbiter of the memory interface. It may not be processed.
  • the arbitration device includes the arbitration device according to the eleventh embodiment inside a transport decoder, and the arbiter 3 includes a request monitoring mechanism 20 and a queue monitoring
  • the external memory interface 4 includes a mechanism 22 and an arbiter 21.
  • the request monitoring mechanism 20 When the request monitoring mechanism 20 receives the signal ALM from the overflow monitoring mechanism 2 and the signal UFALM from the underflow detection circuit 12 for AV data, the request monitoring mechanism 20 sends an urgent request to the arbiter 21 in the external memory interface 4. A signal TDALM is sent.
  • the arbiter 21 in the external memory interface 4 receives a request from each core.
  • the transport decoder Change the priority of arbitration so that requests from the beginning take precedence.
  • the queue monitoring mechanism 22 monitors a signal DONE indicating that the external memory interface 4 has received requests from various cores, and the status of the queue in the external memory interface 4. Then, it outputs a signal indicating the empty state of the queue.
  • the queue monitoring mechanism 22 monitors not only the queue of the transport decoder but also the queues of other cores.
  • the request monitoring mechanism 20 issues a request to the external memory interface 4 when receiving a notification from the queue monitoring mechanism 22 that the queue of each core in the external memory interface 4 is empty. As a result, when the queue of each core is empty, the right to use the bus is given to the transport decoder, and the external memory 100 is accessed.
  • the request reception time and the like measured according to Embodiments 11 and 12 can be output as a log at regular intervals and saved.
  • Fig. 33 shows how to save logs.
  • step S701 an input bit rate of data input to the buffer is obtained. Specifically, the input bit rate Y is obtained from the input bit rate table 7 shown in FIG.
  • step S702 a time required for the data in the buffer to be output and to be input next time is input. Specifically, the maximum processing time Z is obtained from the output time setting circuit 8 shown in FIG.
  • step S703 the remaining capacity of the buffer is obtained. Specifically, the remaining capacity X is obtained from the remaining capacity monitoring circuit 6 shown in FIG.
  • step S704 information is obtained as to whether or not there is a danger that an overflow will occur in the buffer from the relationship between the remaining capacity of the buffer and the transfer time required for input / output. Specifically, the signal ALM output from the alarm occurrence circuit 9 shown in FIG. 11 and the like is acquired. Then, in step S705, various information acquired in steps S701 to S704 is stored as a log at regular intervals. The above operation is repeated from step S701. Note that the order of acquiring each information is not limited to this, and what order You may get it in the beginning. Moreover, you may acquire each information simultaneously.
  • FIG. 34 shows an example of the overflow monitoring mechanism 2 for realizing the flow shown in FIG. 33 in the arbitration apparatus according to the thirteenth embodiment.
  • the overflow monitoring mechanism 2 includes a transmission cycle circuit 25 that determines a log transmission cycle, and a log generation circuit 26 that also generates logs of various types of information input.
  • the log generation circuit 26 generates a log from the remaining buffer input X, the input bit rate Y, the maximum processing time ⁇ , and the signal ALM, and stores the log. Then, the stored log is output to the outside in synchronization with the clock signal CLK output from the transmission cycle circuit 25.
  • the arbitration method and apparatus according to the present invention can increase the effective bandwidth of the interface between the LSI and the external memory without increasing the operating frequency or the amount of data that can be transferred at one time, and thus reduce the cost. This is useful for digital TV systems that require high quality and high reliability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

　アービトレーション装置において、動作周波数やピン数を増加させることなく全体の転送効率を向上させる。オーバーフロー監視機構（２）は、内部バッファ群（１）にオーバーフロー発生の危険があることを検出したとき、アラームを発する。アービター（３）は、オーバーフロー監視機構（２）からアラームを受けたとき、アービトレーションの優先順位を動的に変更し、オーバーフロー発生の危険があるバッファからのリクエストを優先処理する。

Description

明 細 書
アービトレーション方法及び装置
技術分野
[0001] 本発明は、アービトレーション方法及び装置に関し、特にトランスポートデコーダー 及び AVデコーダーを含む受信装置と外部メモリの転送に関するものである。
背景技術
[0002] 従来、 DTVシステム LSIでは、アンテナ力 受信される受信データはトランスポート デコーダーに受信され、音声信号 (オーディオデータ）、映像信号 (ビデオデータ）、 文字信号 (テレテキストデータ）といった各データ（以下、 AVデータとも称す）に分け られ、外部メモリに転送されて一時格納される。これら一時格納されたデータは、 AV デコーダーからの要求によって外部メモリから AVデコーダーに転送されて AVデコ ード処理が始まる。ここで、システム LSIと外部メモリとの間の転送要因としては、 LSI 力 外部メモリへの書き込み、及び書き込みによって一時格納された各種データの 外部メモリから LSIへの読み出しがある。
[0003] 従来のシステムは、例えば、外部メモリインタフェースに各コアからの転送要求を調 停するアービトレーション装置を備え、各コアの内部にも同様のアービトレーション装 置を備えている。これらのアービトレーション装置は、あらかじめハードウェアとして設 定された所定の動作を繰り返すことにより、外部メモリとの間でデータの転送を行って いる (例えば、非特許文献 1参照)。
非特許文献 1 :山内英榭 Z佐々木健治共著， 「TECHI ディジタル放送の基礎技術 入門」， CQ出版， 2002年 1月 1日， 「第 7章 BSディジタルノヽイビジョン用 LSIの詳 細」， p. 105,図 2
発明の開示
発明が解決しょうとする課題
[0004] 上述した従来技術によれば、入力ストリームのデータ列や AVデコーダーの処理次 第で、トランスポートデコーダーから AVデコーダーに必要なデータが転送される転送 タイミングがランダムに変化する。 [0005] また、システムのメモリ転送は、あら力じめ設定された調停順位に従って行われるた め、あるタイミングにおいて最も優先されるべきデータがあってもそのデータの転送が 優先されず、それとは異なるデータの転送が優先される時間帯が存在する。この場 合、最も優先されるべきデータの転送が阻害されることにより、システムが平均的な状 態にあるときに比べて局所的に大きなメモリバンド幅が必要になる期間が生じ、実効 バンド幅がピークに達する。
[0006] 例えば、従来の DTVのシステムでは、各コアから出力されるリクエストによって転送 が混み合い、一時的にトランスポートデコーダーと外部メモリとの間の転送が阻害さ れると、入力データがトランスポートデコーダー内部のノ ッファカも外部メモリに転送 されない期間が生じる。
[0007] しかし、そのような期間においても、トランスポートデコーダーにはアンテナ力も受信 データが入力され続ける。このような状態が一定期間続いた後で外部メモリとの転送 状態が復帰した場合、受信データ送出以外の転送要因も増カロしているため、要求が 受け付けられにくい状態になる。これにより、映像信号を AVデコーダーに送出でき ず、映像が乱れる原因となる。
[0008] また、受信データが高速かつ連続的に入力されて外部メモリに転送されない状態 になると、内部のバッファにオーバーフローが発生して受信データが消失してしまう。 これにより、 AVデコードに必要なデータの連続性が失われてしまい、システムに重大 な問題を引き起こす。
[0009] 上述した問題を解決するには、トランスポートデコーダーと外部メモリとの間で一度 に転送し得るデータ量を増やすために回路規模やピン数を増加させる、又は外部メ モリとの転送を高速に行うために動作周波数を上げることが考えられる。しかし、その ためには、回路構成を変更したり高速なインタフェースに入れ替えるなどの対策が必 要となり、コストが増加するという別の問題が生じる。
[0010] さらに、近年では、外部メモリを各ブロックで一つに統一して共用するといぅュ -ファ イドメモリ化が多用されており、外部メモリとのインタフェースが統一化されていること が多い。したがって、一つの外部メモリとのインタフェースに対する転送要因が増加し 、上述したような局所的に必要なデータの転送を保証するための見積もりを行うこと が難しぐ予期せぬ事態を引き起こすこともある。このため、大きなマージンを持たせ た設計を行う必要があり、コストが増加する。
[0011] また、従来システムでは、システムのバンド幅が管理されていないため、通常の動 作時におけるシステムの状態や必要なバンド幅が局所的に大きくなるときの最大値が 、実際にはどの程度の値であるかという情報が実動作上では得られない。このため、 実動作上で問題が起こったときに、どのような状況下で問題が起きたの力を明示する ための解析の手段が少なぐ問題が起こった状態を再現することが難し力つた。その ため、原因究明に時間が力かる上、原因を明示することも難しい。
[0012] 本発明は、カゝかる点に鑑みてなされたものであり、動作周波数やピン数を増加させ ることなく全体の転送効率を向上させることが可能なアービトレーション装置及び方 法を実現することを課題とする。
課題を解決するための手段
[0013] 上記課題を解決するために本発明が講じた手段は、複数の転送データに対して転 送要求を調停するアービトレーション方法として、転送データのオーバーフロー発生 の危険を示す情報に基づいて、これら複数の転送データに対してあらかじめ設定さ れているアービトレーションの優先順位を動的に変更するものとする。
[0014] この発明によると、転送データがオーバーフローする危険があるときに、ァービトレ ーシヨンの優先順位が動的に変更される。これにより、回路規模やピン数を特に増加 させることなく、また、外部メモリとの間の転送を特に高速化することなぐオーバーフ ローによるデータ消失を防止することができる。
[0015] また、本発明が講じた手段は、複数の転送データに対して転送要求を調停するァ 一ビトレーシヨン装置として、これら複数の転送データのそれぞれを一時的に格納す る複数のバッファと、これら複数のバッファへのこれら複数の転送データの転送状況 を監視する監視機構と、この監視機構によって監視されたバッファへの転送データの 入力ビットレートとバッファの残り容量とに基づいて、複数の転送データに対してァー ビトレーシヨンの優先順位を動的に変更するアービタ一とを備えたものとする。
[0016] この発明によると、監視機構によってバッファへの転送データの転送状況が監視さ れ、バッファへの転送データの入力ビットレートとバッファの残り容量とに基づいて、ァ ービターによって、複数の転送データに対するアービトレーションの優先順位が動的 に変更される。これにより、回路規模やピン数を特に増加させることなぐまた、外部メ モリとの間の転送を特に高速ィ匕することなぐオーバーフローによるデータ消失を防 止することができる。
[0017] また、好ましくは、上記のアービトレーション装置は、入力ビットレート及びバッファの 残り容量からログを生成する手段と、生成されたログの送出タイミングを決定する手段 とを備えているものとする。
[0018] これによると、一定時間ごとにシステム状態に関するログが取得できる。
発明の効果
[0019] 本発明によると、 LSIと外部メモリとのインタフェースに関して、動作周波数や一度 に転送できる転送量を上げることなく実効バンド幅の増加が可能となり、システム LSI と外部メモリとの間で効率の良い転送が可能となる。したがって、製造コストを抑えて 品質を向上させることができる。また、不安定な状態に対しても強くなり高い品質を提 供できる。
[0020] また、一定時間内に、外部メモリに対してどの転送が要求されたかという情報をログ として取得することで、不測の事態によってシステムが破綻した場合の解析が可能に なる。
図面の簡単な説明
[0021] [図 1]本発明の実施形態 1に係るアービトレーション装置の構成図である。
[図 2]アービトレーションの優先順位を切り替えた例を示す図である。
[図 3]本発明の実施形態 1に係るアービトレーション方法のフローチャートである
[図 4]本発明の実施形態 1に係るオーバーフロー監視装置の構成図である。
[図 5]データ転送における遅延を説明する図である。
[図 6]本発明の実施形態 2に係るオーバーフロー監視装置の構成を示す図である。
[図 7]本発明の実施形態 2に係るアービトレーション方法のフローチャートである。
[図 8]バッファ破綻を例示した図である。
[図 9]バッファ破綻を例示した図である。
[図 10]バッファ破綻が回避された例を示す図である。 圆 11]本発明の実施形態 3に係るオーバーフロー監視装置の構成図である。
圆 12]本発明の実施形態 4に係るオーバーフロー監視装置の構成図である。
[図 13]ディジタルテレビシステムにおける入力信号を説明する図である。
圆 14]本発明の実施形態 5に係るアービトレーション装置の構成図である。
[図 15]ユニファイドメモリアーキテクチャを採用したディジタルテレビシステムの構成図 である。
[図 16]アービトレーションの優先順位を切り替えた例を示す図である。
[図 17]MPEG2システムにおいてデータが欠落した例を示す図である。
[図 18]本発明の実施形態 6に係るデータ取捨選択のフローチャートである。
圆 19]本発明の実施形態 6に係るアービトレーション装置の構成図である。
圆 20]本発明の実施形態 6に係る制御機構の構成図である。
[図 21]セクションデータのデータ構造図である。
[図 22]本発明の実施形態 7に係るデータ取捨選択のフローチャートである。
圆 23]本発明の実施形態 7に係る制御機構の構成図である。
[図 24]ディジタルテレビシステムにおいてセクションデータが欠落した例を示す図で ある。
圆 25]本発明の実施形態 8に係る制御機構の構成図である。
[図 26]本発明の実施形態 9に係るデータ取捨選択のフローチャートである。
圆 27]本発明の実施形態 9に係る制御機構の構成図である。
圆 28]本発明の実施形態 10に係るアービトレーション装置の構成図である。
[図 29]本発明の実施形態 11に係るアービトレーション方法のフローチャートである。 圆 30]本発明の実施形態 11に係るアービトレーション装置の構成図である。
[図 31]ディジタルテレビシステムの構成図である。
圆 32]本発明の実施形態 12に係るアービトレーション装置の構成図である。
[図 33]本発明の実施形態 13に係るログ生成のフローチャートである。
圆 34]本発明の実施形態 13に係るオーバーフロー監視装置の構成図である。 符号の説明
1 内部バッファ群 2 オーバーフロー監視機構
3 アービタ一
4 外部メモリインタフェース
5 制御レジスタ
6 残り容量監視回路
7 入力ビットレートテーブル
8 出力時間設定回路
9 アラーム発生回路
10 要求受付サイクル測定回路
11 入力ビットレート検出回路
12 アンダーフロー検出回路
13 ヘッダ解析回路
14 制御機構
15 テーブル ID検出回路
15a AVデータ ID検出回路
16 破棄信号発生回路
17 セクションナンバー検出回路
18 バージョンナンバー検出回路
19 制御レジスタ
20 リクエスト監視機構
21 アービタ一
22 キュー監視機構
25 送出サイクル回路
26 ログ生成回路
40 テレテキスト送出要求回路機構
発明を実施するための最良の形態
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施 形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制 限することを意図するものでは全くな 、。
[0024] (実施形態 1)
図 1は、本発明の実施形態 1に係るアービトレーション装置の構成を示すものである 。図 1において、 1は外部メモリ 100に送出するデータを一時的に格納しておく内部 ノ ッファ群、 2は内部バッファ群 1の各バッファ A、 B、 Cに関してオーバーフローを監 視するオーバーフロー監視機構、 3は複数の転送要因に対して転送要求を調停する アービタ一、 4は外部メモリ 100へのデータ転送を調停する外部メモリインタフェース をそれぞれ示す。
[0025] 内部バッファ群 1は、各バッファ A、 B、 Cに入力された入力データがバッファ内に一 定量貯まった後に、アービタ一 3に対して外部メモリアクセスを行うためのリクエストを 発行するものである。
[0026] オーバーフロー監視機構 2は、内部バッファ群 1の各バッファの状態を監視しており 、転送要求が混雑して内部バッファ群 1のリクエストが所定時間待たされたときに、ァ ービター 3に対してオーバーフロー発生の危険を示す信号 ALMを伝達するものであ る。これにより、内部バッファ群 1のリクエストが待たされ続け、所定時間経過後にこの リクエストの待たされているバッファにオーバーフローが生じることが防止される。
[0027] アービタ一 3は、内部バッファ群 1を含む複数の転送要因により発行されるリクエスト を受け取り、外部メモリインタフェース 4に対してメモリアクセスのリクエストを発行してメ モリアクセスを開始するものである。また、オーバーフロー監視機構 2から信号 ALM を受け取ったときには、アービトレーションの優先順位を変更する。
[0028] 図 2は、本実施形態に係るアービトレーション装置においてアービトレーションの優 先順位を切り替えた状態を示している。図 2において、各バッファ力もアービタ一 3へ の方向の矢印は転送要因としての、各バッファ力 発行されるリクエストを示している 。外部メモリ 100への書き込み転送要因として、音声信号 (以下、オーディオという）、 映像信号 (以下、ビデオという）、文字信号 (以下、テレテキストという）があるものとす る。図 1に示した内部バッファ群 1の各バッファ及びオーバーフロー監視機構 2のそれ ぞれは、これら 3つの外部メモリ 100への書き込み転送要因に対応して設けられて ヽ る。 [0029] なお、図 2に示す状態は、外部メモリ 100への書き込み転送要因のうち、テレテキス ト用のバッファ Cに関して信号 ALMが要求受付回路 31から出力されており、オーデ ィォ及びビデオ用のバッファからの要求がマスク回路 32によって受け付け停止にな つたことを示している。さらに、マスク回路は、オーバーフロー監視機構 2から信号 AL Mを複数受けたときには、該当するバッファへのデータ書き込みを停止すベぐォー バーフロー監視機構 2に信号 BSYを出力する。
[0030] ここで、例えば、内部バッファ群 1のいずれかのバッファの残り容量が 18byteであり 、入力ビットレートが 72Mbpsである場合、 2 secでバッファの残り容量 18byteはいつ ぱいになる。ノッファがいつぱいになった状態で転送が待たされた場合、そのバッフ ァはオーバーフローを起こして破綻する。
[0031] このようなオーバーフローを回避するためのフローを図 3に示す。まず、ステップ S1 01で、ノ ッファに入力されるデータの入力ビットレートがオーバーフロー監視機構 2 に入力される。続いて、ステップ S102で、オーバーフロー監視機構 2によりバッファ の残り容量が監視され、ステップ S103で、ノ ッファの残り容量と入力ビットレートとに 基づいて、ノ ッファにオーバーフローが発生する危険がある力否かが判定される。ス テツプ S103で危険があると判定された場合、ステップ S104で、アービタ一 3におけ るアービトレーションの優先順位が動的に変更され、ステップ S105で、データの転送 が開始される。一方、ステップ S 103で危険ははないと判定された場合、アービタ一 3 におけるアービトレーションの優先順位は変更されることなぐステップ S 105で、デー タの転送が監視される。データの転送が完了したら、ステップ S 101又は S 102から上 記処理が繰り返される。
[0032] 次に、ノ ッファにオーバーフローが発生する危険がある力否かを判定する方法につ いて、図 4を用いて説明する。図 4は、オーバーフロー監視機構 2の構成を示している 。ここで、 5はオーバーフロー監視機構 2の外部に設けられた制御レジスタ、 6はバッ ファの残り容量を監視する残り容量監視回路、 7は制御レジスタ 5の値を元に生成さ れる入力ビットレートを格納しておく入力ビットレートテーブル、 9は残り容量監視回路 6及び入力ビットレートテーブル 7の出力情報を受けて信号 ALMを発生するアラーム 発生回路をそれぞれ示す。 [0033] 具体的には、残り容量監視回路 6は、監視対象のバッファのリードポイント RP及び ライトポイント WPを参照して残り容量を算出する。また、図 1及び図 2に示したように、 アービタ一 3から信号 BSYが出力されているとき、監視対象のバッファへの新たなデ ータの書き込みを禁止する制御信号 CTLを出力する。従来、書き込み禁止の指示を しないため、ノ ッファにオーバーフローが発生してしまい、強制的にリセットして復旧 する必要があった力 本実施形態では、オーバーフローが発生する前にバッファへ のデータ書き込みが停止されるため、バッファにオーバーフローが発生することがな い。したがって、強制的なリセット操作も必要がない。
[0034] アラーム発生回路 9は、残り容量監視回路 6から出力されるバッファの残り容量を X[ byte] ,入力ビットレートテーブル 7から出力される入力ビットレートを Y[byteZ sec] として、次式（1)
X— σ≥ΥΧ ζ · ' · (1)
による算出結果に基づいて、内部バッファ群 1にオーバーフローが発生する危険を 警告する信号 ALMを生成する。ここで、 ζ、 σは、信号 ALMを発生させる時間及び マージンとしてあら力じめ与えられている任意の一定数値である。
[0035] このように、オーバーフロー監視機構 2では、バッファの残り容量を監視し、バッファ に入力されるデータの入力ビットレートを考慮して信号 ALMを発生する。
[0036] 以上のように、本実施形態 1に係るアービトレーション装置によれば、オーバーフロ 一監視機構からのアラームによりデータ転送の優先順位、すなわち、アービタ一にお けるアービトレーションの優先順位を動的に変更することで、ノ ッファが破綻すること なくデータ転送を行うことができる。
[0037] なお、本実施形態 1では外部メモリを用いた例について説明している力 本発明に 係るアービトレーション装置では、外部メモリに限定されず内部メモリを用いることも可 能である。これは、以下の実施形態についても同様である。
[0038] (実施形態 2)
実施形態 1では、オーバーフロー監視機構 2から出力された信号 ALMによりァー ビトレーシヨンの優先順位を動的に切り替えることができる力 各転送要因の全ての 転送を保証することはできない。例えば、オーバーフロー監視機構 2においてアラー ムが発生したときに、図 5に示すように他のデータが転送中であった場合、次の転送 が受け付けられるまでには、回路遅延と他のデータ転送中による遅延を合わせた遅 延時間であるレイテンシ Lが存在する。したがって、この遅延期間中にバッファがォー バーフローする可能性がある。そこで、本実施形態 2は、他のデータが転送中であつ ても、ノ ッファがオーバーフローする前にバッファ力もデータが出力されるような構成 とする。なお、本実施形態 2に係るアービトレーション装置の構成及び処理の流れは 、基本的に実施形態 1と同様であるので、実施形態 1と同じ部分については同じ符号 を付し、相違点についてのみ説明する。これは、以下の実施形態 3— 13についても 同様とする。
[0039] 図 6に示すように、本実施形態 2に係るオーバーフロー監視機構 2の構成は、実施 形態 1のオーバーフロー監視機構 2にさらに出力時間設定回路 8を搭載したものであ る。
[0040] 出力時間設定回路 8は、制御レジスタ 5に設定された値に基づいて、信号 ALMが 送出されてからバッファ内に貯まっているデータが転送されて該バッファに再びデー タが入力できるようになるまでに要する最大処理時間を算出するものである。ここで、 最大処理時間とは、信号 ALMが送出されて力 受け付けられるまでの遅延時間と、 信号 ALMがアービタ一 3に到達したときに、あるデータが転送中であった場合に、そ のデータ転送が終了して力 信号 ALMに係るデータ転送が受け付けられるまでの 時間と、ノ ッファ内のデータが転送されてバッファが入力可能になるまでの時間とを 足し合わせた時間である。
[0041] アラーム発生回路 9は、残り容量監視回路 6、入力ビットレートテーブル 7及び出力 時間設定回路 8からの出力情報を受けて、オーバーフロー前の信号 ALMを発生す るものである。アラーム発生回路 9は、残り容量監視回路 6から出力されるバッファの 残り容量を X[byte]、入力ビットレートテーブル 7から出力される入力ビットレートを Y[ byte/ ^ sec] ,最大処理時間を Z[ sec]として、次式（2)
Χ—δ≥ΥΧ Ζ · · · (2)
による算出結果に基づいて、内部バッファ群 1にオーバーフローが発生する危険を 警告する信号 ALMを生成する。ここで、 δは信号 ALMを発生させる時間のマージ ンとしてあら力じめ与えられている任意の一定数値である。
[0042] 次に、図 7に、データが転送中であっても、バッファがオーバーフローする前にバッ ファからデータを出力するためのフローを示す。まず、ステップ S201で、ノ ッファに 入力されるデータの入力ビットレート、及びバッファ内のデータが出力されて力も次に 入力可能になるまでに要する時間、すなわち、最大処理時間がオーバーフロー監視 機構 2に入力される。続いて、ステップ S102で、オーバーフロー監視機構 2によりバ ッファの残り容量が監視され、ステップ S 103で、バッファの残り容量、入力ビットレー ト及び最大処理時間に基づいて、ノ ッファにオーバーフローが発生する危険がある か否かが判定される。ステップ S 103で危険があると判定された場合、ステップ S 104 で、アービタ一 3におけるアービトレーションの優先順位が動的に変更され、ステップ S105で、データの転送が開始される。一方、ステップ S103で危険はないと判定され た場合、アービタ一 3におけるアービトレーションの優先順位は変更されることなぐス テツプ S105で、データの転送が監視される。データの転送が完了したら、ステップ S 101又は S102から上記処理が繰り返される。このようにして、アラーム発生回路 9で 発生した信号 ALMをオーバーフローが起こらない状態でアービタ一 3に送出し、ァ ービター 3でアービトレーションが動的に変更されることにより、バッファのオーバーフ ローを防ぐことができる。
[0043] 例えば、出力時間設定回路 8から算出された時間が 2 sec、入力ビットレートが 72 Mbpsの場合、 2 secという情報と、外部からのレジスタ設定を経て入力ビットレートテ 一ブル 7に入力された 72Mbpsという情報とがアラーム発生回路 9に送られると、残り 容量監視回路 6は、絶えずアラーム発生回路 9にバッファの残り容量の情報を送り続 ける。そして、残り容量監視回路 6により算出された容量が 2 sec分の 18byteに達す る直前にアラーム発生回路 9から信号 ALMがアービタ一 3に送出されることにより、 アービタ一 3におけるアービトレーションの優先順位が切り替わる。
[0044] ここで、オーバーフロー監視機構 2を備えていない従来のアービトレーション装置に おいて、バッファがいっぱいになり破綻する例を図 8に示す。図 8の例では、ァービト レーシヨンの優先順位が固定されている。なお、オーディオ、ビデオ、テレテキストの 順にアービトレーションの優先度が高いものとする。また、テレテキスト用バッファは、 転送要求を示すリクエストが出力されて力も次のリクエストが出力される区間である 3 μ sec以内にデータ転送が完了しなければ破綻すると仮定し、テレテキストデータの 転送要求は一度出力されたら次はすぐには出力されないものと仮定する。同様に、 オーディオ用バッファ及びビデオ用バッファは、それぞれ 2 sec以内にデータ転送 が完了しなければ破綻すると仮定する。オーディオ及びビデオのデータ転送は一定 間隔で行われるものとし、その間隔は 1 μ secであるとする。
[0045] 図 8に示す例では、オーディオ及びビデオのデータ転送によってテレテキストデー タの転送が阻害され続け、テレテキスト用バッファは、リクエストが出てから 3 sec以 内に転送を終了できずに破綻している。しかし、仮にアービトレーションの優先順位 力 テレテキスト、オーディオ、ビデオの順であったとしても、図 9に示すように、ビデオ データの転送がテレテキスト及びオーディオのデータ転送に阻害され、ビデオ用バッ ファが破淀してしまう。
[0046] これに対して、本実施形態 2に係るアービトレーション装置では、図 10に示すように 、テレテキストデータが転送されており、オーディオ及びビデオのデータ転送も保証さ れている。このように、システムの性能が従来と同等であったとしても、データ転送の 優先順位が動的に変更されることにより各バッファは破綻することがない。
[0047] したがって、オーバーフロー監視機構 2を備えたアービトレーション装置において、 信号 ALMを用いてアービトレーションの優先順位を動的に変更することにより、バッ ファの容量を変更することなぐまた、動作周波数を向上させることなくオーバーフロ 一を防止することができる。これにより、効率の良いデータ転送が可能となり、システ ム全体の実効バンド幅が向上して消費電力の低減につながる。また、空いたバンド 幅にその他の転送要因を割り当てることが可能となるため、 CPUを含んだシステムに おいては、 CPUの性能を向上させることができる。
[0048] (実施形態 3)
図 11は、オーバーフロー監視機構 2の一実施形態を示すものである。図 11に示す ように、本実施形態 3に係るオーバーフロー監視機構 2の構成は、実施形態 2のォー バーフロー監視機構に、さらに、アービタ一 3からの要求受付サイクルを測定する要 求受付サイクル測定回路 10を搭載したものである。そして、要求受付サイクル測定回 路 10によって測定された最小受付時間は制御レジスタ 5に自動的に入力される。
[0049] 例えば、図 5に示すように、信号 ALMが送信された後にデータ転送可能となるまで には、データが外部メモリに到着するまでの遅延時間や、他のデータが転送中であ つた場合に待たされる遅延時間を合計したものであるレイテンシ Lが存在する。また、 外部メモリが、信号 ALMが到達した時点ですでに他の要求を受け付けてデータ転 送中であった場合、そのデータ転送が終了するまでは次のデータ転送は受け付けら れない。
[0050] そこで、要求受付サイクル測定回路 10は、信号 ALMを送信してデータ転送可能 になるまでに何サイクル力かるかを示すリクエストの受付時間を検出し、制御レジスタ 5にその情報を書き込む。具体的には、要求受付サイクル測定回路 10は、図 1に示 した外部メモリインタフェース 4が各種コアからの要求を受け付けたことを示す信号 D ONE、及び外部メモリインタフェース 4におけるキューの状態、すなわち、キューの空 き具合から、リクエストの受付時間としてのレイテンシ Lを予測する。そして、出力時間 設定回路 8は、制御レジスタ 5に設定された値に基づいて、信号 ALMが送出されて 力 バッファ内に貯まっているデータが転送されて該バッファに再びデータが入力で きるようになるまでに要する最大処理時間 Zを算出する。
[0051] 以上のように、本実施形態 3では、要求受付サイクル測定回路 10により実際の転送 に即して、ノ ッファのオーバーフローの発生を警告する信号 ALMが出力されるため 、実施形態 1又は 2で得られる効果に加えて、転送効率の上昇が見込まれる。
[0052] (実施形態 4)
図 12は、オーバーフロー監視機構 2の一実施形態を示すものである。図 12に示す ように、本実施形態 4に係るオーバーフロー監視機構 2の構成は、実施形態 3のォー バーフロー監視機構 2にさらに内部バッファ群 1に入力される入力ビットレートを検出 する入力ビットレート検出回路 11を搭載したものである。そして、入力ビットレート検 出回路 11によって検出された入力ビットレートの値が制御レジスタ 5に自動的に入力 される。
[0053] 例えば、ディジタルテレビシステムにおける受信データは TS (トランスポートストリー ム）形式であるため、図 13に示すように、入力ストリームには、データ列の先頭を示す パケットシンク信号 SYNCと、データが有効であることを示すパケットヴァリッド信号 V ALとが存在する。そこで、入力ビットレート検出回路 11は、パケットシンク信号 SYN Cの間隔を測定し、パケットヴァリッド信号 VALが有効でない区間を差し引く。
[0054] また、 TSデータとして、パケットシンク信号 SYNCを先頭に 1パケットで決まったバイ ト数 (例えば、図 13に示したように 188byte)の有効データが送られてくるため、入力 ビットレート検出回路 11はその情報を内部にテーブルとして持っておく。そして、この テーブルの値と測定されたパケットシンク信号 SYNCのサイクルと力も入力ビットレー トを計算する。
[0055] 以上のように、本実施形態 4では、入力ビットレートを自動検出することにより、実施 形態 1一 3で得られた効果に加えて、外乱などによる入力ビットレートの乱れにも対応 することができる。
[0056] (実施形態 5)
図 14は、本発明の実施形態 5に係るアービトレーション装置の構成を示すものであ る。図 14において、 12はアンダーフロー検出回路を示す。アンダーフロー検出回路 12は、例えば、 AVデコーダーにおけるバッファのリードポイント RP及びライトポイント WPを参照して、当該バッファにアンダーフローが発生する危険を検出するものであ る。
[0057] 例えば、図 15に示したような、 CPU,トランスポートデコーダー及び AVデコーダー などの各コアを備え、各コアが一つの外部メモリや内部メモリにアクセスするュ -ファ イドメモリアーキテクチャを採用した 1チップのディジタルテレビシステムにおけるデー タの流れを考えてみる。実施形態 1に係るアービトレーション装置によると、確かに入 力データ力 外部メモリに対する書き込みが保護されるため受信データのオーバー フローを避けることができる。しかし、外部メモリに格納されたデータを読み出してデコ ード処理を行う AVデコーダーにおけるバッファのアンダーフローについての対応が 十分とはいえない。
[0058] 例えば、ディジタルテレビシステムにおいて、トランスポートデコーダーに接続される AVデコーダ一は、トランスポートデコーダ一力も AVデータを受信することで映像を 出力する。ところが、これらのデータ受信が遅れてしまい AVデコーダーにデータが 存在しない状態になると、映像又は音声のデコードに不具合が生じる。
[0059] そこで、図 14に示したように、 AVデコーダー又はトランスポートデコーダー周辺に アンダーフロー検出回路 12を搭載し、 AVデコードに必要な一定のデータが AVデコ ーダ一に存在しない場合、アンダーフロー発生の危険を知らせる信号 UFALMをァ ービター 3に送出するように構成する。これにより、信号 UFALMを受信したアービタ 一 3は、 AVデコーダーに送られる音声信号、映像信号、文字信号といった外部メモ リ 100などの一時格納メモリから読み出されるデータに対して、アービトレーションの 優先順位を上げる制御が可能となり、映像の乱れを防ぐことができる。
[0060] 例えば、図 16に示す例のように、信号 UFALMを受信したアービタ一 3は、外部メ モリ 100への書き込み転送要因を全て停止し、外部メモリ 100からのデータ読み出し を優先するようにアービトレーションの優先順位を切り替える。
[0061] 以上のように、実施形態 5では、受信データのオーバーフローにカ卩えて、出力先の アンダーフローを考慮することができ、 AVデータを保護することで安全なシステムが 提供できる。その他の処理フローは実施形態 1一 4と同じである。
[0062] (実施形態 6)
実施形態 5では、 AVデータを保護して映像の乱れを防ぐことでシステムの性能を 保証できるが、データが欠落した場合の無駄な転送には対応が不十分である。例え ば、ディジタルテレビが受信する AVデータとして、図 17に示すような、 MPEG2のデ ータである Iピクチャ、 Pピクチャ及び Bピクチャが存在する。 Bピクチャ 1の次の Bピク チヤ 2のヘッダ処理は通常 Bピクチャ 1の処理が終了する前に行われる力 外乱など により Bピクチャ 2が欠落して Bピクチャ 3が来てしまった場合には、映像として処理で きないため、 Iピクチャ 1の次の Iピクチャ 2が到着するまで受信するデータには意味が なくなる。
[0063] そこで、実施形態 6では、 AVデコーダーからトランスポートデコーダーに対してデ ータの欠落を示す信号を送出する機構を設け、データの欠落の種類に応じて、次に AVデコーダーが必要とするデータが来るまで、トランスポートデコーダーにおいて A Vデータを取得しな 、か、又は取得しても破棄するようにする。
[0064] 例えば、図 17の例では、 Bピクチャ 2が欠落した場合、 Iピクチャ 2が来るまで Bピク チヤ 1を出力し続けトランスポートデコーダ一は AVデータを取得しないか又は取得し ても破棄する。これにより、無駄な転送をなくして消費電力の低下が実現できる。
[0065] 図 18に、上述した制御方法を行うフローを示す。まず、ステップ S301で、入力され るトランスポートストリーム（TS)からエレメンタリーストリーム（ES)のヘッダを検出する 。続くステップ S302で、検出されたヘッダから、受信 AVデータに欠落がある力否か を検出する。データ欠落が検出されな力つた場合、ステップ S 303で受信 AVデータ を取得する。一方、データ欠落が検出された場合、ステップ S304で AVデータの受 信不要な要素を判別する。具体的には、受信したデータが Iピクチャである力否かを 判別する。ステップ S304での判別により不要要素である、すなわち、受信 AVデータ が Iピクチャではないと判別された場合、ステップ S305で、不要なデータとして判定さ れたデータを破棄する。一方、ステップ S304での判別により不要要素ではない、す なわち、受信 AVデータが Iピクチャであると判別された場合、ステップ S306で、先の データ欠落検出をクリアして、ステップ S303に進み、データを取得する。そして、ステ ップ S301から以上のフローを繰り返す。
[0066] 次に、図 19に本発明の一実施形態に係るアービトレーション装置の構成を示す。
図 19に示すように、本実施形態 6に係るアービトレーション装置の構成は、実施形態 5のアービトレーション装置に、さらに、入力ストリームのヘッダを解析するヘッダ解析 回路 13と、不要なデータを廃棄する制御機構 14とを搭載したものである。
[0067] ヘッダ解析回路 13は、入力ストリームであるトランスポートストリーム TS力もエレメン タリーストリームのヘッダを検出し、これを制御機構 14に出力する。また、エレメンタリ 一ストリーム力も所定のヘッダを除去して得られたデータをバッファ 1に出力する。
[0068] 図 20に示すように、制御機構 14は、 AVデータ ID検出回路 15aと破棄信号発生回 路 16とを備えている。ヘッダ解析回路 13によって受信データが AVデータであると判 断されると、 AVデータ ID検出回路 15aはその AVデータのヘッダを解析してその解 析結果を蓄積する。また、 AVデータ ID検出回路 15aは、 AVデータの一部に無効と 判断される欠落が生じたことを検出し、次の有効なデータが来るまで、具体的には、 次の Iピクチャが受信されるまで AVデータの破棄を決定する。破棄信号発生回路 16 は、 AVデータ ID検出回路 15aの決定に従い、 AVデータの破棄を指示する信号 DI Sを出力する。ノ ッファ 1は信号 DISを受けることによって、ヘッダ解析回路 13からの データ受信を停止するか、又は、すでに無効なデータを格納してしまっている場合に は、そのデータを破棄する。
[0069] 以上のように、実施形態 6では、無駄な転送をなくすことによりシステムのバンド幅に 空きができ、マイコンなどの他の転送要因の性能を向上させることができる。その他の データの流れは実施形態 1一 5と同様である。
[0070] (実施形態 7)
実施形態 6では、受信データのオーバーフロー発生の危険がないときには、 AVデ ータが保護され、映像の乱れを防ぐことができ、実効バンド幅の向上が実現できる。し かし、受信ストリームには、音声信号、映像信号及び文字信号以外にセクションという データが含まれており、入力されているストリームの中身がセクションである場合、受 信データがバッファにおいてオーバーフローする危険があるときに保護されるデータ は AVデータではなくセクションデータとなる。すなわち、 AVデータよりもセクションデ ータが優先的に保護されてしまい、結果的に AVデータの保護が不十分となるおそ れがある。
[0071] 図 21に示すように、セクションデータは、テーブル IDという IDを示すデータ列、ノ 一ジョンナンバーというセクションの新旧を示すデータ列、及び一つのセクションが複 数に分割されて送信される場合、分割されたセクションが連結されるべき順番を示す セクションナンバーというデータ列を持っている。このほか、テーブル ID拡張という多 重化されて 、る他のセクションと識別するための IDを持って 、る。このような制御構造 を持つセクションデータは、それぞれに固有の再送周期を持ち、この再送周期に従 つて、全く同一のテープノレ ID、バージョンナンバー、セクションナンバーを持つセクシ ヨンが何度も繰り返し受信されるため、重要度は AVデータに比べて低い。
[0072] ここで、入力ストリームのヘッダを解析するヘッダ解析回路 13の解析結果から、例 えば、受信データの中身がセクションであれば、 AVデコーダーからアンダーフロー 発生の危険を示す信号 UFALMを受信しているときや、他の受信データに関するバ ッファ群力 オーバーフロー発生の危険を示す信号 ALMが出ているときには、入力 されている受信データであるセクションデータを破棄するという制御を行うことにより、 システムのバンド幅に空きができ、マイコンなどの他の転送要因の性能を向上させる ことができる。
[0073] 図 22に、上述した制御方法のフローを示す。まず、ステップ S401で、本来取得す べきデータではあるがシステム状態がピークのときには廃棄すると定めたデータに関 して、このデータの判定に用いるヘッダ情報が設定される。例えば、セクションデータ よりも AVデータを優先的に保護する場合には、セクションデータのヘッダ情報が設 定される。ステップ S402で、システム状態を検出し、システムが性能的に危険な状態 、すなわち、システム状態がピークである力否かを判定する。ステップ S402で検出結 果が危険ではな 、と判定された場合には、ステップ S403で受信したデータを取得す る。なお、システム状態のピークとして、例えば、オーバーフロー監視機構 2から信号 ALMが出力されている場合が考えられる。
[0074] 一方、ステップ S402で検出結果が危険であると判定された場合には、ステップ S4 04で、入力されたトランスポートストリームのヘッダ情報を取得し、ステップ S405で、 受信したデータが廃棄すべきデータか否かを判定する。ステップ S405での判定結 果が「YES」の場合、ステップ S406で受信したデータを廃棄する。一方、ステップ S4 05での判定結果が「NO」の場合、ステップ S403に分岐してデータを取得する。そし て、ステップ S402から以上のフローを繰り返す。
[0075] 次に、図 23に本発明の一実施形態に係る制御機構 14の構成を示す。セクションは 放送によって様々であり、放送ごとに規格があるプライベートセクションと MPEGの規 格によって共通の規格が存在するセクションがある。例えば、後者に関して、 PATと いうセクションについては、テーブル ID力 簡単に判別可能であり、番組が変更され る前後でのみ内容が変化し、再送周期は 100msである。しかし、 AVデータを保護す る必要が生じる場合、問題となる期間は数 sである。そこで、本実施形態 7では、図 23に示すように、制御機構 14は、図 20に示した構成に、さらに、テーブル ID検出回 路 15を備えている。
[0076] テーブル ID検出回路 15は、入力されたエレメンタリーストリームのヘッダに含まれる テーブル IDから、受信データがセクションデータであると判断する。破棄信号発生回 路 16は、ノ ッファにオーバーフローが発生する危険を示す信号 ALMを受け、かつ、 テーブル ID検出回路 15によって受信データがセクションデータであると判断されたと き、受信データの破棄を指示する信号 DISを出力する。
[0077] 以上のように、本実施形態 7では、バンド幅に余裕が生じ、マイコンなどに割り当て ることが可能となるため、システムの性能を向上させることが可能となる。また、不要な 転送をなくすことにより、消費電力の低下にもつながる。その他のデータの流れは実 施形態 1一 6と同様である。
[0078] (実施形態 8)
受信されるべきセクションが複数のセクションに分割されて 、る場合には、複数に分 割されたセクションのそれぞれが持って 、るセクションナンバーと 、う連結される順番 を示すデータ列を検出することが有効である。しかし、例えば、図 24に示すように、セ クシヨンナンバーが" 0"のセクションデータを受信後に、セクションナンバー力 '1"の セクションデータが受信されずに、セクションナンバーが" 2"のセクションデータが受 信されたとしても有効なデータはならない。そのため、不要となったデータ、例えば、 上記例の場合、セクションナンバーが" 2"のセクションデータを廃棄することで、無駄 な転送を省くことが必要である。
[0079] 図 25に本発明の一実施形態に係る制御機構 14の構成を示す。図 25に示すよう〖こ 、本実施形態 8に係るアービトレーション装置の構成は、実施形態 7の制御機構 14に 、さらに、セクションナンバーを検出してその連続性を判断し、受信データの有効性を 判定するセクションナンバー検出回路 17を搭載したものである。具体的には、セクシ ヨンナンバー検出回路 17は、セクションナンバーが不連続であることと判断したとき、 受信データは無効なデータであると判定する。破棄信号発生回路 16は、セクション ナンバー検出回路 17から、受信データが無効なデータである旨の通知を受けたとき 、受信データの破棄を指示する信号 DISを出力する。
[0080] これにより、例えば、図 24に示したようにセクションナンバー力 ' 1"のセクションデー タが外乱などにより失われて受信されな力つた場合、再送周期に従って新たに受信 されるまでの間、同じテーブル IDを持つセクションデータを取得しないことで、無駄な 転送を起こさせないことが可能となる。その他 LSIのデータフローは実施形態 1一 7と 同じである。 [0081] 以上のように、本実施形態 8では、セクションナンバーが不連続となった場合の不要 な転送をなくすことにより、システムの性能を向上させることが可能になるとともに、消 費電力の低下にもつながる。その他のデータの流れは実施形態 1一 7と同様である。
[0082] (実施形態 9)
実施形態 8では、セクションは、内容が変更される際にバージョンナンバーも変更さ れるという規格に従って変化する。しかし、セクションが複数に分割されている場合に は、異なるバージョンナンバーを持つセクションを結合しても有効なデータとはならな い。そこで、複数に分割されたセクションの受信中にバージョンナンバーが変更され たときに、以前のセクションが内部バッファ群 1に存在する場合は、この内部バッファ 群 1をクリアして以前のセクションを破棄するという制御を行う。
[0083] 図 26に、上述した制御方法のフローを示す。まず、ステップ S501で、受信すべき セクションの PIDごとにセクションナンバー及びバージョンナンバーを監視する。ステ ップ S502で、同一の PIDのセクションであり、順次受信されるごとに増加するセクショ ンナンバーを持つ複数に分割されたセクションを受信している途中でバージョンナン バーが変更された力否かを検出する。ステップ S502でバージョンナンバーの変更が 検出された場合には、ステップ S503に分岐して、ステップ S503でデータを廃棄する 。ステップ S502でバージョンナンバーの変更が検出されなかった場合には、ステップ S504に分岐して、ステップ S504でデータを取得する。そして、ステップ S501から以 上のフローを繰り返す。
[0084] 図 27に、本実施形態 9に係る制御機構 14の構成を示す。本実施形態 9では、制御 機構 14は、図 25に示した構成に、さらに、セクションのバージョンナンバーをモニタ するバージョンナンバー検出回路 18を搭載している。破棄信号発生回路 16は、バ 一ジョンナンバー検出回路 18から、バージョンナンバーが変更された旨の通知を受 けたとき、受信データの破棄を指示する信号 DISを出力する。
[0085] 以上のように、本実施形態 9では、バージョンナンバーが変更された場合の無駄な 転送を起こさせないことが可能となる。その他 LSIのデータフローは実施形態 1一 8と 同じである。さらに、不要な転送をなくすことにより、消費電力の低下にもつながる。そ の他のデータの流れは実施形態 1一 8と同様である。 [0086] (実施形態 10)
実施形態 1一 9で行われるヘッダ解析などはソフトウェアでも実現可能である。ソフト ウェアで設定を自由に変更できれば、回路数の削減及び設定の自由度を得ることが できる。
[0087] そこで、本実施形態 10では、図 28に示すように、外部力 のレジスタ設定でァービ ター 3によるアービトレーションの優先度を変更するための制御レジスタ 19を設けて いる。これにより、トランスポートデコーダーのメモリアクセスに対するァービトレーショ ンをソフトウェア力も自由に変更することができ、実施形態 1一 9と同様の効果を実現 することができる。その他 LSIのデータフローは実施形態 1一 9と同じである。
[0088] (実施形態 11)
実施形態 1一 10の場合、確カゝに AVデータの保護動作が可能となる力 テレテキス トの保護に関しては十分とは 、えな 、。
[0089] ここで、外部メモリに一時格納された後に、 AVデコーダーの要求に従って外部メモ リなどの一時格納メモリから読み出されるテレテキストは、ディジタルテレビの仕様によ り送出されるべき期間が明確に決まっている。そして、その期間は、テレビの映像をモ ニタに出力するための同期信号である水平同期信号及び垂直同期信号力 求める ことができる。その期間内に AVデコーダーにテレテキストデータが送出されなければ 、画面に出力される文字データに異常が起こる。
[0090] そこで、実施形態 11では、データ転送の優先順位を変更することでテレテキストデ ータの転送を保証し、効率の良い転送を実現する。このような制御方法のフローを図 29に示す。まず、ステップ S601で水平同期信号及び垂直同期信号をモニタリング する。ステップ S602で、水平同期信号及び垂直同期信号に基づいて、テレテキスト データの送出タイミングである力否かを判定する。ステップ S602の判定結果が「YE S」であれば、ステップ S604で転送の優先順位が変更され、ステップ S605でデータ の転送が行われる。一方、ステップ S603の判定結果が「NO」であれば、通常の優先 順位を保ったまま、ステップ S605に進む。データの転送が完了したら、ステップ S60 1から上記処理が繰り返される。
[0091] 次に、図 30に本発明の一実施形態に係るアービトレーション装置の構成を示す。 本実施形態 11に係るアービトレーション装置は、実施形態 10のアービトレーション装 置に、さらに、テレテキスト送出要求回路 40を備えている。テレテキスト送出要求回路 40は、水平同期信号及び垂直同期信号を元にテレテキストデータが送出されるべき 期間を判断し、テレテキストのリクエストが出て力 その期間内に送出することができ る時間の直前に、テレテキストデータの転送を要求する信号 TALMを出力する。ァ ービター 3は、信号 TALMを受けると、テレテキストデータを最優先して転送すベぐ アービトレーションの優先順位を変更する。
[0092] 以上のように、実施形態 11では、テレテキストの読み出しを考慮することができ、実 施形態 1一 10と同様の効果を得ることができる。その他 LSIのデータフローは実施形 態 1一 10と同じである。
[0093] (実施形態 12)
実施形態 1一 11の場合、確かに AVデータの保護動作が可能となり、実効バンド幅 の向上が実現できる。しかし、図 31に示すように、 DTVシステムがトランスポートデコ ーダ一、 AVデコーダー及びその周辺回路で構成されており、かつ外部メモリがトラン スポートデコーダー以外のコアにも同時に共用され、各コアが内部でアービターを備 えるという二段構造 (例えば、ユニファイドメモリアーキテクチャの場合）とっていた場 合には、トランスポートデコーダー内で優先順位が上げられた転送リクエストが、メモリ インタフェースのアービタ一によって優先処理されな 、おそれがある。
[0094] そこで、図 32に示すように、本実施形態 12に係るアービトレーション装置は、実施 形態 11に係るアービトレーション装置をトランスポートデコーダー内部に含み、ァー ビター 3は、リクエスト監視機構 20及びキュー監視機構 22を備え、外部メモリインタフ エース 4は、アービタ一 21を備えている。
[0095] リクエスト監視機構 20は、オーバーフロー監視機構 2からの信号 ALM及び AVデ ータのアンダーフロー検出回路 12からの信号 UFALMを受けたときに外部メモリイン タフエース 4におけるアービタ一 21に緊急のリクエストである信号 TDALMを送出す る。
[0096] 外部メモリインタフェース 4におけるアービタ一 21は各コアからの要求を受ける。特 に、トランスポートデコーダ一力も信号 TDALMを受けたとき、トランスポートデコーダ 一からのリクエストを優先するように、アービトレーションの優先順位を変更する。
[0097] キュー監視機構 22は、外部メモリインタフェース 4が各種コアからの要求を受け付け たことを示す信号 DONE、及び外部メモリインタフェース 4におけるキューの状態を監 視する。そして、キューの空き具合を示す信号を出力する。キュー監視機構 22は、ト ランスポートデコーダーのキューだけではなぐこれ以外の各コアに関するキューをも 監視する。リクエスト監視機構 20は、キュー監視機構 22から、外部メモリインタフエ一 ス 4における各コアのキューが空 、て 、る旨の通知を受けたとき、外部メモリインタフ エース 4にリクエストを発行する。これにより、各コアのキューが空いている場合、トラン スポートデコーダーにバス使用権が与えられ、外部メモリ 100へのアクセスが行われ る。
[0098] 以上のように、本実施形態 12では、複数のコアを含むシステムにおいても、実施形 態 1一 11と同様の効果を得ることができる。その他 LSIのデータフローは実施形態 1 一 11と同じである。
[0099] (実施形態 13)
実施形態 1一 12によって測定されたリクエストの受付時間等はログとして一定時間 ごとに出力し、保存することができる。
[0100] ログの保存方法について図 33に示す。まず、ステップ S701で、バッファに入力さ れるデータの入力ビットレートを取得する。具体的には、図 11等に示した入力ビットレ ートテーブル 7から入力ビットレート Yを取得する。次に、ステップ S702で、バッファ内 のデータが出力され次に入力可能になるまでに力かる時間を入力する。具体的には 、図 11等に示した出力時間設定回路 8から最大処理時間 Zを取得する。次に、ステツ プ S703で、バッファの残り容量を取得する。具体的には、図 11等に示した残り容量 監視回路 6から残り容量 Xを取得する。次に、ステップ S704で、バッファの残り容量と 入出力に力かる転送時間との関係からバッファにオーバーフローが発生する危険が ある力否かに関する情報を取得する。具体的には、図 11等に示したアラーム発生回 路 9から出力される信号 ALMを取得する。そして、ステップ S705で、ステップ S701 一 S704で取得した各種情報をログとして一定間隔で保存する。以上の動作をステツ プ S701から繰り返す。なお、各情報の取得の順序はこれに限られず、どのような順 序で取得してもよい。また、同時に各情報を取得してもよい。
[0101] 図 34は、本実施形態 13に係るアービトレーション装置における、図 33に示すフロ 一を実現するオーバーフロー監視機構 2の一実施例を示す。本実施形態に係るォ 一バーフロー監視機構 2は、ログの送出サイクルを決める送出サイクル回路 25と、入 力された各種情報力もログを生成するログ生成回路 26とを備える。ログ生成回路 26 は、入力されたバッファの残り容量 X、入力ビットレート Y、最大処理時間 Ζ及び信号 ALMからログを生成し、格納する。そして、格納したログを、送出サイクル回路 25か ら出力されるクロック信号 CLKに同期して外部に出力する。
[0102] このようにして得られたログは、実動作上で問題が起きたときの解析に利用できるた め、アービトレーション装置の解析効率が向上する。その他のデータの流れは実施 形態 1一 12と同様である。
産業上の利用可能性
[0103] 本発明に係るアービトレーション方法及び装置は、 LSIと外部メモリとのインタフエ一 スに関して、動作周波数や一度に転送できる転送量を上げることなく実効バンド幅を 増加することができるため、低コストで高品質'高信頼性が求められるディジタルテレ ビシステムに有用である。

Claims

請求の範囲
[1] 複数の転送データに対して転送要求を調停するアービトレーション方法であって、 前記転送データのオーバーフロー発生の危険を示す情報に基づいて、前記複数 の転送データに対してあら力じめ設定されているアービトレーションの優先順位を動 的に変更することを特徴とするアービトレーション方法。
[2] 請求の範囲 1に記載されたアービトレーション方法において、
前記アービトレーションの優先順位の変更は、さらにアンダーフローが発生する危 険を示す情報に基づいて行うことを特徴とするアービトレーション方法。
[3] 請求の範囲 1に記載されたアービトレーション方法において、
前記複数の転送データがそれぞれ一時的に格納される複数のバッファの残り容量 を監視し、
前記バッファへの前記転送データの入力ビットレートと前記バッファの残り容量とに 基づいて、前記バッファにオーバーフローが発生する危険がある力否かを予測し、 前記予測結果に基づ 、て、前記アービトレーションの優先順位を変更することを特 徴とするアービトレーション方法。
[4] 請求の範囲 3に記載されたアービトレーション方法において、
前記転送データの転送に力かるレイテンシをさらに考慮して、前記バッファにォー バーフローが発生する危険がある力否かを予測することを特徴とするァービトレーシ ヨン方法。
[5] 請求の範囲 1に記載されたアービトレーション方法において、
テレビジョン映像出力に係る水平同期信号及び垂直同期信号に基づ!/、て、文字デ ータの送出タイミングを判定し、
前記判定結果に基づ 、て、前記アービトレーションの優先順位を変更することを特 徴とするアービトレーション方法。
[6] 請求の範囲 1に記載されたアービトレーション方法において、
トランスポートデコーダーに受信されたトランスポートストリーム力もエレメンタリースト リームに関するヘッダ情報を検出し、
前記ヘッダ情報からデータの欠落を検出し、 前記データの欠落以降に受信されるデータの有効性を判定し、
前記判定結果から、受信しても無効となるデータを廃棄することを特徴とするァービ トレーシヨン方法。
[7] 請求の範囲 1に記載されたアービトレーション方法において、
トランスポートデコーダーのシステム状態を監視し、
前記システム状態がピークであるとき、前記トランスポートデコーダーに受信されたト ランスポートストリームのヘッダ情報を取得し、
前記取得したヘッダ情報力 前記トランスポートデコーダーに受信されたデータで あってシステム状態がピークであるときに廃棄するとあら力じめ定めたデータのヘッダ 情報と一致するか否かを判定し、
前記一致の場合、前記受信されたデータを廃棄することを特徴とするァービトレ一 シヨン方法。
[8] 請求の範囲 1に記載されたアービトレーション方法において、
受信したトランスポートストリームについて、パケット IDごとに、セクションデータ、及 び、前記セクションデータに係るバージョンナンバー及びセクションナンバー監視し、 同一のパケット IDを持つ複数に分割されたセクションデータを受信している途中で 前記バージョンナンバーが変更された力否かを検出し、
前記バージョンナンバーの変更が検出された場合には、前記セクションデータを廃 棄することを特徴とするアービトレーション方法。
[9] 請求の範囲 1に記載されたアービトレーション方法において、
前記複数の転送データがそれぞれ一時的に格納される複数のバッファの残り容量 を取得し、
前記バッファへの前記転送データの入力ビットレートを取得し、
前記バッファに格納されているデータを出力して力 次の転送データが前記バッフ ァに格納可能になるまでに力かる時間を取得し、
前記入力ビットレートと前記バッファの残り容量とから予測された、前記バッファにつ いてのオーバーフロー発生の危険に関する情報を取得し、
一定間隔で上記各情報をログとして保存することを特徴とするアービトレーション方 法。
[10] 複数の転送データに対して転送要求を調停するアービトレーション装置であって、 前記複数の転送データのそれぞれを一時的に格納する複数のバッファと、 前記複数のバッファへの前記複数の転送データの転送状況を監視する監視機構と 前記監視機構によって監視された前記バッファへの前記転送データの入力ビットレ ートと前記バッファの残り容量とに基づいて、前記複数の転送データに対してァービ トレーシヨンの優先順位を動的に変更するアービタ一とを備えたことを特徴とするァー ビトレーシヨン装置。
[11] 請求の範囲 10に記載されたアービトレーション装置において、
前記監視機構は、前記入力ビットレートと前記バッファの残り容量とに基づいて、前 記バッファについてのオーバーフロー発生の危険を予測し、オーバーフローが発生 する危険がある場合にはアラームを発する手段を備え、
前記アービタ一は、前記アラームを受けたとき、当該アラームに係る転送データに 対するアービトレーションの優先順位を上げることを特徴とするアービトレーション装 置。
[12] 請求の範囲 11に記載されたアービトレーション装置にぉ 、て、
前記監視機構は、前記転送データの転送に力かるレイテンシを計算する手段をさら に備え、前記レイテンシをカ卩味して、前記バッファにオーバーフローが発生する危険 がある力否かを予測することを特徴とするアービトレーション装置。
[13] 請求の範囲 11に記載されたアービトレーション装置にぉ 、て、
前記監視機構は、前記入力ビットレートを計算する手段をさらに備えたことを特徴と するアービトレーション装置。
[14] 請求の範囲 10に記載されたアービトレーション装置において、
アンダーフローが発生する危険を検出してアラームを発する手段をさらに備え、 前記アービタ一は、前記アラームを受けたとき、当該アラームに係る転送データの 読み出し要求に対するアービトレーションの優先順位を上げることを特徴とするァー ビトレーシヨン装置。
[15] 請求の範囲 10に記載されたアービトレーション装置において、
前記アービタ一は、外部力 のレジスタ設定によって、前記アービトレーションの優 先順位を変更することを特徴とするアービトレーション装置。
[16] 請求の範囲 10に記載されたアービトレーション装置において、
テレビジョン映像出力に係る水平同期信号及び垂直同期信号に基づ!/、て、文字デ ータの転送を要求する信号を発する手段をさらに備え、
前記アービタ一は、前記信号を受けたとき、前記文字データの転送に対するァービ トレーシヨンの優先順位を上げることを特徴とするアービトレーション装置。
[17] 請求の範囲 10に記載されたアービトレーション装置において、
前記アービタ一及びその他のコアからのデータ転送要求を調停する上位アービタ 一を備え、
前記アービタ一は、前記複数の転送データのいずれかに対してアービトレーション の優先順位を上げる変更をするとき、前記上位アービタ一に、緊急のリクエストを発 するリクエスト手段を有するものであり、
前記上位アービタ一は、前記緊急のリクエストを受けたとき、前記アービタ一からの 転送要求に対するアービトレーションの優先順位を上げることを特徴とするァービトレ ーシヨン装置。
[18] 請求の範囲 17に記載されたアービトレーション装置において、
前記アービタ一は、前記上位アービタ一によつて管理されるキューの状態を監視す るキュー監視手段を有するものであり、
前記リクエスト手段は、前記キュー監視手段によって前記キューが空いていることが 検出されたとき、前記上位アービタ一に転送要求を行うものであることを特徴とするァ 一ビトレーシヨン装置。
[19] 請求の範囲 10に記載されたアービトレーション装置において、
入力されたトランスポートストリーム力 エレメンタリーストリームに関するヘッダ情報 を検出する手段と、
前記ヘッダ情報からデータの欠落を検出し、前記データの欠落以降に受信される データの有効性を判定する手段と、 前記判定結果から、受信しても無効となるデータの廃棄を指示する手段とを備え、 前記複数のバッファは、それぞれ、前記指示を受けたとき、前記受信しても無効とな るデータを削除するものであることを特徴とするアービトレーション装置。
[20] 請求の範囲 10に記載されたアービトレーション装置において、
入力されたトランスポートストリーム力 エレメンタリーストリームに関するヘッダ情報 を検出する手段と、
前記ヘッダ情報から、受信データがセクションデータであることを判別する手段と、 前記受信データがセクションデータであるときであって前記転送データのオーバー フロー発生の危険を示す情報を受けたとき、前記受信データの廃棄を指示する手段 とを備え、
前記複数のバッファは、それぞれ、前記指示を受けたとき、前記受信データを削除 するものであることを特徴とするアービトレーション装置。
[21] 請求の範囲 10に記載されたアービトレーション装置において、
入力されたトランスポートストリーム力 エレメンタリーストリームに関するヘッダ情報 を検出する手段と、
前記ヘッダ情報から、受信セクションデータのセクションナンバーを検出し、その不 連続を判定したとき、前記セクションデータが無効である旨の通知を行う手段と、 前記通知を受けたとき、前記受信セクションデータの廃棄を指示する手段とを備え 前記複数のバッファは、それぞれ、前記指示を受けたとき、前記受信セクションデー タを削除するものであることを特徴とするアービトレーション装置。
[22] 請求の範囲 21に記載されたアービトレーション装置において、
前記ヘッダ情報から、前記受信セクションデータのバージョンナンバーを検出し、同 一のパケット IDを持つ複数に分割されたセクションデータを受信している途中で前記 バージョンナンバーが変更されたとき、当該変更を通知する手段を備え、
前記受信セクションデータの廃棄を指示する手段は、前記通知を受けたとき、前記 受信セクションデータの廃棄を指示するものであることを特徴とするァービトレーショ ン装置。
[23] 請求の範囲 10に記載されたアービトレーション装置において、
前記入力ビットレート及び前記バッファの残り容量からログを生成する手段と、 前記生成されたログの送出タイミングを決定する手段とを備えたことを特徴とするァ 一ビトレーシヨン装置。
[24] ユニファイドメモリアーキテクチャを有する受信装置であって、
請求の範囲 17に記載されたアービトレーション装置を備え、
前記上位アービタ一は、ユニファイドメモリに対するデータ転送要求を調停するもの であることを特徴とする受信装置。
PCT/JP2005/005017 2004-03-18 2005-03-18 アービトレーション方法及び装置 WO2005096162A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/522,404 US7328292B2 (en) 2004-03-18 2006-09-18 Arbitration method and device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004078125 2004-03-18
JP2004-078125 2004-03-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/522,404 Continuation US7328292B2 (en) 2004-03-18 2006-09-18 Arbitration method and device

Publications (1)

Publication Number Publication Date
WO2005096162A1 true WO2005096162A1 (ja) 2005-10-13

Family

ID=35063972

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/005017 WO2005096162A1 (ja) 2004-03-18 2005-03-18 アービトレーション方法及び装置

Country Status (2)

Country Link
US (1) US7328292B2 (ja)
WO (1) WO2005096162A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239434A (ja) * 2009-03-31 2010-10-21 Nec Corp 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム
JP2019053565A (ja) * 2017-09-15 2019-04-04 ファナック株式会社 データ収集装置、データ転送装置、データ収集システム、データ収集プログラム及びデータ転送プログラム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2916600B1 (fr) * 2007-05-24 2013-11-22 Canon Kk Procede et dispositif de transmission de donnees
FR2958822B1 (fr) * 2010-04-09 2012-04-13 Canon Kk Procedes de transmission et reception de contenus de donnees, n?uds source et destination, produit programme d'ordinateur et moyen de stockage correspondants
US8948269B1 (en) * 2011-03-23 2015-02-03 Marvell International Ltd. Processor implemented systems and methods for optimized video decoding using adaptive thread priority adjustment
US9940807B1 (en) * 2013-09-01 2018-04-10 J. Brasch Co., Llc System and method for monitoring multiple patients
JP6992295B2 (ja) * 2017-07-11 2022-01-13 富士フイルムビジネスイノベーション株式会社 電子装置
US11269774B2 (en) * 2018-10-15 2022-03-08 Texas Instruments Incorporated Delayed snoop for improved multi-process false sharing parallel thread performance
KR102415309B1 (ko) * 2020-06-16 2022-07-01 에스케이하이닉스 주식회사 인터페이스 장치 및 그 동작 방법
KR102518285B1 (ko) 2021-04-05 2023-04-06 에스케이하이닉스 주식회사 PCIe 인터페이스 및 인터페이스 시스템

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353362A (ja) * 1989-07-20 1991-03-07 Nec Corp データ処理システムの階層バス制御装置
JPH08314793A (ja) * 1995-03-13 1996-11-29 Fujitsu Ltd メモリアクセス制御方法および該方法を適用した半導体集積回路および画像復号装置
JPH0998428A (ja) * 1995-09-29 1997-04-08 Denso Corp 画像信号の復号化装置
JPH10177546A (ja) * 1996-12-06 1998-06-30 Internatl Business Mach Corp <Ibm> バス上でのデータ転送をスケジューリングするコンピュータ装置
WO2000003541A1 (fr) * 1998-07-13 2000-01-20 Sony Corporation Multiplexeur de donnees, systeme de diffusion de programme, systeme d'emission de programme, systeme de diffusion a peage, procede d'emission de programme, systeme de reception limitee et recepteur de donnees
JP2000347987A (ja) * 1999-06-07 2000-12-15 Matsushita Electric Ind Co Ltd Ｄｍａ転送装置
JP2001291318A (ja) * 2000-04-04 2001-10-19 Mitsubishi Electric Corp 記録再生装置およびディジタル放送受信機
JP2002196975A (ja) * 1999-07-12 2002-07-12 Matsushita Electric Ind Co Ltd データ処理装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546543A (en) * 1993-03-26 1996-08-13 Digital Equipment Corporation Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress
US5483289A (en) * 1993-12-22 1996-01-09 Matsushita Electric Industrial Co., Ltd. Data slicing circuit and method
KR0166935B1 (ko) * 1994-11-23 1999-03-20 구자홍 엠펙2 트랜스포트 디코더 장치
JPH08221311A (ja) * 1994-12-22 1996-08-30 Sun Microsyst Inc スーパースカラプロセッサにおけるロードバッファ及びストアバッファの優先順位の動的切換え
US5752266A (en) * 1995-03-13 1998-05-12 Fujitsu Limited Method controlling memory access operations by changing respective priorities thereof, based on a situation of the memory, and a system and an integrated circuit implementing the method
US5959672A (en) * 1995-09-29 1999-09-28 Nippondenso Co., Ltd. Picture signal encoding system, picture signal decoding system and picture recognition system
DE69740053D1 (de) * 1996-08-07 2010-12-30 Panasonic Corp Vorrichtung zur decodierung und codierung von bild und ton, und informationsübertragungssystem
US5862355A (en) * 1996-09-12 1999-01-19 Telxon Corporation Method and apparatus for overriding bus prioritization scheme
US6167083A (en) * 1997-04-04 2000-12-26 Avid Technology, Inc. Computer system and process for capture editing and playback of motion video compressed using interframe and intraframe techniques
US6148381A (en) * 1997-04-08 2000-11-14 Advanced Micro Devices, Inc. Single-port trace buffer architecture with overflow reduction
GB9719316D0 (en) * 1997-09-12 1997-11-12 Power X Limited Priority selection means for data transmission apparatus
JP3094999B2 (ja) * 1998-10-15 2000-10-03 日本電気株式会社 オーディオ・ビデオ同期再生装置
US6380945B1 (en) * 1998-11-09 2002-04-30 Broadcom Corporation Graphics display system with color look-up table loading mechanism
US6892390B1 (en) * 1999-03-18 2005-05-10 Microsoft Corporation Methods and systems for broadcast data services
JP3324556B2 (ja) * 1999-04-13 2002-09-17 日本電気株式会社 映像記録方式
US6604156B1 (en) * 1999-09-15 2003-08-05 Koninklijke Philips Electronics N.V. Message buffer full handling in a CAN device that employs reconfigurable message buffers
US6538656B1 (en) * 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
US6678332B1 (en) * 2000-01-04 2004-01-13 Emc Corporation Seamless splicing of encoded MPEG video and audio
JP3911380B2 (ja) * 2000-03-31 2007-05-09 松下電器産業株式会社 転送レート制御装置
JP3636672B2 (ja) * 2001-04-06 2005-04-06 松下電器産業株式会社 表示処理装置
CN1190076C (zh) * 2001-08-06 2005-02-16 松下电器产业株式会社 数据流处理器
US6925120B2 (en) * 2001-09-24 2005-08-02 Mitsubishi Electric Research Labs, Inc. Transcoder for scalable multi-layer constant quality video bitstreams
US6804738B2 (en) * 2001-10-12 2004-10-12 Sonics, Inc. Method and apparatus for scheduling a resource to meet quality-of-service restrictions
JP2004088623A (ja) * 2002-08-28 2004-03-18 Renesas Technology Corp 文字放送データ抜き取り装置
JP4029711B2 (ja) * 2002-10-04 2008-01-09 富士ゼロックス株式会社 画像形成装置
EP1418506A3 (en) * 2002-11-08 2005-10-12 Matsushita Electric Industrial Co., Ltd. Data storing system and transmission control method
US7143219B1 (en) * 2002-12-31 2006-11-28 Intel Corporation Multilevel fair priority round robin arbiter
US7395346B2 (en) * 2003-04-22 2008-07-01 Scientific-Atlanta, Inc. Information frame modifier
US7120714B2 (en) * 2003-05-27 2006-10-10 Intel Corporation High-speed starvation-free arbiter system, rotating-priority arbiter, and two stage arbitration method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353362A (ja) * 1989-07-20 1991-03-07 Nec Corp データ処理システムの階層バス制御装置
JPH08314793A (ja) * 1995-03-13 1996-11-29 Fujitsu Ltd メモリアクセス制御方法および該方法を適用した半導体集積回路および画像復号装置
JPH0998428A (ja) * 1995-09-29 1997-04-08 Denso Corp 画像信号の復号化装置
JPH10177546A (ja) * 1996-12-06 1998-06-30 Internatl Business Mach Corp <Ibm> バス上でのデータ転送をスケジューリングするコンピュータ装置
WO2000003541A1 (fr) * 1998-07-13 2000-01-20 Sony Corporation Multiplexeur de donnees, systeme de diffusion de programme, systeme d'emission de programme, systeme de diffusion a peage, procede d'emission de programme, systeme de reception limitee et recepteur de donnees
JP2000347987A (ja) * 1999-06-07 2000-12-15 Matsushita Electric Ind Co Ltd Ｄｍａ転送装置
JP2002196975A (ja) * 1999-07-12 2002-07-12 Matsushita Electric Ind Co Ltd データ処理装置
JP2001291318A (ja) * 2000-04-04 2001-10-19 Mitsubishi Electric Corp 記録再生装置およびディジタル放送受信機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239434A (ja) * 2009-03-31 2010-10-21 Nec Corp 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム
JP2019053565A (ja) * 2017-09-15 2019-04-04 ファナック株式会社 データ収集装置、データ転送装置、データ収集システム、データ収集プログラム及びデータ転送プログラム

Also Published As

Publication number Publication date
US7328292B2 (en) 2008-02-05
US20070011389A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
WO2005096162A1 (ja) アービトレーション方法及び装置
US7533192B2 (en) Task scheduling method in case of simultaneous transfer of compressed data and non-compressed data
JPH06237451A (ja) 動画通信方式および端末装置
JP2009303208A (ja) シリアルデータインターフェースを使用して複数の論理データストリームのそれぞれに対応するデータを送信／受信する方法及び装置
US8397003B2 (en) CPU connection circuit, data processing apparatus, arithmetic processing device, portable communication terminal using these modules and data transfer
JP2002271389A (ja) パケット処理装置およびパケット処理方法
JP2007088709A (ja) パケット通信装置およびその処理方法
JP2006040167A (ja) バス調停回路、情報処理装置、並びに、そのプログラムおよび記録媒体
EP1376957B1 (en) Method and device for transferring data packets
CN101902626B (zh) 比特流缓冲控制器及其控制方法
JP2004295701A (ja) シリアル通信装置
US6591316B1 (en) Avoiding fragmentation loss in high speed burst oriented packet memory interface
JP2004355435A (ja) アクセス調停装置
US20080104286A1 (en) Data transfer apparatus and data transfer method
JP2004056376A (ja) 半導体装置及びデータ転送制御方法
JP4148290B2 (ja) 信号処理回路
JP2010271874A (ja) 情報処理装置および画像形成装置
WO2023226603A1 (zh) 一种抑制拥塞队列产生的方法及装置
WO2008004301A1 (fr) Unité de transfert de données, unité de traitement, et procédé de transfert de données
JP4387488B2 (ja) オーバフロー保護回路及びこれを用いた画像伝送装置
JP2006245732A (ja) パケットバッファ装置、パケット中継転送装置およびネットワークシステム
JP3924903B2 (ja) 信号処理回路
JP2005347894A (ja) コンピュータシステム及びその受信割込み処理方法
JP2007134936A (ja) Ｄｍａコントローラおよび半導体集積回路
JP2002281079A (ja) 画像データ伝送装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11522404

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 11522404

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP