JP2009303208A - シリアルデータインターフェースを使用して複数の論理データストリームのそれぞれに対応するデータを送信/受信する方法及び装置 - Google Patents
シリアルデータインターフェースを使用して複数の論理データストリームのそれぞれに対応するデータを送信/受信する方法及び装置Info
- Publication number
- JP2009303208A JP2009303208A JP2009118360A JP2009118360A JP2009303208A JP 2009303208 A JP2009303208 A JP 2009303208A JP 2009118360 A JP2009118360 A JP 2009118360A JP 2009118360 A JP2009118360 A JP 2009118360A JP 2009303208 A JP2009303208 A JP 2009303208A
- Authority
- JP
- Japan
- Prior art keywords
- data
- message
- logical
- serial
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000000872 buffer Substances 0.000 claims description 52
- 230000007246 mechanism Effects 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 3
- 238000013479 data entry Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000005441 aurora Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
- G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
【解決手段】論理データストリームのいくつかについてのデータをステージングし、そのデータが準備完了したかを判断し、データを搬送するメッセージのヘッダが関連する論理データストリームを識別するよう複数のメッセージを生成し、i)各論理データストリームについてステージングされたデータの準備の完了と、ii)論理データストリームの優先方式とを使用する際に、アクティブな論理データストリームのうちの1つを定期的に指定するように、該i)及びii)を使用し、シリアルデータインターフェースを介して複数の論理データストリームのうちのアクティブな1つに対応するメッセージを送信し、他のものに対応するメッセージを送信しない、データの送信/受信方法。
【選択図】図3
Description
306 シリアルデータインターフェース
308 論理データストリーム
314 データステージングメカニズム
316 メッセージ生成メカニズム
318 アービトレーションメカニズム
320 ストリーム優先方式
322 データ準備完了インジケータ(ストリーム毎)
324 シリアルデータ受信機
326 フロー制御情報
704 メッセージ
706 データバッファ
708 ルーティングメカニズム
710 データバッファを監視するメカニズム
712 論理データストリーム
718 フロー制御情報
720 シリアルデータ送信機
Claims (10)
- シリアルデータインターフェースを介して複数の論理データストリームのそれぞれに対応するデータを送信する方法(200)であって、
前記論理データストリームの少なくともいくつかについてのデータをステージングすること(202)、
各論理データストリームについてステージングされた前記データのデータ準備完了を判断すること(204)、
複数のメッセージを生成すること(206)であって、該メッセージのそれぞれはヘッダを有し、該メッセージの少なくともいくつかは、前記データのいくつかを搬送し、データを搬送する前記メッセージの前記ヘッダは、それらのメッセージのデータが関連する前記論理データストリームを識別する、複数のメッセージを生成すること(206)、
i)各論理データストリームについてステージングされた前記データの前記データ準備完了、及びii)前記論理データストリームの優先方式を使用すること(208)であって、前記論理データストリームのうちのアクティブな1つを定期的に指定する、i)及びii)を使用すること(208)、並びに
前記シリアルデータインターフェースを介して、前記複数の論理データストリームのうちの前記アクティブな1つに対応するメッセージを送信し、該複数の論理データストリームのうちの他のものに対応するメッセージを送信しないこと(210)、
を含む、方法。 - 方法(200)であって、
前記シリアルデータインターフェースを介してフロー制御情報を受信することであって、該フロー制御情報は、リモート受信機がデータを受信する準備が完了していることを示す、フロー制御情報を受信すること、及び
また、前記フロー制御情報を使用することであって、前記論理データストリームのうちの前記アクティブな1つを定期的に指定する、前記フロー制御情報を使用すること、
をさらに含む、請求項1に記載の方法。 - 方法(200)であって、
前記シリアルデータインターフェースを介してメッセージを受信すること、及び
前記受信されたメッセージのヘッダを処理することであって、前記フロー制御情報を抽出する、前記受信されたメッセージのヘッダを処理すること、
をさらに含む、請求項2に記載の方法。 - 装置(300)であって、
シリアルデータインターフェース(306)を介して、複数の論理データストリーム(308、310、312)のうちのアクティブな1つに対応するメッセージ(304)を送信するが、前記複数の論理データストリームのうちの他のものに対応するメッセージを送信しないように構成されるシリアルデータ送信機(302)、
を備え、該シリアルデータ送信機は、
前記論理データストリームの少なくともいくつかについてのデータをステージングすると共に、該論理データストリームのそれぞれについてステージングされた前記データのデータ準備完了インジケータ(322)をセットするデータステージングメカニズム(314)と、
複数のメッセージを生成するメッセージ生成メカニズム(316)であって、該メッセージのそれぞれはヘッダを有し、該メッセージの少なくともいくつかは、前記データのいくつかを搬送し、データを搬送する前記メッセージの前記ヘッダは、それらのメッセージのデータが関連する前記論理データストリームを識別する、メッセージ生成メカニズム(316)と、
i)前記論理データストリームの前記データ準備完了インジケータ、及びii)該論理データストリームの優先方式(320)を使用して、該論理データストリームのうちの前記アクティブな1つを定期的に指定するアービトレーションメカニズム(318)と、
を有する、装置。 - 装置(300)であって、
前記シリアルデータインターフェース(306)を介してフロー制御情報(326)を受信するように構成されるシリアルデータ受信機(324)であって、前記フロー制御情報は、リモート受信機がデータを受信する準備が完了していることを示す、シリアルデータ受信機(324)をさらに備え、
前記アービトレーションメカニズム(318)は、前記フロー制御情報をさらに使用して、前記論理データストリームのうちの前記アクティブな1つを定期的に指定する、請求項4に記載の装置。 - 装置(700)であって、
前記シリアルデータインターフェース(306)を介してメッセージ(704)を受信するように構成されるシリアルデータ受信機(702)をさらに備え、該シリアルデータ受信機(702)は、
第2の複数の論理データストリーム(712、714、716)について受信されたデータをバッファリングする複数のデータバッファ(706)と、
i)前記シリアルデータインターフェースを介して受信された前記メッセージのヘッダを処理して、もしあれば、前記メッセージが関連する前記第2の複数の論理データストリームの1つ又は複数を識別し、ii)前記メッセージに含まれるデータを、前記第2の論理データストリームの前記識別された1つ又は複数に対応する前記データバッファの1つ又は複数へルーティングする、メッセージルータ(708)と、
前記データバッファのそれぞれを監視し、前記シリアルデータ受信機が前記第2の論理データストリームのそれぞれについて追加のデータを受信する準備が完了していることを示すフロー制御情報(718)を生成するメカニズム(710)と、
を有し、
前記シリアルデータ送信機(720)は、前記メッセージの前記ヘッダの1つ又は複数で前記フロー制御情報をリモート受信機へ送信するようにさらに構成される、請求項4に記載の装置。 - 装置(700)であって、前記シリアルデータ送信機(720)は、前記シリアルデータインターフェース(306)を介して、ヘッダのみを有するメッセージを送信するようにさらに構成され、該ヘッダのみのメッセージは、前記フロー制御情報(718)の少なくともいくつかを搬送するが、前記ステージングされたデータのいずれも搬送しない、請求項6に記載の装置。
- 装置(700)であって、
シリアルデータインターフェース(306)を介してメッセージ(704)を受信するように構成されるシリアルデータ受信機(702)であって、
複数の論理データストリーム(712、714、716)について受信されたデータをバッファリングする複数のデータバッファ(706)と、
i)前記シリアルデータインターフェースを介して受信された前記メッセージのヘッダを処理して、もしあれば、前記メッセージが関連する複数の論理データストリームの1つ又は複数を識別し、ii)前記メッセージに含まれるデータを、前記論理データストリームの前記識別された1つ又は複数に対応する前記データバッファの1つ又は複数へルーティングする、メッセージルータ(708)と、
前記データバッファのそれぞれを監視し、前記シリアルデータ受信機が追加のデータを受信する準備が完了していることを示すフロー制御情報(718)を生成するメカニズム(710)と、
を有する、シリアルデータ受信機(702)、及び
前記フロー制御情報をリモート受信機へ送信するように構成されるシリアルデータ送信機(720)、
を備える、装置。 - 装置(700)であって、前記フロー制御情報(718)は、各論理データストリーム(712、714、716)の追加のデータを受信する準備が完了していることを示す、請求項8に記載の装置。
- 装置(700)であって、
前記データバッファ(706)の少なくとも1つは、対応するウォーターマークレベルに関連付けられ、
前記データバッファのそれぞれを監視する前記メカニズム(710)は、そのウォーターマークレベルを超えるデータを保持する前記データバッファの1つに部分的に基づいて、前記フロー制御情報(718)を生成する、請求項8に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/140,941 US20090310489A1 (en) | 2008-06-17 | 2008-06-17 | Methods and apparatus using a serial data interface to transmit/receive data corresponding to each of a plurality of logical data streams |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009303208A true JP2009303208A (ja) | 2009-12-24 |
JP2009303208A5 JP2009303208A5 (ja) | 2012-06-28 |
Family
ID=40833662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118360A Pending JP2009303208A (ja) | 2008-06-17 | 2009-05-15 | シリアルデータインターフェースを使用して複数の論理データストリームのそれぞれに対応するデータを送信/受信する方法及び装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090310489A1 (ja) |
JP (1) | JP2009303208A (ja) |
GB (1) | GB2460920B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019008793A (ja) * | 2017-06-20 | 2019-01-17 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Dmaセーフリンク付きリストを用いるセーフダブルバッファリング |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182458A (ja) * | 2008-01-29 | 2009-08-13 | Sony Corp | 通信装置、通信システム、通信方法及びプログラム |
US8723460B2 (en) | 2011-02-23 | 2014-05-13 | Deere & Company | Method and system for controlling an electric motor with compensation for time delay in position determination |
BR112013021502B1 (pt) * | 2011-02-23 | 2020-10-13 | Deere & Company | método e sistema para controlar um motor |
JP5840088B2 (ja) * | 2012-07-20 | 2016-01-06 | 株式会社日立ハイテクノロジーズ | 端末通信装置および分散制御システム |
US9575768B1 (en) | 2013-01-08 | 2017-02-21 | Marvell International Ltd. | Loading boot code from multiple memories |
CN105518621B (zh) * | 2013-07-31 | 2019-09-17 | 马维尔国际贸易有限公司 | 将引导操作并行化的方法 |
GB2539445A (en) * | 2015-06-16 | 2016-12-21 | Nordic Semiconductor Asa | Data processing |
US20170017584A1 (en) * | 2015-07-15 | 2017-01-19 | Microchip Technology Incorporated | SPI Interface With Less-Than-8-Bit Bytes And Variable Packet Size |
CN109952764B (zh) * | 2016-11-09 | 2021-11-23 | 瑞萨电子株式会社 | 通讯网络控制器模块、存储数据的方法和辅助系统 |
GB2562259B (en) | 2017-05-09 | 2020-03-04 | Advanced Risc Mach Ltd | Electronic communications control |
CN111475460B (zh) * | 2020-04-06 | 2023-08-29 | 桂林电子科技大学 | 基于NoC的高速数据采集系统与上位机通信接口控制器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006099180A (ja) * | 2004-09-28 | 2006-04-13 | Ricoh Co Ltd | データ転送装置及び画像形成システム |
JP2006273261A (ja) * | 2005-03-30 | 2006-10-12 | Denso Corp | 自動車用制御ユニット |
JP2006526369A (ja) * | 2003-05-16 | 2006-11-16 | 松下電器産業株式会社 | 電灯線通信システム上でのパケットの分別及び連結 |
JP2007515113A (ja) * | 2003-11-24 | 2007-06-07 | インテロン・コーポレーション | 複数の局が共有媒体を介して通信するネットワークにおける動作方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0718773A1 (en) * | 1994-12-19 | 1996-06-26 | Advanced Micro Devices, Inc. | Bus access arbiter |
US6023478A (en) * | 1996-03-29 | 2000-02-08 | Hewlett-Packard | Method and apparatus for communicating data byte streams |
US6098124A (en) * | 1998-04-09 | 2000-08-01 | National Instruments Corporation | Arbiter for transferring largest accumulated data block output from data buffers over serial bus |
US6751228B1 (en) * | 1999-03-23 | 2004-06-15 | Yamaha Corporation | Packet handler of audio data by isochronous mode |
US6684272B1 (en) * | 1999-12-23 | 2004-01-27 | Intel Corporation | Throughput enhancement for a universal host controller interface in a universal serial bus |
US6944617B2 (en) * | 2001-12-28 | 2005-09-13 | Intel Corporation | Communicating transaction types between agents in a computer system using packet headers including an extended type/extended length field |
US20030123393A1 (en) * | 2002-01-03 | 2003-07-03 | Feuerstraeter Mark T. | Method and apparatus for priority based flow control in an ethernet architecture |
US20040249964A1 (en) * | 2003-03-06 | 2004-12-09 | Thibault Mougel | Method of data transfer and apparatus therefor |
US7295519B2 (en) * | 2003-06-20 | 2007-11-13 | Motorola, Inc. | Method of quality of service based flow control within a distributed switch fabric network |
US20060101178A1 (en) * | 2004-11-08 | 2006-05-11 | Zhong Tina C | Arbitration in a multi-protocol environment |
US7986700B2 (en) * | 2006-09-25 | 2011-07-26 | Futurewei Technologies, Inc. | Multiplexed data stream circuit architecture |
-
2008
- 2008-06-17 US US12/140,941 patent/US20090310489A1/en not_active Abandoned
-
2009
- 2009-05-08 GB GB0907906.2A patent/GB2460920B/en active Active
- 2009-05-15 JP JP2009118360A patent/JP2009303208A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006526369A (ja) * | 2003-05-16 | 2006-11-16 | 松下電器産業株式会社 | 電灯線通信システム上でのパケットの分別及び連結 |
JP2007515113A (ja) * | 2003-11-24 | 2007-06-07 | インテロン・コーポレーション | 複数の局が共有媒体を介して通信するネットワークにおける動作方法 |
JP2006099180A (ja) * | 2004-09-28 | 2006-04-13 | Ricoh Co Ltd | データ転送装置及び画像形成システム |
JP2006273261A (ja) * | 2005-03-30 | 2006-10-12 | Denso Corp | 自動車用制御ユニット |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019008793A (ja) * | 2017-06-20 | 2019-01-17 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Dmaセーフリンク付きリストを用いるセーフダブルバッファリング |
Also Published As
Publication number | Publication date |
---|---|
GB2460920B (en) | 2012-10-31 |
GB0907906D0 (en) | 2009-06-24 |
GB2460920A (en) | 2009-12-23 |
US20090310489A1 (en) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009303208A (ja) | シリアルデータインターフェースを使用して複数の論理データストリームのそれぞれに対応するデータを送信/受信する方法及び装置 | |
JP3816530B2 (ja) | 低い待ち時間、高いクロック周波数、プレジオ非同期 パケット・ベースクロスバー・スイッチング・チップ・システム及び方法 | |
TW581960B (en) | Processor for determining physical lane skew order | |
US8316171B2 (en) | Network on chip (NoC) with QoS features | |
WO2019033857A1 (zh) | 报文控制方法及网络装置 | |
JP3436543B2 (ja) | インターフェースシステム | |
KR101298862B1 (ko) | Pci 익스프레스를 통해 ⅰd 기반 스트림을 가능하게 하는 방법 및 장치 | |
TWI379567B (en) | Single network interface card (nic) with multiple-ports and method thereof | |
US20080209089A1 (en) | Packet-Based Parallel Interface Protocol For A Serial Buffer Having A Parallel Processor Port | |
CA2699096A1 (en) | High performance network adapter (hpna) | |
JP2009303208A5 (ja) | ||
GB2411985A (en) | Bus arrangement for reducing response time in a System on a Chip | |
US10419355B2 (en) | Flow control of network device | |
US7779194B2 (en) | Data modification module | |
JP6254331B2 (ja) | ネットワークオンチップトポロジー内のトンネリング | |
TW200814634A (en) | Systems and methods for packet forward control | |
JP6075169B2 (ja) | スイッチ装置、パケット制御方法及びデータ通信システム | |
WO2012149742A1 (zh) | 信号保序方法和装置 | |
US8630181B2 (en) | Communication system and corresponding integrated circuit and method | |
JPWO2020129219A1 (ja) | ネットワーク装置、ネットワークシステム、ネットワーク方法、およびネットワークプログラム | |
US7886090B2 (en) | Method for managing under-runs and a device having under-run management capabilities | |
CN112631985B (zh) | 一种链路共享的片上网络 | |
JP2018500799A (ja) | マルチチャネルオーディオアライメント方式 | |
US20130107711A1 (en) | Packet traffic control in a network processor | |
JP2010258567A (ja) | データ伝送システムおよびそのデータ伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130816 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140131 |