WO2005086548A1 - 立体回路基板 - Google Patents

立体回路基板 Download PDF

Info

Publication number
WO2005086548A1
WO2005086548A1 PCT/JP2005/002483 JP2005002483W WO2005086548A1 WO 2005086548 A1 WO2005086548 A1 WO 2005086548A1 JP 2005002483 W JP2005002483 W JP 2005002483W WO 2005086548 A1 WO2005086548 A1 WO 2005086548A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
circuit board
hole
patterns
circuit patterns
Prior art date
Application number
PCT/JP2005/002483
Other languages
English (en)
French (fr)
Inventor
Tetsuo Yumoto
Original Assignee
Sankyo Kasei Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004061150A external-priority patent/JP3747043B2/ja
Application filed by Sankyo Kasei Co., Ltd. filed Critical Sankyo Kasei Co., Ltd.
Priority to US11/513,478 priority Critical patent/US8528202B2/en
Priority to EP05710333A priority patent/EP1722613B1/en
Publication of WO2005086548A1 publication Critical patent/WO2005086548A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49176—Assembling terminal to elongated conductor with molding of electrically insulating material

Definitions

  • the present invention relates to a three-dimensional circuit board.
  • circuit boards have achieved miniaturization of electronic devices by reducing the distance between circuit patterns, that is, the pitch to the limit, in accordance with the needs of so-called light, thin, and small fields, thereby realizing miniaturization of electronic devices, and saving resources and energy
  • a circuit pattern is formed on both the front and back surfaces of the circuit board, and a conductor layer of a through hole for electrically connecting the circuit patterns is formed.
  • drilling of this through hole has been done by mechanical work using a drill.
  • the through hole has been formed at the same time as the circuit board by injection molding.
  • Patent Document 1 JP-A-61-239694
  • Patent Document 2 JP-A-63-128181
  • Patent Document 3 U.S. Patent No. 4424095
  • FIGS. 5 to 7. The circuit patterns 21, 31,. 41, 41 are formed, and a through-hole 51 is formed to electrically connect the circuit patterns on both sides, and the diameter of this through-hole is on the order of several tens of microns.
  • a cylindrical pin for through-hole molding is used for the mold, and the diameter of this pin is on the order of tens of microns, for example, 30-50 microns. I have.
  • the inner diameter of the circular through-hole 51 is the same straight shape, and the ratio of the thickness of the circuit board 21 to the inner diameter of the through-hole 51, the so-called aspect ratio, is limited to about 5 times. If it is less than 5 times, the force that enables the deposition of electroless plating. If it exceeds 5 times, the deposition of the electroless plating is difficult or impossible.
  • the pitch of the circuit patterns 31 on the circuit board is reduced, so that the inner diameter of the through hole 51 must be as small as several tens of microns as described above. I can't get it.
  • the aspect ratio is high, when molding a circuit board with a molding die, the mold, especially the pin for through-hole molding, cannot withstand the resistance to liquid injection flow, and accidents often occur that cause breakage. As a result, the aspect ratio is increased, and a problem occurs that the deposition does not exceed the deposition limit of electroless plating.
  • a problem to be solved by the present invention is that a three-dimensional circuit board capable of preventing breakage of a molding pin of a mold, ensuring plating deposition, and thereby narrowing a circuit pitch to the limit. Is to provide.
  • a first feature of the three-dimensional circuit board according to the present invention is that a predetermined circuit pattern made of a conductive material is formed on both the front and back surfaces of the circuit board made of an insulating material.
  • the conductor layer of the through-hole for electrically conducting the through-hole is formed, and the shape of the through-hole is that it is long in the circuit extending direction narrowing in the direction between adjacent circuit patterns.
  • the shape in which the through-hole also exposes the circuit pattern force is that it is long in the circuit extending direction narrowing in the direction between adjacent circuit patterns, and examples thereof include a rectangle and an ellipse.
  • a second feature is that the through hole has a shape tapered shape in a cross section in the thickness direction of the circuit board.
  • This tapered shape means that the through hole is tapered in the direction between the adjacent circuit patterns and further expanded in the circuit extending direction of the circuit pattern, or in the direction between the circuit patterns or the circuit extending direction.
  • the opening is tapered in one of the directions.
  • a third feature is that a partition is formed on a circuit board between circuit patterns. This is because, as described above, since the circuit pitch is formed to be extremely narrow, paste-type solder is used when, for example, lead terminals are soldered and mounted on this circuit pattern. There is a danger of short-circuiting between adjacent circuit patterns due to splashing, and this partition is to prevent this scattering.
  • a fourth feature is that the through-hole is a blind through-hole that fills the inside of the through-hole.
  • the effect of the present invention is to prevent breakage of a mold, especially a molding pin, and to ensure deposition of plating, thereby making it possible to narrow the circuit pitch to the limit. Furthermore, it is possible to prevent the solder from scattering at the time of mounting, thereby preventing a short circuit. In particular, if the through-holes are blind through-holes, the flux cleaning step at the time of solder mounting can be omitted and the outflow of solder can be prevented, so that the reliability of the three-dimensional circuit is further improved.
  • FIG. 1 A plan view of a circuit board
  • FIG.2 Enlarged sectional view taken along line a-a in Fig. 1.
  • FIG. 8 is a plan view showing another embodiment.
  • FIG. 10 is a bottom view in another embodiment.
  • the structure of the three-dimensional circuit board 1 according to the present invention will be described with reference to FIGS. 1 to 3.
  • the surface of the circuit board 2 made of an insulating material has a conductive material force as shown in FIG.
  • the predetermined circuit patterns 3, 3,... Are formed, and the predetermined circuit patterns 4, 4,.
  • the inner surface shape of the through holes 5, 5,... Is long in the direction between the adjacent circuit patterns 3, 3, that is, in the circuit extending direction narrowing in the left-right direction in FIG. 1, that is, in the vertical direction in FIG. is there.
  • the shape of the lower end opening 5c as well as the upper end opening 5b of this through hole is not a force, but the circuit extending direction narrows in the direction between the adjacent circuit patterns 4, that is, the horizontal direction in FIG. Long in the vertical direction. That is, it has a rectangular shape.
  • the shape of the through hole 5 is not limited to a rectangular shape, but may be an elliptical shape that is long in the vertical direction. For this reason, a pin for forming the through hole 5 having such a shape can be used with a diameter larger than that of the conventional pin, and the risk of breakage of the pin is reduced.
  • the cross section of the circuit board 2 in the thickness direction expands from the open end 5b on the front surface of the through holes 5, 5,. It is tapered. Therefore, the opening end 5c opening in the circuit pattern 4 on the back surface of the circuit board 2 is approximately twice as large as the opening end 5b on the front surface, as is clear when comparing FIG. 1 and FIG. Has become. At the same time, the width of the circuit pattern 4 on the back surface of the circuit board 2 is about twice as large as the width of the circuit pattern 3 on the front surface.
  • the tapered shape of the through hole 5 refers to the direction between the circuits with the adjacent circuit patterns 3, 3,..., 4, 4,.
  • the shape has a tapered shape that expands in the circuit extending direction of the circuit patterns 3 and 4 that are not only in the left-right direction of 3, but in both the vertical direction of FIGS.
  • the shape is not limited to such a shape that is expanded in both directions, and is not limited to any one of the directions between adjacent circuit patterns 3, 3 It may be a tapered shape that is widened toward.
  • the aspect ratio may be For example, even if it becomes 10 times, it is practically about 5 times, so that the catalyst solution or the electroless solution smoothly circulates and flows in the through holes, and ensures catalyst deposition and plating deposition.
  • the through-hole forming pin itself can also be formed in a trapezoidal cross section, so that the risk of breakage is significantly reduced.
  • the pitch of the circuit patterns 3 and 4 has been extremely narrowly reduced to near the limit.
  • this solder since there is a risk that the paste-like solder may scatter and short-circuit between adjacent circuit patterns, a partition 6 is formed between the circuit patterns to prevent the scatter.
  • FIGS. Fig. 4 (A) shows a primary molded product 20 formed by injecting a plating grade liquid crystal polymer into the cavity with the mold closed, and the external shape of the primary molded product is the circuit board 2 which is the final product.
  • the liquid crystal polymer an aromatic polyester is used.
  • FIG. 4 (B) the surface of the primary molded product 20 becomes a surface 20a roughened by chemical etching.
  • the etching treatment is performed, for example, by heating an aqueous alkaline solution in which ionic soda or ionic potassium is dissolved at a predetermined concentration to a predetermined temperature and immersing the primary molded article 20 for a predetermined time. Thereafter, the primary molded product 20 is inserted into the mold again. At this time, in the mold, a cavity having a shape having a predetermined gap is formed on the outer periphery of the primary molded article 20. In a state where the mold is closed, an axylene alkyl group-containing polyvinyl alcohol-based material is used as a masking agent.
  • a resin for example, “Ekomati AX” (trade name of Nippon Synthetic Chemical Industry Co., Ltd.)
  • a catalyst 8 made of palladium, gold, or the like is applied to the roughened surface 20a of the secondary molded product 200.
  • This catalyst is applied by a known method.
  • the secondary molded article 200 is immersed in a mixed catalyst solution of silver and noradium, and then activated with an acid such as hydrochloric acid or sulfuric acid to deposit palladium on the surface.
  • a relatively strong reducing agent such as stannous tin is adsorbed on the surface and immersed in a catalyst solution containing a noble metal ion such as gold.
  • a catalyst solution containing a noble metal ion such as gold.
  • the through holes 5 are tapered as described above. Therefore, the catalyst solution circulates smoothly and gold is reliably deposited on the surface.
  • the secondary molded article 200 is heated in hot water to elute the portion of the mask 7 formed by the secondary molding into the hot water. This means that if the secondary molded product 200 is placed in hot water at 80 ° C for 10 minutes, “Ekomati AX” will be completely eluted in the hot water. Therefore, as shown in FIG.
  • circuit patterns 3 and 4 are formed by attaching the catalyst-applied portion.
  • the through holes 5 are tapered as described above, Since the electroless solution smoothly circulates and flows in the hole, plating can be reliably formed.
  • chemical copper plating or chemical nickel plating is used for this plating.
  • the step of forming a conductive circuit by heat treatment to remove moisture inside is completed, and the three-dimensional circuit board 1 is completed.
  • an electronic element is solder-mounted on one circuit pattern, for example, the upper circuit pattern 3, and the circuit pattern 4 on the opposite side is used as a contact in this method. Flux and soldering power during soldering Pass through the through hole 5 and flow out to the contact surface of the circuit pattern 4, which may hinder the function as a contact.
  • the through-hole 5 is filled with the plating 30, and the inside of the filled plating has a cone-like hollow shape.
  • the lower end of the attachment is a circuit pattern 40 on the lower surface.
  • Other configurations are the same as those of the above-described embodiment, and are denoted by the same reference numerals. Therefore, according to this embodiment, the flux cleaning step at the time of solder mounting can be omitted, and the outflow of solder can be prevented, so that the reliability of the three-dimensional circuit is further improved.
  • the present invention can be used as a connector for connecting a foldable portion between a circuit portion of a foldable mobile phone and a liquid crystal display surface via a coaxial cable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　金型の成形用ピンの破損を防止し、めっきの析出が確実で、それにより回路ピッチを限界まで狭くすることができる。 　回路基板２の表面には導電材料からなる所定の回路パターン３，３…が形成してあり、裏面にも、所定の回路パターンが形成してある。この回路基板２には、両面の回路パターンを電気的に導通させるスルーホール５が形成してあり、スルーホールの内面形状は、隣接する回路パターン３，３間方向に狭く、回路延伸方向に長いものである。

Description

明 細 書
立体回路基板
技術分野
[0001] 本発明は、立体回路基板に関する。
背景技術
[0002] 近年、回路基板は、いわゆる軽薄短小の巿場ニーズにより回路パターン相互の間 隔、つまりピッチを限界にまで狭くすることにより、電子機器の小型化を達成し、かつ 省資源化、省エネルギー化のための技術開発が求められている。そのため、回路基 板の表裏両面に回路パターンを形成し、この両回路パターンを電気的に導通させる スルーホールの導体層が形成してある。そして、このスルーホールを穿設するには、 従来はドリルを使用した機械的作業によるものであつたが、近年では、射出成形によ り回路基板の成形と同時にスルーホールも成形されるようになっている（特許文献 1, 2, 3)。
特許文献 1：特開昭 61— 239694号公報
特許文献 2 :特開昭 63- 128181号公報
特許文献 3 :アメリカ特許第 4424095明細書
[0003] このような従来力もの立体回路基板 11の基本的な構成を図 5—図 7を参照して説 明すると、回路基板 21の表裏両面には、回路パターン 31, 31· ··、 41, 41· ··が形成 してあり、この両面の回路パターン間を電気的に連結してあるスルーホール 51が形 成してあり、このスルーホールの径は数 10ミクロンオーダのものであり、このような回 路基板を射出成形するには、金型にスルーホール成形用の円柱状のピンを使用し、 このピンの径も数 10ミクロンオーダ、例えば 30— 50ミクロンのものが植設してある。そ して、円形のスルーホール 51の内径は同一のストレートな形状であり、そして、スル 一ホール 51の内径に対する回路基板 21の厚さの割合、いわゆるアスペクト比は約 5 倍までが限界で、この 5倍以内であれば無電解めつきの析出が可能である力 この 5 倍を超えると無電解めつきの析出が困難、または不可能となる。
発明の開示 発明が解決しょうとする課題
[0004] ところが、電子機器の小型化に伴い、回路基板の回路パターン 31…のピッチを狭 める関係上、スルーホール 51の内径も、前記したように数 10ミクロンオーダの小さい ものにせざるを得ない。その結果として、アスペクト比が高くなると、成形金型で回路 基板を成形する際に、金型、特にスルーホール成形用のピンが液体の射出流動抵 抗に耐えられず、破損する事故が頻発するようになり、さらに、アスペクト比が高くなり 無電解めつきの析出限界を超えて析出しな 、問題が発生して 、る。
[0005] そこで、本発明が解決しょうとする問題点は、金型の成形用ピンの破損を防止し、 めっきの析出を確実にし、それにより回路ピッチを限界まで狭くすることができる立体 回路基板を提供することにある。
課題を解決するための手段
[0006] 本発明に係る立体回路基板の第 1の特徴は、絶縁材料の回路基板の表裏両面に 導電材料力 なる所定の回路パターンが形成してあり、この回路基板には上記両面 の回路パターンを電気的に導通させるためのスルーホールの導体層が形成してある もので、上記スルーホールの形状は隣接する回路パターン間方向に狭ぐ回路延伸 方向に長いことにある。このように、スルーホールが回路パターン力も露呈した形状が 隣接する回路パターン間方向に狭ぐ回路延伸方向に長いことであって、それは例 えば長方形、楕円形などがある。
[0007] 第 2の特徴は、前記のスルーホールを回路基板の厚み方向に断面した形状力 テ ーパ状であることにある。このテーパ状とは、スルーホールが隣接する回路パターン の回路間方向へテーパし、さらに、回路パターンの回路延伸方向にも拡開しているも の、または、前記回路パターン間方向か、回路延伸方向かのいずれか一方にテーパ して開口して 、る形状のものである。
[0008] さらに、第 3の特徴は回路パターン間の回路基板には隔壁が形成してあるところに ある。これは、前記したように、回路ピッチが極端に狭く成形されるため、この回路パ ターンに、例えばリード線端子を半田付けして実装する時、ペースト状半田を使用す るので、この半田の飛沫が飛散するため隣接する回路パターン間を短絡してしまう危 険性があり、この隔壁はこの飛散防止のためである。 [0009] さらに、第 4の特徴は、上記スルーホールはこのスルーホール内をめつきで埋めた ブラインドスルーホールであるところにある。
発明の効果
[0010] 本発明の効果は、金型、特に成形ピンの破損を防止し、めっきの確実な析出が可 能で、そのため、回路ピッチを限界まで狭くすることができる。さらに、実装時の半田 の飛散を防止して、回路短絡を防止できる。特に、スルーホールをブラインドスルー ホールにすると、はんだ実装時のフラックスの洗浄工程が省略でき、さらにはんだの 流出を阻止できるので、立体回路の信頼性がより高くなる。
図面の簡単な説明
[0011] [図 1]回路基板の平面図
[図 2]図 1の a— a線拡大断面図
[図 3]回路基板の底面図
圆 4] (A)一 (F)は製造工程を示す断面図
[図 5]従来例の平面図
[図 6]図 5の a— a線断面図
[図 7]従来例の底面図
[図 8]他の実施の形態を示す平面図
[図 9]図 8の b— b線断面図
[図 10]他の実施の形態における底面図
符号の説明
[0012] 1 立体回路基板
2 回路基板
3 回路パターン
4 回路パターン
5 スノレーホ一ノレ
6 隔壁
30 回路パターン
40 回路パターン 発明を実施するための最良の形態
[0013] 図 1一図 3を参照して、本発明に係る立体回路基板 1の構造について説明すると、 絶縁材料を素材とする回路基板 2の表面には、図 1に示すように導電材料力 なる所 定の回路パターン 3, 3…が形成してあり、裏面にも、図 3に示すように所定回路バタ ーン 4, 4…が形成してある。回路基板 2には、図 2に拡大して示すように表裏両面の 回路パターン 3, 3· · ·、 4, 4…を電気的に導通させるスルーホール 5, 5…の導体層 5 aが形成してある。
[0014] スルーホール 5, 5…の内面形状は、隣接する回路パターン 3, 3間方向、つまり図 1 の左右方向に狭ぐ回路延伸方向、つまり図 1の上下方向に長い、即ち長方形状で ある。この長方形状は、このスルーホールの上端開口部 5bば力りでなく下端開口部 5 cの形状も隣接する回路パターン 4間方向、つまり図 3の左右方向に狭ぐ回路延伸 方向、つまり図 3の上下方向に長い。即ち長方形状である。なお、スルーホール 5の 形状は、長方形状に限定されるものでなぐ上下方向に長い楕円形状であってもよい 。そのため、このような形状のスルーホール 5の成形用ピンも、従来のものに比して大 径のものが使用可能になり、このピンの破損の危険性は低下する。
[0015] 回路基板 2を厚み方向に断面した形状は、図 2に示すように、スルーホール 5、 5· · · の表面の開口端部 5bから裏面の開口端部 5cに向けて拡開しているテーパ状である 。そのため、回路基板 2の裏面の回路パターン 4に開口している開口端部 5cは、図 1 と図 3とを対比すると明白なように、表面の開口端部 5bの約 2倍の大きさになっている 。同時に、回路基板 2の裏面の回路パターン 4の幅も、表面の回路パターン 3の幅に 比較して約 2倍になっている。なお、スルーホール 5のテーパ状とは、図 2に示すよう に、このスルーホールが隣接する回路パターン 3, 3· · ·、 4, 4…との回路間方向、つま り、図 1、図 3の左右方向ばかりでなぐ回路パターン 3, 4の回路延伸方向、つまり図 1、図 3の上下方向の両方に拡開したテーパ状になっている。しかし、このような両方 向に拡開した形状に限定されるものではなぐ隣接する回路パターン 3, 3· · ·、 4, Φ · · 間方向、または回路パターンの回路延伸方向のいずれか一方に向けて拡開したテ ーパ状のものでもよい。
[0016] このように、スルーホール 5をテーパ状にすることにより、アスペクト比が見掛けは例 えば 10倍になっても、実質的には 5倍程度であって、そのためスルーホール内を触 媒溶液や無電解溶液が円滑に循環して流動し、触媒の析出、めっき析出を確実に する。また、スルーホール成形用のピン自体も断面台形状に形成できるようになり破 損する危険性も顕著に低下する。
[0017] また、近年になり回路パータン 3, 4のピッチは、極端に限界近くまで狭く成形されて いるため、この回路パターンに、例えばリード線端子を半田付けして実装する時、こ の半田、特にペースト状半田の飛沫が飛散して隣接する回路パターン間を短絡して しまう危険性があるため、この飛散防止のために、回路パターン間には隔壁 6が形成 してある。
[0018] 次に、図 4の (A)— (F)を参照して、本発明に係る立体回路基板の製造工程につ いて説明する。図 4 (A)は金型を閉じた状態でキヤビティ内にめっきグレードの液晶 ポリマーを射出して成形された一次成形品 20を示し、この一次成形品の外形形状は 最終製品である回路基板 2に合致するものである。この液晶ポリマーは芳香族系ポリ エステルが使用される。一次成形品 20は、図 4 (B)に示すように、その表面は化学ェ ツチングにより粗ィ匕された面 20aになる。エッチング処理は、例えば力性ソーダまたは 力性カリを所定濃度に溶解したアルカリ性水溶液を所定温度に加熱し、一次成形品 20を所定時間浸漬して行なう。その後、一次成形品 20は、再度金型に挿置される。 この時、金型には一次成形品 20の外周に所定の空隙を有する形状のキヤビティが 形成されており、この金型が閉じた状態で、マスク剤としてアキシアルキレン基含有ポ リビュルアルコール系榭脂（例えば、「ェコマティ AX」日本合成化学工業社の商品名 )を射出成形して、図 4 (C)に示すように所定の表面にはマスク 7が形成された二次成 形品 200となる。そこで、図 4 (D)に示すように二次成形品 200の粗ィ匕面 20aにパラ ジゥム、金などによる触媒 8を付与する。この触媒付与は公知方法のもので、例えば、 銀、ノラジウム系の混合触媒液に二次成形品 200を浸漬した後、塩酸、硫酸などの 酸で活性化し、表面にパラジウムを析出させる。または、塩ィ匕第 1錫などの比較的強 い還元剤を表面に吸着させ、金などの貴金属イオンを含む触媒溶液に浸漬し、この 時、スルーホール 5が前記したようにテーパ状であるため触媒溶液が円滑に循環して 表面に金を確実に析出させる。 [0019] 次に、図 4 (E)に示すように、二次成形品 200を湯中にて加熱して、二次成形によ つて成形されたマスク 7の部分を湯中に溶出させる。これは二次成形品 200を 80°C の湯中に 10分間入れておくと、「ェコマティ AX」は完全に湯内に完全に溶出する。 そこで、図 4 (F)に示すように、触媒付与部分をめつきして回路パターン 3, 4を形成 するが、この時、スルーホール 5が、前記したようにテーパ状であるため、このスルー ホール内を無電解溶液が円滑に循環し、流動するため、めっきが確実に形成できる 。このめつきは化学銅めつき、または化学ニッケルメツキなどが用いられる。最後に熱 処理して内部の水分を除去して導電性回路を形成する工程を終了し、立体回路基 板 1が完成する。
[0020] 以上の実施の形態における立体回路基板 1では、一方の回路パターン、例えば上 面の回路パターン 3に電子素子がはんだ実装され、反対側の回路パターン 4を接点 として使用する方法において、このはんだ実装時のフラックスやはんだ力 スルーホ ール 5内を通過して回路パターン 4の接点面に流出し、そのため接点としての機能が 阻害されることがある。
[0021] そこで、他の実施の形態を図 8— 10を参照して説明すると、スルーホール 5はめつ き 30で埋められ、この埋められためっきの内部はコーン状の中空状になっており、こ のめつきの下端は下面の回路パターン 40になって 、る。その他の構成は前記の実 施の形態と同一で、同一符号を付している。そのため、この実施の形態によると、は んだ実装時のフラックスの洗浄工程が省略でき、さらにはんだの流出を阻止できるの で、立体回路の信頼性がより高くなる。
産業上の利用可能性
[0022] 発明の活用例として、折畳み式携帯電話の回路部と液晶表示面との折畳み部を同 軸ケーブルを介して接続するコネクタとして利用できる。

Claims

請求の範囲
[1] 絶縁材料の回路基板の両面に導電材料カゝらなる所定の回路パターンが形成して あり、この回路基板には上記両面の回路パターンを電気的に導通させるスルーホー ルの導体層が形成してある立体回路基板において、
上記スルーホールの形状は隣接する回路パターン間方向に狭く、回路延伸方向に 長い
ことを特徴とする立体回路基板。
[2] 請求項 1記載のスルーホールの断面形状は、隣接する回路パターン間方向、回路 延伸方向の少なくとも一方向に向けてテーパ状であることを特徴とする立体回路基 板。
[3] 請求項 1または 2において、隣接する回路パターン間には隔壁が形成してあること を特徴とする立体回路基板。
[4] 請求項 1一 3のいずれか 1において、上記スルーホールはこのスルーホール内をめ つきで埋めたブラインドスルーホールであることを特徴とする立体回路基板。
PCT/JP2005/002483 2004-03-04 2005-02-17 立体回路基板 WO2005086548A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/513,478 US8528202B2 (en) 2004-03-04 2005-02-17 Method for manufacturing a three dimensional circuit board
EP05710333A EP1722613B1 (en) 2004-03-04 2005-02-17 Method for manufacturing a three-dimensional circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-061150 2004-03-04
JP2004061150A JP3747043B2 (ja) 2003-10-31 2004-03-04 立体回路基板の製造方法

Publications (1)

Publication Number Publication Date
WO2005086548A1 true WO2005086548A1 (ja) 2005-09-15

Family

ID=34918044

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/002483 WO2005086548A1 (ja) 2004-03-04 2005-02-17 立体回路基板

Country Status (4)

Country Link
US (1) US8528202B2 (ja)
EP (1) EP1722613B1 (ja)
CN (1) CN1977572A (ja)
WO (1) WO2005086548A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JPWO2017125988A1 (ja) * 2016-01-20 2018-11-15 パナソニックＩｐマネジメント株式会社 回路基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424095A (en) 1981-01-12 1984-01-03 Kollmorgen Technologies Corporation Radiation stress relieving of polymer articles
JPS61239694A (ja) 1985-02-22 1986-10-24 スミス　コロナ　コーポレイション 接着めつきに適する成形品、成型されためつき品およびその製造法
JPS63128181A (ja) 1986-11-18 1988-05-31 Sankyo Kasei Kk プラスチツク成形品の製法
JPH0444293A (ja) * 1990-06-07 1992-02-14 Matsushita Electric Ind Co Ltd プリント配線基板
JPH04134869U (ja) * 1991-06-04 1992-12-15 株式会社村田製作所 成形回路基板
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH1197809A (ja) * 1997-09-19 1999-04-09 Fujitsu General Ltd 立体回路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017968A (en) * 1975-09-18 1977-04-19 Jerobee Industries, Inc. Method of making plated through hole printed circuit board
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
US4935284A (en) * 1988-12-21 1990-06-19 Amp Incorporated Molded circuit board with buried circuit layer
JP2995833B2 (ja) 1990-09-27 1999-12-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP4129971B2 (ja) 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424095A (en) 1981-01-12 1984-01-03 Kollmorgen Technologies Corporation Radiation stress relieving of polymer articles
JPS61239694A (ja) 1985-02-22 1986-10-24 スミス　コロナ　コーポレイション 接着めつきに適する成形品、成型されためつき品およびその製造法
JPS63128181A (ja) 1986-11-18 1988-05-31 Sankyo Kasei Kk プラスチツク成形品の製法
JPH0444293A (ja) * 1990-06-07 1992-02-14 Matsushita Electric Ind Co Ltd プリント配線基板
JPH04134869U (ja) * 1991-06-04 1992-12-15 株式会社村田製作所 成形回路基板
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH1197809A (ja) * 1997-09-19 1999-04-09 Fujitsu General Ltd 立体回路基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1722613A4

Also Published As

Publication number Publication date
EP1722613A4 (en) 2010-06-16
CN1977572A (zh) 2007-06-06
US8528202B2 (en) 2013-09-10
US20070200554A1 (en) 2007-08-30
EP1722613A1 (en) 2006-11-15
EP1722613B1 (en) 2011-11-23

Similar Documents

Publication Publication Date Title
KR100990618B1 (ko) 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
US20070272436A1 (en) Printed circuit board unit
WO2005086548A1 (ja) 立体回路基板
WO1984002248A1 (en) Method of connecting double-sided circuits
US7405146B2 (en) Electroplating method by transmitting electric current from a ball side
JP3747043B2 (ja) 立体回路基板の製造方法
JP2003217720A (ja) ピングリッド配列電気コネクタ
JP4875595B2 (ja) 導電回路を有する合成樹脂製のばね
US6747351B2 (en) Semiconductor device and method of manufacturing of the same
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP2016219557A (ja) プリント基板およびプリント基板の製造方法
CN213755112U (zh) 印制电路板及电器件
JP5006746B2 (ja) 立体的な回路部品構造
JPH10233563A (ja) プリント配線基板及びその製造方法
JP2014232785A (ja) プリント配線板
JP2002016330A (ja) 部品実装用基板およびその製造方法
WO2011119558A2 (en) Printed circuit board having aluminum traces with a solderable layer of material of applied thereto
JPH0324789A (ja) 回路板の多層接続構造
JPH0669634A (ja) プリント配線板の製造方法
US20100075497A1 (en) Non-Plating Line Plating Method Using Current Transmitted From Ball Side
JPH06334309A (ja) 複合成形品
JP2001332152A (ja) 金属片付ｍｉｄ
CN111246663A (zh) 内埋电阻结构及其制作方法
KR20120048983A (ko) 인쇄회로기판 제조방법
Steinberger et al. Skip plating

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 200580005223.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2005710333

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005710333

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11513478

Country of ref document: US