WO2004070736A1 - 強誘電体膜，半導体装置，強誘電体膜の製造方法及び強誘電体膜の製造装置 - Google Patents

強誘電体膜，半導体装置，強誘電体膜の製造方法及び強誘電体膜の製造装置 Download PDF

Info

Publication number
WO2004070736A1
WO2004070736A1 PCT/JP2004/001061 JP2004001061W WO2004070736A1 WO 2004070736 A1 WO2004070736 A1 WO 2004070736A1 JP 2004001061 W JP2004001061 W JP 2004001061W WO 2004070736 A1 WO2004070736 A1 WO 2004070736A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric film
film
ferroelectric
target
temperature
Prior art date
Application number
PCT/JP2004/001061
Other languages
English (en)
French (fr)
Inventor
Tadahiro Ohmi
Ichiro Takahashi
Atsuhiko Yamada
Hiroyuki Sakurai
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to EP04707661A priority Critical patent/EP1594142A4/en
Priority to US10/544,559 priority patent/US20070034918A1/en
Publication of WO2004070736A1 publication Critical patent/WO2004070736A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G35/00—Compounds of tantalum
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G35/00—Compounds of tantalum
    • C01G35/006—Compounds containing, besides tantalum, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/42—Magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Definitions

  • the material of the target 15 is determined by the type of the ferroelectric film formed on the wafer W, and S TN (S r 2 ( ⁇ & 1 — x N b x ) O 7 (0 ⁇ x ⁇ 1 In this embodiment for forming the ferroelectric film of)), the material of the target 15 is Sr containing Sr, Ta, and Nb as main components. 5 (T ao. 7 N bo. 3) 2 0 7 is used Rereru.
  • the wafer W is loaded from the loading / unloading port 90, and is placed on the susceptor 62 maintained at, for example, 400 ° C. as shown in FIG. Subsequently, a mixed gas of oxygen gas and krypton gas is supplied from the supply port 72 into the processing space U, and the inside of the processing space U is replaced with a mixed gas atmosphere.
  • the gas in the processing space U is exhausted from the exhaust pipe 71, and the pressure in the processing space S2 is reduced to a predetermined pressure, for example, about 133 Pa.
  • a microwave is generated by the microphone mouthpiece supply device 84, and the microwave is propagated to the antenna member 82.
  • the process of applying an electric field to the ferroelectric film as described in the third embodiment is performed by a method other than the sputtering method described above in which the ferroelectric film F is formed, such as a sol-gel method or a CVD method.
  • the method can be applied to the case where the method is used, and the characteristics of the ferroelectric film can be improved in any case.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

本発明は，Ｓｒ２（Ｔａ１−ｘＮｂｘ）Ｏ７（０≦ｘ≦１）の強誘電体膜の比誘電率を低下させつつ，抗電界を増大させることを目的としている。　本発明は，強誘電体膜の製造方法であって，処理室の少なくともターゲット周辺の内側表面がターゲットと同様の構成材質で形成されている処理室内において，ターゲットに対しプラズマ中のイオンを衝突させ，当該衝突によって発生したターゲット原子を下地に堆積させることによって，強誘電体膜を形成する膜形成工程と，前記強誘電体膜を加熱し，酸化する加熱工程と，を有する。

Description

明細書
強誘電体膜， 半導体装置， 強誘電体膜の製造方法
及び強誘電体膜の製造装置 技術分野 ，
本発明は， 強誘電体膜， 半導体装置， 強誘電体膜の製造方法及び強 誘電体膜の製造装置に関する。 発明の背景
不揮発性の半導体メモリ と して， 強誘電体の自発分極状態を利用し た強誘電体メモリがある。 この強誘電体メモリ は， 電界の付加によって 引き起こされる 2つの安定した電気分極状態を 「 0」， 「 1」 に対応させ るこ とによって記憶させている。 この強誘電体メモリ は， 他の不揮発性 のメモリ に比べて消費電力が少なく， 高速動作が可能なことで知られて いる。
強誘電体メモリ は， 例えばキャパシタ部分に強誘電体膜を有してお り， 例えば電界効果型トランジスタ （F E T)型の強誘電体メモリには， シリ コン半導体基板のチャンネル形成領域上に， ゲート絶縁膜， 下部導 電体膜， 強誘電体膜， 上部導電体膜が順に積層されているもの （MFM I S— F E T)ゃシリ コン半導体基板上に， ゲート絶縁膜， 強誘電体膜， 上部導電体膜が順に積層されているもの （MF I S— F E T) がある。
上記強誘電体膜の膜材料には， 従来より P b 2 ( Z r !_XT i J ( 0 ≤ x≤ 1 ) (以下 「 P Z T」 という）， S r B i 2 T a 2 Ο 9 (以下 「 S B T j という） などの強誘電体材料が用いられてきたが， 近年， 比較的比 誘電率を低く抑えることができ， かつ劣化し難い， S r， T a , N bを 主成分とする S r 2 (T a i_xN b x) O 7 ( 0≤ x≤ l ) (以下「 S T N」 という） が注目 されている。 と ころで， 現在， S T Nの強誘電体膜の成膜方法と して， 強誘電体 材料の前駆体溶液を塗布し， 乾燥し， 有機物を蒸発させた後， 高温で加 熱し酸化して結晶化するゾルーゲル法が用いられている （例えば， 日本 国特許公開公報特開平 1 0— 3 2 6 8 7 2号）。 S T Nはイオン化工ネル ギ一の高い T aや N bで組成されているため， T aや N b原子の酸化に は， 極めて高いエネルギーが必要である。 上記ゾルーゲル法が採用され ているのは， 初めから前駆体内に酸素成分を含有し， 比較的酸化工ネル ギ一が少なくて済むためである。
しかしながら， 上述のゾルーゲル法を用いて成膜された S丁 Nの強 誘電体膜は， 現在報告されているもので， 比誘電率が 4 0で， 強誘電性 を示す抗電界が 5 0 k V / c mのものが最良であり， それ以上の特性を 有するものが実現されていない。
強誘電体メモリは， 強誘電体膜に電界を掛けたり電界を取り去った りすることによつて安定した分極状態を引き起こすものであり， 強誘電 体膜をより省電力で分極させるためには， 強誘電体膜の比誘電率をよ り 小さくする必要がある。 また， 強誘電体メモリの記憶等の動作をよ り安 定して行うには， 強誘電体膜の抗電界を大きくする必要がある。 このよ うに半導体メモリ の省電力化， 動作の安定化を図るため， さらに比誘電 率が低く， 抗電界の高い強誘電体膜の開発が重要な課題になっている。 発明の開示
本発明は， かかる点に鑑みてなされたものであり， 比誘電率がさ ら に低く， 抗電界の大きい S T Nの強誘電体膜， 当該強誘電体膜を有する 半導体装置， 強誘電体膜の製造方法及び強誘電体膜の製造装置を提供す ることをその目的とする。
前記目的を達成するため， 本発明の強誘電体膜は， 膜材料と して， S r， T a , N bを主成分とする強誘電体材料が用いられ， 比誘電率が 4 0未満で， かつ抗電界が 5 .0 k V / c mを超えるものである。
発明者らの検証によれば， スパッタリ ング処理を行う処理室のター ゲッ ト周辺の內側表面をターゲッ ト と同じ材質で形成し， 当該処理室内 でスパッタリ ング処理によ り下地の表面に強誘電体膜を形成し，その後， 当該強誘電体膜を加熱して酸化することによって， 比誘電率が 4 0未満 で， 抗電界が 5 0 k V / c mを超える S T Nの強誘電体膜が製造される ことが分かった。 この強誘電体膜によって， 例えばよ り電力消費量が少 なく， かつ動作の安定した強誘電体メモリが製造できる。
前記強誘電体膜は， 酸素ラジカルによつて酸素成分が導入された膜 層を有していてもよい。 かかる場合， 強誘電体膜の一部の膜層に酸素成 分が導入されるので， 強誘電体膜内の酸素成分が不足することがなく な り， 強誘電体膜の酸化が十分に行われる。 したがって， 強誘電体膜に，
5 T Nのようなィオン化エネルギーの高い原子を有する膜材料を用いて も， 酸化が十分に行われ， 抗電界などの特性の向上が図られる。
前記強誘電体膜の膜層は， 希ガス成分を含有していてもよい。 また， 当該希ガス成分は， ク リプトン ( K r ) が好ましい。
本発明の強誘電体膜を有する半導体装置は， 強誘電体膜の膜材料と して， S r， T a , N bを主成分とする強誘電体材料が用いられ， 前記 強誘電体膜の比誘電率が 4 0未満で， かつ抗電界が 5 0 k V / c mを超 えている。
前記半導体装置の強誘電体膜は， 酸素ラジカルによつて酸素成分が 導入された膜層を有していてもよい。 前記強誘電体膜の膜層は， 希ガス 成分を含有していてもよい。 前記希ガス成分は， ク リプトン （K r ) で あってもよい。 これらの半導体装置の強誘電体膜の下地の材料には， 金 属酸化物が用いられていてもよい。
また， 前記半導体装置は， 前記強誘電体膜の両面に， 前記強誘電体 膜を挟むよ うに上部導電体膜と下部導電体膜を有し， 前記強誘電体膜， 前記上部導電体膜及び前記下部導電体膜によってキャパシタが形成され ていてもよい。 さらに， 前記半導体装置は， ゲートに前記キャパシタが 接続された電界効果型トランジスタを有していてもよい。
本発明の強誘電体膜の製造方法は， 処理室の少なく ともターゲッ ト 周辺の内側表面がターゲッ ト と同様の構成材質で形成されている処理室 内において， ターゲッ トに対しプラズマ中のイオンを衝突させ， 当該衝 突によって発生したターゲッ ト原子を下地に堆積させることによって， 強誘電体膜を形成する膜形成工程と， 前記強誘電体膜を加熱し， 酸化す る加熱工程と， を有している。
発明者らの検証によれば， 本発明のように， 処理室の内側表面のタ ーゲッ ト周辺をターゲッ ト と同様な構成材質で形成し， 当該処理室内で スパッタ リ ング処理によって強誘電体膜の膜形成を行い， その後強誘電 体膜を加熱し， 酸化することによって， 従来より も比誘電率が低く， 抗 電界が大きく強誘電体膜が製造されることが分かった。 本発明のよ うな スパッタ リ ング法による成膜方法では， プラズマ中のイオンが過ってタ 一ゲッ ト周辺に衝突することがある。 本発明によれば， ターゲッ トの周 辺をターゲッ ト同様な材質で形成したため， 当該ターゲッ トの周辺にィ オンが衝突しても， ターゲッ トに衝突した場合と同じターゲッ ト原子が 飛び出す。 この結果， 下地上に不純物のない高純度の強誘電体膜が形成 され， 比誘電率が低く， 抗電界の高い良質の強誘電体膜が形成されてい ると推察できる。
前記強誘電体膜の製造方法における前記膜形成工程は， 下地上に比 較的に薄い下層強誘電体膜を形成する第 1の膜形成工程と， その後， 前 記下層強誘電体膜に， プラズマによって発生させた酸素ラジカルによつ て酸素成分を導入する酸素導入工程と， その後, 前記下層強誘電体膜の 上に， 比較的厚い上層強誘電体膜を形成する第 2の膜形成工程と， を有 していてもよい。 かかる場合， 強誘電体膜の下層に酸素成分が導入され た薄い下層強誘電体膜が形成される.。 この下層強誘電体膜は， 上層強誘 電体膜内の酸素成分が下地側に拡散するのを防止する拡散防止層と して の機能を果たす。 したがって， 強誘電体膜中の酸素成分が下地側に流出 することがなく なるので， 強誘電体膜が十分に酸化され， 抗電界の高い 良質の膜が形成される。
前記強誘電体膜の製造方法における前記加熱工程は， 強誘電体膜を 結晶化させるための結晶化工程と， 強誘電体膜上に上部膜が形成された 後に前記強誘電体膜の酸素成分量を回復させるための酸素成分回復工程 と， を有していてもよレ、。
前記酸素成分回復工程では， プラズマによ り発生させた酸素ラジカ ルによって強誘電体膜が酸化されてもよい。 かかる場合， 酸素ラジカル によつて強誘電体膜がより強い酸化力で酸化されるので， 比較的低温の 加熱によ り強誘電体膜の酸素成分量の回復を行う ことができる。
前記強誘電体膜の製造方法は， 前記強誘電体膜の温度がキュリー温 度以上になるよ うに前記強誘電体膜を加熱し， その後当該強誘電体膜が 降温し強誘電体膜の温度がキュリ一温度を通過する際に， 前記強誘電体 膜に所定方向の電界を印可する工程を有していてもよい。 このよ うにキ ュリ一温度の通過時に強誘電体膜に電界を印加することによって， 強誘 電体膜内の分極軸が一方向化される。 この結果， 抗電界が大きい良質の 強誘電体膜が製造される。 なお， 上記 「キュリー温度を通過する際」 に は， キュリー温度になった時点で電界を印加する場合のみならず， キュ リ一温度になる以前から電界を印可する場合をも含まれる。
また， 前記強誘電体膜の製造方法は， 前記強誘電体膜の膜材料と し て， S r， T a， N bを主成分とする強誘電体材料が用いられ， 前記処 理室の少なく ともターゲッ ト周辺の内側表面は， S r， T a , N bを主 成分とする材質で形成されていてもよい。
また， 別の観点によれば， 本発明の強誘電体膜の製造方法は， 強誘 電体膜の温度がキュリ一温度以上になるよ うに強誘電体膜を昇温し， そ の後， 当該強誘電体膜が降温し強誘電体膜の温度がキュリ一温度を通過 する際に， 強誘電体膜に所定方向の電界を印可する。
この発明によれば， 電界の印加によつて強誘電体膜内の分極軸が一 方向化される。 この結果， より抗電界の大きい良質の強誘電体膜が形成 される。
本発明の強誘電体膜の製造装置は， 被処理体を収容する処理室にお いて， ターゲッ トにプラズマ中のイオンを衝突させ， 当該衝突によって 飛び出したターゲッ ト原子を被処理体に堆積させることによって， 被処 理体に強誘電体膜を形成し， 前記処理室の内側表面の少なく とも前記タ 一ゲッ トの周辺部は， 前記ターゲッ トと同様の構成材質で形成されてい る。
本発明によれば， イオンが過ってターゲッ トを外し， ターゲッ トの 周辺に衝突した場合であっても， その衝突部からターゲッ トと同じ原子 が飛び出す。 この結果， 被処理体に堆積される強誘電体膜に不純物が混 入することがなく， 純度の高い強誘電体膜が形成される。 発明者らの検 証によれば， かかる強誘電体膜の製造装置を用いることにより比誘電率 が低く， 抗電界が高い高品質の強誘電体膜が形成されることが確認され ている。
前記強誘電体膜の製造装置において， 前記ターゲッ トの周辺部には， 前記ターゲッ トと同様の構成材質の保護部材が取り付けられていてもよ レ、。 また， 前記強誘電体膜の製造装置では， 前記強誘電体膜の膜材料と して， S r ， T a , N b を主成分とする強誘電体材料が用いられており， 前記ターゲッ トと同様の構成材質は， S r， T a， N bを主成分とする 材質であってもよい。
また， 別の観点によれば， 本発明の強誘電体膜の製造装置は， 強誘 電体膜をキユリ一温度以上に加熱するための加熱手段と， キユリ一温度 以上になった強誘電体膜が降温し強誘電体膜の温度が前記キュリ一温度 を通過する際に， 当該強誘電体膜に所定方向の電界を印加するための電 界印加手段と， を備える。 前記強誘電体膜の膜材料と して， S r , T a， N bを主成分とする強誘電体材料が用いられていてもよい。 図面の簡単な説明
図 1は， 本発明の実施の形態を実施するためのスパッタ リ ング装置の縦 断面図である。
図 2は， ァニール装置を側面から見た縦断面図である。
図 3は， ァニール装置を正面から見たときの縦断面図である。
図 4は， ゲー ト絶縁膜と下部導電体膜が形成されたウェハの縦断面図で ある。
図 5は， 図 4 の下部導電体膜上に強誘電体膜が形成されたウェハの縦断 面図である。
図 6は， 図 5の強誘電体膜上に上部導電体膜が形成されたウェハの縦断 面図である。
図 7は， 図 1 のスパッタ リ ング装置と図 2 のァニール装置を用いて製造 された強誘電体膜のステリシス特性を示すダラフである。
図 8は， 図 7の強誘電体膜の C一 E特性を示すダラフである。
図 9は， プラズマ処理装置の縦断面図である。
図 1 0は， 薄い下層強誘電体膜が形成されたウェハの縦断面図である。 図 1 1は， 下層強誘電体膜に酸素ラジカルによ り酸素が導入されたゥェ ハの縦断面図である。
図 1 2は， 図 1 1 の下層強誘電体膜上に上層強誘電体膜が形成されたゥ ヱハの縦断面図である。
図 1 3は，プラズマ処理を行った下層強誘電体膜を有する強誘電体膜と， プラズマ処理を行わない強誘電体膜とのステリシス特性を比較するダラ フである。
図 1 4は， 図 1 3の強誘電体膜の C— E特性を示すグラフである。
図 1 5は， 電界印加手段を備えたァニール装置の縦断面図である。
図 1 6は，ウェハに電界を印加した様子を示すウェハの縦断面図である。 発明を実施するための最良の形態
以下， 本発明の実施の形態について説明する。 図 1は， 本発明の強 誘電体膜の製造方法を実施するために用いた強誘電体膜の製造装置と し てのスパッタリ ング装置 1の縦断面の様子を模式的に示している。 図 2 は， ァニール装置 2の縦断面の様子を模式的に示している。
スパッタリ ング装置 1は， 例えば上部が開口し， 有底円筒状の処理 容器 1 0 と，処理容器 1 0の上部を閉鎖可能な蓋体 1 1 とを備えている。 蓋体 1 1 により処理容器 1 0の上部を閉鎖することによつて処理室 Sが 形成される。 処理容器 1 0,の底部には， 強誘電体膜が形成される被処理 体と しての基板， 例えば半導体ウェハ （以下 「ウェハ」 という） Wを載 置する載置台 1 2が設けられている。 この載置台 1 2には， 図示しない 吸引手段が設けられており， 載置台 1 2は， 載置したウェハ Wを吸着保 持できる。
载置台 1 2 と対向する処理室 Sの天井面， すなわち蓋体 1 1の下面 の中央部には, 例えば凹部 1 1 aが設けられており， この凹部 1 1 aに は， 電極 1 3が埋設されている。 電極 1 3は， 処理容器 1 0の外部に設 けられた高周波電源 1 4からの電圧が印加自在になっている。 電極 1 3 の下面， つまり載置台 1 2 と対向する面には， ターゲッ ト 1 5が設けら れている。 ターゲッ ト 1 5の材質は， ウェハ Wに形成される強誘電体膜 の種類によって定められており， S TN ( S r 2 (Τ & 1— xN b x) O 7 ( 0≤ x≤ 1 ))の強誘電体膜を形成する本実施の形態においては， ター ゲッ ト 1 5の材質には， S r， T a， N bを主成分とする S r。 5 (T a o . 7 N b o . 3 ) 207が用いられてレヽる。
例えば処理容器 1 0の一端の側面には， 処理ガス導入口 2 0が設け られており， 処理ガス導入口 2 0には， 処理ガス供給源 2 1に通じる処 理ガス供給管 2 2が接続されている。 処理ガス供給管 2 2には， バルブ 2 3，マスフローコ ン ト ローラ 2 4が設けられており，処理室 S内には， 所定圧の処理ガスを供給できる。 本実施の形態においては処理ガス供給 源 2 1 に， 処理ガスと して， 酸素ガス （02) と希ガスであるアルゴン ( A r ) ガスの各供給源 2 5 , 2 6が接続されている。 なお， アルゴン ( A r ) ガスの代わり にク リプトン （K r )， キセノ ン （X e ) 等の他の 希ガスを用いてもよレ、。
前記処理ガス導入口 2 0に対向する処理容器 1 0の他端の側面には， 処理室 S内を排気するための排気口 3 0が設けられている。 排気口 3 0 には， 真空ポンプなどの排気装置 3 1に通じる排気管 3 2が接続されて いる。 この排気口 3 0からの排気によって， 例えば処理室 S内を所定の 圧力に減圧できる。
電極 1 3の高周波電圧によって， 処理室 S内に供給された処理ガス がプラズマ化し， アルゴンイオンが発生する。 電極 1 3の電位を負電位 に維持することによって， 正電荷のアルゴンイオンがターゲッ ト 1 5側 に向けて飛翔し， 衝突する。 この衝突によって， ターゲッ ト 1 5からタ ーゲッ ト原子である S T N堆積種が飛び出す。 このアルゴンイオンが衝 突する可能性のある部分， 例えば蓋体 1 1の下面におけるターゲッ ト 1 5周辺部には， ターゲッ ト 1 5 と同様の構成材質で形成された保護部材 3 5が取り付けられている。 つま り， 保護部材 3 5は， S r， T a， N bをま成分とする S r 2. 5 (T a。. 7 N b。， 3 ) 207の材質で形成され ている。 こ うすることによって， アルゴンイオンが過ってターゲッ ト 1 5の周辺部に衝突しても， その衝突部から S T N堆積種以外の他の不純 物が飛び出ることがない。 また， 処理ガスがプラズマ化された際に， 処理室 S内には酸素ラジ カルが生じる。 ターゲッ ト 1 5から飛び出した S T N堆積種は， この酸 素ラジカルによって酸化され， ウェハ W表面に堆積する。 処理室 Sにお ける酸素ラジカルに曝される部分， 例えば処理室 Sの内側表面であって ウェハ Wの高さよ り高い部分には， 石英の被膜 Kが被覆されている。 こ の石英の被膜 Kによって， 酸素ラジカルの消失が抑制され， 処理室 S内 の S T N堆積種がより確実に酸化される。
一方， ァニール装置 2は， 図 2に示すよ うに例えば軸が水平方向に 向けられた略円筒形状の筐体 4 0を有する。 筐体 4 0の軸方向の側面部 4 0 a , 4 0 bは， フランジによって閉鎖されており， 筐体 4 0内には， 閉鎖された処理室 Hが形成されている。 筐体 4 0内の中央部には， ゥェ ハ Wを載置する載置板 4 1が設けられている。 筐体 4 0の径方向の側面 を覆う円筒部 4 0 cは， 肉厚に形成され， その中にヒータ 4 2が内蔵さ れている。 ヒータ 4 2は， 図 3に示すよ うに円筒部 4 0 cの全周に渡つ て均等に内蔵されており， 載置板 4 1 上のウェハ Wを全周方向から偏り 無く加熱できる。 図 2に示すようにヒータ 4 2は， 筐体 4 0 の外部に設 置された電源 4 3に接続されており， この電源 4 3からの給電によって 発熱する。 電源 4 3は， 例えば温度コン ト ローラ 4 4によ り制御されて おり， 温度コ ン ト ローラ 4 4は， 電源 4 3 の給電出力を変えることによ つてヒータ 4 2 の温度を制御できる。 例えば载置板 4 1には， 温度セン サと しての熱電対 Tが設けられている。熱電対 Tによる温度測定結果は， 温度コン ト ローラ 4 4に出力でき， 温度コ ン ト ローラ 4 4は， この温度 測定結果に基づいてヒータ 4 2温度を調整できる。
筐体 4 0の一端の側面部 4 0 a には， 処理ガス導入口 4 5が開口し ており， 処理ガス導入口 4 5には， 処理ガス供給源 4 6に通じる処理ガ ス供給管 4 7が接続されている。処理ガス供給管 4 7には，パルプ 4 8， マスフローコ ン ト ローラ 4 9が設けられており， 処理室 H内に所定圧の 処理ガスを供給できる。本実施の形態においては処理ガス供給源 4 6に， 処理ガス と しての酸素ガス とアルゴンガスの各供給源 5 0， 5 1 が接続 されている。 なお， アルゴンガスの代わり に窒素ガス （N 2 ) を用いて もよい。
処理ガス導入口 4 5に対向する筐体 4 0の他端の側面部 4 0 bには， 筐体 4 0の外部に設置された排気装置 5 2に通じ処理室 H内の雰囲気を 排気するための排気口 5 3が設けられている。
スパッタ リ ング装置 1 とァニール装置 2は， 以上のような構成を有 しており， 次に本発明の実施の形態にかかる強誘電体膜の製造方法を， 半導体装置と しての強誘電体メモ リ を製造する場合を例に採って説明す る。
本実施の形態における強誘電体メモリは， 例えば電界効果型トラン ジスタを用いた半導体メモ リ であり， 例えば図 4に示すようにシ リ コ ン ( S i ) からなるウェハ Wのチヤンネル領域 R上に， 酸化シリ コン （ S i O 2 ) のゲートと してのゲート絶縁膜 I が形成される。 ゲー ト絶縁膜 I上に， 金属酸化膜， 例えば I r 0 2膜からなる下部導電体膜 が形成 される。 この下部導電体膜 IV^は， 後述する強誘電体膜の下地膜と して 形成される。 なお， この下部導電体膜 M iは， 後述する強誘電体膜と同 じスパッタ リ ング処理により形成されてもよい。
下部導電体膜 I ^が形成されたウェハ Wは， スパッタ リ ング装置 1 に搬送され， 図 1 に示すよ うに載置台 1 2上に保持される。 ゥェハ Wが 載置台 1 2に保持されると， 排気口 3 0から処理室 S内の気体が排気さ れ， 処理室 S内が例えば 4 P a程度に減圧される。 処理ガス供給口 2 0 からは， アルゴンガスと酸素ガスが供給され， 処理室 S内がアルゴンガ ス と酸素ガスで満たされる。 続いて， 電極 1 3に負電位の高周波電圧が 印加され，この高周波電圧によって処理室 S内のガスがプラズマ化され， アルゴンガスはアルゴンイオンになる。 このアルゴンイオンは， 負電位 の電極 1 3側に引き寄せられ， 高速でターゲッ ト 1 5に衝突する。 ター , ゲッ ト 1 5にアルゴンイオンが衝突すると， ターゲッ ト 1 5力 ら S T N 堆積種が飛び出す。 との飛び出した S T N堆積種は， 酸素ガスがプラズ マになることによって生じた酸素ラジカルによって酸化され， ウェハ W の表面に堆積される。 こう してゥ ハ Wはスパッタリ ング処理され， 図 . 5に示すよ うに下部導電体膜 IV^上に S T Nを膜材料とする強誘電体膜
Fが形成される。
この S T N堆積種の堆積が所定時間継続され， 下部導電体膜 M i上 •に例えば 2 6 0 n mの強誘電体膜 Fが形成されると， 高周波電圧の印加 が停止され， スパッタ リ ング装置 1 におけるスパッタ リ ング処理が終了 する。 スパッタリ ング処理が終了すると， 図 2に示すようにウェハ Wは ァニール装置 2に搬送され， ヒータ 4 2によって予め例えば 9 0 0 °Cに 昇温されている載置板 4 1上に載置される。 処理ガス供給口 4 5から.処 理室 H内に酸素ガスとアルゴンガスが導入されると共に， 排気口 5 3か らは処理室 H内の気体が排気される。 こ う して処理室 H内には， 軸方向 に流れる気流が形成され， 処理室 H内がパージされ続けると共に， 処理 室 H内が酸素ガスとアルゴンガスの混合ガス雰囲気に置換される。 9 0 0 °Cに維持された載置板 4 1上に載置されたウェハ Wは加熱され， 強誘 電体膜 Fが酸化されて結晶化される。 強誘電体膜 Fが結晶化されると， ウェハ Wがァニール装置 2から取り出され， ァニール処理が終了する。
ァニール処理が終了すると， 強誘電体膜 F上に図 6に示すよ うな上 部導電体膜 M 2が形成される。 この上部導電体膜 M 2の成膜は， 例えば上 述したようなスパッタ リ ング処理により行われる。 上部導電.体膜 M 2が 形成されると， ウェハ Wは， 再ぴァニール装置 2に搬送され， 酸素ガス 雰囲気内で加熱される。 これにより， 強誘電体膜 Fの表面が再度酸化さ れ， 上部導電体膜 M 2の形成時に欠損した強誘電体膜 F表面の酸素成分 量が回復， 補填される。 その後， フォ ト リ ソグラフィー工程などが行わ れて， 電界効果型トランジスタ型の強誘電体メモリが完成する。
次に， 以上の方法で製造された強誘電体メモリの強誘電体膜 Fの特 性を図 7， 図 8のグラフを用いて説明する。 上記強誘電体膜 Fのスパッ タリ ング処理における処理条件は，
印加電圧の周波数 ： 1 3. 5 6 MH z
処理室圧力 ： 4 P a ( 3 0 m T o r r )
酸素分圧 ： 6 %
である。 この強誘電体膜 Fの下地の下部導電体膜 I^には， I r 02が用 いられ， 強誘電体膜 Fは， ターゲッ ト 1 5 周辺部に保護部材 3 5が取 り付けられているスパッタ リ ング装置 1 を用いて形成された。 図 7は， 強誘電体膜 Fのヒステリシス特性を示すものであり， 強誘電体膜 Fの抗 電界 E cは 5 2.k V/ c mであった。 図 8は， 強誘電体膜 Fの C ( C a p a c i t a n c e ) 一 E (E l e c t r i c f i e 1 d ) 特性を示 すものであり， 強誘電体膜 Fのキャパシタ面積 Sが 1. 2 X 1 0— 3 c m 2で， 膜厚 d ίが 2 6 0 n mの条件で， 強誘電体膜 Fの容量 Cは 1. 4 4 X 1 0— 4 Fであった。 これらの数値を， 比誘電率 ε f を算出する数式
£ f = (C * d f ) Z ( £ 。 * S)， ( ε 0 ： 8. 8 5 4 X 1 0 _ 1 4 F/ c m )
に代入すると， 強誘電体膜 Fの比誘電率 ε f は 3 5であった。
したがって， 以上で記載した強誘電体膜の製造方法によれば， 従来 には無い比誘電率が 4 0以下で抗電界が 5 0 k VZ c mを超える強誘電 体膜 Fが形成できる。 発明者の知見によると， 前記方法で実現された比 誘電率の低下と抗電界の上昇は， ターゲッ ト 1 5の周辺部に保護部材 3 5を取り付けたことによる。 この保護部材 3 5によって， アルゴンィォ ンの衝突部から S T N以外の堆積種が飛び出しウェハ Wに堆積すること を防止できるので， 強誘電体膜 Fへの不純物の混入を防止できる。 この 結果， 純度の高い膜が形成され， 比'誘電率， 抗電界の向上が図られてい る。 また， 強誘電体膜 Fの下地に金属酸化膜を用いたので， 強誘電体膜 Fから下地を通じて酸素成分が流出し強誘電体膜 Fの酸素成分が欠損す ることが防止できる。 この結果， 強誘電体膜 F内の T a， N b原子の酸 化が十分に行われる。 こ う して製造された強誘電体膜 Fを用いた強誘電 体メモリ は， 例えば強誘電体膜 Fとその両側の導電体膜 M i , M 2で構成 されるキャパシタ部分に電界が掛かりやすく なる。 この結果， よ り小さ い電圧で強誘電体膜 Fの分極状態を作り出すことができ， 消費電力の少 ない半導体メモリが実現できる。 また， 抗電界が大きいため， 分極状態 の安定した半導体メモリが実現できる。
以上の実施の形態で記載した強誘電体膜の製造方法では， 一度のス パッタリ ング処理により強誘電体膜 Fを形成していたが， 先ず， 薄い下 層強誘電体膜を形成し， その薄い下層強誘電体膜に酸素ラジカルによ り 酸素を導入し，その後厚い上層強誘電体膜を形成するよ うにしてもよい。 かかる場合を第 2の実施の形態と して説明する。
ここで， 強誘電体膜に酸素ラジカルにより酸素を導入するためのプ ラズマ処理装置について説明する。 図 9は， プラズマ処理装置 6 0の縦 断面の様子を模式的に示しており， このプラズマ処理装置 6 0は， 例え ばアルミ二ゥム合金により形成されている。 プラズマ処理装置 6 0は， 天井部に開口部を備えた略円筒状の処理容器 6 1 を備えている。 この処 理容器 6 1 は接地されている。 この処理容器 6 1 の底部には， 例えばゥ ェハ Wを載置するためのサセプタ 6 2が設けられている。 このサセプタ 6 2は， 処理容器 6 1 の外部に設けられた交流電源 6 3からの給電によ つて， サセプタ 6 2内のヒータ 6 4が発熱し， サセプタ 6 2上のウェハ Wを例えば 4 0 0 °C程度まで加熱できる。
処理容器 6 1の底部には， ターボ分子ポンプなどの排気装置 7 0に 通じ処理容器 6 1 内の気体を排気するための排気口 7 1が設けられてい る。排気口 7 1 は，例えば処理容器 6 1 の側面部より に設けられている。 排気口 7 1のサセプタ 6 2を挟んだ反対側であって， 処理容器 6 1の天 井部には， 供給口 7 2が設けられている。 供給口 7 2には， 処理ガス供 給源 7 3に通じる供給管 7 4が接続されている。 本実施の形態において は処理ガス供給源 7 3には， 酸素ガスと希ガスのク リプトン （K r ) ガ スの各供給源 7 5 , 7 6が接続されている。 供給口 7 2から処理容器 6 1内に供給されたガスは， サセプタ 6 2のウェハ W上を通過し， 排気口 7 1から排気される。 なお， ク リプトンガスの代わり に他の希ガスを用 いてもよレヽ。
処理容器 6 1 の上部開口には， 気密性を確保するための Oリ ングな どのシール材 8 0を介して， たとえば石英ガラスからなる誘電体窓 8 1 が設けられている。この誘電体窓 8 1 によつて処理容器 6 1が閉鎖され， 処理容器 6 1内に処理空間 Uが形成される。
誘電体窓 8 1の上方には， アンテナ部材 8 2が設けられている。 ァ ンテナ部材 8 2の上部には， 同軸導波管 8 3が接続されている。 同軸導 波管 8 3は， 処理容器 6 1 の外部に設置されたマイク口波供給装置 8 4 に接続されている。当該マイク口波供給装置 8 4で発生させた例えば 2 . 4 5 G H z のマイクロ波は， 同軸導波管 8 3を通じて， 前記アンテナ部 材 8 2に伝搬され， 誘導体窓 8 1 を介して処理空間 U內に放射される。 処理容器 6 1 の側部には，ウェハ Wを搬入出するための搬入出口 9 0 と， 当該搬入出口 9 0を開閉するシャツタ 9 1が設けられている。
次に， 第 2の実施の形態における強誘電体膜の製造方法について説 明すると， 例えば下部導電体膜 I ^の形成されたウェハ Wがスパッタ リ ング装置 1 に搬送される。 このスパッタ リ ング装置 1 において， 上記第 1の実施の形態と同様のプロセスで， 例えば図 1 0に示すよ うに下部導 電体膜 M i上に 1 n m以上， 例えば 2 0 n m程度の薄い膜層と しての下 層強誘電体膜 Fュが形成される。 下層強誘電体膜 F が形成されると， ゥ ェハ Wはスパッタ リ ング装置 1から搬出され， プラズマ処理装置 6 0に 搬送される。
プラズマ処理装置 6 0では， ウェハ Wが搬入出 Π 9 0から搬入され， 図 9に示したよ うに例えば 4 0 0 °Cに維持されたサセプタ 6 2上に载置 される。 続いて供給口 7 2から， 酸素ガスとク リプトンガスの混合ガス が処理空間 U内に供給され， 処理空間 U内が混合ガス雰囲気に置換され る。 排気管 7 1からは， 処理空間 U内の気体が排気され， 処理空間 S 2 内が所定の圧力， 例えば 1 3 3 P a程度に減圧される。 さらに， マイク 口波供給装置 8 4によってマイクロ波を発生させて， このマイクロ波が アンテナ部材 8 2に伝搬される。 そして処理空間 U内の混合ガスがマイ ク口波によってプラズマ化され， それによつて処理空間 U内に発生した 酸素ラジカルによって図 1 1 に示すよ うに下層強誘電.体膜 Fェに酸素が 導入される。 なお， この際， 下層強誘電体膜 F 内には， 少量のク リプ トン成分も導入される。
所定時間， 下層強誘電体膜 Fェに酸素ラジカルによって酸素が導入 されると， アンテナ部材 8 2からのマイクロ波の放射が停止され， ゥェ ハ Wはプラズマ装置 6 0から搬出される。 搬出されたウェハ Wは， 再度 スパッタリ ング装置 1 に搬送され， 図 1 2に示すよ うに下層強誘電体膜 F i上に， 2 4 0 n m程度のより厚い上層強誘電体膜 F 2が形成される。 こう して， 下部導電体膜 上に， 二層構造の強誘電体膜 F ( F x + F 2 ) が形成される。 その後， ウェハ Wは， ァニール装置 2に搬送され， 強誘 電体膜 Fが結晶化され， その後上述した実施の形態と同様に上部導電体 膜 M 2が形成され， その後ウェハ Wには酸素回復のためのァニール処理 が施される。
図 1 3は， 上記製造方法のよ うに下層強誘電体膜 Fェにプラズマ処 理によって酸素が導入された場合 （プラズマ処理あり） と， 酸素の導入 が行われなかった場合 （プラズマ処理なし） の強誘電体膜 Fのヒステリ シス特性を比較したものである。 図 1 4は， プラズマ処理あり とプラズ マ処理なしの場合の C一 E特性を示すものである。 なお， このデータを 採取する実験では， 下地の下部導電体膜 に非酸化物である白金が用 いられた。 図 1 3に示したよ うに， プラズマ処理を行った強誘電体膜 F の抗電界 E c ェは 3 5 k VZ c mであり， プラズマ処理を行わない強誘 電体膜の抗電界 E c 2は 1 7 k V/ c mであった。 また， 図 1 4に示す ようにプラズマ処理ありの場合， キャパシタ面積 Sが 1 . 3 5 X 1 0一3 c m 2， 膜厚が 2 4 0 n mの条件で， 容量 Cが 1 . 9 5 X 1 0— 1 0 Fで あり， プラズマ処理なしの場合， キャパシタ面積 Sが 1 . 2 X 1 0 — 3 c m 2 , 膜厚が 2 4 0 n mの条件で， 容量 Cが 1 . 9 5 X 1 0— 1 0 Fであ つた。 したがって， 上記数式 1 よ り， プラズマ処理ありの場合の強誘電 体膜 Fの比誘電率 ε f は 3 9であり， プラズマ処理なしの場合の比誘電 率 ε f は 4 4であった。
かかる結果から， 下層強誘電体膜 Fェを形成し， 当該下層強誘電体 膜 F に酸素ラジカルによって酸素を導入することによって， 強誘電体 膜 F全体の比誘電率を低下させ， 抗電界を増大させることが分かる。 こ れは， 酸素ラジカルによる酸素の導入によつて下層強誘電体膜 F 1が酸 素成分の遮断壁になり， 上層強誘電体膜 F 2内の酸素成分が下部導電体 膜 M iに流出し強誘電体膜 F全体の酸素成分が欠損することを抑制でき たためである考えられる。
上記第 2の実施の形態の強誘電体膜の製造方法によれば， 下層強誘 電体膜 F xが形成されるので， 強誘電体膜 Fの下地の材料に酸素成分を 吸収しゃすい非酸化物が用いられたときであっても， 酸素成分の流出を 防止して，比誘電率が低く抗電界が高い強誘電体膜が形成される。また， 強誘電体膜 Fの下層に薄膜を形成しておく ことによって， 上層部分に下 層の面方位に追従した所望の面方位を持つ強誘電体膜を形成できる。 し たがって， 仮に下地がアモルファスであっても， 抗電界の大きい良質の 強誘電体膜が形成される。
以上の実施の形態で記載した強誘電体膜 Fの酸素成分を補充させる ァニール処理において， ゥェハ Wを強誘電体膜 Fのキュリー温度まで昇 温し，その後強誘電体膜 Fの温度が降温しキュリ一温度を通過する際に， 強誘電体膜 Fに電界を印加するよ うにしてもよレ、。 かかる場合の強誘電 体膜の製造方法を， 第 3の実施の形態と して説明する。
図 1 5に示すよ うに第 3の実施の形態で用いられる製造装置と して のァニール装置 1 0 0には， 上記ァニール装置 2の構成に加えて， 例え ば直流電源 1 0 1 と， 一端が直流電源 1 0 1の陽極端子に接続され他端 がウェハ Wに接続可能な陽極導線 1 0 2 と， 一端が直流電源 1 0 1 の陰 極端子に接続され他端がウェハ Wに接続可能な陰極導線 1 0 3が設けら れている。 なお， 本実施の形態における電界印加手段は， 直流電源 1 0 1，陽極導線 1 0 2及び陰極導線 1 0 3によつて構成され，加熱手段は， ヒータ 4 2 , 交流電源 4 3及び温度コン トローラ 4 4によつて構成され ている。 また， ァニール装置 1 0 0のその他の部材は， ァニール装置 2 と同様であるので， 説明を省略する。
そして， 第 3の実施の形態における強誘電体膜の製造プロセスでは， 上部導電体膜 M 2が形成されたウェハ Wがァニール装置 1 0 0に搬送さ れ， 図 1 5に示すように载置板 4 1上に載置されると， 図 1 6に示すよ うに陽極導線 1 0 2が上部導電体膜 M 2に接続され， 陰極導線 1 0 3が 下部導電体膜 M iに接続される。 このとき， 直流電源 1 0 1 は O F Fに なっており， 強誘電体膜 Fには電界が付加されていない。 続いて， ゥェ ハ Wはヒータ 4 2によつて強誘電体膜 Fのキユ リ一温度以上の温度， 例 えば 9 0 0 °C程度まで昇温され， このとき強誘電体膜 Fの酸素成分量が 回復される。 酸素成分量が回復されると， 例えばヒータ 4 2の電源が切 られ， ウェハ Wが緩やかに冷却される。 この冷却の間， 例えば熱電対 T によってウェハ Wの温度が継続的に測定される。 そして， ウェハ Wの温 度が強誘電体膜 Fのキュリー温度， 例えば 6 0 0 °Cを通過する際に， 直 流電源 1 0 1が入れられ， 上部導電体膜 M 2と下部導電体膜 M 1との間に 電圧が印加される。 これにより'， 強誘電体膜 Fに電界が付加され， 強誘 電体膜 Fの分極軸の一方向化が図られる。 この結果， 強誘電体膜 Fの残 留分極が増大し， 抗電界も広げられる。
以上の第 3の実施の形態では， 強誘電体膜 Fへの電界の印加工程を， 酸素回復のための加熱処理時に行っていたが， 例えば強誘電体膜 Fを結 晶化する結晶化加熱処理時や強誘電体膜 Fの成膜するスパッタ リ ング処 理時に行ってもよレ、。
なお， 第 3の実施の形態で記載したよ うな強誘電体膜に電界の印加 する処理は， 強誘電体膜 Fの成膜方法が上述したよ うなスパッタ リ ング 法でない， 例えばゾルーゲル法， C V D法等を用いた場合にも適用可能 であり， いずれの方法を用いた場合であっても強誘電体膜の特性の向上 が図られる。
また， 以上の実施の形態で記載した強誘電体膜 Fの酸素を回復する ァニール処理は， 酸素ラジカルによって酸化させることによって行われ てもよい。 かかる場合， 例えば酸素回復のァエール処理を， 上述のブラ ズマ処理装置 6 0を用いて行ってもよい。 例えば上部導電体膜 M 2が形 成されたゥェハ Wがプラズマ処理装置 6 0に搬送され， ウェハ Wが比較 的低温の 4 0 0 °C程度に維持されたサセプタ 6 2に載置される。そして， ゥェハ Wが 4 0 0 °Cで加熱されると共に， 了ンテナ部材 8 2によつて処 理空間 U内の処理ガスがプラズマ化され， 酸素ラジカルを発生させる。 この発生させた酸素ラジカルによつて強誘電体膜 Fが酸化され， 酸素が 回復される。 かかる場合， 酸化能力の高い酸素ラジカルを用いて酸化が 行われるので， 強誘電体膜 Fの酸素成分の回復を低温で行う ことができ る。
以上の実施の形態で記載した強誘電体膜の製造方法は， 強誘電体メ モリ を製造する場合に限られず， 強誘電体膜を用いた他の半導体装置の 製造にも適用することができる。 また， 強誘電体膜の膜材科と して S T Nのみを用いていたが， S TNと P Z Tや S B T等との混材の場合にも 本発明は適用できる。
本発明によれば， 強誘電体膜の比誘電率が低下し， 抗電界が上がる ので， 例えば強誘電体膜を用いて， 省電力で， かつ分極状態が安定した メモリ を製造することができる。 . 産業上の利用可能性
本発明は， メモリなどの半導体装置を構成する， S r 2 (T a !_x N b x) O 7 ( 0≤ x≤ l )の強誘電体膜について， 比誘電率を低下させ， 抗電界を増大させる際に有用である。

Claims

請求の範囲
1. 強誘電体膜であって，
膜材料と して， S r， T a , N bを主成分とする強誘電体材料が用いら れ，
比誘電率が 4 0未満で， かつ抗電界が 5 0 k V/ c mを超える。
2. ク レーム 1の強誘電体膜であって，
酸素ラジカルによつて酸素成分が導入された膜層を有する。
3. クレーム 2の強誘電体膜であって，
前記膜層は， 希ガス成分を含有する。
4. ク レーム 3の強誘電体膜であって，
前記希ガス成分は， K r である。
5. 強誘電体膜を有する半導体装置であって，
強誘電体膜の膜材料と して， S r， T a， N bを主成分とする強誘電体 材料が用いられ，
前記強誘電体膜の比誘電率が 4 0未満で， かつ抗電界が 5 0 k V/ c m を超える。
6. ク レーム 5の半導体装置であって，
前記強誘電体膜は， 酸素ラジカルによって酸素成分が導入された膜層を 有する。
7. ク レーム 6の半導体装置であって，
前記膜層は， 希ガス成分を含有する。
8. ク レーム 7の半導体装置であって，
前記希ガス成分は， K rである。
9. ク レーム 5の半導体装置であって，
前記強誘電体膜の下地の材料には， 金属酸化物が用いられている。
1 0 . ク レーム 5 の半導体装置であって，
前記強誘電体膜の両面に， 前記強誘電体膜を挟むよ うに上部導電体膜と 下部導電体膜を有し，
前記強誘電体膜， 前記上部導電体膜及び前記下部導電体膜によってキヤ パシタが形成されている。
1 1 . ク レーム 1 0の半導体装置であって，
ゲートに前記キャパシタが接続された電界効果型トランジスタを有する。
1 2 . 強誘電体膜の製造方法であって，
処理室の少なく ともターゲッ ト周辺の内側表面がターゲッ ト と同様の構 成材質で形成されている処理室内において， ターゲッ トに対しプラズマ 中のィオンを衝突させ， 当該衝突によって発生したターゲッ ト原子を下 地に堆積させることによって， 強誘電体膜を形成する膜形成工程と， 前記強誘電体膜を加熱し， 酸化する加熱工程と， を有する。
1 3 . ク レーム 1 2の強誘電体膜の製造方法であって，
前記膜形成工程は，
下地上に比較的に薄い下層強誘電体膜を形成する第 1 の膜形成工程と， その後， 前記下層強誘電体膜に， プラズマによって発生させた酸素ラジ カルによって酸素成分を導入する酸素導入工程と，
その後， 前記下層強誘電体膜の上に， 比較的厚い上層強誘電体膜を形成 する第 2の膜形成工程と， を有する。
1 4 . ク レーム 1 2の強誘電体膜の製造方法であって，
前記加熱工程は，
強誘電体膜を結晶化させるための結晶化工程と，
強誘電体膜上に上部膜が形成された後に前記強誘電体膜の酸素成分量を 回復させるための酸素成分回復工程と， を有する。
1 5 . ク レーム 1 4の強誘電体膜の製造方法であって，
前記酸素成分回復工程では， プラズマにより発生させた酸素ラジカ に よって強誘電体膜が酸化される。
1 6. ク レーム 1 2の強誘電体膜の製造方法であって，
前記強誘電体膜の温度がキュリ一温度以上になるよ うに前記強誘電体膜 を加熱し， その後当該強誘電体膜が降温し強誘電体膜の温度がキュリ一 温度を通過する際に， 前記強誘電体膜に所定方向の電界を印可する工程 を有する。
1 7. ク レーム 1 2の強誘電体膜の製造方法であって，
前記強誘電体膜の膜材料と して， S r， T a， N bを主成分とする強誘 電体材料が用いられ，
前記処理室の少なく ともターゲッ ト周辺の内側表面は， S r， T a , Ν bを主成分とする材質で形成されている。
1 8. 強誘電体膜の製造方法であって，
強誘電体膜の温度がキュリ一温度以上になるよ うに強誘電体膜を昇温し， その後， 当該強誘電体膜が降温し強誘電体膜の温度がキュリ一温度を通 過する際に， 強誘電体膜に所定方向の電界を印可する。
1 9. 強誘電体膜の製造装置であって，
被処理体を収容する処理室において， ターゲッ トにプラズマ中のイオン を衝突させ， 当該衝突によって飛び出したターゲッ ト原子を被処理体に 堆積させることによって， 被処理体に強誘電体膜を形成し，
前記処理室の内側表面の少なく とも前記ターゲッ トの周辺部は， 前記タ ーゲッ トと同様の構成材質で形成されている。
2 0. ク レーム 1 9の強誘電体膜の製造装置であって，
前記ターゲッ トの周辺部には， 前記ターゲッ トと同様の構成材質の保護 部材が取り付けられている。
2 1. ク レーム 1 9の強誘電体膜の製造装置であって，
前記強誘電体膜の膜材料と して， S r , T a , N bを主成分とする強誘 電体材料が用いられており， 前記ターゲッ ト と同様な構成材質は， S r , T a , N bを主成分とする 材質である。
2 2. 強誘電体膜の製造'装置であって，
強誘電体膜をキュリ一温度以上に加熱するための加熱手段と，
キユリ一温度以上になった強誘電体膜が降温し強誘電体膜の温度が前記 キユリ一温度を通過する際に， 当該強誘電体膜に所定方向の電界を印加 するための電界印加手段と， を備える。
2 3. ク レーム 2 2の強誘電体膜の製造装置であって，
前記強誘電体膜の膜材料と して， S r , T a , N bを主成分とする強誘 電体材料が用いられている。
PCT/JP2004/001061 2003-02-05 2004-02-03 強誘電体膜，半導体装置，強誘電体膜の製造方法及び強誘電体膜の製造装置 WO2004070736A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04707661A EP1594142A4 (en) 2003-02-05 2004-02-03 FERROELECTRIC FILM, SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD FOR A FERROELECTRIC FILM AND MANUFACTURING DEVICE FOR A FERROELECTRIC FILM
US10/544,559 US20070034918A1 (en) 2003-02-05 2004-02-03 Ferroelectric film, semiconductor device, ferroelectric film manufacturing method, and ferroelectric film manufacturing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003028256A JP4346919B2 (ja) 2003-02-05 2003-02-05 強誘電体膜，半導体装置及び強誘電体膜の製造装置
JP2003-028256 2003-02-05

Publications (1)

Publication Number Publication Date
WO2004070736A1 true WO2004070736A1 (ja) 2004-08-19

Family

ID=32844199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001061 WO2004070736A1 (ja) 2003-02-05 2004-02-03 強誘電体膜，半導体装置，強誘電体膜の製造方法及び強誘電体膜の製造装置

Country Status (6)

Country Link
US (1) US20070034918A1 (ja)
EP (1) EP1594142A4 (ja)
JP (1) JP4346919B2 (ja)
KR (2) KR100811040B1 (ja)
CN (2) CN101215684B (ja)
WO (1) WO2004070736A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809367B1 (ko) 2007-02-14 2008-03-05 한국과학기술연구원 강유전 박막의 강유전성 향상을 위한 전계 인가 열처리용튜브-로 및 이를 이용하여 강유전 박막의 강유전성을향상시키는 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220600B2 (en) * 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods
JP2006261159A (ja) * 2005-03-15 2006-09-28 Tohoku Univ 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
JP4591705B2 (ja) * 2006-01-20 2010-12-01 セイコーエプソン株式会社 ターゲット材料
JP2008098474A (ja) * 2006-10-13 2008-04-24 Tokyo Electron Ltd プラズマ処理装置とその運転方法、プラズマ処理方法および電子装置の製造方法
JP2009266967A (ja) * 2008-04-23 2009-11-12 Tohoku Univ 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
CN102803357B (zh) 2009-06-15 2014-07-09 株式会社村田制作所 压电体片以及压电体片的制造方法及制造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06158294A (ja) * 1992-11-19 1994-06-07 Tokimec Inc 薄膜製造装置
EP0940856A1 (en) * 1997-05-23 1999-09-08 Rohm Co., Ltd. Ferroelectric memory element and method of producing the same
JP2001354497A (ja) * 2000-06-07 2001-12-25 Matsushita Electric Ind Co Ltd 強誘電体膜の製造方法
US20020018904A1 (en) * 1999-04-28 2002-02-14 Tingkai Li C-axis oriented lead germanate film
JP2002057155A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd ５酸化タンタル膜の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3480624B2 (ja) * 1995-06-09 2003-12-22 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US6717195B2 (en) * 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
TWI233506B (en) * 2004-05-20 2005-06-01 Univ Nat Sun Yat Sen Method and apparatus for fabricating a crystal fiber

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06158294A (ja) * 1992-11-19 1994-06-07 Tokimec Inc 薄膜製造装置
EP0940856A1 (en) * 1997-05-23 1999-09-08 Rohm Co., Ltd. Ferroelectric memory element and method of producing the same
US20020018904A1 (en) * 1999-04-28 2002-02-14 Tingkai Li C-axis oriented lead germanate film
JP2001354497A (ja) * 2000-06-07 2001-12-25 Matsushita Electric Ind Co Ltd 強誘電体膜の製造方法
JP2002057155A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd ５酸化タンタル膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809367B1 (ko) 2007-02-14 2008-03-05 한국과학기술연구원 강유전 박막의 강유전성 향상을 위한 전계 인가 열처리용튜브-로 및 이를 이용하여 강유전 박막의 강유전성을향상시키는 방법

Also Published As

Publication number Publication date
KR100811040B1 (ko) 2008-03-07
EP1594142A4 (en) 2009-08-05
CN100483566C (zh) 2009-04-29
KR20070049686A (ko) 2007-05-11
KR100732930B1 (ko) 2007-06-29
JP2004265915A (ja) 2004-09-24
CN101215684A (zh) 2008-07-09
JP4346919B2 (ja) 2009-10-21
KR20050100657A (ko) 2005-10-19
EP1594142A1 (en) 2005-11-09
CN101215684B (zh) 2010-09-01
CN1748264A (zh) 2006-03-15
US20070034918A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
US10192735B2 (en) Substrate processing method and substrate processing apparatus
TWI440090B (zh) 半導體裝置製造方法、基板處理設備及半導體裝置
US20100240216A1 (en) Film formation method and apparatus utilizing plasma cvd
JP2001284340A (ja) 半導体製造装置および半導体装置の製造方法
WO2004027852A1 (ja) 基板上への絶縁膜の形成方法、半導体装置の製造方法、および基板処理装置
JP4162601B2 (ja) 絶縁膜の形成方法
WO2008056556A1 (fr) Procédé et dispositif de formation de pastille de silicium et pastille de silicium et procédé et dispositif de formation du substrat avec film isolant
JPH0714986A (ja) 半導体装置の製造方法及びその製造装置
WO2004070736A1 (ja) 強誘電体膜，半導体装置，強誘電体膜の製造方法及び強誘電体膜の製造装置
JPH08115901A (ja) プラズマ処理方法およびプラズマ処理装置
JP2002237463A (ja) 半導体素子の製造方法及び装置
JP2012104703A (ja) 半導体装置の製造方法および基板処理装置
JP2009266967A (ja) 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
JP3427362B2 (ja) 誘電体薄膜堆積方法
JP2006261159A (ja) 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
JP2010016127A (ja) 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
JP5300017B2 (ja) 強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置
JP2002299332A (ja) プラズマ成膜方法及びプラズマｃｖｄ装置
Matsumoto et al. Low temperature preparation of perovskite oxide films by ECR sputtering assisted with microwave treatment
JPH04199828A (ja) 酸化物高誘電率薄膜の製造方法
RU2430882C2 (ru) Способ получения слоя диоксида кремния и устройство для его реализации
JPH02255504A (ja) 酸化物超電導薄膜の製造方法
JP2006037172A (ja) スパッタリング方法
JP2005248222A (ja) スパッタリング方法
JP2006032602A (ja) スパッタリング装置および方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057014386

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048036506

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004707661

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057014386

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004707661

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007034918

Country of ref document: US

Ref document number: 10544559

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10544559

Country of ref document: US