JP5300017B2 - 強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置 - Google Patents

強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置 Download PDF

Info

Publication number
JP5300017B2
JP5300017B2 JP2009112686A JP2009112686A JP5300017B2 JP 5300017 B2 JP5300017 B2 JP 5300017B2 JP 2009112686 A JP2009112686 A JP 2009112686A JP 2009112686 A JP2009112686 A JP 2009112686A JP 5300017 B2 JP5300017 B2 JP 5300017B2
Authority
JP
Japan
Prior art keywords
ferroelectric film
ferroelectric
film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009112686A
Other languages
English (en)
Other versions
JP2009177206A (ja
Inventor
忠弘 大見
成利 須川
章伸 寺本
一郎 高橋
弘之 桜井
達典 磯貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2009112686A priority Critical patent/JP5300017B2/ja
Publication of JP2009177206A publication Critical patent/JP2009177206A/ja
Application granted granted Critical
Publication of JP5300017B2 publication Critical patent/JP5300017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、強誘電体膜、金属酸化物、半導体装置、及び強誘電体膜の製造方法に関する。
不揮発性の半導体メモリとして、強誘電体の自発分極を利用した強誘電体メモリがある。この強誘電体メモリは、電界印加によって生じる2つの安定した電気分極状態を「0」、「1」に対応させることによって記憶させている。この強誘電体メモリは、他の不揮発性メモリに比べて消費電力が少なく、高速動作が可能なことが知られている。
強誘電体メモリは、例えば、キャパシタ部分に強誘電体膜を有しており、例えばFET(電界効果型トランジスタ)型の強誘電体メモリーには、シリコン半導体基板のチャネル形成領域上に、ゲート絶縁膜、強誘電体膜、上部導電体膜が順に積層されているもの(MFIS−FET)、ゲート絶縁膜、下部導電体膜、強誘電体膜、上部導電体膜が順に積層されているもの(MFMIS)がある。
上記強誘電体膜の膜材料には、従来よりPb(Zr1−xTi)O(0≦x≦1)(PZT)、SrBiTa(SBT)等が用いられて来たが、近年、比較的比誘電率が低く押さえることができ、且つ水素雰囲気等に対する劣化し難いSr(Ta1−xNb(0≦x≦1)(STN)が注目されている。
現在、STNの強誘電体膜の成膜方法として、強誘電体材料の前駆体溶液を塗布、乾燥し、有機物を除去した後、加熱して結晶化するゾルーゲル法が用いられている(例えば、特許文献1、参照)。STNはイオン化エネルギーの高いTaやNbで構成されている為、Ta,Nb原子の酸化には極めて高いエネルギーが必要である。ゾル−ゲル法が採用されているのは、初めから前駆体内に酸素成分を含有し、比較的酸化エネルギーが少なくてすむため、及びSTN膜組成が合わせ易いためである。
しかしながら、上記ゾルーゲル法を用いて成膜されたSTNの強誘電体膜は現在報告されているものではメモリ保持特性が1日以下であり、SBTで2週間程度のメモリー保持特性の報告がされているが、強誘電体の膜厚が400nmと厚い、あるいは微細化が難しい1T−1C型のものである。よって、微細化を可能とする1T型FETで強誘電体膜厚が薄く、長期のメモリー保持特性を有する強誘電体メモリーの開発が重要な課題になっている。
特開平10−326872号公報
本発明は、かかる点に鑑みてなされたものであり、その技術的課題は、強誘電体膜厚が薄く、長期のデータ保持特性を有する強誘電体メモリー装置に用いられる半導体装置、その製造方法、その製造装置、強誘電体膜及び強誘電体膜の製造方法を提供することにある。
本発明によれば、強誘電体膜を製造する方法であって、有機金属化合物の気相反応によって,1nm以上の強誘電体膜を形成する膜形成工程と、前記強誘電体膜を希ガス及び酸素を含むプラズマ処理によって生成した酸素ラジカルによって酸化する酸素導入工程とを有し、前記膜形成工程とそれに次ぐ酸素導入工程とを繰り返すことによって100nm以下の多層構造を有する誘電体膜を得ることを含み、前記希ガスは、Kr及びXeの内の少なくともXeからなることを特徴とする強誘電体膜の製造方法が得られる。
また、本発明によれば、前記いずれか一つの強誘電体膜の製造方法において、前記強誘電体膜を加熱する加熱工程を備えていることを特徴とする強誘電体膜の製造方法が得られる。
また、本発明によれば、前記強誘電体膜の製造方法において、前記酸素導入工程によって酸化される強誘電体膜は、強誘電体材料、及び強誘電体酸化物又は高誘電体酸化物のいずれかであり、前記強誘電体材料は、Sr、Ta、及びNbを主成分とする強誘電体材料、アルカリ土類金属(Be、Mg、Ca、Ba、Ra)、ランタノイド族(La、Ce、Pr等)、5A族(V、Ta、Nb)、Bi等を含む強誘電体材料、のいずれかであり、前記強誘電体酸化物又は高誘電体酸化物は、Pb(Zr1−xTi)O(0≦x≦1)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12、YMnO3、及びBiTiOの内のいずれかであることを特徴とする強誘電体膜の製造方法が得られる。
また、本発明によれば、前記強誘電体膜の製造方法において、前記有機金属化合物の気相反応による成膜は、プラズマ中において行われることを特徴とする強誘電体膜の製造方法が得られる。
また、本発明によれば、前記いずれか一つの強誘電体膜の製造方法において前記強誘電体膜の成膜を有機金属化合物の液体を霧状にして基板上に導入し、反応することにより前記強誘電体膜を成膜することを特徴とする強誘電体膜の製造方法が得られる。
また、本発明によれば、前記強誘電体膜の製造方法において、前記強誘電体膜の成膜を有機金属化合物の液体を霧状にしてプラズマ中において反応し、基板上に導入することにより成膜することを特徴とする強誘電体膜の製造方法が得られる。
また、本発明によれば、膜材料として、Sr、Ta、及びNbを主成分とする強誘電体膜が設けられ、さらに、その上に導電性電極が設けられ、前記強誘電体及び前記導電性電極は、Kr、Xeの内の少なくともXeを含有し、前記強誘電体膜は各層の厚さが1nm以上で、全体の厚さが100nm以下の多層構造を有することを特徴とする半導体装置が得られる。
また、本発明によれば、前記半導体装置において、前記強誘電体膜は、酸素ラジカルによって酸素成分が導入されていることを特徴とする半導体装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置において、前記導電性電極部分をゲートとし、前記強誘電体を前記ゲートに接続されたキャパシタとした電界効果型トランジスタを有することを特徴とする半導体装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置において、強誘電体メモリに用いられることを特徴とする半導体装置が得られる。
また、本発明によれば、半導体装置を製造する方法であって、下地上に強誘電体膜および金属酸化膜の内の少なくとも一種の膜を形成する膜形成工程と、前記少なくとも一種の膜を酸素ラジカルによって酸化する酸素導入工程及び前記少なくとも一種の膜を加熱、酸化する過熱工程の内の少なくとも1種の工程とを有することを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造方法において、前記膜形成工程では、処理室の少なくともターゲット周辺の内側表面がターゲットと同様の構成材質で形成されている処理室内において、前記ターゲットに対しプラズマ中のイオンを衝突させ、当該衝突によって発生したターゲット原子を下地に堆積させることによって、前記少なくとも一種の膜を形成することを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造方法において、前記少なくとも一種の膜は、強誘電体膜であり、前記強誘電体膜上に導電性電極を希ガス中又は希ガスと酸素とを含む雰囲気中で成膜することを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記半導体装置の製造方法において、前記導電性電極をゲートとし、前記ゲートに前記強誘電体膜をキャパシタとして接続して電界効果型トランジスタを得ることを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記半導体装置の製造方法において、前記電界効果型トランジスタは、強誘電体メモリ装置を構成することを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造方法において、前記酸素導入工程の酸素ラジカルは、希ガス及び酸素を含むプラズマ処理によって生成することを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記半導体装置の製造方法において、前記希ガスは、Kr,Xeの内の少なくとも1種からなることを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造方法において、前記酸素導入工程によって酸化される物質は、強誘電体材料、強誘電体酸化物又は高誘電体酸化物、酸化物導電体、及び一般的な金属酸化物の内の少なくとも一種であり、前記強誘電体材料は、Sr、Ta、及びNbを主成分とする強誘電体材料、アルカリ土類金属(Be、Mg、Ca、Ba、Ra)、ランタノイド族(La、Ce、Pr等)、5A族(V、Ta、Nb)、Bi等を含む強誘電体材料のいずれかであり、前記強誘電体酸化物又は高誘電体酸化物は、Pb(Zr1−xTi)O(0≦x≦1)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12、YMnO3、及びBiTiOの内のいずれかであり、前記酸化物導電体は、Zn,In、Sb,Sn、Bi、Ruの内の少なくとも一種の酸化物、複合酸化物、及び酸化物混合体の内のいずれかであることを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造方法において、前記少なくとも1種の膜は、強誘電体膜からなり、前記強誘電体膜の成膜を、塗布又は有機金属化合物の気相反応によって行うことを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記半導体装置の製造方法において、前記有機金属化合物の気相反応による成膜は、プラズマ中において行われることを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造方法において、前記少なくとも一種の膜をプラズマ中における有機金属化合物の気相反応によって行うことを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造方法において、前記少なくとも1種の膜は、強誘電体膜からなり、有機金属化合物の液体を霧状にして基板上に導入し、反応することにより前記強誘電体膜を成膜することを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、前記半導体装置の製造方法において、前記強誘電体膜の成膜を有機金属化合物の液体を霧状にしてプラズマ中において反応し、基板上に導入することにより成膜することを特徴とする半導体装置の製造方法が得られる。
また、本発明によれば、半導体装置を製造する装置であって、下地上に強誘電体膜及び金属酸化膜の内の少なくとも1種の膜を形成する膜形成手段と、前記少なくとも1種の膜を酸素ラジカルによって酸化する酸素導入手段及び前記少なくとも1種の膜を加熱、酸化する加熱手段の内の少なくとも1種の手段とを有することを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造装置において、前記膜形成手段では、処理室の少なくともターゲット周辺の内側表面がターゲットと同様の構成材質で形成されている前記処理室内において、前記ターゲットに対しプラズマ中のイオンを衝突させ、当該衝突によって発生したターゲット原子を下地に堆積させることによって、前記少なくとも1種の膜を形成することを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造装置において、前記少なくとも1種の膜は、強誘電体膜であり、前記強誘電体膜上に導電性電極を希ガス中又は希ガスと酸素とを含む雰囲気中で成膜する手段を備えていることを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記半導体装置の製造装置において、前記導電性電極をゲートとし、前記ゲートに前記強誘電体膜をキャパシタとして接続して電界効果型トランジスタを得ることを特徴する半導体装置の製造装置が得られる。
また、本発明によれば、前記半導体装置の製造装置において、前記電界効果型トランジスタは、強誘電体メモリ装置を構成することを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造装置において、前記酸素導入手段は、希ガス及び酸素を含むプラズマ処理によって酸素ラジカルを生成することを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記半導体装置の製造装置において、前記希ガスは、Kr,Xeの内の少なくとも1種からなることを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造装置において、前記酸素導入手段によって酸化される物質は、強誘電体材料、強誘電体酸化物又は高誘電体酸化物、酸化物導電体、及び一般的な金属酸化物の内の少なくとも一種であり、前記強誘電体材料は、Sr、Ta、及びNbを主成分とする強誘電体材料、アルカリ土類金属(Be、Mg、Ca、Ba、Ra)、ランタノイド族(La、Ce、Pr等)、5A族(V、Ta、Nb)、Bi等を含む強誘電体材料のいずれかであり、前記強誘電体酸化物又は高誘電体酸化物は、Pb(Zr1−xTi)O(0≦x≦1)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12、YMnO3、及びBiTiOの内のいずれかであり、前記酸化物導電体は、Zn,In、Sb,Sn、Bi、Ruの内の少なくとも一種の酸化物、複合酸化物、及び酸化物混合体の内のいずれかであることを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造装置において、前記少なくとも1種の膜は、強誘電体膜であり、前記膜形成手段は、前記強誘電体膜の成膜を、塗布又は有機金属化合物の気相反応によって行うことを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記半導体装置の製造装置において、前記有機金属化合物の気相反応による成膜は、プラズマ中において行われることを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造装置において
前記少なくとも1種の膜の成膜をプラズマ中における有機金属化合物の気相反応によって行うことを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記いずれか一つの半導体装置の製造装置において、前記少なくとも1種の膜は、強誘電体膜からなり、前記膜形成手段は、有機金属化合物の液体を霧状にして基板上に導入し、反応することにより前記強誘電体膜を成膜することを特徴とする半導体装置の製造装置が得られる。
また、本発明によれば、前記半導体装置の製造装置において、前記強誘電体膜の成膜を有機金属化合物の液体を霧状にしてプラズマ中において反応し、基板上に導入することにより成膜することを特徴とする半導体装置の製造装置が得られる。
本発明においては、強誘電体膜厚が薄く、長期のデータ保持特性を有する半導体装置、強誘電体膜の製造方法及び強誘電体膜の製造装置を提供することができる。
本発明の実施の形態によるスパッタリング装置の縦断面図である。 本発明の実施の形態によるアニール装置を側面から見た時の縦断面図である。 図2のアニール装置を正面から見た時の縦断面図である。 本発明の実施の形態によるプラズマ処理(酸素ラジカル処理)装置を示す図である。 本発明の実施の形態によるシリコン上に下部絶縁膜が形成されたウエハの断面図である。 本発明の実施の形態による下部絶縁膜基板上に下層強誘電体膜が形成されたウエハの断面図である。 本発明の実施の形態による下層強誘電体膜に酸素ラジカルが導入されたウエハの断面図である。 本発明の実施の形態による2層目の強誘電体膜が形成され酸素ラジカルが導入されたウエハの断面図である。 本発明の実施の形態による酸素ラジカルが導入された多層の強誘電体膜が形成されたウエハの断面図である。 本発明の実施の形態による強誘電体膜層F上に上部導電体層Mが形成されたウエハの断面図である。 本発明の実施の形態による上部導電体層−強誘電体層―下部絶縁層―シリコン基板(MFIS)ダイオードのC−V特性を示すグラフである。 本発明の実施の形態による強誘電体層のメモリ保持特性を示すグラフである。
本発明について更に詳しく説明する。
本発明の強誘電体膜は、膜材料としてSr(Ta1−xNb(0≦x≦1)(STN)が用いられ、10日以上のデータ保持特性を有し、強誘電体膜厚が100nm以下である構成である。
本発明者らの検証によれば、例えば、スパッタリング処理を行う処理室のターゲット周辺の内側表面をターゲットと同じ材質で形成し、当該処理室内でスパッタリング処理により下地の表面に強誘電体膜を形成し(膜形成手段による膜形成工程)、その後強誘電体膜を加熱し(加熱手段による加熱工程)、ラジカル酸化することによって(酸素導入手段による酸素導入工程)、強誘電体膜厚が100nm以下であってもメモリー保持時間が10日以上の強誘電体膜が製造出来ることが分かった。
本発明の強誘電体膜の製造方法における前記膜形成工程は、下地上に下層強誘電体膜を形成する第一の膜形成工程とその後、前記下層強誘電体膜に、プラズマによって発生させた酸素ラジカルによって酸素成分を導入する酸素導入工程、その後、前記下層強誘電体膜上に強誘電体膜を形成する第2の膜形成工程とを有しても良い。各強誘電体が酸素ラジカルにより十分に酸化されるため、データ保持特性が良好な高い品質の膜が形成される。
本発明の強誘電体製造装置では、導電体層として、酸化イリジウム等の導電性金属酸化物が用いられても良い。
本発明においては、強誘電体膜の下部の基板は、シリコンのような半導体基板であってもシリコン酸化膜のような絶縁膜あるいは、金属酸化物であっても、導電性膜であっても良い。
上部導電体膜を形成する場合、衝突断面積が大きな希ガスであるKr、Xeをプロセスガスとして使用すると、下地である強誘電体膜へのダメージを低減することが出来る為、加熱工程(回復アニール工程)を省略することが可能である。
それでは、本発明の実施の形態について説明する。なお、本発明の実施の形態においては、強誘電体膜の製造方法を主に説明する。
図1は、本発明の強誘電体膜の製造装置としてのスパッタリング装置101の縦断面の様子を模式的に示した図である。図2はアニール装置102の縦断面の様子を模式的に示したものである。図3はアニール装置102の横断面の様子を模式的に示したものである。図4は酸素ラジカル発生装置の縦断面の様子を模式的に示している。
図1を参照すると、スパッタリング装置101は、例えば、上部が開口し、有底円筒状の処理容器1と、処理容器1の上部を閉鎖可能に設けられた、内部が中空な円板状の筐体2とを備えている。筐体2により処理容器1の上部を閉鎖することによって処理室3が形成される。処理容器1中に強誘電体膜が形成される基板10、例えば、半導体ウエハ(以下、単にウエハという(W))10を載置する載置台4が設けられている。
ウエハ載置台4との対向面には、電極5が埋設されている。電極5は処理容器1の外部に設けられた高周波電源6から電圧印加が自在となっている。電極5は、保護部材17によって支持され、載置台4と対向する電極5にはターゲット7が設けられている。ターゲット7の材質は、ウエハ(W)10に形成される強誘電体膜の種類によって定められている。
例えば、処理容器1の一端の側面には、処理ガス導入口8が設けられており、処理ガス導入口8には、処理ガス供給源9に通じる処理ガス供給管11a,11b,11cが接続されている。処理ガス供給管11a,11b,11cにはバルブ12、マスフローコントローラー13等が設けられており、処理ガス供給管11cは、容器1の壁部を貫通して処理室3の処理ガス導入口8に通じている。したがって、処理室3内には、所定圧のガスを供給できる。本実施の形態においては、処理ガス供給源9に処理ガスとして、Ar、Kr、Xe等の希ガスと酸素ガスが接続されている。
前記処理ガス導入口8に対向する処理容器1の他端には、処理室3内を排気するための排気口14が設けられている。排気口14には真空ポンプ15などの排気装置に通じる排気管16が接続されている。この排気口14からの排気によって、例えば、処理室3内を所定の圧力に減圧できる。
このようなスパッタリング装置101において、電極の高周波電源6によって、処理室3内に供給された処理ガスがプラズマ化し、希ガスイオンが発生する。電極5の電位を負電位に維持することにより、正電荷の希ガスイオンがターゲット7側に向かって飛翔し、衝突する。この衝突によってターゲット7からターゲット種が飛び出す。この希ガスイオンが衝突する可能性のある部分、例えば、ターゲット7の周辺部には、ターゲット7と同様の構成材質で形成された保護部材17が取り付けられている。これにより、希ガスイオンが誤ってターゲットの周辺に衝突しても、その衝突部からターゲット種以外の不純物が飛び出ることがない。
処理ガスがプラズマ化された際に、処理室3内には酸素ラジカルが生じる。ターゲット7から飛び出したターゲット種は酸素ラジカルによって酸化され、ウエハW面に堆積される。処理室3における酸素ラジカルに曝される部分、例えば、処理室3の内側表面であってウエハ(W)10とターゲット7間には、石英の皮膜が設置されている。この石英の皮膜によって酸素ラジカルの消失が抑制され、処理室3内のターゲット種が酸化される。
アニール装置(炉)102は、例えば、図2に示す様に軸が水平方向に向けられた略円筒形状の筐体18を有する。筐体18の軸方向の側面部はフランジ19によって閉鎖されており、筐体18内には閉鎖された処理室20が形成されている。筐体18内中央部には、ウエハWを載置する載置板21が設けられている。筐体18の径方向の側面を覆う円筒部は肉厚に形成され、図3に示すように、円筒部を均一に加熱するためにヒーター22が全周に渡って設置されている。載置板21上のウエハ(W)10を全周方向から偏りなく加熱できる。ヒータ22は筐体18の外部に設置された電源23に接続されており、この電源23からの給電によって発熱する。電源23は、例えば、温度コントローラ28により制御されており、温度コントローラ28は電源23の給電出力を変えることによって、ヒータ温度を制御できる。例えば、載置板21には、温度センサとして熱電対が設けられている。熱電対による温度測定結果は、温度コントローラに出力でき、温度コントローラは温度測定結果に基いてヒータ温度を調節できる。尚、符号27は石英管である。
筐体18の一端の側面部には、処理ガス導入口24が開口されており処理ガス導入口24には処理ガス供給源25に通じる処理ガス供給管26a,26b,26cが接続されている。処理ガス供給管26a,26b,26cにはバルブ12、マスフローコントローラー13が設けられており処理室20内に所定圧のガスを供給できる。本実施の形態においては処理ガス供給源25に、処理ガスとして、酸素ガスとアルゴンガスの各供給源が接続されている。なおアルゴンガスの代わりに窒素ガスを用いても良い。
処理ガス導入口24に対向する筐体の他端の側面部には筐体の外部に設置された排気装置29に通じ、処理室20内の雰囲気を排気するための排気口31が設けられている。
次に、強誘電体膜に酸素ラジカルにより酸素を導入するためのプラズマ処理装置について説明する。
図4はプラズマ処理装置103の縦断面の様子を模式的に示しており、プラズマ処理装置103は、例えば、(アルミニウム合金により形成されている。プラズマ処理装置103は天井部に開口部32を備えた略円筒状の処理容器33を備えている。この処理容器33は接地されている。この処理容器33の底部には例えばウエハWを載置するためのサセプタ34が設けられている。このサセプタ34は処理容器33の外部に設けられた交流電源35からの給電によって、サセプタ34内のヒータ36が発熱し、サセプタ34上のウエハ(W)10を例えば500℃程度まで加熱できる。
処理容器33の底部には、ターボ分子ポンプなどの排気装置38に通じ、処理容器33内の気体を排気するための排気口37が設けられている。排気口37のサセプタ34を挟んだ反対側であって、処理容器33の天井部には、供給口39が設けられている。供給口39には処理ガス供給源41に通じる供給管42a,42bがマスフローコントローラ43を介して接続されている。本実施の形態においては処理ガス供給源41には、酸素ガスと希ガスのクリプトンガス(Kr)の各供給源が接続されている。供給口39から処理容器33に供給されたガスはサセプタ34のウエハ(W)10を通過し、排気口37から排気される。尚、クリプトンガスの代わりに他の希ガスを用いても良い。
処理容器33の上部開口32には気密性を確保するためのOリング44などのシール材を介して、例えば石英ガラスからなる誘電体窓45が設けられている。この誘電体窓45によって処理容器33が閉鎖され、処理容器33内に処理空間46が形成される。
誘電体窓45の上方にはアンテナ部材47が設けられている。アンテナ部材47の上部には同軸導波管48が接続されている。同軸導波管48は、処理容器33の外部に設置されたマイクロ波供給装置51に接続されている。マイクロ波供給装置51で発生させた、例えば、2.45GHzのマイクロ波は、同軸導波管48を通じて前記アンテナ部材47に伝播され、誘電体窓45を介して処理空間46内に放射される。処理容器33の側部には、ウエハWを搬入する為の搬入出口52を開閉するシャッタ53が設けられている。
図1に示したスパッタリング装置101、図2に示したアニール装置102、及び図4に示した酸素ラジカル発生装置103は、以上の様な構成を有している。次に本発明の実施の形態にかかる強誘電体膜の製造方法を、半導体装置としての強誘電体メモリを製造する場合を例に挙げて説明する。
図5はシリコン上に下部絶縁膜が形成されたウエハの断面図、図6は下部絶縁膜基板上に下層強誘電体膜が形成されたウエハの断面図、図7は下層強誘電体膜に酸素ラジカルが導入されたウエハの断面図、図8は2層目の強誘電体膜が形成され酸素ラジカルが導入されたウエハの断面図、図9は酸素ラジカルが導入された多層の強誘電体膜が形成されたウエハの断面図、図10は強誘電体膜層F上に上部導電体層Mが形成されたウエハの断面図である。
本実施形態における強誘電体メモリは、例えば、電界効果型トランジスタを用いた半導体メモリであり、シリコン(Si)からなるウエハ(W)10(図5においては、半導体基板55)のチャネル領域上に、酸化シリコン(SiO)のゲートとしてのゲート絶縁膜(I)56が形成される。ゲート絶縁膜(I)56が形成されたウエハWは、スパッタリング装置101に搬送され、図1に示す様に載置台4上に固定される。ウエハ(W)10が載置台4に保持されると、排気口14から処理室3内の気体が排気され、処理室3内が例えば10−7Pa程度に減圧される。処理ガス供給口8から、アルゴンガスと酸素ガスが供給され、処理室3内がアルゴンガスと酸素ガスで満たされ、処理室3内の圧力が4Pa程度とする。続いて、電極5に負電位の高周波電圧が印加され、この高周波電圧によって処理室3内のガスがプラズマ化され、アルゴンはアルゴンイオンになる。このアルゴンイオンは負電位の電極5側に引き寄せられ、高速でターゲット7に衝突する。ターゲット7にアルゴンイオンが衝突すると、ターゲット7からターゲット種が飛び出す。この飛び出したターゲット種は酸素ガスがプラズマ中で生じた酸素ラジカルによって酸化され、図6に示すように絶縁膜上に強誘電体膜57が形成される。
強誘電体種、例えばSr(Ta1−xNb(0≦x≦1)(STN)の堆積が所定時間継続され、例えば下部絶縁膜上に1nm以上例えば10nmの下層強誘電体膜(F1)が形成されると高周波電圧の印加が停止され、スパッタリング装置におけるスパッタリング処理が終了する。下層強誘電体膜(F1)が形成されると、ウエハWは、スパッタリング装置101から搬出されプラズマ処理装置103に搬送される。
プラズマ処理装置103では、ウエハ(W)が搬入出口から搬入され、図4に示したように、例えば400℃に維持されたサセプタ34上に載置される。続いて供給口39から、酸素ガスとクリプトンガスの混合ガスが処理空間内に供給され処理空間内が混合ガス雰囲気に置換される。排気管37からは、処理空間内の気体が排気され、処理空間内が所定の圧力、例えば、133Pa程度に減圧される。さらに、マイクロ波供給装置51によってマイクロ波を発生させて、このマイクロ波がアンテナ部材47に伝播される。そして処理空間内の混合ガスがマイクロ波によってプラズマ化され、それによって処理空間内に発生した酸素ラジカル58によって図7に示す様に下層強誘電体(F1)57に酸素が導入される。なおこの際、下層強誘電体膜(F1)57内には少量のクリプトンも導入される。
所定時間、下層強誘電体膜(F1)57に酸素ラジカルによって酸素が導入されると、アンテナ部材47からのマイクロ波の放射が停止され、ウエハ(W)はプラズマ処理装置103から搬出される。搬出されたウエハ(W)は再度スパッタリング装置101に搬送され、図8に示す様に下層強誘電体膜(F1)57上に1nm以上例えば10nmの強誘電体(F2)57が形成され、プラズマ処理により酸素ラジカル58が強誘電体膜中に導入される。こうして下地基板上に強誘電体膜(F1+F2)が形成される。この工程を繰り返すことにより図9のように多層の強誘電体膜(F1+F2+・・+Fn)が形成される。
強誘電体堆積種の堆積が所定時間継続され、例えば、下部絶縁体(I)からなる膜56上に強誘電体が形成されると、高周波電圧の印加が停止され、スパッタリング装置101におけるスパッタリング処理が終了する。
スパッタリング処理が終了すると、図10に示すようにウエハ(W)はアニール装置102に搬送され、ヒータ22によって例えば900℃に昇温された載置板21上に載置される。処理ガス供給口24から処理室20内に酸素ガスあるいはアルゴンガスが導入されると共に、排気口31からは処理室20内の気体が排気される。このように、処理室内には、軸方向に流れる気流が形成され、処理室20内がパージされ続けると共に、処理室20内が酸素ガスとアルゴンガスの雰囲気に置換される。900℃に維持された載置板21上に載置されたウエハ(W)は加熱され、強誘電体(F)が酸化されて結晶化する。強誘電体(F)が結晶化されると、ウエハ(W)がアニール装置102から取り出され、アニール処理が終了する。
アニール処理が終了すると、強誘電体膜(57)上に上部導電体膜(M)62が形成される。上部導電体膜(M)の成膜は、例えば、上述したようなスパッタリング処理により行われる。
成膜時に使用するガス種を衝突断面積の大きなKr、Xeを用いると強誘電体(F)へのダメージが低減するため回復アニール工程を省略できる。
以上の方法で製造された強誘電体メモリの上部導電体膜−強誘電体膜−絶縁膜−シリコン(MFIS)ダイオードの特性及びデータ保持特性、書換え回数試験の特性をグラフを用いて説明する。
上記強誘電体膜Fのスパッタリング処理における処理条件は、印加電圧の周波数:13.56MHz、処理室圧力:4−27Pa(30mTorr−200mTorr)、酸素分圧:6%、であり、強誘電体膜F(100nm)は下地が絶縁膜上(10nm)に形成された。
図11はMFISダイオードのC−V特性を示すものであり強誘電体に由来するメモリーウインドウは約0.6V−2Vであった。酸素ラジカル処理が無い場合には強誘電体に由来するヒステリシスが観察されなかった。MFISダイオードに±5V印加して0Vで保持した時のデータ保持特性を図12(a),(b)に示した。これより、10日以上のデータ保持特性を有していることが分かる。この時の強誘電体Fの厚さは100nm程度であった。このように強誘電体Fへラジカル状酸素を十分導入することにより強誘電体膜中の酸素欠損の発生を防止することが出来、たとえ強誘電体が100nm以下の薄膜であってもデータ保持時間の向上が図られている。
前記強誘電体膜の下部基板は、シリコンであっても、またシリコン酸化膜のような絶縁膜あるいは金属酸化物、あるいは導電性基板であっても良い。
強誘電体装置の構成は1Tr型であっても1T−1C型、2T−2C型、1T−2C型、あるいはその他の構成であっても良い。
図10の様に上部導電体層をスパッタリングによって成膜する場合、導入ガスとして例えば希ガスであるKr、Xe、あるいはKr、Xeと酸素を用いた場合、Xeの衝突断面積がArのものより大きい為、下層にある強誘電体Fに対するダメージが低減されるため通常行われる回復アニール工程を省略することが可能である。
以上の実施の形態で記載した強誘電体膜の製造方法は、強誘電体メモリを製造する場合に限られず、強誘電体膜を用いた他の半導体装置の製造にも適用することができる。さらに強誘電体だけでなく、高誘電体などの金属酸化物、あるいは一般的な金属酸化物に対しても適用することができる。また、強誘電体の膜材料としてはSTN、PZT、SBT、BLT等に対しても適用できる。
更に、成膜方法はスパッタリング法のみ用いてきたが、塗布法、有機金属化合物の気相反応(MOCVD)、有機金属化合物の液体を霧状にして基板上に導入するミスト法等に対しても適用できる。
本発明によれば、100nm以下の薄い膜厚の強誘電体であっても長期のデータ保持特性を有し、省電力で且つ分極状態が安定した強誘電体メモリを製造することができる。
以上説明の通り本発明の強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法は、強誘電体メモリー装置等の電子部品や電子機器の製造に適用される。
1 処理容器
2 筐体
3 処理室
4 ウエハ載置台
5 電極
6 高周波電源
7 ターゲット
8 処理ガス導入口
10 半導体ウエハ(ウエハW)
11a,11b,11c 処理ガス供給管
12 バルブ
13 マスフローコントローラー
14 排気口
15 真空ポンプ
16 排気管
17 保護部材
18 筐体
19 フランジ
20 処理室
21 載置板
22 ヒーター
23 電源
24 処理ガス導入口
25 処理ガス供給源
26a,26b,26c 処理ガス供給管
27 石英管
28 温度コントローラ
29 排気装置
31 排気口
32 開口部
33 処理容器
34 サセプタ
35 交流電源
36 ヒータ
38 排気装置
37 排気口
39 供給口
41 処理ガス供給源
42a,42b 供給管
43 マスフローコントローラ
44 Oリング
45 誘電体窓
46 処理空間
47 アンテナ部材
48 同軸導波管
51 マイクロ波供給装置
52 搬入出口
53 シャッタ
55 半導体基板
56 ゲート絶縁膜(I)
57 下層強誘電体(F1)
58 酸素ラジカル
62 上部導電体膜(M)
101 スパッタリング装置
102 アニール装置(炉)
103 プラズマ処理装置

Claims (10)

  1. 強誘電体膜を製造する方法であって、有機金属化合物の気相反応によって,1nm以上の強誘電体膜を形成する膜形成工程と、
    前記強誘電体膜を希ガス及び酸素を含むプラズマ処理によって生成した酸素ラジカルによって酸化する酸素導入工程とを有し、前記膜形成工程とそれに次ぐ酸素導入工程とを繰り返すことによって100nm以下の多層構造を有する誘電体膜を得ることを含み、前記希ガスは、Kr及びXeの内の少なくともXeからなることを特徴とする強誘電体膜の製造方法。
  2. 請求項1に記載の強誘電体膜の製造方法において、前記強誘電体膜を加熱する加熱工程を備えていることを特徴とする強誘電体膜の製造方法。
  3. 請求項1又は2に記載の強誘電体膜の製造方法において、前記酸素導入工程によって酸化される強誘電体膜は、強誘電体材料、及び強誘電体酸化物又は高誘電体酸化物のいずれかであり、
    前記強誘電体材料は、Sr、Ta、及びNbを主成分とする強誘電体材料、アルカリ土類金属(Be、Mg、Ca、Ba、Ra)、ランタノイド族(La、Ce、Pr等)、5A族(V、Ta、Nb)、Bi等を含む強誘電体材料、のいずれかであり、
    前記強誘電体酸化物又は高誘電体酸化物は、Pb(Zr1−xTi)O(0≦x≦1)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12、YMnO3、及びBiTiOの内のいずれかであることを特徴とする強誘電体膜の製造方法。
  4. 請求項1に記載の強誘電体膜の製造方法において、前記有機金属化合物の気相反応による成膜は、プラズマ中において行われることを特徴とする強誘電体膜の製造方法。
  5. 請求項1乃至4の内のいずれか一項に記載の強誘電体膜の製造方法において、前記強誘電体膜の成膜を有機金属化合物の液体を霧状にして基板上に導入し、反応することにより前記強誘電体膜を成膜することを特徴とする強誘電体膜の製造方法。
  6. 請求項5に記載の強誘電体膜の製造方法において、前記強誘電体膜の成膜を有機金属化合物の液体を霧状にしてプラズマ中において反応し、基板上に導入することにより成膜することを特徴とする強誘電体膜の製造方法。
  7. 膜材料として、Sr、Ta、及びNbを主成分とする強誘電体膜が設けられ、さらに、その上に導電性電極が設けられ、前記強誘電体及び前記導電性電極は、Kr、Xeの内の少なくともXeを含有し、前記強誘電体膜は各層の厚さが1nm以上で、全体の厚さが100nm以下の多層構造を有することを特徴とする半導体装置。
  8. 請求項7に記載の半導体装置において、前記強誘電体膜は、酸素ラジカルによって酸素成分が導入されていることを特徴とする半導体装置。
  9. 請求項7又は8に記載の半導体装置において、前記導電性電極部分をゲートとし、前記強誘電体を前記ゲートに接続されたキャパシタとした電界効果型トランジスタを有することを特徴とする半導体装置。
  10. 請求項7乃至9の内のいずれか一項に記載の半導体装置において、強誘電体メモリに用いられることを特徴とする半導体装置。
JP2009112686A 2009-05-07 2009-05-07 強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置 Expired - Fee Related JP5300017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009112686A JP5300017B2 (ja) 2009-05-07 2009-05-07 強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009112686A JP5300017B2 (ja) 2009-05-07 2009-05-07 強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005072341A Division JP2006261159A (ja) 2005-03-15 2005-03-15 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2009177206A JP2009177206A (ja) 2009-08-06
JP5300017B2 true JP5300017B2 (ja) 2013-09-25

Family

ID=41031895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009112686A Expired - Fee Related JP5300017B2 (ja) 2009-05-07 2009-05-07 強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置

Country Status (1)

Country Link
JP (1) JP5300017B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112979311B (zh) * 2021-04-30 2022-10-14 昆明理工大学 一种超低温烧结制备纳米晶a4b2o9型钽酸盐陶瓷及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320134B2 (ja) * 1993-04-06 2002-09-03 三菱電機株式会社 高誘電率キャパシタおよびその製法
JPH11177057A (ja) * 1997-12-09 1999-07-02 Nec Corp 半導体装置の製造方法
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 111面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP4449226B2 (ja) * 2000-05-22 2010-04-14 東京エレクトロン株式会社 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
JP2002329843A (ja) * 2001-04-26 2002-11-15 Canon Inc 強誘電体トランジスタ型不揮発性記憶素子とその製造方法
JP2003309117A (ja) * 2002-04-12 2003-10-31 Tadahiro Omi 半導体装置及びその製造方法並びに薄膜トランジスタ
JP2004296887A (ja) * 2003-03-27 2004-10-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Also Published As

Publication number Publication date
JP2009177206A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
TWI500084B (zh) Manufacturing method of semiconductor device
US10522343B2 (en) Method of enhancing high-k film nucleation rate and electrical mobility in a semiconductor device by microwave plasma treatment
US6756318B2 (en) Nanolayer thick film processing system and method
US6475854B2 (en) Method of forming metal electrodes
KR101799146B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 시스템
WO2004027852A1 (ja) 基板上への絶縁膜の形成方法、半導体装置の製造方法、および基板処理装置
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
US20150087160A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US20140080317A1 (en) Mehod of manufacturing a semiconductor device and substrate processing apparatus
JP2006261159A (ja) 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
JP2006222136A (ja) 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置
US20120071002A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4346919B2 (ja) 強誘電体膜,半導体装置及び強誘電体膜の製造装置
JP5300017B2 (ja) 強誘電体膜の製造方法と、強誘電体膜を用いた半導体装置
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
JP2009266967A (ja) 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
WO2009123335A1 (ja) Mos型半導体メモリ装置の製造方法およびプラズマcvd装置
JP2010016127A (ja) 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
JP3111994B2 (ja) 金属酸化物誘電体材料の気相成長装置
JP2009266967A5 (ja)
US20220403511A1 (en) Substrate processing apparatus, exhaust device and method of manufacturing semiconductor device
JP2007059735A (ja) 半導体装置の製造方法および基板処理装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
CN111033686A (zh) 用等离子体和/或热处理提高氧化铪基铁电材料性能的方法
JPH06104396A (ja) 高誘電率薄膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees