JPH06104396A - 高誘電率薄膜の形成方法 - Google Patents
高誘電率薄膜の形成方法Info
- Publication number
- JPH06104396A JPH06104396A JP4253041A JP25304192A JPH06104396A JP H06104396 A JPH06104396 A JP H06104396A JP 4253041 A JP4253041 A JP 4253041A JP 25304192 A JP25304192 A JP 25304192A JP H06104396 A JPH06104396 A JP H06104396A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- thin film
- high dielectric
- film
- tio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ＤＲＡＭのキャパシタの誘電体膜などに用い
られる高誘電率薄膜の形成方法に関し、常誘電体でかつ
比誘電率の大きい高誘電率薄膜を形成する方法を提供す
る。 【構成】 SrTiO3-Bi2O3-2nTiO2 の高誘電率薄膜を成膜
する際に、ＭＯＭＢＥ装置にて酸化させながら単分子層
毎に（layer by layer法で）SrTiO3、nTiO2 、Bi 2O3 お
よびnTiO2 をこの順序に周期的に堆積するように構成す
る。SrTiO3のSrの一部をMg、Pb又はBaで置換して、高誘
電率薄膜をSr1-xMgxTiO3-Bi2O3-2nTiO2 、Sr1-yPbyTiO3
-Bi2O3-2nTiO2 又はSr1-zBazTiO3-Bi2O3-2nTiO2 とす
る。
られる高誘電率薄膜の形成方法に関し、常誘電体でかつ
比誘電率の大きい高誘電率薄膜を形成する方法を提供す
る。 【構成】 SrTiO3-Bi2O3-2nTiO2 の高誘電率薄膜を成膜
する際に、ＭＯＭＢＥ装置にて酸化させながら単分子層
毎に（layer by layer法で）SrTiO3、nTiO2 、Bi 2O3 お
よびnTiO2 をこの順序に周期的に堆積するように構成す
る。SrTiO3のSrの一部をMg、Pb又はBaで置換して、高誘
電率薄膜をSr1-xMgxTiO3-Bi2O3-2nTiO2 、Sr1-yPbyTiO3
-Bi2O3-2nTiO2 又はSr1-zBazTiO3-Bi2O3-2nTiO2 とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、高誘電率薄膜、より詳
しくは、ダイナミックメモリ素子（ＤＲＡＭ）のキャパ
シタの誘電体膜、厚膜トランジスタ（ＴＦＴ）のゲート
絶縁膜、エレクトロ・ルミネッセンス（ＥＬ）素子の絶
縁膜などに用いられる高誘電率薄膜の形成方法に関す
る。
しくは、ダイナミックメモリ素子（ＤＲＡＭ）のキャパ
シタの誘電体膜、厚膜トランジスタ（ＴＦＴ）のゲート
絶縁膜、エレクトロ・ルミネッセンス（ＥＬ）素子の絶
縁膜などに用いられる高誘電率薄膜の形成方法に関す
る。
【０００２】ＤＲＡＭの場合には、α線によるソフトエ
ラーを防止するために、メモリセル当たりの信号電荷量
を、メモリセルの微細化に伴うセル面積の減少が図られ
ているにもかかわらず減らすことはできない。そこで、
キャパシタ容量を確保するために、溝掘り（トレンチ）
構造、積み上げ（スタック）構造が提案されている。ま
た、現在、開発が進められている６４Ｍビットメモリで
は、メモリセル面積が1.５〜２μｍ2 と微小になり、電
界強度と信頼性確保のため、、さらに、消費電力増大の
抑制のために、低電圧動作も必要になる。信号電荷量は
静電容量と動作電圧との積となるので、電源電圧の低下
は静電容量の増加で補う必要がある。
ラーを防止するために、メモリセル当たりの信号電荷量
を、メモリセルの微細化に伴うセル面積の減少が図られ
ているにもかかわらず減らすことはできない。そこで、
キャパシタ容量を確保するために、溝掘り（トレンチ）
構造、積み上げ（スタック）構造が提案されている。ま
た、現在、開発が進められている６４Ｍビットメモリで
は、メモリセル面積が1.５〜２μｍ2 と微小になり、電
界強度と信頼性確保のため、、さらに、消費電力増大の
抑制のために、低電圧動作も必要になる。信号電荷量は
静電容量と動作電圧との積となるので、電源電圧の低下
は静電容量の増加で補う必要がある。
【０００３】
【従来の技術】一方、容量確保のためにキャパシタの容
量絶縁膜を薄膜化することは、物理的限界に直面しつつ
ある。それは、従来用いられてきたSi3N4/SiO2積層膜で
は、SiO2膜換算で５nm以下に薄膜化すると、リーク電流
が増大してしまうからである。したがって、６４Ｍビッ
トメモリを実現するには容量絶縁膜として、SiO2膜換算
で４nm以下に薄膜化可能な容量絶縁膜が必要とされる。
この要求に答えるべく、ＰＺＴ、SrTiO3、PbTiO3、BaTi
O3などの高誘電率材料を薄膜することが研究開発されい
る。
量絶縁膜を薄膜化することは、物理的限界に直面しつつ
ある。それは、従来用いられてきたSi3N4/SiO2積層膜で
は、SiO2膜換算で５nm以下に薄膜化すると、リーク電流
が増大してしまうからである。したがって、６４Ｍビッ
トメモリを実現するには容量絶縁膜として、SiO2膜換算
で４nm以下に薄膜化可能な容量絶縁膜が必要とされる。
この要求に答えるべく、ＰＺＴ、SrTiO3、PbTiO3、BaTi
O3などの高誘電率材料を薄膜することが研究開発されい
る。
【０００４】
【発明が解決しようとする課題】これらの高誘電率材料
のうち、ＰＺＴ、PbTiO3およびBaTiO3は、室温で強誘電
体となっており、比誘電率が大きい（ＰＺＴで１０００
以上）が、誘電率の経時変化が懸念されている。一方、
SrTiO3は室温で強誘電体でないために、誘電率の経時変
化が少ないという利点を有しているが、ＰＺＴに比べて
比誘電率が小さい（Pt/Si 上の薄膜でε：２００程度）
という問題がある。
のうち、ＰＺＴ、PbTiO3およびBaTiO3は、室温で強誘電
体となっており、比誘電率が大きい（ＰＺＴで１０００
以上）が、誘電率の経時変化が懸念されている。一方、
SrTiO3は室温で強誘電体でないために、誘電率の経時変
化が少ないという利点を有しているが、ＰＺＴに比べて
比誘電率が小さい（Pt/Si 上の薄膜でε：２００程度）
という問題がある。
【０００５】本発明の目的は、常誘電体でかつ比誘電率
の大きい高誘電率薄膜を形成する方法を提供することで
ある。
の大きい高誘電率薄膜を形成する方法を提供することで
ある。
【０００６】
【課題を解決するための手段】上述の目的が、SrTiO3-B
i2O3-2nTiO2 の高誘電率薄膜を成膜する際に、ＭＯＭＢ
Ｅ装置にて酸化させながら単分子層毎でSrTiO3、nTi
O2 、Bi2O3 およびnTiO2をこの順序で周期的に堆積する
ことを特徴とする高誘電率薄膜の形成方法によって達成
される。
i2O3-2nTiO2 の高誘電率薄膜を成膜する際に、ＭＯＭＢ
Ｅ装置にて酸化させながら単分子層毎でSrTiO3、nTi
O2 、Bi2O3 およびnTiO2をこの順序で周期的に堆積する
ことを特徴とする高誘電率薄膜の形成方法によって達成
される。
【０００７】SrTiO3のSrの一部をMg、Pb又はBaで置換し
て、高誘電率薄膜がSr1-xMgxTiO3-Bi2O3-2nTiO2 、Sr
1-yPbyTiO3-Bi2O3-2nTiO2 又はSr1-zBazTiO3-Bi2O3-2nT
iO2 であることは好ましい。
て、高誘電率薄膜がSr1-xMgxTiO3-Bi2O3-2nTiO2 、Sr
1-yPbyTiO3-Bi2O3-2nTiO2 又はSr1-zBazTiO3-Bi2O3-2nT
iO2 であることは好ましい。
【０００８】
【作用】SrTiO3-Bi2O3-2nTiO2 の３成分混合系高誘電率
材料は、バルクにおいて常誘電体でかつ比誘電率の大き
いことが知られている。しかしながら、この材料から薄
膜を形成する際に、通常の３成分同時成膜すると、誘電
率は大きくならない（比誘電率：約３００）。そこで、
各成分ごとにＭＯＭＢＥ装置にてlayer by layer法で
（単分子層毎に）順にかつ周期的に堆積して成膜する、
逐次成膜によって、高誘電率の薄膜が得られる。
材料は、バルクにおいて常誘電体でかつ比誘電率の大き
いことが知られている。しかしながら、この材料から薄
膜を形成する際に、通常の３成分同時成膜すると、誘電
率は大きくならない（比誘電率：約３００）。そこで、
各成分ごとにＭＯＭＢＥ装置にてlayer by layer法で
（単分子層毎に）順にかつ周期的に堆積して成膜する、
逐次成膜によって、高誘電率の薄膜が得られる。
【０００９】
【実施例】以下、添付図面を参照して、本発明の実施態
様例によって本発明を詳細に説明する。 例１ SrTiO3-Bi2O3-2nTiO2 の高誘電率薄膜を成膜する場合に
は、次のようにして行う。
様例によって本発明を詳細に説明する。 例１ SrTiO3-Bi2O3-2nTiO2 の高誘電率薄膜を成膜する場合に
は、次のようにして行う。
【００１０】先ず、シリコン基板（ウエハー）上に高周
波マグネトロン・スパッタリング法によって白金（Ｐ
ｔ）薄膜（厚さ：１００nm）を下部電極として形成す
る。このスパッタリング条件は、Ptのターゲット使用、
高周波電力：２００〜４００Ｗ、アルゴン（Ar）雰囲
気、真空度：0.５Pa、基板温度：常温である。この基板
３を、図１に示すような公知のＭＯＭＢＥ装置（metal
organic molecular beam epitaxial growth system、有
機金属ＣＶＤ装置と分子線エピタキシャル装置とを組み
合わせた装置）の成長真空室１内に設けられたヒータ内
蔵のサセプタ２に取り付ける。このＭＯＭＢＥ装置
は、、ガスソース供給器４、５、６、Ｓｒ用クヌードセ
ン・セル７、Ｍｇ用クヌードセン・セル８、およびＢａ
用クヌードセン・セル（図示せず）および酸素プラズマ
発生用のＥＣＲ（電子サイクロトロン共鳴）装置９を備
えており、さらにＱＭＳ（四重極質量分析計）１１、Ｒ
ＨＥＥＤスクリーン１２、ＲＨＥＥＤ用電子銃１３およ
びＱｕａｒｔｚ（水晶振動子膜厚計）１４が設置されて
いる。
波マグネトロン・スパッタリング法によって白金（Ｐ
ｔ）薄膜（厚さ：１００nm）を下部電極として形成す
る。このスパッタリング条件は、Ptのターゲット使用、
高周波電力：２００〜４００Ｗ、アルゴン（Ar）雰囲
気、真空度：0.５Pa、基板温度：常温である。この基板
３を、図１に示すような公知のＭＯＭＢＥ装置（metal
organic molecular beam epitaxial growth system、有
機金属ＣＶＤ装置と分子線エピタキシャル装置とを組み
合わせた装置）の成長真空室１内に設けられたヒータ内
蔵のサセプタ２に取り付ける。このＭＯＭＢＥ装置
は、、ガスソース供給器４、５、６、Ｓｒ用クヌードセ
ン・セル７、Ｍｇ用クヌードセン・セル８、およびＢａ
用クヌードセン・セル（図示せず）および酸素プラズマ
発生用のＥＣＲ（電子サイクロトロン共鳴）装置９を備
えており、さらにＱＭＳ（四重極質量分析計）１１、Ｒ
ＨＥＥＤスクリーン１２、ＲＨＥＥＤ用電子銃１３およ
びＱｕａｒｔｚ（水晶振動子膜厚計）１４が設置されて
いる。
【００１１】ガスソース供給器４は、トリフェニルビス
マス（Bi(Ph)3 、粉体）４１を収容した容器４２と、ヒ
ータ４３と、アルゴンキャリアガス用導入管４４と、成
長真空室１につながった供給管４５とからなる。ガスソ
ース供給器５は、テトライソプロポキシチタン（Ti(i-O
C3H7)4、液体）５１を収容した容器５２と、ヒータ５３
と、アルゴンキャリアガス用導入管５４と、成長真空室
１につながった供給管５５とからなる。そして、ガスソ
ース供給器６は、ジピバロイル鉛（Pb(DPM)2、粉体）６
１を収容した容器６２と、ヒータ６３と、アルゴンキャ
リアガス用導入管６４と、成長真空室１につながった供
給管６５とからなる。なお、この場合には、Ｍｇ用クヌ
ードセン・セル８、Ｂａ用クヌードセン・セルおよびガ
ス供給器６は使用しない。
マス（Bi(Ph)3 、粉体）４１を収容した容器４２と、ヒ
ータ４３と、アルゴンキャリアガス用導入管４４と、成
長真空室１につながった供給管４５とからなる。ガスソ
ース供給器５は、テトライソプロポキシチタン（Ti(i-O
C3H7)4、液体）５１を収容した容器５２と、ヒータ５３
と、アルゴンキャリアガス用導入管５４と、成長真空室
１につながった供給管５５とからなる。そして、ガスソ
ース供給器６は、ジピバロイル鉛（Pb(DPM)2、粉体）６
１を収容した容器６２と、ヒータ６３と、アルゴンキャ
リアガス用導入管６４と、成長真空室１につながった供
給管６５とからなる。なお、この場合には、Ｍｇ用クヌ
ードセン・セル８、Ｂａ用クヌードセン・セルおよびガ
ス供給器６は使用しない。
【００１２】成長真空室１内を減圧して成長真空圧（酸
素分圧）１〜９×１０-5Torrにし、基板３を５００〜７
５０℃に加熱する。基板３上にクヌードセン・セル７を
４８０℃にしてＳｒの分子線を基板３へ向けて放射し、
ガスソース供給器５のヒータ５３によってTi(i-OC3H7)4
５１を５０℃に加熱し、２sccmのArガスを導入管５４か
ら容器５２内に導入してチタン含有ガスを供給管５５か
ら成長真空室１内へ供給する。そして、ＥＣＲ８からの
酸素によって酸化してSrTiO3を１格子分だけ基板３上に
堆積する。
素分圧）１〜９×１０-5Torrにし、基板３を５００〜７
５０℃に加熱する。基板３上にクヌードセン・セル７を
４８０℃にしてＳｒの分子線を基板３へ向けて放射し、
ガスソース供給器５のヒータ５３によってTi(i-OC3H7)4
５１を５０℃に加熱し、２sccmのArガスを導入管５４か
ら容器５２内に導入してチタン含有ガスを供給管５５か
ら成長真空室１内へ供給する。そして、ＥＣＲ８からの
酸素によって酸化してSrTiO3を１格子分だけ基板３上に
堆積する。
【００１３】続いて、クヌードセン・セル７からのＳｒ
の分子線放射を停止して、ガスソース供給器５からのチ
タン含有ガスを継続して成長真空室１内へ供給する。そ
して、ＥＣＲ８からの酸素によって酸化してTiO2を１格
子分だけ基板３上に堆積する。次に、ガスソース供給器
４のヒータ４３によってBi(Ph)3 ４１を８０℃に加熱
し、２sccmのArガスを導入管４４から容器４２内に導入
してビスマス含有ガスを供給管４５から成長真空室１内
へ供給する。そして、ＥＣＲ８からの酸素によって酸化
してBi2O3 を１格子分だけ基板３上に堆積する。
の分子線放射を停止して、ガスソース供給器５からのチ
タン含有ガスを継続して成長真空室１内へ供給する。そ
して、ＥＣＲ８からの酸素によって酸化してTiO2を１格
子分だけ基板３上に堆積する。次に、ガスソース供給器
４のヒータ４３によってBi(Ph)3 ４１を８０℃に加熱
し、２sccmのArガスを導入管４４から容器４２内に導入
してビスマス含有ガスを供給管４５から成長真空室１内
へ供給する。そして、ＥＣＲ８からの酸素によって酸化
してBi2O3 を１格子分だけ基板３上に堆積する。
【００１４】それから、ガスソース供給器５からのチタ
ン含有ガスのみを成長真空室１内へ供給する。そして、
ＥＣＲ８からの酸素によって酸化してTiO2を１格子分だ
け基板３上に堆積する。このようにSrTiO3−TiO2−Bi2O
3 −TiO2の順に堆積を繰り返す逐次成膜で、１００nm厚
さのSrTiO3-Bi2O3-2TiO2高誘電率薄膜を成長（形成）し
た。
ン含有ガスのみを成長真空室１内へ供給する。そして、
ＥＣＲ８からの酸素によって酸化してTiO2を１格子分だ
け基板３上に堆積する。このようにSrTiO3−TiO2−Bi2O
3 −TiO2の順に堆積を繰り返す逐次成膜で、１００nm厚
さのSrTiO3-Bi2O3-2TiO2高誘電率薄膜を成長（形成）し
た。
【００１５】上述した薄膜形成において、TiO2量をSrTi
O3-Bi2O3-2nTiO2 での「ｎ」で０、１、２、３および４
と変えて（すなわち、仕込みのTi量（ｎ）を変えて）、
成膜して得られた高誘電率膜は、図２に示す比誘電率で
あった。Ti量がｎ＝１〜３の間で膜の比誘電率は大きく
なり、Ti量がｎ＝２（SrTiO3-Bi2O3-4nTiO2 ）のときの
値が最大（ε：７２０）となる。Ti量がｎ＝３を越える
と、比誘電率は急速に低下する。
O3-Bi2O3-2nTiO2 での「ｎ」で０、１、２、３および４
と変えて（すなわち、仕込みのTi量（ｎ）を変えて）、
成膜して得られた高誘電率膜は、図２に示す比誘電率で
あった。Ti量がｎ＝１〜３の間で膜の比誘電率は大きく
なり、Ti量がｎ＝２（SrTiO3-Bi2O3-4nTiO2 ）のときの
値が最大（ε：７２０）となる。Ti量がｎ＝３を越える
と、比誘電率は急速に低下する。
【００１６】例２ SrTiO3-Bi2O3-2nTiO2 高誘電率薄膜の誘電率を増大させ
る目的でSrTiO3のSrをMg、Pb又はBaで置換する。そのた
めには、上述した逐次成膜法でのSrTiO3堆積の際に、置
換元素をSrおよびTiの供給と同時に成長真空室１内に供
給した。Mg添加の場合には、Mg用クヌードセン・セル８
を３８０℃にしてMg分子線を基板３へ放射して、Sr1-xM
gxTiO3-Bi2O3-2nTiO2 高誘電率薄膜を成膜する。図３
に、（Sr1-xMgx )TiO3-Bi2O3-4TiO2 膜での、仕込みのM
g量（ｘ）を変えたときに得られる高誘電率薄膜の比誘
電率を示す。Mg量がｘ＝0.５以下のときに、比誘電率は
大きく、Ti量がｎ＝２であって（Sr0.8Mg0.2)TiO3-Bi2O
3-4TiO2 高誘電率薄膜で比誘電率が最大（ε：８９０）
となる。Mg量がｘ＝0.５を越えると、比誘電率は低下す
る。
る目的でSrTiO3のSrをMg、Pb又はBaで置換する。そのた
めには、上述した逐次成膜法でのSrTiO3堆積の際に、置
換元素をSrおよびTiの供給と同時に成長真空室１内に供
給した。Mg添加の場合には、Mg用クヌードセン・セル８
を３８０℃にしてMg分子線を基板３へ放射して、Sr1-xM
gxTiO3-Bi2O3-2nTiO2 高誘電率薄膜を成膜する。図３
に、（Sr1-xMgx )TiO3-Bi2O3-4TiO2 膜での、仕込みのM
g量（ｘ）を変えたときに得られる高誘電率薄膜の比誘
電率を示す。Mg量がｘ＝0.５以下のときに、比誘電率は
大きく、Ti量がｎ＝２であって（Sr0.8Mg0.2)TiO3-Bi2O
3-4TiO2 高誘電率薄膜で比誘電率が最大（ε：８９０）
となる。Mg量がｘ＝0.５を越えると、比誘電率は低下す
る。
【００１７】Pb添加の場合には、ガスソース供給器６の
ヒータ６３によってPb(DPM)2６１を７０℃に加熱し、２
sccmのArガスを導入管６４から容器６２内に導入して鉛
含有ガスを供給管６５から成長真空室１内へ供給する。
そのようにして、Sr1-yPbyTiO3-Bi2O3-2nTiO2 高誘電率
薄膜を成膜する。図４に、（Sr1-yPby )TiO3-Bi2O3-4Ti
O2 膜での、仕込みのPb量（ｙ）を変えたときに得られ
る高誘電率薄膜の比誘電率を示す。Pb量がｙ＝0.２〜0.
４の間にあるときに、比誘電率は大きく、Ti量がｎ＝２
であって（Sr0.7Pb0.3)TiO3-Bi2O3-4TiO2 高誘電率薄膜
で比誘電率が最大（ε：１０９０）となる。Pb量がｙ＝
0.４を越えると、比誘電率は低下する。
ヒータ６３によってPb(DPM)2６１を７０℃に加熱し、２
sccmのArガスを導入管６４から容器６２内に導入して鉛
含有ガスを供給管６５から成長真空室１内へ供給する。
そのようにして、Sr1-yPbyTiO3-Bi2O3-2nTiO2 高誘電率
薄膜を成膜する。図４に、（Sr1-yPby )TiO3-Bi2O3-4Ti
O2 膜での、仕込みのPb量（ｙ）を変えたときに得られ
る高誘電率薄膜の比誘電率を示す。Pb量がｙ＝0.２〜0.
４の間にあるときに、比誘電率は大きく、Ti量がｎ＝２
であって（Sr0.7Pb0.3)TiO3-Bi2O3-4TiO2 高誘電率薄膜
で比誘電率が最大（ε：１０９０）となる。Pb量がｙ＝
0.４を越えると、比誘電率は低下する。
【００１８】Ba添加の場合には、Ba用クヌードセン・セ
ルを４４０℃にしてBa分子線を基板３へ放射して、Sr
1-zBazTiO3-Bi2O3-2nTiO2 高誘電率薄膜を成膜する。図
５に、（Sr1-zBaz )TiO3-Bi2O3-4TiO2 膜での、仕込み
のBa量（ｚ）を変えたときに得られる高誘電率薄膜の比
誘電率を示す。Ba量がｚ＝0.５以下のときに、比誘電率
は大きく、Ti量がｎ＝２であって（Sr0.7Ba0.3)TiO3-Bi
2O3-4TiO2 高誘電率薄膜で比誘電率が最大（ε：１２０
０）となる。Ba量がｚ＝0.５を越えると、比誘電率は急
速に低下する。
ルを４４０℃にしてBa分子線を基板３へ放射して、Sr
1-zBazTiO3-Bi2O3-2nTiO2 高誘電率薄膜を成膜する。図
５に、（Sr1-zBaz )TiO3-Bi2O3-4TiO2 膜での、仕込み
のBa量（ｚ）を変えたときに得られる高誘電率薄膜の比
誘電率を示す。Ba量がｚ＝0.５以下のときに、比誘電率
は大きく、Ti量がｎ＝２であって（Sr0.7Ba0.3)TiO3-Bi
2O3-4TiO2 高誘電率薄膜で比誘電率が最大（ε：１２０
０）となる。Ba量がｚ＝0.５を越えると、比誘電率は急
速に低下する。
【００１９】
【発明の効果】以上説明したように、本発明に係る高誘
電率薄膜の形成方法では、室温で常誘電体であるSrTiO3
-Bi2O3-2nTiO2 をlayer by layer方式の逐次成膜法によ
って薄膜化でき、しかも誘電率を大きくできる（Ba添加
の場合には、ε＝１２００）。常誘電体であるので、ヒ
ステリシスを有しておらず、膜疲労が小さく、経時変化
の少ない高誘電率薄膜が得られる。
電率薄膜の形成方法では、室温で常誘電体であるSrTiO3
-Bi2O3-2nTiO2 をlayer by layer方式の逐次成膜法によ
って薄膜化でき、しかも誘電率を大きくできる（Ba添加
の場合には、ε＝１２００）。常誘電体であるので、ヒ
ステリシスを有しておらず、膜疲労が小さく、経時変化
の少ない高誘電率薄膜が得られる。
【図１】ＭＯＭＢＥ装置の概略図である。
【図２】高誘電率薄膜のTi量（ｎ）と比誘電率との関係
を示すグラフである。
を示すグラフである。
【図３】高誘電率薄膜の添加Mg量（ｘ）と比誘電率との
関係を示すグラフである。
関係を示すグラフである。
【図４】高誘電率薄膜の添加Pb量（ｙ）と比誘電率との
関係を示すグラフである。
関係を示すグラフである。
【図５】高誘電率薄膜の添加Ba量（ｚ）と比誘電率との
関係を示すグラフである。
関係を示すグラフである。
１…成長真空室 ２…サセプタ ３…基板 ４、５、６…ガスソース供給器 ７、８…クヌードセン・セル ９…ＥＣＲ ４１…Bi(Ph)3 ４２…容器 ４３…ヒータ ４５…供給管 ５１…Ti(i-OC3H7)4 ５２…容器 ５３…ヒータ ５５…供給管 ６１…Pb(DPM)2 ６２…容器 ６３…ヒータ ６５…供給管
Claims (8)
- 【請求項１】 SrTiO3-Bi2O3-2nTiO2 の高誘電率薄膜を
成膜する際に、ＭＯＭＢＥ装置にて酸化させながら単分
子層毎でSrTiO3、nTiO2 、Bi2O3 およびnTiO 2 をこの順
序で周期的に堆積することを特徴とする高誘電率薄膜の
形成方法。 - 【請求項２】 前記ｎの値が１〜３の範囲にあることを
特徴とする請求項１記載の形成方法。 - 【請求項３】 前記SrTiO3のSrの一部がMgで置換され
て、前記高誘電率薄膜がSr1-xMgxTiO3-Bi2O3-2nTiO2 で
あることを特徴とする請求項１記載の製造方法。 - 【請求項４】 前記ｘの値が0.５以下であることを特徴
とする請求項３記載の形成方法。 - 【請求項５】 前記SrTiO3のSrの一部がPbで置換され
て、前記高誘電率薄膜がSr1-yPbyTiO3-Bi2O3-2nTiO2 で
あることを特徴とする請求項１記載の製造方法。 - 【請求項６】 前記ｙの値が0.２〜0.４の範囲にあるこ
とを特徴とする請求項５記載の形成方法。 - 【請求項７】 前記SrTiO3のSrの一部がBaで置換され
て、前記高誘電率薄膜がSr1-zBazTiO3-Bi2O3-2nTiO2 で
あることを特徴とする請求項１記載の製造方法。 - 【請求項８】 前記ｚの値が0.５以下であることを特徴
とする請求項７記載の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253041A JPH06104396A (ja) | 1992-09-22 | 1992-09-22 | 高誘電率薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253041A JPH06104396A (ja) | 1992-09-22 | 1992-09-22 | 高誘電率薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104396A true JPH06104396A (ja) | 1994-04-15 |
Family
ID=17245659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253041A Withdrawn JPH06104396A (ja) | 1992-09-22 | 1992-09-22 | 高誘電率薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372018B1 (ko) * | 2000-04-25 | 2003-02-14 | 주식회사 에버테크 | 반도체 메모리 소자의 캐패시터 및 그 제조 방법 |
| US11532722B2 (en) | 2019-08-08 | 2022-12-20 | Samsung Electronics Co., Ltd. | Thin film structure including dielectric material layer and electronic device including the same |
-
1992
- 1992-09-22 JP JP4253041A patent/JPH06104396A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372018B1 (ko) * | 2000-04-25 | 2003-02-14 | 주식회사 에버테크 | 반도체 메모리 소자의 캐패시터 및 그 제조 방법 |
| US11532722B2 (en) | 2019-08-08 | 2022-12-20 | Samsung Electronics Co., Ltd. | Thin film structure including dielectric material layer and electronic device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6558517B2 (en) | Physical vapor deposition methods | |
| US6335049B1 (en) | Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor | |
| US6285051B1 (en) | Semiconductor memory device and method for fabricating the same | |
| US20060246675A1 (en) | Methods of forming capacitor constructions comprising perovskite-type dielectric materials | |
| US5397446A (en) | Method of forming a ferroelectric film | |
| US20060145294A1 (en) | Methods of forming capacitors | |
| US20050287735A1 (en) | Semiconductor storage device and method of manufacturing the same | |
| US5625587A (en) | Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices | |
| JPH08339715A (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JPH10182291A (ja) | 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ | |
| JP2000058525A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| US20030116795A1 (en) | Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film | |
| US5677226A (en) | Method of making integrated circuits | |
| WO1999032691A1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| US20030011012A1 (en) | Capacitor with oxygenated metal electrodes and high dielectric constant materials | |
| KR100433465B1 (ko) | 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치 | |
| KR100306397B1 (ko) | 산화알미늄과 산화탄탈륨의 연속적 증착방법 | |
| US6812510B2 (en) | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory | |
| US6863726B2 (en) | Vapor phase growth method of oxide dielectric film | |
| JPH06104396A (ja) | 高誘電率薄膜の形成方法 | |
| US5976624A (en) | Process for producing bismuth compounds, and bismuth compounds | |
| JPH0689986A (ja) | 電子デバイスおよびその製造方法 | |
| JP3171246B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH06112431A (ja) | 高誘電率薄膜の形成方法 | |
| JPH09153598A (ja) | 誘電体薄膜素子の製造方法及び誘電体薄膜素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |