WO2004015752A1 - ウェーハの研磨方法及び装置 - Google Patents

ウェーハの研磨方法及び装置 Download PDF

Info

Publication number
WO2004015752A1
WO2004015752A1 PCT/JP2003/009658 JP0309658W WO2004015752A1 WO 2004015752 A1 WO2004015752 A1 WO 2004015752A1 JP 0309658 W JP0309658 W JP 0309658W WO 2004015752 A1 WO2004015752 A1 WO 2004015752A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
wafer
holding
divided
stage
Prior art date
Application number
PCT/JP2003/009658
Other languages
English (en)
French (fr)
Inventor
Toshihiro Tsuchiya
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to EP03784489A priority Critical patent/EP1542267B1/en
Priority to US10/523,976 priority patent/US7291055B2/en
Publication of WO2004015752A1 publication Critical patent/WO2004015752A1/ja

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/30Work carriers for single side lapping of plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories
    • B24B37/345Feeding, loading or unloading work specially adapted to lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a method and an apparatus for polishing a wafer which can prevent surface sagging due to polishing and produce a wafer having a high flatness, in particular, a silicon on insulator (SOI) wafer.
  • SOI silicon on insulator
  • a method for producing a mirror-polished wafer having such a high flatness is generally a single-crystal growth in which a single-crystal ingot is produced using a Czochralski (CZ) method, a floating zone (FZ) method, or the like. And a wafer manufacturing (processing) step in which the single crystal ingot is sliced and at least one principal surface is mirror-finished.
  • the manufactured mirror-finished polishing wafer is A device is formed using the device.
  • the SOI wafer 50 has an SOI layer 52 (also referred to as a semiconductor layer or an active layer) for forming an element such as a single-crystal silicon layer. It has a structure formed on layer 54 (buried (BOX) oxide layer or simply oxide layer).
  • the insulating layer 54 is formed on a supporting substrate 56 (also referred to as a substrate layer), and has a structure in which an SOI layer 52, an insulating layer 54, and a supporting substrate 56 are sequentially formed.
  • the SOI layer 50 and the supporting substrate 56 are made of, for example, silicon and the insulating layer 54 is made of, for example, a silicon oxide film.
  • the SOI layer 50 and the supporting substrate 56 are made of, for example, silicon and the insulating layer 54 is made of, for example, a silicon oxide film.
  • the SIMOX method enables the thickness of the active layer (SOI layer) 52 to be the device active region to be determined and controlled by the acceleration voltage at the time of implanting oxygen ions.
  • Force S, buried (B OX) Oxide film (insulating layer) 54 There are many problems such as the reliability of the active layer and the crystallinity of the active layer.
  • an oxide film (insulating layer) 54 is formed on at least one of two single-crystal silicon mirror-surface wafers, bonded together without using an adhesive, and then subjected to a heat treatment (usually 1 hour). (100 ° C to 1200 ° C) to strengthen the bond.After that, one of the wafers is thinned by grinding or wet etching, and then the surface of the thin film is mirror-polished to form an SOI layer. Since the layer 52 is formed, there is an advantage that the reliability of the buried oxide film (insulating layer) 54 is high and the crystallinity of the SOI layer 52 is good. However, the S ⁇ I ⁇ wafer 50 bonded in this way is mechanically worked by grinding or polishing to make it thinner, so the thickness of the obtained 30 1 layer 52 is limited to its uniformity. There is.
  • a method of manufacturing an SOI wafer a method of combining and separating ion-implanted wafers to produce an SOI wafer has recently been receiving attention.
  • This method is also called ion implantation delamination method.
  • two silicon wafers 52a and 56a are prepared (Fig. 8 (a), step 100).
  • an oxide film (insulating layer) 54a is formed on one of the wafers 52a (called a bond wafer) (FIG. 8 (b), step 102), and the other silicon wafer 52a is formed.
  • Hydrogen ions or rare gas ions are implanted from above (FIG. 8 (c), step 104) to form a microbubble layer (encapsulation layer) 58 inside the wafer.
  • CMP polishing may be performed to remove the strain from the SII layer 52 or to make it thinner (FIG. 8 (g), step 112).
  • polishing machines have been developed for the manufacture of such mirror-polished wafers and SOI wafers, but most of them have been improved by improving the polishing holding method (polishing head, and furthermore, the wafer holding board). Some of them have been improved with the one that holds the wafer on a soft holding surface such as a backing pad, the vacuum suction, and the template (retainer).
  • a flexible thin ⁇ a suction holding plate disposed at the lower opening of the ⁇ a holding member suctions and supports the ⁇ a, and the ⁇ a holding member.
  • the housing is suspended and supported by a stretchable tubular member and a highly flexible support member, and compressed air of a predetermined pressure is introduced into the closed chamber.
  • a polishing work holding plate provided with a work holding plate main body having a large number of through holes for holding a work by vacuum suction is provided.
  • a technique relating to a polishing head (a wafer holding method) in which a holding surface is covered with a film obtained by thermosetting a thermosetting resin applied to the holding surface, and the surface of the film is polished.
  • Japanese Patent Application Laid-Open No. 2002-1133653 discloses a substrate holding apparatus for holding a semiconductor wafer to be polished and pressing it against a polishing surface on a polishing table.
  • a top ring main body a retainer ring fixed to or integrally provided with the top ring main body and holding an outer peripheral edge of the semiconductor wafer, and provided within the top ring main body.
  • a fluid chamber covered with an elastic film and supplied with a fluid.
  • Japanese Patent Application Laid-Open No. 08-257,893 there is described in Japanese Patent Application Laid-Open No. Hei 11-1422 a polishing head which holds an outer peripheral portion of the wafer so that it can be elastically deformed in the thickness direction of the wafer.
  • Japanese Patent Application Laid-Open No. 550/550 has a first space portion for pressing the carrier and a second space portion for pressing the retainer ring, and pressurized air is supplied to the first and second space portions to provide a central portion and an outer peripheral portion of the elastic sheet.
  • this type of polishing machine 10 has a basic structure, a rotatable surface plate with a polishing cloth 12 attached to the upper surface. 14 and a pair of plates provided opposite to the surface plate 14 It has a polishing head 18 provided with a wafer holding plate 16 and a retainer ring 20 for holding an outer peripheral edge of the wafer W.
  • a polishing agent supply pipe 22 is provided on a polishing cloth 12.
  • a polishing apparatus having a structure without the retainer ring 20 is also conventionally used. It has been used since.
  • a wafer having an SOI layer with excellent flatness can be manufactured by a method called ion implantation separation method shown in FIG. 8, but in order to make the SOI layer thinner, In some cases, polishing is performed, and conversely, the flatness of the SOI layer may be deteriorated (surface dripping).
  • the present invention has been made in view of the above-mentioned problems of the related art, and provides a method and an apparatus for polishing wafers which can prevent surface sagging due to polishing and can manufacture wafers having high flatness, particularly SOI wafers. It is the purpose.
  • a polishing method for wafers comprises: a rotatable platen having a polishing cloth adhered to an upper surface thereof; and a polishing machine provided with a wafer holding plate provided opposite to the platen.
  • a polishing machine for holding the back surface of the wafer on the holding surface of the wafer holding plate and pressing the surface of the wafer against the polishing cloth for polishing, without changing the polishing apparatus.
  • a polishing method comprising a polishing step of polishing the surface of the wafer until a total polishing allowance, wherein PT / JP2003 / 009658
  • the process is divided into a plurality of divided polishing steps, and the wafer holding position in the subsequent divided polishing step is changed to a position different from the wafer holding position in the preceding divided polishing step. It is like that.
  • the same polishing apparatus in other words, the same polishing head and the same wafer holding plate are used, and only the wafer holding position is changed to perform a kind of multi-stage polishing for re-polishing.
  • variations in the holding surface of the wafer holding plate of the polishing head and distortion due to assembly can be reduced.
  • the effect of the portion that cannot be mechanically improved due to the influence, in particular, the dripping and splash at the outer periphery of the wafer can be canceled out, and the wafer having a high flatness can be manufactured.
  • the above-mentioned change of the wafer holding position is performed by rotating the wafer holding position by a predetermined rotation angle around the center of the wafer, for example, by removing the wafer from the wafer holding board, and removing the wafer from the wafer holding board. Alternatively, it may be performed by rotating both. In this way, in particular, the same position on the periphery of the wafer is not held again by the wafer holding plate. It is also possible to change the wafer holding position at any number of times and at any angle.However, the characteristics of the wafer shape obtained for each polishing head must be checked in advance and set appropriately according to the shape. preferable.
  • the shape of the wafer tends to be in the shape of a clam.
  • a part of the outer peripheral portion of the wafer W is sagged D, and the sagged D is similarly generated at the sagged D and the target position (a position rotated by 180 degrees).
  • the part rotated 90 degrees there was a splash H, and the position of this splash H and the target were also the same.
  • splash H refers to ⁇ a part of the outer periphery of the evaporator ⁇ a part that is slightly thicker than the For example, in FIG.
  • the light-colored portion of the outer periphery of the wafer and the sag D are portions that are slightly thinner than the inside of the wafer at the outer periphery of the wafer, for example, FIG. ) (b) The dark portion of the outer periphery of the wafer in FIG.
  • the wedge cycle of the outer peripheral portion of the aerial is set to an angle divided by the number n of divided steps in the multi-step divided polishing step. change.
  • the period of the undulation at the outer periphery of the wafer is 180 ° in the case shown in FIG. 10
  • (1) the change of the wafer holding position may be set to (1) 2 of the swell cycle of the outer periphery of the wafer.
  • the number of divided polishing steps n in the divided polishing step is preferably an even number of two or more steps.
  • the polishing allowance per one stage of the divided polishing step is set to a value obtained by dividing the total polishing allowance by the number n of the divided polishing stages.
  • polishing head rotation speed and the polishing speed of the platen are used.
  • the wafer itself may rotate. If the wafer itself rotates during polishing, variations in the holding surface of the polishing head will also be canceled out.
  • the method of the present invention is a particularly effective method for polishing in which the back surface of the wafer is held and the front surface of the wafer is polished. Moreover, the method of the present invention can achieve a predetermined effect regardless of the type of the wafer holding plate and the holding method.
  • the polishing apparatus used in the method of the present invention it is easy to perform a single wafer processing (a method in which one polishing head is held while holding one wafer). The same effect can be obtained by a polishing method in which a plurality of wafers are held on the head).
  • the wafers are generally held in different polishing heads such as primary polishing, secondary polishing, and finish polishing, and are polished in multiple stages.
  • the method of the present invention can be carried out on a polishing head used in any of such a plurality of steps. However, when such multi-stage polishing is performed, it is preferable to perform the polishing in the final polishing step.
  • the secondary For example, from performing the polishing process 1 Even if it is affected by the polishing head of the secondary polishing machine, there is a high possibility that the shape of the specific part will not be deteriorated but equalized by using different polishing heads in the secondary polishing process. . However, in this case, the influence of the undulation of the polishing head of the secondary polishing apparatus remains. It is only necessary to remove such effects in the next step, but in some cases, it cannot be completely removed depending on the polishing allowance (amount of polishing). Therefore, taking into account the polishing allowance and the like in each step, it is appropriately set in which step the method of the present invention should be used.
  • the method of the present invention is particularly effective when used in the production of SOI wafers, which have been receiving attention in recent years.
  • reducing the thickness of the SOI layer has become an important issue.
  • This thinning is performed by heat treatment or polishing.
  • polishing when polishing is performed, how the wafer surface (SOI layer) originally processed to have high flatness can be polished thinly without breaking its shape. This process is important and is easily affected by the shape of the wafer holding part of the polishing head.
  • a thin-film SOI wafer processed to a high flatness can be produced, which is particularly preferable.
  • the polishing apparatus of the present invention includes a rotatable platen having a polishing cloth adhered to an upper surface thereof, and a polishing head provided opposite to the platen and provided with a wafer holding plate.
  • the polishing apparatus is used in the polishing method of the present invention, and a mark is provided at a predetermined position of the polishing head. This is the marking.
  • the polishing head should be marked so that the relative position between the predetermined position of the wafer (for example, a notch portion) and the predetermined position of the wafer holding plate of the polishing head can be confirmed. Side of ⁇ , part of the wafer holding plate, if you have a retainer ring, how part of the retainer ring, etc. It may be provided at a suitable position.
  • the shape of the marking is arbitrary. If a polishing head having such a marking is used, the wafer holding position can be accurately changed.
  • the polishing apparatus of the present invention is further provided with a wafer changing unit having a rotatable changing stage, which is transferred from the wafer holding plate to the changing stage when switching between a plurality of divided polishing steps, and holds the wafer. After the relative position between the repositioning stage and the wafer holding plate is rotated by a predetermined rotation angle, the wafer is returned from the repositioning stage to the wafer holding plate and held again, so that polishing can be performed again. Is preferred.
  • the rotation of the relative position between the repositioning stage and the wafer holding plate is not limited to a mechanism for rotating the repositioning stage by a predetermined rotation angle.
  • the polishing head side is also rotated by a predetermined rotation angle. It is also possible to use a mechanism that rotates both of them so that they have a predetermined rotation angle.
  • the above-mentioned ⁇ as the wafer changing unit ⁇ includes a rotatable changing stage for detachably holding the wafer, a changing stage rotating mechanism for rotating the changing stage at a predetermined angle, and the polishing head. It is preferable to have a configuration having a polishing head moving mechanism for moving between the surface plate and the wafer changing unit.
  • FIG. 1 is a schematic side view showing one embodiment of the polishing apparatus of the present invention.
  • FIG. 2 is a graph showing the thickness distribution of the SOI layer on the outer periphery of the SOI wafer after polishing of the SOI wafer in Example 1.
  • FIG. 3 is a graph showing the thickness distribution of the SOI layer in the diameter direction of the wafer after polishing the SOI wafer in Example 1.
  • FIG. 4 is a rough graph showing the thickness distribution of the S ⁇ I layer on the outer periphery of the wafer after polishing of the SOI wafer in Comparative Example 1.
  • FIG. 5 is a graph showing the thickness distribution of the SOI layer in the diameter direction of the wafer after polishing of the SII wafer in Comparative Example 1. '
  • FIG. 6 is an explanatory top view showing an example of a method for evaluating the shape of wafers.
  • FIGS. 7A and 7B are explanatory diagrams showing an example of the structure of the SOI wafer, wherein FIG. 7A is a top explanatory diagram and FIG. 7B is a sectional explanatory diagram.
  • FIG. 8 is a flowchart showing a manufacturing procedure of the SOI wafer together with a schematic diagram.
  • FIG. 9 is a schematic side view showing an example of a conventional polishing apparatus.
  • FIG. 10 is an explanatory view showing an example of sagging and splash generated on the outer periphery of the polished wafer.
  • (A) is a graph showing shading of the irregularities on the wafer surface
  • (b) is a schematic diagram of (a).
  • FIG. 1 is a schematic side view showing one embodiment of a polishing apparatus of the present invention used when carrying out the wafer polishing method of the present invention.
  • 10a is a polishing apparatus of the present invention, and its basic structure is the same as that of the conventional polishing apparatus 10 shown in FIG.
  • the same reference numerals are used for the same or similar members as in FIG.
  • the polishing apparatus 10a includes a rotatable surface plate 14 having a polishing cloth 12 adhered to the upper surface thereof in the same manner as the polishing device 10 of FIG. 9, and a wafer provided opposite to the surface plate 14 Polishing head 18 with holding plate 16 and outer edge of wafer W And a retainer ring 20 for holding
  • the wafer holding plate 16 has a through hole (not shown) for vacuum suction.
  • reference numeral 28 denotes a rotating shaft of the platen 14
  • reference numeral 30 denotes a driving shaft of the polishing head 18.
  • the above-mentioned backing pad it can be held by synthetic resin, ceramics, an elastic body, or the like.
  • a configuration without the above-mentioned retainer ring 20 can be employed, similarly to the case of the conventional polishing apparatus 10.
  • the polishing method for wafers when performing a polishing step of performing polishing up to a predetermined polishing allowance without changing the polishing apparatus, that is, using the same polishing apparatus, at least before reaching the predetermined polishing allowance.
  • the polishing is performed once by changing the wafer holding position.
  • the polishing process is divided into a plurality of divided polishing processes, and the wafer holding position in the subsequent divided polishing process is changed to the preceding stage.
  • the position is changed to a position different from the wafer holding position in the division polishing step.
  • a mark 32 is made as a mark on a part of the wafer holding plate 16 of the polishing head 18 and a specific position of the wafer is mechanically or manually, for example, Hold the notch N (Fig. 6) by aligning it with that position. Based on the position of this marking 32, adjust the wafer holding position in the second and subsequent divided polishing steps.
  • reference numeral 34 denotes an e-chamber change unit, and the above polishing apparatus 10 It is provided adjacent to a.
  • the wafer transfer unit 34 has a transfer stage 36 for detachably holding the wafer W on its upper surface.
  • the repositioning stage 36 is rotated by a repositioning stage rotation mechanism 40 via a shaft 38.
  • reference numeral 42 denotes a polishing head moving mechanism, which moves the polishing head 18 between the surface plate 14 and the e-available unit 34.
  • the above-mentioned e-wafer holding position can be automatically changed. For example, after the first stage of the division polishing, the polishing head 18 holding the wafer W is moved to the wafer changing unit 34, and the polishing head 18 and the wafer holding are maintained. With the position of the panel 16 fixed, deliver the wafer W onto the stage 36 of the e-ha reunit 34 and re-rotate the stage 36 at a fixed angle, and then turn it back to the polishing head 18 again. By holding again, the polishing head 18 can be moved onto the surface plate 14 to repeat the division polishing.
  • the re-scaling stage 36 is operated so that the position of the e-wafer W can be suctioned without shifting. It is necessary to operate to rotate 36 exactly at an arbitrary angle.
  • the configuration of the wafer reloading unit 34 is not particularly limited as long as the relative holding position of the wafer holding plate 16 and the wafer W can be accurately controlled. Various configurations can also be adopted for this.
  • a mechanism that rotates the head 18 side by a predetermined rotation angle may be used, and both can be rotated to a predetermined rotation angle. 5 Example
  • a plurality of wafers manufactured by the ion implantation delamination method were prepared as S O I wafers to be polished.
  • the SOI wafer has a diameter of 300 mm, the supporting substrate is about 775 ⁇ m, the thickness of the oxide layer is about 145 nm, and the thickness of the SOI layer is about 340 nm.
  • the case where the raw material is polished with a total polishing allowance of about 90 nm for the SOI layer will be described.
  • the above SOI wafer was polished using F_R EX 300, Ebara Corporation.
  • the polishing cloth used is a suede type polishing cloth of Ciegal7355fm (lattice groove 20 mm opening) manufactured by Toray Cortex Co., Ltd., and G390R RS manufactured by Fujimin Corporation as an abrasive. Was used.
  • the polishing pressure is 240 g / cm 2 .
  • the polishing allowance in the first-stage divided polishing was set to about 45 nm, and the divided polishing was performed.
  • the e-holding position in the second-stage split polishing was 90 degrees from the e-holding position in the first-stage split polishing by 90 degrees around the center of the e-wafer. Moved.
  • FIGS. 2 and 3 were obtained as the shape of the wafer after polishing.
  • Figure 2 shows the values obtained by evaluating the thickness of the SOI layer at the outer periphery of the wafer (at a position of 5 mm around the periphery) at 4 ° intervals (0 ° at the notch) by ACUMAP II manufactured by ADE as shown in Fig. 6. is there.
  • N indicates the notch portion of the wafer W
  • A indicates the scanning direction for evaluating the outer circumferential waviness
  • B indicates the scanning direction for evaluating the radial direction.
  • Fig. 3 similarly shows the dia wafer thickness in the diameter direction measured at 4 mm intervals.
  • the SOI I wafer to be polished was the same as that in Example 1 except that the SOI layer had a thickness of about 280 nm.
  • the S O I wafer was polished under the same conditions as in Example 1.
  • the wafer held on the polishing head polished the polishing target of about 90 nm in one polishing without changing its position.
  • Figs. 4 and 5 were obtained for the wafer shape. These are values evaluated in the same manner as in Example 1. Fig. 4 shows the thickness distribution of the outer periphery of the wafer after polishing, and Fig. 5 shows the measurement of the diameter in the diameter direction of the wafer after polishing.
  • the polishing head holding surface of the wafer holding plate is It was found that the effects of the parts that could not be mechanically improved due to the effects of variations and assembly-induced distortion were negated, and that a wafer with high flatness could be polished.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an example, and any embodiment having substantially the same configuration as the technical idea described in the claims of the present invention and exerting the same function and effect will be described.
  • the number of stages of the wafer divided polishing step in the method of the present invention is not limited to two, and may be further increased. Further, the method of the present invention can be carried out using any type of polishing apparatus. Industrial applicability

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本発明は、研磨による面ダレを防止し平坦度の高いウエーハ、特にSOIウエーハの製造ができるウエーハの研磨方法及び装置を提供する。本発明は、上面に研磨布を貼付した回転可能な定盤と、該定盤に相対向して設けられウエーハ保持盤を備えた研磨ヘッドとを有し、該ウエーハ保持盤の保持面にウエーハの裏面を保持し該ウエーハの表面を該研磨布に押圧して研磨する研磨装置を用い、該研磨装置を変えることなく所定の総研磨代まで該ウェーハの表面を研磨する研磨工程を有する研磨方法であって、前記研磨工程を複数段の分割研磨工程に分割して構成し、後段の分割研磨工程における前記ウエーハの保持位置を前段の分割研磨工程における前記ウエーハの保持位置とは異なる位置に変更するようにした。

Description

9658
明 細 書 ゥエーハの研磨方法及び装置
技術分野
本発明は、 研磨による面ダレを防止し平坦度の高いゥエーハ、 特に S O I ( Silicon on Insulator) ゥエーハの製造ができるゥエーハの研磨 方法及び装置に関するものである。 背景技術
近年、 デバイス工程における歩留りの向上を目的として、 シリ コン等 の半導体ゥエーハの平坦度に関する要求は高まる一方である。 この高平 坦度を有する鏡面研磨ゥエーハの製造方法は、 一般にチヨクラルスキー ( Czochralski ; C Z ) 法や浮遊帯域溶融 (Floating Zone ; F Z ) 法等 を使用して単結晶インゴッ トを製造する単結晶成長工程と、 この単結晶 インゴッ トをスライス し、 少なく とも一主面が鏡面状に加工されるゥェ ーハ製造 (加工) 工程とからなるものであって、 この製造された鏡面研 磨ゥエーハを用いてデバイスが形成される。
更に詳しく ゥエーハ製造 (加工) 工程について示すと、 単結晶インゴ ッ トをスライスして薄円板状のゥエーハを得るスライス工程と、 該スラ イス工程によって得られたゥエーハの割れ、 欠けを防止するためにその 外周部を面取りする面取り工程と、 このゥエーハを平坦化するラッピン グ工程と、 面取り及ぴラッビングされたゥエーハに残留する加工歪みを 除去するエッチング工程と、 そのゥエーハ表面を鏡面化する研磨 (ポリ ッシング) 工程と、 研磨されたゥエーハを洗浄して、 これに付着した研 磨剤や異物を除去する洗浄工程を有している。 上記ゥエーハ加工工程は. 9658
2 主な工程を示したもので、 他に熱処理工程や平面研削工程等の工程が加 わったり、 同じ工程を多段で行ったり、 工程順が入れ換えられたりする。 また、 近年、 集積回路はその集積度を著しく増し、 それに伴い鏡面研 磨されたゥエーハ表面の平坦度や平滑度のような加工精度もより厳しい 条件が課されるようになった。 しかも、 性能 '信頼性 '歩留まりの高い 集積回路を得る為には、 機械的な精度だけではなく、 電気的な特性につ いても高いことが要請されるようになつた。 中でも S〇 I ゥエーハにつ いて言えば、 理想的な誘電体分離基板なので、 主に移動通信機器や医療 機器関係で高周波、 高速系デバイスとして利用され、 今後の大幅な需要 拡大が予想されている。
図 7に示すように、 S O I ゥエーハ 5 0は、 単結晶シリ コン層のよう な素子を形成するための S O I層 5 2 (半導体層や活性層ともいう) が, シリ コン酸化膜のような絶縁層 5 4 〔埋め込み (B O X ) 酸化膜層や単 に酸化膜層ともいう〕 の上に形成された構造をもつ。 また絶縁層 5 4は 支持基板 5 6 (基板層ともいう) 上に形成され、 S O I層 5 2、 絶縁層 5 4、 支持基板 5 6が順次形成された構造となっている。
従来、 S O I層 5 2及ぴ支持基板 5 6が、 例えばシリ コン、 及び絶縁 層 5 4が例えばシリコン酸化膜からなる上記 S O I構造を持つ S O I ゥ エーハ 5 0の製造方法としては、 酸素イオンをシリコン単結晶に高濃度 で打ち込んだ後に、 高温で熱処理を行い、 酸化膜を形成する S I M O X ( Separation by implanted oxygen) 法によるものと、 2枚の鏡面研磨 したゥエーハを、 接着剤を用いることなく結合し、 片方のゥエーハを薄 膜化する結合法 (貼り合わせ法) がある。
S I M O X法は、 デバイス活性領域となる活性層部 (S O I層) 5 2 の膜厚を、 酸素イオン打ち込み時の加速電圧で決定、 制御できるために. 薄層でかつ膜厚均一性の高い活性層を容易に得る事ができる利点がある 力 S、 埋め込み (B OX) 酸化膜 (絶縁層) 5 4の信頼性や、 活性層の結 晶性等問題が多い。
一方、 ゥエーハ結合法は、 単結晶のシリ コン鏡面ゥエーハ 2枚のうち 少なく とも一方に酸化膜 (絶縁層) 5 4を形成し、 接着剤を用いずに貼 り合わせ、 次いで熱処理 (通常は 1 1 0 0 °C〜 1 2 0 0 °C) を加えるこ とで結合を強化し、 その後片方のゥエーハを研削や湿式ェツチングによ り薄膜化した後、 薄膜の表面を鏡面研磨して S O I層 5 2を形成するも のであるので、 埋め込み酸化膜 (絶縁層) 5 4の信頼性が高く S O I層 5 2の結晶性も良好であるという利点がある。 しかし、 このようにして 貼り合わされた S〇 I ゥエーハ 5 0は研削や研磨により機械的な加工を 行い薄膜化しているため、 得られる 30 1層 5 2の膜厚おょぴその均一 性に限界がある。
また最近 S O I ゥエーハの製造方法と して、 イオン注入したゥエーハ を結合及び分離して S O I ゥエーハを作製する方法が新たに注目され始 めている。 この方法はイオン注入剥離法などとも言われ、 図 8に示すよ うに、 2枚のシリ コンゥエーハ 5 2 a, 5 6 aを準備し (図 8 ( a ) 、 ステップ 1 0 0 ) 、 そのうち、 少なく とも一方のゥエーハ 5 2 a (ボン ドウ ーハといわれる) に酸化膜 (絶縁層) 5 4 aを形成する (図 8 ( b ) 、 ステップ 1 0 2 ) と共に、 一方のシリ コンゥエーハ 5 2 aの上 面から水素イオンまたは希ガスイオンを注入し (図 8 ( c ) 、 ステップ 1 0 4) 、 該ゥエーハ内部に微小気泡層 (封入層) 5 8を形成させた後. 該イオンを注入した方の面を、 酸化膜 5 4 aを介して他方のシリ コンゥ エーハ 5 6 a (ベースウェーハといわれる) と密着させて貼り合わせ (図 8 ( d ) 、 ステップ 1 0 6 ) 、 その後熱処理を加えて微小気泡層 5 8を劈開面として一方のゥエーハ 5 2 aを薄膜状に剥離し (図 8 ( e ) . ステップ 1 0 8 ) 、 さらに熱処理を加えて、 強固に結合して S O I ゥェ ーハ 5 0 とする (図 8 ( f ) 、 ステップ 1 1 0 ) 技術 (特開平 5— 2 1 1 1 2 8号参照) である。 そして、 該劈開面は良好な鏡面であり、 S O I層 5 2の膜厚の均一性も高い S O I ゥエーハ 5 0が比較的容易に得ら れている。 更にこのように得られた S〇 I層 5 2を歪み除去や薄膜化す るため C M P研磨を行うことがある (図 8 ( g ) 、 ステップ 1 1 2 ) 。 このような鏡面研磨ゥエーハゃ S O I ゥエーハの製造に用いられる研 磨装置には種々の形態が開発されているが、 多くは研磨の保持方法 (研 磨ヘッ ド、 更にはゥエーハ保持盤) の改良であり、 バッキングパッ ド等 の軟質保持面でゥエーハを保持するものや、 真空吸着、 さらにはテンプ レート (リテーナ) の改良が行われている。
例えば、 特開平 7— 1 7 1 7 5 7号公報では、 ゥエーハ保持部材の下 方開口部に配設される可撓性の薄板のゥエーハ吸着保持板でゥエーハを 吸着支持すると共に、 ゥエーハ保持部材をハウジングに伸縮性の筒状部 材と高可撓性の支持部材で垂下支持し、 密閉室内に所定の圧力の圧縮空 気を導入しゥエーハ保持部材の自重の影響をなく し、 均一な空気圧のみ により ゥエーハの研磨を行う研磨へッ ドが開示されている。
また、 特開 2 0 0 0— 1 9 8 0 6 9号公報では、 ワークを真空吸着保 持する多数の貫通孔を有するワーク保持盤本体を具備した研磨用ワーク 保持盤において、 保持盤本体の保持面が、 保持面に塗布された熱硬化性 樹脂を熱硬化させた皮膜で被覆され、 かつ皮膜の表面が研磨されたもの とした研磨ヘッ ド (ゥエーハ保持方法) に関する技術が開示されている < また、 特開 2 0 0 2— 1 1 3 6 5 3号公報には、 ポリ ッシング対象物 である半導体ゥエーハを保持して研磨テーブル上の研磨面に押圧する基 板保持装置において、 半導体ゥエーハを保持する トップリング本体と、 トツプリング本体に固定されるか又は一体に設けられ半導体ゥエーハの 外周縁を保持するリテーナリングと、 トツプリング本体内に設けられる とともに弾性膜で覆われ流体が供給される流体室とを備え、 流体室内に' 加圧流体を供給することにより半導体ゥエーハを弾性膜を介して研磨面 に押圧し、 トツプリング本体に押圧力を加えることにより リテーナリン グを研磨面に押圧するようにした研磨へッ ドが開示されている。
その他にも、 特開平 0 8— 2 5 7 8 9 3号公報では、 ゥエーハの外周 部がゥエーハ厚さ方向へ弾性変形可能な状態に保持する研磨へッ ドゃ、 特開平 1 1一 4 2 5 5 0号公報ではキヤリァを押圧する第 1空間部及び リテーナリングを押圧する第 2空間部を有し、 第 1、 第 2空間部に圧力 エアを供給して弾性シートの中央部と外周部とを弾性変形させてキヤリ ァとリテーナリングを研磨定盤に押し付ける技術などが開示されている c このよ うに鏡面研磨ゥエーハ及ぴ s O I ゥエーハ等の製造に用いられ る研磨装置に関して、 研磨へッ ドゃゥエーハ保持に関する様々な技術が 開発されているが、 図 9に示すように、 この種の研磨装置 1 0は、 基本 的構造として、 上面に研磨布 1 2を貼付した回転可能な定盤 1 4 と、 該 定盤 1 4に相対向して設けられたゥエーハ保持盤 1 6を備えた研磨へッ ド 1 8 と、 ゥエーハ Wの外周縁を保持するリテーナリング 2 0とを有し. 研磨に際しては研磨布 1 2上に研磨剤供給管 2 2から研磨剤 2 4を供給 するとともに、 ゥエーハ裏面をバッキングパッ ド 2 6等 (合成樹脂ゃセ ラミ ックス、 弾性体等で保持する場合もある) を介してゥエーハ保持盤 1 6の保持面 1 6 aに保持し、 この研磨ヘッ ド 1 8を加圧しゥエーハ表 面を研磨布 1 2に押圧して研磨するものである。 なお、 図 9において、 2 8は定盤 1 4の回転軸であり、 3 0は研磨へッ ド 1 8の駆動軸である t また、 上記リテーナリング 2 0を具備しない構成の研磨装置も従来から 用いられている。
しかしながら、 このように研磨ヘッ ドの機構等を工夫し、 ゥエーハを 高平坦度に加工しよう とするが、 機械的に改善するには限界があった。 3 009658
6 つまり、 ゥエーハ保持盤の保持面の平坦度 (厚さばらつき) や組み立て 起因のゆがみ等の影響が残ってしまい改善しきれない部分がある。
例えば、 前述した S O I ゥエーハの製造では、 図 8に示したイオン注 入剥離法とよばれる方法で平坦度の優れた S O I層を有するゥエーハが 製造できるが、 その S O I層を薄膜化するために、 研磨を行うことがあ り、 この研磨を行う と逆に S O I層の平坦度を悪化 (面ダレ) させてし まうことがあった。 特に S O I ゥエーハに要求される平坦度は、 直径 3 O O m mのゥエーハで面内パラツキが 1 O n m以下であり、 通常のゥェ ーハ製造 (加工) 工程を経た鏡面研磨ゥエーハの面内バラツキの要求約 1 μ τα ( = 1 0 0 O n m ) 以下のレベルに比べてはる力 こ厳しいもので ある。 従って、 僅かな平坦度の悪化も問題である。 この平坦度の悪化が 研磨へッ ドのゥエーハ保持盤の保持面のばらつきや組み立て起因のゆが みの影響であった。 このような機械的に改善しきれない部分での形状の 悪化を改善する必要が出てきた。 発明の開示
本発明は、 上記した従来技術の問題点に鑑みなされたもので、 研磨に よる面ダレを防止し平坦度の高いゥェーハ、 特に S O I ゥエーハの製造 ができるゥエーハの研磨方法及び装置を提供することを目的とするもの である。
上記課題を解決するため、 本発明のゥエーハの研磨方法は、 上面に研 磨布を貼付した回転可能な定盤と、 該定盤に相対向して設けられゥエー ハ保持盤を備えた研磨へッ ドとを有し、 該ゥエーハ保持盤の保持面にゥ エーハの裏面を保持し該ゥエーハの表面を該研磨布に押圧して研磨する 研磨装置を用い、 該研磨装置を変えることなく所定の総研磨代まで該ゥ ーハの表面を研磨する研磨工程を有する研磨方法であって、 前記研磨 P T/JP2003/009658
7 工程を複数段の分割研磨工程に分割して構成し、 後段の分割研磨工程に おける前記ゥエーハの保持位置を前段の分割研磨工程における前記ゥェ ーハの保持位置とは異なる位置に変更するようにしたものである。
つまり、 本発明の研磨方法においては、 同一の研磨装置、 換言すれば 同一の研磨ヘッ ド及ぴゥエーハ保持盤を用い、 ゥエーハ保持位置のみを 変更して、 研磨し直す一種の多段研磨を行う。 このように、 特定のゥェ ーハ保持盤で保持するゥエーハのゥエーハ保持位置のみを研磨途中で変 更することによって、 研磨へッ ドのゥエーハ保持盤の保持面のばらつき や組み立て起因のゆがみの影響で機械的に改善しきれない部分の影響、 特にゥエーハ外周部のダレやハネを打ち消すことができ、 高平坦度なゥ エーハが製造できる。
上記したゥエーハ保持位置の変更は、 ゥエーハの中心を回動中心とし て所定の回動角度だけ該ゥエーハの保持位置を回動させること、 例えば ゥエーハをゥエーハ保持盤から取り外して、 ゥエーハ保持盤、 ゥエーハ 又は両者を回動させることによって行えばよい。 このようにして、 特に ゥエーハ外周部の同じ位置をゥエーハ保持盤によって再び保持しないよ うにする。 またゥエーハ保持位置の変更は任意の回数及び任意の角度で 設定してもかまわないが、 事前に研磨へッ ド毎に得られるゥエーハ形状 の特徴を調べておき、 形状に応じ適宜設定することが好ましい。
例えば、 研磨ヘッ ドのゥエーハ保持盤の保持面のばらつきや組み立て 起因のゆがみが影響する場合、 ゥエーハ形状がく ら型になる傾向があつ た。 つまり、 図 1 0に示すようにゥエーハ Wの外周部の一部がダレ Dて おり、 このダレ Dと対象の位置 ( 1 8 0度回転した位置) にも同じよう にダレ Dが発生し、 それから約 9 0度回転した部分ではハネ Hており、 このハネ Hと対象の位置も同じようにハネ Hている形状であった。 ここ でハネ Hとはゥエーハ外周部にあるゥエーハ面内より若干厚さが厚い部 分、 例えば図 1 0 ( a ) (b ) のゥエーハ外周部の色の薄い部分及ぴダ レ Dとはゥエーハ外周部にあるゥエーハ面内より若干厚さが薄い部分、 例えば図 1 0 ( a ) ( b ) のゥエーハ外周部の色の濃い部分'である。
このような場合、 初めに分割研磨工程の分割段数を決めたとすると、 ゥエーハ外周部のうねりの周期を複数段の分割研磨工程の分割段数 nで 割った角度に設定しこの角度でゥエーハ保持位置を変更する。 つまり、 ゥエーハ外周部のうねりの周期が図 1 0に示した場合では 1 8 0° であ り、 この場合、 複数段の分割研磨工程の分割研磨段数 nを例えば n = 3 とすると、 1 8 0° / 3で 6 0° 間隔でゥエーハ保持位置をずらし研磨 する。
また、 別の方法としてゥエーハ保持位置の変更は、 ゥエーハ外周のう ねりの周期の 1ノ 2に設定しても良い。 この場合、 分割研磨工程の分割 研磨段数 nは、 2段以上の偶数段にするのが好ましい。
上記のような 1 8 0° 周期のうねりを有するゥエーハを製造しやすい 研磨へッ ドを有する研磨装置の場合、 研磨途中で、 ゥエーハ保持位置を 9 0度 ( 1 8 0° / 2 = 9 0° ) ずらして保持し直し再度研磨すればよ い。 つまり、 このようなゥエーハ外周部に特徴的な周期の形状 (外周部 うねり) が現れる場合は、 外周部うねりの周期の 1 Z 2程度の角度でゥ エーハをずらすことにより研磨を実施する。 このような条件で複数段の 分割研磨工程による研磨を行えば、 効率的にゥエーハ外周部の面ダレ等 を防止できる。
また、 分割研磨工程 1段あたりの研磨代は前記総研磨代を分割研磨段 数 nで割った値に設定すると好ましい。 各分割研磨工程の研磨代を略同 じにすることでダレゃハネの打ち消し効果が得られやすい。
なお、 ゥエーハの片面を研磨する方法であっても研磨条件により研磨 中にゥエーハ自体が回転する形式のものもある。 例えば、 バッキングパ ッ ドで水貼り したワックスフリ一法と呼ばれる形式や、 研磨中にゥエー ハ保持部分からエアを吹き付ける方法などでは、 研磨へッ ドの回転速度 ゃ定盤 (研磨布) の回転速度などの研磨条件により ゥエーハ自体が回転 する場合がある。 研磨中にゥエーハ自体が回転すれば研磨へッ ドの保持 面のばらつきなども打ち消されることとなるが、 ゥエーハを回転させる とゥエーハ裏面に傷がつく場合や、 また研磨へッ ドのゥエーハ保持盤の 保持面のばらつきや組み立て起因のゆがみにより不規則に回転したり、 またはゆがみの影響等で途中で回転しなくなつたりする場合があり、 逆 に偏った研磨を行う場合もあり、 平坦度を悪化させてしまうこともあつ て安定した研磨が行えないことがある。
従って、 本発明方法においてはゥエーハ自体は研磨中に回転しないほ うが好ましい。 つまり、 本発明方法は、 ゥエーハ裏面を保持してゥエー ハ表面を研磨する形式の研磨で特に有効な方法である。 しかも、 本発明 方法は、 どのような形式のゥエーハ保持盤及び保持方法であっても所定 の効果を達成できるものである。 また、 本発明方法で用いられる研磨装 置としては、 枚葉式 ( 1研磨ヘッ ドに対し 1枚のゥエーハを保持して研 磨する方式) で行うのが行いやすいが、 バッチ式 ( 1研磨ヘッ ドに複数 枚のゥエーハを保持する研磨方式) でも同様の効果が得られる。
また、 鏡面ゥエーハの製造工程 (研磨工程) では、 1次研磨、 2次研 磨、 仕上げ研磨など異なる研磨ヘッ ドでゥエーハを保持し、 複数段で研 磨されるのが一般的である。 本発明方法はこのような複数の工程のどの 工程で用いられる研磨ヘッ ドに対しても実施できる。 しかし、 このよう な多段研磨を行う場合、 最終的な研磨工程で実施することが好ましい。 これはこのような工程で残った (又は発生した) うねりはその後の工程 では改善されずデバイス工程での歩留まりの低下に直結するからである c また、 1次研磨工程などでは、 次に 2次研磨工程を行うことから例え 1 次研磨装置の研磨へッ ドの影響を受けても、 2次研磨工程で異なる研磨 へッ ドを使用することによって特定の部分の形状のみ悪化することはな く均等化される可能性が大きい。 但し、 この場合再度 2次研磨装置の研 磨へッ ドのうねり等の影響が残る。 このような影響を次の工程で除去で きれば良いが、 研磨代 (研磨量) によっては完全に除去し切れないケー スもある。 従って、 それぞれの工程の研磨代等を考慮に入れ、 どの工程 で本発明方法を用いればよいか適宜設定する。
更には、 本発明方法は、 近年注目されている S O I ゥエーハの製造に 用いれば、 特に有効である。 S O I ゥエーハの製造では S O I層の薄膜 化が重要な課題となっている。 この薄膜化は熱処理や研磨等により行わ れているが、 研磨で行う場合、 もともと高平坦度に加工されているゥェ ーハ表面 (S O I層) をいかに形状を崩さずに薄く研磨できるかが重要 であり、 研磨へッ ドのゥエーハ保持部の形状の影響がでやすい工程であ る。 このような S O I ゥエーハの製造で行われる研磨工程で本発明の研 磨方法を用いることにより、 高平坦度に加工した薄膜 S O I ゥエーハを 製造することができ特に好ましい。
本発明の研磨装置は、 上面に研磨布を貼付した回転可能な定盤と、 該 定盤に相対向して設けられゥエーハ保持盤を備えた研磨へッ ドとを有し. 該ゥエーハ保持盤の保持面にゥエーハの裏面を保持し該ゥエーハの表面 を該研磨布に押圧して研磨する研磨装置であって、 本発明の研磨方法に 用いられるとともに、 前記研磨へッ ドの所定位置に目印となるマーキン グを施したものである。
研磨へッ ドのマーキングは、 ゥエーハの所定位置 (例えばノ ツチ部 分) と研磨へッ ドのゥエーハ保持盤の所定位置の相対的位置関係が確認 できるように施しておけばよく、 研磨ヘッ ドの側面、 ゥエーハ保持盤の 一部、 リテナーリングを有する場合、 リテナーリングの一部等どのよう な位置に設けても良い。 またマーキングの形等は任意である。 このよう なマーキングを有した研磨へッ ドを用いれば、 正確にゥエーハ保持位置 を変更することができる。
本発明の研磨装置に回動可能な張替えステージを備えたゥエーハ張替 えユニッ トをさらに設け、 複数段の分割研磨工程の切替え時に、 ゥエー ハ保持盤から上記張替えステージに受け渡し、 該ゥエーハを保持した張 替えステージとゥエーハ保持盤の相対位置を所定の回動角度だけ回動さ せた後、 該張替えステージから該ゥヱーハ保持盤に戻して再度保持し、 研磨を再度行うことができるようにするのが好ましい。
なお、 張替えステージとゥエーハ保持盤の相対位置の回動の態様とし では、 張替えステージを所定の回動角度だけ回動させる機構だけでなく . 研磨へッ ド側を所定の回動角度だけ回動させる機構でもよく、 また所定 の回動角度となるように両者を回動させることもできる。
上記ゥエーハ張替えュニッ トとして'は、 ゥエーハを着脱自在に保持す る回動可能な張替えステージと、 該張替えステージを所定角度に回動さ せる張替えステージ回動機構と、 前記研磨へッ ドを前記定盤と該ゥエー ハ張替えュニッ トとの間を移動させる研磨へッ ド移動機構とを有する構 成とするのが好適である。 図面の簡単な説明
図 1は、 本発明の研磨装置の一つの実施の形態を示す側面的概略説明 図である。
図 2は、 実施例 1における S O I ゥエーハの研磨後のゥエーハの外周 部の S O I層の厚さ分布を示すグラフである。
図 3は、 実施例 1における S O I ゥエーハの研磨後のゥエーハの直径 方向の S O I層の厚さ分布を示すグラフである。 図 4は、 比較例 1における S O I ゥエーハの研磨後のゥエーハの外周 部の S〇 I層の厚さ分布を示すダラフである。
図 5は、 比較例 1における S〇 I ゥエーハの研磨後のゥエーハの直径 方向の S O I層の厚さ分布を示すグラフである。 '
図 6は、 ゥエーハの形状評価の手法の一例を示す上面説明図である。 図 7は、 S O I ゥエーハの構造の一例を示す説明図であって、 (a ) は上面説明図及び (b ) は断面説明図である。
図 8は、 S O I ゥエーハの製造手順を模式図とともに示すフローチヤ ートである。
図 9は、 従来の研磨装置の一例を示す側面的概略説明図である。
図 1 0は、 研磨ゥエーハの外周部に生ずるダレ及びハネの一例を示す 説明図で、 ( a ) はゥエーハ面の凹凸を濃淡で示すグラフ、 ( b ) は ( a ) の模式図である。 発明を実施するための最良の形態
以下に本発明の実施の形態を添付図面に基づいて説明するが、 図示例 は例示的に示されるもので、 本発明の技術思想から逸脱しない限り種々 の変形が可能なことはいうまでもない。
図 1は本発明のゥエーハの研磨方法を実施する際に用いられる本発明 の研磨装置の一つの実施の形態を示す側面的概略説明図である。 図 1に おいて、 1 0 aは本発明の研磨装置で、 その基本的構造は図 9に示した 従来の研磨装置 1 0と同様である。 図 1において図 9 と同一又は類似部 材に対しては同一の符号が用いられる。
上記研磨装置 1 0 aは、 図 9の研磨装置 1 0 と同様に上面に研磨布 1 2を貼付した回転可能な定盤 1 4と、 該定盤 1 4に相対向して設けられ たゥエーハ保持盤 1 6を備えた研磨へッ ド 1 8と、 ゥエーハ Wの外周縁 を保持するリテーナリング 2 0とを有している。 上記ゥエーハ保持盤 1 6には真空吸着用の貫通孔 (不図示) が設けられている。 ゥエーハ Wを 研磨する際には、 上記研磨布 1 2上に研磨剤供給管 2 2から研磨剤 2 4 を供給するとともに、 ゥエーハ裏面をバッキングパッ ド 2 6を介してゥ エーハ保持盤 1 6の保持面 1 6 aに保持し、 この研磨ヘッ ド 1 8を加圧 しゥエーハ表面を研磨布 1 2に押圧して研磨する。 図 1において、 2 8 は定盤 1 4の回転軸であり、 3 0は研磨ヘッ ド 1 8の駆動軸である。 な お、 上記したバッキングパッ ドの代わりに合成樹脂、 セラミ ックス、 弾 性体等によって保持することもできる。 また、 上記リテーナリング 2 0 を具備しない構成も採用できることは従来の研磨装置 1 0の場合と同様 である。
本発明のゥエーハの研磨方法では、 研磨装置を変えることなく、 即ち 同一の研磨装置を用いて、 所定の研磨代まで研磨を行う研磨工程を実施 する際、 所定の研磨代に達する前に少なく とも一回はゥエーハ保持位置 を変更して研磨を行うものであり、 換言すれば上記研磨工程を複数段の 分割研磨工程に分割して構成し、 後段の分割研磨工程におけるゥエーハ の保持位置を前段の分割研磨工程におけるゥエーハの保持位置とは異な る位置に変更するものである。
そのために、 研磨へッ ド 1 8、 特にゥエーハ保持盤 1 6 とゥエーハ W の位置関係が研磨後にも確認できるようにしておく事が好ましい。 例え ば、 図 1に示したように、 研磨へッ ド 1 8のゥエーハ保持盤 1 6の一部 に目印となるマーキング 3 2を行い、 機械的に又は手動でゥエーハの特 定位置、 例えば、 ノッチ部 N (図 6 ) をその位置に合わせるなどして保 持する。 このマーキング 3 2の位置を基準に第 2段目以降の分割研磨ェ 程におけるゥエーハ保持位置を調整する。
図 1において、 3 4はゥエーハ張替えユニッ トで、 上記研磨装置 1 0 aに隣接して設けられている。 該ゥエーハ張替えユニッ ト 3 4は、 ゥェ ーハ Wをその上面に着脱自在に保持する張替えステージ 3 6を有してい る。 該張替えステージ 3 6は軸 3 8を介して張替えステージ回動機構 4 0によって回動せしめられる。 一方、 4 2は研磨ヘッ ド移動機構で、 研 磨へッ ド 1 8を前記定盤 1 4と上記ゥエーハ張替えュニッ ト 3 4 との間 を移動させる。
上記ゥエーハ張替えュニッ ト 3 4を用いることによって、 上述したゥ エーハ保持位置の変更を自動的に行うことができる。 例えば、 第 1段目 の分割研磨が終わった後、 ゥエーハ Wを保持した研磨へヅド 1 8をゥェ ーハ張替えュニッ ト 3 4まで移動させ、 研磨へッ ド 1 8及ぴゥエーハ保 持盤 1 6の位置を固定したまま、 ゥエーハ張替えュニッ ト 3 4の張替え ステージ 3 6上にゥエーハ Wを受け渡し、 この張替えステージ 3 6を一 定角度回動させた後、 再度研磨ヘッ ド 1 8に保持しなおし、 該研磨へッ ド 1 8を定盤 1 4上に移動させて分割研磨を繰り返すことができる。 上 述したゥエーハ保持位置の変更を正確に行うには、 上記張替えステージ 3 6はゥエーハ Wの位置がずれることなく吸着できるように作動し、 上 記張替えステージ回動機構 4 0は、 この張替えステージ 3 6を任意の角 度正確に回動させるように作動することが必要である。
なお、 ゥエーハ張替えユニッ ト 3 4の構成は、 ゥエーハ保持盤 1 6お ょぴゥエーハ Wの相対的な保持位置を正確に制御できるものであれば特 に限定きれるものではなく、 上記した図示例以外にも種々の構成を採用 することができる。 また、 張替えステージ 3 6 とゥエーハ保持盤 1 6の 相対位置の回動の態様と しては、 上述したように張替えステージ 3 6を 所定の回動角度だけ回動させる機構の他に、 研磨へッ ド 1 8側を所定の 回動角度だけ回動させる機構でもよく、 所定の回動角度となるように両 者を回動させることもできる。 5 実施例
以下に実施例をあげて本発明をさらに具体的に説明するが、 これらの 実施例は例示的に示されるもので限定的に解釈されるべきでないことは レヽうまでもない。
(実施例 1 )
研磨対象となる S O I ゥエーハとしてイオン注入剥離法によって製造 した複数枚のゥエーハを準備した。 この S O I ゥエーハの直径は 3 0 0 mm、 支持基板は約 7 7 5 μ m、 酸化膜層の厚さは約 1 4 5 n m、 S O I層の厚さは約 3 4 0 n mであるゥエーハを出発原料とし、 S O I層の 総研磨代を約 9 0 n mとして研磨する場合を例に説明する。
研磨装置としては、 (株) 荏原製作所 F _R E X 3 0 0を使用し上記 S O I ゥエーハを研磨した。 研磨布には、 東レコーテックス (株) 製 Ciegal7355fm (格子溝 2 0 mm口) のスエードタイプの研磨布を使用 し、 研磨剤として (株) フジミィンコーポレーテッ ド製 G 3 9 0 0 R S を用いた。 研磨圧力は 2 4 0 gノ c m2である。
本実施例における目標研磨代 (総研磨代) は 9 0 nmである為、 第 1 段目の分割研磨における研磨代は約 4 5 n mに設定し分割研磨を行った ( 次にゥエーハを保持し直し第 2段目の分割研磨を行った。 なお、 第 2段 目の分割研磨におけるゥエーハ保持位置は第 1段目の分割研磨における ゥエーハ保持位置からゥエーハの中心を回動中心として 9 0度回動させ た。
この回動角度を決定するためには事前に研磨へッ ドの特徴を把握して おき確認しておく ことが必要である。 本実施例では、 下記比較例 1の s 〇 1 ゥエーハと同様に、 ゥエーハ外周部に周期的なうねり (約 1 8 0'度 の周期) が観察された為、 回動角度 = 1 8 0° Z2 = 9 0° と決定し、 第 2段目の分割研磨においてはゥエーハ保持位置を第 1段目の分割研磨 におけるゥエーハ保持位置からゥエーハ中心を回動中心として 9 0度回 動して研磨を続けた。 分割研磨段数 nは 2段で実施した。
第 2段目の分割研磨では約 4 5 n mの研磨を行い、 全体で約 9 0 n m の研磨代を目標に行った。
その結果、 実際には全体で約 9 4 n m研磨した。 また、 研磨終了後の ゥエーハの形状としては図 2及び図 3に示すような結果が得られた。 図 2は、 図 6のよ うにゥエーハの外周部 (外周 5 m mの位置) の S O I層 の厚さを A D E社製 ACUMAP IIにより 4 ° 間隔 (ノッチ部を 0 ° ) と して評価した値である。 図 6において、 Nはゥエーハ Wのノッチ部、 A は外周うねり評価の為の走査方向及び Bは径方向評価の為の走査方向を それぞれ示す。 図 3は同様にゥエーハの直径方向の厚さを 4 m m間隔で 測定したものである。
図 2からわかるように若干の周期的なものが見られるが、 その厚さば らつきは 6 . 6 3 η πχ程度であり以下に示す比較例 1 よりかなり改善さ れた。 また直径方向の厚さばらつきも 5 . 2 3 n mと良好であった。
(比較例 1 )
研磨対象となる S O I ゥエーハは、 S O I層が約 2 8 0 n mである以 外は、 実施例 1 と同様のものを使用した。 この S O I ゥエーハに対して 実施例 1 と同じ条件で研磨を行った。 研磨へッ ドに保持したゥエーハは その位置を変更することなく研磨目標である研磨代約 9 0 n mを 1回で 研磨した。
その結果、 実際の研磨代は 8 3 n mであった。 またゥエーハの形状は 図 4及び図 5に示すような結果が得られた。 これらは実施例 1 と同様に 評価した値である。 図 4は、 研磨後のゥエーハの外周部の厚さ分布、 図 5は研磨後のゥエーハの直径方向の厚さを測定したものである。
図 4からわかるように、 このようなわずかな研磨代においても、 はつ 7 きり した周期的なゥエーハ外周ダレが観察された。 その厚さばらつきは 1 0 . 2 7 n mであった。 また直径方向の厚さばらつきも 6 . 4 0 n m 程度であった。
以上のように同じ研磨へッ ド及びゥエーハ保持盤を用い、 ゥエーハ保 持位置のみを変更して、 研磨し直す一種の多段研磨を行うことにより、 研磨へッ ドのゥエーハ保持盤の保持面のばらつきや組み立て起因のゆが みの影響で機械的に改善しきれない部分の影響を打ち消すことができ高 平坦度なゥエーハが研磨できることがわかった。
本発明は、 上記実施形態に限定されるものではない。 上記実施形態は- 例示であり、 本発明の特許請求の範囲に記載された技術思想と実質的に 同一な構成を有し、 同様な作用効果を奏するものは、 いかなるものであ つても本発明の技術的範囲に包含される。
例えば、 本発明方法におけるゥエーハの分割研磨工程の段数は 2段に 限らず、 更に増やしても良い。 また、 本発明方法はどのような形態の研 磨装置を用いても実施可能である。 産業上の利用可能性
以上述べたごとく、 本発明によれば、 研磨による面ダレを防止し平坦 度の高いゥエーハ、 特に S〇 I ゥエーハの製造ができるという優れた効 果がある。

Claims

請 求 の 範 囲
1 . 上面に研磨布を貼付した回転可能な定盤と、 該定盤に相対向して設 けられゥエーハ保持盤を備えた研磨へッ ドとを有し、 該ゥエーハ保持盤 の保持面にゥエーハの裏面を保持し該ゥエーハの表面を該研磨布に押圧 して研磨する研磨装置を用い、 該研磨装置を変えることなく所定の総研 磨代まで該ゥエーハの表面を研磨する研磨工程を有する研磨方法であつ て、 前記研磨工程を複数段の分割研磨工程に分割して構成し、 後段の分 割研磨工程における前記ゥエーハの保持位置を前段の分割研磨工程にお ける前記ゥエーハの保持位置とは異なる位置に変更するようにしたこと を特徴とするゥエーハの研磨方法。
2 . 前記ゥエーハの保持位置の変更を該ゥエーハの中心を回動中心と し て所定の回動角度だけ該ゥエーハの保持位置を回動させることによって 行い、 該所定の回動角度を該ゥ ーハの外周部のうねりの周期を複数段 の分割研磨工程の分割研磨段数 nで割った値に設定することを特徴とす る請求項 1記載のゥエーハの研磨方法。
3 . 前記ゥエーハの保持位置の変更を該ゥエーハの中心を回動中心と し て所定の回動角度だけ該ゥエーハを回動させることによって行い、 該所 定の回動角度を該ゥエーハの外周部のうねりの周期の 1 / 2に設定する ことを特徴とする請求項 1記載のゥエーハの研磨方法。
4 . 前記分割研磨工程 1段あたりの研磨代を前記総研磨代を分割研磨段 数 nで割った値に設定することを特徴とする請求項 1 〜 3のいずれか 1 項記載のゥエーハの研磨方法。
5 . 前記ゥエーハが S〇 I ゥエーハであることを特徴とする請求項 1 〜 4 のいずれか 1項記載のゥエーハの研磨方法。
6 . 請求項 1 〜 5のいずれか 1項記載のゥエーハの研磨方法に用いられ、 上面に研磨布を貼付した回転可能な定盤と、 該定盤に相対向して設けら れゥエーハ保持盤を備えた研磨へッ ドとを有し、 該ゥエーハ保持盤の保 持面にゥエーハの裏面を保持し該ゥエーハの表面を該研磨布に押圧して 研磨する研磨装置であって、 前記研磨へッ ドの所定位置に目印となるマ 一キングを施したことを特徴とする研磨装置。
7 . ゥエーハを着脱自在に保持する張替えステージを備えたゥエーハ張 替えュニッ トをさらに有し、 請求項 1〜 5のいずれか 1項記載のゥエー ハの研磨方法における複数段の分割研磨工程の切替え時に、 前記ゥエー ハ保持盤の保持面に保持されたゥエーハを該張替えステージに受け渡し. 該ゥエーハを保持した張替えステージとゥエーハ保持盤の相対位置を所 定の回動角度だけ回動させた後、 該張替えステージから該ゥエーハ保持 盤に戻して再度保持せしめ、 研磨を再度行うことができるようにしたこ とを特徴とする請求項 6記載の研磨装置。
8 . 前記ゥエーハ張替えユニッ トが、 ゥエーハを着脱自在に保持する回 動可能な張替えステージと、 該張替えステージを回動させる張替えステ ージ回動機構と、 前記研磨へッ ドを前記定盤と該ゥエーハ張替えュニッ トとの間を移動させる研磨へッ ド移動機構とを有することを特徴とする 請求項 7記載の研磨装置。
PCT/JP2003/009658 2002-08-09 2003-07-30 ウェーハの研磨方法及び装置 WO2004015752A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03784489A EP1542267B1 (en) 2002-08-09 2003-07-30 Method and apparatus for polishing wafer
US10/523,976 US7291055B2 (en) 2002-08-09 2003-07-30 Wafer polishing method and apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002232693A JP3978780B2 (ja) 2002-08-09 2002-08-09 ウエーハの研磨方法及び装置
JP2002-232693 2002-08-09

Publications (1)

Publication Number Publication Date
WO2004015752A1 true WO2004015752A1 (ja) 2004-02-19

Family

ID=31711843

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009658 WO2004015752A1 (ja) 2002-08-09 2003-07-30 ウェーハの研磨方法及び装置

Country Status (4)

Country Link
US (1) US7291055B2 (ja)
EP (1) EP1542267B1 (ja)
JP (1) JP3978780B2 (ja)
WO (1) WO2004015752A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743821B1 (ko) * 2003-02-25 2007-07-30 가부시키가이샤 섬코 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법
US7312154B2 (en) * 2005-12-20 2007-12-25 Corning Incorporated Method of polishing a semiconductor-on-insulator structure
JP4862896B2 (ja) * 2007-01-31 2012-01-25 信越半導体株式会社 シリコンウエーハの面取り装置およびシリコンウエーハの製造方法ならびにエッチドシリコンウエーハ
JP5929662B2 (ja) * 2012-09-21 2016-06-08 信越半導体株式会社 研磨装置及びsoiウェーハの研磨方法
JP6056318B2 (ja) * 2012-09-21 2017-01-11 信越半導体株式会社 Soiウェーハの研磨方法
JP6421640B2 (ja) * 2015-02-25 2018-11-14 株式会社Sumco 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11188619A (ja) 1997-12-25 1999-07-13 Fujikoshi Mach Corp ウェーハの研磨方法
WO1999041022A1 (en) 1998-02-14 1999-08-19 Strasbaugh Accurate positioning of a wafer
JP2000094316A (ja) * 1998-09-18 2000-04-04 Sony Corp 平坦化研磨装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2875769A (en) * 1957-08-20 1959-03-03 Apod Corp Keratinaceous fiber dye of hydroquinone and either dihydroxyphenylalanine or dihydroxyphenylglycine and method of its use
US4373991A (en) * 1982-01-28 1983-02-15 Western Electric Company, Inc. Methods and apparatus for polishing a semiconductor wafer
US4662811A (en) * 1983-07-25 1987-05-05 Hayden Thomas J Method and apparatus for orienting semiconductor wafers
EP0599299B1 (en) * 1992-11-27 1998-02-04 Kabushiki Kaisha Toshiba Method and apparatus for polishing a workpiece
US5762539A (en) * 1996-02-27 1998-06-09 Ebara Corporation Apparatus for and method for polishing workpiece
US5738568A (en) * 1996-10-04 1998-04-14 International Business Machines Corporation Flexible tilted wafer carrier
US6244946B1 (en) * 1997-04-08 2001-06-12 Lam Research Corporation Polishing head with removable subcarrier
JP4054119B2 (ja) * 1998-09-11 2008-02-27 不二越機械工業株式会社 ウェーハの貼付装置
US6367529B1 (en) * 1998-05-01 2002-04-09 Fujikoshi Kikai Kogyo Kabushiki Kaisha Method of adhering wafers and wafer adhering device
JP3995796B2 (ja) * 1998-05-01 2007-10-24 不二越機械工業株式会社 ウェーハの貼付方法及びその装置
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Soi基板の製造方法
US20010029155A1 (en) * 2000-01-31 2001-10-11 Applied Materials, Inc. Multi-step conditioning process
US6623329B1 (en) * 2000-08-31 2003-09-23 Micron Technology, Inc. Method and apparatus for supporting a microelectronic substrate relative to a planarization pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11188619A (ja) 1997-12-25 1999-07-13 Fujikoshi Mach Corp ウェーハの研磨方法
WO1999041022A1 (en) 1998-02-14 1999-08-19 Strasbaugh Accurate positioning of a wafer
JP2000094316A (ja) * 1998-09-18 2000-04-04 Sony Corp 平坦化研磨装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1542267A4 *

Also Published As

Publication number Publication date
JP2004072025A (ja) 2004-03-04
EP1542267A1 (en) 2005-06-15
EP1542267A4 (en) 2008-10-15
US7291055B2 (en) 2007-11-06
EP1542267B1 (en) 2011-07-06
US20060068681A1 (en) 2006-03-30
JP3978780B2 (ja) 2007-09-19

Similar Documents

Publication Publication Date Title
EP1507292B1 (en) Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
US6930023B2 (en) Semiconductor wafer thinning method, and thin semiconductor wafer
US7582221B2 (en) Wafer manufacturing method, polishing apparatus, and wafer
US9293318B2 (en) Semiconductor wafer manufacturing method
WO2007069442A1 (ja) 貼り合わせ基板の製造方法
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
WO2011053560A2 (en) Semiconductor wafer re-use using chemical mechanical polishing
JP5233111B2 (ja) 貼り合わせsoiウェーハの製造方法
WO2003038882A1 (fr) Procede et patin de polissage de plaquette
JP5028845B2 (ja) 貼り合わせウェーハ及びその製造方法
JP3978780B2 (ja) ウエーハの研磨方法及び装置
JP2000348992A (ja) 半導体基板の製造方法
EP0845329B1 (en) Method and apparatus for polishing a thin plate
JP4232148B2 (ja) 貼り合わせ基板の製造方法
JP4110801B2 (ja) 半導体ウェーハの研磨方法
JPH09262761A (ja) 半導体ウェーハの研磨方法
JP6056318B2 (ja) Soiウェーハの研磨方法
JP2006128271A (ja) ワーク保持板並びに半導体ウエーハの製造方法及び研磨方法
JP5929662B2 (ja) 研磨装置及びsoiウェーハの研磨方法
JPH0645301A (ja) 半導体素子用シリコンウェハ及びその製造方法
JP4153810B2 (ja) Soiウェーハの製造方法
KR20110037662A (ko) 템플레이트 어셈블리 및 그 제조방법
JP2002176018A (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003784489

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006068681

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10523976

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003784489

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10523976

Country of ref document: US