WO2004003742A1 - 情報処理装置および方法、記録媒体、並びにプログラム - Google Patents

情報処理装置および方法、記録媒体、並びにプログラム Download PDF

Info

Publication number
WO2004003742A1
WO2004003742A1 PCT/JP2003/008186 JP0308186W WO2004003742A1 WO 2004003742 A1 WO2004003742 A1 WO 2004003742A1 JP 0308186 W JP0308186 W JP 0308186W WO 2004003742 A1 WO2004003742 A1 WO 2004003742A1
Authority
WO
WIPO (PCT)
Prior art keywords
cpu
program
storage
software
unit
Prior art date
Application number
PCT/JP2003/008186
Other languages
English (en)
French (fr)
Inventor
Sadaka Suzuki
Kunihiko Noguchi
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP03738549A priority Critical patent/EP1519270A4/en
Priority to US10/519,088 priority patent/US20060190421A1/en
Priority to KR1020047020384A priority patent/KR100945994B1/ko
Publication of WO2004003742A1 publication Critical patent/WO2004003742A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Definitions

  • the present invention relates to an information processing apparatus and method, a recording medium, and a program.
  • a program is easily and continuously stored in a plurality of storage sections controlled by different CPUs. and was so that can be written, the information processing apparatus and method, recording medium, and c a program
  • the new program or data can be recorded on a flash memory card by controlling the CPU of the video display device.
  • the data is read from a medium or the like and stored (installed / restored) at a predetermined address position in a storage unit such as a RAM controlled by the CPU.
  • the present invention has been made in view of such a situation, and in an information processing apparatus having a plurality of CPUs and storage units, a program can be easily stored in a plurality of storage units controlled by different CPUs. , To enable continuous writing.
  • An information processing apparatus includes: a first acquisition unit that acquires an instruction regarding storage of software supplied from a main control unit; a request unit that requests software from the main control unit; Second acquisition means for acquiring the software supplied in accordance with the condition, and storage control means for controlling the storage unit and storing the software acquired by the second acquisition means. .
  • the instruction may include information on software and information on a storage unit that stores the software.
  • a storage unit setting unit that selects a storage unit specified by the instruction obtained by the first obtaining unit from the plurality of storage units and sets the storage unit to store the software obtained by the obtaining unit.
  • the storage control means can cause the storage unit set by the storage unit setting means to store software.
  • the software stored in the storage unit under the control of the storage control unit is normal. It is possible to further comprise a checking means for checking whether or not this is the case, and a supply means for supplying the result of checking by the checking means to the main control unit.
  • the main control unit determines that the storage processing of the software in the storage unit is normally completed based on the confirmation result supplied by the supply unit, the main control unit controls the display unit, and the storage processing is completed normally. Information indicating that the operation has been performed can be displayed on the display unit.
  • the main control unit when determining based on the confirmation result supplied by the supply unit that the storage process of the software in the storage unit is not completed normally, controls the display unit, and an error occurs in the storage process. Information indicating that the event has occurred can be displayed on the display unit.
  • the storage medium in which the software is stored is a removable memory card, and the main control unit updates the program or data stored in the plurality of storage units using the program or data obtained from the memory card You can do so.
  • the storage control unit compares the software purge information acquired by the second acquisition unit with the software version information stored in the storage unit. It is possible to control and store the software acquired by the second acquisition means.
  • An information processing method includes a request step of requesting software from a main control unit, an acquisition control step of controlling acquisition of software supplied in response to a request in the processing of the request step, And a storage control step of controlling the storage unit based on the instruction, and storing software whose acquisition has been controlled by the processing of the acquisition control step.
  • the program of the recording medium includes: a request step for requesting software from the main control unit; an acquisition control step for controlling acquisition of software supplied in response to a request in the processing of the request step;
  • the storage unit is controlled based on the instruction supplied from the storage unit, and the software whose acquisition is controlled by the processing of the acquisition control step is executed.
  • a storage control step of storing is
  • a program according to the present invention includes a request step for requesting software from the main control unit, an acquisition control step for controlling acquisition of software supplied in response to a request in the processing of the request step, and a program supplied from the main control unit. And a storage control step of controlling the storage unit based on the instruction and storing the software whose acquisition has been controlled by the processing of the acquisition control step.
  • an instruction regarding storage of software supplied from the main control unit is obtained, and the software supplied in response to a request to the main control unit is obtained.
  • the obtained software is stored in the storage unit.
  • the information processing device may be a digital camera having a plurality of control units and a storage unit, a mobile phone, a television receiver, or a microcomputer incorporated in other devices.
  • FIG. 1 is a block diagram showing a configuration example of an image display device to which the present invention is applied.
  • FIG. 2 is a diagram showing a configuration example of a storage area of the first flash ROM of FIG.
  • FIG. 3 is a diagram showing a detailed configuration example of the ID information area of FIG.
  • FIG. 4 is a diagram illustrating a configuration example of a storage area of a semiconductor memory.
  • FIG. 5 is a diagram showing an example of the relationship between programs stored in the storage area of the first flash ROM in FIG.
  • FIG. 6 is a flowchart illustrating the startup processing by the first CPU in FIG.
  • FIG. 7 is a flowchart illustrating details of the ID information confirmation processing executed in step S3 of FIG.
  • FIG. 8 is a flowchart illustrating the upgrade processing by the first CPU in FIG.
  • FIG. 9 is a flowchart following FIG. 8 for explaining the upgrade processing by the first CPU in FIG.
  • FIG. 10 is a diagram showing an example of a GUI screen for mounting.
  • FIG. 11 is a diagram showing an example of the GUI screen for when not mounted.
  • FIG. 12 is a diagram showing an example of the GUI screen for completion.
  • FIG. 13 is a diagram illustrating an example of an error GUI screen.
  • FIG. 14 is a flowchart illustrating the details of the rewriting process performed in step S63 of FIG.
  • FIG. 15 is a flowchart following FIG. 14 for explaining the details of the rewriting process executed in step S63 of FIG.
  • FIG. 16 is a flowchart for explaining the write processing by the second CPU in FIG.
  • FIG. 17 is a flowchart illustrating a user program execution process by the first CPU in FIG.
  • FIG. 18 is a diagram showing an example of a screen displayed on the display unit in FIG.
  • FIG. 19 is a block diagram illustrating a configuration example of a personal computer to which the present invention has been applied.
  • FIG. 20 is a diagram illustrating an example of an information processing system to which the present invention has been applied.
  • FIG. 1 is a diagram showing a configuration example of an image display device to which the present invention is applied.
  • the image display device 1 that displays moving images and still images, such as JPEG (Joint Photographic Experts Group), etc., is input from an input terminal or is connected to an electrical device such as a flash memory. It processes image data such as JPEG image data stored in the semiconductor memory 2 which is composed of a non-volatile memory that can be rewritten in a personal computer, and displays a still image or a moving image on a display or the like.
  • JPEG Joint Photographic Experts Group
  • the first CPU (Central Processing Unit) 11 of the image display device 1 is a semiconductor memo
  • the image data obtained through the memory card interface 22 from the memory 2 is subjected to image processing such as decoding, and the processed image data is supplied to the graphic controller 23.
  • the first CPU 11 controls each unit connected via the bus. Further, the first CPU 11 generates GUI (Graphical User Interface) information and supplies it to the graphic controller 23.
  • GUI Graphic User Interface
  • the first CPU 11 is connected to the second CPU 31 via the communication bus 15 and the control bus 16 and exchanges control information and various data.
  • the first CPU 11 includes a program stored in a first flash ROM (Read Only Memory) 12 connected via a bus and a first EEPR0M (Electronically Erasable and Programmable (Read Only Memory) 14 is loaded into SDRAM (Synchronous Dynamic Random Access Memory) 13 which is also connected via a bus, and image processing and various parts are performed using those programs and data. And the like.
  • a program stored in a first flash ROM (Read Only Memory) 12 connected via a bus
  • a first EEPR0M Electrically Erasable and Programmable (Read Only Memory) 14 is loaded into SDRAM (Synchronous Dynamic Random Access Memory) 13 which is also connected via a bus, and image processing and various parts are performed using those programs and data. And the like.
  • the first CPU 11 is stored in the first flash R0M12 and the first EEPR0M 14 using a program or data obtained from the semiconductor memory 2 via the memory card interface 22 as described later. Program and data can be updated.
  • the first flash R0M12 is an electrically rewritable non-volatile memory, and stores a program executed in the first CPU 11.
  • the SDRAM 13 is controlled by the first CPU 11 and temporarily stores the program stored in the supplied first flash ROM 12 and the data stored in the first EEPR0M14.
  • the first EEPR0M14 is an electrically rewritable nonvolatile memory, and stores data such as correction values required for image processing by the first CPU 11. Further, the image display device 1 is provided with a memory card slot 21 in which a semiconductor memory 2 can be mounted. Semiconductor correctly installed in memory card slot 21 PT / JP2003 / 008186
  • the memory 2 is electrically connected to the memory card interface 22 and is controlled by the memory card interface 22.
  • the memory card interface 22 is controlled by the first CPU 11 and monitors the memory card slot 21 to check whether the semiconductor memory 2 is correctly mounted in the memory card slot 21. It reads data stored in the semiconductor memory 2 properly inserted in the memory card slot 21 and supplies the data to the first CPU 11.
  • the graphic controller 23 generates image data corresponding to the image displayed on the display unit 26 using the image data and the GUI information supplied from the first CPU 11 and supplies the image data to the scaling device 24.
  • the scaling device 24 is controlled by the second CPU 31 and is supplied with image data supplied from the graphic controller 23 or supplied from outside the image display device 1 via the external image signal input terminal 27.
  • the image data is subjected to a resolution conversion process or the like, to generate image data that can be displayed on the display unit 26, and supplied to the display device controller 25.
  • the display device controller 25 supplies the image data supplied from the scaling device 24 to the display unit 26, and controls the display unit 26 to display an image corresponding to the supplied image data.
  • the display unit 26 includes a display such as an LCD (Liquid Crystal Display) or a CRT (Cathode Ray Tube), is controlled by the display device controller 25, and displays an image corresponding to the supplied image data.
  • a display such as an LCD (Liquid Crystal Display) or a CRT (Cathode Ray Tube)
  • LCD Liquid Crystal Display
  • CRT Cathode Ray Tube
  • the second CPU 31 performs scaling by using a program stored in the second flash ROM 32 and data related to image processing such as brightness and color stored in the second EEPR0M 34. Controls device 24 to control image display.
  • the second CPU 31 executes various processes based on a user instruction input from the input unit 33. Further, the second CPU 31 has a built-in ROM (not shown) and stores a boot-only program. As described later, the second CPU 31 can update the information stored in the second flash R0M32 or the second EEPR0M34 by executing the startup-only program.
  • the second flash R0M32 like the first flash ROM 12, is an electrically rewritable non-volatile memory, and stores a program executed in the second CPU 31.
  • the input unit 33 includes a channel button, a menu operation button, and the like (not shown).
  • the input unit 33 is operated by a user, inputs an instruction from the user, and supplies the instruction to the second CPU 31.
  • the second EEPR0M34 like the first EEPR0M14, is an electrically rewritable nonvolatile memory, and stores data necessary for image processing by the second CPU 31.
  • the semiconductor memory 2 is a memory card composed of an electrically rewritable non-volatile memory such as a flash memory typified by, for example, a Memory Stick (trademark).
  • the semiconductor memory 2 in addition to the JPEG image data for displaying the corresponding image on the display unit 26 of the image display device 1, a program stored in the first flash R0M12 and the second flash ROM 32, and Data and the like stored in the first EEPR0M 14 and the second EEPR0M 34 are recorded.
  • the first CPU 11 acquires these programs and data as described later, and Write to 1 Flash R0M1 2 or 1st EEPR0M14.
  • the semiconductor memory 2 stores programs and data recorded in the second flash R0M32 and the second EEPR0M34
  • the first CPU 11 supplies those programs and data to the second CPU 31 as described later. Control the second CPU31 Then, it is written to the second flash R0M32 or the second EEPR0M34.
  • FIG. 2 is a diagram showing a configuration example of a storage area of the first flash ROM 12 shown in FIG.
  • the storage area of the first flash ROM 12 is, for example, when the power of the image display device 1 is turned on, or in a state similar thereto, that is, when a hardware reset is performed,
  • a boot program area 71 that stores a boot program to be executed by the first CPU 11
  • an ID information area 7 that stores ID information that specifies which of a later-described upgrade program and a user program is to be executed 2.
  • An upgrade program area 73 that stores an upgrade program for updating (upgrading) a user program described later
  • a user program area 74 that stores a program that executes processing related to the display of JPEG image data. It consists of.
  • the first flash ROM 12 and the SDRAM 13 are stored in the memory space managed by the first CPU 11 by the first CPU 11, for example, “FF000000 (H;)” and “00000000 (H)”. Address areas different from each other are allocated.
  • address areas of “FF000000 (H)” to “FF003FFF (H)” are assigned to the boot program area 71, and the boot programs stored in the boot program area 71 are Referring to the ID information stored in the ID information area as described later, the upgrade program stored in the upgrade program area 73 or the user program area 74 is stored based on the information. Specify one of the user programs and execute it on the first CPU 11 (Reset the software).
  • Address areas of “FF004000 (H)” to “FF005FFF (H;)” are assigned to the ID information area 72, and as described later, the upgrade program stored in the upgrade program area 73 or In addition, information related to selection of a user program stored in the user program area 74 is stored.
  • the address area of “FF006000 (H)” to “FF007FFF (H)” is assigned to the upgrade program area 73, and the upgrade program stored in the upgrade program area 73 Is executed by the first CPU 11 to update the user program stored in the user program area 74 or the upgrade program itself, as described later.
  • Address areas FF008000 (H) to FF1EFFF (H) are allocated to the user program area 74, and the user programs stored in the user program area 74 are stored in the first CPU 11 Executed to execute processing related to display of JPEG image data.
  • FIG. 3 is a diagram showing a detailed configuration example of the ID information area 72 of FIG.
  • the execution program selection determination information 101 stored in the ID information area 72 is composed of 16 bytes of data, and the first CPU that executes the startup program stored in the startup program area 71 11 can select either the upgrade program stored in the upgrade program area 73 or the user program stored in the user program area 74 as the program to be started. Contains such information.
  • the first CPU 11 executing the startup program stored in the startup program area 71 selects one of the upgrade program and the user program based on the execution program selection determination information 101. And execute it (perform software reset).
  • the stored program normality determination information 102 is composed of 16 bytes of data, and different types of software are recorded in the upgrade program area 73 in Fig. 2. 3 008186
  • the 1 CPU 1 1 on the basis of the stored program normal decision information 1 0 2, the up-grade program region 7 3 in FIG. 2, determines whether a program or data that can not be run as ⁇ Tsu upgrade program is stored I do.
  • the version information 103 is composed of 4-byte data, and includes version information of the upgrade program stored in the upgrade program area 73 of FIG.
  • the checksum information 104 is composed of four bytes of data and includes information for determining whether the data of the upgrade program stored in the update program area 73 of FIG. 2 is normal. I have.
  • the program creation date information 105 is composed of 4-byte data, and includes information on the upgrade program creation date stored in the upgrade program area 73 of FIG.
  • the target model judgment information 106 and the target microcomputer judgment information 107 consist of 16 bytes of data, and are different from the stored program normal judgment information 102 in the upgrade program area 73 in Fig. 2 . It contains information for determining whether or not software of the different type is recorded.
  • the ID checksum information 108 is composed of 4-byte data, and includes information on the upgrade program area 73, including the above-described storage program normality determination information 102 to the target microcomputer determination information 107, as described above. It contains information to confirm whether or not has been destroyed for any reason.
  • the ID checksum information 108 is stored at addresses “FF00405C (H)” to “FF00405F (H)”, and the address “FF004010 (H)” To “FF00405B (H)” to confirm whether the information in the area is normal.
  • the stored program normality determination information 1 1 2 consists of 16 bytes of data, and whether different types of software are recorded in the user program area 74 in Fig. 2 3 008186
  • the first CPU 11 determines, based on the stored program normality determination information 112, whether a program or data that cannot be executed as a user program is stored in the user program area 74 of FIG. .
  • the version information 113 includes 4-byte data and includes version information of the user program stored in the user program area 74 of FIG.
  • the checksum information 1 14 consists of 4 bytes of data and includes information for determining whether or not the user program data stored in the user program area 74 of FIG. 2 is normal. .
  • the program creation date information 115 is composed of 4-byte data, and includes information on the creation date of the user program stored in the user program area 74 of FIG.
  • the target model judgment information 1 16 and the target microcomputer judgment information 1 17 consist of 16 bytes of data, and differ from the stored program normal judgment information 1 1 2 in the user program area 74 of FIG. It contains information to determine if the type of software is recorded.
  • the ID checksum information 118 consists of 4 bytes of data, and includes information on the user program area 74, including the above-mentioned stored program normal judgment information 112 to the target microcomputer judgment information 117, as described above. It contains information to confirm whether or not has been destroyed for any reason.
  • the ID checksum information 118 is stored in the addresses “FF0040AC (H)” to “FF0040AF (H)”, and the address “FF004060 (H ) j to the information of the area from “FF0040AB (H)” to confirm whether the information is normal or not.
  • FIG. 4 is a diagram illustrating a configuration example of a storage area of the semiconductor memory 2.
  • the storage program normality judgment information 15 1 stored in the storage area of the semiconductor memory 2 is composed of 16 bytes of data. It contains information for determining whether or not the type of software is recorded. That is, the first CPU 11 determines whether a program that cannot be executed by the image display device 1 or data that cannot be processed is stored in the storage area of the semiconductor memory 2 based on the stored program normality determination information 112. judge.
  • the version information 152 includes 4-byte data, and includes software version information stored in the storage area of the semiconductor memory 2.
  • the checksum information 153 consists of 4 bytes of data and includes information for determining whether software stored in the storage area of the semiconductor memory 2 has been broken for some reason. I have.
  • the program creation date information 154 is composed of 4-byte data, and includes information on software creation S stored in the storage area of the semiconductor memory 2.
  • the target model judgment information 15 5 and the target microcomputer judgment information 15 6 each consist of 16 bytes of data, and differ from the storage area of the semiconductor memory 2 like the stored program normal judgment information 102. It contains information for determining whether or not software of the different type is recorded.
  • the ID checksum information 157 is composed of 4 bytes of data, and includes the storage program normal judgment information 15 1 to the target microcomputer judgment information 156 described above, and is stored in the storage area of the semiconductor memory 2. It contains information to confirm whether or not each piece of software information has been destroyed for any reason.
  • the software binary data 158 is program data stored in the storage area of the semiconductor memory 2 and written (installed) in the image display device 1.
  • FIG. 5 is a diagram showing an example of the relationship between programs stored in the storage area of the first flash ROM 12 shown in FIG.
  • the startup program 201 is stored in the startup program area 71 of FIG.
  • the upgrade program 202 is a program stored in the upgrade program area 73 of FIG. 2
  • the user program 203 is stored in the user program area 74 of FIG. It is a program.
  • the hardware is reset, for example, when the power of the image display device 1 is turned on, the first CPU 11 executes the boot program 20 stored in the boot program area 71 of the first flash R0M 12. Execute 1.
  • the first CPU 11 that has executed the startup program 201 performs a startup process, as described later, based on the content of the execution program selection determination information 101 in the ID information area 72 shown in FIG. Select either the upgrade program 202 or the user program 203, copy it to the SDRAM 13 and execute it (perform a soft-to-air reset).
  • the first CPU 11 that has executed the upgrade program 202 performs an upgrade process as described below, and writes (installs) the software recorded in the semiconductor memory 2 to a predetermined position. Then, when the processing is completed, the first CPU 11 performs a hardware reset so that the startup program 201 is executed. At this time, the first CPU 11 updates the execution program selection judgment information 101 in the ID information area 72 so that the user program 203 is selected.
  • the first CPU 11 executing the user program 203 controls the memory card interface 22 while performing image processing corresponding to the program, and the program to be written is recorded in the memory card slot 21. It monitors whether or not the semiconductor memory 2 is mounted. If it is determined that the semiconductor memory 2 is mounted, a hardware reset is performed so that the startup program 201 is executed. At this time, the first CPU 11 updates the execution program selection determination information 101 in the ID information area 72 so that the upgrade program 202 is selected.
  • the first CPU 11 executes the start-up program 201, the upgrade program 202, and the user program 203, and writes the programs and data recorded in the semiconductor memory 2. . 6
  • step S1 the first CPU 11 sets an internal register for the SDRAM 13 and performs an initialization process so that the SDRAM 13 can be controlled to record data. .
  • step S2 the first CPU 11 is connected to the first CPU 11 and has a first flash ROM 12, a first EEPR0M 14, a memory card interface 22, and a graphic controller. Similarly, set and initialize internal registers for peripheral devices such as 23.
  • step S3 the first CPU 11 that has initialized the peripheral device executes ID information confirmation processing for confirming the ID information stored in the ID information area 72 of the first flash ROM 12.
  • ID information confirmation processing for confirming the ID information stored in the ID information area 72 of the first flash ROM 12.
  • the ID information confirmation processing selects and executes either the upgrade program stored in the upgrade program area 73 of the first flash ROM 12 or the user program stored in the user program area 74.
  • the first CPU 11 that has copied the program to the SDRAM 13 performs a software reset in step S4, executes the selected program, and ends the startup processing.
  • the first CPU 11 that has been hardware reset copies the upgrade program or user program to the SDRAM 13 and performs a software reset to execute the copied program.
  • step S21 the first CPU 11 refers to the ID information storage area 72 of the first flash ROM 12.
  • step S22 the first CPU 11 executes the execution program of the ID information area 72. It is determined whether the program selection determination information 101 is normal.
  • the execution program selection judgment information 101 specifies the upgrade program stored in the upgrade program area 73 or the user program stored in the user program area 74. If the first CPU 11 determines that the upgrade program has been selected, the first CPU 11 proceeds to step S23 and determines whether or not the upgrade program has been selected as the program to be executed based on the execution program selection determination information 101. Set.
  • step S24 the ID information area 72 Based on the stored program normality determination information 102 of 2, it is determined whether or not the selected upgrade program is a correct type of program.
  • the first CPU 11 proceeds with the process to step S25 and, based on the ID checksum information 108, stores the ID information in the ID information area 72. It is determined whether the ID information corresponding to the selected upgrade program, which is composed of the stored program normality determination information 102 to the target microcomputer determination information 107, is normal.
  • the first CPU 11 stores the ID information in the upgrade program area 73 of the first flash ROM 12 in step S26. Copy the existing upgrade program to SDRAM 13
  • step S 27 When the first CPU 11 copies the upgrade program to the SDRAM 13, in step S 27, based on the checksum information 104 in the ID information storage area 72, the copied upgrade program is normal. It is determined whether or not there is. If it is determined that the copied upgrade program has been destroyed for some reason and is not normal, the first CPU 11 returns the process to step S24 and repeats the subsequent processes. If it is determined that the copied upgrade program is normal, the first CPU 11 ends the ID information confirmation processing, and advances the processing to step S4 in FIG. By the way, in step S23, when it is determined that the user program is selected and the upgrade program is not selected based on the execution program selection determination information 101, the first CPU 11 executes the processing in step S23. Proceed to 8.
  • step S28 the first CPU 11 determines whether the selected user program is a correct type program based on the stored program normality determination information 112.
  • the first CPU 11 proceeds with the process to step S29 and stores the ID information area 72 in the ID checksum information 118. It is determined whether or not the ID information corresponding to the selected user program, which is composed of the program normality determination information 112 and the target microcomputer determination information 117, is normal.
  • the first CPU 11 stores the ID information in the user program area 74 of the first flash ROM 12 in step S30. Copy the existing user program to SDRAM 13.
  • step S 31 When the first CPU 11 copies the user program to the SDRAM 13, in step S 31, based on the checksum information 114 of the ID information storage area 72, whether the copied user program is normal or not. Determine whether or not.
  • the first CPU 11 returns the process to step S24 and repeats the subsequent processes.
  • step S22 when it is determined that the execution program selection determination information 101 is not normal due to some reason S, the first CPU 11 proceeds with the process to step S32, and After performing the processing, the ID information confirmation processing ends. In this case, the first CPU 11 omits the process of step S4 in FIG. 6 and ends the startup process.
  • step S24 If it is determined in step S24 that the selected upgrade program is not the correct type of program, the first CPU 11 proceeds to step S32, performs error processing, and checks the ID information. The process ends. Also in this case, the first CPU 11 omits the process of step S4 in FIG. 6 and ends the startup process.
  • step S25 if it is determined in step S25 that the ID information corresponding to the selected upgrade program is not normal, the first CPU 11 proceeds to step S32 and performs the error processing. Then, the ID information confirmation processing ends. Also in this case, the first CPU 11 omits the process of step S4 in FIG. 6 and ends the startup process.
  • step S28 determines in step S31 that the copied user program is not normal. In the same manner as described above, the process returns to step S24, and the subsequent processes are repeated.
  • step S29 when it is determined that the ID information corresponding to the selected user program is not normal, the first CPU 11 returns the process to step S24 and repeats the subsequent processes.
  • the first CPU 11 performs the ID information confirmation processing, and the first flash ROM Copy the upgrade program or user program to the SDRAM 13 while checking the contents of the ID information area 72 of 12.
  • the program copied to the SDRAM 13 is reset by software in step S4 in FIG. 6, and is executed by the first CPU 11.
  • the first CPU 11 performs the upgrade process.
  • the upgrade process by the first CPU 11 will be described with reference to the flowcharts of FIGS.
  • FIGS. 10 to 13 are referred to as needed.
  • step S51 the first CPU 11 controls the memory card interface 22 to monitor the state of the memory card slot 21 and checks the state of the memory card slot 21. It is determined whether a change has been detected.
  • the memory card interface 22 transmits the information to the first CPU. 1 supply to 1.
  • the first CPU 11 determines whether or not the state of the memory card slot 21 has changed based on the information supplied from the memory card interface 22.
  • the first CPU 11 proceeds to step S 52, and based on the information, the first CPU 11 proceeds to step S 52. 21. It is determined whether or not the semiconductor memory 2 is mounted on 1.
  • the first CPU 11 proceeds with the process to step S 53, generates a GUI for installation, and executes the graphic controller 23 and scaling.
  • the screen is supplied to the display unit 26 via the device 24 and the display device controller 25, and the screen to be displayed is switched to the GUI screen for mounting.
  • the display unit 26 that has acquired the GUI for mounting is controlled by the display device controller 25 to display, for example, a GUI screen for mounting as shown in FIG. 10 on a display.
  • the button 2 11 A displayed as “Write” is in an operable state (active), and the user must operate the input unit 3 3. By operating the button 211A, it is possible to instruct the start of writing (upgrade start).
  • the first CPU 11 which has switched the display screen to the GUI for mounting, advances the processing to step S58.
  • step S52 If it is determined in step S52 that the semiconductor memory 2 is not installed in the memory card slot 21, the first CPU 11 proceeds with the process to step S54 and generates a GUI for when no memory is installed. Then, the screen is supplied to the display unit 26 via the graphic controller 23, the scaling device 24, and the display device controller 25, and the screen to be displayed is switched to the GUI screen when not mounted.
  • the display unit 26 that has acquired the GUI for when not mounted is controlled by the display device controller 25 to display a GUI screen for when not mounted, for example, as shown in FIG. 11 on the display.
  • buttons 22 1 A displaying “Home” are in an operable state (active), and the user operates the input unit 3 3
  • the user instructs to stop the processing related to writing, displays the “Home J screen” which is a GUI screen that displays a predetermined basic menu on the display, and performs other processing. Can be selected.
  • the first CPU 11 that has switched the display screen to the GUI for non-mounted state advances the processing to step S58.
  • step S51 information on the state of the memory card slot 21 has not been obtained from the memory card interface 22 and the memory card interface 22 has detected a change in the state of the memory card slot 21. If it is determined that it has not been performed, the first CPU 11 proceeds with the process to step S55.
  • step S55 the first CPU 11 determines whether or not the error-time GUI or the completion-time GUI is displayed on the display unit 26.
  • Write (Upgrade 1) the first CPU 11 generates the GUI for completion, and the display unit 2 is displayed via the graphic controller 23, the scaling device 24, and the display device controller 25. Supply to 6. Display that has acquired the GUI for completion
  • the display device controller 25 is controlled by the display device controller 25 to display, for example, a GUI screen for completion as shown in FIG. 12 on the display.
  • the button 2 31 A displayed as “0K” is in an operable state (active), and the user operates the input section 33. By doing so, it is possible to confirm the completion of writing by operating the button 2 3 1 ⁇ .
  • the first CPU 11 generates a GUI for an error and sends it via the graphic controller 23, the scaling device 24, and the display device controller 25. It is supplied to the display unit 26.
  • the display unit 26 that has acquired the GUI for error is controlled by the display device controller 25 to display a GUI screen for error, for example, as shown in FIG. 13 on the display.
  • the button 2 41 A displayed as “0K” is in an operable state (active), and the user must operate the input section 33.
  • the user can operate the button 2 41 ⁇ and confirm that an error has occurred in writing.
  • step S55 the first CPU 11 determines whether or not the error GUI or the completion GUI as described above is displayed on the display unit 26, and displays the same. If it is determined that the request has not been received, the first CPU 11 proceeds to step S58.
  • step S56 the first CPU 11 controls the second CPU 31 to
  • Monitor 3 to determine whether a user operation has been detected.
  • the first CPU 11 The second CPU 31 is caused to execute a process of monitoring the input unit 33 via the communication bus 15.
  • the second CPU 31 monitors the input unit 33, detects whether or not the user has operated the input unit 33, and notifies the first CPU 11 of the fact via the communication bus 15. .
  • the first CPU 11 determines whether a user operation has been detected based on the information.
  • the first CPU 11 returns the process to step S51, and repeats the subsequent processes. If it is determined that the user operation has been detected, the first CPU 11 advances the process to step S57, deletes the error GUI or the completion GUI displayed on the display unit 26, and deletes the GUI. Is initialized. The first CPU 11 that has initialized the GUI returns the process to step S51 and repeats the subsequent processes.
  • the first CPU 11 operates the input unit 33 to Repeat steps S51, S55, and S56 until you operate 2 3 1 A or button 2 41 A, and wait.
  • the first CPU 11 displays the GUI screen 2 3 for completion displayed on the display unit 26. 1 or GUI screen for error 2 4 1 is deleted.
  • step S53 when the display screen of the display unit 26 is switched to the GUI screen 2 1 1 for mounting, in step S54, the display screen of the display unit 26 is When the screen is switched to the GUI screen 221, or when it is determined in step S55 that the GUI screen 231 for completion or the GUI screen 241 for error is not displayed on the display unit 26,
  • the first CPU 11 advances the process to step S58.
  • step S58 similarly to step S56, the second CPU 31 is controlled to monitor the input unit 33, and the first CPU 11 determines whether or not a user operation has been detected. Is determined.
  • the first CPU 11 returns the process to step S51 and repeats the subsequent processes.
  • the first CPU 11 proceeds to step S61 of FIG. 9 and performs the processing of step S52.
  • the memory card interface 22 is controlled to determine whether or not the semiconductor memory 2 is mounted on the memory card slot 21.
  • the first CPU 11 proceeds to step S62, and the file to be written to the image display device 1 is stored in the storage area of the mounted semiconductor memory 2. Determine whether it exists.
  • the first CPU 11 that has completed the rewriting process returns the process to step S51 in FIG. 8, and repeats the subsequent processes.
  • step S62 If it is determined in step S62 that no software binary data or ID information has been recorded in the storage area of the semiconductor memory 2 and that the target file does not exist, the first CPU 11 proceeds to step S62. Proceed to S64 to display the temporary error GUI on the display unit 26.
  • the first CPU 11 displaying the GUI for error on the display unit 26 returns the process to step S51 in FIG. 8, and repeats the subsequent processes.
  • step S61 if it is determined that the semiconductor memory 2 is not installed in the memory card slot 21, the first CPU 11 advances the process to step S65, where the ID of the first flash ROM 12 is The contents of the execution program selection judgment information 101 stored in the information area 72 are rewritten so that the user program is selected and executed.
  • step S66 the first CPU 11 performs a hardware reset. To complete the upgrade process.
  • the first CPU 11 executing the upgrade program 202 of FIG. 5 performs the upgrade process as described above, and writes the software stored in the storage area of the semiconductor memory 2 to the image display device 1. (install) .
  • step S81 the first CPU 11 determines whether to install the target file in the storage area of the first flash R0M12.
  • the programs and data stored in the storage area of the semiconductor memory 2 are stored in the first flash ROM 12, the first EEPR0M 14, the second flash ROM 32, or the second EEPR0M 34 of the image display device 1. Is written (installed).
  • the writing (installation) destination is specified by the target model determination information 155 stored in the storage area of the semiconductor memory 2 shown in FIG.
  • step S81 the first CPU 11 first installs programs and data stored in the storage area of the semiconductor memory 2 in the first flash ROM 12 based on the target model determination information 1555. It is determined whether or not.
  • the first CPU 11 proceeds to step S82.
  • the target file is read from the semiconductor memory 2 mounted on the memory card slot 21, supplied to the SDRAM 13, and held.
  • the first CPU 11 specifies an area of the SDRAM 13 that is different from the area where the copied upgrade program is stored, as the area for storing the target file.
  • step S83 the first CPU 11 checks the target file held in the SDRAM 13 and determines whether or not the reading has been normally performed.
  • step S84 Erases data stored in the area specified as the storage location of the target file in the storage area of the R0M12.
  • step S85 the first CPU 11 writes the target file held in the SDRAM 13 into the first flash ROM 12 based on the target microcomputer determination information 156 in FIG. Write (install) in the specified area.
  • the first CPU 11 that has written the target file proceeds to step S86, and determines whether or not writing (installation) has been performed normally based on the checksum information 1553 in FIG. .
  • step S87 If it is determined that the writing (installation) has been performed normally, the first CPU 11 proceeds with the process to step S87, generates a GUI for completion, and executes the graphic controller 23, the scaling device 2 4, and the display device controller 25 is supplied to the display unit 26 to display the GUI screen 231 for completion shown in FIG.
  • the first CPU 11 displaying the GUI screen 2 31 for completion completes the rewriting process and returns the process to step S51 in FIG.
  • step S83 If it is determined in step S83 that the target file copied to the SDRAM 13 has been destroyed for some reason and reading has not been performed normally, the first CPU 11 Advances the process to step S88.
  • step S86 if it is determined in step S86 that writing of the target file to the first flash ROM 12 has not been performed normally, the first CPU 11 proceeds with the process to step S88.
  • step S88 the first CPU 11 generates a GUI for an error and supplies it to the display unit 26 via the graphic controller 23, the scaling device 24, and the display device controller 25. Display the error GUI screen 2 41 shown in Fig. 13.
  • the first CPU 11 displaying the error GUI screen 2 41 ends the rewriting process and returns to the step S51 in FIG.
  • the first CPU 11 executes the processing in step S89.
  • the first CPU 11 proceeds to step S90, and proceeds to step S90.
  • the target file is read from the semiconductor memory 2 inserted in the memory card slot 21, supplied to the SDRAM 13, and held.
  • the first CPU 11 specifies, as an area for storing the target file, an area of the SDRAM 13 that is different from the area in which the copied upgrade program is stored.
  • step S91 the first CPU 11 checks the target file held in the SDRAM 13 and determines whether or not reading has been normally performed.
  • the first CPU 11 advances the process to step S92 and stores the data in the storage area of the first EEPROM 14 Deletes the data stored in the area specified as the storage location of the target file.
  • step S93 the first CPU 11 writes the target file held in the SDRAM 13 into a predetermined file in the first EEPROM 14 based on the target microcomputer determination information 156 in FIG. Write to the area (install).
  • the first CPU 11 that has written the target file proceeds to step S944, and determines whether or not the writing (installation) has been normally performed based on the checksum information 1553 in FIG. .
  • step S95 If it is determined that the writing (installation) has been performed normally, the first CPU 11 proceeds to step S95, generates a GUI for completion, and executes the graphic controller 23, the scaling device. 24 and display device controller 25 8186
  • the first CPU 11 displaying the GUI screen 2 31 for completion completes the rewriting process and returns the process to step S51 in FIG.
  • step S91 If it is determined in step S91 that the target file copied to the SDRAM 13 has been destroyed for some reason and reading has not been performed normally, the first CPU 11 Then, the process proceeds to step S96.
  • step S94 determines whether the target file has been correctly written to the first flash R0M12. If it is determined in step S94 that the target file has not been correctly written to the first flash R0M12, the first CPU 11 proceeds with the process to step S96.
  • step S96 the first CPU 11 generates a GUI for an error and supplies it to the display unit 26 via the graphic controller 23, the scaling device 24, and the display device controller 25.
  • the GUI screen for error 24 1 shown in FIG. 13 is displayed.
  • the first CPU 11 displaying the error GUI screen 2 41 ends the rewriting process and returns to the step S51 in FIG.
  • step S89 If it is determined in step S89 that the program data stored in the storage area of the semiconductor memory 2 is not to be installed in the first EEPR0M14, the first CPU 11 executes the processing. Proceed to step S101 of step 15.
  • step S101 of FIG. 15 the first CPU 11 uses the semiconductor memory based on the target model determination information 1555 similarly to the case of steps S81 and S89 of FIG. 14. It is determined whether to install the programs and data stored in the second storage area in the second flash ROM 32.
  • the first CPU 11 advances the process to step S102.
  • the memory card interface 22 is controlled and the semiconductor memory 2 installed in the memory card slot 21 Read the file, supply it to SDRAM13, and hold it.
  • the first CPU 11 specifies an area of the SDRAM 13 that is different from the area where the copied upgrade program is stored, as the area for storing the target file.
  • step S103 the first CPU 11 checks the target file held in the SDRAM 13 and determines whether or not reading has been normally performed.
  • the first CPU 11 advances the process to step S 104, controls the second CPU 31, and Causes the CPU 31 to execute a boot-only program stored in a built-in ROM (not shown).
  • the first CPU 11 controls the second CPU 31 via the control bus 16, causes the second CPU 31 to execute the boot-only program, and sets the program to be installed in the second flash R0M32. Software reset.
  • the second CPU 31 that has been software-reset executes the boot-only program and starts preparations for a write process to the second flash R0M32. When the preparation is completed, the second CPU 31 requests the target file from the first CPU 11 via the communication bus 15.
  • step S105 the first CPU 11 determines whether or not the request for the target file has been obtained, and waits until it determines that the request has been obtained.
  • step S 106 If it is determined that the request for the target file has been obtained from the second CPU 31, the first CPU 11 proceeds to step S 106, and transfers the requested target file to the second CPU 3 via the communication bus 15.
  • Supply 1
  • the second CPU 31 supplied with the target file writes the acquired target file at a predetermined address position of the second flash R0M32 (installs). Then, the second CPU 31 refers to the target file written in the second flash R0M32, determines whether or not the first CPU 1 has been installed normally, and transmits the determination result via the communication bus 15 to the first CPU 1 Supply 1
  • step S107 the first CPU 11, which has obtained the determination result, obtains the determination result. 3 008186
  • step S108 If it is determined that the installation to the second flash ROM 32 has been performed normally, the first CPU 11 proceeds with the process to step S108, generates a GUI for completion, and The data is supplied to the display unit 26 via the scaling device 24 and the display device controller 25, and the GUI screen 231 for completion shown in FIG. 12 is displayed.
  • the first CPU 11 displaying the GUI screen 2 31 for completion completes the rewriting process and returns the process to step S51 in FIG.
  • step S107 If it is determined in step S107 that the target file has not been properly installed on the second flash R0M32, the first CPU 11 proceeds to step S109.
  • the GUI for error is generated and supplied to the display unit 26 via the graphic controller 23, the scaling device 24, and the display device controller 25, and the error GUI screen shown in Fig. 13 is displayed. Display 2 4 1.
  • the first CPU 11 displaying the error GUI screen 2 41 ends the rewriting process and returns to the step S51 in FIG.
  • step S101 it was determined that the target file stored in the storage area of the semiconductor memory 2 was data, and that the target file was to be installed in the second EEPR0M 34 and not to be installed in the second flash ROM 32.
  • the first CPU 11 advances the process to step S110.
  • step S110 the first CPU 11 controls the memory card interface 22 to install the target file in the second EEPR0M 34, and controls the semiconductor memory mounted in the memory card slot 21. From 2, the target file is read, supplied to SDRAM 13, and held. At this time, the first CPU 11 specifies, as an area for storing the target file, an area of the SDRAM 13 that is different from the area in which the copied upgrade program is stored. Then, in step S111, the first CPU 11 checks the target file held in the SDRAM 13 and determines whether or not the reading has been performed normally.
  • the first CPU 11 proceeds with the process to step S 112 and controls the second CPU 31 to control the second CPU 31. 1. Execute a boot-only program stored in the built-in ROM (not shown).
  • the first CPU 11 controls the second CPU 31 via the control bus 16, causes the second CPU 31 to execute the boot-only program, and sets the program to be installed in the second EEPR0M34. Perform a software reset.
  • the software-reset second CPU 31 executes the boot-only program, and starts preparation for the writing process on the second EEPROM 34. When the preparation is completed, the second CPU 31 requests the target file from the first CPU 11 via the communication bus 15.
  • step S113 the first CPU 11 determines whether or not the request for the target file has been acquired, and waits until it is determined that the request has been acquired.
  • step S 114 If it is determined that the request for the target file has been obtained from the second CPU 31, the first CPU 11 proceeds to step S 114, and transfers the requested target file to the second CPU 31 via the communication bus 15.
  • the second CPU 31 supplied with the target file writes the acquired target file to a predetermined address position of the second EEPR0M34 (installs). Then, the second CPU 31 refers to the target file written in the second EEPR0M34, determines whether or not the installation has been normally performed, and supplies the determination result to the first CPU 11 via the communication bus 15 .
  • step S115 the first CPU 11 that has obtained the determination result determines whether or not the target file has been normally installed based on the obtained determination result.
  • the first CPU 11 advances the process to step S116, generates a GUI for completion, and displays the GUI 26 via the Dramatic controller 23, the scaling device 24, and the display device controller 25. To display the GUI screen 2 31 for completion shown in Figure 12.
  • the first CPU 11 displaying the GUI screen 2 31 for completion completes the rewriting process and returns the process to step S51 in FIG.
  • step S111 If it is determined in step S111 that the reading has not been performed normally, and if in step S115 the supply of the target file to the second CPU 31 has not been performed normally, If it is determined, the first CPU 11 advances the process to step S117, generates a GUI for error, and displays the GUI via the graphic controller 23, the scaling device 24, and the display device controller 25. It is supplied to the display unit 26 to display the GUI screen 2 41 for errors shown in FIG.
  • the first CPU 11 displaying the error GUI screen 2 41 ends the rewriting process and returns to the step S51 in FIG.
  • the first CPU 11 performs the processing according to the specified installation destination, and installs the target file.
  • the target file is installed in the second flash ROM 32 or the second EEPR0M 34 corresponding to the second CPU 31, the first CPU 11 transmits the second file via the control bus 16. Controls CPU 31 to perform processing.
  • the image display device 1 can easily install the supplied program in a plurality of storage units controlled by different CPUs.
  • the first CPU 11 copies the update program stored in the first flash R0M 12 to the SDRAM 13 and executes it. Therefore, even if the target file is the upgrade file itself, Can be installed in flash ROM12. At this time, the L CPU 11 is executing the old upgrade program copied to the SDRAM 13 and executing the new upgrade program that has been installed by performing a software reset.
  • the CPU 11 controls the second CPU 31 via the control bus 16, causes the second CPU 31 to execute the boot-only program, and installs the program in the second flash R0M32 or the second EEPR0M34. And perform a software reset.
  • the software-reset second CPU 31 executes the boot-only program and starts the writing process to the second flash R0M32 or the second EEPR0M34.
  • the write processing by the second CPU 31 will be described with reference to the flowchart in FIG.
  • the second CPU 31 is connected to the second CPU 31, such as the second flash R0M32, the input unit 33, the second EEPR0M 34, and the scaling device 24. Set and initialize internal registers for peripheral devices.
  • step S132 the second CPU 31 sets the device to which the target file is to be written to the device designated by the first CPU 11, that is, any one of the second flash ROM 32 and the second EEPR0M34. Set crab.
  • step S133 the second CPU 31 which has set the write destination device requests the first CPU 11 via the communication bus 15 for a file to be installed.
  • the first CPU 11 requested for the target file detects the request in the processing of step S105 or step S113 in FIG. 15 and detects step S106 or step S114.
  • the requested file is supplied to the second CPU 31 via the communication bus 15 by the processing of (1).
  • step S134 the second CPU 31 determines whether or not the target file requested by the first CPU 11 has been obtained, and waits until it determines that the file has been obtained.
  • step SI35 If it is determined that the target file has been acquired, the second CPU 31 executes the process. Proceed to step SI35, and write (install) the acquired target file to the write destination device set in step S132, that is, either the second flash ROM 32 or the second EEPR0M 34. .
  • the second CPU 31 Upon writing the target file, the second CPU 31 checks in step S136 whether the written target file is normal, and in step S137, checks the result of the check. Then, the data is supplied to the first CPU 11 via the communication bus 15 and the write processing ends.
  • the second CPU 31 is reset by software to the first CPU 11 and executes the write processing.
  • the image display device 1 can easily install the supplied program in a plurality of storage units controlled by different CPUs.
  • the upgrade program 202 is executed by the first CPU 11, and when the hardware reset is performed in step S ⁇ b> 66 in FIG. 9, the first CPU 11 becomes as shown in FIG. 5.
  • Run the boot program 201 as shown.
  • the first CPU 11 causes the execution program selection determination information 101 stored in the ID information area 72 of the first flash R0M12 to select the user program. Therefore, the first CPU 11 executing the boot program 201 executes the user program stored in the user program area 74 of the first flash ROM 12 in step S30 of FIG. 20 3 is copied to SDRAM 13, and a software reset is performed in step S 4 of FIG. 6 to execute the user program 203 copied to SDRAM 13.
  • the first CPU 11 executing the user program controls the memory card interface 22 to monitor a change in the state of the memory card slot 21 while performing predetermined processing relating to image processing.
  • the first CPU 11 executes step S 5 1 of FIG. 8 in step S 15 1.
  • the memory card interface 22 is controlled to monitor the state of the memory card slot 21 and determine whether or not a change in the state of the memory card slot 21 is detected.
  • the first CPU 11 proceeds to step S 15 2, and proceeds to step S 52. Similarly, it is determined whether or not the semiconductor memory 2 is mounted in the memory card slot 21 based on the information.
  • step S 15 3 If it is determined that the semiconductor memory 2 is installed in the memory card slot 21, the first CPU 11 proceeds to step S 15 3, and performs the same processing as in step S 62 in FIG. It is determined whether or not a file to be written to the image display device 1 exists in the storage area of the mounted semiconductor memory 2.
  • step S 154 the execution program selection determination information 101 stored in the ID information area 72 of the first flash R0M 12 is read. Rewrite the contents so that the upgrade program 202 is selected and executed.
  • step S155 the first CPU 11 performs a hardware reset, and ends the user program execution processing.
  • step S151 if it is determined in step S151 that a change in the state of the memory card slot 21 has not been detected, the first CPU 11 proceeds with the process to step S156.
  • step S152 If it is determined in step S152 that the semiconductor memory 2 is not mounted in the memory card slot 21, the first CPU 11 advances the process to step S156.
  • step S153 determines whether the target file does not exist in the storage area of the semiconductor memory 2 mounted on the memory card slot 21, the first CPU 11 executes the processing in step S155. Proceed to 6.
  • step S156 the first CPU 11 controls each unit to execute the user program. Processing related to predetermined image processing defined in RAM 203 is performed.
  • step S156 the first CPU 11 controls the memory card interface 22, the graphic controller 23, and the like, and supplies information to the second CPU 31.
  • the GUI data is supplied to the display unit 26.
  • FIG. 18 is a diagram showing an example of a screen displayed on the display unit 26 by the process of step S156.
  • a GUI screen 2 51 is a screen that displays a list of thumbnail images corresponding to the JPEG image data input to the image display device 1.
  • the display unit 26 is controlled by the display device controller 25 to display a GUI screen 251 as shown in FIG. 18 on the display.
  • step S156 may be processing other than the processing described above, and may be any processing defined in the user program 203.
  • the first CPU 11 having completed the processing of step S156 returns the processing to step S151, and repeats the subsequent processing.
  • the first CPU 11 executing the user program 203 executes the predetermined process in step S156, and the target file to be installed in steps S151 to S153 is Judgment is made as to whether or not it has been prepared, and if it has been prepared, the processing in steps S154 and S155 sets the startup program 201 to select the upgrade program before resetting the hardware. And run the startup program 201.
  • step S151 If the target file to be installed is not prepared (if it is determined in step S151 that a change in the state of the memory card slot 21 has not been detected, then in step S152, the semiconductor memory If it is determined that No. 2 has not been inserted, and if it is determined in step S 153 that the target file does not exist), the first CPU 11 executes the processing in step S 156 repeat.
  • the first CPU 11 executes the user program while checking whether the target file to be installed has been prepared. This allows the image 6
  • the user of the display device 1 can easily perform the installation process.
  • the first CPU 11 performs the hardware reset and the software reset so that the upgrade program 202 and the user program 203 are continuously executed through the start program 201.
  • other CPUs can be controlled according to the set installation destination, so that multiple programs can be easily written consecutively. .
  • the target file to be installed is supplied to the image display device 1 in a state recorded in the semiconductor memory 2.
  • the present invention is not limited to this.
  • a communication medium such as a network may be used.
  • it may be supplied via a personal computer.
  • a first flash R0M12 and a first EEPR0M14 are connected to the first CPU 11 one by one, and a second flash ROM 32 and a second flash ROM 32 are connected to the second CPU 31.
  • the second EEPR0M 34 are described as being connected one by one.
  • the present invention is not limited to this.
  • a plurality of flash ROMs may be connected to the first CPU 11 or a plurality of EEPR0Ms may be connected. May be connected. The same applies to the second CPU 31.
  • the first flash R0M12, the first EEPR0M14, the second flash ROM 32, and the second EEPR0M34 have been described as being configured separately.
  • the present invention is not limited to this, and all or some of them may be integrated. Further, these may be integrated with other parts such as the first CPU 11 and the second CPU 31.
  • the program executed in the first CPU 11 is stored in the first flash R0M12, and the first CPU 11 is stored in the first EEPR0M14.
  • the first flash R0M12 and the first EEPR0M14 any data may be stored.
  • the first flash ROM 12 may store not only programs but also data.
  • the present invention is not limited to this. It may be individual.
  • the present invention is applicable to any information processing device controlled by a plurality of CPUs.
  • the present invention can be applied to a personal computer having a plurality of CPUs.
  • FIG. 19 is a diagram showing an example of a personal computer to which the present invention is applied.
  • the first CPU 301 of the personal computer 300 stores the program stored in the first ROM 302 or the first flash ROM 304 or the storage unit 344 Various processing is executed according to the program loaded in the first RAM 303.
  • the first RAM 303 and the first flash R0M 304 also appropriately store data necessary for the first CPU 301 to execute various processes.
  • the storage area of the first flash R0M 304 has the same configuration as that shown in FIG. 2, and a startup program area 71 for storing the startup program 201, and stores information about programs and data. It consists of an ID information area 72 to be stored, an upgrade program area 73 to store the upgrade program 202, and a user program area 74 to store the user program.
  • the first CPU 301, the first ROM 302, the first RAM 303, and the first flash ROM 304 are interconnected via a bus 310.
  • the second CPU 321 of the personal computer 300 is a program stored in the second R0M 322 or the second flash ROM 324, or Various processes are executed according to the program loaded from the storage section 343 to the second RAM 323.
  • 2nd RAM 3 2 3 and 2nd Flash ROM 3 2 4 Also, like the first RAM 303 and the first flash R0M 304, data necessary for the second CPU 321 to execute various processes is stored as appropriate.
  • the second flash R0M 324 has the same configuration as that of the first flash ROM 304, as shown in FIG. 2, and has a boot program area 71, which stores the boot program 201, ID information area for storing information on program data 7
  • It comprises an upgrade program area 73 for storing the upgrade program 202 and a user program area 74 for storing the user program.
  • bus 330 is mutually connected via a bus 330.
  • an input / output interface 340 is also connected to the bus 310 and the bus 330.
  • the input / output interface 340 includes an input section 341 including a keyboard and a mouse, a display including a CRT (Cathode Ray Tube) and an LCD (Liquid Crystal Display), and an output section 344 including a speaker and the like. 2.
  • a storage unit 344 composed of a hard disk, etc., and a communication unit 344 composed of a modem, terminal adapter, or LAN adapter are connected.
  • the storage unit 343 stores data and programs for executing various processes, and is controlled by the first CPU 301 or the second CPU 321 as needed, and Supply data and programs to 303 or the second RAM 323.
  • a drive 350 is connected to the input / output interface 34 ⁇ as necessary, such as a magnetic disk 35 1, an optical disk 35 2, a magneto-optical disk 35 3, or a semiconductor memory 354.
  • the computer programs, which are mounted as appropriate and read from them, are installed in the storage unit 343, the first flash R0M304, or the second flash R0M324, as necessary.
  • the drive 350 corresponds to the memory card slot 21 in FIG. 1, and the magnetic disk 351, the optical disk 352, and the magneto-optical disk storing programs and data to be installed are stored. 3 5 3 or semiconductor memory 3 5 4 etc. A recording medium is mounted.
  • the input / output interface 340 corresponds to the memory card interface 22 in FIG. 1, and is controlled by the first CPU 301 or the second CPU 321 to monitor the status of the drive 350. Then, it is determined whether or not the above-described recording medium is mounted on the drive 350, and the information is supplied to the first CPU 301 or the second CPU 321.
  • the processing to be executed is preliminarily shared, so that different processing is executed and different parts are controlled.
  • the first CPU 301 and the second CPU 321 of the personal computer 300 in FIG. 19 have the same configuration as each other, and the processing to be executed is not shared in advance.
  • either the first CPU 301 or the second CPU 321 may correspond to the first CPU 11 in FIG. That is, the startup processing shown in FIG. 6 and the upgrade processing shown in FIGS. 8 and 9 are executed by either one of the first CPU 301 and the second CPU 321. Alternatively, it may be executed by both.
  • the first CPU 301 when associating the first CPU 301 with the first CPU 11 in FIG. 1, the first CPU 301 includes a start program 201 and an upgrade program 202 as shown in FIG. , And execute the user program 203.
  • the L CPU 301 executes the startup processing described with reference to the flowchart of FIG. 6 and the ID information confirmation processing described with reference to the flowchart of FIG.
  • the upgrade process described with reference to the flowcharts of FIGS. 8 and 9, the rewrite process described with reference to the flowcharts of FIGS. 14 and 15, and the flowchart of FIG. The same processing as the user program execution processing described above is performed, and the supplied program and data are installed in the first flash ROM 304.
  • the first CPU 301 controls the second CPU 321, and causes the second CPU 3221 to execute a boot-only program stored in advance in the second ROM 3222 or the like. 6
  • the same processing as the writing processing described with reference to the flowchart is executed.
  • the second CPU 321 can install the supplied program and data in the second flash OM 324.
  • the first CPU 301 continuously executes the upgrade program 202 and the user program 203 via the startup program 201 by performing a hardware reset and a software reset. Also, in the upgrade process, other CPUs can be controlled according to the set installation destination, so that multiple programs can be easily written consecutively. Can be.
  • the program data stored in the recording medium such as the magnetic disk 351, the optical disk 352, the magneto-optical disk 353, and the semiconductor memory 354 is stored in the first flash ROM 304.
  • the flash memory is installed in the second flash ROM 324.
  • the present invention is not limited to this, and the flash memory 324 may be installed in the storage unit 343.
  • programs and data to be installed may be supplied not through the recording medium but through the communication unit 344.
  • a part of the internal configuration of the personal computer 300 shown in FIG. 19 may be configured as another personal computer.
  • a plurality of personal computers as shown in FIG. May be configured as an information processing system communicably connected to each other.
  • a personal computer 401 is connected to a personal computer via a network 402 represented by an Internet LAN (Local Area Network) or the like. It is connected to the null computer 403.
  • the personal computer 401 can communicate with the personal computer 403 via the network 402.
  • the CPU (not shown) of the personal computer 401 of FIG. 20 is made to correspond to the first CPU 301 of FIG. 19, and the CPU (not shown) of the personal computer 400 of FIG. In correspondence with the second CPU 321 in FIG. 19, the CPU power activation program 201, the upgrade program 202, and the user program 203 of the personal computer 401 are executed.
  • the CPU (not shown) of the personal computer 401 installs programs and data stored in a recording medium (not shown) attached to a drive (not shown) in a storage unit (not shown).
  • the CPU (not shown) of the personal computer 403 is controlled via the network 402 to execute the boot-only program, so that the writing described with reference to the flowchart of FIG. 16 is performed.
  • the same processing as the processing is executed, and further, the program data is supplied via the network 402, and the program data is installed in a storage unit (not shown).
  • the CPU (not shown) of the personal computer 401 can execute the upgrade program 202 and the user program 203 continuously through the start program 201. Further, since the CPU of another personal computer 403 can be controlled via the network 402, a plurality of programs and data can be easily written continuously.
  • the information processing system described above is connected to the network 402.
  • the description has been made so as to be constituted by two connected personal computers 401 and 403, the present invention is not limited to this, and any number of personal computers may be included in the information processing system.
  • the above processing can be executed by hardware, but can also be executed by software.
  • the programs that make up the software execute various functions by installing a computer built into dedicated hardware or installing various programs. It can be installed, for example, on a general-purpose personal computer from a network or a recording medium.
  • this recording medium is provided separately from the main body of the apparatus, and is distributed to provide a program to a user.
  • Optical disk 352 (including CD-ROM (Compact Disk-Read Only Memory), DVD (Digital Versatile Disk)), magneto-optical disk 3 5 3 (MD (Mini- Disk), or package media consisting of semiconductor memories 2 and 354, etc., as well as programs that are provided to the user in a state that they are pre-installed in the device body. It is composed of a ROM (not shown) built in the 1 CPU 11, the second CPU 31, the first CPU 301, and the second CPU 321, and the like.
  • steps for describing a program to be recorded on a recording medium are not limited to processing performed in chronological order according to the described order, but are not necessarily performed in chronological order. Alternatively, it also includes processing that is executed individually.
  • system represents the entire device configured by a plurality of devices.
  • the information processing apparatus and method of the present invention the recording medium, and the producer According to the program, the program can be rewritten.
  • a program can be easily and continuously written to a plurality of storage units controlled by different CPUs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本発明は、互いに異なるCPUに制御される複数の記憶部にプログラムを、容易に、連続して書き込むことができる情報処理装置および方法、記録媒体、並びにプログラムに関する。画像表示装置１の第１CPU１１は、半導体メモリ２に格納されている対象ファイルを指定されたデバイスである第１フラッシュROM１２または第１EEPROM１４に書き込むか、または、第２CPU３１を制御して、対象ファイルを指定されたデバイスである第２フラッシュROM３２または第２EEPROM３４に書き込ませる。また、第１CPU１１は、通常の処理を行いながら、インストールする対象ファイルが用意がされたか否かを確認し、用意された場合、対象ファイルのインストール処理を開始する。本発明は、パーソナルコンピュータに適用できる。

Description

明細書
情報処理装置および方法、 記録媒体、 並びにプログラム
技術分野
本発明は情報処理装置および方法、 記録媒体、 並びにプログラムに関し、 特に、 複数の CPUおよび記憶部を有する情報処理装置において、 互いに異なる CPU に 制御される複数の記憶部にプログラムを、 容易に、 連続して書き込むことができ るようにした、 情報処理装置および方法、 記録媒体、 並びにプログラムに関する c
背景技術
従来、 映像表示装置等を制御するプログラムやデータは、 工場出荷時に ROM (Read Only Memory) に記録されたり、 プログラムやデータを後で更新できる ように、 書き換え可能な RAM (Random Acces s Memory) やハードディスクに記 録されたりしている。
例えば、 工場出荷時に書き込まれたプログラムやデータに不具合が生じたり、 新たな機能を追加させたりする場合、 映像表示装置の CPU の制御により、 新し いプログラムやデータが、 フラッシュメモリカード等の記録媒体等より読み出さ れ、 CPUの制御する RAM等の記憶部の所定のァドレス位置に記憶される （ィンス トー/レされる） 。
しかしながら、 映像表示装置においては、 通常、 複数のプログラムやデータが 複数の記憶部に記憶され、 複数の CPU によって、 互いに異なる制御処理が行わ れる。 従って、 上述したような方法では、 更新するプログラムやデータを、 対応 する CPU の制御により、 その CPU が制御する所定の記憶部に記憶 （インストー ル） させるため、 更新処理を CPU 毎に独立して行わなければならず、 互いに異 なる CPU に対応する複数のプログラムやデータを連続して更新することができ ないという課題があった。
すなわち、 互いに異なる CPU に対応する複数のプログラムやデータを更新す 08186
2
る場合 （新たなプログラムやデータをインス トールする場合） 、 プログラムゃデ ータ毎に、 対応する CPU に書き込み用プログラムを実行させ、 読み出し処理、 書き込み処理を実行させる必要があった。
これに対して、 プログラムやデータを更新する為の特別な回路や装置を用いて、 複数の CPU が制御する複数の記憶部に対して、 書き込み （インス トール） 作業 を行うことができるようにする方法が考えられるが、 一般的に、 書き込み（イン ストール）作業は頻繁に行われるものではなく、 不必要に回路規模が増大し、 コ ストがあがってしまう。 さらに、 消費電力も増えてしまう。 発明の開示
本発明はこのような状況に鑑みてなされたものであり、 複数の CPU およぴ記 憶部を有する情報処理装置において、 互いに異なる CPU に制御される複数の記 憶部にプログラムを、 容易に、 連続して書き込むことができるようにするもので ある。
本発明の情報処理装置は、 主制御部より供給されるソフ トウェアの記憶に関す る指示を取得する第 1の取得手段と、 主制御部にソフトウェアを要求する要求手 段と、 要求手段による要求に応じて供給されたソフトウ アを取得する第 2の取 得手段と、 記憶部を制御し、 第 2の取得手段により取得されたソフトウェアを記 憶させる記憶制御手段とを備えることを特徴とする。
前記指示は、 ソフトウェアに関する情報およびソフトウェアを記憶させる記憶 部に関する情報を含むようにすることができる。
前記第 1の取得手段により取得された指示により指定された記憶部を、 複数の 記憶部の中から選択し、 取得手段により取得されたソフトウユアを記憶させる記 憶部として設定する記憶部設定手段をさらに備え、 記憶制御手段は、 記憶部設定 手段により設定された記憶部にソフトウエアを記憶させるようにすることができ る。
前記記憶制御手段の制御により記憶部に記憶されたソフトウ アが正常である か否かを確認する確認手段と、 確認手段による確認結果を主制御部に供給する供 給手段とをさらに備えるようにすることができる。
前記主制御部は、 供給手段により供給された確認結果に基づいて、 ソフトゥェ ァの記憶部への記憶処理が正常に完了したと判定した場合、 表示部を制御し、 記 憶処理が正常に完了したことを示す情報を表示部に表示させるようにすることが できる。
前記主制御部は、 供給手段により供給された確認結果に基づいて、 ソフトゥェ ァの記憶部への記憶処理が正常に完了していないと判定した場合、 表示部を制御 し、 記憶処理においてエラーが発生したことを示す情報を表示部に表示させるよ うにすることができる。
前記ソフ トウェアが記憶されている記憶媒体は、 リムーバブルなメモリカード であり、 主制御部は、 メモリカードから取得したプログラムまたはデータを用い て複数の記憶部に記憶されているプログラムまたはデータを更新するようにする ことができる。
前記記憶制御手段は、 第 2の取得手段により取得されたソフ小ウェアのパージ ョン情報と記憶部に記憶されているソフトウエアのバージョン情報とを比較し、 バージョンが互いに異なる場合、 記憶部を制御し、 第 2の取得手段により取得さ れたソフトウエアを記憶させるようにすることができる。
本発明の情報処理方法は、 主制御部にソフトウェアを要求する要求ステップと、 要求ステップの処理による要求に応じて供給されたソフトウェアの取得を制御す る取得制御ステップと、 主制御部より供給される指示に基づいて、 記憶部を制御 し、 取得制御ステップの処理により取得が制御されたソフトウエアを記憶させる 記憶制御ステップとを含むことを特徴とする。
本発明の記録媒体のプログラムは、 主制御部にソフトウ アを要求する要求ス テツプと、 要求ステップの処理による要求に応じて供給されたソフ トウェアの取 得を制御する取得制御ステップと、 主制御部より供給される指示に基づいて、 記 憶部を制御し、 取得制御ステップの処理により取得が制御されたソフトウエアを 記憶させる記憶制御ステップとを含むことを特徴とする。
本発明のプログラムは、 主制御部にソフトウエアを要求する要求ステップと、 要求ステップの処理による要求に応じて供給されたソフトウエアの取得を制御す る取得制御ステップと、 主制御部より供給される指示に基づいて、 記憶部を制御 し、 取得制御ステップの処理により取得が制御されたソフトウェアを記憶させる 記憶制御ステップとをコンピュータに実現させることを特徴とする。
本発明の情報処理装置および方法、 記録媒体、 並びにプログラムにおいては、 主制御部より供給されるソフトウ アの記憶に関する指示が取得され、 主制御部 に対する要求に応じて供給されたソフトウ アが取得され、 その取得されたソフ トウエアが記憶部により記憶される。
情報処理装置は、 複数の制御部おょぴ記憶部を有するデジタルカメラ、 携帯電 話機、 テレビジョン受像機、 その他の機器に組み込まれたマイクロコンピュータ などであってもよレ、。 図面の簡単な説明
図 1は、 本発明を適用した画像表示装置の構成例を示すプロック図である。 図 2は、 図 1の第 1フラッシュ ROMの記憶領域の構成例を示す図である。 図 3は、 図 2の ID情報領域の詳細な構成例を示す図である。
図 4は、 半導体メモリの記憶領域の構成例を示す図である。
図 5は、 図 2の第 1 フラッシュ ROM の記憶領域に格納されているプログラム の関係の例を示す図である。
図 6は、 図 1の第 1 CPU による起動処理について説明するフローチャートであ る。
図 7は、 図 6のステップ S 3において実行される ID 情報確認処理の詳細につ いて説明するフローチャートである。
図 8は、 図 1の第 1 CPU によるアップグレード処理について説明するフローチ ヤートである。 図 9は、 図 1の第 1 CPU によるアップグレード処理について説明する、 図 8に 続くフローチヤ一トである。
図 1 0は、 装着時用 GUI画面の例を示す図である。
図 1 1は、 未装着時用 GUI画面の例を示す図である。
図 1 2は、 完了時用 GUI画面の例を示す図である。
図 1 3は、 エラー時用 GUI画面の例を示す図である。
図 1 4は、 図 9のステップ S 6 3において実行される書き換え処理の詳細につ いて説明するフローチヤ一トである。
図 1 5は、 図 9のステップ S 6 3において実行される書き換え処理の詳細につ いて説明する、 図 1 4に続くフローチャートである。
図 1 6は、 図 1の第 2 CPU による書き込み処理について説明するフローチヤ一 トである。
図 1 7は、 図 1の第 1 CPU によるユーザプログラム実行処理について説明する フローチヤ一トである。
図 1 8は、 図 1の表示部に表示される画面の例を示す図である。
図 1 9は、 本発明を適用したパーソナルコンピュータの構成例を示すブロック 図である。
図 2 0は、 本発明を適用した情報処理システムの例を示す図である。 発明を実施するための最良の形態
図 1は、 本発明を適用した画像表示装置の構成例を示す図である。
図 1 こお!/ヽて JPEG (Joint Photographic Experts Group) 等こ代表される 動画像や静止画像を表示する画像表示装置 1は、 入力端子より入力された、 また は、 フラッシュメモリ等の電気的に書き換え可能な不揮発性のメモリで構成され る半導体メモリ 2に記憶された JPEG 画像データ等の画像データを処理し、 静止 画像や動画像をディスプレイ等に表示する。
画像表示装置 1の第 1 CPU (Central Process ing Unit) 1 1は、 半導体メモ リ 2よりメモリカードィンタフェース 22を介して取得した画像データに対して、 デコード処理等の画像処理を行い、 処理された画像データをグラフィックコント ローラ 23に供給する。
また、 第 1CPU1 1は、 バスを介して接続された各部の制御を行う。 さらに、 第 1CPU1 1は、 GUI (Graphical User Interface) 情報を生成し、 グラフイツ クコントローラ 23に供給する。
また、 第 1 CPU 1 1は、 通信バス 1 5および制御バス 1 6を介して第 2 CPU 3 1と接続されており、 制御情報や各種データ等のやり取りを行う。
第 1 CPU 1 1は、 バスを介して接続された第 1フラッシュ ROM (Read Only Memory) 1 2に記憶されているプログラムや、 同様にバスを介して接続された 第 1 EEPR0M ( Electronically Erasable and Programmable Read Only Memory) 1 4に記憶されているデータを、 同じくバスを介して接続された SDRAM (Synchronous Dynamic Random Access Memory) 1 3にロートし、 それ らのプログラムやデータを用いて、 画像処理や各部の制御処理等を行う。
なお、 第 1CPU1 1は、 後述するように、 半導体メモリ 2よりメモリカードィ ンタフェース 2 2を介して取得したプログラムやデータを用いて、 第 1フラッシ ュ R0M1 2および第 1 EEPR0M 14に記憶されているプログラムやデータを更新す ることができる。
第 1フラッシュ R0M1 2は、 電気的に書き換え可能な不揮発性のメモリであり、 第 1CPU1 1において実行されるプログラムを記憶している。
SDRAM 1 3は、 第 1CPU1 1に制御され、 供給された第 1フラッシュ ROM 1 2 に記憶されているプログラムや、 第 1EEPR0M14に記憶されているデータを一 時的に保持する。
第 1EEPR0M1 4は、 電気的に内容の書き換えが可能な不揮発性のメモリであ り、 第 1CPU1 1による画像処理に必要な、 補正値等のデータを記憶している。 また、 画像表示装置 1には、 半導体メモリ 2を装着可能なメモリカードスロッ ト 2 1が設けられている。 メモリカードスロット 21に正しく装着された半導体 P T/JP2003/008186
7
メモリ 2は、 メモリカードインタフェース 2 2と電気的に接続され、 メモリカー ドインタフェース 2 2に制御される。
メモリカードィンタフェース 2 2は、 第 1 CPU 1 1に制御され、 メモリカード スロッ ト 2 1を監視し、 メモリカードスロッ ト 2 1に半導体メモリ 2が正しく装 着されているか否かを確認したり、 メモリカードスロット 2 1に正しく装着され た半導体メモリ 2に記憶されているデータを読み出し、 第 1 CPU 1 1に供給した りする。
グラフィックコントローラ 2 3は、 第 1 CPU 1 1より供給された画像データや GUI 情報を用いて、 表示部 2 6において表示する画像に対応する画像データを生 成し、 スケーリングデバイス 2 4に供給する。
スケーリングデバイス 2 4は、 第 2 CPU 3 1に制御され、 グラフィックコント ローラ 2 3より供給された画像データ、 若しくは、 外部画像信号入力端子 2 7を 介して、 画像表示装置 1の外部より供給された画像データに対して、 解像度変換 処理等を行い、 表示部 2 6において表示可能な画像データを生成し、 表示デバィ スコントローラ 2 5に供給する。
表示デバイスコントローラ 2 5は、 スケーリングデバイス 2 4より供給された 画像データを表示部 2 6に供給し、 表示部 2 6を制御して、 供給した画像データ に対応する画像を表示させる。
表示部 2 6は、 LCD ( Liquid Crystal Display ) や、 CRT ( Cathode Ray Tube) 等のディスプレイにより構成され、 表示デバイスコントローラ 2 5に制 御され、 供給された画像データに対応する画像を表示する。
第 2 CPU 3 1は、 第 2フラッシュ ROM 3 2に記憶されているプログラム、 およ び第 2 EEPR0M 3 4に記憶されている、 明るさや色合い等、 画像処理に関するデ ータを用いて、 スケーリングデバイス 2 4を制御して、 画像の表示に関する制御 を行う。
また、 第 2 CPU 3 1は、 入力部 3 3より入力されたユーザの指示に基づいて、 各種の処理を実行する。 さらに、 第 2 CPU 3 1には、 図示せぬ ROM が内蔵されており、 起動専用プログ ラムが記憶されている。 第 2 CPU 3 1は、 後述するように、 この起動専用プログ ラムを実行することにより、 第 2フラッシュ R0M3 2や第 2EEPR0M34に記憶さ れている情報を更新することができる。
第 2フラッシュ R0M32は、 第 1フラッシュ ROM 1 2と同様に、 電気的に書き 換え可能な不揮発性のメモリであり、 第 2 CPU 3 1において実行されるプロダラ ムを記憶している。
入力部 3 3は、 図示せぬチャンネルボタンゃメニュー操作ボタン等により構成 され、 ユーザに操作されて、 ユーザからの指示を入力し、 第 2CPU3 1に供給す る。
第 2EEPR0M3 4は、 第 1 EEPR0M 14と同様に、 電気的に内容の書き換えが可 能な不揮発性のメモリであり、 第 2 CPU 3 1による画像処理に必要なデータを記 憶している。
半導体メモリ 2は、 例えば、 メモリースティック （商標） 等に代表される、 フ ラッシュメモリ等の電気的に書き換え可能な不揮発性のメモリで構成されるメモ リカードである。
半導体メモリ 2には、 対応する画像を画像表示装置 1の表示部 26に表示させ る JPEG画像データの他に、 第 1フラッシュ R0M1 2および第 2フラッシュ ROM 3 2に記憶されるプログラム、 並びに、 第 1 EEPR0M 14および第2 EEPR0M 34 に記憶されるデータ等が記録されている。
半導体メモリ 2に、 第 1フラッシュ R0M1 2や第 1EEPR0M14に記録されるプ ログラムやデータが記録されている場合、 第 1CPU1 1は、 後述するように、 そ れらのプログラムやデータを取得し、 第 1フラッシュ R0M1 2や第 1EEPR0M14 に書き込む。
また、 半導体メモリ 2に、 第 2フラッシュ R0M3 2や第 2EEPR0M34に記録さ れるプログラムやデータが記録されている場合、 第 1CPU1 1は、 後述するよう に、 それらのプログラムやデータを第 2CPU3 1に供給し、 第 2CPU3 1を制御 して、 第 2フラッシュ R0M 3 2や第 2 EEPR0M 3 4に書き込ませる。
図 2は、 図 1に示される第 1フラッシュ ROM 1 2の記憶領域の構成例を示す図 である。
図 2において、 第 1フラッシュ ROM 1 2の記憶領域は、 例えば、 画像表示装置 1の電源が投入された場合、 または、 それと同様の状態の場合、 すなわち、 ハー ドウエアリセットが行われた場合に、 第 1 CPU 1 1により実行される起動プログ ラムが格納される起動プログラム領域 7 1、 後述するアップグレードプログラム およびユーザプログラムの内、 いずれを実行するかを指定する ID 情報を格納す る ID 情報領域 7 2、 後述するユーザプログラムを更新 （アップグレード） する ためのアップグレードプログラムが格納されているアップグレードプログラム領 域 7 3、 並びに、 JPEG 画像データの表示に関する処理を実行するプログラムが 格納されるユーザプログラム領域 7 4により構成されている。
図 1において、 第 1フラッシュ ROM 1 2と SDRAM 1 3は、 第 1CPU 1 1により、 第 1 CPU 1 1 の管理するメモリ空間上において、 例えば 「FF000000 (H；)」 と 「00000000 (H)」 というような、 互いに異なるアドレス領域が、 それぞれ割り当 てられている。
例えば、 図 2に示されるように、 第 1CPU 1 1により、 第 1 フラッシュ R0M 1 2に、 「FFOO0000 (H)」 乃至 「FF1EFFFF (H)」 のア ドレス領域が割り当てられて いる場合、 ハードウェアリセットが行われると、 第 1CPU 1 1のプログラムカウ ンタの値が 「FF0O00OO (H)」 に設定され、 第 1CPU 1 1により、 起動プログラム 領域 7 1に格納されている起動プログラムが実行される。
図 2の例において、 起動プログラム領域 7 1 には 「FF000000 (H)」 乃至 「FF003FFF (H)」 のア ドレス領域が割り当てられており、 その起動プログラム領 域 7 1に格納される起動プログラムは、 後述するように、 ID 情報領域に格納さ れる ID 情報を参照し、 その情報に基づいて、 アップグレードプログラム領域 7 3に格納されているアップグレードプログラム、 または、 ユーザプログラム領域 7 4に格納されているユーザプログラムのいずれかを指定し、 第 1 CPU 1 1に実 行させる (ソフ トウェアリセッ トを行う) 。
ID 情報領域 7 2には 「FF004000 (H)」 乃至 「FF005FFF (H；)」 のアドレス領域が 割り当てられており、 後述するように、 アップグレードプログラム領域 7 3に格 納されているアップグレードプログラム、 または、 ユーザプログラム領域 7 4に 格納されているユーザプログラムの選択に関する情報等を格納している。
ァ ッ プグ レー ドプ ロ グ ラ ム領域 7 3 に は 「 FF006000 (H) 」 乃至 「FF007FFF (H)」 のアドレス領域が割り当てられており、 そのアップグレードプ ログラム領域 7 3に格納されるアップグレードプログラムは、 後述するように、 第 1CPU 1 1に実行され、 ユーザプログラム領域 7 4に格納されているユーザプ ログラム、 または、 アップグレードプログラム自身を更新する。
ユーザプログラム領域 7 4には 「FF008000 (H)」 乃至 「FF1EFFF (H)」 のァドレ ス領域が割り当てられており、 そのユーザプログラム領域 7 4に格納されるユー ザプログラムは、 第 1CPU 1 1に実行され、 JPEG画像データの表示に関する処理 を実行する。
図 3は、 図 2の ID情報領域 7 2の詳細な構成例を示す図である。
図 3において、 ID 情報領域 7 2に格納される実行プロダラム選択判定情報 1 0 1は、 1 6バイ トのデータで構成され、 起動プログラム領域 7 1に格納される 起動プログラムを実行する第 1 CPU 1 1が、 起動するプログラムとして、 アップ グレードプログラム領域 7 3に格納されているアップグレードプログラム、 また は、 ユーザプログラム領域 7 4に格納されているユーザプログラムの内、 いずれ か一方を選択することができるような情報を含んでいる。
すなわち、 起動プログラム領域 7 1に格納される起動プログラムを実行する第 1 CPU 1 1は、 実行プログラム選択判定情報 1 0 1に基づいて、 了ップグレード プログラムまたはユーザプログラムの内、 いずれか一方を選択して実行する （ソ フ トウェアリセッ トを行う） 。
格納プログラム正常判定情報 1 0 2は、 1 6バイ トのデータで構成され、 図 2 のアップグレードプログラム領域 7 3に異なった種類のソフトウエアが記録され 3 008186
11
ているか否かを判定するための情報を含んでいる。
すなわち、 第 1 CPU 1 1は、 格納プログラム正常判定情報 1 0 2に基づいて、 図 2のアツプグレードプログラム領域 7 3に、 ァップグレードプログラムとして 実行できないプログラムやデータが格納されているか否かを判定する。
バージョ ン情報 1 0 3は、 4バイ トのデータで構成され、 図 2のアップグレー ドプログラム領域 7 3に格納されているアップグレードプログラムのバージョン 情報を含んでいる。
チェックサム情報 1 0 4は、 4バイ トのデータで構成され、 図 2のアップダレ 一ドプログラム領域 7 3に格納されているアップグレードプログラムのデータが 正常か否かを判定するための情報を含んでいる。
プログラム作成日情報 1 0 5は、 4バイ トのデータで構成され、 図 2のアップ グレードプログラム領域 7 3に格納されているアップグレードプログラム作成日 に関する情報を含んでいる。
対象機種判定情報 1 0 6および対象マイコン判定情報 1 0 7は、 1 6バイ トの データで構成され、 格納プログラム正常判定情報 1 0 2と同様に、 図2のアップ グレードプログラム領域 7 3に異なった種類のソフトウェアが記録されているか 否かを判定するための情報を含んでいる。
ID チェックサム情報 1 0 8は、 4バイ トのデータで構成され、 上述した、 格 納プログラム正常判定情報 1 0 2乃至対象マイコン判定情報 1 0 7を含む、 アツ プグレードプログラム領域 7 3に関する各情報が何らかの原因で破壊されている か否かを確認するための情報を含んでいる。
例えば、 図 3に示される例の場合、 ID チェックサム情報 1 0 8は、 アドレス 「 FF00405C (H) 」 乃至 「 FF00405F (H) 」 に格納 されてお り 、 ア ド レス 「FF004010 (H)」 乃至 「FF00405B (H)」 の領域の情報が正常であるか否かを確認 するための情報を含んでいる。
格納プログラム正常判定情報 1 1 2は、 1 6バイ トのデータで構成され、 図 2 のユーザプログラム領域 7 4に異なった種類のソフトウエアが記録されているか 3 008186
12
否かを判定するための情報を含んでいる。
すなわち、 第 1 CPU 1 1は、 格納プログラム正常判定情報 1 1 2に基づいて、 図 2のユーザプログラム領域 7 4に、 ユーザプログラムとして実行できないプロ グラムやデータが格納されているか否かを判定する。
バージョン情報 1 1 3は、 4バイ トのデータで構成され、 図 2のユーザプログ ラム領域 7 4に格納されているユーザプログラムのバージョン情報を含んでいる。 チェックサム情報 1 1 4は、 4パイ トのデータで構成され、 図 2のユーザプロ グラム領域 7 4に格納されているユーザプログラムのデータが正常か否かを判定 するための情報を含んでいる。
プログラム作成日情報 1 1 5は、 4バイ トのデータで構成され、 図 2のユーザ プログラム領域 7 4に格納されているユーザプログラムの作成日に関する情報を 含んでいる。
対象機種判定情報 1 1 6および対象マイコン判定情報 1 1 7は、 1 6バイ トの データで構成され、 格納プログラム正常判定情報 1 1 2と同様に、 図 2のユーザ プログラム領域 7 4に異なった種類のソフトウヱァが記録されているか否かを判 定するための情報を含んでいる。
ID チェックサム情報 1 1 8は、 4バイ トのデータで構成され、 上述した、 格 納プログラム正常判定情報 1 1 2乃至対象マイコン判定情報 1 1 7を含む、 ユー ザプログラム領域 7 4に関する各情報が何らかの原因で破壊されているか否かを 確認するための情報を含んでいる。
例えば、 図 3に示される例の場合、 ID チェックサム情報 1 1 8は、 ア ドレス 「 FF0040AC (H)」 乃至 「 FF0040AF (H) 」 に格納されてお り 、 ア ド レ ス 「FF004060 (H) j 乃至 「FF0040AB (H)」 の領域の情報が正常であるか否かを確認 するための情報を含んでいる。
図 4は、 半導体メモリ 2の記憶領域の構成例を示す図である。
図 4において、 半導体メモリ 2の記憶領域に格納されている格納プログラム正 常判定情報 1 5 1は、 1 6バイ トのデータで構成され、 この記憶領域に異なった 種類のソフトウエアが記録されているか否かを判定するための情報を含んでいる。 すなわち、 第 1 CPU 1 1は、 格納プログラム正常判定情報 1 1 2に基づいて、 半導体メモリ 2の記憶領域に、 画像表示装置 1において実行できないプログラム や、 処理できないデータが格納されているか否かを判定する。
バージョン情報 1 5 2は、 4バイ トのデータで構成され、 半導体メモリ 2の記 憶領域に格納されているソフトウエアのパージョン情報を含んでいる。
チェックサム情報 1 5 3は、 4バイ トのデータで構成され、 半導体メモリ 2の 記憶領域に格納されているソフトウエアが何らかの原因で破壌されているか否か を判定するための情報を含んでいる。
プログラム作成日情報 1 5 4は、 4バイトのデータで構成され、 半導体メモリ 2の記憶領域に格納されているソフトウエアの作成 Sに関する情報を含んでいる。 対象機種判定情報 1 5 5および対象マイコン判定情報 1 5 6は、 それぞれ 1 6 バイ トのデータで構成され、 格納プログラム正常判定情報 1 0 2と同様に、 半導 体メモリ 2の記憶領域に異なった種類のソフトウエアが記録されているか否かを 判定するための情報を含んでいる。
ID チェックサム情報 1 5 7は、 4バイ トのデータで構成され、 上述した、 格 納プログラム正常判定情報 1 5 1乃至対象マイコン判定情報 1 5 6を含む、 半導 体メモリ 2の記憶領域のソフトウ アに関する各情報が何らかの原因で破壌され ているか否かを確認するための情報を含んでいる。
また、 ソフトウェアバイナリデータ 1 5 8は、 半導体メモリ 2の記憶領域に格 納されている、 画像表示装置 1に書き込まれる （インストールされる） プログラ ムゃデータである。
次に、 以上のように構成される画像表示装置 1におけるプログラムやデータの 書き込み （インストール） 方法について説明する。
図 5は、 図 2に示される第 1 フラッシュ ROM 1 2の記憶領域に格納されている プログラムの関係の例を示す図である。
図 5において、 起動プログラム 2 0 1は、 図 2の起動プログラム領域 7 1に格 納されるプログラムであり、 アップグレードプログラム 2 0 2は、 図 2のアップ グレードプログラム領域 7 3に格納されるプログラムであり、 ユーザプログラム 2 0 3は、 図 2のユーザプログラム領域 7 4に格納されるプログラムである。 画像表示装置 1が電源を投入されるなどして、 ハードウェアリセッ トされると、 第 1 CPU 1 1は、 第 1フラッシュ R0M 1 2の起動プログラム領域 7 1に格納され ている起動プログラム 2 0 1を実行する。
起動プログラム 2 0 1を実行した第 1 CPU 1 1は、 後述するように、 起動処理 を行い、 図 3に示される ID 情報領域 7 2の実行プログラム選択判定情報 1 0 1 の内容に基づいて、 アップグレードプログラム 2 0 2またはユーザプログラム 2 0 3のいずれか一方を選択し、 SDRAM 1 3にコピーした後、 実行する （ソフ トゥ エアリセッ トを行う） 。
アップグレードプログラム 2 0 2を実行した第 1 CPU 1 1は、 後述するように アップグレード処理を行い、 半導体メモリ 2に記録されているソフトウエアを所 定の位置に書き込む （インス トールする） 。 そして、 処理が終了すると、 第 1 CPU 1 1は、 ハードウエアリセッ トを行い、 起動プログラム 2 0 1が実行される ようにする。 その際、 第 1 CPU 1 1は、 ID情報領域 7 2の実行プログラム選択判 定情報 1 0 1を更新し、 ユーザプログラム 2 0 3が選択されるようにする。
ユーザプログラム 2 0 3を実行した第 1 CPU 1 1は、 プログラムに対応する画 像処理を行いながら、 メモリカードインタフェース 2 2を制御して、 メモリカー ドスロット 2 1に、 書き込むプログラムが記録された半導体メモリ 2が装着され たか否かを監視し、 装着されたと判定した場合、 ハードウェアリセットを行い、 起動プログラム 2 0 1が実行されるようにする。 その際、 第 1 CPU 1 1は、 ID情 報領域 7 2の実行プログラム選択判定情報 1 0 1を更新し、 アップグレードプロ グラム 2 0 2が選択されるようにする。
以上のように、 第 1 CPU 1 1は、 起動プログラム 2 0 1、 アップグレードプロ グラム 2 0 2、 および、 ユーザプログラム 2 0 3を実行して、 半導体メモリ 2に 記録されているプログラムやデータを書き込む。 6
15
次に、 図 5の起動プログラム 2 0 1を実行した第 1 CPU 1 1による起動処理に ついて、 図 6のフローチャートを参照して説明する。
最初に、 ステップ S 1において、 第 1 CPU 1 1は、 SDRAM 1 3に対して、 内部 レジスタを設定し、 SDRAM 1 3を制御してデータを記録させることができるよう に、 初期化処理を行う。
そして、 ステップ S 2において、 第 1 CPU 1 1は、 第 1 CPU 1 1に接続されて レヽる、 第 1フラッシュ ROM 1 2、 第 1 EEPR0M 1 4、 メモリカードィンタフェース 2 2、 および、 グラフィックコントローラ 2 3等の周辺デバイスに対しても同様 に、 内部レジスタを設定し、 初期化する。
周辺デバイスを初期化した第 1 CPU 1 1は、 ステップ S 3において、 第 1フラ ッシュ ROM 1 2の ID情報領域 7 2に格納されている ID情報を確認する ID情報 確認処理を実行する。 ID 情報確認処理の詳細については、 図 7のフローチヤ一 トを参照して後述する。
ID 情報確認処理により、 第 1フラッシュ ROM 1 2のアップグレードプログラ ム領域 7 3に格納されているアップグレードプログラム、 または、 ユーザプログ ラム領域 7 4に格納されているユーザプログラムのどちらを選択し、 実行するか を確認し、 そのプログラムを SDRAM 1 3にコピーした第 1 CPU 1 1は、 ステップ S 4において、 ソフトウェアリセットを行い、 選択したプログラムを実行し、 起 動処理を終了する。
以上のようにして、 ハードウェアリセッ トされた第 1 CPU 1 1は、 アップグレ ードプログラムまたはユーザプログラムを SDRAM 1 3にコピーし、 そのコピーさ れたプログラムを実行するためにソフトウユアリセットを行う。
次に、 図 7のフローチャートを参照して、 図 6のステップ S 3において実行さ れる ID情報確認処理の詳細について説明する。
最初に、 ステップ S 2 1において、 第 1 CPU 1 1は、 第 1フラッシュ ROM 1 2 の ID情報記憶領域 7 2を参照する。
そして、 ステップ S 2 2において、 第 1 CPU 1 1は、 ID情報領域 7 2の実行プ ログラム選択判定情報 1 0 1が正常であるか否かを判定する。 実行プログラム選 択判定情報 1 0 1がアップグレードプ口グラム領域 7 3に格納されているァップ グレードプログラムか、 または、 ユーザプログラム領域 7 4に格納されているュ 一ザプログラムを指定しており、 正常であると判定した場合、 第 1 CPU 1 1は、 ステップ S 2 3に処理を進め、 実行プログラム選択判定情報 1 0 1に基づいて、 実行するプログラムとして、 アップグレードプログラムが選択されたか否かを判 定する。
実行プログラム選択判定情報 1 0 1によりアップグレードプログラムが指定さ れ、 実行するプログラムとして、 アップグレードプログラムが選択されたと判定 した場合、 第 1 CPU 1 1は、 ステップ S 2 4に処理を進め、 ID情報領域 7 2の格 納プログラム正常判定情報 1 0 2に基づいて、 選択されたアップグレードプログ ラムが正しい種類のプログラムであるか否かを判定する。
選択されたァップグレードプログラムが正しいプログラムであると判定した場 合、 第 1 CPU 1 1は、 処理をステップ S 2 5に進め、 ID チェックサム情報 1 0 8 に基づいて、 ID 情報領域 7 2の、 格納プログラム正常判定情報 1 0 2乃至対象 マイコン判定情報 1 0 7により構成される、 選択されたァップグレードプログラ ムに対応する ID情報が正常か否かを判定する。
そして、 選択されたアップグレードプログラムに対応する ID 情報が正常であ ると判定した場合、 第 1 CPU 1 1は、 ステップ S 2 6において、 第 1フラッシュ ROM 1 2のアップグレードプログラム領域 7 3に格納されているアップグレード プログラムを SDRAM 1 3にコピーする。
第 1 CPU 1 1は、 ァップグレードプログラムを SDRAM 1 3にコピーすると、 ス テツプ S 2 7において、 ID 情報記憶領域 7 2のチェックサム情報 1 0 4に基づ いて、 コピーしたアップグレードプログラムが正常であるか否かを判定する。 コピーしたアップグレードプログラムが何らかの原因により破壌されており、 正常ではないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 2 4に戻し、 それ以降の処理を繰り返す。 また、 コピーしたアップグレードプログラムが正常であると判定した場合、 第 1 CPU 1 1は、 ID情報確認処理を終了し、 処理を図 6のステップ S 4に進める。 ところで、 ステップ S 2 3において、 実行プログラム選択判定情報 1 0 1によ り、 ユーザプログラムが選択され、 アップグレードプログラムが選択されていな いと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 2 8に進める。
ステップ S 2 8において、 第 1 CPU 1 1は、 格納プログラム正常判定情報 1 1 2に基づいて、 選択されたユーザプログラムが正しい種類のプログラムであるか 否かを判定する。
選択されたユーザプログラムが正しいプログラムであると判定した場合、 第 1 CPU 1 1は、 処理をステップ S 2 9に進め、 IDチェックサム情報 1 1 8に基づい て、 ID 情報領域 7 2の、 格納プログラム正常判定情報 1 1 2乃至対象マイコン 判定情報 1 1 7により構成される、 選択されたユーザプログラムに対応する ID 情報が正常か否かを判定する。
そして、 選択されたユーザプログラムに対応する ID 情報が正常であると判定 した場合、 第 1 CPU 1 1は、 ステップ S 3 0において、 第 1フラッシュ ROM 1 2 のユーザプログラム領域 7 4に格納されているユーザプログラムを SDRAM 1 3に コピーする。
第 1 CPU 1 1は、 ユーザプログラムを SDRAM 1 3にコピーすると、 ステップ S 3 1において、 ID 情報記憶領域 7 2のチェックサム情報 1 1 4に基づいて、 コ ピーしたユーザプログラムが正常であるか否かを判定する。
コピーしたユーザプログラムが何らかの原因により破壌されており、 正常では ないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 2 4に戻し、 それ以降 の処理を繰り返す。
すなわち、 ユーザプログラムのコピーに失敗した第 1 CPU 1 1は、 次に、 アツ プグレードプログラムの SDRAM 1 3へのコピーを試みる。
また、 コピーしたユーザプログラムが正常であると判定した場合、 第 1 CPU 1 1は、 ID情報確認処理を終了し、 処理を図 6のステップ S 4に進める。 ところで、 ステップ S 22において、 実行プログラム選択判定情報 1 0 1力 S、 何らかの原因により破壌されており、 正常ではないと判定した場合、 第 1CPU1 1は、 処理をステップ S 3 2に進め、 エラー処理を行った後、 ID 情報確認処理 を終了する。 この場合、 第 1CPU1 1は、 図 6のステップ S 4の処理は省略し、 起動処理を終了させる。
また、 ステップ S 24において、 選択されたアップグレードプログラムが正し い種類のプログラムではないと判定した場合、 第 1CPU1 1は、 処理をステップ S 3 2に進め、 エラー処理を行った後、 ID 情報確認処理を終了する。 この場合 も、 第 1 CPU 1 1は、 図 6のステップ S 4の処理は省略し、 起動処理を終了させ る。
さらに、 ステップ S 25において、 選択されたアップグレードプログラムに対 応する ID 情報が正常ではないと判定した場合も、 第 1CPU1 1は、 処理をステ ップ S 3 2に進め、 エラー処理を行った後、 ID 情報確認処理を終了する。 この 場合も、 第 1CPU1 1は、 図 6のステップ S 4の処理は省略し、 起動処理を終了 させる。
すなわち、 第 1CPU1 1は、 アップグレードプログラムおよびユーザプロダラ ムを実行することができない場合、 エラー処理を行い、 起動処理を終了させる。 ところで、 ステップ S 28において、 選択されたユーザプログラムが正しい種 類のプログラムではないと判定した場合、 第 1CPU1 1は、 ステップ S 3 1にお いて、 コピーしたユーザプログラムが正常ではないと判定した場合と同様に、 処 理をステップ S 24に戻し、 それ以降の処理を繰り返す。
また、 ステップ S 29において、 選択されたユーザプログラムに対応する ID 情報が正常ではないと判定した場合も、 第 1CPU1 1は、 処理をステップ S 24 に戻し、 それ以降の処理を操り返す。
すなわち、 ユーザプログラムのコピーに失敗した第 1CPU1 1は、 次に、 アツ プグレードプログラムの SDRAM 1 3へのコピーを試みる。
以上のように、 第 1 CPU 1 1は、 ID情報確認処理を行い、 第 1フラッシュ ROM 1 2の ID 情報領域 7 2の内容を確認しながら、 アップグレードプログラムまた はユーザプログラムを SDRAM 1 3にコピーする。
SDRAM 1 3にコピーされたプログラムは、 上述したように、 図 6のステップ S 4において、 ソフトウエアリセットが行われ、 第 1 CPU 1 1により実行される。 以上のようにして、 例えば、 アップグレードプログラムが実行された場合、 第 1 CPU 1 1は、 アップグレード処理を行う。 図 8および図 9のフローチャートを 参照して、 第 1 CPU 1 1によるアップグレード処理について説明する。 また、 必 要に応じて、 図 1 0乃至図 1 3を参照する。
最初に、 ステップ S 5 1において、 第 1 CPU 1 1は、 メモリカードインタフエ ース 2 2を制御して、 メモリカードスロッ ト 2 1の状態を監視し、 メモリカード スロッ ト 2 1の状態の変化を検出したか否かを判定する。
例えば、 メモリカードスロット 2 1に半導体メモリ 2が装着されるなどして、 メモリカードスロッ ト 2 1の状態の変化を検出すると、 メモリカードィンタフエ ース 2 2は、 その情報を第 1 CPU 1 1に供給する。 第 1 CPU 1 1は、 メモリカー ドインタフェース 2 2より供給された情報に基づいて、 メモリカードスロット 2 1の状態が変化したか否かを判定する。
メモリカードィンタフェース 2 2がメモリカードスロッ ト 2 1の状態の変化を 検出したと判定した場合、 第 1 CPU 1 1は、 ステップ S 5 2に処理を進め、 その 情報に基づいて、 メモリカードスロット 2 1に半導体メモリ 2が装着されている か否かを判定する。
メモリカードスロット 2 1に半導体メモリ 2が装着されていると判定した場合、 第 1 CPU 1 1は、 処理をステップ S 5 3に進め、 装着時用 GUI を生成し、 グラフ イツクコントローラ 2 3、 スケーリングデバイス 2 4、 および表示デバイスコン トローラ 2 5を介して、 表示部 2 6に供給し、 表示する画面を装着時用 GUI 画 面に切り替える。 装着時用 GUI を取得した表示部 2 6は、 表示デバイスコント ローラ 2 5に制御されて、 ディスプレイに、 例えば、 図 1 0に示すような装着時 用 GUI画面を表示する。 図 1 0の装着時用 GUI画面 2 1 1においては、 「Write」 と表示されるボタン 2 1 1 Aが操作可能な状態 （アクティブ） になっており、 ユーザは入力部 3 3を 操作することにより、 ボタン 2 1 1 Aを操作し、 書き込み開始 （アップグレード 開始） を指示することができる。
図 8に戻り、 表示画面を装着時用 GUI に切り替えた第 1 CPU 1 1は、 処理をス テツプ S 5 8に進める。
また、 ステップ S 5 2において、 メモリカードスロット 2 1に半導体メモリ 2 が装着されていないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 5 4に 進め、 未装着時用 GUI を生成し、 グラフィックコントローラ 2 3、 スケーリン グデバイス 2 4、 および表示デバィスコントローラ 2 5を介して、 表示部 2 6に 供給し、 表示する画面を未装着時用 GUI 画面に切り替える。 未装着時用 GUI を 取得した表示部 2 6は、 表示デバイスコントローラ 2 5に制御されて、 ディスプ レイに、 例えば、 図 1 1に示すような未装着時用 GUI画面を表示する。
図 1 1の未装着時用 GUI 画面 2 2 1においては、 「Home」 と表示されるボタ ン 2 2 1 Aが操作可能な状態 （アクティブ） になっており、 ユーザは入力部 3 3 を操作することにより、 ボタン 2 2 1 Aを操作し、 書き込みに関する処理の中止 を指示し、 ディスプレイに、 所定の基本的なメニューを表示する GUI 画面であ る 「Home J 画面を表示させ、 その他の処理を選択できるようにすることができ る。
図 8に戻り、 表示画面を未装着時用 GUI に切り替えた第 1 CPU 1 1は、 処理を ステップ S 5 8に進める。
ところで、 ステップ S 5 1において、 メモリカードインタフェース 2 2よりメ モリカードスロッ ト 2 1の状態に関する情報を取得しておらず、 メモリカードィ ンタフェース 2 2がメモリカードスロット 2 1の状態の変化を検出していないと 判定した場合、 第 1 CPU 1 1は、 処理をステップ S 5 5に進める。
ステップ S 5 5において、 第 1 CPU 1 1は、 表示部 2 6に、 エラー時用 GUI ま たは完了時用 GUI を表示しているか否かを判定する。 書き込み （アップグレー ド） が正常に行われた場合、 第 1 CPU 1 1は、 完了時用 GUI を生成し、 グラフィ ックコントローラ 2 3、 スケーリングデバイス 2 4、 および表示デバィスコント ローラ 2 5を介して、 表示部 2 6に供給する。 完了時用 GUI を取得した表示部
2 6は、 表示デバイスコントローラ 2 5に制御されて、 ディスプレイに、 例えば、 図 1 2に示すような完了時用 GUI画面を表示する。
図 1 2の完了時用 GUI 画面 2 3 1においては、 「0K」 と表示されるボタン 2 3 1 Aが操作可能な状態 （アクティブ） になっており、 ユーザは入力部 3 3を操 作することにより、 ポタン 2 3 1 Αを操作し、 書き込みの完了を確認することが できる。
また、 書き込み （アップグレード） 処理においてエラーが発生した場合、 第 1 CPU 1 1は、 エラー時用 GUI を生成し、 グラフィックコントローラ 2 3、 スケー リングデバイス 2 4、 および表示デバイスコントローラ 2 5を介して、 表示部 2 6に供給する。 エラー時用 GUI を取得した表示部 2 6は、 表示デバイスコント ローラ 2 5に制御されて、 ディスプレイに、 例えば、 図 1 3に示すようなエラー 時用 GUI画面を表示する。
図 1 3のエラー時用 GUI 画面 2 4 1においては、 「0K」 と表示されるボタン 2 4 1 Aが操作可能な状態 （アクティブ) になっており、 ユーザは入力部 3 3を 操作することにより、 ポタン 2 4 1 Αを操作し、 書き込みにおいてエラーが発生 したことを確認することができる。
図 8に戻り、 第 1 CPU 1 1は、 ステップ S 5 5において、 以上のようなエラー 時用 GUI または完了時用 GUI を、 表示部 2 6に表示しているか否かを判定し、 表示していないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 5 8に進め る。
また、 以上のようなエラー時用 GUI または完了時用 GUI を、 表示部 2 6に表 示していると判定した場合、 第 1 CPU 1 1は、 処理をステップ S 5 6に進める。 ステップ S 5 6において、 第 1 CPU 1 1は、 第 2 CPU 3 1を制御して、 入力部
3 3を監視し、 ユーザの操作を検出したか否かを判定する。 第 1 CPU 1 1は、 通 信バス 1 5を介して、 第 2 CPU 3 1に入力部 3 3を監視する処理を実行させる。 第 2 CPU 3 1は、 入力部 3 3を監視し、 ユーザが入力部 3 3を操作したか否かを 検出し、 通信バス 1 5を介して、 第 1 CPU 1 1にそのことを通知する。 第 1 CPU 1 1は、 その情報に基づいてユーザの操作を検出したか否かを判定する。
ユーザが入力部 3 3を操作せず、 ユーザの操作を検出していないと判定した場 合、 第 1 CPU 1 1は、 処理をステップ S 5 1に戻し、 それ以降の処理を繰り返す。 ユーザの操作を検出したと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 5 7に進め、 表示部 2 6に表示されているエラー時用 GUI または完了時用 GUI を消去し、 GUI を初期化する。 GUI を初期化した第 1 CPU 1 1は、 処理をステツ プ S 5 1に戻し、 それ以降の処理を繰り返す。
すなわち、 第 1 CPU 1 1は、 表示部 2 6に完了時用 GUI 画面 2 3 1またはエラ 一時用 GUI 画面 2 4 1が表示されている場合、 ユーザが入力部 3 3を操作して、 ポタン 2 3 1 Aまたはボタン 2 4 1 Aを操作するまで、 ステップ S 5 1、 ステツ プ S 5 5、 およびステップ S 5 6の処理を繰り返し、 待機する。
そして、 ユーザが入力部 3 3を操作し、 ボタン 2 3 1 Aまたはボタン 2 4 1 A を操作すると、 第 1 CPU 1 1は、 表示部 2 6に表示されている完了時用 GUI 画面 2 3 1またはエラー時用 GUI画面 2 4 1を消去する。
上述したように、 ステップ S 5 3において、 表示部 2 6の表示画面を装着時用 GUI 画面 2 1 1に切り替えた場合、 ステップ S 5 4において、 表示部 2 6の表示 画面を未装着時用 GUI 画面 2 2 1に切り替えた場合、 または、 ステップ S 5 5 において、 表示部 2 6に完了時用 GUI 画面 2 3 1またはエラー時用 GUI 画面 2 4 1が表示されていないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 5 8に進める。
ステップ S 5 8において、 ステップ S 5 6の場合と同様に、 第 2 CPU 3 1を制 御して、 入力部 3 3を監視し、 第 1 CPU 1 1は、 ユーザの操作を検出したか否か を判定する。
ユーザが入力部 3 3を操作しておらず、 ユーザの操作を検出していないと判定 した場合、 第 1 CPU 1 1は、 処理をステップ S 5 1に戻し、 それ以降の処理を繰 り返す。
また、 ユーザが入力部 3 3を操作し、 ユーザの操作を検出したと判定した場合、 第 1 CPU 1 1は、 図 9のステップ S 6 1に処理を進め、 ステップ S 5 2の処理の 場合と同様に、 メモリカードインタフェース 2 2を制御して、 メモリカードス口 ット 2 1に半導体メモリ 2が装着されているか否かを判定する。
半導体メモリ 2が装着されていると判定した場合、 第 1 CPU 1 1は、 処理をス テツプ S 6 2に進め、 装着された半導体メモリ 2の記憶領域に、 画像表示装置 1 に書き込む対象フアイルが存在するか否かを判定する。
半導体メモリ 2の記憶領域に、 図 4に示すように、 ソフトウェアバイナリデー タゃ ID 情報が記録されており、 対象ファイルが存在すると判定した場合、 第 1CPU 1 1は、 ステップ S 6 3において書き換え処理を実行する。 書き換え処理 の詳細は、 図 1 4と図 1 5のフローチヤ一トを参照して後述する。
そして、 書き換え処理を終了した第 1 CPU 1 1は、 処理を図 8のステップ S 5 1に戻し、 それ以降の処理を繰り返す。
また、 ステップ S 6 2において、 半導体メモリ 2の記憶領域に、 ソフトウェア バイナリデータや ID 情報が記録されておらず、 対象ファイルが存在しないと判 定した場合、 第 1 CPU 1 1は、 処理をステップ S 6 4に進め、 表示部 2 6にエラ 一時用 GUIを表示させる。
そして、 エラー時用 GUI を表示部 2 6に表示させた第 1 CPU 1 1は、 処理を図 8のステップ S 5 1に戻し、 それ以降の処理を繰り返す。
ところで、 ステップ S 6 1において、 半導体メモリ 2がメモリカードスロット 2 1に装着されていないと判定した場合、 第 1CPU 1 1は、 処理をステップ S 6 5に進め、 第 1フラッシュ ROM 1 2の ID 情報領域 7 2に格納されている実行プ ログラム選択判定情報 1 0 1の内容を書き換えて、 ユーザプログラムが選択され て実行されるようにする。
そして、 第 1 CPU 1 1は、 ステップ S 6 6において、 ハードウエアリセッ トを 行って、 アップグレード処理を終了する。
図 5のアップグレードプログラム 2 0 2を実行した第 1 CPU 1 1は、 以上のよ うにして、 アップグレード処理を行い、 半導体メモリ 2の記憶領域に格鈉されて いるソフトウェアを画像表示装置 1に書き込む （インス トールする） 。
次に、 図 9のステップ S 6 3において実行される書き換え処理の詳細について、 図 1 4および図 1 5のフローチャートを参照して説明する。
最初に、 第 1 CPU 1 1は、 ステップ S 8 1において、 対象ファイルを第 1フラ ッシュ R0M 1 2の記憶領域にィンストールするか否かを判定する。
半導体メモリ 2の記憶領域に記憶されているプログラムやデータは、 画像表示 装置 1の第 1フラッシュ ROM 1 2、 第 1 EEPR0M 1 4、 第 2フラッシュ ROM 3 2、 または、 第 2 EEPR0M 3 4のいずれかに書き込まれる （インス トールされる） 。 その書き込み （インストール） 先は、 図 4に示される、 半導体メモリ 2の記憶領 域に格納されている対象機種判定情報 1 5 5により指定されている。
第 1 CPU 1 1は、 ステップ S 8 1において、 対象機種判定情報 1 5 5に基づい て、 まず、 半導体メモリ 2の記憶領域に記憶されているプログラムやデータを第 1フラッシュ ROM 1 2にィンストールするか否かを判定する。
そして、 半導体メモリ 2の記憶領域に記憶されている対象ファイルがプログラ ムであり、 第 1フラッシュ ROM 1 2にインス トールすると判定した場合、 第 1 CPU 1 1は、 処理をステップ S 8 2に進め、 メモリカードィンタフェース 2 2を 制御して、 メモリカードスロット 2 1に装着された半導体メモリ 2より、 対象フ アイルを読み出し、 SDRAM 1 3に供給し、 保持させる。 なお、 このとき、 第 1 CPU 1 1は、 対象ファイルを格納する領域として、 SDRAM 1 3の、 コピーされた アップグレードプログラムが格納されている領域とは異なる領域を指定する。 そして、 第 1 CPU 1 1は、 ステップ S 8 3において、 SDRAM 1 3に保持されて いる対象ファイルを確認し、 読み出しが正常に行われたか否かを判定する。
SDRAM 1 3にコピーされた対象ファイルが正常であり、 読み出しが正常に行わ れたと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 8 4に進め、 第 1フラ ッシュ R0M 1 2の記憶領域の、 対象ファイルの格納先として指定される領域に格 納されているデータを消去する。
そして、 ステップ S 8 5において、 第 1 CPU 1 1は、 図 4の対象マイコン判定 情報 1 5 6等に基づいて、 SDRAM 1 3に保持されている対象ファイルを、 第 1フ ラッシュ ROM 1 2の所定の領域に書き込む （インス トールする） 。
対象ファイルを書き込んだ第 1 CPU 1 1は、 ステップ S 8 6に処理を進め、 図 4のチェックサム情報 1 5 3に基づいて、 書き込み （インス トール） が正常に行 われたか否かを判定する。
書き込み （インス トール） が正常に行われたと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 8 7に進め、 完了時用 GUI を生成し、 グラフィックコント口 ーラ 2 3、 スケーリングデバイス 2 4、 および表示デバイスコントローラ 2 5を 介して、 表示部 2 6に供給し、 図 1 2に示す完了時用 GUI 画面 2 3 1を表示さ せる。
完了時用 GUI 画面 2 3 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了し、 図 8のステップ S 5 1に処理を戻す。
また、 ステップ S 8 3において、 SDRAM 1 3にコピーされた対象ファイルがな んらかの原因により破壌されており、 読み出しが正常に行われていないと判定し た場合、 第 1 CPU 1 1は、 処理をステップ S 8 8に進める。
さらに、 ステップ S 8 6において、 対象フアイノレの第 1フラッシュ ROM 1 2へ の書き込みが正常に行われていないと判定した場合も、 第 1 CPU 1 1は、 処理を ステップ S 8 8に進める。
第 1 CPU 1 1は、 ステップ S 8 8において、 エラー時用 GUI を生成し、 グラフ イツクコントローラ 2 3、 スケーリングデバイス 2 4、 および表示デバィスコン トローラ 2 5を介して、 表示部 2 6に供給し、 図 1 3に示すエラー時用 GUI 画 面 2 4 1を表示させる。
エラー時用 GUI 画面 2 4 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了 し、 図 8のステップ S 5 1に処理を戻す。 ところで、 ステップ S 8 1において、 半導体メモリ 2の記憶領域に記憶されて いるプログラムやデータを第 1フラッシュ ROM 1 2にィンストールしないと判定 した場合、 第 1 CPU 1 1は、 処理をステップ S 8 9に進め、 同様に、 対象機種判 定情報 1 5 5に基づいて、 半導体メモリ 2の記憶領域に記憶されているプログラ ムゃデータを第 1 EEPROM 1 4にィンストールするか否かを判定する。
そして、 半導体メモリ 2の記憶領域に記憶されているソフトウェアがデータで あり、 第 1 EEPROM 1 4にインス トールすると判定した場合、 第 1 CPU 1 1は、 処 理をステップ S 9 0に進め、 メモリカードインタフェース 2 2を制御して、 メモ リカードスロット 2 1に装着された半導体メモリ 2より、 対象ファイルを読み出 し、 SDRAM 1 3に供給し、 保持させる。 なお、 このとき、 第 1 CPU 1 1は、 対象 ファイルを格納する領域として、 SDRAM 1 3の、 コピーされたアップグレードプ ログラムが格納されている領域とは異なる領域を指定する。
そして、 第 1 CPU 1 1は、 ステップ S 9 1において、 SDRAM 1 3に保持されて いる対象ファイルを確認し、 読み出しが正常に行われたか否かを判定する。
SDR崖 1 3にコピーされた対象ファイルが正常であり、 読み出しが正常に行わ れたと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 9 2に進め、 第 1 EEPROM 1 4の記憶領域の、 対象ファイルの格納先として指定される領域に格納 されているデータを消去する。
そして、 ステップ S 9 3において、 第 1 CPU 1 1は、 図 4の対象マイコン判定 情報 1 5 6等に基づいて、 SDRAM 1 3に保持されている対象ファイルを、 第 1 EEPROM 1 4の所定の領域に書き込む （インス トールする） 。
対象ファイルを書き込んだ第 1 CPU 1 1は、 ステップ S 9 4に処理を進め、 図 4のチェックサム情報 1 5 3に基づいて、 書き込み （インス トール） が正常に行 われたか否かを判定する。
書き込み （インス ール） が正常に行われたと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 9 5に進め、 完了時用 GUI を生成し、 グラフィックコント口 ーラ 2 3、 スケーリングデバイス 2 4、 および表示デバイスコントローラ 2 5を 8186
27
介して、 表示部 2 6に供給し、 図 1 2に示す完了時用 GUI 画面 2 3 1を表示さ せる。
完了時用 GUI 画面 2 3 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了し、 図 8のステップ S 5 1に処理を戻す。
また、 ステップ S 9 1において、 SDRAM 1 3にコピーされた対象ファイルがな んらかの原因により破壊されており、 読み出しが正常に行われていないと判定し た場合、 第 1 CPU 1 1は、 処理をステップ S 9 6に進める。
さらに、 ステップ S 9 4において、 対象ファイルの第 1フラッシュ R0M 1 2へ の書き込みが正常に行われていないと判定した場合も、 第 1 CPU 1 1は、 処理を ステップ S 9 6に進める。
第 1 CPU 1 1は、 ステップ S 9 6において、 エラー時用 GUI を生成し、 グラフ イツクコントローラ 2 3、 スケーリングデバイス 2 4、 および表示デバイスコン トローラ 2 5を介して、 表示部 2 6に供給し、 図 1 3に示すエラー時用 GUI 画 面 2 4 1を表示させる。
エラー時用 GUI 画面 2 4 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了 し、 図 8のステップ S 5 1に処理を戻す。
ところで、 ステップ S 8 9において、 半導体メモリ 2の記憶領域に記憶されて いるプログラムゃデ一タを第 1 EEPR0M 1 4にインス トールしないと判定した場 合、 第 1 CPU 1 1は、 処理を図 1 5のステップ S 1 0 1に進める。
図 1 5のステップ S 1 0 1において、 第 1 CPU 1 1は、 図 1 4のステップ S 8 1およびステップ S 8 9の場合と同様に、 対象機種判定情報 1 5 5に基づいて、 半導体メモリ 2の記憶領域に記憶されているプログラムやデータを第 2フラッシ ュ ROM 3 2にィンス トールするか否かを判定する。
そして、 半導体メモリ 2の記憶領域に記憶されているソフトウェアがプログラ ムであり、 第 2フラッシュ ROM 3 2にインス トールすると判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 0 2に進め、 メモリカードインタフェース 2 2 を制御して、 メモリカードスロッ ト 2 1に装着された半導体メモリ 2より、 対象 ファイルを読み出し、 SDRAM1 3に供給し、 保持させる。 なお、 このとき、 第 1 CPU 1 1は、 対象ファイルを格納する領域として、 SDRAM 1 3の、 コピーされた アップグレードプログラムが格納されている領域とは異なる領域を指定する。 そして、 第 1 CPU 1 1は、 ステップ S 1 0 3において、 SDRAM 1 3に保持され ている対象ファイルを確認し、 読み出しが正常に行われたか否かを判定する。
SDRAM 1 3にコピーされた対象ファイルが正常であり、 読み出しが正常に行わ れたと判定した場合、 第 1CPU1 1は、 処理をステップ S 1 04に進め、 第 2 CPU 3 1を制御し、 第 2 CPU 3 1に、 内蔵する ROM (図示せず） に格納されている 起動専用プログラムを実行させる。
第 1CPU1 1は、 制御バス 1 6を介して、 第 2 CPU 3 1を制御し、 第 2 CPU 3 1 に起動専用プログラムを実行させ、 プログラムを第 2フラッシュ R0M3 2にイン ストールするように設定して、 ソフトウェアリセットを行う。
ソフトウェアリセットされた第 2 CPU 3 1は、 起動専用プログラムを実行し、 第 2フラッシュ R0M3 2に対して書き込み処理の準備を開始する。 そして、 準備 が完了すると第 2CPU3 1は、 通信バス 1 5を介して、 第 1 CPU 1 1に対象ファ ィルを要求する。
第 1 CPU 1 1は、 ステップ S 1 05において、 その対象ファイルの要求を取得 したか否かを判定し、 取得したと判定するまで待機する。
対象ファイルの要求を第 2 CPU 3 1より取得したと判定した場合、 第 1CPU1 1は、 ステップ S 1 06に処理を進め、 要求された対象ファイルを、 通信バス 1 5を介して第 2 CPU 3 1に供給する。
対象ファイルを供給された第 2 CPU 3 1は、 取得した対象ファイルを第 2フラ ッシュ R0M3 2の所定のアドレス位置に書き込む （インス トールする） 。 そして、 第 2CPU3 1は、 第 2フラッシュ R0M3 2に書き込まれた対象ファイルを参照し、 正常にインス トールされたか否かを判定し、 その判定結果を、 通信バス 1 5を介 して、 第 1CPU1 1に供給する。
その判定結果を取得した第 1 CPU 1 1は、 ステップ S 1 0 7において、 取得し 3 008186
29
た判定結果に基づいて、 対象ファイルのインストールが正常に行われたか否かを 判定する。
第 2フラッシュ ROM 3 2へのィンストールが正常に行われたと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 0 8に進め、 完了時用 GUI を生成し、 ダラ フィックコントローラ 2 3、 スケーリングデバイス 2 4、 および表示デバィスコ ントローラ 2 5を介して、 表示部 2 6に供給し、 図 1 2に示す完了時用 GUI 画 面 2 3 1を表示させる。
完了時用 GUI 画面 2 3 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了し、 図 8のステップ S 5 1に処理を戻す。
また、 ステップ S 1 0 7において、 対象ファイルの第 2フラッシュ R0M 3 2へ のインス トールが正常に行われていないと判定した場合、 第 1 CPU 1 1は、 処理 をステップ S 1 0 9に進め、 エラー時用 GUI を生成し、 グラフィ ックコント口 ーラ 2 3、 スケーリングデバイス 2 4、 および表示デバイスコントローラ 2 5を 介して、 表示部 2 6に供給し、 図 1 3に示すエラー時用 GUI 画面 2 4 1を表示 させる。
エラー時用 GUI 画面 2 4 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了 し、 図 8のステップ S 5 1に処理を戻す。
ところで、 ステップ S 1 0 1において、 半導体メモリ 2の記憶領域に記憶され ている対象ファイルがデータであり、 第 2 EEPR0M 3 4にインス トールし、 第 2 フラッシュ ROM 3 2にインス トールしないと判定した場合、 第 1 CPU 1 1は、 処 理をステップ S 1 1 0に進める。
ステップ S 1 1 0において、 第 1 CPU 1 1は、 第 2 EEPR0M 3 4に対象ファイル をインストールするために、 メモリカードインタフェース 2 2を制御して、 メモ リカードスロッ ト 2 1に装着された半導体メモリ 2より、 対象ファイルを読み出 し、 SDRAM 1 3に供給し、 保持させる。 なお、 このとき、 第 1 CPU 1 1は、 対象 ファイルを格納する領域として、 SDRAM 1 3の、 コピーされたアップグレードプ ログラムが格納されている領域とは異なる領域を指定する。 そして、 第 1 CPU1 1は、 ステップ S 1 1 1において、 SDRAM 1 3に保持され ている対象フアイルを確認し、 読み出しが正常に行われたか否かを判定する。
SDRAM 1 3にコピーされた対象ファイルが正常であり、 読み出しが正常に行わ れたと判定した場合、 第 1CPU1 1は、 処理をステップ S 1 1 2に進め、 第 2 CPU3 1を制御し、 第 2CPU3 1に、 内蔵する ROM (図示せず） に格納されている 起動専用プログラムを実行させる。
第 1CPU1 1は、 制御バス 1 6を介して、 第 2 CPU 3 1を制御し、 第 2 CPU 3 1 に起動専用プログラムを実行させ、 プログラムを第2 EEPR0M34にィンストー ルするように設定して、 ソフトウェアリセットを行う。
ソフトウェアリセッ トされた第 2 CPU 3 1は、 起動専用プログラムを実行し、 第 2EEPR0M 34に対して書き込み処理の準備を開始する。 そして、 準備が完了 すると、 第 2 CPU 3 1は、 通信バス 1 5を介して、 第 1 CPU 1 1に対象ファイル を要求する。
第 1 CPU 1 1は、 ステップ S 1 1 3において、 その対象ファイルの要求を取得 したか否かを判定し、 取得したと判定するまで待機する。
対象ファイルの要求を第 2 CPU 3 1より取得したと判定した場合、 第 1CPU1 1は、 ステップ S 1 14に処理を進め、 要求された対象ファイルを、 通信バス 1 5を介して第 2 CPU 3 1に供給する。
対象ファイルを供給された第 2CPU3 1は、 取得した対象ファイルを第 2 EEPR0M34の所定のア ドレス位置に書き込む （インス トールする） 。 そして、 第 2CPU3 1は、 第 2EEPR0M34に書き込まれた対象ファイルを参照し、 正常に インス トールされたか否かを判定し、 その判定結果を、 通信バス 1 5を介して、 第 1CPU1 1に供給する。
その判定結果を取得した第 1 CPU 1 1は、 ステップ S 1 1 5において、 取得し た判定結果に基づいて、 対象ファイルのインス トールが正常に行われたか否かを 判定する。
第 2フラッシュ ROM 3 2へのィンストールが正常に行われたと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 1 6に進め、 完了時用 GUI を生成し、 ダラ フィックコントローラ 2 3、 スケーリングデバイス 2 4、 および表示デバィスコ ントローラ 2 5を介して、 表示部 2 6に供給し、 図 1 2に示す完了時用 GUI 画 面 2 3 1を表示させる。
完了時用 GUI 画面 2 3 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了し、 図 8のステップ S 5 1に処理を戻す。
また、 ステップ S 1 1 1において、 読み出しが正常に行われなかったと判定し た場合、 並びに、 ステップ S 1 1 5において、 対象ファイルの第 2 CPU 3 1への 供給が正常に行われていないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 1 7に進め、 エラー時用 GUI を生成し、 グラフィックコントローラ 2 3、 スケーリングデバイス 2 4、 および表示デバイスコントローラ 2 5を介して、 表 示部 2 6に供給し、 図 1 3に示すエラー時用 GUI画面 2 4 1を表示させる。
エラー時用 GUI 画面 2 4 1を表示させた第 1 CPU 1 1は、 書き換え処理を終了 し、 図 8のステップ S 5 1に処理を戻す。
以上のようにして、 第 1 CPU 1 1は、 指定されたインス トール先に合わせて処 理を行い、 対象ファイルをインス トールする。 上述したように、 第 2 CPU 3 1に 対応する第 2フラッシュ ROM 3 2または第 2 EEPR0M 3 4に対象ファイルをインス トールする場合、 第 1 CPU 1 1は、 制御バス 1 6を介して第 2 CPU 3 1を制御し て、 処理を行う。
これにより、 画像表示装置 1は、 供給されたプログラムを、 容易に、 互いに異 なる CPUに制御される複数の記憶部にインストールすることができる。
なお、 第 1 CPU 1 1は、 第 1フラッシュ R0M 1 2に記憶されているアップダレ ードプログラムを、 SDRAM 1 3にコピーしてから実行するので、 対象ファイルが そのアップグレードファイル自身である場合でも、 第 1フラッシュ ROM 1 2にィ ンス トールすることができる。 このとき、 第； L CPU 1 1は、 SDRAM 1 3にコピー された古いァップグレードプログラムを実行しており、 ソフトウェアリセッ トを 行うことで、 インス トールされた新しいアップグレードプログラムを実行するこ T/JP2003/008186
32
とができる。
上述したように、 第 1CPU1 1による書き換え処理において、 図 4の対象マイ コン判定情報 1 5 6により、 対象ファイルのインス トール先が第 2フラッシュ R0M3 2または第 2EEPR0M34に指定されている場合、 第 1 CPU 1 1は、 制御バ ス 1 6を介して、 第 2 CPU 3 1を制御し、 第 2 CPU 3 1に起動専用プログラムを 実行させ、 プログラムを第 2フラッシュ R0M3 2または第 2EEPR0M34にインス トールするように設定して、 ソフトウェアリセッ トを行う。
ソフ トウェアリセッ トされた第 2 CPU 3 1は、 起動専用プログラムを実行し、 第 2フラッシュ R0M3 2または第 2EEPR0M34に対して書き込み処理を開始する。 第 2CPU3 1による書き込み処理について、 図 1 6のフローチャートを参照して 説明する。
最初に、 ステップ S 1 3 1において、 第 2 CPU 3 1は、 第 2 CPU 3 1に接続さ れている、 第 2フラッシュ R0M32、 入力部 33、 第 2 EEPR0M 34、 および、 ス ケーリングデバイス 24等の周辺デバイスに対して、 内部レジスタを設定し、 初 期化する。
そして、 ステップ S 1 3 2において、 第 2 CPU 3 1は、 対象ファイルの書き込 み先デバイスを第 1 CPU 1 1により指示されたデバイス、 すなわち、 第 2フラッ シュ ROM 3 2または第 2EEPR0M34のいずれかに設定する。
書き込み先デバイスを設定した第 2 CPU 3 1は、 ステップ S 1 3 3において、 ィンス トールする対象ファイルを、 通信バス 1 5を介して、 第 1CPU1 1に要求 する。 対象ファイルを要求された第 1 CPU 1 1は、 図 1 5のステップ S 1 0 5ま たはステップ S 1 1 3の処理において、 その要求を検知し、 ステップ S 106ま たはステップ S 1 14の処理により、 要求された対象ファイルを、 通信バス 15 を介して、 第 2 CPU 3 1に供給する。
第 2 CPU 3 1は、 ステップ S 1 34において、 第 1 CPU 1 1より要求した対象 フアイルを取得したか否かを判定し、 取得したと判定するまで待機する。
そして、 対象ファイルを取得したと判定した場合、 第 2 CPU 3 1は、 処理をス テツプ S I 3 5に進め、 取得した対象ファイルを、 ステップ S 1 3 2において設 定した書き込み先デバイス、 すなわち、 第 2フラッシュ ROM 3 2または第 2 EEPR0M 3 4のいずれかに書き込む (ィンス トールする) 。
対象ファイルを書き込むと、 第 2 CPU 3 1は、 ステップ S 1 3 6において、 書 き込まれた対象ファイルが正常であるか否かを確認し、 ステップ S 1 3 7におい て、 その確認結果を、 通信バス 1 5を介して第 1 CPU 1 1に供給し、 書き込み処 理を終了する。
以上のようにして、 第 2 CPU 3 1は、 第 1 CPU 1 1にソフトウェアリセッ トさ れて、 書き込み処理を実行する。
これにより、 画像表示装置 1は、 供給されたプログラムを、 容易に、 互いに異 なる CPUに制御される複数の記憶部にインストールすることができる。
以上のようにして、 第 1 CPU 1 1によりアップグレードプログラム 2 0 2が実 行され、 図 9のステップ S 6 6において、 ハードウェアリセッ トが行われると、 第 1 CPU 1 1は、 図 5に示されるように、 起動プログラム 2 0 1を実行する。 そして、 図 9のステップ S 6 5において、 第 1 CPU 1 1により、 第 1フラッシ ュ R0M 1 2の ID 情報領域 7 2に格納される実行プログラム選択判定情報 1 0 1 がユーザプログラムを選択するように設定されているので、 起動プログラム 2 0 1を実行した第 1 CPU 1 1は、 図 7のステップ S 3 0において、 第 1フラッシュ ROM 1 2のユーザプログラム領域 7 4に格納されているユーザプログラム 2 0 3 を SDRAM 1 3にコピーし、 図 6のステップ S 4において、 ソフトウェアリセット を行い、 SDRAM 1 3にコピーされたユーザプログラム 2 0 3を実行する。
ユーザプログラムを実行する第 1 CPU 1 1は、 画像処理に関する所定の処理を 行いながら、 メモリカードインタフェース 2 2を制御して、 メモリカードスロッ ト 2 1の状態変化を監視する。
第 1 CPU 1 1によるユーザプログラム実行処理について、 図 1 7のフローチヤ ートを参照して説明する。
第 1 CPU 1 1は、 最初に、 ステップ S 1 5 1において、 図 8のステップ S 5 1 の場合と同様に、 メモリカードインタフェース 2 2を制御して、 メモリカードス ロッ ト 2 1の状態を監視し、 メモリカードスロッ ト 2 1の状態の変化を検出した か否かを判定する。
メモリカードィンタフェース 2 2がメモリカードスロッ ト 2 1の状態の変化を 検出したと判定した場合、 第 1 CPU 1 1は、 ステップ S 1 5 2に処理を進め、 ス テツプ S 5 2の場合と同様に、 その情報に基づいて、 メモリカードスロット 2 1 に半導体メモリ 2が装着されているか否かを判定する。
メモリカードスロッ ト 2 1に半導体メモリ 2が装着されていると判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 5 3に進め、 図 9のステップ S 6 2の場合 と同様に、 装着された半導体メモリ 2の記憶領域に、 画像表示装置 1に書き込む 対象ファイルが存在するか否かを判定する。
そして対象ファイルが存在すると判定した場合、 第 1 CPU 1 1は、 ステップ S 1 5 4において、 第 1フラッシュ R0M 1 2の ID 情報領域 7 2に格納されている 実行プログラム選択判定情報 1 0 1の内容を書き換えて、 アップグレードプログ ラム 2 0 2が選択されて実行されるようにする。
そして、 第 1 CPU 1 1は、 ステップ S 1 5 5において、 ハードウエアリセッ ト を行って、 ユーザプログラム実行処理を終了する。
ところで、 ステップ S 1 5 1において、 メモリカードスロット 2 1の状態の変 化を検出していないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 5 6 に進める。
また、 ステップ S 1 5 2において、 メモリカードスロッ ト 2 1に半導体メモリ 2が装着されていないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 5 6に進める。
さらに、 ステップ S 1 5 3において、 メモリカードスロッ ト 2 1に装着された 半導体メモリ 2の記憶領域に、 対象ファイルが存在しないと判定した場合、 第 1 CPU 1 1は、 処理をステップ S 1 5 6に進める。
ステップ S 1 5 6において、 第 1 CPU 1 1は、 各部を制御して、 ユーザプログ ラム 2 0 3に定義された所定の画像処理に関する処理を行う。
例えば、 第 1 CPU 1 1は、 ステップ S 1 5 6において、 メモリカードィンタフ エース 2 2やグラフィックコントローラ 2 3等を制御したり、 第 2 CPU 3 1に情 報を供給したり して、 GUIデータを表示部 2 6に供給する。
図 1 8は、 ステップ S 1 5 6の処理による表示部 2 6に表示される画面の例を 示す図である。
図 1 8において、 GUI 画面 2 5 1は、 画像表示装置 1に入力された JPEG 画像 データに対応するサムネイル画像の一覧を表示する画面である。 表示部 2 6は、 表示デバィスコントローラ 2 5に制御されて、 図 1 8に示されるような GUI 画 面 2 5 1をディスプレイに表示する。
なお、 ステップ S 1 5 6において実行される処理は、 上述したような処理以外 の処理でもよく、 ユーザプログラム 2 0 3に定義された処理であれば何でもよい。 ステップ S 1 5 6の処理が終了した第 1 CPU 1 1は、 処理をステップ S 1 5 1 に戻し、 それ以降の処理を繰り返す。
すなわち、 ユーザプログラム 2 0 3を実行する第 1 CPU 1 1は、 ステップ S 1 5 6において、 所定の処理を行いながら、 ステップ S 1 5 1乃至ステップ S 1 5 3において、 インス トールする対象ファイルが用意されたか否かを判定し、 用意 された場合は、 ステップ S 1 5 4およびステップ S 1 5 5の処理により、 起動プ ログラム 2 0 1がアップグレードプログラムを選択するように設定してからハー ドウエアリセッ トし、 起動プログラム 2 0 1を実行する。
また、 インス トールする対象ファイルが用意されていない場合 （ステップ S 1 5 1で、 メモリカードスロッ ト 2 1の状態変化が検出されていないと判定された 場合、 ステップ S 1 5 2で、 半導体メモリ 2が挿入されていないと判定された場 合、 並びに、 ステップ S 1 5 3で、 対象ファイルが存在しないと判定された場 合） は、 第 1 CPU 1 1は、 ステップ S 1 5 6の処理を繰り返す。
以上のようにして、 第 1 CPU 1 1は、 インス トールする対象ファイルが用意さ れたか否かを調査しながら、 ユーザプログラムを実行させる。 これにより、 画像 6
36
表示装置 1のユーザは、 容易にィンス トール処理を行うことができる。
以上のように、 第 1 CPU 1 1は、 ハードウエアリセットおよびソフトウェアリ セットを行うことにより、 起動プログラム 2 0 1を介して、 アップグレードプロ グラム 2 0 2およびユーザプログラム 2 0 3を連続して実行することができ、 ま た、 アップグレード処理においては、 設定されたインス トール先に応じて、 他の CPU を制御することができるので、 容易に、 複数のプログラムを連続して書き込 むことができる。
以上においては、 インス トールされる対象ファイルは、 半導体メモリ 2に記録 された状態で、 画像表示装置 1に供給されるように説明したが、 これに限らず、 例えば、 ネッ トワーク等の通信媒体を介して供給されるようにしてもよい。
また、 図 1において、 第 1 CPU 1 1には、 第 1フラッシュ R0M 1 2およぴ第 1 EEPR0M 1 4が 1つずつ接続され、 第 2 CPU 3 1には、 第 2フラッシュ ROM 3 2お よび第 2 EEPR0M 3 4が 1つずつ接続されるように説明したが、 これに限らず、 例えば、 第 1 CPU 1 1に複数のフラッシュ ROM が接続されるようにしてもよいし、 複数の EEPR0M が接続されるようにしてもよい。 また、 第 2 CPU 3 1についても 同様である。
さらに、 図 1においては、 第 1フラッシュ R0M 1 2、 第 1 EEPR0M 1 4、 第 2フ ラッシュ ROM 3 2、 およぴ第 2 EEPR0M 3 4は、 それぞれ、 別体に構成されるよう に説明したが、 これに限らず、 これらの全部または一部が一体化されて構成され ていてもよい。 さらに、 これらが、 第 1 CPU 1 1や第 2 CPU 3 1等、 その他の部 分と一体化されて構成されるようにしてもよい。
また、 図 1に示される画像表示装置 1においては、 第 1フラッシュ R0M 1 2に は、 第 1 CPU 1 1において実行されるプログラムが格納され、 第 1 EEPR0M 1 4に は、 第 1 CPU 1 1に用いられるデータが格納されるように説明したが、 これに限 らず、 第 1フラッシュ R0M 1 2および第 1 EEPR0M 1 4には、 どのようなデータを 格納するようにしてもよく、 例えば、 第 1フラッシュ ROM 1 2にプログラムだけ でなくデータも格納するようにしてもよい。 さらに、 第 2フラッシュ R0M 3 2お T脑 03/008186
37
よび第 2 EEPR0M 3 4についても同様であり、 これらにどのようなデータを格納 するようにしてもよい。
さらに、 図 1においては、 各部を制御する CPU が第 1 CPU 1 1および第 2 CPU 3 1の 2つにより構成されるように説明したが、 これに限らず、 CPU は、 複数で あれば何個でもよい。
以上においては、 本発明を複数の CPU により制御される画像表示装置に適用 した場合について説明したが、 本発明は、 複数の CPU により制御される情報処 理装置であればどのような装置でも適用することが可能であり、 例えば、 複数の CPUを有するパーソナルコンピュータにも適用することができる。
図 1 9は、 本発明を適用したパーソナルコンピュータの例を示す図である。 図 1 9において、 パーソナルコンピュータ 3 0 0の第 1 CPU 3 0 1は、 第 1 ROM 3 0 2若しくは第 1フラッシュ ROM 3 0 4に記憶されているプログラム、 ま たは記憶部 3 4 3力 ら第 1 RAM 3 0 3にロードされたプログラムに従って各種の 処理を実行する。 第 1 RAM 3 0 3およぴ第 1フラッシュ R0M 3 0 4にはまた、 第 1 CPU 3 0 1が各種の処理を実行する上において必要なデータなども適宜記憶さ れる。
また、 第 1フラッシュ R0M 3 0 4の記憶領域は、 図 2に示される場合と同様の 構成になっており、 起動プログラム 2 0 1を格納する起動プログラム領域 7 1、 ' プログラムやデータに関する情報を格納する ID 情報領域 7 2、 アップグレード プログラム 2 0 2を格納するアップグレードプログラム領域 7 3、 ユーザプログ ラムを格納するユーザプログラム領域 7 4により構成される。
第 1 CPU 3 0 1、 第 1 ROM 3 0 2、 第 1 RAM 3 0 3、 および第 1フラッシュ ROM 3 0 4は、 バス 3 1 0を介して相互に接続されている。
また、 パーソナノレコンピュータ 3 0 0の第 2 CPU 3 2 1は、 第 1 CPU 3 0 1 と 同様に、 第 2 R0M 3 2 2若しくは第 2フラッシュ ROM 3 2 4に記憶されているプ ログラム、 または記憶部 3 4 3から第 2 RAM 3 2 3にロードされたプログラムに 従って各種の処理を実行する。 第 2 RAM 3 2 3および第 2フラッシュ ROM 3 2 4 にはまた、 第 1 RAM 3 0 3および第 1フラッシュ R0M 3 0 4と同様に、 第 2 CPU 3 2 1が各種の処理を実行する上において必要なデータなども適宜記憶される。 また、 第 2フラッシュ R0M 3 2 4は、 第 1フラッシュ ROM 3 0 4と同様に、 図 2に示されるような構成になっており、 起動プログラム 2 0 1を格納する起動プ ログラム領域 7 1、 プログラムゃデ一タに関する情報を格納する ID 情報領域 7
2、 アップグレードプログラム 2 0 2を格納するァップグレードプログラム領域 7 3、 ユーザプログラムを格納するユーザプログラム領域 7 4により構成される。 第 2 CPU 3 2 1、 第 2 ROM 3 2 2、 第 2 RAM 3 2 3、 およぴ第 2フラッシュ ROM
3 2 4は、 バス 3 3 0を介して相互に接続されている。
また、 バス 3 1 0およびバス 3 3 0にはまた、 入出力ィンタフェース 3 4 0も 接続されている。
入出力ィンタフェース 3 4 0には、 キーボード、 マウスなどよりなる入力部 3 4 1、 CRT (Cathode Ray Tube) 、 LCD (Liquid Crystal Di splay) などより なるディスプレイ、 並びにスピーカなどよりなる出力部 3 4 2、 ハードディスク などにより構成される記憶部 3 4 3、 モデム、 ターミナルアダプタ、 または LAN アダプタなどにより構成される通信部 3 4 4が接続されている。
記憶部 3 4 3には、 各種の処理を実行するためのデータやプログラム等が記憶 されており、 必要に応じて第 1 CPU 3 0 1または第 2 CPU 3 2 1に制御され、 第 1 RAM 3 0 3または第 2 RAM 3 2 3にデータやプログラムを供給する。
入出力インタフェース 3 4◦にはまた、 必要に応じてドライブ 3 5 0が接続さ れ、 磁気ディスク 3 5 1、 光ディスク 3 5 2、 光磁気ディスク 3 5 3、 或いは半 導体メモリ 3 5 4などが適宜装着され、 それらから読み出されたコンピュータプ ログラムが、 必要に応じて記憶部 3 4 3、 第 1フラッシュ R0M 3 0 4、 または第 2フラッシュ R0M 3 2 4にィンス トーノレされる。
すなわち、 ドライブ 3 5 0は、 図 1のメモリカードスロッ ト 2 1に対応してお り、 インス トールするプログラムやデータ等が格納されている磁気ディスク 3 5 1、 光ディスク 3 5 2、 光磁気ディスク 3 5 3、 或いは半導体メモリ 3 5 4等の 記録媒体が装着される。
入出力インタフェース 3 4 0は、 図 1のメモリカードィンタフェース 2 2に対 応しており、 第 1 CPU 3 0 1または第 2 CPU 3 2 1に制御されて、 ドライブ 3 5 0の状態を監視し、 ドライブ 3 5 0に上述した記録媒体が装着されたか否かを判 定し、 その情報を第 1 CPU 3 0 1または第 2 CPU 3 2 1に供給する。
図 1に示される画像表示装置 1の第 1 CPU 1 1および第 2 CPU 3 1の場合、 実 行する処理が予め分担されており、 互いに異なる処理を実行し、 異なる各部を制 御するように構成されているが、 図 1 9のパーソナルコンピュータ 3 0 0の第 1 CPU 3 0 1および第 2 CPU 3 2 1は、 互いに同様の構成であり、 実行する処理は 予め分担されていない。
従って、 第 1 CPU 3 0 1および第 2 CPU 3 2 1は、 どちらを図 1の第 1 CPU 1 1 に対応させてもよい。 すなわち、 図 6に示される起動処理や図 8および図 9に示 されるアップグレード処理を、 第 1 CPU 3 0 1および第 2 CPU 3 2 1の内、 どち らの CPU で実行するようにしてもよいし、 また、 両方で実行するようにしても よい。
例えば、 第 1 CPU 3 0 1を図 1の第 1 CPU 1 1に対応させる場合、 第 1 CPU 3 0 1は、 図 5に示されるように、 起動プログラム 2 0 1、 アップグレードプログラ ム 2 0 2、 および、 ユーザプログラム 2 0 3を実行する。
すなわち、 第： L CPU 3 0 1は、 第 1 CPU 1 1と同様に、 図 6のフローチヤ一ト を参照して説明した起動処理、 図 7のフローチャートを参照して説明した ID 情 報確認処理、 図 8およぴ図 9のフローチャートを参照して説明したアップグレー ド処理、 図 1 4および図 1 5のフローチャートを参照して説明した書き換え処理、 並びに、 図 1 7のフローチャートを参照して説明したユーザプログラム実行処理 と同様の処理を行い、 供給されたプログラムやデータを第 1フラッシュ ROM 3 0 4にィンストーノレする。
また、 第 1 CPU 3 0 1は、 第 2 CPU 3 2 1を制御し、 第 2 CPU 3 2 1に、 第 2 ROM 3 2 2等に予め記憶されている起動専用プログラムを実行させ、 図 1 6のフ ローチャートを参照して説明した書き込み処理と同様の処理を実行させる。 これ により、 第 2 CPU 3 2 1は、 供給されたプログラムやデータを第 2フラッシュ OM 3 2 4にィンストールすることができる。
以上のように、 第 1 CPU 3 0 1は、 ハードウエアリセッ トおよびソフトウェア リセッ トを行うことにより、 起動プログラム 2 0 1を介して、 ァップグレードプ ログラム 2 0 2およびユーザプログラム 2 0 3を連続して実行することができ、 また、 アップグレード処理においては、 設定されたインス トール先に応じて、 他 の CPU を制御することができるので、 容易に、 複数のプログラムを連続して書 き込むことができる。
なお、 上述したように、 第 2 CPU 3 2 1を図 1の第 1 CPU 1 1に対応させて、 上述した処理を実行することも可能である。
以上においては、 磁気ディスク 3 5 1、 光ディスク 3 5 2、 光磁気ディスク 3 5 3、 および半導体メモリ 3 5 4等の記録媒体に格納されているプログラムゃデ 一タを第 1フラッシュ ROM 3 0 4または第 2フラッシュ ROM 3 2 4にィンストー ルするように説明したが、 これに限らず、 記憶部 3 4 3にインストールするよう にしてもよい。
また、 インス トールするプログラムやデータが、 記録媒体からではなく、 通信 部 3 4 4を介して供給されるようにしてもよレ、。
さらに、 図 1 9においては、 各部を制御する CPU が第 1 CPU 3 0 1および第 2 CPU 3 2 1の 2つにより構成されるように説明したが、 これに限らず、 CPU は、 複数であれば何個でもよい。
また、 図 1 9に示されるパーソナルコンピュータ 3 0 0の内部の構成の一部が、 他のパーソナルコンピュータとして構成されるようにしてもよく、 例えば、 図 2 0に示すような、 複数のパーソナルコンピュータが互いに通信可能に接続された 情報処理システムとして構成されるようにしてもよい。
図 2 0において、 パーソナノレコンピュータ 4 0 1は、 ィンターネッ トゃ LAN (Local Area Network) 等に代表されるネッ トワーク 4 0 2を介して、 パーソ ナルコンピュータ 4 0 3に接続されている。 パーソナルコンピュータ 4 0 1は、 ネットワーク 4 0 2を介して、 パーソナルコンピュータ 4 0 3と通信を行うこと ができる。
例えば、 図 2 0のパーソナルコンピュータ 4 0 1の CPU (図示せず） を図 1 9 の第 1 CPU 3 0 1 に対応させ、 図 2 0のパーソナルコンピュータ 4 0 3の CPU (図示せず） を図 1 9の第 2 CPU 3 2 1に対応させて、 パーソナルコンピュータ 4 0 1の CPU 力 起動プログラム 2 0 1、 アップグレードプログラム 2 0 2、 および、 ユーザプログラム 2 0 3を実行するようにする。
' すなわち、 パーソナルコンピュータ 4 0 1の CPU (図示せず） ί 図 6のフロ 一チャートを参照して説明した起動処理、 図 7のフローチャートを参照して説明 した ID 情報確認処理、 図 8および図 9のフローチャートを参照して説明したァ ップグレード処理、 図 1 4および図 1 5のフローチャートを参照して説明した書 き換え処理、 並びに、 図 1 7のフローチャートを参照して説明したユーザプログ ラム実行処理と同様の処理を行うようにする。
パーソナルコンピュータ 4 0 1の CPU (図示せず） は、 ドライブ （図示せず） に装着された記録媒体 （図示せず） に格納されているプログラムやデータを記憶 部 (図示せず) にィンストールするとともに、 ネッ トワーク 4 0 2を介して、 パ 一ソナルコンピュータ 4 0 3の CPU (図示せず） を制御し、 起動専用プログラム を実行させることで、 図 1 6のフローチャートを参照して説明した書き込み処理 と同様の処理を実行させ、 さらに、 ネットワーク 4 0 2を介してプログラムゃデ —タを供給し、 それらを記憶部 （図示せず） にインス トールさせる。
以上のようにして、 パーソナルコンピュータ 4 0 1の CPU (図示せず） は、 起 動プログラム 2 0 1を介して、 アップグレードプログラム 2 0 2およびユーザプ ログラム 2 0 3を連続して実行することができ、 さらに、 ネッ トワーク 4 0 2を 介して、 他のパーソナルコンピュータ 4 0 3の CPU を制御することができるの で、 容易に、 複数のプログラムやデータを連続して書き込むことができる。
なお、 図 2 0において、 上述した情報処理システムは、 ネッ トワーク 4 0 2に 接続された 2台のパーソナルコンピュータ 4 0 1および 4 0 3により構成される ように説明したが、 これに限らず、 情報処理システムを構成するパーソナルコン ピュータは、 何台であってもよい。
以上の処理は、 ハードウェアにより実行することができるが、 ソフトウェアに より実行させることもできる。 一連の処理をソフトウエアにより実行させる場合 には、 そのソフトウェアを構成するプログラムが、 専用のハードウェアに組み込 まれているコンピュータ、 または、 各種のプログラムをインストールすることで、 各種の機能を実行することが可能な、 例えば汎用のパーソナルコンピュータなど に、 ネットワークや記録媒体からインストールされる。
この記録媒体は、 図 1または図 1 9に示すように、 装置本体とは別に、 ユーザ にプログラムを提供するために配布される、 プログラムが記録されている磁気デ イ スク 3 5 1 (フ ロ ッ ピディ スク を含む) 、 光ディ スク 3 5 2 ( CD- ROM (Compact Di sk-Read Only Memory) , DVD (Digital Versati le Disk)を含 む） 、 光磁気ディスク 3 5 3 (MD (Mini- Di sk)を含む） 、 もしくは半導体メモリ 2および 3 5 4などよりなるパッケージメディアにより構成されるだけでなく、 装置本体に予め組み込まれた状態でユーザに提供される、 プログラムが記録され ている第 1 CPU 1 1、 第 2 CPU 3 1、 第 1 CPU 3 0 1、 および第 2 CPU 3 2 1に内 蔵されている ROM (図示せず） などで構成される。
なお、 本明細書において、 記録媒体に記録されるプログラムを記述するステツ プは、 記載された順序に沿って時系列的に行われる処理はもちろん、 必ずしも時 系列的に処理されなくとも、 並列的あるいは個別に実行される処理をも含むもの である。
なお、 以上において、 システムとは、 複数の装置により構成される装置全体を 表すものである。 産業上の利用可能性
以上のように、 本発明の情報処理装置および方法、 記録媒体、 並びにプロダラ ムによれば、 プログラムを書き換えることができる。 特に、 複数の CPU および 記憶部を有する情報処理装置において、 互いに異なる CPU に制御される複数の 記憶部にプログラムを、 容易に、 連続して書き込むことができる。

Claims

請求の範囲
1 . 複数の制御部おょぴ複数の記憶部を有し、 複数の前記制御部の 1つである 主制御部が、 他の制御部を制御し、 記憶媒体に記憶されているソフトウエアを複 数の記憶部に記憶させる情報処理装置であって、
前記主制御部より供給される前記ソフ トウェアの記憶に関する指示を取得する 第 1の取得手段と、
前記主制御部に前記ソフトウエアを要求する要求手段と、
前記要求手段による要求に応じて供給された前記ソフトウ アを取得する第 2 の取得手段と、
前記記憶部を制御し、 前記第 2の取得手段により取得された前記ソフトウェア を記憶させる記憶制御手段と
を備えることを特徴とする情報処理装置。
2 . 前記指示は、 前記ソフトウェアに関する情報および前記ソフトウェアを記 憶させる記憶部に関する情報を含む
ことを特徴とする請求の範囲第 1項に記載の情報処理装置。
3 . 前記第 1の取得手段により取得された前記指示により指定された記憶部を、 複数の前記記憶部の中から選択し、 前記取得手段により取得された前記ソフトウ エアを記憶させる記憶部として設定する記憶部設定手段をさらに備え、
前記記憶制御手段は、 前記記憶部設定手段により設定された前記記憶部に前記 ソフトウェアを記憶させる
ことを特徴とする請求の範囲第 2項に記載の情報処理装置。
4 . 前記記憶制御手段の制御により前記記憶部に記憶された前記ソフトウェア が正常であるか否かを確認する確認手段と、
前記確認手段による確認結果を前記主制御部に供給する供給手段と
をさらに備えることを特徴とする請求の範囲第 1項に記載の情報処理装置。
5 . 前記主制御部は、 前記供給手段により供給された前記確認結果に基づいて、 前記ソフトウエアの前記記憶部への記憶処理が正常に完了したと判定した場合、 表示部を制御し、 前記記憶処理が正常に完了したことを示す情報を前記表示部に 表示させる
ことを特徴とする請求の範囲第 4項に記載の情報処理装置。
6 . 前記主制御部は、 前記供給手段により供給された前記確認結果に基づい て、 前記ソフトウエアの前記記憶部への記憶処理が正常に完了していないと判定 した場合、 表示部を制御し、 前記記憶処理においてエラーが発生したことを示す 情報を前記表示部に表示させる
ことを特徴とする請求の範囲第 4項に記載の情報処理装置。
7 . 前記ソフトウェアが記憶されている前記記憶媒体は、 リムーバブ^/なメ モリカードであり、 前記主制御部は、 前記メモリカードから取得したプログラム またはデータを用いて複数の前記記憶部に記憶されているプログラムまたはデー タを更新する
ことを特徴とする請求の範囲第 1項に記載の情報処理装置。
8 . 前記記憶制御手段は、 前記第 2の取得手段により取得された前記ソフ ト ウェアのバージョン情報と前記記憶部に記憶されているソフトウエアのバージョ ン情報とを比較し、 バージョンが互いに異なる場合、 前記記憶部を制御し、 前記 第 2の取得手段により取得された前記ソフトウエアを記憶させる
ことを特徴とする請求の範囲第 1項に記載の情報処理装置。
9 . 複数の制御部および複数の記憶部を有し、 複数の前記制御部の 1つである 主制御部が、 他の制御部を制御し、 記憶媒体に記憶されているソフトウェアを複 数の記憶部に記憶させる情報処理装置の情報処理方法であつて、
前記主制御部に前記ソフトウエアを要求する要求ステップと、
前記要求ステップの処理による要求に応じて供給された前記ソフトウ アの取 得を制御する取得制御ステップと、
前記主制御部より供給される指示に基づいて、 前記記憶部を制御し、 前記取得 制御ステップの処理により取得が制御された前記ソフトウエアを記憶させる記憶 制御ステップと を含むことを特徴とする情報処理方法。
1 0 . 複数の制御部および複数の記憶部を有し、 複数の前記制御部の 1つであ る主制御部が、 他の制御部を制御し、 記憶媒体に記憶されているソフトウェアを 複数の記憶部に記憶させる情報処理装置用のプログラムであって、
前記主制御部に前記ソフトウエアを要求する要求ステップと、
前記要求ステップの処理による要求に応じて供給された前記ソフトウヱァの取 得を制御する取得制御ステップと、
前記主制御部より供給される指示に基づいて、 前記記憶部を制御し、 前記取得 制御ステップの処理により取得が制御された前記ソフトウ アを記憶させる記憶 制御ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録され ている記録媒体。
1 1 . 複数の制御部および複数の記憶部を有し、 複数の前記制御部の 1つであ る主制御部が、 他の制御部を制御し、 記憶媒体に記憶されているソフトウェアを 複数の記憶部に記憶させる情報処理装置を制御するコンピュータが実行可能なプ 口グラムであって、
前記主制御部に前記ソフトウエアを要求する要求ステップと、
前記要求ステップの処理による要求に応じて供給された前記ソフトウエアの取 得を制御する取得制御ステップと、
前記主制御部より供給される指示に基づいて、 前記記憶部を制御し、 前記取得 制御ステップの処理により取得が制御された前記ソフトウエアを記憶させる記憶 制御ステップと
を含むことを特徴とするプログラム。
PCT/JP2003/008186 2002-06-28 2003-06-27 情報処理装置および方法、記録媒体、並びにプログラム WO2004003742A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03738549A EP1519270A4 (en) 2002-06-28 2003-06-27 INFORMATION PROCESSING UNIT AND METHOD, RECORDING MEDIUM AND PROGRAM
US10/519,088 US20060190421A1 (en) 2002-06-28 2003-06-27 Information processing apparatus and method, recording medium, and program
KR1020047020384A KR100945994B1 (ko) 2002-06-28 2003-06-27 정보 처리 장치 및 방법, 및 기록 매체

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002190001A JP2004030539A (ja) 2002-06-28 2002-06-28 情報処理装置および方法、記録媒体、並びにプログラム
JP2002-190001 2002-06-28

Publications (1)

Publication Number Publication Date
WO2004003742A1 true WO2004003742A1 (ja) 2004-01-08

Family

ID=29996867

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/008186 WO2004003742A1 (ja) 2002-06-28 2003-06-27 情報処理装置および方法、記録媒体、並びにプログラム

Country Status (6)

Country Link
US (1) US20060190421A1 (ja)
EP (1) EP1519270A4 (ja)
JP (1) JP2004030539A (ja)
KR (1) KR100945994B1 (ja)
CN (1) CN100409192C (ja)
WO (1) WO2004003742A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440148C (zh) * 2005-08-24 2008-12-03 松下电器产业株式会社 信息处理设备及在其非易失性存储器中写入数据的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228377B2 (en) * 2003-06-06 2007-06-05 Renesas, Technology Corp. Semiconductor integrated circuit device, IC card, and mobile terminal
JP2007026318A (ja) * 2005-07-20 2007-02-01 Nec Corp 携帯電話機、プログラム作成方式、プログラム更新方式、プログラム作成方法及びプログラム更新方法
JP2008139360A (ja) * 2006-11-30 2008-06-19 Teac Corp オーディオ再生装置
JP5166955B2 (ja) * 2008-04-24 2013-03-21 キヤノン株式会社 情報処理装置、情報処理方法、及び、情報処理プログラム
JP6468168B2 (ja) * 2015-11-05 2019-02-13 株式会社デンソー 電子制御装置
CN108597470B (zh) * 2018-05-08 2021-01-01 Tcl华星光电技术有限公司 显示装置驱动系统及方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844556A2 (en) 1996-11-26 1998-05-27 Murata Kikai Kabushiki Kaisha Software updating method
JPH10260845A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd ファームウェアの更新処理機能を有するマルチｃｐｕシステム
JP2000311087A (ja) * 1999-04-28 2000-11-07 Matsushita Electric Ind Co Ltd データ伝送装置
JP2001125789A (ja) * 1999-10-27 2001-05-11 Tamura Electric Works Ltd プログラムダウンロード方法
JP2001202238A (ja) * 2000-01-18 2001-07-27 Nec Corp プロセッサおよびプロセッサマイクロコードアップデート方法
JP2001319267A (ja) * 2000-05-09 2001-11-16 Sanden Corp 自動販売機の制御システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE197097T1 (de) * 1993-03-31 2000-11-15 Siemens Ag Verfahren und anordnung zum neu- bzw. nachladen von prozessorsteuerprogrammen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844556A2 (en) 1996-11-26 1998-05-27 Murata Kikai Kabushiki Kaisha Software updating method
JPH10260845A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd ファームウェアの更新処理機能を有するマルチｃｐｕシステム
JP2000311087A (ja) * 1999-04-28 2000-11-07 Matsushita Electric Ind Co Ltd データ伝送装置
JP2001125789A (ja) * 1999-10-27 2001-05-11 Tamura Electric Works Ltd プログラムダウンロード方法
JP2001202238A (ja) * 2000-01-18 2001-07-27 Nec Corp プロセッサおよびプロセッサマイクロコードアップデート方法
JP2001319267A (ja) * 2000-05-09 2001-11-16 Sanden Corp 自動販売機の制御システム
US20010044675A1 (en) 2000-05-09 2001-11-22 Naoto Matsumoto System for controlling vending machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440148C (zh) * 2005-08-24 2008-12-03 松下电器产业株式会社 信息处理设备及在其非易失性存储器中写入数据的方法

Also Published As

Publication number Publication date
JP2004030539A (ja) 2004-01-29
CN100409192C (zh) 2008-08-06
CN1666181A (zh) 2005-09-07
EP1519270A4 (en) 2008-03-19
US20060190421A1 (en) 2006-08-24
KR100945994B1 (ko) 2010-03-09
EP1519270A1 (en) 2005-03-30
KR20050013577A (ko) 2005-02-04

Similar Documents

Publication Publication Date Title
JP4942870B2 (ja) カメラ・ファームウェアの自動更新
JP3372964B2 (ja) コンピュータシステム
US7043664B1 (en) Firmware recovery
WO2013103023A1 (ja) 情報処理装置、情報処理方法、およびコンピュータプログラム
US7039799B2 (en) Methods and structure for BIOS reconfiguration
EP1691281A2 (en) Memory dump program boot method
JP2009134692A (ja) 単一キー制御を使用するシステム構成の自動修復方法
US20060031666A1 (en) Data processing apparatus and firmware update method
WO2004099972A1 (ja) ソフトウェア構成復元方法及び装置並びにコンピュータ読取可能な記憶媒体
JP2007052519A (ja) 情報処理装置および方法、並びにプログラム
JP2003345730A (ja) インタフェース装置、インタフェース装置におけるファームウェアの更新方法、及びそのプログラム
US11829781B2 (en) Method of remotely modifying basic input/output system configuration setting
WO2004003742A1 (ja) 情報処理装置および方法、記録媒体、並びにプログラム
US20190056929A1 (en) Data transmission method and communication system
US7958345B2 (en) Method for adjusting setup default value of BIOS and main board thereof
US6795915B2 (en) Computer system and method for setting up information on an operating system thereof
US20230132494A1 (en) Information processing apparatus, method of controlling the same, and storage medium
US7428635B2 (en) Method of writing non-volatile memory that avoids corrupting the vital initialization code
JPH10307726A (ja) 起動エラー時におけるファームウェアリカバリ方式
JP2008009799A (ja) 画像形成装置
JP2006072982A (ja) データ処理装置およびファームウェアの更新方法
JP3308920B2 (ja) 情報処理装置
JP2001273143A (ja) 電子制御装置
TWI839101B (zh) 韌體的更新方法
JP4723913B2 (ja) 新しいビデオｂｉｏｓを動作させる方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003738549

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020047020384

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038153580

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020047020384

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003738549

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006190421

Country of ref document: US

Ref document number: 10519088

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10519088

Country of ref document: US