Schaltungsanordnung zum Testen eines Analog-Digital-Umsetzers
Die Erfindung betrifft eine Schaltungsanordnung zum Testen eines Analog- Digital-Umsetzers (ADU, im Englischen Analog-To-Digital-Converter (ADC)). Die Erfindung betrifft insbesondere eine Schaltungsanordnung zum Testen eines Flash-ADC. Das Testen kann bereits während der Fertigung erfolgen.
Bei einer herkömmlichen Testmethode wird jeder einzelne digitale Ausgang des Analog-Digital-Umsetzers mit einer herkömmlichen Schaltungsanordnung verbunden und sein jeweiliges Ausgangssignal getestet. Die Testschaltung muß dabei für jeden der n digitalen Ausgänge einen Anschluß bzw. bei integrierten Schaltungen einen Pin aufweisen. An jedem der n Anschlüsse fragt die Testroutine dann lediglich zwei logische Pegel (low oder high) ab. Die von der Testroutine verwendete Logik ist zwar simpel, die Testschaltung jedoch aufwendig. Bei der Verwendung der herkömmlichen Testschaltung müssen die Schaltschwellen des analogen Eingangssignales genau detektiert werden. Um dies zu erreichen, wird die an den Analog-Digital-Umsetzer angelegte Analogspannung in relativ kleinen Schritten verändert (erhöht) und nach jeder Neränderung der aktuelle Wert der n digitalen Ausgänge über den Daten-Bus ausgelesen. Erst dann wird die Analogspannung um einen weiteren Schritt erhöht.
Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung zum Testen eines Analog-Digital-Umsetzers anzugeben, die ein schnelleres Testergebnis liefert bei minimaler Anzahl von Anschlüssen bzw. Pins.
Die Aufgabe wird erfϊndungsgemäß dadurch gelöst, daß die einzelnen digitalen Ausgänge des Analog-Digital-Umsetzers in einer Kombinatorik derart zusammengefaßt werden, daß ein einzelner Ausgang der Kombinatorik als Testpin verwendet wird. So wird die Testschaltung nur einmal angelegt und anschließend die Testroutine durchgeführt. Dadurch wird das Testen beschleunigt und weniger anfällig für Bedienfehler, die beispielsweise bei herkömmlichen Testmethoden durch Anlegen der Testschaltung in
falscher Reihenfolge an die digitalen Ausgänge des Analoge-Digital-Umsetzers geschehen können.
Wird an dem Testpin die Information ausgegeben, daß ein Schaltpunkt erreicht wurde, wird das Auslesen des momentanen und dazugehörenden Digitalwertes des Wandlers über eine Schnittstelle mittels eines Busses ausgelöst. Das Erreichen eines Schaltpunktes wird durch eine positive oder negative Flanke des Ausgangssignals des Testpins festgestellt. Wenn am Ausgangssignal des Testpins ein Schaltpunkt festgestellt wird, wird über einen Daten-Bus der aktuelle Ausgangswert des Analog-Digital-Umsetzers ausgelesen und gleichzeitig testerseitig der anliegende Analogwert ermittelt. Das Ermitteln und Festhalten der momentanen Analogspannung erfolgt schneller als das Auslesen der aktuellen digitalen Ausgangswerte über den Daten-Bus. Daher kann die anliegende Spannung bereits weiter erhöht werden, während der Daten-Bus noch arbeitet. Im Ergebnis ermöglicht die erfindungsgemäße Auswerteschaltung eine zügige Erhöhung der Eingangsspannung, wodurch sie ein schnelleres Testergebnis liefert. Beim Auslegen der Testschaltung muß sichergestellt werden, daß der Daten-Bus den momentanen Digitalwert ausgelesen und abgelegt hat, bevor der nächste Schaltpunkt am Testpin erscheint. Dies bedeutet, daß die Erhöhung der anliegenden Analogspannung zwar schneller erfolgen kann als bei herkömmlichen Schaltungsanordnungen, jedoch mit Bedacht gewählt werden muß.
In einer besonders vorteilhaften Ausfuhrungsform der Erfindung wird für das Auslesen des momentanen Umsetzerwertes ein I2C-Bus verwendet. Der I2C-Bus unterscheidet sich von anderen durch seine weite Verbreitung gerade im Bereich der Unterhaltungselektronik (Fernseher, Radio, Computermonitore, Videorecorder etc.) und ist somit in den meisten Systemen, bei denen es auf kostengünstige Lösungen mit nur wenigen Pins ankommt, verfügbar. Die Erfindung selbst läßt sich mit allen Systemen mit einem vorhandenen Daten-Bus kombinieren.
Die Verknüpfung der digitalen Ausgänge in der Kombinatorik erfolgt je nach Ausgangscode des Umsetzers. Der Ausgangscode kann beispielsweise ein Binary-Code oder ein Thermometer-Code sein. Wenn der Analog-Digital-Umsetzer einen Thermometer-Code verwendet, können seine Ausgangsleitungen mit Exklusiv-ODER-Verknüpfungen kombiniert werden. Das Ausgangssignal an dem Testpin ist dann ein rechteckiges Sprungsignal, das bei Erreichen einer neuen Schaltschwelle des analogen Eingangssignals von einem Minimum auf
ein Maximum bzw. von einem Maximum auf ein Minimum springt. Das Ausgangssignal der Kombinatorik kann unmittelbar abgegriffen werden oder z.B. über einen Multiplexer auf einen anderen, bereits vorhandenen Testpin gegeben werden.
Die Erfindung wird anhand der ein AusMirungsbeispiel darstellenden Figuren
1 bis 4 näher erläutert. Darin zeigen
Fig. 1 ein Blockschaltbild 1 mit Flash- ADC 2, Kombinatorik 4 und I2C-BUS, Fig. 2 ein Diagramm mit dem analogen Eingangssignal analog in über der Zeit, das die Schaltschwellen darstellt, Fig. 3 ein Diagramm mit dem Ausgangssignal test out über der Zeit, das die
Schaltpunkte der Kombinatorik darstellt und
Fig. 4 ein weiteres Blockschaltbild, das die Schnittstelle verdeutlicht.
Fig. 1 ist ein Blockschaltbild 1 mit einem Flash- ADC als Analog-Digital- Umsetzer 2, der einen Eingang 3 analog in und n digitale Ausgänge aufweist, beispielsweise kann n = 8 betragen. Die n-digitalen- Ausgänge werden parallel auf eine Kombinatorik 4 gegeben, wo sie z.B. über mehrere Exklusiv-ODER-Verlαiüpfungen miteinander verbunden und auf einen Ausgang 5 gegeben werden, der mit dem Testpin 6 verbunden ist. Als Daten- Bus für die in Fig. 1 nur als Pfeil dargestellte Schnittstelle 7 ist in diesem Ausführungsbeispiel ein I2C-Bus 8 angegeben, der einen Clockeingang (SCL) und einen bidirektionalen Dateneingang (SDA) hat.
Fig. 2 ist ein Diagramm, das die analoge Eingangsspannung analog in des Analog-Digital-Umsetzers 2 über der Zeit darstellt. Zu erkennen ist, daß den Schaltpunkten SI, S2 ... SI 1 Schaltschwellen zugeordnet sind. Der Abstand der einzelnen Schaltpunkte zueinander wird so gewählt, daß sichergestellt ist, daß der zu dem Wechsel gehörende Wert des Umsetzers 2 von dem Bus 8 ausgelesen und in einem von m Registern gespeichert wird, z.B. kann die Anzahl m der Register 4 betragen. Der Abstand zwischen zwei Schaltpunkten muß also größer sein als TBUS-
Das in Fig. 3 dargestellte Diagramm zeigt das Ausgangssignal test out, das am Testpin 6 gemessen wird. Jede ansteigende bzw. abfallende Flanke des Rechtecksignals markiert einen Schaltpunkt. Jeder Schaltpunkt stellt den Beginn einer Zeit TBus dar, welche
dem Daten-Bus 8 als Zeit für das Auslesen des aktuellen digitalen Ausgangswertes des Analog-Digital-Umsetzers 2 zur Verfügung steht.
Fig. 4 ist ein weiteres Blockschaltbild 10 der erfindungsgemäßen Schaltungsanordnung zum Testen eines Analog-Digital-Umsetzers 2. Die in dem oberen Bereich angedeuteten n Verbindungsleitungen mit der Kombinatorik 4 sind bereits zur Fig. 1 beschrieben worden. Die Kombinatorik 4 ist über die Leitung latch-enable zumindest mit einem der m Register verbunden. Die n Verbindungsleitungen werden aber auch einem Multiplexer 11 zugeführt. Wird an dem Testpin 6 ein Schaltpunkt festgestellt, veranlaßt die Kombinatorik 4 das Abspeichern des Wertes des Analog-Digital-Umsetzers 2 in eines der Register 1 bis m. Die angeschlossene Testschaltung veranlaßt wiederum das Auslesen des entsprechenden Registers 1 bis m über den eingebauten I2C-Bus 8, auch als I2C-Transceiver bezeichnet, um den Digitalwert weiter zu bearbeiten, beispielsweise um ihn mit der entsprechend am Eingang des Analog-Digital-Umsetzers 2 anliegenden Analogspannung zu kombinieren. Die gestrichelt dargestellten weiteren Register deuten an, daß an den I2C-Bus 8 noch weitere funktionale Register angeschlossen sein können. Das Anfordern des Auslesens des momentanen Wertes des Analog-Digital-Umsetzers aus dem Register erfolgt über die Verbindung Subadresse.
Im Ergebnis wird durch einen minimalen Hardwareaufwand (Verbindung von
Exklusiv-ODER- Verknüpfungen und eine latch enable Verbindung) und durch die Kombination der vorhandenen Schaltung, bestehend aus einem I2C-Transceiver 8, einem Multiplexer 11 und einem Register mit der Kombinatorik 4 eine deutliche Verbesserung bezüglich der Testzeit und bezüglich des Testaufwands erzielt.
Zusammengefaßt schafft die Erfindung somit eine Schaltungsanordnung zum Testen eines Analog-Digital-Umsetzers (2), die ein schnelles Testergebnis liefert und wenig anfällig ist für Bedienfehler. Die einzelnen digitalen Ausgänge des Analog-Digital-Umsetzers (2) werden in einer Kombinatorik (4) derart zusammengefaßt, daß nur ein Ausgangssignal entsteht. Dieses Ausgangssignal ist eine Rechteckfunktion, wobei die ansteigenden oder abfallenden Flanken die Schaltpunkte markieren. Das Ausgangssignal wird auf einen einzelnen Testpin (6) gegeben. Anschließend wird eine Testroutine durchgeführt, die zu jedem Schaltpunkt den momentanen digitalen Ausgangswert über einen Daten-Bus (8)
ermittelt und in dem dazugehörigen Register ablegt. Als Daten-Bus (8) kann z.B. ein I2C-Bus verwendet werden.