WO2003052811A1 - Plaquette en silicium, et procede d'elaboration - Google Patents

Plaquette en silicium, et procede d'elaboration Download PDF

Info

Publication number
WO2003052811A1
WO2003052811A1 PCT/JP2002/013214 JP0213214W WO03052811A1 WO 2003052811 A1 WO2003052811 A1 WO 2003052811A1 JP 0213214 W JP0213214 W JP 0213214W WO 03052811 A1 WO03052811 A1 WO 03052811A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
bmd
gettering
nitrogen
silicon
Prior art date
Application number
PCT/JP2002/013214
Other languages
English (en)
French (fr)
Inventor
Hisao Iga
Satoshi Kitagawa
Original Assignee
Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Denshi Kinzoku Kabushiki Kaisha filed Critical Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority to KR10-2004-7009371A priority Critical patent/KR20040066173A/ko
Priority to EP02790794A priority patent/EP1458017A4/en
Priority to US10/499,612 priority patent/US20070140828A1/en
Publication of WO2003052811A1 publication Critical patent/WO2003052811A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention relates to a silicon wafer and a method of manufacturing the silicon wafer, and more particularly to a silicon wafer capable of preventing heavy metal ion contamination and a method of manufacturing the same.
  • Semiconductor devices are manufactured through a device process in which a device layer is formed on the surface of a silicon layer by thin film, diffusion, or the like.
  • FIG. 3 shows a cross section of a silicon wafer 1 ′ after an epitaxial growth layer 2 is formed on a silicon wafer substrate 1 assuming a silicon (Si) wafer.
  • the silicon wafer 1 ' is a P / P-type silicon wafer to which a relatively low concentration of impurity B is added.
  • a source gas for the thin film for example, trichlorosilane (SiHCl3) is supplied to the surface 1a of the silicon substrate 1 together with a small amount of boron B.
  • SiHCl3 trichlorosilane
  • silicon wafers 1 ' are contaminated by heavy metals such as iron, copper, nickel, etc. in subsequent device processes. If heavy metal ions such as iron enter the device layer of the silicon wafer 1 'in the device process, the device may malfunction and have a shorter life.
  • heavy metals such as iron, copper, nickel, etc.
  • IG intrinsic gettering rings
  • EG extrinsic gettering rings
  • IG is a process that heat-treats silicon wafers to precipitate defects called BMDs (bulk 'micro' diff) in the pulp of the silicon wafers, and captures heavy metal impurities using the BMDs as capture sites. Gettering method.
  • FIG. 4 is a diagram illustrating IG.
  • the silicon wafer 1 'grown and grown by the Chiyoklarski method contains oxygen that has melted from the quartz loop during the manufacturing process of the silicon ingot. Then, when the silicon wafer 1 'is subjected to a heat treatment in the device process, silicon oxide SiOx is deposited in the bulk. Silicon oxide SiOx has gettering ability when its precipitate nuclei grow to a certain size, that is, approximately several tens of nm in diameter.
  • the precipitation nucleus of silicon oxide Si Ox having the gettering ability is referred to as BMD. Since silicon oxide SiOx has a larger volume than single-crystal silicon with the same atomic weight concentration, the deposited BMD causes local strain in the bulk. When the same heat treatment is performed, the higher the BMD concentration, the greater the effect of gettering. The higher the concentration of boron as a dopant, the higher the concentration of BMD.
  • EG on the other hand, means that a mechanical strain is intentionally applied to the back of the silicon wafer or a strained layer is formed by forming a polysilicon layer, and heavy metal impurities are captured using the strained layer as a trapping site. This is the get ringing technique.
  • FIG. 5 is a diagram illustrating an EG that provides a strained layer by forming a polysilicon layer.
  • the steps of forming the polysilicon layer are as follows.
  • the silicon substrate 1 is subjected to a CVD process or the like to form a polysilicon layer 3 over the entire substrate.
  • the BMD precipitate nuclei disappear, so that even after heat treatment, the BMD concentration is reduced and the getling ability is reduced.
  • the higher the concentration of boron, the dopant the higher the concentration of BMD.
  • the BMD concentration is lower and the Becomes lower.
  • the silicon wafer 1 ′ in which boron is doped at a low concentration and the epitaxial growth film 2 is formed has a problem that the getling ability is low.
  • the processing step requires time and the production cost of the silicon wafer increases.
  • the present invention has been made in view of such circumstances, and has as its object to solve the problem of increasing the getling ability of heavy metal ions. Therefore, the first invention is
  • the silicon wafer is doped with an element that promotes BMD precipitation, and is subjected to an extrinsic gas ring (EG) treatment.
  • EG extrinsic gas ring
  • the second invention is based on the first invention
  • the element is either nitrogen or carbon, or both nitrogen and carbon
  • the third invention is based on the first invention
  • It is characterized by being doped with a low concentration of boron.
  • the fourth invention is based on the first invention
  • the silicon wafer is doped with nitrogen so that the BMD concentration is increased at least to an extent that intrinsic nickel (IG) of nickel can be obtained, and iron and copper are obtained. It is characterized in that it is subjected to extra-grain processing (EG) to the extent that it can be performed.
  • IG intrinsic nickel
  • EG extra-grain processing
  • the sixth invention relates to a method of manufacturing silicon wafers
  • the seventh invention provides a method for manufacturing a silicon wafer
  • the eighth invention provides a method for manufacturing silicon
  • the ninth invention provides a method of manufacturing a silicon wafer, A step of doping an element that promotes BMD precipitation with a low concentration of boron, and a step of applying an extrinsic guttering (EG) process.
  • EG extrinsic guttering
  • a tenth invention provides a method of manufacturing a silicon wafer
  • a process of doubling nitrogen which is an element that promotes BMD precipitation
  • a process of forming an extrinsic gettering (EG) process for example, forming a polysilicon layer 3 are performed.
  • EG extrinsic gettering
  • IG intrinsic gettering
  • the polysilicon layer 3 is formed as a strained layer
  • an extrinsic gettering (EG) acts so that iron and copper can be captured using the polysilicon layer 3 as a capture point (see FIG. 2). See).
  • various heavy metal ions such as iron, copper, and nickel generated in a device process can be sufficiently gettered.
  • heavy metal ions such as iron, copper, and nickel do not enter the device layer of the silicon wafer 1 ', thereby preventing malfunction of the device and extending its life.
  • FIG. 1 is a cross-sectional view of the silicon wafer of the embodiment.
  • Fig. 2 shows the relationship between intrinsic gauging (IG) and extra-glow gauging (EG) with nitrogen doping and the gauging capacity of various heavy metal ions. It is a table.
  • Figure 3 is a cross-sectional view of the silicon wafer. It is a figure explaining G).
  • FIG. 4 is a cross-sectional view of silicon wafer 18 and is a view for explaining an extrinsic gettering ring (EG).
  • EG extrinsic gettering ring
  • Figure 5 is a graph showing the relationship between the nitrogen doping concentration and the generation lifetime of minority carriers.
  • a silicon wafer is assumed as the semiconductor wafer.
  • the present inventors have considered that the IG and the EG have different gettering capacities depending on the type of heavy metal ion, in view of the fact that the gettering capacities are insufficient in both the IG and the EG to which nitrogen is added.
  • the analysis was performed under the assumption that the values were different.
  • Figure 2 shows the results.
  • the silicon wafer to be analyzed is a P / P-silicon wafer 1 'doped with a low concentration of boron.
  • “low concentration” refers to a concentration of about 3 ⁇ 10 14 / cm 3 to lx 10 16 / cm 3 (1 ⁇ -cm to 15 ⁇ -cm).
  • the gettering ability was low for nickel, but the gettering ability was high for iron and copper.
  • the P / P-silicon wafer 1 ' which has not been subjected to IG or EG treatment, has a low gettering ability for heavy metal ions of iron, copper, and nickel.
  • FIG. 1 shows a cross section of a silicon wafer 1 'of the embodiment. This silicon wafer 1 'is manufactured as follows.
  • a silicon melt containing boron B and nitrogen N is melted in a quartz crucible, and silicon ingot to which low concentrations of boron B and nitrogen N are added (doping) as impurities (dopants). Growing pets.
  • the silicon ingot is sliced on a silicon substrate 1.
  • a P-type silicon substrate to which a low concentration of impurity B is added is obtained.
  • a polysilicon layer 3 is formed so that EG can have a sufficient getling ability against iron and copper.
  • the steps for forming the polysilicon layer 3 are as follows.
  • the silicon substrate 1 is subjected to a CVD process or the like to form a polysilicon layer 3 over the entire substrate.
  • a source gas for the thin film for example, trichlorosilane (SiHCl3) is supplied to the surface 1a of the silicon substrate 1.
  • trichlorosilane SiHCl3
  • the same silicon thin film 2 is formed on the surface 1 b of the silicon substrate 1 by epitaxy by a chemical reaction of trisilane.
  • the silicon wafer 1 'manufactured in this way is subjected to a heat treatment in the subsequent device process, and the silicon oxide 1' becomes silicon oxide of a certain size (about several tens nm in diameter) or more in the bulk.
  • Precipitation nuclei of SiOx grow to precipitate BMD.
  • silicon wafer 1 ′ is pre-doped with nitrogen, the BMD concentration increases, and the getling ability against copper and nickel increases as shown in FIG.
  • silicon ⁇ ⁇ 18 1 'after manufacturing is converted to heavy metals such as iron and copper in the device process. Even if exposed to ions, these heavy metal ions can be captured with a sufficiently high gettering ability by the polysilicon layer 3 as the strained layer, as shown in FIG.
  • the process of nitrogen doping and the process of extrinsic gas ring (EG) are performed on the silicon wafer 1 ′.
  • an intrinsic gas ring (IG) acts during the heat treatment to capture these copper and nickel, and also forms a polysilicon layer 3 as a strained layer. Therefore, by the action of the Extrinsic Gettering Ring (EG), iron and copper can be captured using the polysilicon layer 3 as the capture base.
  • various heavy metal ions such as iron, copper, and nickel generated in a device process can be sufficiently glowed. Therefore, heavy metal ions such as iron, copper, and nickel do not enter the device layer of the silicon wafer 1 ′, thereby preventing malfunction of the device and prolonging its life.
  • the ability to get copper is both EG and IG.
  • nickel has a higher ability to get copper than copper. Therefore, when doping the silicon wafer 1 ′ with nitrogen, it is also possible to dope at a concentration at which at least the gettering ability of nickel is obtained.
  • Fig. 5 shows a graph in which the horizontal axis represents the nitrogen doping concentration (/ cm 3 ) and the vertical axis represents the minority carrier generation lime time. The greater the life time of the generation of minority carriers, the lower the amount of metal contamination. As shown in FIG. 5, it can be seen that when the concentration of nitrogen is 1 E + 14 (/ cm 3 ), the amount of metal contamination is smallest. When nitrogen was not doped at all, the generation lifetime of minority carriers was below the measurement limit.
  • the capability of IG is increased by doping nitrogen to promote the precipitation of BMD.
  • carbon other than nitrogen may be used to promote the precipitation of BMD.
  • the doping of both nitrogen and carbon may promote BMD precipitation.
  • the polysilicon layer 3 is formed as a strained layer as the EG.
  • the same effect can be obtained by forming a mechanically strained layer by applying a process such as sand blasting to the back surface 1a of the silicon wafer 1 '. .
  • the present invention can be applied to a silicon wafer doped with an impurity other than boron.

Description

明細書
シリコンゥ工一ハおよびシリコンゥェ一ハの製造方法 技術分野
本発明は、 シリコンゥェ一ハおよびシリコンゥェ一ハの製造方法に関し、 特に 重金属イオンの汚染を防ぐことができるシリコンゥエーハおよびその製造方法に 関する。 背景技術
半導体デバイスはシリコンゥエー八の表面に薄膜、 拡散等でデバィス層を形成 するデバイス工程を経て作成される。
図 3はシリコン （Si) ゥェ一ハを想定し、 シリコンゥェ一ハ基板 1の上にェピ 夕キシャル成長層 2が形成された後のシリコンゥヱーハ 1 ' の断面を示している c シリコンゥエーハ 1 ' には、 不純物 （ド一パント） としてホウ素 Bが添加 （ド —ビング） されている。 シリコンゥェ一ハ 1 ' は、 比較的低濃度の不純物 Bが添 加された P/P-型のシリコンゥヱ一ハである。 ェピタキシャル成長装置の炉内で、 薄膜の原料ガス、 たとえばトリクロルシラン （SiH Cl3) が少量のホウ素 Bとと もにシリコン基板 1の表面 1 aに供給される。 そしてトリクロルシランの化学反 応によってシリコン基板 1の表面に同じシリコンの薄膜 2がェピ夕キシャル成長 によって形成されていく。
このようにして原子配列がシリコン基板 1と同一の結晶が、 基板 1上に形成さ れる。
一般に、 シリコンゥェ一ハ 1 ' は、 その後のデバイス工程で、 鉄、 銅、 ニヅケ ルなどの重金属によって汚染される。 デバイス工程でシリコンゥェ一ハ 1 ' のデ バイス層に、 鉄などの重金属イオンが侵入すると、 デバイスが誤動作し低寿命に なるおそれがある。
そこで、 従来より重金属イオンがシリコンゥェ一ハ 1 ' のデバイス層に到達し ないようにゲッタリングの処理を施すようにしている。
ゲッ夕リングには、 イントリンシックゲッ夕リング （以下 I Gという） とェク ストリンシックゲッ夕リング （以下 E Gという） がある。
I Gとは、 シリコンゥェ一ハに熱処理を施すことによってシリコンゥ工一ハの パルク中に、 B MD (バルク 'マイクロ 'ディフエクト） と呼ばれる欠陥を析出 させ、 B M Dを捕獲拠点として重金属不純物を捕獲するといぅゲッタリング手法 である。
図 4は、 I Gを説明する図である。
すなわちチヨクラルスキー法 （C Z法） により成長し作成されたシリコンゥェ —ハ 1 ' には、 シリコンインゴットの製造過程で石英るっぽから溶けだした酸素 が含まれている。 そしてデバイス工程で、 シリコンゥエーハ 1 ' に熱処理を施す と、 バルク内で酸化シリコン S iOxが析出される。 酸化シリコン SiOxはその析 出核が一定の大きさ、 つまり概ね直径数十 nm程度まで成長するとゲッタリング 能力をもつようになる。 このようにゲッ夕リング能力を有する酸化シリコン Si Oxの析出核のことを、 B MDという。酸化シリコン SiOxは、 同原子量濃度の単 結晶シリコンよりも体積が大きいことから、 析出された B MDは、 局所的な歪み を、 バルク内で発生する。 同様の熱処理を施した場合に B MD濃度が高いほどゲ ッ夕リングの効果が大きくなる。 またドーパントであるホウ素の濃度が高いほど B MDの濃度が高くなる。
これに対して E Gとは、 シリコンゥェ一八の裏面に故意に機械的歪みを与える か、 ポリシリコン層を形成することで歪み層を形成し、 この歪み層を捕獲拠点と して重金属不純物を捕獲するというゲッ夕リング手法である。
図 5は、 ポリシリコン層を形成することで歪み層を与える E Gを説明する図で め 。
すなわちポリシリコン層を形成する工程は以下のとおりである。
a ) 炉内にシリコン基板 1を入れる。
b ) シリコン基板 1に C V D処理等を施して基板全体にポリシリコン層 3を形成 する。
c ) シリコン基板 1の表面 1 bのポリシリコン層 3を研磨し、 全体を洗浄し、 裏 面 1 aにポリシリコン層 3が形成された状態にする。
なおシリコン基板 1の裏面 1 aのみにシランガスを流して裏面 1 aのみにポリ シリコン層 3を形成する方法もある。
シリコン基板 1に、 ェピタキシャル成長膜 2を成長させると、 B MD析出核が 消滅するため、 その後熱処理を施しても B M D濃度が低くなりゲッ夕リング能力 が低くなる。 またド一パントであるホウ素の濃度が高いほど B MDの濃度が高く なることから、 ホウ素が低濃度にドービングされた P/P-シリコンゥエーハ 1 ' では、 B M D濃度が低くなりゲッ夕リング能力が低くなる。
このようにホウ素が低濃度にドービングされェビタキシャル成長膜 2が形成さ れたシリコンゥェ一ハ 1 ' ではゲッ夕リング能力が低いという問題があつた。 ここで、 ェビタキシャル成長膜 2を形成する前に予め熱処理を施して酸化シリ コン S iOxの析出核を大きく成長させて B MD析出を促進させる試みがなされて いる。 しかしこの方法では、 処理工程に時間を要しシリコンゥェ一ハの製造コス トが上昇するという問題がある。
そこで、 シリコン基板 1に窒素をドーピングして、 B MD濃度を増加させる研 究開発が行われている。
一方、 シリコンゥエーハ 1 ' に E G処理を施すためには、 前述した a ) 〜c ) に示す工程を経なければならないため、 工程が複雑ィ匕しゥヱ一八の製造に時間を 要するとともに製造コストが増大する。 しかしホウ素が低濃度にドーピングされ た P/P-シリコンゥエーハ 1 ' では、 E Gは I Gと比較してゲッ夕リング能力が 大きいためェピ夕キシャル成長膜が形成されたシリコンゥヱ一ハでは、 E Gを施 すことが主流になっている。
しかし窒素をドーピングする処理を付加した I Gにおいても、 E Gにおいても、 ゲッ夕リング能力が不足する事態が発生している。 この問題は現状では未解決に なっている。 発明の開示
本発明は、 こうした実状に鑑みてなされたものであり、 重金属イオンのゲッ夕 リング能力を高めることを解決課題とするものである。 そこで第 1発明は、
シリコンゥェ一ハに、 B MD析出を促進させる元素をドービングし、 ェクスト リンシックゲヅ夕リング （E G) の処理を施すことを特徴とする。
第 2発明は、 第 1発明において、
前記元素は、 窒素または炭素のいずれか一方または窒素および炭素の両方であ ること
を特徴とする。
第 3発明は、 第 1発明において、
低濃度のホウ素がドーピングされていることを特徴とする。
第 4発明は、 第 1発明において、
ェピタキシャル成長層が形成されていることを特徴とする。
第 5発明は、 シリコンゥェ一八に、 少なくともニッケルをイントリンシックゲ ッ夕リング （I G ) することができる程度に B MD濃度が増加するように窒素を ド一ビングし、 鉄、 銅をゲッ夕リングすることができる程度にェクストリンシッ クゲッ夕リング （E G) の処理を施すことを特徴とする。
第 6発明は、 シリコンゥェ一八の製造法において、
B MD析出を促進させる元素をドービングする工程と、
ェクストリンシックゲッ夕リング （E G) の処理を施す工程と
を含むことを特徴とする。
第 7発明は、 シリコンゥエー八の製造方法において、
低濃度のホウ素とともに B MD析出を促進させる元素をドーピングする工程と、 ェクストリンシックゲッタリング （E G) の処理を施す工程と
を含むことを特徴とする。
第 8発明は、 シリコンゥヱ一八の製造方法において、
B MD析出を促進させる元素をドーピングする工程と、
ェクストリンシックゲッ夕リング （E G) の処理を施す工程と、
ェビタキシャル成長層を形成する工程と
を含むことを特徴とする。
第 9発明は、 シリコンゥェ一八の製造方法において、 低濃度のホウ素とともに B MD析出を促進させる元素をド一ビングする工程と、 ェクストリンシックゲヅタリング （E G) の処理を施す工程と、
ェビタキシャル成長層を形成する工程と
を含むことを特徴とする。
第 1 0発明は、 シリコンゥェ一八の製造方法において、
少なくともニッケルをィントリンシックゲッ夕リングすることができる程度に B MD濃度が増加するように窒素をドーピングする工程と、
鉄、 銅をゲッタリングすることができる程度にェクストリンシックゲッタリン グ （E G ) の処理を施す工程と
を含むことを特徴とする。
本発明では、 図 1に示すように、 B MD析出を促進させる元素である窒素をド 一ビングする処理と、 ェクストリンシックゲッ夕リング （E G ) 処理、 たとえば ポリシリコン層 3を形成する処理を、 シリコンゥエーハ 1 ' に施す。 このためデ バイス工程で銅、 ニッケルといった重金属イオンにさらされたとしても熱処理の 過程でイントリンシックゲッ夕リング （ I G) が作用して、 銅、 ニッケルを捕獲 することができる （図 2参照） 。 また歪み層としてのポリシリコン層 3を形成し ているので、 ェクストリンシックゲッ夕リング （E G ) が作用して、 ポリシリコ ン層 3を捕獲拠点として鉄、 銅を捕獲することができる （図 2参照） 。 このよう に本発明によれば、 鉄、 銅、 ニッケルといったデバイス工程で発生する各種重金 属イオンを十分にゲッタリングすることができる。 このためシリコンゥエーハ 1 ' のデバイス層に鉄、 銅、 ニッケルといった重金属イオンが侵入することがな く、 デバイスの誤動作を防止し高寿命化を図ることができる。 図面の簡単な説明
図 1は実施形態のシリコンゥエーハの断面図である。
図 2は、 窒素をドービングする処理が付加されたィントリンシックゲヅタリン グ （ I G ) 、 ェクストリンシヅクゲッ夕リング （E G ) と、 各種重金属イオンの ゲッ夕リング能力との関係を示す表である。
図 3はシリコンゥエーハの断面図であり、 イントリンシックゲヅ夕リング （I G) を説明する図である。
図 4はシリコンゥヱ一八の断面図であり、ェクストリンシックゲッ夕リング（E G) を説明する図である。
図 5は窒素のドービング濃度と少数キヤリアの発生ライフタイムとの関係を示 すグラフである。 発明を実施するための最良の形態
以下図面を参照して本発明に係る半導体ゥェ一ハおよび半導体ゥエーハの製造 方法の実施の形態について説明する。
なお以下に説明する実施形態では、 半導体ゥヱ一ハとしてシリコンゥェ一ハを 想定する。
本発明者らは、 窒素をドービングする処理を付加した I Gにおいても、 EGに おいても、 ゲッ夕リング能力が不足する事態に鑑み、 IGと EGは、 重金属ィォ ンの種類によってゲッタリング能力が異なっているとの仮定のもとに分析を行つ た。 その結果を図 2に示す。 ただし分析対象となるシリコンゥェ一ハは、 ホウ素 が低濃度でドーピングされた P/P-シリコンゥェ一ハ 1' である。 ここで 「低濃 度」 とは、 ホウ素の濃度が 3 X 1014 /cm3 〜lx l 016 /cm3 (1 Ω— cm〜l 5Ω— cm)程度の濃度をいうものとする。
同図 2に示すように、 窒素をド一ビングする処理を付加した I Gでは、 鉄に対 してはゲッ夕リング能力が低いが、 銅に対してはゲッ夕リング能力が高く、 ニッ ケルに対してはゲッ夕リング能力が非常に髙くなるという分析結果を得た。
一方、 EGでは、 ニッケルに対してはゲッ夕リング能力が低いが、 鉄、 銅に対 してはゲッタリング能力が高くなるという分析結果を得た。 なお I G処理も EG 処理も施されていない P/P-シリコンゥェ一ハ 1' では、 鉄、 銅、 ニッケルの各 重金属イオンに対してゲッ夕リング能力が低くなる。
以上の分析結果から、 鉄、 銅、 ニッケルの各重金属イオンに対してゲッタリン グ能力を不足することなく高めるためには、 窒素をドービングする処理を付加し た I Gと、 E Gとを併用してシリコンゥェ一ハ 1 ' に施せばよいとの結論を得た。 図 1は実施形態のシリコンゥェ一ハ 1'の断面を示す。 このシリコンゥェ一ハ 1 ' は以下のようにして製造される。
すなわち、 まず、 石英るつぼ内でホウ素 Bと窒素 Nが含まれたシリコン融液を 溶融して、 不純物 （ド一パント） として低濃度のホウ素 Bと窒素 Nが添加 （ドー ビング） されたシリコンインゴヅトを成長させる。
シリコンインゴットは、 シリコン基板 1にスライスされる。 こうして低濃度の 不純物 Bが添加された P-型のシリコン基板が得られる。
つぎに、 E Gで鉄、 銅に対して十分なゲッ夕リング能力をもつことができるよ うに、 ポリシリコン層 3が形成される。
ポリシリコン層 3を形成する工程は以下のとおりである。
a ) 炉内にシリコン基板 1を入れる。
b ) シリコン基板 1に C V D処理等を施して基板全体にポリシリコン層 3を形成 する。
c ) シリコン基板 1の表面 l bのポリシリコン層 3を研磨し、 全体を洗浄し、 裏 面 1 aにポリシリコン層 3が形成された状態にする。
なおシリコン基板 1の裏面 1 aのみにシランガスを流して裏面 1 aのみにポリ シリコン層 3を形成する方法もある。
つぎにェピタキシャル成長装置の炉内で、 薄膜の原料ガス、 たとえばトリクロ ルシラン （S iH Cl3) がシリコン基板 1の表面 1 aに供給される。 そしてトリク 口ルシランの化学反応によってシリコン基板 1の表面 1 bに同じシリコンの薄膜 2がェピタキシャル成長によって形成されていく。
このようにして原子配列がシリコン基板 1と同一の結晶が、 基板 1上に形成さ れる。
このようにして製造されたシリコンゥェ一ハ 1 ' は、その後のデバイス工程で、 シリコンゥヱ一ハ 1 ' に熱処理を施すと、 バルク内で一定の大きさ （概ね直径数 十 nm程度）以上まで酸化シリコン S iOxの析出核が成長して B M Dを析出する。 ここでシリコンゥェ一ハ 1 ' には窒素が予めドーピングされているため B MD濃 度が高くなり図 2に示すように銅、 二ッケルに対するゲッ夕リング能力が高くな る o
また製造後のシリコンゥヱ一八 1 ' は、 デバイス工程で鉄、 銅といった重金属 イオンにさらされたとしても、 図 2に示すように、 歪み層としてのポリシリコン 層 3でこれら重金属イオンを十分に高いゲッタリング能力にて捕獲することがで ぎる。
以上のように本実施形態によれば、 窒素をド一ビングする処理と、 ェクストリ ンシックゲヅ夕リング （E G) の処理を、 シリコンゥエーハ 1 ' に施すようにし たので、 デバイス工程で銅、 ニッケルといった重金属イオンにさらされたとして も熱処理の過程でイントリンシックゲヅ夕リング（I G) が作用して、 これら銅、 二ッケルを捕獲することができ、 また歪み層としてもボリシリコン層 3を形成し ているのでェクストリンシックゲッ夕リング （E G) の作用により、 ポリシリコ ン層 3を捕獲拠点にして鉄、 銅を捕獲することができる。 このように本実施形態 によれば、 鉄、 銅、 ニッケルといったデバイス工程で発生する各種重金属イオン を十分にゲヅ夕リングすることができる。 このためシリコンゥェ一ハ 1 ' のデバ イス層に鉄、 銅、 ニッケルといった重金属イオンが侵入することがなく、 デバイ スの誤動作を防止し高寿命化を図ることができる。
なお図 2に示すように、 銅をゲッ夕リングする能力は E G、 I Gともにあり、 I Gの場合、 銅よりもニッケルのゲヅ夕リング能力が高い。 したがってシリコン ゥェ一ハ 1 ' に、 窒素をドーピングする際には、 少なくともニッケルのゲッタリ ング能力が得られる程度の濃度をドーピングする実施も可能である。
図 5は、 横軸に窒素のドーピング濃度 （/ c m3 ) をとり縦軸に少数キャリアの 発生ライムタイムをとつたグラフを示している。 少数キヤリアの発生ライフタイ ムが大きいほど金属汚染量が小さくなる。 同図 5に示すように窒素の濃度が 1 E + 1 4 (/ c m3) のときに金属汚染量がもっとも小さくなることがわかる。 なお 窒素が全く ド一ビングされていない場合には少数キヤリアの発生ライフタイムは 測定限界以下であった。
上述した実施形態では、 窒素をドービングして B MDの析出を促進させて I G の能力を高めているが、窒素以外に炭素を用いて B MD析出を促進させてもよい。 また窒素と炭素の両方をドーピングすることによって B MD析出を促進させても よい。
また上述した実施形態では、 E Gとしてポリシリコン層 3を歪み層として形成 する手法を想定しているが、 シリコンゥエーハ 1 ' の裏面 1 aにサンドプラスト 等の加工を施すことによつて機械的歪み層を形成する手法であっても同様な効果 を得ることができる。
なお上述した実施形態では、 ホウ素が低濃度でドーパントされたシリコンゥェ —ハ 1 ' を想定しており、 この場合特に本発明の効果が有効なものとなるが、 も ちろん高濃度でホウ素がドーパントされたシリコンゥエーハに対しても本発明を 適用することができる。 産業上の利用可能性
ホウ素以外の不純物がドーピングされたシリコンゥヱーハに対しても本発明を 適用することができる。

Claims

請求の範囲
1. BMD析出を促進させる元素がド一ビングされ、 ェクストリンシヅ クゲヅ夕リング （EG) の処理が施されていること
を特徴とするシリコンゥェ一ハ。
2. 前記元素は、 窒素または炭素のいずれか一方または窒素および炭素 の両方であること
を特徴とする請求範囲 1記載のシリコンゥエーハ。
3. 低濃度のホウ素がドーピングされていることを特徴とする請求範囲 1記載のシリコンゥエーハ。
4. ェピタキシャル成長層が形成されていることを特徴とする請求範囲 1記載のシリコンゥエーハ。
5. 少なくともニッケルをィントリンシックゲッタリング （ I G) する ことができる程度に BMD濃度が増加するように窒素がドーピングされ、 鉄、 銅 をゲッ夕リングすることができる程度にェクストリンシックゲヅ夕リング（EG) の処理が施されていること
を特徴とするシリコンゥェ一ハ。
6. BMD析出を促進させる元素をド一ビングする工程と、
ェクストリンシヅクゲヅタリング （EG) の処理を施す工程と
を含むことを特徴とするシリコンゥェ一八の製造方法。
7. 低濃度のホウ素とともに BMD析出を促進させる元素をドービング する工程と、
ェクストリンシックゲッ夕リング （EG) の処理を施す工程と
を含むことを特徴とするシリコンゥェ一八の製造方法。
8. BMD析出を促進させる元素をドーピングする工程と、
ェクストリンシックゲヅ夕リング （EG) の処理を施す工程と、
ェビタキシャル成長層を形成する工程と
を含むことを特徴とするシリコンゥエーハの製造方法。
9. 低濃度のホウ素とともに BMD析出を促進させる元素をド一ビング する工程と、 ェクストリンシックゲヅ夕リング （E G) の処理を施す工程と、 ェピタキシャル成長層を形成する工程と
を含むことを特徴とするシリコンゥェ一八の製造方法。
1 0 . 少なくともニッケルをィントリンシックゲッ夕リングすることが できる程度に B MD濃度が増加するように窒素をド一ビングする工程と、 鉄、 銅をゲッ夕リングすることができる程度にェクストリンシックゲッタリン グ （E G ) の処理を施す工程と
を含むことを特徴とするシリコンゥェ一ハの製造方法。
PCT/JP2002/013214 2001-12-18 2002-12-18 Plaquette en silicium, et procede d'elaboration WO2003052811A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2004-7009371A KR20040066173A (ko) 2001-12-18 2002-12-18 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조방법
EP02790794A EP1458017A4 (en) 2001-12-18 2002-12-18 SILICON PLATE, AND METHOD FOR PRODUCING THE SAME
US10/499,612 US20070140828A1 (en) 2001-12-18 2002-12-18 Silicon wafer and method for production of silicon wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001384755A JP2003188176A (ja) 2001-12-18 2001-12-18 シリコンウェーハおよびシリコンウェーハの製造方法
JP2001/384755 2001-12-18

Publications (1)

Publication Number Publication Date
WO2003052811A1 true WO2003052811A1 (fr) 2003-06-26

Family

ID=19187754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/013214 WO2003052811A1 (fr) 2001-12-18 2002-12-18 Plaquette en silicium, et procede d'elaboration

Country Status (6)

Country Link
US (1) US20070140828A1 (ja)
EP (1) EP1458017A4 (ja)
JP (1) JP2003188176A (ja)
KR (1) KR20040066173A (ja)
TW (1) TW200305225A (ja)
WO (1) WO2003052811A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826993B2 (ja) * 2004-04-22 2011-11-30 信越半導体株式会社 ｐ型シリコン単結晶ウェーハの製造方法
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
US20120049330A1 (en) * 2009-05-15 2012-03-01 Sumco Corporation Silicon wafer and method for producing the same
CN105185696B (zh) * 2015-09-25 2018-04-06 上海华力微电子有限公司 通过多晶硅吸杂降低cmos图像传感器白像素的方法
KR20190011475A (ko) * 2017-07-25 2019-02-07 에스케이실트론 주식회사 웨이퍼 제조 방법 및 웨이퍼

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635879A2 (en) * 1993-07-22 1995-01-25 Kabushiki Kaisha Toshiba Semiconductor silicon wafer and process for producing it
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
US5935320A (en) * 1996-09-12 1999-08-10 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for producing silicon semiconductor wafers with low defect density
EP0959154A1 (en) * 1998-05-22 1999-11-24 Shin-Etsu Handotai Company Limited A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757063A (en) * 1994-03-25 1998-05-26 Kabushiki Kaisha Toshiba Semiconductor device having an extrinsic gettering film
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP2001253795A (ja) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635879A2 (en) * 1993-07-22 1995-01-25 Kabushiki Kaisha Toshiba Semiconductor silicon wafer and process for producing it
US5935320A (en) * 1996-09-12 1999-08-10 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for producing silicon semiconductor wafers with low defect density
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
EP0959154A1 (en) * 1998-05-22 1999-11-24 Shin-Etsu Handotai Company Limited A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HOLZL R. ET AL.: "Gettering efficiencies for Cu and Ni as a function of size and density of oxygen precipitates in p/p-silicon epitaxial wafers", APPLIED PHYSICS A MATERIALS SCIENCE & PROCESSING, vol. 73, 2001, pages 137 - 142, XP002965799 *
OGUSHI SATOSHI ET AL.: "Gettering characteristics of heavy metal impurities in silicon wafers with polysilicon back seal and internal gettering", JAPANESE JOURNAL OF APPLIED PHYSICS PART 1, vol. 36, no. 11, November 1997 (1997-11-01), pages 6601 - 6606, XP002965800 *
See also references of EP1458017A4 *

Also Published As

Publication number Publication date
JP2003188176A (ja) 2003-07-04
EP1458017A4 (en) 2008-02-27
KR20040066173A (ko) 2004-07-23
TWI313035B (ja) 2009-08-01
EP1458017A1 (en) 2004-09-15
TW200305225A (en) 2003-10-16
US20070140828A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
JPWO2008029918A1 (ja) 固体撮像素子用半導体基板および固体撮像素子ならびにそれらの製造方法
JPH11189493A (ja) シリコン単結晶およびエピタキシャルウェーハ
WO2006025409A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP3381816B2 (ja) 半導体基板の製造方法
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
WO2003052811A1 (fr) Plaquette en silicium, et procede d'elaboration
JP5439801B2 (ja) エピタキシャルウェーハ及びその製造方法
KR102156727B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
JP2916580B2 (ja) エピタキシャル被覆半導体ウエハー及びその製造方法
JP4344517B2 (ja) 半導体基板及びその製造方法
US6544899B2 (en) Process for manufacturing silicon epitaxial wafer
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP2001210650A (ja) エピタキシャルシリコンウェーハの製造方法
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
JPH06216137A (ja) 半導体装置およびその製造方法
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
Moeinian et al. Crystallinity of silicon-shells deposited onto germanium and silicon nanowires for core-shell nanostructures and nanotubes
JP3922674B2 (ja) シリコンウエハの製造方法
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法
TW480563B (en) Method to form active layer without lattice defect on wafer surface
JP2010087327A (ja) シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
JP4826993B2 (ja) ｐ型シリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020047009371

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2002790794

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002790794

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007140828

Country of ref document: US

Ref document number: 10499612

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10499612

Country of ref document: US