WO2002082549A1 - Dispositif de circuit integre a semi-conducteur et son procede de production - Google Patents

Dispositif de circuit integre a semi-conducteur et son procede de production Download PDF

Info

Publication number
WO2002082549A1
WO2002082549A1 PCT/JP2002/003172 JP0203172W WO02082549A1 WO 2002082549 A1 WO2002082549 A1 WO 2002082549A1 JP 0203172 W JP0203172 W JP 0203172W WO 02082549 A1 WO02082549 A1 WO 02082549A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
film
integrated circuit
semiconductor integrated
circuit device
Prior art date
Application number
PCT/JP2002/003172
Other languages
English (en)
Japanese (ja)
Inventor
Hiromichi Waki
Keiichi Yoshizumi
Mitsuhiro Mori
Kazufumi Suenaga
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Publication of WO2002082549A1 publication Critical patent/WO2002082549A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un dispositif de circuit intégré à semi-conducteur dont la qualité d'un film ferroélectrique, isolant le condensateur, d'une mémoire FeRam ne se détériore pas et dont les caractéristiques de la mémoire FeRam sont améliorées. Un film PZT contenant du plomb en quantité supérieure à celle d'un film isolant de condensateur (11a) (film PZT) constituant un condensateur (C ) de la cellule mémoire FeRAM est déposé sur le condensateur et soumis à une gravure anisotrope de manière à former un film (SW) sur la paroi latérale du condensateur. Cela permet de réduire l'influence défavorable exercée par l'hydrogène et H2O dans un film TEOS appliqué sur le condensateur (C ) et de supprimer la dégradation des caractéristiques du film (11a) isolant le condensateur.
PCT/JP2002/003172 2001-04-05 2002-03-29 Dispositif de circuit integre a semi-conducteur et son procede de production WO2002082549A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-107011 2001-04-05
JP2001107011A JP2002305289A (ja) 2001-04-05 2001-04-05 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2002082549A1 true WO2002082549A1 (fr) 2002-10-17

Family

ID=18959409

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/003172 WO2002082549A1 (fr) 2001-04-05 2002-03-29 Dispositif de circuit integre a semi-conducteur et son procede de production

Country Status (2)

Country Link
JP (1) JP2002305289A (fr)
WO (1) WO2002082549A1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214544A (ja) * 2003-01-08 2004-07-29 Fujitsu Ltd 半導体装置の製造方法
JP4663216B2 (ja) * 2003-06-10 2011-04-06 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
JP2005057103A (ja) * 2003-08-06 2005-03-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN100452404C (zh) 2004-02-19 2009-01-14 富士通微电子株式会社 半导体装置的制造方法
JP4803995B2 (ja) * 2004-06-28 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2007013011A (ja) * 2005-07-01 2007-01-18 Seiko Epson Corp 強誘電体メモリ装置及び表示用駆動ｉｃ
JP4661572B2 (ja) * 2005-12-12 2011-03-30 セイコーエプソン株式会社 強誘電体メモリ、及び強誘電体メモリの製造方法
JP4515492B2 (ja) * 2007-08-29 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6539900B2 (ja) * 2013-07-25 2019-07-10 国立研究開発法人産業技術総合研究所 強誘電体デバイス及びその製造方法
JP6821291B2 (ja) * 2015-05-29 2021-01-27 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP6751866B2 (ja) 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523595A (en) * 1990-08-21 1996-06-04 Ramtron International Corporation Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film
WO1997035341A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Dispositif de stockage a semi-conducteur et sa production
JPH11103029A (ja) * 1997-09-29 1999-04-13 Nec Corp 容量素子、それを用いた半導体記憶装置およびその製造方法
EP0911871A2 (fr) * 1997-10-24 1999-04-28 Sharp Kabushiki Kaisha Dispositif de mémoire semi-conducteur avec couche mince ferroélectrique
EP0951058A2 (fr) * 1998-04-17 1999-10-20 Symetrix Corporation Méthode de fabrication de circuits intégrés ferroélectriques utilisant des étapes de gravure sèche et humide
JP2000004001A (ja) * 1998-06-15 2000-01-07 Toshiba Corp 半導体記憶装置及びその製造方法
EP0978881A2 (fr) * 1998-08-07 2000-02-09 Matsushita Electronics Corporation Condensateur ferroélectrique et méthode pour sa fabrication
JP2000260956A (ja) * 1999-03-10 2000-09-22 Oki Electric Ind Co Ltd 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523595A (en) * 1990-08-21 1996-06-04 Ramtron International Corporation Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film
WO1997035341A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Dispositif de stockage a semi-conducteur et sa production
JPH11103029A (ja) * 1997-09-29 1999-04-13 Nec Corp 容量素子、それを用いた半導体記憶装置およびその製造方法
EP0911871A2 (fr) * 1997-10-24 1999-04-28 Sharp Kabushiki Kaisha Dispositif de mémoire semi-conducteur avec couche mince ferroélectrique
EP0951058A2 (fr) * 1998-04-17 1999-10-20 Symetrix Corporation Méthode de fabrication de circuits intégrés ferroélectriques utilisant des étapes de gravure sèche et humide
JP2000004001A (ja) * 1998-06-15 2000-01-07 Toshiba Corp 半導体記憶装置及びその製造方法
EP0978881A2 (fr) * 1998-08-07 2000-02-09 Matsushita Electronics Corporation Condensateur ferroélectrique et méthode pour sa fabrication
JP2000260956A (ja) * 1999-03-10 2000-09-22 Oki Electric Ind Co Ltd 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法

Also Published As

Publication number Publication date
JP2002305289A (ja) 2002-10-18

Similar Documents

Publication Publication Date Title
US7053435B2 (en) Electronic devices including electrodes with insulating spacers thereon
US6803316B2 (en) Method of planarizing by removing all or part of an oxidizable material layer from a semiconductor substrate
US20070262048A1 (en) Highly Selective Doped Oxide Etchant
WO2002082549A1 (fr) Dispositif de circuit integre a semi-conducteur et son procede de production
US6709945B2 (en) Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device
EP1662551A3 (fr) Couche diélectrique d'un condensateur pour un dispositif de mémoire semiconducteur et son procédé de fabrication
JP2005183843A (ja) 半導体装置の製造方法
US5518966A (en) Method for wet etching polysilicon
JP2006344749A (ja) 半導体装置の製造方法
JP2005032800A (ja) 半導体装置の製造方法
JP2005217044A (ja) 半導体装置及びその製造方法
US20060286687A1 (en) Method for manufacturing semiconductor device
JP2005183841A (ja) 半導体装置の製造方法
US10658366B2 (en) Semiconductor device and method for fabricating the same
WO2005036612A3 (fr) Dispositif a semi-conducteurs et son procede de fabrication
JP4579236B2 (ja) 半導体装置の製造方法
EP0978881A3 (fr) Condensateur ferroélectrique et méthode pour sa fabrication
KR100373361B1 (ko) 유전체와 전극 사이에 산화장벽막을 갖는 캐패시터 형성 방법
JP2003197776A (ja) 電荷貯蔵電極の形成方法
TW410467B (en) Method for forming rugged polysilicon crown type capacitor of dynamic random access memory
JP4948762B2 (ja) 半導体装置
US6080619A (en) Method for manufacturing DRAM capacitor
WO2004068539A3 (fr) Structure de paroi laterale et procede de fabrication permettant une reduction de la diffusion d'oxygene dans des fiches de contact pendant un traitement de gravure ionique reactive d'un trou de fenetre de contact
KR100329612B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2006344748A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase