WO2002075713A1

WO2002075713A1 - Circuit d'excitation permettant d'activer un element emettant de la lumiere a matrice active

Info

Publication number: WO2002075713A1
Application number: PCT/JP2002/002592
Authority: WO
Inventors: Hiroyuki Nakamura; Shigeki Kondo
Original assignee: Canon Kabushiki Kaisha
Priority date: 2001-03-21
Filing date: 2002-03-19
Publication date: 2002-09-26
Also published as: JP3938050B2; CN1265339C; CN1460239A; KR100475526B1; KR20020097487A; US6670773B2; JPWO2002075713A1; US20030178946A1

Description

ブマトリクス型発光素子の駆動回路技術分野

本発明は、画像表示装置に用いられる発光素子の駆動回路、詳しくは有機及び無機のエレクト口 ·ルミネセンス（以下、「E L」という。）素子や発光ダイオード（以下、「L E D」という。）等の自発光素子を駆動制御するアクティブマトリクス型発光素子の駆動回路、及びこれを用いたァクティブマトリクス型表示パネルに関する。背景技術

有機及び無機 E L発光素子、又は L E D等のような発光素子をアレイ状に組み合わせ、ドッ卜マトリクスにより文字表示を行うディスプレイは、テレビ、携帯端末等に広く利用されている。

特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要とせず、視野角が広い等の特徴を有し、注目を集めている。中でも、トランジスタ等とこれらの発光素子とを組み合わせてスタティック駆動を行う、アクティブマトリクス型と呼ばれるディスプレイは、時分割駆動を行う単純マトリクス駆動のディスプレイと比較して、高輝度、高コントラスト、及び高精細等の優位性を持っており、近年注目されている。

有機 E L素子に関しても、画像に階調性を出すための従来の方式と同様に、アナ口グ階調方式、面積階調方式及び時間階調方式が挙げられる。

( 1 ) アナログ方式

従来例として、アクテブマトリクス駆動の発光素子に関して、最も単純な一画素あたり 2個の薄膜トランジスタ（以下 TFTと言う）を備えた表示素子の例を図 6、図 7に示す。図 6において、 101は有機£ 素子、 102、 1 03は T F T、 107は走査線、 108は信号線、 109は電源線、 1 10は接地電位、 1 1 1はコンデンサを用いたメモリ容量である。

図 6の動作を以下に説明する。走査線 107によって TFT 102がオン状態となると信号線 108からの映像データ電圧が 1 1 1のメモリ容量に蓄積され、走査線 107がオフして TFT 10'2がオフ状態になっても、 TFT 10 3のゲート電極には前記電圧が印加され続ける為、 T F Τ 103はオン状態を続ける。

一方 T F Τ 103はソース電極が電源線 109と接続され、ドレイン電極が発光素子の一方の電極に接続されており、ゲート電極には TFT102のドレィン電極の映像データ電圧が入力されており、ソース電極とドレイン電極間の電流量は前記映像デ一夕電圧によって制御されている。このとき有機 E L素子 10 1は電源線 109と接地電位間に配置され、前記電流量に応じて発光する。このとき流れる電流量は TFT 1 03のゲート電圧に依存し、前記ゲート電圧に対するソース電流の特性（Vg— I s特性）が立ち上がる領域（飽和領域）を用いて、アナログ的に電流特性を変化させて発光輝度を変化させている。この結果発光素子である有機 EL素子の発光輝度は制御され、階調を含めて表示を行うことができる。この階調表現方式を、アナログ的な映像データ電圧を用いて行なうことから、アナログ階調方式という。この場合、駆動信号側では、有機 EL素子の電圧—輝度特性に応じて映像データ信号側のガンマ（ァ）特性を変化させておく必要がある。

液晶表示素子や CRTなどと同様に発光素子についても、コンピュータの端末、パソコンのモニタ、テレビ等の動画表示を行うためには、各画素の輝度が変化する濃淡階調表示ができることが、 C R Tとの互換性を得るに当たっても有利である。また駆動システムも簡素化されるなど、コスト上有利である。現在用いられている上記 T F Tは、アモルファスシリコン（a— S i ) 方式と多結晶シリコン（P— S i ) 方式があるが、高移動度で素子の微細化が可能であり、またレーザー加工技術の進歩により製造プロセスの低温化が可能といつた観点から、多結晶シリコン T F Tの比重が大きくなつている。しかしながら、一般的に多結晶シリコン T F Tは、それを構成する結晶粒界の影響を受けやすく、特に上記飽和領域では V g— I s電流特性が T F T素子毎にばらつきが大きく現れ易い。よって仮に画素に入力されるビデオ信号電圧が均一であつても、表示にむらが生じてしまうという問題を抱えている。

また一般に現在の T F Tの多くは単にスィツチング素子として用いられており、トランジスタの閾値電圧よりかなり高いゲート電圧を印加し、ソース電圧に対するドレイン電圧の関係が一定となる領域（これを線形領域と呼ぶ）で使用されているので、上記の飽和領域でのばらつきを受けにくくなつている。

( 2 ) 面積階調方式

一方面積階調方式が、文献 AM— L C D 2 0 0 0、 AM 3— 1に提案されている。これは、一画素を複数のサブ画素に分割し、各サブ画素はオン Zオフを行い、オンしている画素の面積によって階調を表現するものである。

このような利用方法では、 T F Tのゲート電圧は閾値電圧よりはるかに高い電圧を印加し、ソース電圧に対するドレイン電圧の関係が一定となる上記線形領域で用いることができるために、 T F T特性も安定した条件で用いられ、発光素子の発光輝度も安定する。この方式の場合、各素子はオンオフ制御されるのみで濃淡は出さず一定輝度で発光し、発光するサブ画素の面積に応じて階調を制御するものである。これは面積階調方式と呼ばれる。

しかしこの方式ではサブ画素の分割方法に依存したデジ夕ル階調しか出せず、また階調数を増やすためには、サブ画素の面積をより小さくしてサブ画素の数を増やさなくてはならない。しかしながら、仮に多結晶シリコン T F Tを用いてトランジスタを微細化したとしても、各画素に配置されたトランジスタ部分の面積が発光部の面積を侵食し、画素開口率を下げるために表示パネルの発光輝度を下げる結果となる。よって開口率を上げようとすると階調性が落ちることになり、明るさと階調性がトレードオフの関係にあって、結果的に階調性を上げることが困難である。

(3) 時間階調方式

また、時間階調方式においては、階調を有機 EL素子の発光時間によって制御する方式であり、 2000 S I D 36. 4 Lで報告されている。

図 7は、時間階調方式を採用した従来の表示パネルの一画素部分の回路図の一例である。図 7において、 101は有機 EL素子、 102~104は TFT、 107は走査線、 108は信号線、 109は電源線、 1 10は接地電位、 11 1はメモリ容量、 112はリセット線である。

この回路構成を用いた時間階調方式においては、 TFT1 03のオンしたとき信号線からの電圧によってよつて有機 EL素子 101は最高輝度で発光し、次に TFT 104によって、 TFT 103を 1フィールドの時間内で適時オンとオフを繰り返し、その発光時間によって階調を表示する方式である。

またこの方式では、複数の発光期間を選択して発光時間を調整する。たとえば、 8ビット（256階調）を表示しょうとした場合、発光時間の比が 1 ： 2 ： 4 : 8 : 16 : 32 : 64 : 128の 8つのサブフィールド期間の中から選択することになる。そして、各サブフィールド期間の直前に、そのサブフィ一ルドでの発光、非発光を選択するため、その度に全画素の走査線のアドレツシング期間が存在する。このアドレッシング期間が終了した後に一斉に電源線 10 9の電圧を一斉に変化させるなどして、表示パネルを全面発光させる。

よってアドレツシング期間内は基本的には非表示であるため、 1フィールド内での有効発光期間は、 Nビット階調表示を行おうとした場合、

有効発光期間 = (1フィールド期間）一（1画面アドレッシング期間 XN) となる。そこで相対的に発光時間が短くなり、観察者にとっては表示パネルの発光量が低下することになる。

そのため、 1サブフィールド当りの発光量を上げてフィールド全体での発光量を補う必要が生じるが、これには個の発光素子の発光輝度を上げることが必要であり、発光素子の寿命低下などにつながる。また、通常の液晶ディスプレイ（L C D) では、 1フィールドあたり 1回のアドレッシングで済むところを、階調ビット回数分だけアドレッシングする必要があるため、より高速のァ回路が必要になり、消費電力の増大が避けられなくなる。発明の開示

本発明は上記従来技術を改良することを目的にして、新規なアクティブマトリクス型発光素子のための画素トランジスタの新規な回路構成を提供することを目的とし、従来よりも優れた表示パネルを提供することにある。

本発明の主たるものは、発光素子に対して電気的に並列にスィツチング素子を配置したァクティブマトリクス型発光素子の回路構成にある。

また本発明の第 2は、上記発光素子の定電流源側に第 2のスィツチング素子を配置したァクティブマトリクス型発光素子の回路構成にある。

上記課題を解決するための本発明は、基板上に走査線と信号線とがマトリクス状に形成され、該走査線と該信号線との交差点近傍に少なくとも 1つの発光素子を有するァクティブマトリクス型発光素子であって、駆動電源に接続された定電流源と、前記定電流源に直列に配置された発光素子と、前記定電流源と直列に配置され、力 ^つ発光素子に対し電気的に並列に配置された第 1のスイツチング素子を有することを特徴とする発光素子の駆動回路である。

本発明の駆動回路には、前記第 1のスイッチング素子がソース、ドレイン、ゲートの 3電極からなる第 1の薄膜トランジスタであるものが好ましい態様として含まれる。

本発明の駆動回路には、映像データ信号を蓄積できるメモリ回路を有するものも好ましい態様として含まれる。すなわち、走査線に接続されたゲート電極と信号線に接続されたソース電極とドレイン電極を有する第 2の薄膜トランジス夕と、第 1のメモリ容量とから成るメモリ回路を有している本発明の駆動回路は本発明の好ましい形態の一つである。

さらに本発明の駆動回路には、上記駆動回路構成を利用してオンオフ制御を行なうものが好ましい態様として含まれる。すなわち、走査線と信号線からの情報に応じて、前記第 1のスイッチング素子に流れる電流と前記発光素子に流れる電流量を制御することによって、前記発光素子のオンオフを制御する本発明の駆動回路は本発明の好ましい形態の一つである。

さらに本発明は、上記駆動回路構成を利用して階調表示を行なうものが好ましい態様として含まれる。時間階調方式やアナログ階調方式が用いられてよい。すなわち、前記発光素子のオンオフによって、発光時間を制御して階調表示を行なう本発明の駆動回路は、本発明の好ましい形態の一つであり、また、走査線と信号線からの情報に応じて、前記第 1のスイッチング素子に流れる電流量と前記発光素子に流れる電流量とを制御することによって、前記発光素子の発光輝渡を制御する本発明の駆動回路も、本発明の好ましい形態である。

また上記駆動回路構成に改良を施した回路も本発明の好ましい態様に含まれる。すなわち、前記発光素子の第 2の電極と前記定電流源の間に第 2のスィツチング素子を配置した本発明の駆動回路は好ましく、特に、前記第 2のスィツチング素子の切り替えによって、発光素子のオンオフを制御するものは好ましい。前記第 2のスイッチング素子がソース、ドレイン、ゲートの 3電極からなる第 3の薄膜トランジスタであるものはさらに好ましい。また、第 4の薄膜トランジスタと第 2のメモリ容量から成る第 2のメモリ回路を有し、該メモリ回路からの出力が前記第 3の薄膜トランジスタのゲート電極に接続された上記第 2スィツチング素子を配置した本発明の駆動回路も好ましい。図面の簡単な説明

図 1は、本発明の表示パネルの一実施形態の一画素部分の回路図である。図 2は、図 1の画素構成を有する表示パネルのマトリクス配置を示す回路図である。

図 3は、本発明の他の実施形態を示す一画素部分の回路図である。

図 4は、図 3の画素構成を有する表示パネルのマトリクス配置を示す回路図である。

図 5は、本発明の駆動回路を有する表示パネルで時間階調を行なう時のタイミングチャートを示す図である。

図 6は、従来のアクティブマトリクス型発光素子の一画素部分の回路図である。

図 7は、従来のァクティブマトリクス型発光素子の他の実施形態を示す一画素部分の回路図である。発明の実施の形態

本発明の主たるものは、発光素子に対して電気的に並列にスイッチング素子を配置した新規なァクティブマトリクス型発光素子の駆動回路構成にある。このような構成によれば、第 1スイッチング手段のオン ·オフを走査線と信号線とからの信号によって制御し、第 1スイッチング手段がオフ状態の時、あるいは電流分配によって発光素子側へも電流が流れる期間に渡って発光素子を発光させることができる。以下、具体的な実施の形態を示して本発明を説明するが、本発明はこれらに限定されるものではない。

図 1は本発明の発光素子の一素子部分の回路図である。

1 1は発光素子である有機 E L素子、 1 2、 1 3は本発明の第 1及び第 2のスィツチング手段にそれぞれ対応する T F T、 1 6は定電流源、 1 5は走査線、 1 4は映像データ信号線、 1 Ίは電源線、 1 8は第 1の電源（この図では接地電位）、 19はメモリ容量、 20は第 2の電源（この図では接地電位 GND) であ。

発光素子 11は本回路上では常に駆動電源（不図示）に接続された電源線 1 7とそれに続く定電流源 16、および第 1の電源 18につながっており、該発光素子と第 1のスイッチング手段である TFT13のコンダクタンスに応じて、定電流源と接地電位との間の電流が分配され、その電流量に応じて発光素子から所定の輝度の発光が得られる。

この時映像デ一夕信号が TFT 12のゲート電極に入力された時に、 TFT 13がオンし同時にメモリ容量 19に電荷が蓄積されて、 TFT13に電流が流れる。これによつて定電流源からの電流は TFT 13を通って流れるために、発光素子側には電流が流れなレ ^で非発光状態となる。

またここでは、第 1の電源 18及び第 2の電源 20が共に接地電位を図示しているが、それぞれ独立に他の電位であっても良い。

このように発光素子とスィツチング素子の電流のコンダクタンスを調整することにより、発光素子をオンオフさせることができる。このとき前記映像デ一夕信号の大きさは発光素子をオンするときに、 TFT13がオフする必要があって、あるいは非発光状態を得るときは TFT 13がオンする関係にある。よって発光素子の発光輝度特性に対して、前記映像データ信号の大きさが逆の関係になっている必要があり、映像データ信号を生成する補正回路によって、逆ガンマ（ァ）補正を行なう必要がある。

よって映像デ一夕信号の補正回路を設ける点が新たに必要とされ、また定電流源からの電流は常に発光素子 11かまたは TFT 13のいずれかを流れることになり、定電流原にとつては常に同じ強度の電流が流れつづけることになる。これは従来例の非発光状態では電流消費がない発光素子に比べると消費電流が大きくなることが欠点となる。

しかし瞬時にオンオフを繰り返した場合、定電流源であっても電流が安定するまでの過渡的な時間は必要であって、この間所望の発光輝度が得られないことから、映像データ信号に対する発光素子の応答速度は本回路の方が有利である。また定電流源は常に一定の電流を流しつづける訳で、電流安定性という点では本発明の回路の方が好ましい。

一方 T F T 1 3に必要とされる特性は、発光素子がオンする場合は、発光素子のコンダク夕ンスに比べて可能な限り高抵抗であることが望まれる。しかし反対に発光素子をオフさせる時は、 T F T 1 3の側に電流を集中する必要があつて、理想的には発光素子に流れる電流をゼロにすることが必要であり、現実には発光素子の発光閾値未満の電流だけを流す程度に、 T F T 1 3の抵抗が低抵坊になるものを用いる必要がある。

現在コンピュータなどで利用されているデジタル階調方式の一例として、例えば各素子が 2 5 6階調の濃淡階調表示を行なう時を考える。発光時間を一定とすると、発光輝度は素子に流れる電流量に比例し、仮に発光状態の最大輝度を示す電流量を 1とすると、最小輝度の電流量は 1 / 2 5 6である。非発光素子にはそれよりも少ない電流しか流れないように、 T F Tのコンダクタンスを制御すればよい。仮に非発光状態の電流量を上記最小輝度電流量の 1 / 5としても、 T F T 1 3のオンオフ比は 1対 1 0 0 0程度で十分であり、僅か 3桁のォンオフ比でよいことがわかる。

よつて上記オンオフ比に限って言えば、一般の多結晶シリコン T F Tなどが 4から 6桁程度のオンオフ比を必要とされているのに比べて、本発明の回路に用いる T F T 1 3に対して求められるトランジスタ特性は非常に緩い。この程度の特性であれば、最近の有機半導体を用いた T F Tであっても使える可能性が大きく、非常に有望な回路構成であると言える。

また図 2には、図 1の構成を持つ発光素子をマトリックス状に配置した発光パネルの回路配置図を示す。図 1と同じ部分には同じ番号を用いた。

走査制御回路 2 1から走査線 1 5に走査線の選択信号が与えられ、 T F T 1 2のゲート電極に走査線の選択電圧が入力されると TFT 12がオンする。同じタイミングで映像データ制御回路 22から信号線 14に前記逆ァ補正を施した映像デ一夕信号が TFT12のソース電極に入力され、映像デ一夕信号が T FT 12のドレイン電極と第 2の電源 20 (この図では接地電位）との間に配置されたコンデンサで形成されたメモリ容量 19に蓄積される。この電圧が保持されている期間中は TFT 13のゲート電極に映像デ一夕信号電圧が印加され、それに応じて発光素子 11が発光する。

ここでは第 1の電源 18と第 2の電源を共に接地電位とした一般的な例を示したが、当然別の電位を用いても良い。ただし別電位とした時は、マトリクス配線中に別の電源ラインを設ける必要があり、発光素子パネル作成上煩雑な構造となる。

図 3は本発明の他の実施形態を示す構成図である。図 1と同じ部分には同じ番号を用いた。

図 1に比べて異なる点は、定電流源 16と発光素子 1 1との間に、第 3の T FT26が配置され、また第 4の TFT24と第 2のメモリ容量 25からなるメモリ回路が追加されている点である。以下本回路構成の動作例を示す。先ず走査線 1 5から走査線選択信号が第 2の TFT 12と及び第 4の T F T 24に入力される。このとき信号線 14に発光素子の発光信号であるローレベルの電圧が印加され、メモリ容量 19に蓄積され、 TFT 13がオフする。これによつて並列に配置されている発光素子のコンダクタンスの方が小さくなる。

一方リセット線 23には第 3の TFT26をオンするために、ハイレベルの信号電圧が印加され、同時にメモリ容量 25に蓄積されて保持される。

この条件下で定電流回路からの電流は発光素子に流れ、 TFT13と発光素子のコンダクタンスに応じて、所定の発光輝度を得ることができる。

反対に信号線にハイレベルの信号電圧が印加され、 TFT13が低抵抗（ォン状態）になったときは、 TFT26のオンオフに関わらず、発光素子には電流が流れなくて、発光しない。さらに発光素子をオフさせるためには、 TFT 26をオフしさえすれば、定電流源からの電流を遮断できるために、 TFT1 3の状態に関わらず発光素子を光らせることはできない。

このように上記回路構成によって、発光素子のオンオフが制御できることがわかる。また TFT 13と発光素子のコンダクタンスを制御して、階調表示を行なえることは図 1と同様である。

図 4には図 3の回路構成をマトリクスパネルに応用した配置図を示した。また TFT26をオンオフ制御することによって、時間階調表示を行なうことも可能になる。この動作を図 3及び図 4及び図 5にて説明する。

図 5に本発明の駆動回路を備えた発光素子を用いて、 1フレーム期間内の発光時間を制御して時間階調行なう場合の、タイミングチャートを示す。

図 5において、 A 1から A 4は各サブフィールドのアドレス期間を示す。 A 1期間内ではマトリクス状に配置された各走査線 X= 1から nまで順に走査信号が印加される。この各走査期間内に、信号線から順に Y= 1から mまでの画素の on/o f f信号が印加され、各画素が発光し始める。 E 1から E4で示した期間は、各サブフィールドの発光期間であり、これらを PWM制御発光期間と呼ぶ。

この場合 1フレーム内の点灯時間が、それぞれ長さが 1/2、 1/4、 1/8、 1/16のサブフィールド期間に分けて、その期間でオンさせるかどうかを制御する。例えば 1/2の発光輝度を得ようとする画素は、走査線の選択時間（ァドレス期間）の 8の長さのサブフィ一ルド期間のみ点灯するようにする。図 5のアドレス期間に図 3の走査線 25に走査選択信号が入力された時、 T FT 12及び TFT24がオンし、且つメモリ容量 19と 25により所定期間この状態が保持される。この TFT24がオンしている期間がアドレス期間であって、 1サブフィールドの情報を決定する期間である。このとき映像データ制御回路 2 2からは、例えば発光パネルの左側の信号線から順に各信号線 1 4 に対して、ローレベルの電圧（発光信号）又はハイレベルの電圧（非発光信号）が入力され、各画素の T F T 1 3の状態が決定される。この直後に発光信号が入力された各発光素子は発光し始める。

次のサブフィールド期間になると、リセット線から次のリセット電圧が T F T 2 4に印加され、同時に前のサブフィールドと同じ様に各信号線に発光信号又は非発光信号が印加されて、次のサブフィールド期間に渡ってその状態が保持される。

この例では走査線が選択された 1フレームの先頭のァドレス期間において、映像データ制御回路 2 2から信号線 1 4に O N信号が出力されて 1 / 2の長さの期間（この場合 1フレームの 1 / 2の時間）発光素子が発光する。そして残る期間に相当するアドレス期間ではオフさせることで、観察者には 5 0 %の発光輝度として見える。

以上図 3に示す駆動回路を例にしてオンオフ制御を説明してきたが、図 1に示す駆動回路であっても T F T 1 3のオンオフを制御することで同様に実現できる。 1フィールド期間を複数のサブフィールドに分けて、各サブフィールド期間内のオンオフを制御することによって、時間階調できることは先に述べたのと同じである。

また図 1の例と比べて走査線が 2ラインずつになり、煩雑 fcなる反面、以下の利点も得られる。上記例の場合は、映像データ信号線 1 4と 2 3に入力される信号を、ハイレベルと口一レベルとの関係にすれば、発光素子パネル内の信号伝送上ノイズの影響を受けにくくなり動作が安定するほか、各配線に与える電圧レベルを下げて低電圧で動作可能になるために、より高速な信号伝送が可能になる。

また本発明の駆動回路を利用して、発光輝度をアナログ的に変化させて、濃淡階調を得ることができる。例えば発光素子のォン時とオフ時のコンダクタンスの違いが 3桁程度であるために、 T F T 1 3のコンダクタンスのレンジを同じ 3桁程度で作り、図 1に示す発光素子と T F T 1 3のコンダクタンスを等しく制御して、定電流源 1 6からの電流量の分配を変えれば、発光輝度を自在に制御することが可能となる。例えば同量ずつ分配すれば、発光素子の電流量は 1 / 2となり 5 0 %階調を示す輝度が得られる。

以上の性能を満たすトランジス夕は、ァモルファスシリコンゃポリシリコン T F Tに限らず、最近の有機半導体を用いた有機 T F Tであっても十分可能な特性であるために、 T F T構成材料に依存しないことは言うまでもない。以上説明したように、少ない画素トランジスタの構成を利用して、有機 E L 素子用の新規な画素回路を構成することができた。さらに、時間階調を行なつた場合には発光時間が長くなり、発光パネルの輝度を向上させることが可能になった。

Claims

請求の範囲

1 . 基板上に走査線と信号線とがマトリクス状に形成され、該走査線と該信号線との交差点近傍に少なくとも 1つの発光素子を有するァクティブマトリクス型発光素子であって、

駆動電源に接続された定電流源と

前記定電流源に直列に配置された発光素子と、

前記定電流源と直列に配置され、力 ^つ発光素子に対し電気的に並列に配置された第 1のスイッチング素子を有することを特徴とする発光素子の駆動回路。

2 . 前記第 1のスイッチング素子がソース、ドレイン、ゲートの 3電極からなる第 1の薄膜トランジス夕であることを特徴とする請求の範囲第 1項記載の発光素子の駆動回路。

3 . 走査線に接続されたゲ一ト電極と信号線に接続されたソース電極とドレイン電極を有する第 2の薄膜トランジスタと、第 1のメモリ容量とから成るメモリ回路を有していることを特徴とする請求の範囲第 1項記載の発光素子の駆動回路。

4 . 走査線と信号線からの情報に応じて、前記第 1のスイッチング素子に流れる電流と前記発光素子に流れる電流量を制御することによって、前記発光素子のオンオフを制御することを特徴とする請求の範囲第 1項記載の発光素子の駆動回路。

5 . 前記発光素子のオンオフによって、発光時間を制御して階調表示を行なうことを特徴とする請求の範囲第 4項記載の発光素子の駆動回路。

6 . 走査線と信号線からの情報に応じて、前記第 1のスイッチング素子に流れる電流量と前記発光素子に流れる電流量とを制御することによって、前記発光素子の発光輝度を制御することを特徴とする請求の範囲第 1項記載の発光素子の駆動回路。

7 . 前記発光素子の第 2の電極と前記定電流源の間に第 2のスィツチング素子を配置したことを特徴とする請求の範囲第 1項記載の発光素子の駆動回路。

8 . 前記第 2のスイッチング素子の切り替えによって、発光素子のオンオフを制御することを特徴とする請求の範囲第 7項記載の発光素子の駆動回路。

9 . 前記第 2のスイッチング素子がソース、ドレイン、ゲートの 3電極からなる第 3の薄膜トランジスタであることを特徴とする請求の範囲第 8項記載の発光素子の駆動回路。

1 0 . 第 4の薄膜トランジスタと第 2のメモリ容量から成る第 2のメモリ回路を有し、該メモリ回路からの出力が前記第 3の薄膜トランジス夕のゲート電極に接続されたことを特徴とする請求の範囲第 7項記載の発光素子の駆動回路。