WO2002068976A1 - Procede de mesure de temps de propagation et equipement d'essai - Google Patents

Procede de mesure de temps de propagation et equipement d'essai Download PDF

Info

Publication number
WO2002068976A1
WO2002068976A1 PCT/JP2002/001790 JP0201790W WO02068976A1 WO 2002068976 A1 WO2002068976 A1 WO 2002068976A1 JP 0201790 W JP0201790 W JP 0201790W WO 02068976 A1 WO02068976 A1 WO 02068976A1
Authority
WO
WIPO (PCT)
Prior art keywords
timing
wiring
delay time
signal
propagation delay
Prior art date
Application number
PCT/JP2002/001790
Other languages
English (en)
French (fr)
Inventor
Koichi Higashide
Yukio Ishigaki
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to JP2002568041A priority Critical patent/JPWO2002068976A1/ja
Publication of WO2002068976A1 publication Critical patent/WO2002068976A1/ja
Priority to US10/646,352 priority patent/US6828799B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Definitions

  • the present invention relates to a propagation delay time measuring method and a test device.
  • This application is related to the following Japanese patent application. For those designated countries that are permitted to be incorporated by reference to the literature, the contents described in the following application are incorporated into this application by reference and are incorporated as part of the description of this application.
  • Patent application 2 0 0 1— 0 5 2 2 3 0 Filing date February 27, 2001
  • the semiconductor test equipment is electrically connected to the semiconductor device under test by wiring for transmitting a test signal output from the driver.To accurately test the semiconductor device, the propagation delay time of the wiring must be reduced. Accurate measurement is essential.
  • Japanese Patent Laid-Open Publication No. Hei 8-36037 discloses that instead of the semiconductor device under test, a grounded device is connected to one end of the wiring and the driver outputs A delay time measuring circuit that measures a propagation delay time of a wiring connecting a semiconductor device and a semiconductor device under test by acquiring a test signal and a test signal output from a driver and reflected at a ground point by a comparator. Is disclosed.
  • the rise of the test signal output from the driver and the output from the driver and the The timing of the fall of the reflected test signal is detected in the signal acquired by the comparator, and the propagation delay time of the wiring is measured, so the propagation delay time is measured by the rise and fall characteristics of the comparator. There is a problem that errors occur.
  • an object of the present invention is to solve such a problem. Disclosure of the invention
  • a driver and a comparator are connected to a semiconductor device under test via a first wiring and a second wiring connected in series.
  • a method for measuring a propagation delay time of a test signal propagating through a second wiring in a semiconductor test apparatus electrically connected comprising: connecting one end of a first wiring to a driver and a comparator. (1) a connection step; a first output step of outputting a test signal from the driver to the first wiring; and a first reflection step of obtaining a first reflected signal, which is a test signal reflected at the other end of the first wiring, by a comparator.
  • a reflected signal acquiring step a first timing detecting step of detecting a first timing at which the first reflected signal acquired by the comparator becomes a predetermined level, and one end of the second wiring being connected to the other of the first wiring.
  • a second connection step Connect to the end A second connection step, a second output step of outputting a test signal from the driver to the second wiring, and a second reflected signal, which is a test signal reflected at the other end of the second wiring, obtained by the comparator
  • a second reflected signal acquiring step a second timing detecting step of detecting a second timing at which the second reflected signal acquired by the comparator reaches a predetermined level, and a timing at which the driver outputs a test signal.
  • a delay time calculating step of calculating a propagation delay time in the second wiring based on the corresponding reference timing and the first timing and the second timing.
  • the first connecting step may include a first grounding step of grounding the other end of the first wiring
  • the second connecting step may include a second grounding step of grounding the other end of the second wiring.
  • the first timing detecting step includes a step of detecting a first timing at which the rising of the first reflected signal is at a predetermined level
  • the second timing detecting step includes detecting a second timing of the second reflected signal.
  • the method may include detecting a second timing at which the rising edge reaches a predetermined level.
  • the first timing detecting step includes a step of detecting a first timing at which the fall of the first reflected signal is at a predetermined level
  • the second timing detecting step is such that the falling of the second reflected signal is at a predetermined level. And detecting a second timing.
  • the reference timing is the timing at which the driver outputs the test signal.
  • the delay time calculation step is the first time interval, which is the time interval from the reference timing to the first timing, and the time interval, from the reference timing to the second timing. Calculating a propagation delay time based on the second time interval.
  • the delay time calculating step may further include a step of calculating a first time interval based on a repetition period in the repetition step.
  • a test apparatus for supplying a test signal to a semiconductor device to test the semiconductor device, comprising: a driver for outputting a test signal; a comparator for receiving the test signal; A first wire having one end connected to the driver and the comparator; a second wire having one end connected to the other end of the first wire; and a second wire having the other end connected to the semiconductor device under test; The timing at which the first reflected signal, which is the test signal reflected at the other end of the wiring, reaches a predetermined level, and the second reflected signal, which is the test signal output by the driver and reflected at the other end of the second wiring, A delay time calculating unit that calculates a propagation delay time in the second wiring based on the timing of the level.
  • FIG. 1 shows a configuration of a semiconductor test apparatus 10 according to one embodiment of the present invention.
  • FIG. 2 shows a flowchart of the propagation delay time measuring method according to the present embodiment.
  • FIG. 3 is a diagram illustrating a first measurement stage in FIG.
  • FIG. 4 is a diagram illustrating a second measurement stage in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows a configuration of a semiconductor test apparatus 10 according to one embodiment of the present invention.
  • the semiconductor test apparatus 1 ⁇ includes a pattern generator ⁇ ⁇ 100 for generating pattern data of a test signal to be input to the semiconductor device under test, a waveform shaping section 110 for shaping the pattern data, and a waveform shaping section 110 for shaping the pattern data.
  • Dry nozzles 120 to be supplied to the semiconductor device under test, comparators 130 to receive pattern data output from the semiconductor device under test, judgment units 140 to judge pass / fail of the semiconductor device under test, drivers 1 2 0 and 1st wiring 16 0 connected to comparator 13 0, 2nd wiring 1 7 0 connected to 1st wiring 16 0, 1st wiring 16 0 and 2nd wiring 1 And a delay time calculating section 150 for calculating a propagation delay time of 70.
  • One end 16 2 of the first wiring 160 is connected to the dryno 120 and the comparator 130, and the other end 16 4 of the first wiring 160 is connected to the second wiring 170 .
  • One end 1702 of the second wiring 170 is connected to the first wiring 160, and the other end 174 of the second wiring 170 is connected to the semiconductor device under test.
  • the first wiring 160 is, for example, a wiring inside the main body of the semiconductor test apparatus 10 for connecting the driver 120 and the comparator 130 with the performance spoke. Therefore, the propagation delay time of the first wiring 160 is the same as that of the semiconductor test apparatus 10. It is constant regardless of the type of month board.
  • the second wiring 170 is, for example, a wiring inside the performance pod that connects the test head and the semiconductor device under test. Therefore, the propagation delay time of the second wiring 170 differs for each performance board. Therefore, the delay time calculation unit 150 calculates the propagation delay time of the second wiring 170 for each performance board.
  • the determination unit 140 determines the pattern data output from the semiconductor device under test and the pattern generation Compare with the pattern data output from the unit 100. Therefore, according to the semiconductor test apparatus 10 of the present embodiment, the pass / fail of the second wiring 170 is accurately calculated, so that the quality of the semiconductor device under test can be accurately determined.
  • FIG. 2 shows a flowchart of the propagation delay time measuring method in the present embodiment.
  • the other end 16 4 of the first wiring 160 is grounded, and the comparator 130 obtains a test signal output by the driver 120 and reflected at the ground point.
  • a first measurement stage for measuring a first timing to be performed, and the other end 1 74 of the second wiring 170 is grounded, and the comparator 130 outputs a test signal output by the driver 120 and reflected at the ground point.
  • FIG. 3 is a diagram illustrating a first measurement stage in FIG. The first measurement step will be described with reference to FIGS.
  • First as shown in Fig. 3 (a), at the first grounding stage (S12), one end 162 of the first wiring 160 is connected to the dry line 125 and the comparator 130. The other end 16 4 of the first wiring 160 is grounded.
  • the driver 120 outputs the test signal received from the waveform shaping unit 110 to the first wiring 160 grounded.
  • the test signal input to the driver 120 is a pulse wave
  • the waveform of the test signal input to the driver 120 at the point B shown in FIG. 3 (a) is as shown in FIG. 3 (b). become.
  • the test signal output from the driver 120 in the first output step (S14) and the test signal reflected from the other end 164 of the first wiring 160 are used.
  • a signal obtained by synthesizing a certain first reflected signal is acquired by the comparator 130.
  • the comparator 130 compares the preset threshold voltage Vo with the acquired signal, and outputs a signal based on the comparison result. For example, when the comparator 130 outputs high when the acquired voltage is equal to or less than Vo, at the point D shown in FIG. 3A, the waveform of the test signal output from the comparator 130 is as shown in FIG. ) become that way.
  • the signal output by the comparator 130 indicates high for twice the propagation delay time Ta of the first wiring 160.
  • the delay time calculating section 150 determines a predetermined level at the rising edge of the first reflected signal acquired by the comparator 130 based on the signal received from the comparator 130, that is, The first timing t, which is the timing at which the voltage becomes the threshold voltage Vo, is detected.
  • the first timing t is a reference timing t which is a timing corresponding to a timing at which the driver 120 outputs a test signal. The timing is based on For example, reference timing t. If is set to 0, the first timing t i is the reference timing t. Is the time interval from
  • FIG. 4 is a diagram illustrating a second measurement stage in FIG. The second measurement step will be described with reference to FIGS.
  • the second grounding stage S20
  • one end 172 of the second wiring 170 is connected to the other end 164 of the first wiring 160, and the other end of the second wiring 170 is connected. Ground end 174.
  • the test signal received from the waveform shaping unit 110 is output to the grounded first wiring 160.
  • the signal input to the driver 120 is a pulse wave
  • the waveform of the test signal input to the driver 120 at the point B shown in FIG. 4 (a) is as shown in FIG. 4 (b).
  • the signal is output in the second output stage (S22).
  • the comparator 130 obtains a signal obtained by synthesizing the test signal output from the driver 120 and the second reflected signal that is the test signal reflected at the other end 174 of the second wiring 170. For example, at the point C shown in FIG. 4 (a), the waveform of the test signal acquired by the comparator 130 is as shown in FIG. 4 (c).
  • the comparator 130 compares the preset threshold voltage Vo with the acquired signal, and outputs a signal based on the comparison result. For example, when the comparator 130 outputs high when the acquired voltage is equal to or lower than Vo, at the point D shown in FIG.
  • the waveform of the test signal output from the comparator 130 is as shown in FIG. ) become that way.
  • the signal output by the comparator 130 indicates high for twice the sum of the propagation delay time Ta of the first wiring 160 and the propagation delay time Tb of the second wiring 170.
  • the delay time calculation unit 150 sets a predetermined level at the rising edge of the second reflection signal acquired by the comparator 130 based on the signal received from the comparator 130, that detecting a second timing t 2 is a timing which becomes a threshold voltage Vo.
  • Second timing t 2 the reference timing t is a timing corresponding to the timing at which the driver 120 outputs the test signal. The timing is based on For example, reference timing t. When the a 0, a second timing t 2, the reference timing t. Is the time interval from The reference timing t. Is the reference timing t described in Fig. 3 (d) with respect to the timing at which the driver 120 outputs the test signal. This is the same timing as.
  • the delay time calculation step (S28) will be described with reference to FIGS. 2, 3, and 4.
  • FIG. the reference time t, which is a timing corresponding to the timing at which the driver 120 outputs the test signal, by the delay time calculation unit 150. If, based on the second timing t 2 the first timing ⁇ Pi to calculate your Keru propagation delay time Tb to the second wiring 170. Specifically, the delay time calculation unit 150 calculates the propagation delay time Tb in the second wiring 170 using the following equation.
  • the fall of the first reflected signal acquired by the comparator 130 based on the signal received by the delay time calculation unit 150 from the comparator 130 is a predetermined level, that is, a threshold.
  • the first timing 1 ⁇ which is the timing at which the voltage becomes Vo, is detected, and in the second timing detection step (S26), the comparator 130 obtains the delay time calculator 150 based on the signal received from the comparator 130.
  • the second timing ti which is the timing when the fall of the second reflected signal reaches a predetermined level, that is, the threshold voltage Vo, may be detected.
  • the second measurement step is performed after the first measurement step.
  • the first measurement step may be performed after the second measurement step.
  • the first output stage (S14), the first reflected signal output stage (S16), and the comparator 130 output the pattern generating unit based on the signal output according to the acquired first reflected signal.
  • the method may further include a repeating step of repeating the step in which the test signal is supplied from the 100 to the driver 120 a plurality of times. Then, in the delay time calculation step (S28), a time interval from the reference timing to the first timing is calculated based on the cycle of the repetition in the repetition step, and the delay time of the second wiring 170 is calculated based on the time interval.
  • the propagation delay time Tb may be calculated.
  • the pattern generation unit 100 may further include a repeating step of repeating the step of supplying the test signal to the driver 120 a plurality of times. Then, in the delay time calculation step (S28), a time interval from the reference timing to the second timing is calculated based on the cycle of the repetition in the repetition step, and the delay time of the second wiring 170 is calculated based on the time interval.
  • the propagation delay time Tb may be calculated.
  • the propagation delay time measuring method of the present embodiment when the first timing is detected at the rising of the first reflected signal in the first timing detection step (S18), the second timing detection step (S26) is performed. Also at the second timing at the rise of the second reflected signal If the first timing is detected at the falling of the first reflected signal in the first timing detection step (S18), the rising of the second reflected signal is also detected in the second timing detecting step (S26). Since the second timing is detected at the falling edge, the propagation delay time T of the second wiring 170 is not affected by the difference between the rise time and the fall time due to the characteristics of the driver 120 and the comparator 130. Can be calculated.
  • the test signal output by the driver 120 and the signal output based on the signal obtained by the comparator 130 are not affected by the phase difference.
  • the propagation delay time Tb of the second wiring 170 can be calculated.
  • the propagation delay time T b of the second wiring 170 is not affected by the phase difference between the channels. Can be calculated.
  • the propagation delay time of the wiring electrically connecting the semiconductor test device and the semiconductor device under test can be accurately measured.

Description

明 細 書 伝播遅延時間測定方法及び試験装置 技術分野
本発明は、伝播遅延時間測定方法及び試験装置に関する。 また本出願は、 下記 の日本特許出願に関連する。文献の参照による組み込みが認められる指定国につ いては、下記の出願に記載された内容を参照により本出願に組み込み、本出願の 記載の一部とする。
特願 2 0 0 1— 0 5 2 2 3 0 出願日 平成 1 3年 2月 2 7日
背景技術
半導体試験装置は、 ドライバが出力する試験信号を伝達する配線により、 被試 験半導体装置と電気的に接続されており、 精度よく半導体装置の試験を行うために は、 当該配線の伝播遅延時間を正確に測定することが必要不可欠である。 特開平 8 - 3 6 0 3 7号公報 （公開日平成 8年 2月 6日） には、 被試験半導体装置の代わり に、 接地されたデバイスを当該配線の一端に接続し、 ドライバが出力した試験信号 と、 ドライバにより出力され接地点において反射された試験信号とを、 コンパレー タで取得することにより、 半導体装置と被試験半導体装置とを接続する配線の伝搬 遅延時間を測定する遅延時間測定回路が開示されている。
近年、 半導体装置の高速ィ匕に伴い、 半導体装置を高い精度で試験する必要が生じ ており、 半導体試験装置のキャリブレーションも高い精度で行う必要がある。 その ため、 ドライバ、 コンパレータ等における試験信号の立ち上がり及び立ち下がりの 特性が、 半導体試験装置のキヤリブレーションにおける測定の精度に影響を与える という問題が生じている。
また、 特開平 8— 3 6 0 3 7号公報に開示された遅延時間測定回路では、 ドライ バが出力した試験信号の立ち上がり、 及ぴドライバにより出力され接地点において 反射された試験信号の立ち下がりのタイミングを、 コンパレータが取得した信号に おいて検出し、 配線の伝播遅延時間を測定するため、 コンパレータにおける立ち上 がり及び立ち下がりの特性により伝播遅延時間の測定に誤差が生じるという問題が ある。
そこで本発明は、 このような問題を解決することを目的とする。 発明の開示
このような目的を達成するために、 本発明の第 1の形態によれば、 直列に接続さ れた第 1配線と第 2配線とを介して、 ドライバ及ぴコンパレータが被試験半導体装 置に電気的に接続される半導体試験装置において、 第 2配線を伝播する試験信号の 伝播遅延時間を測定する伝播遅延時間測定方法であって、 第 1配線の一端をドライ バ及ぴコンパレータに接続する第 1接続段階と、 ドライバから、 第 1配線に試験信 号を出力する第 1出力段階と、 第 1配線の他端において反射された試験信号である 第 1反射信号を、 コンパレータにより取得する第 1反射信号取得段階と、 コンパレ ータが取得した第 1反射信号が所定のレベルになるタイミングである第 1タイミン グを検出する第 1タイミング検出段階と、 第 2配線の一端を第 1配線の他端に接続 する第 2接続段階と、 ドライバから、 第 2配線に試験信号を出力する第 2出力段階 と、 第 2配線の他端において反射された試験信号である第 2反射信号を、 コンパレ ータにより取得する第 2反射信号取得段階と、 コンパレータが取得した第 2反射信 号が所定のレベルになるタイミングである第 2タイミングを検出する第 2タイミン グ検出段階と、 ドライバが試験信号を出力したタイミングに応じた基準タイミング と、 第 1タイミング及ぴ第 2タイミングとに基づいて、 第 2配線における伝播遅延 時間を算出する遅延時間算出段階とを備える。
第 1接続段階は、 第 1配線の他端を接地する第 1接地段階を有し、 第 2接続段階 は、 第 2配線の他端を接地する第 2接地段階を有してもよい。
第 1タイミング検出段階は、 第 1反射信号の立ち上がりが所定のレベルになる第 1タイミングを検出する段階を有し、 第 2タイミング検出段階は、 第 2反射信号の 立ち上がりが所定のレベルになる第 2タイミングを検出する段階を有してもよい。 第 1タイミング検出段階は、 第 1反射信号の立ち下がりが所定のレベルになる第 1タイミングを検出する段階を有し、 第 2タイミング検出段階は、 第 2反射信号の 立ち下がりが所定のレベルになる第 2タイミングを検出する段階を有してもよい。 基準タイミングは、 ドライバが試験信号を出力するタイミングであり、 遅延時間 算出段階は、 基準タイミングから第 1タイミングまでの時間間隔である第 1時間間 隔と、 基準タイミングから第 2タイミングまでの時間間隔である第 2時間間隔とに 基づいて、 伝播遅延時間を算出する段階を有してもよい。
第 1出力段階と、 第 1反射信号出力段階と、 コンパレータが、 取得した第 1反射 信号に応じて出力する信号に基づいて、 ドライバに試験信号を供給する段階とを複 数回繰り返す繰り返し段階をさらに備え、 遅延時間算出段階は、 繰り返し段階にお ける繰り返しの周期に基づいて、 第 1時間間隔を算出する段階をさらに有してもよ い。
第 2出力段階と、 第 2反射信号出力段階と、 コンパレータが、 取得した第 2反射 信号に応じて出力する信号に基づいて、 ドライバに試験信号を供給する段階とを複 数回繰り返す繰り返し段階をさらに備え、 遅延時間算出段階は、 繰り返し段階にお ける繰り返しの周期に基づいて、 第 2時間間隔を算出する段階をさらに有してもよ い。
本発明の第 2の形態によれば、 半導体デバイスに試験信号を供給して、 半導体デ バイスを試験す.る試験装置であって、 試験信号を出力するドライバと、 試験信号を 受け取るコンパレータと、 一端がドライバ及ぴコンパレータに接続された第 1配線 と、 一端が第 1配線の他端と接続され、 他端が被試験半導体装置に接続されるべき 第 2配線と、 ドライバにより出力され第 1配線の他端において反射された試験信号 である第 1反射信号が所定のレベルになるタイミングと、 ドライバにより出力され 第 2配線の他端において反射された試験信号である第 2反射信号が所定のレベルに なるタイミングとに基づいて、 第 2配線における伝播遅延時間を算出する遅延時間 算出部とを備える。 なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、 これらの特徴群のサブコンビネーションも又発明となりうる。 図面の簡単な説明
図 1は、 本発明の一本実施形態に係る半導体試験装置 1 0の構成を示す。 図 2は、 本実施形態に係る伝播遅延時間測定方法のフローチヤ一トを示す。 図 3は、 図 2における第 1測定段階を説明する図である。
図 4は、 図 2における第 2測定段階を説明する図である。 発明を実施するための最良の形態
以下、 図面を参照して本発明の実施の形態の一例を説明する。
図 1は、 本発明の一本実施形態に係る半導体試験装置 1 0の構成を示す。 半導体 試験装置 1◦は、 被試験半導体装置に入力する試験信号のパターンデータを生成す るパターン発生部丄 0 0と、 パターンデータを整形する波形整形部 1 1 0と、 整形 されたパターンデータを被試験半導体装置に供給するドライノく 1 2 0と、 被試験半 導体装置から出力されたパターンデータを受け取るコンパレータ 1 3 0と、 被試験 半導体装置の良否を判定する判定部 1 4 0と、 ドライバ 1 2 0及ぴコンパレータ 1 3 0に接続された第 1配線 1 6 0と、 第 1配線 1 6 0と接続された第 2配線 1 7 0 と、 第 1配線 1 6 0及び第 2配線 1 7 0の伝播遅延時間を算出する遅延時間算出部 1 5 0とを備える。
第 1配線 1 6 0の一端 1 6 2は、 ドライノ 1 2 0及びコンパレータ 1 3 0に接続 され、 第 1配線 1 6 0の他端 1 6 4は、 第 2配線 1 7 0に接続される。 第 2配線 1 7 0の一端 1 7 2は、 第 1の配線 1 6 0に接続され、 第 2配線 1 7 0の他端 1 7 4 は、 被試験半導体装置に接続される。
第 1配線 1 6 0は、 例えばドライバ 1 2 0及びコンパレータ 1 3 0と、 パフォー マンスポードとを接続する半導体試験装置 1 0の本体内部の配線である。 したがつ て、 第 1配線 1 6 0の伝播遅延時間は、 当該半導体試験装置 1 0におい マンスボードの種類によらず一定である。 また、 第 2配線 1 7 0は、 例えばテスト へッドと被試験半導体装置とを接続するパフォーマンスポード内部の配線である。 したがって、第 2配線 1 7 0の伝播遅延時間は、パフォーマンスボード毎に異なる。 そのため、 遅延時間算出部 1 5 0は、 パフォーマンスボード毎に第 2配線 1 7 0 の伝播遅延時間を算出する。 そして、 判定部 1 4 0は、 遅延時間算出部 1 5 0によ つて算出された第 2配線 1 7 0の伝播遅延時間に基づいて、 被試験半導体装置から 出力されたパターンデータと、 パターン発生部 1 0 0から出力されたパターンデー タとを比較する。 したがって、 本実施形態における半導体試験装置 1 0によれば、 第 2配線 1 7 0の伝播遅延時間 精度よく算出することにより、 当該被試験半導体 装置の良否を正確に判定することができる。
図 2は、 本実施形態における伝播遅延時間測定方法のフローチャートを示す。 本 実施形態における伝播遅延時間測定方法は、第 1配線 1 6 0の他端 1 6 4を接地し、 ドライバ 1 2 0によって出力され接地点において反射された試験信号をコンパレー タ 1 3 0が取得する第 1タイミングを測定する第 1測定段階と、 第 2配線 1 7 0の 他端 1 7 4を接地し、 ドライバ 1 2 0によって出力され接地点において反射された 試験信号をコンパレータ 1 3 0が取得する第 2タイミングを第 2測定段階と、 第 1 タイミング及び第 2タイミングに基づいて、 第 2配線 1 7 0における伝播遅延時間 を算出する伝播遅延時間算出段階とを備える。 以下、 各段階の詳細について説明す る。 . .
図 3は、 図 2における第 1測定段階を説明する図である。 図 2及び図 3を参照し て、 第 1測定段階について説明する。 まず、 図 3 ( a ) に示すように、 第 1接地段 階 （ S 1 2 ) で、 第 1配線 1 6 0の一端 1 6 2をドライノく 1 2 0及ぴコンパレータ 1 3 0に接続し、第 1配線 1 6 0の他端 1 6 4を接地する。次に、第 1出力段階（S 1 4 ) で、 ドライバ 1 2 0は、 波形整形部 1 1 0から受け取った試験信号を接地さ れた第 1配線 1 6 0に出力する。 例えば、 ドライバ 1 2 0に入力された試験信号が パルス波である場合、 図 3 ( a ) に示す B点において、 ドライバ 1 2 0に入力され た試験信号の波形は図 3 ( b ) のようになる。 次に、 第 1反射信号取得段階 （S 16) で、 第 1出力段階 （S 14) においてド ライバ 120が出力した試験信号と、 第 1配線 160の他端 164において反射さ れた試験信号である第 1反射信号とが合成された信号を、 コンパレータ 130によ り取得する。 例えば、 図 3 (a) に示す C点において、 コンパレータ 1 30が取得 する試験信号の波形は図 3 (c) のようになる。 次に、 コンパレータ 130は、 予 め設定されたしきい値電圧 Voと、 取得した信号とを比較し、 比較結果に基づく信 号を出力する。 例えば、 コンパレータ 130が、 取得した電圧が Vo以下であると きに h i g hを出力する場合、 図 3 (a) に示す D点において、 コンパレータ 13 0から出力された試験信号の波形は図 3 (d) のようになる。 このとき、 コンパレ ータ 1 30によって出力された信号は、 第 1配線 160の伝播遅延時間 T aの 2倍 の間、 h i g hを示す。
次に、 第 1タイミング検出段階 （S 18) で、 遅延時間算出部 150がコンパレ ータ 130から受け取った信号に基づいて、 コンパレータ 130が取得した第 1反 射信号の立ち上がりにおいて所定のレベル、 つまりしきい値電圧 Voになるタイミ ングである第 1タイミング t を検出する。 第 1タイミング t は、 ドライバ 120 が試験信号を出力するタイミングに応じたタイミングである基準タイミング t。に 基づいたタイミングである。例えば、基準タイミング t。を 0とすると、第 1タイミ ング t iは、 基準タイミング t。からの時間間隔である。
図 4は、 図 2における第 2測定段階を説明する図である。 図 2及び図 4を参照し て、 第 2測定段階について説明する。 まず、 図 4 (a) に示すように、 第 2接地段 階 （S 20) で、 第 2配線 170の一端 172を第 1配線 160の他端 164に接 続し、第 2配線 170の他端 174を接地する。次に、第 2出力段階（S 22) で、 波形整形部 1 10から受け取った試験信号を接地された第 1配線 160に出力する。 例えば、 ドライバ 120に入力された号がパルス波である場合、 図 4 (a) に示す B点において、 ドライバ 120に入力された試験信号の波形は図 4 (b) のように なる。
次に、 第 2反射信号取得段階 （S 24) で、 第 2出力段階 （S 22) においてド ライバ 120が出力した試験信号と、 第 2配線 170の他端 174において反射さ れた試験信号である第 2反射信号とが合成された信号を、 コンパレータ 130によ り取得する。 例えば、 図 4 (a) に示す C点において、 コンパレータ 130が取得 する試験信号の波形は図 4 (c) のようになる。 次に、 コンパレータ 130は、 予 め設定されたしきい値電圧 Voと、 取得した信号とを比較し、 比較結果に基づく信 号を出力する。 例えば、 コンパレータ 130が、 取得した電圧が Vo以下であると きに h i g hを出力する場合、 図 4 (a) に示す D点において、 コンパレータ 13 0から出力された試験信号の波形は図 4 (d) のようになる。 このとき、 コンパレ ータ 130によって出力された信号は、 第 1配線 160の伝播遅延時間 T aと第 2 配線 170の伝播遅延時間 T bとの和の 2倍の間、 h i g hを示す。
次に、 第 2タイミング検出段階 （S 26) で、 遅延時間算出部 150がコンパレ ータ 130から受け取った信号に基づいて、 コンパレータ 1 30が取得した第 2反 射信号の立ち上がりにおいて所定のレベル、 つまりしきい値電圧 Voになるタイミ ングである第 2タイミング t2を検出する。 第 2タイミング t 2は、 ドライバ 120 が試験信号を出力するタイミングに応じたタイミングである基準タイミング t。に 基づいたタイミングである。例えば、基準タイミング t。を 0とすると、第 2タイミ ング t 2は、 基準タイミング t。からの時間間隔である。 なお、 当該基準タイミング t。は、 ドライバ 1 20が試験信号を出力するタイミングに対して、 図 3 (d) で説 明した基準タイミング t。と同一のタイミングである。
図 2、 図 3、 及び図 4を参照して、 遅延時間算出段階 （S 28) について説明す る。 遅延時間算出段階 （S 28) は、 遅延時間算出部 150により、 ドライバ 12 0が試験信号を出力したタイミングに応じたタイミングである基準タイミング t。 と、 第 1タイミング 及ぴ第 2タイミング t 2とに基づいて、 第 2配線 170にお ける伝播遅延時間 Tbを算出する。 具体的には、 遅延時間算出部 150は、 下記の 式を用いて第 2配線 170における伝播遅延時間 Tbを算出する。
t 2- t != 2 (Ta +Tb) - 2Ta = 2Tb
より、 ， Tb = (t 2— t J /2
第 1タイミング掉出段階 (S 18) で、 遅延時間算出部 150がコンパレータ 1 30から受け取った信号に基づいて、 コンパレータ 1 30が取得した第 1反射信号 の立ち下がりが所定のレベル、 つまりしきい値電圧 Voになるタイミングである第 1タイミング 1^を検出し、第 2タイミング検出段階（S 26) で、遅延時間算出部 150がコンパレータ 1 30から受け取った信号に基づいて、 コンパレータ 1 30 が取得した第 2反射信号の立ち下がりが所定のレベル、 つまりしきい値電圧 V oに なるタイミングである第 2タイミング t iを検出してもよい。また、上記の説明では、 第 1測定段階の後に第 2測定段階を行つたが、 第 2測定段階の後に第 1測定段階を 行ってもよレヽ。
また、 第 1出力段階 （S 14) と、 第 1反射信号出力段階 （S 16) と、 コンパ レ一タ 130力 取得した第 1反射信号に応じて出力する信号に基づいて、 パター ン発生部 100がドライバ 120に試験信号を供給する段階とを複数回繰り返す繰 り返し段階をさらに備えてもよい。 そして、 遅延時間算出段階 （S 28) は、 当該 繰り返し段階における繰り返しの周期に基づいて、 基準タイミングから第 1タイミ ングまでの時間間隔を算出し、 当該時間間隔に基づいて、 第 2配線 170の伝播遅 延時間 Tbを算出してもよい。
また、 第 2出力段階 （S 22) と、 第 2反射信号出力段階 （S 24) と、 コンパ レータ 130力 取得した第 2反射信号に応じて出力する信号に基づいて、 パター ン発生部 100がドライバ 120に試験信号を供給する段階とを複数回繰り返す繰 り返し段階をさらに備えてもよい。 そして、 遅延時間算出段階 （S 28) は、 当該 繰り返し段階における繰り返しの周期に基づいて、 基準タイミングから第 2タイミ ングまでの時間間隔を算出し、 当該時間間隔に基づいて、 第 2配線 170の伝播遅 延時間 Tbを算出してもよい。
本実施形態の伝播遅延時間測定方法によれば、第 1タイミング検出段階（S 18) において第 1反射信号の立ち上がりで第 1タイミングを検出した場合は、 第 2タイ ミング検出段階 （S 26) においても第 2反射信号の立ち上がりで第 2タイミング を検出し、 第 1タイミング検出段階 （S 1 8 ) において第 1反射信号の立ち下がり で第 1タイミングを検出した場合は、 第 2タイミング検出段階 （S 2 6 ) において も第 2反射信号の立ち下がりで第 2タイミングを検出するため、 ドライバ 1 2 0及 びコンパレータ 1 3 0の特性による立ち上がり時間と立ち下がり時間との違いに影 響されることなく第 2配線 1 7 0の伝播遅延時間 T を算出することができる。 また、 本実施形態の伝播遅延時間測定方法によれば、 ドライバ 1 2 0が出力する 試験信号と、 コンパレータ 1 3 0が取得した信号に基づいて出力する信号との位相 差の影響を受けずに、第 2配線 1 7 0の伝播遅延時間 T bを算出することができる。 また、 本実施形態の伝播遅延時間測定方法では、 1つのテスタチャネルを用いて測 定を行うため、 チャネル間の位相差の影響を受けずに、 第 2配線 1 7 0の伝播遅延 時間 T bを算出することができる。
以上、 本発明を実施の形態を用いて説明したが、 本発明の技術的範囲は上記実施 の形態に記載の範囲には限定されない。 上記実施の形態に、 多様な変更又は改良を 加えることができる。 その様な変更又は改良を加えた形態も本発明の技術的範囲に 含まれ得ることが、 請求の範囲の記載から明らかである。 産業上の利用可能性
以上の説明から明らかなように、本発明の伝播遅延時間測定方法によれば、半 導体試験装置と被試験半導体装置とを電気的に接続する配線の伝播遅延時間を 精度よく測定することができる。

Claims

請 求 の 範 囲
1 . 直列に接続された第 1配線と第 2配線とを介して、 ドライバ及びコンパレー タが被試験半導体装置に電気的に接続される半導体試験装置において、 前記第 2配 線を伝播する試験信号の伝播遅延時間を測定する伝播遅延時間測定方法であって、 前記第 1配線の一端を前記ドライバ及び前記コンパレータに接続する第 1接続段 階と、
前記ドライバから、 前記第 1配線に試験信号を出力する第 1出力段階と、 前記第 1配線の他端において反射された前記試験信号である第 1反射信号を、 前 記コンパレータにより取得する第 1反射信号取得段階と、
前記コンパレータが取得した前記第 1反射信号が所定のレベルになるタイミング である第 1タイミングを検出する第 1タイミング検出段階と、
前記第 2配線の一端を前記第 1配線の前記他端に接続する第 2接続段階と、 前記ドライバから、 前記第 2配線に前記試験信号を出力する第 2出力段階と、 前記第 2配線の前記他端において反射された前記試験信号である第 2反射信号を、 • 前記コンパレータにより取得する第 2反射信号取得段階と、
前記コンパレータが取得した前記第 2反射信号が前記所定のレベルになるタイミ ングである第 2タイミングを検出する第 2タイミング検出段階と、
前記ドライバが前記試験信号を出力したタイミングに応じた基準タイミングと、 前記第 1タイミング及ぴ前記第 2タイミングとに基づいて、 前記第 2配線における 前記伝播遅延時間を算出する遅延時間算出段階と
を備えることを特徴とする伝播遅延時間測定方法。
2 . 前記第 1接続段階は、 前記第 1配線の前記他端を接地する第 1接地段階を有 し、
前記第 2接続段階は、 前記第 2配線の前記他端を接地する第 2接地段階を有する ことを特徴とする請求項 1に記載の伝播遅延時間測定方法。
3 . 前記第 1タイミング検出段階は、 前記第 1反射信号の立ち上がりが前記所定 のレベルになる前記第 1タイミングを検出する段階を有し、
前記第 2タイミング検出段階は、 前記第 2反射信号の立ち上がりが前記所定のレ ベルになる前記第 2タイミングを検出する段階を有する
ことを特徴とする請求項 1に記載の伝播遅延時間測定方法。
4. 前記第 1タイミング検出段階は、 前記第 1反射信号の立ち下がりが前記所定 のレベルになる前記第 1タイミングを検出する段階を有し、
前記第 2タイミング検出段階は、 前記第 2反射信号の立ち下がりが前記所定のレ ベルになる前記第 2タイミングを検出する段階を有する
ことを特徴とする請求項 1に記載の伝播遅延時間測定方法。
5 . 前記基準タイミングは、 前記ドライバが前記試験信号を出力するタイミング であり、
前記遅延時間算出段階は、 前記基準タイミングから前記第 1タイミングまでの時 間間隔である第 1時間間隔と、 前記基準タイミングから前記第 2タイミングまでの 時間間隔である第 2時間間隔とに基づいて、 前記伝播遅延時間を算出する段階を有 する
ことを特徴とする請求項 1に記載の伝播遅延時間測定方法。
6 . 前記第 1出力段階と、 前記第 1反射信号出力段階と、 前記コンパレータが、 取得した前記第 1反射信号に応じて出力する信号に基づいて、 前記ドライバに前記 試験信号を供給する段階とを複数回繰り返す繰り返し段階をさらに備え、
前記遅延時間算出段階は、前記繰り返し段階における.繰り返しの周期に基づいて、 前記第 1時間間隔を算出する段階をさらに有する
ことを特徴とする請求項 5に記載の伝播遅延時間測定方法。
7 . 前記第 2出力段階と、 前記第 2反射信号出力段階と、 前記コンパレータが、 取得した前記第 2反射信号に応じて出力する信号に基づいて、 前記ドライバに前記 試験信号を供給する段階とを複数回繰り返す繰り返し段階をさらに備え、
前記遅延時間算出段階は、前記繰り返し段階における繰り返しの周期に基づいて、 前記第 2時間間隔を算出する段階をさらに有する ことを特徴とする請求項 5に記載の伝播遅延時間測定方法。
8 . 半導体デバイスに試験信号を供給して、 前記半導体デバイスを試験する試験 装置であって、
前記試験信号を出力するドライバと、
前記試験信号を受け取るコンパレータと、
一端が前記ドライバ及ぴ前記コンパレータに接続された第 1配線と、
一端が前記第 1配線の他端と接続され、 他端が被試験半導体装置に接続されるべ き第 2配線と、
前記ドライバにより出力され前記第 1配線の前記他端において反射された前記試 験信号である第 1反射信号が所定のレベルになるタイミングと、 前記ドライバによ り出力され前記第 2配線の前記他端において反射された前記試験信号である第 2反 射信号が前記所定のレベルになるタイミングとに基づいて、 前記第 2配線における 伝播遅延時間を算出する遅延時間算出部と
を備えることを特徴とする試験装置。
PCT/JP2002/001790 2001-02-27 2002-02-27 Procede de mesure de temps de propagation et equipement d'essai WO2002068976A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002568041A JPWO2002068976A1 (ja) 2001-02-27 2002-02-27 伝播遅延時間測定方法及び試験装置
US10/646,352 US6828799B2 (en) 2001-02-27 2003-08-22 Propagation delay time measuring method and testing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001052230 2001-02-27
JP2001-052230 2001-02-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/646,352 Continuation US6828799B2 (en) 2001-02-27 2003-08-22 Propagation delay time measuring method and testing apparatus

Publications (1)

Publication Number Publication Date
WO2002068976A1 true WO2002068976A1 (fr) 2002-09-06

Family

ID=18912893

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/001790 WO2002068976A1 (fr) 2001-02-27 2002-02-27 Procede de mesure de temps de propagation et equipement d'essai

Country Status (3)

Country Link
US (1) US6828799B2 (ja)
JP (1) JPWO2002068976A1 (ja)
WO (1) WO2002068976A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050607A1 (fr) * 2006-10-25 2008-05-02 Advantest Corporation Testeur, puce de comparateur de pilote, dispositif de mesure de réponse, procédé d'étalonnage et dispositif d'étalonnage

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749754B2 (ja) * 2005-04-12 2011-08-17 株式会社アドバンテスト 試験装置及び試験方法
US7281181B2 (en) * 2005-06-27 2007-10-09 Verigy (Singapore) Pte. Ltd. Systems, methods and computer programs for calibrating an automated circuit test system
DE102006051135B4 (de) * 2006-10-30 2016-11-17 Polaris Innovations Ltd. Test-Verfahren, sowie Halbleiter-Bauelement, insbesondere Daten-Zwischenspeicher-Bauelement
JP2010019662A (ja) * 2008-07-10 2010-01-28 Nec Electronics Corp テスト方法及び半導体集積回路
CN102859880A (zh) * 2010-04-09 2013-01-02 爱德万测试(新加坡)私人有限公司 用于信号转换器的源同步测试的装置和方法
CN103163449B (zh) * 2013-04-01 2016-04-06 河海大学常州校区 信号电路时延检测系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867030A (en) * 1994-07-20 1999-02-02 Advantest Corp. Transmission path structure for measuring propagation delay time thereof
JP2000009801A (ja) * 1998-06-19 2000-01-14 Advantest Corp Ｉｃ試験装置のｔｄｒタイミング校正方法
JP2000352578A (ja) * 1999-06-09 2000-12-19 Advantest Corp Ｉｃ試験装置のタイミング校正方法及びこのタイミング校正方法を用いたｉｃ試験装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
JP4201878B2 (ja) * 1998-05-07 2008-12-24 株式会社ルネサステクノロジ 半導体装置及び試験ボード
JP4190662B2 (ja) * 1999-06-18 2008-12-03 エルピーダメモリ株式会社 半導体装置及びタイミング制御回路
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867030A (en) * 1994-07-20 1999-02-02 Advantest Corp. Transmission path structure for measuring propagation delay time thereof
JP2000009801A (ja) * 1998-06-19 2000-01-14 Advantest Corp Ｉｃ試験装置のｔｄｒタイミング校正方法
JP2000352578A (ja) * 1999-06-09 2000-12-19 Advantest Corp Ｉｃ試験装置のタイミング校正方法及びこのタイミング校正方法を用いたｉｃ試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050607A1 (fr) * 2006-10-25 2008-05-02 Advantest Corporation Testeur, puce de comparateur de pilote, dispositif de mesure de réponse, procédé d'étalonnage et dispositif d'étalonnage

Also Published As

Publication number Publication date
US6828799B2 (en) 2004-12-07
JPWO2002068976A1 (ja) 2004-07-02
US20040124852A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
US5881130A (en) Fast and noise-insensitive load status detection
JP5279724B2 (ja) 試験装置およびキャリブレーション方法
JP5025224B2 (ja) 試験装置、ドライバコンパレータチップ、応答測定装置および校正方法
US8339141B2 (en) Method and apparatus for locating a fault in an electrical conductor, with interference compensation
EP0242700A2 (en) AC level calibration method and apparatus
JP2006300688A (ja) 校正方法および校正装置
US7379395B2 (en) Precise time measurement apparatus and method
CN107076795B (zh) 局部放电位置标定装置
US6784819B2 (en) Measuring skew between digitizer channels using fourier transform
US9780833B2 (en) De-embedding cable effect for waveform monitoring for arbitrary waveform and function generator
WO2002068976A1 (fr) Procede de mesure de temps de propagation et equipement d'essai
US9229037B2 (en) Measurement apparatus and measurement method
US7755375B2 (en) Test apparatus, probe card, and test method
US7526701B2 (en) Method and apparatus for measuring group delay of a device under test
US20090105977A1 (en) Test apparatus, skew measuring apparatus, device and board
US9081053B2 (en) Using continuous sweep frequencies in a system frequency response test
JP2000314764A (ja) Ｉｃ試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
WO2007090467A1 (en) Detecting a transmission behavior by sampling a reflection signal
JP3052754B2 (ja) 半導体試験装置
EP3982130A1 (en) Apparatus and method for determining a response of a device under test to an electrical pulse generated by a pulse generator
JP2002257901A (ja) スキュータイミング調整装置および方法
JP3068673B2 (ja) 超音波送受波装置
JP4714067B2 (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置
JPH1168862A (ja) 通信装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002568041

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10646352

Country of ref document: US