WO2002068972A1 - Procede de fabrication de modele de circuit equivalent d'un element passif, simulateur et support de stockage - Google Patents

Procede de fabrication de modele de circuit equivalent d'un element passif, simulateur et support de stockage Download PDF

Info

Publication number
WO2002068972A1
WO2002068972A1 PCT/JP2002/001444 JP0201444W WO02068972A1 WO 2002068972 A1 WO2002068972 A1 WO 2002068972A1 JP 0201444 W JP0201444 W JP 0201444W WO 02068972 A1 WO02068972 A1 WO 02068972A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
impedance
equivalent circuit
frequency
stage
Prior art date
Application number
PCT/JP2002/001444
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Maeshima
Yoichi Aoshima
Yasuhiro Kobatake
Yoji Masuda
Mamoru Ito
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/258,700 priority Critical patent/US7266485B2/en
Priority to EP02700608A priority patent/EP1312928A4/en
Publication of WO2002068972A1 publication Critical patent/WO2002068972A1/ja

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Definitions

  • the present invention relates to a method for deriving an equivalent circuit model of a passive element, and more specifically, a method of deriving an equivalent circuit model capable of performing simulation in the time domain by a common procedure independent of the type of the passive element, and a simulator. , And a storage medium.
  • circuit simulations are performed to predict the electrical characteristics of electronic circuits using circuit simulations composed of computers and software.
  • Typical software is SPICE (Simulation Program with Integrated Circuit Emphas is) developed at California University.
  • circuit simulation an equivalent circuit model that describes the electrical characteristics of semiconductor elements such as transistors, FETs, and diodes, and passive elements such as resistors, capacitors, and inductors is required. Also, since the accuracy of circuit simulation is greatly affected by the accuracy of the equivalent circuit model, it is important to provide highly accurate equivalent circuit models of these circuit elements. As shown in FIG.
  • the derivation method is as follows: The impedance z (f n )-for each sample frequency f, f N (f! ⁇ F N )
  • FIG. 1 is a flowchart of a method for deriving an equivalent circuit model of a capacitor according to an embodiment of the present invention.
  • FIG. 2A is a circuit diagram of an RC ladder, which is an equivalent circuit model of the capacitor according to the embodiment.
  • FIG. 2B is a circuit diagram of an R L ladder which is an equivalent circuit model of the capacitor according to the embodiment.
  • FIG. 2C is a circuit diagram of an RCL ladder which is an equivalent circuit model of the capacitor according to the embodiment.
  • 3A to 3E are RC circuit diagrams which are other equivalent circuit models of the capacitor.
  • 3L to 3P are RL circuit diagrams showing other equivalent circuit models of the capacitor.
  • FIG. 4 is a flowchart of a method for determining the circuit constant vector of the ladder circuit shown in FIGS. 2A to 2C.
  • FIG. 5A shows an equivalent circuit model of the tantalum solid electrolytic capacitor in the present embodiment.
  • FIG. 5B shows how the real part of the impedance of the tantalum solid electrolytic capacitor of the present embodiment is reproduced.
  • FIG. 5C shows a reproduction result of the capacitance of the tantalum solid electrolytic capacitor in the present embodiment.
  • Figure 6A shows a three-element model that is an equivalent circuit model of a tantalum solid electrolytic capacitor in the conventional method.
  • FIG. 6B shows a five-element model according to the conventional method.
  • Figure 6C shows the results of reproducing the real part of the impedance of a tantalum solid electrolytic capacitor in the conventional method.
  • Fig. 6D shows the results of reproducing the capacity of the tantalum solid electrolytic capacitor in the conventional method.
  • FIG. 1 is a flowchart of a process of a method for deriving an equivalent circuit model of a capacitor according to the present embodiment.
  • the impedance is input as a sample value of the frequency shown in Equation 1 below (step 11).
  • a circuit that can be simulated in the time domain using resistance (R), capacitance (C), and inductance (L) that does not depend on frequency consists of an RC circuit consisting of resistance and capacitance, and a resistor and inductance
  • One of an RL circuit and an RCL circuit formed by connecting the RC circuit and the RL circuit in series is formed as an equivalent circuit model (step 12).
  • the evaluation function shown in Equation 3 is set using Equations 1 and 2 described later (Step 13).
  • the circuit constant vector is determined by minimizing Equation 3 (Step 14).
  • FIG. 2A to 2C show circuit forms of an equivalent circuit model of a capacitor in the present embodiment.
  • Figure 2A shows a single-stage RC ladder circuit in which a first resistor R c (l) and a first capacitance C (1) are connected in series, a second resistor R c (2) and a second resistor R c (2).
  • 2-stage RC ladder circuit 2 of the capacitance C (2) is connected in parallel before the series circuit connected in series
  • first capacitance C (1) also properly it was formed in the same manner, N C-stage RC ladder ( NE is a natural number).
  • Figure 2 B is 1-stage first resistor RI) and the first inductance L (1) are connected in series RL ladder, the second resistor R L (2) and the second inductance L (2) is A two-stage RL ladder circuit in which a series-connected series circuit is connected in parallel with the first inductance L (1), or an NL-stage RL ladder circuit (NL is a natural number) similarly formed.
  • Figure 2 C shows the N and C-stage RC ladder once path, the NL stage RL ladder circuit formed by series connection (! ⁇ +! ⁇ Stage Ji L ladder.
  • the equivalent circuit model of the capacitor includes the circuit types shown in Figs. 2A to 2C and the R types shown in Figs. 3A to 3E. Any one of a circuit, an RL circuit shown in FIGS. 3L to 3P, and an RCL circuit formed by series connection of the RC circuit and the RL circuit (not shown) can be used. However, in that case, it is necessary to determine the circuit constant by a method suitable for each circuit.
  • FIG. 4 is a flowchart of a method of determining a circuit constant vector of the ladder circuit shown in FIGS. 2A to 2C in the present embodiment, and corresponds to step 14 in FIG. The circuit constants of the RC circuits in FIGS.
  • the equal distribution ratio of the circuit constants is determined by minimizing Equation 4 described later (Step 42). Using the circuit constants distributed at the equal distribution ratio determined in step 42 as initial values, minimize the equation 4 to find the circuit constant vector (step 43).
  • the circuit constants of the RL circuits in FIGS. 2A to 2C are equally distributed according to equations 8 to 11 described later (step 44).
  • the equivalent distribution ratio of the circuit constants is determined by minimizing Equation 5 described later (Step 45).
  • the evaluation function shown in Equation 3 is set (Step 47).
  • the RC circuit formed in Steps 41 to 43 and the RL circuit formed in Steps 44 to 46 are connected in series to form an RCL circuit (Step 48).
  • the circuit constant vector of the RCL circuit is determined by minimizing Equation 3 (Step 49).
  • N c 5 and ⁇ ⁇ ⁇ , but the present invention is not limited to this, and may be different from N c .
  • N c 5 and ⁇ ⁇ ⁇
  • the present invention is not limited to this, and may be different from N c .
  • N c 5 and ⁇ ⁇ ⁇
  • R c (k + l) a c R c (k)
  • the circuit constants of the five-stage RC ladder circuit are equally distributed (step 41).
  • the capacitance in the low frequency region is 66.5 F from Fig. 5C. n, 0.018 ⁇ 10- 3
  • Circuit constants are determined by minimizing ⁇ ⁇ ) (step 43). Table 1 shows the determined circuit constants.
  • the circuit constants of the five-stage RL ladder circuit are equally distributed (step 44).
  • the capacitance in the high frequency region is 1.14 ⁇ from Fig. 5C.
  • step 4 6 of the 4 f the evaluation function set in step 3 13 is used as the initial value with the circuit constant given by Q! L and
  • Table 2 shows the circuit constants determined by minimizing.
  • the unit is ⁇ for RL (k) and ⁇ for L (k)
  • Step 4 Connect the 5-stage RC ladder circuit obtained in steps 1 to 43 and the 5-stage RL ladder circuit obtained in steps 44 to 46 in series to form a 10-stage RCL ladder circuit (step 48).
  • Step 4 Set the circuit constant of the 10-stage RCL ladder circuit formed in step 8 to the evaluation function set in step 47.
  • Fig. 5A shows the equivalent circuit model derived above
  • Fig. 5B shows the result of reproducing the real part of the impedance
  • Fig. 5C shows the result of reproducing the capacitance.
  • the accuracy of impedance reproduction by the equivalent circuit model is high, with a relative error of less than 10% at all sampling frequency points.
  • the sample frequency at which the real part R (f n ) of the impedance takes the minimum value R 0 is f m ( ⁇ f f when it is n), forming a RCL circuit as an equivalent circuit model, instead of the evaluation function number in step 1 3 shown in formula 3, the evaluation function of the low-frequency region ff n ⁇ f m,
  • the real part R (f n ) of the impedance is the minimum value R.
  • an RC circuit is formed as an equivalent circuit model, and instead of the evaluation function in step 13, the evaluation function in the full frequency domain f ⁇ f n ⁇ f N to
  • RC circuit and the resistor xR. are connected in series to form an RC circuit. .
  • the real part R (f n ) of the impedance is the minimum value R.
  • the RL circuit is formed as an equivalent circuit model, and instead of the evaluation function of the third step, evaluation of the entire frequency domain fi ⁇ f n ⁇ f N Function
  • Embodiment 2 A one-stage RC ladder circuit in which the first resistor and the first capacitance are connected in series, a series circuit in which the second resistor and the second capacitance are connected in series A two-stage RC ladder circuit connected in parallel to the first capacitance capacitance, or an N c -stage RC ladder circuit (N c is a natural number) formed in the same manner;
  • a one-stage RL ladder circuit in which a first resistor and a first inductance are connected in series, and a series circuit in which a second resistor and a second inductance are connected in series to the first inductance. It can include a step of minimizing either a two-stage RL ladder circuit connected in parallel, or a similarly formed NL-stage RL ladder circuit (NL is a natural number).
  • a (P) is a one-stage RC ladder circuit in which a first resistor and a first capacitance are connected in series, and a series circuit in which a second resistor and a second capacitance are connected in series.
  • 2-stage RC ladder circuit connected in parallel to the capacitance, if Ku was formed in the same manner, N E stage RC ladder first circuit (N ⁇ ; is a natural number) may include step to minimize either the.
  • a one-stage RL ladder in which a first resistance and a first inductance are connected in series; a series circuit in which a second resistance and a second inductance are connected in series; It can include the steps of minimizing either the two-stage RL ladder circuit or the similarly formed NL -stage RL ladder circuit ( ⁇ ⁇ is a natural number).
  • the above embodiments can be implemented in combination with each other.
  • the number of stages of the RC ladder circuit and the RL ladder circuit can be freely set.
  • the method for deriving an equivalent circuit model of a capacitor according to the present invention and a circuit simulation using the equivalent circuit model enable accurate prediction of the operation of a circuit including a capacitor, thereby improving the efficiency of electronic circuit design. Can be achieved. Further, the method of the present invention is applicable not only to capacitors but also to passive components such as resistance inductors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

明細書 受動素子の等価回路モデル導出方法、 シミュレ一夕、 及び記憶媒体 技術分野
この発明は、 受動素子の等価回路モデル導出方法に関し、 具体的には 受動素子の種類に依存しない共通の手続きによって、 時間領域でのシミ ユレ一ションが可能な等価回路モデルを導出する方法、 シミュレータ、 及び記憶媒体に関する。 技術背景
近年、 情報通信機器の高周波化、 高速デジタル化に伴い、 受動部品を 含む電子回路の時間領域における高精度な回路シミュレーションが重要 になっている。
これら電子機器においては、 複雑化する電子回路の電気的特性を、 回 路図の作成段階で予測することは非常に困難であるため、 電子回路の製 造にあたっては、 実際に回路を試作して電気的特性を測定し、 所望の電 気的特性を得られていなければ設計をやり直す、 といった試行錯誤が繰 り返される。
回路設計の試行錯誤を低減するために、 コンピュータとソフトウエア によって構成された回路シミュレー夕を利用して、 電子回路の電気的特 性を予測する回路シミュレ一ションが行われる。 代表的なソフトウエア として、 California大学で開発された SPICE (Simulation Program with Integrated Circuit Emphas is)なとがある。
回路シミュレーションの際には、 トランジスタ、 F ET、 ダイオード などの半導体素子や、 抵抗、 コンデンサ、 インダク夕などの受動素子の、 電気的特性を記述した等価回路モデルが必要となる。 また、 回路シミュ レーションの精度は、 等価回路モデルの精度によって大きく左右される ため、 これら回路素子の高精度な等価回路モデルを提供することが重要 になる。 受動素子の一つであるコンデンサにおいては、 図 6 Aに示すように、 第 1のキャパシタンス と第 1の抵抗 と第 1のインダク夕ンス L , とを直列接続して形成した 3素子モデルや、 図 6 Bに示すように、 前記 第 1のキャパシタンス と第 1の抵抗 R t の直列接続に、 第 2のキヤ パシタンス C 2と第 2の抵抗 R 2の直列接続を並列接続し、 さらにそれ に第 1のインダクタンス L ,を直列接続して形成した 5素子モデルなど、 比較的少数の回路素子を用いた等価回路モデルが提供されてきた。 しか し、 これら従来の等価回路モデルの精度は不十分であり、 インピーダン スの実数部を示す図 6 Cと容量を示す図 6 Dにおいて、 実線で示す 3素 子モデルの計算値、 破線で示す 5素子モデルの計算値が、 点の連.続で示 す実際の測定値との間に大きな差が見られるように、 複雑な周波数依存 性を持つインピーダンスを再現することは困難であった。
このため、 コンデンサが使用されている回路においては、 回路シミュ レー夕で予測した結果と、 実際の回路の電気的特性が一致しないことが 多く、 回路シミュレ一タを利用した電子回路の設計効率化の障害になつ ている。 発明の開示
等価回路モデル導出方法により、 実際の受動素子の電気的特性を回路 シミュレ一夕によって正確に予測する。
その導出方法は、 サンプル周波数 f い ···, f N ( f ! < f N ) 毎のィ ンピ一ダンス z(fn) -
Z コンデンサのィンピーダンス
R Zの実数部
X Zの虚数部
L 周波数のサンプル値 、n ;
j 虚数単位 を入力するステップと、
抵抗とキャパシタンスから成る R C回路と、 抵抗とィンダクタン スから成る R L回路と、 R C回路と R L回路の直列接続から成る R C L 回路のいずれかで等価回路モデルを形成するステツプと、
前記等価回路モデルのインピーダンスを、
- RM(fn,P jX fn,P)
• 等価回路モデルのインピーダンス
zwの実数部
χΜ zMの虚数部
周波数のサンプル値 -l,2r..,N)
虚数単位
(尸" A… ) R,(, の素子値を要素に持つ回路定数べクトル として、 評価関数
Q(p) = (^(/", , (ん (/")
q(RM,XM,R,X) = cR - + c, ■ + C5
に-
R z ここで CR、 Cx、 Czは 0または正の実数、
を合成するステツプと、
前記評価関数
Q(P) を最小化して回路定数べクトル
P を決定するステツプと
を備える。
この等価回路モデル導出方法は、 コンデンサの種類に依らず共通して 適用可能であると共に、 抵抗、 インダクタなどの受動部品一般にも適用 可能である。 図面の簡単な説明
図 1は本発明の実施の形態におけるコンデンサの等価回路モデル導出 方法のフロ一チヤ一卜である。
図 2 Aは実施の形態におけるコンデンサの等価回路モデルである R C ラダ一の回路図である。
図 2 Bは実施の形態におけるコンデンサの等価回路モデルである R L ラダーの回路図である。
図 2 Cは実施の形態におけるコンデンサの等価回路モデルである R C Lラダーの回路図である。
図 3 A〜図 3 Eはコンデンサの他の等価回路モデルである R C回路図 である。
図 3 L〜図 3 Pはコンデンサの他の等価回路モデルである R L回路図 である。
図 4は図 2 A〜図 2 Cに示したラダー回路の回路定数べク トルの決定 方法のフローチャートである。
図 5 Aは本実施の形態におけるタンタル固体電解コンデンサの等価回 路モデルを示す。
図 5 Bは本実施の形態におけるタンタル固体電解コンデンサのィンピ —ダンスの実数部の再現の様子を示す。
図 5 Cは本実施の形態におけるタンタル固体電解コンデンサの容量の 再現結果を示す。
図 6 Aは従来方法における、 タンタル固体電解コンデンザの等価回路 モデルである 3素子モデルを示す。
図 6 Bは従来方法における 5素子モデルを示す。
図 6 Cは従来方法における、 タンタル固体電解コンデンサのインピー ダンスの実数部の再現結果を示す。
図 6 Dは従来方法における、 タンタル固体電解コンデンザの容量の再 現結果を示す。 発明を実施するための好ましい形態 (実施の形態 1 )
図 1は本実施の形態における、 コンデンサの等価回路モデル導出方法 の処理のフローチャートである。 後述の式 1に示された周波数のサンプ ル値としてインピーダンスを入力する (ステップ 1 1 )。 周波数に依存 しない抵抗(R)、 キャパシタンス(C)、 インダクタンス(L)を用いて、 時間領域でのシミュレ一ションが可能な回路として、 抵抗とキャパシタ ンスからなる R C回路、 および抵抗とインダクタンスからなる R L回路 と、 前記 R C回路と R L回路の直列接続による R C L回路のいずれかを 等価回路モデルとして形成する (ステップ 1 2 )。 後述の式 1 と式 2を 用いて式 3に示された評価関数を設定する (ステップ 1 3)。 式 3を最 小化することにより回路定数べク トルを決定する (ステップ 1 4)。
図 2 A〜図 2 Cは、 本実施の形態における、 コンデンサの等価回路モ デルの回路形式を示している。 図 2 Aは、 第 1の抵抗 Rc(l)と第 1のキ ャパシ夕ンス C (1) が直列接続された 1段 R Cラダ一回路、 第 2の抵 抗 RC(2)と第 2のキャパシタンス C (2)が直列接続された直列回路を前 記第 1のキャパシタンス C (1)に並列接続した 2段 R Cラダー回路、 も しくは同様にして形成した、 NC段 R Cラダー回路(NEは自然数)を示す。 図 2 Bは、 第 1 の抵抗 R I)と第 1 のインダクタンス L (1)が直列接続 された 1段 R Lラダー回路、 第 2の抵抗 RL(2)と第 2のインダクタンス L (2)が直列接続された直列回路を前記第 1のインダク夕ンス L (1)に並 列接続した 2段 R Lラダ一回路、 もしくは同様にして形成した NL段 R Lラダー回路(NLは自然数)である。 図 2 Cは、 前記 NC段 R Cラダ一回 路と、 NL段 R Lラダー回路を直列接続して形成した(!^^+!^ 段 じ Lラダー回路を示す。
なお、 コンデンサの等価回路モデルの回路形式には、 図 2 A〜図 2 C に示した回路形式の他にも、 図 3 A〜図 3 Eに示した R。回路、 および 図 3 L〜図 3 Pに示す R L回路と、 図示はしていないが、 前記 R C回路 と R L回路の直列接続によって形成した R C L回路のいずれかを用いる ことができる。 ただし、 その際には、 それぞれの回路に適した方法で回 路定数を決定する必要がある。 図 4は、 本実施の形態における、 図 2 A〜図 2 Cに示したラダー回路 の回路定数べク トルの決定方法のフローチャートであり、 図 1のステツ プ 1 4に相当する。 後述の式 6から式 9に従って、 図 2 A〜図 2 Cの R C回路の回路定数を等比分配する (ステップ 4 1 )。 後述の式 4を最小 化することにより回路定数の等比分配比を決定する (ステップ 4 2 )。 ステップ 4 2で決定した等比分配比で分配された回路定数を初期値とし て、 式 4を最小化することにより回路定数ベク トルを求める (ステップ 4 3 )。 後述の式 8から式 1 1に従って、 図 2 A〜図 2 Cの R L回路の 回路定数を等比分配する (ステップ 44)。 後述の式 5を最小化するこ とにより回路定数の等比分配比を決定する (ステップ 4 5)。 ステップ 4 5で決定した等比分配比で分配された回路定数を初期値として式 5を 最小化することにより回路定数ベク トルを求める (ステップ 4 6 )。 そ して式 3に示された評価関数を設定する (ステップ 4 7 )。 ステップ 4 1からステップ 4 3で形成した R C回路と、 ステップ 44からステップ 46で形成した RL回路とを直列接続して R C L回路を形成する (ステ ップ 4 8 )。 式 3を最小化することにより、 前記 R C L回路の回路定数 ベク トルを決定する (ステップ 4 9 )。
以下、 タンタル固体電解コンデンサを例にして高精度等価回路モデル の導出の手順を、 図 1に基づいて詳細に説明する。
Figure imgf000008_0001
Z : コンデンサのインピ -ダンス
R : Zの実数部
X : Zの虚数部
/" : 周波数のサンプル値
j : 虚数単位 (式 1 )
で示されるサンプル周波数毎のィンピーダンスを入力する (ステップ 1 1 )。
周波数に依存しない抵抗(R)、 キャパシタンス(C)、 インダク夕ンス (L)を用いた、 時間領域でのシミュレーションが可能な回路として、 抵 杭とキャパシタンスから成る R C回路、 および抵抗とィンダク夕ンスか ら成る RL回路と、 前記 R C回路と RL回路の直列接続から成る R C L 回路のいずれかを等価回路モデルとして形成する。 ここでは図 2 A〜図 2 Cに示した回路形式において、 Nc= 5、 NL= 5としてそれぞれ 5 段 R Cラダ一回路と、 5段 RLラダー回路を直列接続することにより、 1 0段 R C Lラダ一回路を形成する (ステップ 1 2)。
ステップ 1 2で形成した等価回路モデルの表すィンピーダンスを (/„,尸) 皿 RM(f„,P) + jXM(fn,P)
Z M 等価回路モデルのインピーダンス
R M zMの実数部
X ZMの虚数部
周波数のサンプル値 (i-l,2,'",N)
j 虚数単位
J ^( .pK) R,(:, の素子値を要素に持つ回路定数べクトル (式 2)
とし、 これを用いて
Figure imgf000009_0001
(式 3)
に示された評価関数を合成する (ステップ 1 3)
但し、 q(RM,XM,R,X)
Figure imgf000009_0002
であり、 dは絶対自乗誤差の評価には 0、 相対自乗誤差の評価には 2と し、 CR、 Cx、 Czは各項に重み付けを行うための適当な 0または正の 実数であるとする。
前記 1 0段 RCLラダー回路の代わりに、 与えられたインピーダンス の実数部 R (f n)が最小値 Rraをとる周波数を f mとすると、 m = Nであ る場合には、 Ne段 R Cラダー回路と一つの抵抗の直列接続を、 また m = 1である場合には、 Nt段 R Lラダー回路と一つの抵抗の直列接続を、 それぞれ等価回路モデルとして形成してもよい。
なお、 本実施の形態では Nc= 5、 Ν^^ δとしたが、 これに限定さ れるものではなく、 また Ncと とが異なっていてもよい。 本実施の 形態では段数を可変して導出を繰り返すことにより、 タンタル個体電解 コンデンサの場合、 Nc= 5、 NL= 5であれば、 ほぼ満足のできる精 度が確保できている。 他のコンデンサの場合も、 このような導出を繰り 返し行うことにより、 Nc及び ま決定できる。
ステップ 1 4で回路定数を決定するために図 4に示した手順を適用す る。 以下図 4に基づいてこの手順を説明する。 (。
Figure imgf000010_0001
(式 6 )
B(P) = {fn,P),XM ( ) (Λ) - (1 - 。 ( )) (0ぶ≤ 1) (式 7 ) i?c(l) = (l- 0
Figure imgf000010_0002
(式 8 )
Rc(k+l)=acRc(k)
C ( ( ) (式 9 )
に従って、 5段 R Cラダー回路の回路定数を等比分配する (ステップ 4 1 )。 すなわち、 図 5 Bよりインピーダンスの実数部の最小値は R。 = 0. 0 1 8 Ωであり、 また図 5 Cより低周波領域における容量は 6 6. 5 Fであるから、 x= lZ2として、 n 、 0.018χ10-3
Rc0 =—— ^——
5
; C () = 66,5xl06 の条件の下、 k= l, 2, 3 , 4に対し、
Rc(k+!)-ctcRc(k)
C("1) = /3CC () (式 9)
とする。
ステップ 1 3で設定した評価関数
を最小化することにより、 (!^と ^^を求め、 ac = 20.8
= 037 とする (ステップ 4 2 )。
ステップ 42で求めた accによって与えられる回路定数を初期値 として、 第 3のステップ 1 3で設定した評価関数
Λ{Ρ) を最小化することにより回路定数を決定する (ステップ 43 )。 決定し た回路定数を表 1に示す。
(表 1 ) Rc(l) - 1.11 · ώ) v X 11 n u-02 C(l)=2.29X10" -05
Rc(2) =8. 75X10"02 C(2)=3.12X10" -05
Rc(3) =3. 89X10400 C(3)=4091 X 10" -17
Rc(4) =8. 03X10+01 -06
Rc(5) =1. 67X10+03 C(5)=3.10X10" -06
但し、 単位は Rc(k)は Ω、 C (k)は Fである
上記の式 8、 式 9と、
X(fN)
L{1) 寸
II
(式 1 0 )
RL(k+l)^aLRL(k) L +1 βΜ )
(式 1 1 )
に従って、 5段 RLラダー回路の回路定数を等比分配する (ステップ 4 4)。 すなわち、 図 5 Βよりインピーダンスの実数部の最小値は R。 = 0. 0 1 8 Ωであり、 また図 5 Cより高周波領域における容量は 1. 1 4 ηΗであるから、 x= l Z2として、
■■,.·…'、一3
(1)
2
(1) = 1.14 x1ο-9 の条件の下、 k= l, 2 , 3, 4に対し
RL(k + l)^aLRL(k)
^+1) = β^) とする。
ステップ 1 3で設定した評価関数
II を最小化するこ ooと Xにより、 と) 3[_を求め、 aL =15.7
βι = 3.47 とする (ステップ 4 5 )。
第 4 f のステップ 4 6では、 第 4 eのステップ 4 5で求めた Q!L と |8 L によって与えられる回路定数を初期値として、 第 3のステップ 1 3で設 定した評価関数
を最小化することにより決定した回路定数を表 2に示す。
(表 2 )
RL(1)=6. L(l) =1. 57X10" -09
60X 10"01 L(2) =1. 24X10' -09
RL(3)=2. L(3) =9. 93X 10" -09
RL(4)=3. 41X10+01 L(4) =2. 19X10" -06
RL(5)=5. 35X 10+02 L(5) =7. 15X10" -16
伹し、 単位は RL(k)は Ω、 L (k)は Ηである
式 3に示した評価関数
QiP) を設定する (ステップ 4 7)。 すなわち Q(P) - q(RM(fn,P),XM(fn,P),R(fn) - Ro/2,X(fn))
Figure imgf000014_0001
但し、 インピーダンスの実数部の精度を確保しにくいため、 cx《 c z《 c Rとして、 実数部の相対自乗誤差に大きな重み付けを与える。
ステップ 4 1からステップ 43で求めた 5段 R Cラダー回路と、 ステ ップ 44からステップ 46で求めた 5段 R Lラダ一回路を直列接続して, 1 0段 R C Lラダ一回路を形成する (ステップ 48 )。
ステップ 4 8で形成した 1 0段 R C Lラダー回路の回路定数を、 ステ ップ 47で設定した評価関数
を最小化することにより決定する (ステップ 4 9)。 決定した回路定数 を表 3に示す。
(表 3)
Rc(l)=l. 24X10"02 C(l) =2.25X10"05
Rc(2)=6. 00X 10—02 C(2) =3.85X 10"05
Rc(3)=3. 90X 10+00 C(3) =2.07X10"17
Rc(4)=8. 04X 10+01 C(4) =2.79X 10— 06
Rc(5)=l. 67X 10+03 C(5) =4· 49X 10一06
RL(1)=5. 24X10一03 L(l) =1.24X 10"09
RL(2)=2. 66X 10"01 L(2) =9.59X10 -09
RL(3)=2. 18X10+00 L(3) =4· 51 X 10-09
RL(4)=3. 41 X10+01 L(4) =3.68X10-06
RL(5)=5. 35X 10+02 L(5) =4.65X10"16
但し、 単位は Rc(k)と RL(k)は Ω、 C (k)は F、 L (k)は Hである。 以上導出した等価回路モデルを図 5 Aに、 ィンピ一ダンスの実数部の 再現結果を図 5 Bに、 容量の再現結果を図 5 Cにそれぞれ示す。 等価回 路モデルによるインピーダンスの再現精度は、 全サンプリング周波数ポ イントにおいて、 相対誤差 1 0 %未満の高精度を確保している。
(実施の形態 2 )
実施の形態 2の等価回路モデル導出方法として、 前記実施の形態 1に おけるステップ 1 2で、 インピーダンスの実数部 R ( f n) が最小値 R 0をとるサンプル周波数が f m (≠ f い f N) であるとき、 R C L回路 を等価回路モデルとして形成し、 式 3に示したステップ 1 3での評価関 数に代えて、 低周波領域 f f n≤ f mの評価関数を、
Λ{Ρ) = (0≤ぶ≤ 1)
Figure imgf000015_0001
(式 4)
とするとともに、 高周波領域 im+ 1≤ f n≤ f N の評価関数を、 f„,n,XM Un> R(fn)- (l-x)R0,X(fn)) X≤1)
Figure imgf000015_0002
(式 5 )
において、 x=l/2、 d = 2と設定する。 すなわち、
A(P) = Ja(?M (/„ , ΧΜ (/ ) (/„ ) - R 2,X{fn ))
Figure imgf000015_0003
{P) = ( (/„, (/", 。/2 (Λ)) n'm +1 b{RM ,Xu )
Figure imgf000015_0004
但し、 インピーダンスの実数部の精度の確保が特に難しいため、 c x
《C Z《C Rとして、 実数部の相対自乗誤差に大きな重み付けを与える ことにした。 (実施の形態 3 )
実施の形態 1 におけるステップ 1 2で、 インピーダンスの実数部 R ( f n) が最小値 R。をとるサンプル周波数が f m (= f N) であるとき、 R C回路を等価回路モデルとして形成し、 ステップ 1 3の評価関数に代 えて、 全周波領域 f ェ≤ f n≤ f Nの評価関数を、
A(P) = J a{RM (fn ,P\XM (ん ¾R(/„) - 。 (/„)) ≤χ≤1) (式 6 )
とする。 更に、 前記 R C回路と抵抗 x R。 を直列接続して R C回路を形 成する。 .
(実施の形態 4 )
実施の形態 1 におけるステップ 1 2で、 インピーダンスの実数部 R ( f n) が最小値 R。をとるサンプル周波数が ; f m (= f N) であるとき、 R L回路を等価回路モデルとして形成し、 第 3のステツプの評価関数に 代えて、 全周波領域 f i≤ f n≤ f Nの評価関数を、
B{P) - b{RM (fn,P),XM (/„, (/„) (Λ)) (0 ≤1) (式 7 )
とし、 更に、 前記 R L回路と抵抗(1 一 x) R。 を直列接続して R L回路 を形成する。
(実施の形態 5 )
実施の形態 2において、
Figure imgf000016_0001
を、 第 1の抵抗と第 1のキャパシタンスが直列接続された 1段 R Cラダ 一回路、 第 2の抵抗と第 2のキャパシタンスが直列接続された直列回路 を前記第 1のキャパシ夕ンスキャパシタンスに並列接続した 2段 R Cラ ダー回路、 もしくは同様にして形成した、 N c段 R Cラダー回路(N cは 自然数)のいずれかで最小化するステツプと、
Figure imgf000017_0001
を、 第 1の抵抗と第 1のィンダク夕ンスが直列接続された 1段 R Lラダ 一回路、 第 2の抵抗と第 2のィンダクタンスが直列接続された直列回路 を前記第 1のィンダクタンスに並列接続した 2段 R Lラダ一回路、 もし くは同様にして形成した N L段 R Lラダー回路(N Lは自然数)のいずれか で最小化するステツプとを含むことができる。
(実施の形態 6 )
実施の形態 3において、 評価関数
A(P) を、 第 1の抵抗と第 1のキャパシ夕ンスが直列接続された 1段 R Cラダ —回路、 第 2の抵抗と第 2のキャパシタンスが直列接続された直列回路 を前記第 1のキャパシタンスに並列接続した 2段 R Cラダー回路、 もし くは同様にして形成した、 N E段 R Cラダ一回路(N <;は自然数)のいずれ かで最小化するステツプを含むことができる。
(実施の形態 7 )
実施の形態 4において、 評価関数
Figure imgf000017_0002
を、 第 1の抵抗と第 1のインダクタンスが直列接続された 1段 R Lラダ —回路、 第 2の抵抗と第 2のィンダクタンスが直列接続された直列回路 を前記第 1のィンダクタンスに並列接続した 2段 R Lラダー回路、 もし くは同様にして形成した N L段 R Lラダ一回路(Ν ^は自然数)のいずれか で最小化するステツプを含むことができる。 以上の各実施形態はそれぞれ組み合わせて実施することが可能であり . R Cラダー回路、 R Lラダー回路の段数等は自由に設定可能である。 なお、 以上はコンデンサの等価回路モデルの導出方法について説明し たが、 この導出方法に基づいて等価回路モデルを導出するシミュレー夕 を構成することができる。 またこのコンデンサの等価回路モデルを用い て、 回路の周波数応答または時間応答を解析する機能を含むシミュレー 夕も構成可能である。
またこの等価回路モデルの導出方法に基づいて等価回路モデルを導出 する機能を含むプログラムを記録したコンピュータ読み取り可能な記録 媒体も提供でき、 また同様にコンデンサの等価回路モデルを用いて、 回 路の周波数応答または時間応答を解析する機能を含むプログラムを記録 したコンピュータ読み取り可能な記録媒体も提供することができる。 産業上の利用可能性
本発明による、 コンデンサの等価回路モデル導出方法と、 この等価回 路モデルを利用した回路シミュレーシヨンによって、 コンデンサを含む 回路の動作を正確に予測することができるようになり、 電子回路の設計 効率化を図ることができるようになる。 また、 本発明の方法は、 コンデ ンサだけでなく、 抵抗ゃィンダクタなどの受動部品にも適用可能である。

Claims

請求の範囲
サέ 5ンプル周波数 f N ( f !< f N) 毎のインピーダンス z コンデンサのインピ -ダンス
R zの実数部
X zの虚数部
fn 周波数のサンプル値
j - 虚数単位 を入力するステツプと、
抵抗とキャパシタンスから成る R C回路と、 抵抗とィンダクタン スから成る R L回路と、 R C回路と R L回路の直列接続から成る R C L 回路のいずれかで等価回路モデルを形成するステツプと、
前記等価回路モデルのインピーダンスを、
ZAfn - = RM(fn,P) + jXM(f )
等価回路モデルのインピーダンス
zMの実数部
の虚数部
fn 周波数のサンプル値 ( =1,2,.'.,N) j 虚数単位
R,(: の素子値を要素に持つ回路定数べクトル として、 評価関数
Figure imgf000019_0001
q{RM,XM,R,X)-ch + C - |ίί
X Ζ I ここで CR、 Cx、 Czは 0または正の実数、
を合成するステツプと、
前記評価関数 Q{P)
を最小化して回路定数べクトル p を決定するステツプと
を備えた、 等価回路モデル導出方法,
2. サンプル周波数 f い ( f i < f N) 毎のインピーダンス
Z(fn) - - (/„)+ (/„)
Z コンデンサのインピ -ダンス
R Ζの実数部
X Ζの虚数部
L 周波数のサンプル値
) ' 虚数単位 を入力するステツプと、
インピーダンスの実数部 R ( f n) が最小値 R。をとるサンプル 周波数が f m (≠ f l t f N) であるとき、 抵抗とキャパシタンスとイン ダク夕ンスとで構成された R C L回路を前記等価回路モデルとして形成 するステップと、
前記等価回路モデルのインピーダンスを
Z
Z M 等価回路モデルのィンピーダンス
R M の実数部
X M zMの虚数部
周波数のサンプル値 (" = 1,2,...,N)
j 虚数単位
の素子値を要素に持つ回路定数べクトル として、 周波数 ≥ f ≤ f mにおいて評価関数 A(P) = ^a{RM ( P),XM (/n, ),R(/J -xR0,X(fn)) (0≤ ≤l)
Figure imgf000021_0001
ここで CR、 CX、 C Zは 0または正の実数、
と、
周波数 f m+ 1≤ f n≤ f Nにおいて評価関数
Figure imgf000021_0002
とを合成するステップと
を備えた、 等価回路モデル導出方法。
3. 前記評価関数
Figure imgf000021_0003
を、 第 1の抵抗と第 1のキャパシタンスが直列接続された回路と、 前記 第 1のキャパシタンスに並列接続された、 第 2の抵抗と第 2のキャパシ タンスが直列接続された直列回路とを有する NC段 R Cラダ一回路 (N cは自然数) で最小化するステップと、
前記評価関数 (P)
を、 第 1の抵抗と第 1のインダクタンスが直列接続された回路と、 前記 第 1のインダクタンスに並列接続された、 第 2の抵抗と第 2のインダク タンスが直列接続された直列回路とを有する 段 R Lラダー回路(NL は自然数)で最小化するステップと をさらに備え、 前記 R C L回路は互いに直列接続された前記 Nc段 R C ラダ一回路と前記 NL段 R Lラダ一回路とで構成された、 請求の範囲第 2項に記載の方法。
4. ( a) 前記 Nc段 RCラダー回路の、 k段目の抵抗 Rc(k)とキヤ パシ夕ンス C ( k )を、
Rc(l) = (l-x)R0
wc 一 i
c(k) の条件の下で、
Rc(k+l)^acRc(k)
C("l) = j3cC ( ) に従って係数ひ (;と i8 eで等比分配するステツプと、
(b) 前記係数 (;と cを、 前記ステップ ( a) で与えた値を初 期値として、 前記評価関数
Figure imgf000022_0001
を最小化して求めるステツプと、
( c ) 前記抵抗 Rc(k)とキャパシタンス C (k)とを、 前記ステ ップ (b) で求められた係数 acと) 3cで決まる値を初期値として、 前記 評価関数
Figure imgf000022_0002
を最小化して求めるステツプと、
(d) 前記 NL段 R Lラダー回路の、 k段目の抵抗 RL(k)とイン ダクタンス L (k)を、 (1) = )
X(fN)
の条件の下で、
RL(k+l)^aLRL(k)
L c+l pLL(k) に従って、 係数ひ Lと 3 Lで等比分配するステップと、
( e ) 前記係数ひ tと i3Lを、 前記ステップ (d) で与えた値を初 期値として、 前記評価関数 (P)
を最小化して求めるステツプと、
( f ) 前記抵抗 RL(k)と前記インダク夕ンス L (k)とを、 前記 ステップ ( e ) で求められた係数 Q! Lと i3 Lで決まる値を初期値として前 記評価関数 {P) を最小化して求めるステツプと
をさらに備えた、 請求の範囲第 3項に記載の方法。
5. (g) 前記ステップ ( f ) の後で評価関数
Q(P) = 2 " (/", , " ( , ( ) (,"))
M ) c
Figure imgf000023_0001
を合成するステップと、 (h) 前記ステップ (a) から前記ステップ (c ) で求めた R C ラダー回路と、 前記ステップ (d) から前記ステップ ( f ) で求めた R Lラダ一回路を直列接続して、 R C Lラダ一回路を形成するステツプと,
( i ) 前記ステップ ( c ) で求められた抵抗 Re (k)、 キャパ シタンス C (k) と、 前記ステップ ( ί) で求められた抵抗 (k)、 インダクタンス L (k) を初期値として、 前記抵抗 Rc (k) とキャパ シ夕ンス C (k) と抵抗 RL (k) とインダク夕ンス L (k) とを前記 評価関数
Q(P)
を最小化して決定するステツプと
をさらに備えた、 請求の範囲第 4項に記載の方法。
6. サンプル周波数 f ,, N ( f !< f N) 毎のィンピ一ダンス
Figure imgf000024_0001
Z コンデンサのィンピーダンス
R zの実数部
X zの虚数部
/" 周波数のサンプル値 (Π - j 虚数単位 を入力するステップと、
インピーダンスの実数部 R ( f n) が最小値 R。をとるサンプル 周波数が f m (= f N) であるとき、 抵抗とキャパシタとで構成された 第 1の R C回路を前記等価回路モデルとして形成するステップと、
前記等価回路モデルのインピーダンスを、 έ zM 等価回路モアルのィノヒータノス
RM ΖΜの実数部
2Wの虚数部
fn 周波数のサンプル値 ("-1^,·'·, ) j 虚数単位
R, (: の素子値を要素に持つ回路定数べクトル として、 評価関数
Figure imgf000025_0001
ここで CR、 Cx、 Czは 0または正の実数、
を合成するステップと、
前記第第 1の R C回路と前記抵抗 X RQを直列接続して第 2の R C回路を形成するステツプと
を備えた、 等価回路モデル導出方法。
7. 前記第 1の R C回路は、 直列腕に配された抵抗と並列腕に配された キャパシタンスとを有する Nc段 R Cラダ一回路 (Ncは自然数) であ る、 請求の範囲第 6項に記載の方法。
8. ( a) 前記 Nc段 R Cラダ一回路の、 k段目の抵抗 Rc(k)とキヤ パシ夕ンス C ( k )を、
Rc(l) = (l-x)R()
Figure imgf000025_0002
の条件の下で、 Rc(k+l)^acRc(k)
C("l ficC(k) に従って、 係数 。と (;で等比分配するステップと、
(b) 前記係数 。と 。を、 前記ステップ ( a) 与えた値を初期 値として、 前記評価関数
Figure imgf000026_0001
を最小化して求めるステップと、
( c ) 前記抵抗 R (; (k)とキャパシタンス C (k)の値を、 前記ス テツプ (b) で求めた係数 と) 3eで決まる値を初期値として、. 前記評 価関数
Λ(Ρ) を最小化して求めるステツプを
をさらに備えた、 請求の範囲第 7項 記載の方法,
9. サンプル周波数 f N ( f ! < f N) 毎のインピーダンス z(fn)
z コンデンサのインピーダンス
R zの実数部
X zの虚数部
fn 周波数のサンプル値 (《-ΙΑ.'-,Λ
j 虚数単位 を入力するステツプと、
前記インピ一ダンスの実数部 R ( f n) が最小値 R。をとるサン プル周波数が f m (= f N) であるとき、 抵抗とインダクタンスで構成 された第 1の R L回路を等価回路モデルとして形成するステツプと、 前記等価回路モデルのィンピーダンスを、 M 等価回路モデルのインピーダンス
M zMの実数部
X z R M zwの虚数部
周波数のサンプル値 (" =1,2,···,Λ
虚数単位
Ρ^φ,ρ2 · ρκ) R,C の素子値を要素に持つ回路定数べクトル として、 評価関数、
B{P) = b{RM {fn,P),XM (/„,¾ ?(/„)- (1- 0 (0^≤1) b(R χ R X, C - (i- Q)「 | C
Figure imgf000027_0001
ここで C R、 C X、 C Zは 0または正の実数、
を合成するステップと、
前記第 1の RL回路と抵抗(1 一 x) R。 を直列接続して第 2の R L回路を形成するステップと
を備えた、 等価回路モデル導出方法。
1 0 . 前記第 1の RL回路は、 直列腕に配された抵抗と並列腕に配され たインダク夕ンスとを有する 段 R Lラダ一回路(NLは自然数)である、 請求の範囲第 9項に記載の方法。
1 1 . ( a) 前記 NL段 R Lラダ一回路の、 k段目の抵抗 RL (k) とィ ンダクタンス L (k) を、
Figure imgf000027_0002
L(1) = ^( の条件の下で、 RL(k+l)=aLRL(k)
L(k + 1 pLLQ) に従って、 係数《Lと で等比分配するステップと、
(b) 前記係数ひ と 3Lを、 前記ステップ ( a) で与えた値を初 期値として、 前記評価関数 (P)
を最小化して求めるステツプと、
(c ) 前記抵抗 RL(k)とインダクタンス L (k)を、 前記ステツ プ (b) で求めた前記係数 と で決まる値を初期値として、 前記評 価関数 (P)
を最小化して求めるステツプと
をさらに備えた、 請求の範囲第 1 0項に記載の方法。
1 2. 請求の範囲第 1項から請求の範囲第 1 1項のいずれかに記載の方 法に基づいて等価回路モデルを導出するシミュレ一夕。
1 3. 請求の範囲第 1項から請求の範囲第 1 1項のいずれかに記載の方 法に基づいて等価回路モデルをコンピュータに導出させるプログラムを 記録した、 コンピュータ読み取り可能な記憶媒体。
1 4. 請求の範囲第 1項から請求の範囲第 1 1項のいずれかに記載の方 法に基づいて導出した等価回路モデルを用いて、 回路の周波数応答また は時間応答を解析するシミュレー夕。
1 5. 請求の範囲第 1項から請求の範囲第 1 1項のいずれかに記載の方 法に基づいて導出した等価回路モデルを用いて、 回路の周波数応答また は時間応答をコンピュー夕に解析させるプログラムを記録した、 コンビ ユー夕読み取り可能な記録媒体。
PCT/JP2002/001444 2001-02-27 2002-02-20 Procede de fabrication de modele de circuit equivalent d'un element passif, simulateur et support de stockage WO2002068972A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/258,700 US7266485B2 (en) 2001-02-27 2002-02-20 Method for making equivalent circuit model of passive element, simulator, and storage medium
EP02700608A EP1312928A4 (en) 2001-02-27 2002-02-20 METHOD FOR PRODUCING A REPLACEMENT CIRCUIT MODEL OF A PASSIVE ELEMENT, SIMULATOR AND STORAGE MEDIUM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001051801A JP4507421B2 (ja) 2001-02-27 2001-02-27 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体
JP2001-051801 2001-02-27

Publications (1)

Publication Number Publication Date
WO2002068972A1 true WO2002068972A1 (fr) 2002-09-06

Family

ID=18912531

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/001444 WO2002068972A1 (fr) 2001-02-27 2002-02-20 Procede de fabrication de modele de circuit equivalent d'un element passif, simulateur et support de stockage

Country Status (5)

Country Link
US (1) US7266485B2 (ja)
EP (1) EP1312928A4 (ja)
JP (1) JP4507421B2 (ja)
TW (1) TW544604B (ja)
WO (1) WO2002068972A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104246777A (zh) * 2012-04-04 2014-12-24 株式会社村田制作所 电容器的等效电路模型的导出方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4383251B2 (ja) * 2004-05-26 2009-12-16 三洋電機株式会社 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。
JP4511272B2 (ja) * 2004-07-28 2010-07-28 三洋電機株式会社 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置
CN100401306C (zh) * 2005-12-05 2008-07-09 华为技术有限公司 一种电容等效模型的建模装置和方法
JP5121757B2 (ja) * 2009-03-02 2013-01-16 太陽誘電株式会社 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法
KR101158194B1 (ko) 2010-04-01 2012-06-19 한양대학교 산학협력단 적층형 세라믹 캐패시터의 모델링 방법
JP5475563B2 (ja) 2010-06-15 2014-04-16 太陽誘電株式会社 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置
US8587628B2 (en) * 2010-08-30 2013-11-19 Oki Data Corporation Driver apparatus, print head, and image forming apparatus
JP5510853B2 (ja) 2010-12-29 2014-06-04 株式会社村田製作所 等価回路モデル導出回路,等価回路モデル導出方法,プログラム及び記録媒体
KR101616036B1 (ko) 2013-05-14 2016-04-27 가부시키가이샤 무라타 세이사쿠쇼 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
WO2014185293A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル
JP5999266B2 (ja) 2013-07-29 2016-09-28 株式会社村田製作所 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
JP6361171B2 (ja) * 2014-03-05 2018-07-25 Tdk株式会社 等価回路
WO2023032786A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 多端子キャパシタの等価回路モデル作成方法、等価回路モデル作成プログラム、等価回路モデル作成プログラムを記憶した記憶媒体、シミュレーション方法およびシミュレーション装置
WO2023032764A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 多端子キャパシタの等価回路モデル作成方法、等価回路モデル作成プログラム、等価回路モデル作成プログラムを記憶した記憶媒体、シミュレーション方法およびシミュレーション装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204162A (ja) * 1987-02-18 1988-08-23 Mitsubishi Electric Corp 等価モデル定数の自動決定装置
JPH04307663A (ja) * 1991-04-04 1992-10-29 Matsushita Electric Ind Co Ltd 演算方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2965859A (en) * 1959-02-27 1960-12-20 Bell Telephone Labor Inc Simulation network
TW384577B (en) * 1997-12-19 2000-03-11 Hon Hai Prec Industies Co Ltd Measurement method for equivalent circuits
US6321169B1 (en) * 1998-02-27 2001-11-20 Taiyo Yuden Co., Ltd. Equivalent circuit of inductance element, method of analyzing circuit constants, simulator, and record media

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204162A (ja) * 1987-02-18 1988-08-23 Mitsubishi Electric Corp 等価モデル定数の自動決定装置
JPH04307663A (ja) * 1991-04-04 1992-10-29 Matsushita Electric Ind Co Ltd 演算方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Intusoft Newsletter", PERSONAL COMPUTER CIRCUIT & SYSTEM DESIGN TOOLS, pages 45
MAESHIMA HIROYUKI ET AL.: "Condenser no koseido taka kairo model", THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, SOGO TAIKAI KOEN RONBUNSHU, vol. 2000, no. 5, 7 March 2000 (2000-03-07), pages 16, XP002952495 *
PRYMAK J D: "CARTS '95/15TH CAPACITOR AND RESISTOR TECHNOLOGY SYMPOSIUM; MARCH 15-19, 1995, SAN DIEGO; CLAIFORNIA", 1 January 1995, COMPONENTS TECHNOLOGY INSTITUTE; INC, article "SPICE modeling of capacitors", pages: 39 - 46
See also references of EP1312928A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104246777A (zh) * 2012-04-04 2014-12-24 株式会社村田制作所 电容器的等效电路模型的导出方法

Also Published As

Publication number Publication date
US7266485B2 (en) 2007-09-04
JP4507421B2 (ja) 2010-07-21
EP1312928A4 (en) 2009-06-17
EP1312928A1 (en) 2003-05-21
JP2002259482A (ja) 2002-09-13
TW544604B (en) 2003-08-01
US20030173979A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
WO2002068972A1 (fr) Procede de fabrication de modele de circuit equivalent d&#39;un element passif, simulateur et support de stockage
CN110232207B (zh) 一种基于人工神经网络的电磁干扰滤波器设计方法
US8453092B2 (en) T-coil network design for improved bandwidth and electrostatic discharge immunity
CN103282904B (zh) 等效电路模型,程序以及存储介质
EP2835749B1 (en) Method for deriving capacitor equivalent circuit model
CN112241617A (zh) 一种pcb电源完整性仿真方法及相关装置
US20060259883A1 (en) Distributed element generator, method of generating distributed elements and an electronic design automation tool employing the same
Ambasana et al. S-parameter and frequency identification method for ANN-based eye-height/width prediction
Yildiz et al. Variance-based iterative model order reduction of equivalent circuits for EMC analysis
US7619502B2 (en) Potentiometer system and method
JP2007207168A (ja) Emiシミュレーションモデル、emiシミュレーションシステムと方法
Rostamzadeh et al. Modeling SMT ferrite beads for SPICE simulation
JP6604802B2 (ja) 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム
JP2005339157A (ja) 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。
US6701492B2 (en) Method for the determination of resistances and capacitances of a circuit diagram, which represents an electrical circuit
JP4673405B2 (ja) 受動素子設計プログラム、設計装置、および設計方法
CN112685934B (zh) 基于铜箔和基材厚度的fccl弯折疲劳应力的预测方法
Prymak et al. Capacitor EDA models with compensations for frequency, temperature, and DC bias
US6873922B2 (en) Transient response analysis program of capacitor, recording medium, method of analysis, and simulator
JP2005100171A (ja) 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
Karakulak et al. Spice Model of a Capacitor Modelled Using Conformal Fractional Order Derivative and its Usage in Simulation of a Parallel RL-C_∝ Circuit
JP2006038704A (ja) 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置
Struzhko et al. Non-invasive Identification of a Degraded Passive Filter Component
US9805157B1 (en) Decoupling capacitor analysis techniques
Akambi Low cost test fixture for self-resonant frequency measurements of passive chip components

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

REEP Request for entry into the european phase

Ref document number: 2002700608

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2002700608

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10258700

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2002700608

Country of ref document: EP