WO2002054247A1 - Enregistreur de donnees et procede d'enregistrement de donnees dans une memoire flash - Google Patents

Enregistreur de donnees et procede d'enregistrement de donnees dans une memoire flash Download PDF

Info

Publication number
WO2002054247A1
WO2002054247A1 PCT/JP2001/011678 JP0111678W WO02054247A1 WO 2002054247 A1 WO2002054247 A1 WO 2002054247A1 JP 0111678 W JP0111678 W JP 0111678W WO 02054247 A1 WO02054247 A1 WO 02054247A1
Authority
WO
WIPO (PCT)
Prior art keywords
management information
block
page
flash memory
data
Prior art date
Application number
PCT/JP2001/011678
Other languages
English (en)
French (fr)
Inventor
Kenichi Nakanishi
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to JP2002554876A priority Critical patent/JP4122972B2/ja
Priority to US10/204,776 priority patent/US7065608B2/en
Priority to EP01272924A priority patent/EP1347383A4/en
Publication of WO2002054247A1 publication Critical patent/WO2002054247A1/ja

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16Protection against loss of memory contents
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7207Details relating to flash memory management management of metadata or control data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

明細書 データ記録装置及びフラッシュメモリに対するデ一夕書き込み方法 技術分野 本発明は、 フラッシュメモリに書き込まれた管理情報に関するものであり、 詳 しくは管理情報の更新に伴う書き込みエラーから管理情報を保護するデ一夕記録 装置及びフラッシュメモリに対するデ一夕書き込み方法に関する。 背景技術 電気的にデータを一括消去でき、 何度でもデ一夕を書き込める不揮発性の P R O M (Programmable Read- Only Memory) であるフラッシュメモリは、 小型、 軽量、 高速性、 低消費電力といった特性を有することから携帯型 P C (Personal Compu ter) の H D D (Hard Disk Drive) に代わる補助記憶媒体などに用いられている。 またフラッシュメモリをリム一バルにしたものに、 メモリーカードがある。 メ モリーカードは、 データ記録装置に装着され画像デ一夕や音楽データなどが記録 される。
メモリ一カードに記録された画像デ一夕や音楽データは、 メモリーカードを P C、 デジタルカメラ、 音楽再生装置などに装着し再生させることができる。
続いて、 図 1を用いて、 上述したフラッシュメモリのメモリ構成について説明 をする。 フラヅシュメモリは、 デ一夕の消去単位である所定のデータ量の複数の ブロックによって構成されている。 さらに各ブロックはデ一夕の読み出し、 書き 込みの単位である所定のデータ量の複数のページで構成されている。 また、 各ぺ 一ジはデ一夕を書き込む、 例えば、 5 1 2 B y t eのデータ領域と、 パリティ一 データなどを書き込む 1 6 B y t eの拡張領域 (E x t r a領域) とを備えてい る。
フラッシュメモリは、 データ記録装置で記録される画像データ、 音楽デ一夕以 外に装置が動作するために必要な情報である装置起動情報、 装置管理情報などの 重要な情報 (以下、 管理情報と呼ぶ) を上述したデ一夕領域に記憶している。 この管理情報は、 フラッシュメモリを使用する際に装置内の R A M (Random A ccess Memory) に読み込まれ記憶及び管理される。 記憶された管理情報は、 必要 に応じて、 例えば、 音楽データや画像データの書き込みによって記憶データが変 化したことに応じて、 データ記憶装置の C P Uの制御により更新され、 更新され た瞀理情報は、 再びフラヅシュメモリのデータ領域に書き込まれる。
次に、 図 2に示すフローチャートを用いて、 フラッシュメモリの管理情報を更 新する際の動作について説明をする。 ここでは、 ある管理情報がフラヅシュメモ リ内の所定のプロヅクに書き込まれているとする。
まず、 ステヅプ S 2 1において、 C P Uは、 フラヅシュメモリ内の所定のプロ ヅクを検索し、 ブロック内に空ページがあるかどうかを判断する。 プロヅク内に 空ページがない場合は工程をステヅプ S 2 2へと進め、 プロヅク内に空ページが ある場合は工程をステップ S 2 3へと進める。
ステップ S 2 2において、 C P Uは、 更新直前の管理情報が書き込まれている ページと同一のプロヅクにある空ページを、 更新した管理情報を書き込むための 新しいページとして確保する。 管理情報が書き込まれてるページが当該プロヅク の最後のページの場合は、 次のプロックの先頭ページに管理情報が書き込まれる。 ステップ S 2 3において、 C P Uは、 フラッシュメモリ内の全てのブロヅクに 空ページがなかったことに応じて、 先頭のプロヅクに書き込まれている更新前の 管理情報を全て消去し、 更新した管理情報を書き込むためのブロックを用意する。 そして C P Uは、 更新前の管理情報を消去したプロヅクの先頭ページを更新した 新しい情報を書き込むための新しいページとして確保する。
ステップ S 2 4において、 C P Uは、 ステヅプ S 2 2又はステヅプ S 2 3で確 保した新しいページに更新した管理情報を書き込む。 ステップ S 2 4が終了する と管理情報の更新処理は終了する。
図 2のフローチャートを用いて説明したように管理情報の更新が行われると、 フラヅシュメモリのブロックは図 3に示すように管理情報が更新されていく。 管理情報が書き込まれるプロヅクをプロヅク 1 0 0 a、 ブロック 1 0 0 bとす ると、 まず、 プロック 1 0 0 aのページ番号 0から管理情報は書き込まれ、 ぺ一 ジ番号 nまで書き込まれる。 続いて、 ブロック 1 0 0 bへと移り、 ブロック 1 0 0 bのページ番号 0から管理情報が書き込まれる。 このようにして、 フラッシュ メモリのブロックへは、 プロヅク毎に順番に管理情報が更新されていく。
また、 フラッシュメモリの管理情報の更新処理で、 更新処理に失敗した場合、 C P Uは、 更新直前の管理情報を用いて再び更新処理を行うことになる。
ところで、 フラッシュメモリは、 ページにデ一夕を書き込む処理においてエラ —が発生した場合、 そのページが属するプロヅク内のデータ全体にエラーが及ぶ 串刺しエラーという現象を生じてしまう特性がある。
串刺しエラーとは、 図 4に示すように、 ブロヅク内のページのあるビットにェ ラーが生じると、 プロヅク内の他の全てのページの同一ビヅトもエラーが生じブ 口ヅク内全てのデータがダメ一ジを被るというものである。
上述のフローチャートで示した、 フラッシュメモリ内の管理情報の更新では、 プロ、ソク内の更新前の管理情報が書き込まれているページの次の空きページに管 理情報を書き込むので、 更新処理に失敗しエラーが生じた場合、 エラーが生じた ページを有するプロック内の全ての管理情報にエラーが生じてしまう。 したがつ て、 更新処理に失敗した場合に必要となる更新直前の管理情報にもエラーが生じ てしまい、 再び更新処理を行えなくなるといった問題がある。
さらに、 従来フラッシュメモリの一つのメモリセルには 1 b i tの情報しか記 憶できなかったが、 フラッシュメモリの低コスト化、 大容量化のために一つのメ モリセルに 2 b i t、 さらには 4 b i tといった情報を記憶する多値化が行われ た場合、 上述の串刺しエラーは広範囲のビットに及ぶことになり、 誤り訂正コー ドだけでは対処できないといった問題がある。 発明の開示 そこで、 本発明は上述したような問題を解決するために案出されたものであり、 管理情報の更新に伴う書き込みエラ一から、 管理情報を保護するデータ記録装置 及びフラッシュメモリに対するデ一夕書き込み方法を提供することを目的とする c 本発明に係るデータ記録装置は、 所定のデー夕量のページ単位でデータが書き 込まれ、 書き込まれたデータが複数のページからなるブロック単位で一括消去さ れるフラッシュメモリにデータを書き込み、 データを記録させるデータ記録装置 において、 フラッシュメモリに記憶されている管理情報を読み出し、 記憶する記 憶手段と、 記憶手段に記憶されている管理情報を更新する更新手段と、 フラッシ ュメモリのデータ書き込み単位であるページに更新手段で更新された管理情報を 書き込む管理情報書き込み手段と、 更新した管理情報を、 管理情報書き込み手段 によってフラッシュメモリのページに書き込む際、 最新の更新前管理情報が記録 されているページを含むプロヅク以外のプロヅクを選択し、 選択したブロックの 空ページに更新した管理情報を書き込むよう管理情報書き込み手段を制御する制 御手段を備えることを特徴とする。
このデータ記録装置では、 管理情報の更新に必要となる更新直前の管理情報を 保護することができる。
本発明に係るフラッシュメモリに対するデータ書き込み方法は、 所定のデ一夕 量のページ単位でデータが書き込まれ、 書き込まれたデータが複数のページから なるプロヅク単位で一括消去されるフラヅシュメモリに対するデータ書き込み方 法において、 フラッシュメモリに記憶されている管理情報を読み出し、 所定の記 憶手段に記憶させ、 記憶手段に記憶されている管理情報を更新し、 更新した管理 情報をフラッシュメモリのページに書き込む際、 最新の更新前管理情報が記録さ れているページを含むプロヅク以外のブロヅクを選択し、 選択したブロヅクの空 ページに更新した管理情報を書き込むことを特徴とする。
このフラッシュメモリに対するデータ書き込み方法では、 管理情報の更新に必 要となる更新直前の管理情報を保護することができる。 図面の簡単な説明 図 1は、 フラッシュメモリのメモリ構成を説明するための図である。
図 2は、 背景技術として示す、 データ記録装置において、 管理情報の更新処理 動作について説明するためのフロ一チヤ一トである。 図 3は、 同デ一夕記録装置において、 管理情報が書き込まれるブロックについ て説明するための図である。
図 4は、 同データ記録装置において、 管理情報のフラヅシュメモリへの書き込 み時にプロヅクに発生する串刺しエラーについて説明するための図である。
図 5は、 本発明の実施の形態として示すデータ記録装置の要部構成を説明する ためのブロック図である。
図 6は、 同データ記録装置において、 管理情報の更新処理動作の概要を説明す るためのフローチャートである。
図 7は、 同データ記録装置において、 具体的な管理情報の更新処理動作を説明 するためのフローチャートである。
図 8は、 同デ一夕記録装置において、 フラッシュメモリのプロヅク構造につい て説明するための概略図である。
図 9は、 同デ一夕記録装置において、 管理情報が書き込まれる偶数ブロック及 び奇数プロヅクについて説明するための図である。
図 1 0は、 本発明の実施の形態として示すメモリ一カードの要部構成を説明す るためのブロック図である。 発明を実施するための最良の形態 以下、 本発明に係るデータ記録装置及びフラッシュメモリに対するデータ書き 込み方法の実施の形態を図面を参照にして詳細に説明する。
本発明は、 図 5に示すデータ記録装置 1に適用される。
デ一夕記録装置 1は、 フラヅシュメモリ 2と、 インタ一フェース ( I F ) 3と、 メモリ 4と、 ディスプレイ 5と、 I Z O ( Input/Output) 6と、 C P U (Centr al Processing Unit) 7と、 バス 8とを備えている。
フラヅシュメモリ 2は、 電気的にデ一夕の一括消去が行え、 データの書き込み が何度でも行える不揮発性の P R O M (Programmable Read-only Memory) である, ユーザの命令に応じて、 デ一夕記録装置 1はフラッシュメモリ 2に音楽デ一夕や 画像データを書き込む。 また、 フラッシュメモリ 2は、 データ記録装置 1に固定されていてもよいし、 データ記録装置 1から着脱自在なリム一バルメディアであってもよい。
インターフェース 3は、 フラヅシュメモリ 2を接続し、 フラッシュメモリ 2に 記憶されているデータの読み出し、 フラッシュメモリ 2へのデータの書き込みを 行うィン夕一フェースである。
メモリ 4は、 データ記録装置 1の主記憶装置であり、 書き込み読み出し自在な R A M (Random Access Memory) である。 メモリ 4は、 C P U 7の制御に応じて、 フラッシュメモリ 2から読み出された管理情報を記億する。
ディスプレイ 5は、 フラヅシュメモリ 2にデータを書き込む際の操作を支援す るプログラムを表示させたり、 フラッシュメモリ 2の空き容量などを表示したり する表示装置である。
I / O 6は、 入出力イン夕一フェースであり、 ユーザの当該データ記録装置 1 への命令を入力したり、 フラッシュメモリ 2内に記録されている画像データや音 楽デ一夕を出力したりする。
C P U 7は、 データ記録装置 1の各部を統括的に制御する。 また、 C P U 7は、 フラッシュメモリ 2に書き込まれている管理情報を読み出してメモリ 4へ記憶さ せ、 メモリ 4へ記憶させた管理情報の書き換えや管理などを行う。
また C P U 7は、 メモリ 4へ記憶させた管理情報に基づいて、 フラッシュメモ リ 2へ画像データや音楽データを書き込む際の制御を行う。
バス 8は、 上述の各部を接続するバスであり、 ここでは区別していないが、 C P U 7からの制御を各部へ伝える制御バスと、 各種データを伝えるデ一夕バスと を備えている。
続いてフラッシュメモリ 2に記憶されている管理情報が更新される際の動作の 概要について図 6に示すフローチャートを用いて説明をする。
まず、 ステップ S 1において、 管理情報の更新処理に入ると、 C P U 7は、 フ ラヅシュメモリ 2内を検索し、 更新した管理情報を書き込むための新しいページ を取得する。
ステヅプ S 2において、 C P U 7は、 ステヅプ S 1で取得したフラッシュメモ リ 2の新しいページに更新した管理情報を書き込む。 続いて、 ステップ S 3において、 C P U 7は書き込んだ管理情報にエラーがあ るかどうかの判断をする。 エラーがない場合は工程を終了し、 エラーがある場合 は工程をステヅプ S 4に進める。
ステップ S 4において、 C P U 7は、 フラッシュメモリ 2を検索して、 上述の ステツブ S 2で書き込んだデ一夕が書き込まれたページを備えるプロック以外の 新しいプロヅクを取得する。 ステップ S 4が終了すると工程はステップ S 1へと 戻り、 書き込みエラーがなくなるまでこの工程は続けられる。
このようにして、 デ一夕記録装置 1は、 更新した管理情報を書き込むページを、 更新直前の管理情報が書き込まれているページが属するブロックとは異なるプロ ックに確保するので、 管理情報を更新する際に書き込みエラーが生じた場合でも、 更新前の直前の情報は必ず保護される。
続いて、 上述のフローチヤ一卜で示したステヅプ S 1の工程及びステヅプ S 2 の工程の具体的な動作について図 7に示すフローチヤ一トを用いて説明をする。 ここで、 図 7に示したフローチャートの説明をする前に、 図 8を用いてフラヅ シュメモリ 2のプロヅク構造について説明をする。
フラッシュメモリ 2は、 1つのブロックサイズが 1 6 K B y t eであるブロヅ クが複数集まって構成されている。 フラッシュメモリ 2を構成する複数のプロヅ クは、 5 1 2プロヅク毎のまとまりがセグメン トとして定義され、 セグメント毎 に後述する論理ァドレス、 予備プロヅクの管理が行われる。
例えば、 図 8に示すように、 1 6 M B y七 eのメモリサイズであるフラッシュ メモリ 2の場合、 セグメント番号" 0 " 及び" 1 " のセグメントから構成され、 3 2 M B y七 eのメモリサイズであるフラッシュメモリ 2の場合、 セグメント番 号" 0 "〜" 3 " のセグメントから構成され、 6 4 M B y t eのメモリサイズで あるフラッシュメモリ 2の場合、 セグメント番号" 0 "〜" 7 " のセグメントか ら構成され、 1 2 8 M B y七 eのメモリサイズであるフラヅシュメモリ 2の場合、 セグメント番号" 0 " ~" 1 5 " のセグメントから構成される。
また、 セグメントを使用することにより、 論理アドレスの設定されている物理 プロヅク番号の範囲が決まることになる。
例えば、 図 8に示すように、 物理ブロック番号 0〜 5 1 1 (ブロック数: 5 1 2 ) で構成されるセグメントは、 セグメント番号" 0 " と定義される。 セグメン ト番号" 0 " のセグメントに設定される論理アドレスは、 括弧内に示すように 0 〜4 9 3と決まっていて、 残りのプロヅクが予備プロヅクとして管理される。 同様に、 セグメント番号" 1 "〜" 1 5 " と定義された各セグメントにおいて も物理ブロック番号に対応した論理アドレスが設定され、 論理アドレスの対応づ けがなされていないプロックが予備プロックとなる。
管理情報を書き込むブロックは、 上述したこの予備ブロックとすることが好ま しい。 なぜなら、 予備プロヅクには、 実デ一夕によるアクセスがなされず、 論理 番号と物理番号との対応づけがなされていないため、 管理データ領域として独立 して管理することができ、 奇数プロック及び偶数プロックにまたがるような複雑 な更新処理をしても対応付けが容易だからである。 また、 上記管理情報としては 論理物理の変換テ一ブルデータや実デ一夕のディレクトリエントリなどが考えら れる。
ここでは、 フラヅシュメモリ 2内に更新した管理情報を書き込むプロヅクを 2 つ用意し、 それそれを偶数ブロック、 奇数ブロックと呼ぶことにする。
さらに偶数ブロック、 奇数ブロック内のページには、 通し番号を 0から与える 更新された管理情報は、 この通し番号の順にフラッシュメモリ 2に記憶される。 例えば、 図 9に示すように、 偶数用プロヅク 1 0 aには 0, 2 , 4, 6…と通し 番号が与えられ、 奇数用プロヅク 1 0 bには、 1, 3 , 5, 7…と通し番号が与 えられる。 更新された管理情報は、 通し番号 0, 1 , 2 , 3, 4, 5, 6 , Ί… の順番にページ内に書き込まれていくことになる。
また、 偶数用プロヅク 1 0 a、 奇数用ブ ηヅク 1 0 bの各ページにはそれそれ ページ番号が与えられていて、 上述の通し番号と対応させると通し番号 0と通し 番号 1のページ番号は 0、 通し番号 2と通し番号 3のページ番号は 1というよう な関係になる。
なお、 偶数用プロック 1 0 a、 奇数用プロヅク 1 0 bの各ページに与える通し 番号は、 説明のために便宜的に与えるものである。 したがって、 C P U 7は、 実 際の処理において管理情報を書き込む際、 直接通し番号を指定するのではなく、 プロヅク内の所定の基準となるページから数えて N番目のページに所望の管理情 報を書き込むというように指定をする。
まず、 ステヅプ S I 1において、 管理情報の更新処理に入ると、 C P U 7は、 フラッシュメモリ 2で更新直前の管理情報が書き込まれているページを検索する, 奇数用プロヅク 1 0 bのページに更新直前の管理情報が書き込まれている場合は 工程をステップ S 1 2へと進め、 奇数用プロヅク 1 0 bのページに書き込まれて いない場合、 つまり偶数用プロヅク 1 0 aに書き込まれている場合は工程をステ ヅプ S 1 5へと進める。
更新された管理情報は、 更新直前の管理情報が書き込まれているページの次の 通し番号が与えられたページに書き込まれることになる。
ステヅプ S 1 2において、 奇数用プロヅク 1 0 bのページに更新直前の管理情 報が書き込まれていることから、 更新した管理情報を書き込むのは偶数用プロッ ク 1 0 aとなるため、 C P U 7は、 更新直前の管理情報が書き込まれている奇数 用プロヅク 1◦ bのページ番号を 1だけインクリメントしたページ番号の偶数用 プロヅク 1 0 aのページを、 更新した管理情報を書き込むページとして確保する, ステップ S 1 3において、 C P U 7は、 偶数用ブロック 1 0 aに空ページがあ るかどうかの判断をし、 空ページがある場合は工程をステヅプ S 1 4へと進め、 空ページがない場合は工程をステップ S 1 8へと進める。
これは、 更新直前の管理情報が書き込まれている奇数用ブロック 1 O bのぺー ジが当該奇数用プロヅク 1 0 bの最後のページであるかどうかを判断する工程で ある。 つまり奇数用プロヅク 1 0 bの最後のぺ一ジである場合は上述のステヅプ S 1 2において、 愚数用プロヅク 1 0 aのページ番号を 1インクリメントしても 該当するページは存在しないことになる。 したがつてこのステップ S 1 3で空ぺ 一ジが存在するかどうかを判断することで、 更新した管理情報を書き込むぺージ がないという状態を防止する。
ステップ S 1 4において、 C P U 7は、 偶数用ブロック 1 0 aには空ページが ないことから、 偶数用プロヅク 1 0 aに書き込まれている古い管理情報を消去し て先頭のページ、 つまりページ番号 0 (通し番号 0 ) のページを更新した管理情 報を書き込むページとして確保する。 ステップ S 1 4が終了すると工程はステヅ プ S 1 8へと進む。 ステップ S I 5において、 C P U 7は、 更新直前の管理情報が書き込まれてい るページのページ番号が偶数用ブロック 1 0 aの先頭のページ、 つまりページ番 号 0 (通し番号 0 ) であるかどうかを判断する。 先頭ページである場合は工程を ステップ S 1 6へと進め、 先頭ページでない場合は工程をステップ S 1 7へと進 める。
ステヅプ S 1 6において、 C P U 7は、 偶数用プロヅク 1 0 aの先頭ページ、 つまりページ番号 0 (通し番号 0 ) ·に更新直前の管理情報が書き込まれているこ とから、 奇数用プロヅク 1 0 bに書き込まれている全ての情報を消去して、 先頭 のページ、 つまりページ番号 0 (通し番号 1 ) を更新した管理情報を書き込む領 域として確保する。
ステップ S 1 7において、 C P U 7は、 偶数用プロヅク 1 0 aの先頭ページ、 つまりページ番号 0 (通し番号◦) 以外のページに更新直前の管理情報が書き込 まれていることから、 更新直前の管理情報が書き込まれている偶数用ブロック 1 0 aのページ番号と同じページ番号の奇数用プロック 1 0 bのページを更新した 管理情報を書き込む領域として確保する。
ステヅプ S 1 8において、 C P U 7は、 更新した管理情報が確保したページに 書き込まれるようイン夕一フヱース 3を制御する。
このようにして、 データ記録装置 1では、 フラッシュメモリ 2に更新した管理 情報を書き込むページを、 更新前の更新直前の管理情報が書き込まれているベー ジを備えるプロックとは異なるプロックに確保することで、 書き込みエラーが生 じた際に必要となる更新前の更新直前の管理情報を保護することができる。 また、 本発明は、 フラッシュメモリ 2の管理情報の更新及び管理をデータ記録 装置 1の C P U 7とメモリ 4とで行うばかりでなく、 フラッシュメモリと、 フラ ヅシュメモリへのデ一夕書き込みを制御するコントロール I Cとでリムーパルメ ディアを形成し、 このコントロール I Cで管理情報の更新及び管理を行ってもよ い。 例えば、 上述したようなフラッシュメモリ 2にコントロール I Cを備え、 管 理情報の更新及び管理を行うリム一バルメディアにメモリーカードがある。 続いて、 図 1 0を用いて、 フラッシュメモリ 2と、 コントロール I Cとを備え たメモリ一カード 2 0の構成について説明をする。 メモリ一カード 20は、 フラッシュメモリ 30と、 コントロール I C40とを 備えている。 また、 メモリーカード 20は、 電源端子となる VCC 2 1と、 グラ ンドとなる V S S 22とを備えており、 データ記録装置に装着されることで電源 が供給されることになる。
フラヅシュメモリ 30は上述したフラッシュメモリ 2と同様の構成をしており、 データの消去単位である所定のデータ量の複数のプロヅクによって構成されてい る。 さらに各ブロックはデータの読み出し、 書き込みの単位である所定のデ一夕 量の複数のページを備えている。 さらに各ページはデ一夕を書き込む、 例えば、 5 12 B y t eのデ一夕領域と、 パリティーデ一夕を書き込む 16 B y t eの拡 張領域 (Ex t r a領域) とを備えている。
コントロール I C 40は、 レジス夕 4 1と、 ページバヅファ 42と、 アト リビ ユート ROM43と、 フラッシュメモリ IZF 44と、 O S Cコントローラ 45 と、 I F 46とを備えている。
レジス夕 41は、 フラッシュメモリ 30から読み出すデータのパラメ一夕、 例 えば、 上述した通し番号など、 を記憶しコマンドに応じてフラッシュメモリ 30 から該当するデ一夕を読み出し、 ページバヅファ 42へ送出するパラメ一夕レジ ス夕である。
ページバッファ 42は、 上述のレジス夕 41に記憶されたパラメ一夕に従って 読み出されたデ一夕を一時的に記憶する。 レジス夕 4 1は、 上述したデ一夕記録 装置 1におけるメモリ 4の機能を担う。
ァト リビュート ROM43は、 メモリーカードのメモリ情報などを記憶してい る読み出し専用のメモリである。
フラヅシュメモリ I/F44は、 フラッシュメモリ 30とコントロール I Cと を接続するィンターフェ一スであり、 レジス夕 41から送出される命令に応じて フラッシュメモリ 30へのデ一夕の書き込み、 フラッシュメモリからのデ一夕の 読み出しをする。
0 S Cコン トローラ 45は、 コントロール I C 4◦のクロックを発生し、 コン トロール I Cの動作タイ ミングを制御する。
I F 46は、 メモリーカード 20のコントロール I C 40へ、 メモリーカード 20を装着したデ一夕記録装置からの制御信号の入力、 データ記録装置とメモリ 一力一ド 20間でのデータ入出力をするためのィン夕ーフェースである。
I F 46には、 B S (バスステート) 47と、 D I O (DATE I/O) 4 8と、 S CLK (シリアルクロヅク) 49とが備えられている。
B S 47は、 メモリーカード 2 0に入出力するデータの入出力制御をする CP U 7から送出される制御信号を伝送する。
D I 048は、 データ記録装置からフラッシュメモリ 30に入力されるデ一夕 と、 フラッシュメモリ 30からデータ記録装置 1へ出力されるデータを伝送する <
S C LK49は、 コントロール I Cを制御するクロヅクを伝送する。
以上のようにフラッシュメモリ 30と、 コントロール I C 40とを備えること で、 メモリーカード 2 0は管理情報を更新する際に、 上述の図 6及び図 7のフロ —チャートで示した動作を実行することができる。
これにより、 メモリ一カード 2 0に備えられたフラッシュメモリ 30で、 管理 情報の更新時に書き込みエラーが発生しても、 管理情報の更新に必要となる更新 直前の管理情報を保護することができる。 産業上の利用可能性 以上の説明からも明らかなように、 本発明のデータ記録装置は、 フラッシュメ モリに記憶されている管理情報を更新する際に、 制御手段によって、 最新の更新 前管理情報が記録されているページを含むプロック以外のプロックを選択し、 選 択したブロックの空べ一ジに更新した管理情報を書き込むよう管理情報書き込み 手段を制御することで、 管理情報更新時に発生する書き込みエラーに伴うブロッ ク内全管理情報のエラ一から更新直前管理情報を保護することができ、 書き込み エラーが発生した場合でも保護された更新直前管理情報を用いて管理情報の更新 処理を行うことを可能とする。
また、 以上の説明からも明らかなように、 本発明のフラッシュメモリに対する データ書き込み方法は、 フラッシュメモリに記億されている管理情報を更新する 際に、 最新の更新前管理情報が記録されているページを含むブロック以外のプロ ヅクを選択し、 選択したブロックの空ページに更新した管理情報を書き込むこと で、 管理情報更新時に発生する書き込みエラーに伴うプロック内全管理情報のェ ラーから更新直前管理情報を保護することができ、 書き込みエラ一が発生した場 合でも保護された更新直前管理情報を用いて管理情報の更新処理を行うことを可 能とする。

Claims

請求の範囲
1 . 所定のデータ量のページ単位でデータが書き込まれ、 書き込まれた上記デ一 夕が複数の上記ぺ一ジからなるプロヅク単位で一括消去されるフラッシュメモリ にデータを書き込み、 デ一夕を記録させるデ一夕記録装置において、
上記フラッシュメモリに記憶されている管理情報を読み出し、 記憶する記憶手 段と、
上記記憶手段に記憶されている管理情報を更新する更新手段と、
上記フラッシュメモリのデ一夕書き込み単位である上記ページに上記更新手段 で更新された管理情報を書き込む管理情報書き込み手段と、
更新した上記管理情報を、 上記管理情報書き込み手段によって上記フラッシュ メモリのページに書き込む際、 最新の更新前管理情報が記録されているページを 含むプロック以外の上記プロックを選択し、 選択した上記プロックの空ページに 更新した管理情報を書き込むよう上記管理情報書き込み手段を制御する制御手段 とを備えること
を特徴とするデ一夕記録装置。
2 . 上記フラッシュメモリのデ一夕消去単位であるブロックが、 偶数ブロックと、 奇数プロックとからなり、
上記制御手段は、 更新した上記管理情報を、 上記管理情報書き込み手段によつ て上記フラッシュメモリのページに書き込む際、 最新の更新前管理情報が上記偶 数プロックに書き込まれている場合は、 上記奇数ブロックを選択し、 選択した上 記奇数プロックの空ページに更新した上記管理情報を書き込むよう制御し、 最新の更新前管理情報が上記奇数プロックに書き込まれている場合は、 上記偶 数プロックを選択し、 選択した上記偶数プロックの空ページに更新した上記管理 情報を書き込むよう制御すること
を特徴とする請求の範囲第 1項記載のデータ記録装置。
3 . 所定のデ一夕量のページ単位でデ一夕が書き込まれ、 書き込まれた上記デー 夕が複数の上記ページからなるブロック単位で一括消去されるフラッシュメモリ に対するデ一夕書き込み方法において、 上記フラッシュメモリに記憶されている管理情報を読み出し、 所定の記憶手段に記憶させ、
上記記憶手段に記憶されている管理情報を更新し、
更新した上記管理情報を上記フラッシュメモリのページに書き込む際、 最新の 更新前管理情報が記録されているページを含むブロック以外の上記ブロックを選 択し、
選択した上記プロックの空ページに更新した上記管理情報を書き込むこと を特徴とするフラッシュメモリに対するデータ書き込み方法。
4 . 上記フラッシュメモリのデ一夕消去単位であるプロヅクが、 偶数ブロックと、 奇数プロックとからなり、
更新した上記管理情報を上記フラッシュメモリのページに書き込む際、 最新の 更新前管理情報が上記偶数プロックに書き込まれている場合は、 上記奇数プロッ クを選択し、
選択した上記奇数プロツクの空ページに更新した上記管理情報を書き込み、 最新の更新前管理情報が上記奇数プロックに書き込まれている場合は、 上記偶 数ブロヅクを選択し、
選択した上記偶数ブロックの空ページに更新した上記管理情報を書き込むこと を特徴とする請求の範囲第 3項記載のフラッシュメモリに対するデ一夕書き込 み方法。
PCT/JP2001/011678 2000-12-28 2001-12-28 Enregistreur de donnees et procede d'enregistrement de donnees dans une memoire flash WO2002054247A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002554876A JP4122972B2 (ja) 2000-12-28 2001-12-28 データ記録装置及びフラッシュメモリに対するデータ書き込み方法
US10/204,776 US7065608B2 (en) 2000-12-28 2001-12-28 Apparatus for recording data and method for writing data to flash memory
EP01272924A EP1347383A4 (en) 2000-12-28 2001-12-28 DATA RECORDER AND METHOD FOR RECORDING DATA IN A FLASH MEMORY

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000403461 2000-12-28
JP2000-403461 2000-12-28

Publications (1)

Publication Number Publication Date
WO2002054247A1 true WO2002054247A1 (fr) 2002-07-11

Family

ID=18867581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/011678 WO2002054247A1 (fr) 2000-12-28 2001-12-28 Enregistreur de donnees et procede d'enregistrement de donnees dans une memoire flash

Country Status (7)

Country Link
US (1) US7065608B2 (ja)
EP (1) EP1347383A4 (ja)
JP (1) JP4122972B2 (ja)
KR (1) KR100871027B1 (ja)
CN (1) CN1307554C (ja)
TW (1) TW539950B (ja)
WO (1) WO2002054247A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084074A1 (ja) * 2003-03-19 2004-09-30 Sony Corporation データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム
JP2006195565A (ja) * 2005-01-11 2006-07-27 Toshiba Corp 半導体記憶装置の制御方法、メモリカード、及びホスト機器
WO2009098777A1 (ja) * 2008-02-08 2009-08-13 Fujitsu Limited バックアップ方法、格納方法、及びディスクアレイ装置
JP2013033507A (ja) * 2012-10-31 2013-02-14 Fujitsu Ltd データ制御方法およびシステム
US8489850B2 (en) 2005-12-01 2013-07-16 Sony Corporation Memory apparatus and memory control method

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218406B2 (ja) * 2003-04-25 2009-02-04 富士フイルム株式会社 情報記録再生方法
KR100546348B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 플래시 메모리 시스템 및 그 데이터 저장 방법
JP2005222201A (ja) * 2004-02-04 2005-08-18 Matsushita Electric Ind Co Ltd メモリアクセス装置、及び半導体メモリカード
JP4460967B2 (ja) * 2004-07-23 2010-05-12 株式会社東芝 メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法
KR100703727B1 (ko) * 2005-01-12 2007-04-05 삼성전자주식회사 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
JP2007011872A (ja) * 2005-07-01 2007-01-18 Toshiba Corp メモリカードとその制御方法
KR100746289B1 (ko) 2005-07-11 2007-08-03 삼성전자주식회사 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법
KR100825802B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 기입 데이터의 논리적 페이지보다 이전 논리적 페이지들을가지는 데이터들을 데이터 블록으로부터 복사하는 불휘발성메모리 장치의 데이터 기입 방법
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009072104A2 (en) * 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
TWI383399B (zh) * 2009-03-03 2013-01-21 Wistron Corp 嵌入式電子裝置及資料儲存方法
US8458574B2 (en) * 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8566510B2 (en) * 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US9037777B2 (en) * 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US8621321B2 (en) 2010-07-01 2013-12-31 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US8423722B1 (en) * 2011-08-26 2013-04-16 Western Digital Technologies, Inc. System and method for high performance command processing in solid state drives
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
CN106569747B (zh) * 2016-10-27 2019-01-11 宁波迦南智能电气股份有限公司 一种大容量采集终端的数据位置存储及检索方法
CN112764683B (zh) * 2021-01-22 2023-01-10 苏州浪潮智能科技有限公司 存储块管理信息同步记录方法、系统、终端及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485595A (en) 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5544356A (en) 1990-12-31 1996-08-06 Intel Corporation Block-erasable non-volatile semiconductor memory which tracks and stores the total number of write/erase cycles for each block
JPH11144478A (ja) * 1997-11-10 1999-05-28 Hitachi Device Eng Co Ltd 不揮発性半導体メモリの情報記憶方法および電子機器
JPH11249968A (ja) * 1998-03-05 1999-09-17 Sanyo Electric Co Ltd ファイル記録方法及びファイルシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2701578B1 (fr) * 1993-02-16 1995-03-31 Gemplus Card Int Procédé d'écriture dans une mémoire non volatile, notamment dans une carte à mémoire.
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
CN1144127C (zh) * 1995-11-10 2004-03-31 索尼公司 信息处理装置及信息处理方法
US5761732A (en) * 1996-06-28 1998-06-02 Intel Corporation Interleaving for memory cards
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US6148354A (en) * 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
CN100347684C (zh) * 1999-07-28 2007-11-07 索尼公司 记录系统、数据记录设备、存储设备和数据记录方法
JP4037605B2 (ja) * 2000-12-04 2008-01-23 株式会社東芝 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544356A (en) 1990-12-31 1996-08-06 Intel Corporation Block-erasable non-volatile semiconductor memory which tracks and stores the total number of write/erase cycles for each block
US5485595A (en) 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
JPH11144478A (ja) * 1997-11-10 1999-05-28 Hitachi Device Eng Co Ltd 不揮発性半導体メモリの情報記憶方法および電子機器
JPH11249968A (ja) * 1998-03-05 1999-09-17 Sanyo Electric Co Ltd ファイル記録方法及びファイルシステム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1347383A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084074A1 (ja) * 2003-03-19 2004-09-30 Sony Corporation データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム
US7444460B2 (en) 2003-03-19 2008-10-28 Sony Corporation Data storage device, method for updating management information in data storage device, and computer program
JP2006195565A (ja) * 2005-01-11 2006-07-27 Toshiba Corp 半導体記憶装置の制御方法、メモリカード、及びホスト機器
US8489850B2 (en) 2005-12-01 2013-07-16 Sony Corporation Memory apparatus and memory control method
WO2009098777A1 (ja) * 2008-02-08 2009-08-13 Fujitsu Limited バックアップ方法、格納方法、及びディスクアレイ装置
US8074104B2 (en) 2008-02-08 2011-12-06 Fujitsu Limited Controlling apparatus and controlling method
JP5398551B2 (ja) * 2008-02-08 2014-01-29 富士通株式会社 バックアップ方法、コントローラ、及びディスクアレイシステム
JP2013033507A (ja) * 2012-10-31 2013-02-14 Fujitsu Ltd データ制御方法およびシステム

Also Published As

Publication number Publication date
US7065608B2 (en) 2006-06-20
US20030014582A1 (en) 2003-01-16
JPWO2002054247A1 (ja) 2004-05-13
JP4122972B2 (ja) 2008-07-23
EP1347383A4 (en) 2007-06-27
CN1307554C (zh) 2007-03-28
KR100871027B1 (ko) 2008-11-27
EP1347383A1 (en) 2003-09-24
CN1426557A (zh) 2003-06-25
TW539950B (en) 2003-07-01
KR20020079917A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
WO2002054247A1 (fr) Enregistreur de donnees et procede d&#39;enregistrement de donnees dans une memoire flash
US6388908B1 (en) Recording system, data recording device, memory device, and data recording method
US8291155B2 (en) Data access method, memory controller and memory storage system
TWI417717B (zh) 具多流更新之非揮發性記憶體及方法
JP3604466B2 (ja) フラッシュディスクカード
US8037232B2 (en) Data protection method for power failure and controller using the same
US8327068B2 (en) Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
US20050036372A1 (en) Data storing apparatus
US20050080985A1 (en) Data storage device
KR100684061B1 (ko) 기록 시스템, 데이터 기록 장치, 메모리 장치 및 데이터기록 방법
JPH08137634A (ja) フラッシュディスクカード
JP2007128562A (ja) 同期メモリを備えた電子部品
JP4253272B2 (ja) メモリカード、半導体装置、及び半導体メモリの制御方法
JP4460967B2 (ja) メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法
JPH1125002A (ja) 記憶装置、データの書込み方法、データの読出方法及び記録媒体
KR20030065355A (ko) 기억장치, 데이터 처리 방법 및 데이터 처리 프로그램
JP4308780B2 (ja) 半導体メモリ装置、メモリコントローラ及びデータ記録方法
JP2000285688A (ja) 不揮発性半導体記憶装置
JP2004326523A (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JP2004206615A (ja) 記憶装置
JP3531438B2 (ja) データ管理装置、データ管理方法、データ管理システム及び外部記憶装置
JP2005234738A (ja) 半導体メモリ装置
JP2004126945A (ja) 記憶装置及びその制御方法
JP2007018528A (ja) メモリ装置、ファイル管理方法及び記録再生装置
JP2000285092A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2002 554876

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 2001272924

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10204776

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020027011224

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020027011224

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 018086497

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2001272924

Country of ref document: EP