JP4122972B2 - データ記録装置及びフラッシュメモリに対するデータ書き込み方法 - Google Patents
データ記録装置及びフラッシュメモリに対するデータ書き込み方法 Download PDFInfo
- Publication number
- JP4122972B2 JP4122972B2 JP2002554876A JP2002554876A JP4122972B2 JP 4122972 B2 JP4122972 B2 JP 4122972B2 JP 2002554876 A JP2002554876 A JP 2002554876A JP 2002554876 A JP2002554876 A JP 2002554876A JP 4122972 B2 JP4122972 B2 JP 4122972B2
- Authority
- JP
- Japan
- Prior art keywords
- management information
- block
- page
- written
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Description
【技術分野】
【０００１】
本発明は、フラッシュメモリに書き込まれた管理情報に関するものであり、詳しくは管理情報の更新に伴う書き込みエラーから管理情報を保護するデータ記録装置及びフラッシュメモリに対するデータ書き込み方法に関する。
【背景技術】
【０００２】
電気的にデータを一括消去でき、何度でもデータを書き込める不揮発性のＰＲＯＭ（Programmable Read-Only Memory）であるフラッシュメモリは、小型、軽量、高速性、低消費電力といった特性を有することから携帯型ＰＣ（Personal Computer）のＨＤＤ（Hard Disk Drive）に代わる補助記憶媒体などに用いられている。またフラッシュメモリをリムーバルにしたものに、メモリーカードがある。メモリーカードは、データ記録装置に装着され画像データや音楽データなどが記録される。メモリーカードに記録された画像データや音楽データは、メモリーカードをＰＣ、デジタルカメラ、音楽再生装置などに装着し再生させることができる。
【０００３】
続いて、図１を用いて、上述したフラッシュメモリのメモリ構成について説明をする。フラッシュメモリは、データの消去単位である所定のデータ量の複数のブロックによって構成されている。さらに各ブロックはデータの読み出し、書き込みの単位である所定のデータ量の複数のページで構成されている。また、各ページはデータを書き込む、例えば、５１２Ｂｙｔｅのデータ領域と、パリティーデータなどを書き込む１６Ｂｙｔｅの拡張領域（Ｅｘｔｒａ領域）とを備えている。フラッシュメモリは、データ記録装置で記録される画像データ、音楽データ以外に装置が動作するために必要な情報である装置起動情報、装置管理情報などの重要な情報（以下、管理情報と呼ぶ）を上述したデータ領域に記憶している。この管理情報は、フラッシュメモリを使用する際に装置内のＲＡＭ（Random Access Memory）に読み込まれ記憶及び管理される。記憶された管理情報は、必要に応じて、例えば、音楽データや画像データの書き込みによって記憶データが変化したことに応じて、データ記憶装置のＣＰＵの制御により更新され、更新された管理情報は、再びフラッシュメモリのデータ領域に書き込まれる。
【０００４】
次に、図２に示すフローチャートを用いて、フラッシュメモリの管理情報を更新する際の動作について説明をする。ここでは、ある管理情報がフラッシュメモリ内の所定のブロックに書き込まれているとする。まず、ステップＳ２１において、ＣＰＵは、フラッシュメモリ内の所定のブロックを検索し、ブロック内に空ページがあるかどうかを判断する。ブロック内に空ページがない場合は工程をステップＳ２２へと進め、ブロック内に空ページがある場合は工程をステップＳ２３へと進める。
【０００５】
ステップＳ２２において、ＣＰＵは、更新直前の管理情報が書き込まれているページと同一のブロックにある空ページを、更新した管理情報を書き込むための新しいページとして確保する。管理情報が書き込まれているページが当該ブロックの最後のページの場合は、次のブロックの先頭ページに管理情報が書き込まれる。
【０００６】
ステップＳ２３において、ＣＰＵは、フラッシュメモリ内の全てのブロックに空ページがなかったことに応じて、先頭のブロックに書き込まれている更新前の管理情報を全て消去し、更新した管理情報を書き込むためのブロックを用意する。そしてＣＰＵは、更新前の管理情報を消去したブロックの先頭ページを更新した新しい情報を書き込むための新しいページとして確保する。
【０００７】
ステップＳ２４において、ＣＰＵは、ステップＳ２２又はステップＳ２３で確保した新しいページに更新した管理情報を書き込む。ステップＳ２４が終了すると管理情報の更新処理は終了する。
【０００８】
図２のフローチャートを用いて説明したように管理情報の更新が行われると、フラッシュメモリのブロックは図３に示すように管理情報が更新されていく。管理情報が書き込まれるブロックをブロック１００ａ、ブロック１００ｂとすると、まず、ブロック１００ａのページ番号０から管理情報は書き込まれ、ページ番号ｎまで書き込まれる。続いて、ブロック１００ｂへと移り、ブロック１００ｂのページ番号０から管理情報が書き込まれる。このようにして、フラッシュメモリのブロックへは、ブロック毎に順番に管理情報が更新されていく。また、フラッシュメモリの管理情報の更新処理で、更新処理に失敗した場合、ＣＰＵは、更新直前の管理情報を用いて再び更新処理を行うことになる。
【０００９】
ところで、フラッシュメモリは、ページにデータを書き込む処理においてエラーが発生した場合、そのページが属するブロック内のデータ全体にエラーが及ぶ串刺しエラーという現象を生じてしまう特性がある。串刺しエラーとは、図４に示すように、ブロック内のページのあるビットにエラーが生じると、ブロック内の他の全てのページの同一ビットもエラーが生じブロック内全てのデータがダメージを被るというものである。
【００１０】
上述のフローチャートで示した、フラッシュメモリ内の管理情報の更新では、ブロック内の更新前の管理情報が書き込まれているページの次の空きページに管理情報を書き込むので、更新処理に失敗しエラーが生じた場合、エラーが生じたページを有するブロック内の全ての管理情報にエラーが生じてしまう。したがって、更新処理に失敗した場合に必要となる更新直前の管理情報にもエラーが生じてしまい、再び更新処理を行えなくなるといった問題がある。
【００１１】
さらに、従来フラッシュメモリの一つのメモリセルには１ｂｉｔの情報しか記憶できなかったが、フラッシュメモリの低コスト化、大容量化のために一つのメモリセルに２ｂｉｔ、さらには４ｂｉｔといった情報を記憶する多値化が行われた場合、上述の串刺しエラーは広範囲のビットに及ぶことになり、誤り訂正コードだけでは対処できないといった問題がある。
【発明の開示】
【００１２】
そこで、本発明は上述したような問題を解決するために案出されたものであり、管理情報の更新に伴う書き込みエラーから、管理情報を保護するデータ記録装置及びフラッシュメモリに対するデータ書き込み方法を提供することを目的とする。
【００１３】
本発明に係るデータ記録装置は、所定のデータ量のページ単位でデータが書き込まれ、書き込まれた上記データが複数の上記ページからなるブロック単位で一括消去されるフラッシュメモリにデータを書き込み、データを記録させるデータ記録装置において、上記フラッシュメモリに記憶されている管理情報を読み出し、記憶する記憶手段と、上記記憶手段に記憶されている管理情報を更新する更新手段と、上記フラッシュメモリのデータ書き込み単位である上記ページに上記更新手段で更新された管理情報を書き込む管理情報書き込み手段と、更新した上記管理情報を、上記管理情報書き込み手段によって上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が記録されているページを含むブロック以外の上記ブロックを選択し、この選択した上記ブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した管理情報を書き込むよう上記管理情報書き込み手段を制御する制御手段とを備え、上記制御手段は、上記選択したブロックに空ページがないとき、このブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込む。
【００１４】
このデータ記録装置では、管理情報の更新に必要となる更新直前の管理情報を保護することができる。
【００１５】
本発明に係るフラッシュメモリに対するデータ書き込み方法は、所定のデータ量のページ単位でデータが書き込まれ、書き込まれた上記データが複数の上記ページからなるブロック単位で一括消去されるフラッシュメモリに対するデータ書き込み方法において、上記フラッシュメモリに記憶されている管理情報を読み出し、所定の記憶手段に記憶させ、上記記憶手段に記憶されている管理情報を更新し、更新した上記管理情報を上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が記録されているページを含むブロック以外の上記ブロックを選択し、上記選択した上記ブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した上記管理情報を書き込み、上記選択したブロックに空ページがないとき、このブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込む。
【００１６】
このフラッシュメモリに対するデータ書き込み方法では、管理情報の更新に必要となる更新直前の管理情報を保護することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係るデータ記録装置及びフラッシュメモリに対するデータ書き込み方法の実施の形態を図面を参照にして詳細に説明する。
本発明は、図５に示すデータ記録装置１に適用される。データ記録装置１は、フラッシュメモリ２と、インターフェース（ＩＦ）３と、メモリ４と、ディスプレイ５と、Ｉ／Ｏ（Input/Output）６と、ＣＰＵ（Central Processing Unit）７と、バス８とを備えている。
【００１８】
フラッシュメモリ２は、電気的にデータの一括消去が行え、データの書き込みが何度でも行える不揮発性のＰＲＯＭ（Programmable Read-only Memory）である。ユーザの命令に応じて、データ記録装置１はフラッシュメモリ２に音楽データや画像データを書き込む。また、フラッシュメモリ２は、データ記録装置１に固定されていてもよいし、データ記録装置１から着脱自在なリムーバルメディアであってもよい。
【００１９】
インターフェース３は、フラッシュメモリ２を接続し、フラッシュメモリ２に記憶されているデータの読み出し、フラッシュメモリ２へのデータの書き込みを行うインターフェースである。
【００２０】
メモリ４は、データ記録装置１の主記憶装置であり、書き込み読み出し自在なＲＡＭ（Random Access Memory）である。メモリ４は、ＣＰＵ７の制御に応じて、フラッシュメモリ２から読み出された管理情報を記憶する。
【００２１】
ディスプレイ５は、フラッシュメモリ２にデータを書き込む際の操作を支援するプログラムを表示させたり、フラッシュメモリ２の空き容量などを表示したりする表示装置である。
【００２２】
Ｉ／Ｏ６は、入出力インターフェースであり、ユーザの当該データ記録装置１への命令を入力したり、フラッシュメモリ２内に記録されている画像データや音楽データを出力したりする。
【００２３】
ＣＰＵ７は、データ記録装置１の各部を統括的に制御する。また、ＣＰＵ７は、フラッシュメモリ２に書き込まれている管理情報を読み出してメモリ４へ記憶させ、メモリ４へ記憶させた管理情報の書き換えや管理などを行う。
【００２４】
またＣＰＵ７は、メモリ４へ記憶させた管理情報に基づいて、フラッシュメモリ２へ画像データや音楽データを書き込む際の制御を行う。
【００２５】
バス８は、上述の各部を接続するバスであり、ここでは区別していないが、ＣＰＵ７からの制御を各部へ伝える制御バスと、各種データを伝えるデータバスとを備えている。
【００２６】
続いてフラッシュメモリ２に記憶されている管理情報が更新される際の動作の概要について図６に示すフローチャートを用いて説明をする。
【００２７】
まず、ステップＳ１において、管理情報の更新処理に入ると、ＣＰＵ７は、フラッシュメモリ２内を検索し、更新した管理情報を書き込むための新しいページを取得する。
【００２８】
ステップＳ２において、ＣＰＵ７は、ステップＳ１で取得したフラッシュメモリ２の新しいページに更新した管理情報を書き込む。
【００２９】
続いて、ステップＳ３において、ＣＰＵ７は書き込んだ管理情報にエラーがあるかどうかの判断をする。エラーがない場合は工程を終了し、エラーがある場合は工程をステップＳ４に進める。
【００３０】
ステップＳ４において、ＣＰＵ７は、フラッシュメモリ２を検索して、上述のステップＳ２で書き込んだデータが書き込まれたページを備えるブロック以外の新しいブロックを取得する。ステップＳ４が終了すると工程はステップＳ１へと戻り、書き込みエラーがなくなるまでこの工程は続けられる。
【００３１】
このようにして、データ記録装置１は、更新した管理情報を書き込むページを、更新直前の管理情報が書き込まれているページが属するブロックとは異なるブロックに確保するので、管理情報を更新する際に書き込みエラーが生じた場合でも、更新前の直前の情報は必ず保護される。
【００３２】
続いて、上述のフローチャートで示したステップＳ１の工程及びステップＳ２の工程の具体的な動作について図７に示すフローチャートを用いて説明をする。
【００３３】
ここで、図７に示したフローチャートの説明をする前に、図８を用いてフラッシュメモリ２のブロック構造について説明をする。フラッシュメモリ２は、１つのブロックサイズが１６ＫＢｙｔｅであるブロックが複数集まって構成されている。フラッシュメモリ２を構成する複数のブロックは、５１２ブロック毎のまとまりがセグメントとして定義され、セグメント毎に後述する論理アドレス、予備ブロックの管理が行われる。
【００３４】
例えば、図８に示すように、１６ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”及び”１”のセグメントから構成され、３２ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”〜”３”のセグメントから構成され、６４ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”〜”７”のセグメントから構成され、１２８ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”〜”１５”のセグメントから構成される。
【００３５】
また、セグメントを使用することにより、論理アドレスの設定されている物理ブロック番号の範囲が決まることになる。例えば、図８に示すように、物理ブロック番号０〜５１１（ブロック数：５１２）で構成されるセグメントは、セグメント番号”０”と定義される。セグメント番号”０”のセグメントに設定される論理アドレスは、括弧内に示すように０〜４９３と決まっていて、残りのブロックが予備ブロックとして管理される。
【００３６】
同様に、セグメント番号”１”〜”１５”と定義された各セグメントにおいても物理ブロック番号に対応した論理アドレスが設定され、論理アドレスの対応づけがなされていないブロックが予備ブロックとなる。
【００３７】
管理情報を書き込むブロックは、上述したこの予備ブロックとすることが好ましい。なぜなら、予備ブロックには、実データによるアクセスがなされず、論理番号と物理番号との対応づけがなされていないため、管理データ領域として独立して管理することができ、奇数ブロック及び偶数ブロックにまたがるような複雑な更新処理をしても対応付けが容易だからである。また、上記管理情報としては論理物理の変換テーブルデータや実データのディレクトリエントリなどが考えられる。
【００３８】
ここでは、フラッシュメモリ２内に更新した管理情報を書き込むブロックを２つ用意し、それぞれを偶数ブロック、奇数ブロックと呼ぶことにする。さらに偶数ブロック、奇数ブロック内のページには、通し番号を０から与える。更新された管理情報は、この通し番号の順にフラッシュメモリ２に記憶される。例えば、図９に示すように、偶数用ブロック１０ａには０，２，４，６…と通し番号が与えられ、奇数用ブロック１０ｂには、１，３，５，７…と通し番号が与えられる。更新された管理情報は、通し番号０，１，２，３，４，５，６，７…の順番にページ内に書き込まれていくことになる。
【００３９】
また、偶数用ブロック１０ａ、奇数用ブロック１０ｂの各ページにはそれぞれページ番号が与えられていて、上述の通し番号と対応させると通し番号０と通し番号１のページ番号は０、通し番号２と通し番号３のページ番号は１というような関係になる。
【００４０】
なお、偶数用ブロック１０ａ、奇数用ブロック１０ｂの各ページに与える通し番号は、説明のために便宜的に与えるものである。したがって、ＣＰＵ７は、実際の処理において管理情報を書き込む際、直接通し番号を指定するのではなく、ブロック内の所定の基準となるページから数えてＮ番目のページに所望の管理情報を書き込むというように指定をする。
【００４１】
まず、ステップＳ１１において、管理情報の更新処理に入ると、ＣＰＵ７は、フラッシュメモリ２で更新直前の管理情報が書き込まれているページを検索する。奇数用ブロック１０ｂのページに更新直前の管理情報が書き込まれている場合は工程をステップＳ１２へと進め、奇数用ブロック１０ｂのページに書き込まれていない場合、つまり偶数用ブロック１０ａに書き込まれている場合は工程をステップＳ１５へと進める。更新された管理情報は、更新直前の管理情報が書き込まれているページの次の通し番号が与えられたページに書き込まれることになる。
【００４２】
ステップＳ１２において、奇数用ブロック１０ｂのページに更新直前の管理情報が書き込まれていることから、更新した管理情報を書き込むのは偶数用ブロック１０ａとなるため、ＣＰＵ７は、更新直前の管理情報が書き込まれている奇数用ブロック１０ｂのページ番号を１だけインクリメントしたページ番号の偶数用ブロック１０ａのページを、更新した管理情報を書き込むページとして確保する。
【００４３】
ステップＳ１３において、ＣＰＵ７は、偶数用ブロック１０ａに空ページがあるかどうかの判断をし、空ページがない場合は工程をステップＳ１４へと進め、空ページがある場合は工程をステップＳ１８へと進める。これは、更新直前の管理情報が書き込まれている奇数用ブロック１０ｂのページが当該奇数用ブロック１０ｂの最後のページであるかどうかを判断する工程である。つまり奇数用ブロック１０ｂの最後のページである場合は上述のステップＳ１２において、偶数用ブロック１０ａのページ番号を１インクリメントしても該当するページは存在しないことになる。したがってこのステップＳ１３で空ページが存在するかどうかを判断することで、更新した管理情報を書き込むページがないという状態を防止する。
【００４４】
ステップＳ１４において、ＣＰＵ７は、偶数用ブロック１０ａには空ページがないことから、偶数用ブロック１０ａに書き込まれている古い管理情報を消去して先頭のページ、つまりページ番号０（通し番号０）のページを更新した管理情報を書き込むページとして確保する。ステップＳ１４が終了すると工程はステップＳ１８へと進む。
【００４５】
ステップＳ１５において、ＣＰＵ７は、更新直前の管理情報が書き込まれているページのページ番号が偶数用ブロック１０ａの先頭のページ、つまりページ番号０（通し番号０）であるかどうかを判断する。先頭ページである場合は工程をステップＳ１６へと進め、先頭ページでない場合は工程をステップＳ１７へと進める。
【００４６】
ステップＳ１６において、ＣＰＵ７は、偶数用ブロック１０ａの先頭ページ、つまりページ番号０（通し番号０）に更新直前の管理情報が書き込まれていることから、奇数用ブロック１０ｂに書き込まれている全ての情報を消去して、先頭のページ、つまりページ番号０（通し番号１）を更新した管理情報を書き込む領域として確保する。
【００４７】
ステップＳ１７において、ＣＰＵ７は、偶数用ブロック１０ａの先頭ページ、つまりページ番号０（通し番号０）以外のページに更新直前の管理情報が書き込まれていることから、更新直前の管理情報が書き込まれている偶数用ブロック１０ａのページ番号と同じページ番号の奇数用ブロック１０ｂのページを更新した管理情報を書き込む領域として確保する。
【００４８】
ステップＳ１８において、ＣＰＵ７は、更新した管理情報が確保したページに書き込まれるようインターフェース３を制御する。
【００４９】
このようにして、データ記録装置１では、フラッシュメモリ２に更新した管理情報を書き込むページを、更新前の更新直前の管理情報が書き込まれているページを備えるブロックとは異なるブロックに確保することで、書き込みエラーが生じた際に必要となる更新前の更新直前の管理情報を保護することができる。
【００５０】
また、本発明は、フラッシュメモリ２の管理情報の更新及び管理をデータ記録装置１のＣＰＵ７とメモリ４とで行うばかりでなく、フラッシュメモリと、フラッシュメモリへのデータ書き込みを制御するコントロールＩＣとでリムーバルメディアを形成し、このコントロールＩＣで管理情報の更新及び管理を行ってもよい。例えば、上述したようなフラッシュメモリ２にコントロールＩＣを備え、管理情報の更新及び管理を行うリムーバルメディアにメモリーカードがある。
【００５１】
続いて、図１０を用いて、フラッシュメモリ２と、コントロールＩＣとを備えたメモリーカード２０の構成について説明をする。メモリーカード２０は、フラッシュメモリ３０と、コントロールＩＣ４０とを備えている。また、メモリーカード２０は、電源端子となるＶＣＣ２１と、グランドとなるＶＳＳ２２とを備えており、データ記録装置に装着されることで電源が供給されることになる。
【００５２】
フラッシュメモリ３０は上述したフラッシュメモリ２と同様の構成をしており、データの消去単位である所定のデータ量の複数のブロックによって構成されている。さらに各ブロックはデータの読み出し、書き込みの単位である所定のデータ量の複数のページを備えている。さらに各ページはデータを書き込む、例えば、５１２Ｂｙｔｅのデータ領域と、パリティーデータを書き込む１６Ｂｙｔｅの拡張領域（Ｅｘｔｒａ領域）とを備えている。コントロールＩＣ４０は、レジスタ４１と、ページバッファ４２と、アトリビュートＲＯＭ４３と、フラッシュメモリＩ／Ｆ４４と、ＯＳＣコントローラ４５と、ＩＦ４６とを備えている。
【００５３】
レジスタ４１は、フラッシュメモリ３０から読み出すデータのパラメータ、例えば、上述した通し番号など、を記憶しコマンドに応じてフラッシュメモリ３０から該当するデータを読み出し、ページバッファ４２へ送出するパラメータレジスタである。ページバッファ４２は、上述のレジスタ４１に記憶されたパラメータに従って読み出されたデータを一時的に記憶する。レジスタ４１は、上述したデータ記録装置１におけるメモリ４の機能を担う。アトリビュートＲＯＭ４３は、メモリーカードのメモリ情報などを記憶している読み出し専用のメモリである。フラッシュメモリＩ／Ｆ４４は、フラッシュメモリ３０とコントロールＩＣとを接続するインターフェースであり、レジスタ４１から送出される命令に応じてフラッシュメモリ３０へのデータの書き込み、フラッシュメモリからのデータの読み出しをする。ＯＳＣコントローラ４５は、コントロールＩＣ４０のクロックを発生し、コントロールＩＣの動作タイミングを制御する。ＩＦ４６は、メモリーカード２０のコントロールＩＣ４０へ、メモリーカード２０を装着したデータ記録装置からの制御信号の入力、データ記録装置とメモリーカード２０間でのデータ入出力をするためのインターフェースである。
【００５４】
ＩＦ４６には、ＢＳ（バスステート）４７と、ＤＩＯ（ＤＡＴＥ Ｉ／Ｏ）４８と、ＳＣＬＫ（シリアルクロック）４９とが備えられている。ＢＳ４７は、メモリーカード２０に入出力するデータの入出力制御をするＣＰＵ７から送出される制御信号を伝送する。ＤＩＯ４８は、データ記録装置からフラッシュメモリ３０に入力されるデータと、フラッシュメモリ３０からデータ記録装置１へ出力されるデータを伝送する。ＳＣＬＫ４９は、コントロールＩＣを制御するクロックを伝送する。
【００５５】
以上のようにフラッシュメモリ３０と、コントロールＩＣ４０とを備えることで、メモリーカード２０は管理情報を更新する際に、上述の図６及び図７のフローチャートで示した動作を実行することができる。これにより、メモリーカード２０に備えられたフラッシュメモリ３０で、管理情報の更新時に書き込みエラーが発生しても、管理情報の更新に必要となる更新直前の管理情報を保護することができる。
産業上の利用可能性
【００５６】
以上の説明からも明らかなように、本発明のデータ記録装置は、フラッシュメモリに記憶されている管理情報を更新する際に、制御手段によって、最新の更新前管理情報が記録されているページを含むブロック以外のブロックを選択し、選択したブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した管理情報を書き込むよう管理情報書き込み手段を制御することで、管理情報更新時に発生する書き込みエラーに伴うブロック内全管理情報のエラーから更新直前管理情報を保護することができ、書き込みエラーが発生した場合でも保護された更新直前管理情報を用いて管理情報の更新処理を行うことを可能とする。
【００５７】
また、以上の説明からも明らかなように、本発明のフラッシュメモリに対するデータ書き込み方法は、フラッシュメモリに記憶されている管理情報を更新する際に、最新の更新前管理情報が記録されているページを含むブロック以外のブロックを選択し、選択したブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した管理情報を書き込むことで、管理情報更新時に発生する書き込みエラーに伴うブロック内全管理情報のエラーから更新直前管理情報を保護することができ、書き込みエラーが発生した場合でも保護された更新直前管理情報を用いて管理情報の更新処理を行うことを可能とする。
【図面の簡単な説明】
【００５８】
【図１】 図１は、フラッシュメモリのメモリ構成を説明するための図である。
【図２】 図２は、背景技術として示す、データ記録装置において、管理情報の更新処理動作について説明するためのフローチャートである。
【図３】 図３は、同データ記録装置において、管理情報が書き込まれるブロックについて説明するための図である。
【図４】 図４は、同データ記録装置において、管理情報のフラッシュメモリへの書き込み時にブロックに発生する串刺しエラーについて説明するための図である。
【図５】 図５は、本発明の実施の形態として示すデータ記録装置の要部構成を説明するためのブロック図である。
【図６】 図６は、同データ記録装置において、管理情報の更新処理動作の概要を説明するためのフローチャートである。
【図７】 図７は、同データ記録装置において、具体的な管理情報の更新処理動作を説明するためのフローチャートである。
【図８】 図８は、同データ記録装置において、フラッシュメモリのブロック構造について説明するための概略図である。
【図９】 図９は、同データ記録装置において、管理情報が書き込まれる偶数ブロック及び奇数ブロックについて説明するための図である。
【図１０】 図１０は、本発明の実施の形態として示すメモリーカードの要部構成を説明するためのブロック図である。
【０００１】
本発明は、フラッシュメモリに書き込まれた管理情報に関するものであり、詳しくは管理情報の更新に伴う書き込みエラーから管理情報を保護するデータ記録装置及びフラッシュメモリに対するデータ書き込み方法に関する。
【背景技術】
【０００２】
電気的にデータを一括消去でき、何度でもデータを書き込める不揮発性のＰＲＯＭ（Programmable Read-Only Memory）であるフラッシュメモリは、小型、軽量、高速性、低消費電力といった特性を有することから携帯型ＰＣ（Personal Computer）のＨＤＤ（Hard Disk Drive）に代わる補助記憶媒体などに用いられている。またフラッシュメモリをリムーバルにしたものに、メモリーカードがある。メモリーカードは、データ記録装置に装着され画像データや音楽データなどが記録される。メモリーカードに記録された画像データや音楽データは、メモリーカードをＰＣ、デジタルカメラ、音楽再生装置などに装着し再生させることができる。
【０００３】
続いて、図１を用いて、上述したフラッシュメモリのメモリ構成について説明をする。フラッシュメモリは、データの消去単位である所定のデータ量の複数のブロックによって構成されている。さらに各ブロックはデータの読み出し、書き込みの単位である所定のデータ量の複数のページで構成されている。また、各ページはデータを書き込む、例えば、５１２Ｂｙｔｅのデータ領域と、パリティーデータなどを書き込む１６Ｂｙｔｅの拡張領域（Ｅｘｔｒａ領域）とを備えている。フラッシュメモリは、データ記録装置で記録される画像データ、音楽データ以外に装置が動作するために必要な情報である装置起動情報、装置管理情報などの重要な情報（以下、管理情報と呼ぶ）を上述したデータ領域に記憶している。この管理情報は、フラッシュメモリを使用する際に装置内のＲＡＭ（Random Access Memory）に読み込まれ記憶及び管理される。記憶された管理情報は、必要に応じて、例えば、音楽データや画像データの書き込みによって記憶データが変化したことに応じて、データ記憶装置のＣＰＵの制御により更新され、更新された管理情報は、再びフラッシュメモリのデータ領域に書き込まれる。
【０００４】
次に、図２に示すフローチャートを用いて、フラッシュメモリの管理情報を更新する際の動作について説明をする。ここでは、ある管理情報がフラッシュメモリ内の所定のブロックに書き込まれているとする。まず、ステップＳ２１において、ＣＰＵは、フラッシュメモリ内の所定のブロックを検索し、ブロック内に空ページがあるかどうかを判断する。ブロック内に空ページがない場合は工程をステップＳ２２へと進め、ブロック内に空ページがある場合は工程をステップＳ２３へと進める。
【０００５】
ステップＳ２２において、ＣＰＵは、更新直前の管理情報が書き込まれているページと同一のブロックにある空ページを、更新した管理情報を書き込むための新しいページとして確保する。管理情報が書き込まれているページが当該ブロックの最後のページの場合は、次のブロックの先頭ページに管理情報が書き込まれる。
【０００６】
ステップＳ２３において、ＣＰＵは、フラッシュメモリ内の全てのブロックに空ページがなかったことに応じて、先頭のブロックに書き込まれている更新前の管理情報を全て消去し、更新した管理情報を書き込むためのブロックを用意する。そしてＣＰＵは、更新前の管理情報を消去したブロックの先頭ページを更新した新しい情報を書き込むための新しいページとして確保する。
【０００７】
ステップＳ２４において、ＣＰＵは、ステップＳ２２又はステップＳ２３で確保した新しいページに更新した管理情報を書き込む。ステップＳ２４が終了すると管理情報の更新処理は終了する。
【０００８】
図２のフローチャートを用いて説明したように管理情報の更新が行われると、フラッシュメモリのブロックは図３に示すように管理情報が更新されていく。管理情報が書き込まれるブロックをブロック１００ａ、ブロック１００ｂとすると、まず、ブロック１００ａのページ番号０から管理情報は書き込まれ、ページ番号ｎまで書き込まれる。続いて、ブロック１００ｂへと移り、ブロック１００ｂのページ番号０から管理情報が書き込まれる。このようにして、フラッシュメモリのブロックへは、ブロック毎に順番に管理情報が更新されていく。また、フラッシュメモリの管理情報の更新処理で、更新処理に失敗した場合、ＣＰＵは、更新直前の管理情報を用いて再び更新処理を行うことになる。
【０００９】
ところで、フラッシュメモリは、ページにデータを書き込む処理においてエラーが発生した場合、そのページが属するブロック内のデータ全体にエラーが及ぶ串刺しエラーという現象を生じてしまう特性がある。串刺しエラーとは、図４に示すように、ブロック内のページのあるビットにエラーが生じると、ブロック内の他の全てのページの同一ビットもエラーが生じブロック内全てのデータがダメージを被るというものである。
【００１０】
上述のフローチャートで示した、フラッシュメモリ内の管理情報の更新では、ブロック内の更新前の管理情報が書き込まれているページの次の空きページに管理情報を書き込むので、更新処理に失敗しエラーが生じた場合、エラーが生じたページを有するブロック内の全ての管理情報にエラーが生じてしまう。したがって、更新処理に失敗した場合に必要となる更新直前の管理情報にもエラーが生じてしまい、再び更新処理を行えなくなるといった問題がある。
【００１１】
さらに、従来フラッシュメモリの一つのメモリセルには１ｂｉｔの情報しか記憶できなかったが、フラッシュメモリの低コスト化、大容量化のために一つのメモリセルに２ｂｉｔ、さらには４ｂｉｔといった情報を記憶する多値化が行われた場合、上述の串刺しエラーは広範囲のビットに及ぶことになり、誤り訂正コードだけでは対処できないといった問題がある。
【発明の開示】
【００１２】
そこで、本発明は上述したような問題を解決するために案出されたものであり、管理情報の更新に伴う書き込みエラーから、管理情報を保護するデータ記録装置及びフラッシュメモリに対するデータ書き込み方法を提供することを目的とする。
【００１３】
本発明に係るデータ記録装置は、所定のデータ量のページ単位でデータが書き込まれ、書き込まれた上記データが複数の上記ページからなるブロック単位で一括消去されるフラッシュメモリにデータを書き込み、データを記録させるデータ記録装置において、上記フラッシュメモリに記憶されている管理情報を読み出し、記憶する記憶手段と、上記記憶手段に記憶されている管理情報を更新する更新手段と、上記フラッシュメモリのデータ書き込み単位である上記ページに上記更新手段で更新された管理情報を書き込む管理情報書き込み手段と、更新した上記管理情報を、上記管理情報書き込み手段によって上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が記録されているページを含むブロック以外の上記ブロックを選択し、この選択した上記ブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した管理情報を書き込むよう上記管理情報書き込み手段を制御する制御手段とを備え、上記制御手段は、上記選択したブロックに空ページがないとき、このブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込む。
【００１４】
このデータ記録装置では、管理情報の更新に必要となる更新直前の管理情報を保護することができる。
【００１５】
本発明に係るフラッシュメモリに対するデータ書き込み方法は、所定のデータ量のページ単位でデータが書き込まれ、書き込まれた上記データが複数の上記ページからなるブロック単位で一括消去されるフラッシュメモリに対するデータ書き込み方法において、上記フラッシュメモリに記憶されている管理情報を読み出し、所定の記憶手段に記憶させ、上記記憶手段に記憶されている管理情報を更新し、更新した上記管理情報を上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が記録されているページを含むブロック以外の上記ブロックを選択し、上記選択した上記ブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した上記管理情報を書き込み、上記選択したブロックに空ページがないとき、このブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込む。
【００１６】
このフラッシュメモリに対するデータ書き込み方法では、管理情報の更新に必要となる更新直前の管理情報を保護することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係るデータ記録装置及びフラッシュメモリに対するデータ書き込み方法の実施の形態を図面を参照にして詳細に説明する。
本発明は、図５に示すデータ記録装置１に適用される。データ記録装置１は、フラッシュメモリ２と、インターフェース（ＩＦ）３と、メモリ４と、ディスプレイ５と、Ｉ／Ｏ（Input/Output）６と、ＣＰＵ（Central Processing Unit）７と、バス８とを備えている。
【００１８】
フラッシュメモリ２は、電気的にデータの一括消去が行え、データの書き込みが何度でも行える不揮発性のＰＲＯＭ（Programmable Read-only Memory）である。ユーザの命令に応じて、データ記録装置１はフラッシュメモリ２に音楽データや画像データを書き込む。また、フラッシュメモリ２は、データ記録装置１に固定されていてもよいし、データ記録装置１から着脱自在なリムーバルメディアであってもよい。
【００１９】
インターフェース３は、フラッシュメモリ２を接続し、フラッシュメモリ２に記憶されているデータの読み出し、フラッシュメモリ２へのデータの書き込みを行うインターフェースである。
【００２０】
メモリ４は、データ記録装置１の主記憶装置であり、書き込み読み出し自在なＲＡＭ（Random Access Memory）である。メモリ４は、ＣＰＵ７の制御に応じて、フラッシュメモリ２から読み出された管理情報を記憶する。
【００２１】
ディスプレイ５は、フラッシュメモリ２にデータを書き込む際の操作を支援するプログラムを表示させたり、フラッシュメモリ２の空き容量などを表示したりする表示装置である。
【００２２】
Ｉ／Ｏ６は、入出力インターフェースであり、ユーザの当該データ記録装置１への命令を入力したり、フラッシュメモリ２内に記録されている画像データや音楽データを出力したりする。
【００２３】
ＣＰＵ７は、データ記録装置１の各部を統括的に制御する。また、ＣＰＵ７は、フラッシュメモリ２に書き込まれている管理情報を読み出してメモリ４へ記憶させ、メモリ４へ記憶させた管理情報の書き換えや管理などを行う。
【００２４】
またＣＰＵ７は、メモリ４へ記憶させた管理情報に基づいて、フラッシュメモリ２へ画像データや音楽データを書き込む際の制御を行う。
【００２５】
バス８は、上述の各部を接続するバスであり、ここでは区別していないが、ＣＰＵ７からの制御を各部へ伝える制御バスと、各種データを伝えるデータバスとを備えている。
【００２６】
続いてフラッシュメモリ２に記憶されている管理情報が更新される際の動作の概要について図６に示すフローチャートを用いて説明をする。
【００２７】
まず、ステップＳ１において、管理情報の更新処理に入ると、ＣＰＵ７は、フラッシュメモリ２内を検索し、更新した管理情報を書き込むための新しいページを取得する。
【００２８】
ステップＳ２において、ＣＰＵ７は、ステップＳ１で取得したフラッシュメモリ２の新しいページに更新した管理情報を書き込む。
【００２９】
続いて、ステップＳ３において、ＣＰＵ７は書き込んだ管理情報にエラーがあるかどうかの判断をする。エラーがない場合は工程を終了し、エラーがある場合は工程をステップＳ４に進める。
【００３０】
ステップＳ４において、ＣＰＵ７は、フラッシュメモリ２を検索して、上述のステップＳ２で書き込んだデータが書き込まれたページを備えるブロック以外の新しいブロックを取得する。ステップＳ４が終了すると工程はステップＳ１へと戻り、書き込みエラーがなくなるまでこの工程は続けられる。
【００３１】
このようにして、データ記録装置１は、更新した管理情報を書き込むページを、更新直前の管理情報が書き込まれているページが属するブロックとは異なるブロックに確保するので、管理情報を更新する際に書き込みエラーが生じた場合でも、更新前の直前の情報は必ず保護される。
【００３２】
続いて、上述のフローチャートで示したステップＳ１の工程及びステップＳ２の工程の具体的な動作について図７に示すフローチャートを用いて説明をする。
【００３３】
ここで、図７に示したフローチャートの説明をする前に、図８を用いてフラッシュメモリ２のブロック構造について説明をする。フラッシュメモリ２は、１つのブロックサイズが１６ＫＢｙｔｅであるブロックが複数集まって構成されている。フラッシュメモリ２を構成する複数のブロックは、５１２ブロック毎のまとまりがセグメントとして定義され、セグメント毎に後述する論理アドレス、予備ブロックの管理が行われる。
【００３４】
例えば、図８に示すように、１６ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”及び”１”のセグメントから構成され、３２ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”〜”３”のセグメントから構成され、６４ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”〜”７”のセグメントから構成され、１２８ＭＢｙｔｅのメモリサイズであるフラッシュメモリ２の場合、セグメント番号”０”〜”１５”のセグメントから構成される。
【００３５】
また、セグメントを使用することにより、論理アドレスの設定されている物理ブロック番号の範囲が決まることになる。例えば、図８に示すように、物理ブロック番号０〜５１１（ブロック数：５１２）で構成されるセグメントは、セグメント番号”０”と定義される。セグメント番号”０”のセグメントに設定される論理アドレスは、括弧内に示すように０〜４９３と決まっていて、残りのブロックが予備ブロックとして管理される。
【００３６】
同様に、セグメント番号”１”〜”１５”と定義された各セグメントにおいても物理ブロック番号に対応した論理アドレスが設定され、論理アドレスの対応づけがなされていないブロックが予備ブロックとなる。
【００３７】
管理情報を書き込むブロックは、上述したこの予備ブロックとすることが好ましい。なぜなら、予備ブロックには、実データによるアクセスがなされず、論理番号と物理番号との対応づけがなされていないため、管理データ領域として独立して管理することができ、奇数ブロック及び偶数ブロックにまたがるような複雑な更新処理をしても対応付けが容易だからである。また、上記管理情報としては論理物理の変換テーブルデータや実データのディレクトリエントリなどが考えられる。
【００３８】
ここでは、フラッシュメモリ２内に更新した管理情報を書き込むブロックを２つ用意し、それぞれを偶数ブロック、奇数ブロックと呼ぶことにする。さらに偶数ブロック、奇数ブロック内のページには、通し番号を０から与える。更新された管理情報は、この通し番号の順にフラッシュメモリ２に記憶される。例えば、図９に示すように、偶数用ブロック１０ａには０，２，４，６…と通し番号が与えられ、奇数用ブロック１０ｂには、１，３，５，７…と通し番号が与えられる。更新された管理情報は、通し番号０，１，２，３，４，５，６，７…の順番にページ内に書き込まれていくことになる。
【００３９】
また、偶数用ブロック１０ａ、奇数用ブロック１０ｂの各ページにはそれぞれページ番号が与えられていて、上述の通し番号と対応させると通し番号０と通し番号１のページ番号は０、通し番号２と通し番号３のページ番号は１というような関係になる。
【００４０】
なお、偶数用ブロック１０ａ、奇数用ブロック１０ｂの各ページに与える通し番号は、説明のために便宜的に与えるものである。したがって、ＣＰＵ７は、実際の処理において管理情報を書き込む際、直接通し番号を指定するのではなく、ブロック内の所定の基準となるページから数えてＮ番目のページに所望の管理情報を書き込むというように指定をする。
【００４１】
まず、ステップＳ１１において、管理情報の更新処理に入ると、ＣＰＵ７は、フラッシュメモリ２で更新直前の管理情報が書き込まれているページを検索する。奇数用ブロック１０ｂのページに更新直前の管理情報が書き込まれている場合は工程をステップＳ１２へと進め、奇数用ブロック１０ｂのページに書き込まれていない場合、つまり偶数用ブロック１０ａに書き込まれている場合は工程をステップＳ１５へと進める。更新された管理情報は、更新直前の管理情報が書き込まれているページの次の通し番号が与えられたページに書き込まれることになる。
【００４２】
ステップＳ１２において、奇数用ブロック１０ｂのページに更新直前の管理情報が書き込まれていることから、更新した管理情報を書き込むのは偶数用ブロック１０ａとなるため、ＣＰＵ７は、更新直前の管理情報が書き込まれている奇数用ブロック１０ｂのページ番号を１だけインクリメントしたページ番号の偶数用ブロック１０ａのページを、更新した管理情報を書き込むページとして確保する。
【００４３】
ステップＳ１３において、ＣＰＵ７は、偶数用ブロック１０ａに空ページがあるかどうかの判断をし、空ページがない場合は工程をステップＳ１４へと進め、空ページがある場合は工程をステップＳ１８へと進める。これは、更新直前の管理情報が書き込まれている奇数用ブロック１０ｂのページが当該奇数用ブロック１０ｂの最後のページであるかどうかを判断する工程である。つまり奇数用ブロック１０ｂの最後のページである場合は上述のステップＳ１２において、偶数用ブロック１０ａのページ番号を１インクリメントしても該当するページは存在しないことになる。したがってこのステップＳ１３で空ページが存在するかどうかを判断することで、更新した管理情報を書き込むページがないという状態を防止する。
【００４４】
ステップＳ１４において、ＣＰＵ７は、偶数用ブロック１０ａには空ページがないことから、偶数用ブロック１０ａに書き込まれている古い管理情報を消去して先頭のページ、つまりページ番号０（通し番号０）のページを更新した管理情報を書き込むページとして確保する。ステップＳ１４が終了すると工程はステップＳ１８へと進む。
【００４５】
ステップＳ１５において、ＣＰＵ７は、更新直前の管理情報が書き込まれているページのページ番号が偶数用ブロック１０ａの先頭のページ、つまりページ番号０（通し番号０）であるかどうかを判断する。先頭ページである場合は工程をステップＳ１６へと進め、先頭ページでない場合は工程をステップＳ１７へと進める。
【００４６】
ステップＳ１６において、ＣＰＵ７は、偶数用ブロック１０ａの先頭ページ、つまりページ番号０（通し番号０）に更新直前の管理情報が書き込まれていることから、奇数用ブロック１０ｂに書き込まれている全ての情報を消去して、先頭のページ、つまりページ番号０（通し番号１）を更新した管理情報を書き込む領域として確保する。
【００４７】
ステップＳ１７において、ＣＰＵ７は、偶数用ブロック１０ａの先頭ページ、つまりページ番号０（通し番号０）以外のページに更新直前の管理情報が書き込まれていることから、更新直前の管理情報が書き込まれている偶数用ブロック１０ａのページ番号と同じページ番号の奇数用ブロック１０ｂのページを更新した管理情報を書き込む領域として確保する。
【００４８】
ステップＳ１８において、ＣＰＵ７は、更新した管理情報が確保したページに書き込まれるようインターフェース３を制御する。
【００４９】
このようにして、データ記録装置１では、フラッシュメモリ２に更新した管理情報を書き込むページを、更新前の更新直前の管理情報が書き込まれているページを備えるブロックとは異なるブロックに確保することで、書き込みエラーが生じた際に必要となる更新前の更新直前の管理情報を保護することができる。
【００５０】
また、本発明は、フラッシュメモリ２の管理情報の更新及び管理をデータ記録装置１のＣＰＵ７とメモリ４とで行うばかりでなく、フラッシュメモリと、フラッシュメモリへのデータ書き込みを制御するコントロールＩＣとでリムーバルメディアを形成し、このコントロールＩＣで管理情報の更新及び管理を行ってもよい。例えば、上述したようなフラッシュメモリ２にコントロールＩＣを備え、管理情報の更新及び管理を行うリムーバルメディアにメモリーカードがある。
【００５１】
続いて、図１０を用いて、フラッシュメモリ２と、コントロールＩＣとを備えたメモリーカード２０の構成について説明をする。メモリーカード２０は、フラッシュメモリ３０と、コントロールＩＣ４０とを備えている。また、メモリーカード２０は、電源端子となるＶＣＣ２１と、グランドとなるＶＳＳ２２とを備えており、データ記録装置に装着されることで電源が供給されることになる。
【００５２】
フラッシュメモリ３０は上述したフラッシュメモリ２と同様の構成をしており、データの消去単位である所定のデータ量の複数のブロックによって構成されている。さらに各ブロックはデータの読み出し、書き込みの単位である所定のデータ量の複数のページを備えている。さらに各ページはデータを書き込む、例えば、５１２Ｂｙｔｅのデータ領域と、パリティーデータを書き込む１６Ｂｙｔｅの拡張領域（Ｅｘｔｒａ領域）とを備えている。コントロールＩＣ４０は、レジスタ４１と、ページバッファ４２と、アトリビュートＲＯＭ４３と、フラッシュメモリＩ／Ｆ４４と、ＯＳＣコントローラ４５と、ＩＦ４６とを備えている。
【００５３】
レジスタ４１は、フラッシュメモリ３０から読み出すデータのパラメータ、例えば、上述した通し番号など、を記憶しコマンドに応じてフラッシュメモリ３０から該当するデータを読み出し、ページバッファ４２へ送出するパラメータレジスタである。ページバッファ４２は、上述のレジスタ４１に記憶されたパラメータに従って読み出されたデータを一時的に記憶する。レジスタ４１は、上述したデータ記録装置１におけるメモリ４の機能を担う。アトリビュートＲＯＭ４３は、メモリーカードのメモリ情報などを記憶している読み出し専用のメモリである。フラッシュメモリＩ／Ｆ４４は、フラッシュメモリ３０とコントロールＩＣとを接続するインターフェースであり、レジスタ４１から送出される命令に応じてフラッシュメモリ３０へのデータの書き込み、フラッシュメモリからのデータの読み出しをする。ＯＳＣコントローラ４５は、コントロールＩＣ４０のクロックを発生し、コントロールＩＣの動作タイミングを制御する。ＩＦ４６は、メモリーカード２０のコントロールＩＣ４０へ、メモリーカード２０を装着したデータ記録装置からの制御信号の入力、データ記録装置とメモリーカード２０間でのデータ入出力をするためのインターフェースである。
【００５４】
ＩＦ４６には、ＢＳ（バスステート）４７と、ＤＩＯ（ＤＡＴＥ Ｉ／Ｏ）４８と、ＳＣＬＫ（シリアルクロック）４９とが備えられている。ＢＳ４７は、メモリーカード２０に入出力するデータの入出力制御をするＣＰＵ７から送出される制御信号を伝送する。ＤＩＯ４８は、データ記録装置からフラッシュメモリ３０に入力されるデータと、フラッシュメモリ３０からデータ記録装置１へ出力されるデータを伝送する。ＳＣＬＫ４９は、コントロールＩＣを制御するクロックを伝送する。
【００５５】
以上のようにフラッシュメモリ３０と、コントロールＩＣ４０とを備えることで、メモリーカード２０は管理情報を更新する際に、上述の図６及び図７のフローチャートで示した動作を実行することができる。これにより、メモリーカード２０に備えられたフラッシュメモリ３０で、管理情報の更新時に書き込みエラーが発生しても、管理情報の更新に必要となる更新直前の管理情報を保護することができる。
産業上の利用可能性
【００５６】
以上の説明からも明らかなように、本発明のデータ記録装置は、フラッシュメモリに記憶されている管理情報を更新する際に、制御手段によって、最新の更新前管理情報が記録されているページを含むブロック以外のブロックを選択し、選択したブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した管理情報を書き込むよう管理情報書き込み手段を制御することで、管理情報更新時に発生する書き込みエラーに伴うブロック内全管理情報のエラーから更新直前管理情報を保護することができ、書き込みエラーが発生した場合でも保護された更新直前管理情報を用いて管理情報の更新処理を行うことを可能とする。
【００５７】
また、以上の説明からも明らかなように、本発明のフラッシュメモリに対するデータ書き込み方法は、フラッシュメモリに記憶されている管理情報を更新する際に、最新の更新前管理情報が記録されているページを含むブロック以外のブロックを選択し、選択したブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した管理情報を書き込むことで、管理情報更新時に発生する書き込みエラーに伴うブロック内全管理情報のエラーから更新直前管理情報を保護することができ、書き込みエラーが発生した場合でも保護された更新直前管理情報を用いて管理情報の更新処理を行うことを可能とする。
【図面の簡単な説明】
【００５８】
【図１】 図１は、フラッシュメモリのメモリ構成を説明するための図である。
【図２】 図２は、背景技術として示す、データ記録装置において、管理情報の更新処理動作について説明するためのフローチャートである。
【図３】 図３は、同データ記録装置において、管理情報が書き込まれるブロックについて説明するための図である。
【図４】 図４は、同データ記録装置において、管理情報のフラッシュメモリへの書き込み時にブロックに発生する串刺しエラーについて説明するための図である。
【図５】 図５は、本発明の実施の形態として示すデータ記録装置の要部構成を説明するためのブロック図である。
【図６】 図６は、同データ記録装置において、管理情報の更新処理動作の概要を説明するためのフローチャートである。
【図７】 図７は、同データ記録装置において、具体的な管理情報の更新処理動作を説明するためのフローチャートである。
【図８】 図８は、同データ記録装置において、フラッシュメモリのブロック構造について説明するための概略図である。
【図９】 図９は、同データ記録装置において、管理情報が書き込まれる偶数ブロック及び奇数ブロックについて説明するための図である。
【図１０】 図１０は、本発明の実施の形態として示すメモリーカードの要部構成を説明するためのブロック図である。
Claims (6)
- 所定のデータ量のページ単位でデータが書き込まれ、書き込まれた上記データが複数の上記ページからなるブロック単位で一括消去されるフラッシュメモリにデータを書き込み、データを記録させるデータ記録装置において、
上記フラッシュメモリに記憶されている管理情報を読み出し、記憶する記憶手段と、
上記記憶手段に記憶されている管理情報を更新する更新手段と、
上記フラッシュメモリのデータ書き込み単位である上記ページに上記更新手段で更新された管理情報を書き込む管理情報書き込み手段と、
更新した上記管理情報を、上記管理情報書き込み手段によって上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が記録されているページを含むブロック以外の上記ブロックを選択し、この選択した上記ブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した管理情報を書き込むよう上記管理情報書き込み手段を制御する制御手段とを備え、
上記制御手段は、上記選択したブロックに空ページがないとき、このブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込むことを特徴とするデータ記録装置。 - 上記フラッシュメモリのデータ消去単位であるブロックが、偶数ブロックと、奇数ブロックとからなり、
上記制御手段は、更新した上記管理情報を、上記管理情報書き込み手段によって上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が上記偶数ブロックに書き込まれている場合は、上記奇数ブロックを選択し、選択した上記奇数ブロックの空ページに更新した上記管理情報を書き込むよう制御し、
最新の更新前管理情報が上記奇数ブロックに書き込まれている場合は、上記偶数ブロックを選択し、選択した上記偶数ブロックの空ページに更新した上記管理情報を書き込むよう制御することを特徴とする請求項１記載のデータ記録装置。 - 上記フラッシュメモリのデータ消去単位であるブロックが、偶数ブロックと、奇数ブロックとからなり、
上記制御手段は、更新した上記管理情報を、上記管理情報書き込み手段によって上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が上記偶数ブロックに書き込まれている場合は、この最新の更新前管理情報が上記偶数ブロックの先頭ページに書き込まれているとき、上記奇数ブロックを選択し、選択した上記奇数ブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込むよう制御することを特徴とする請求項１記載のデータ記録装置。 - 所定のデータ量のページ単位でデータが書き込まれ、書き込まれた上記データが複数の上記ページからなるブロック単位で一括消去されるフラッシュメモリに対するデータ書き込み方法において、
上記フラッシュメモリに記憶されている管理情報を読み出し、
所定の記憶手段に記憶させ、
上記記憶手段に記憶されている管理情報を更新し、
更新した上記管理情報を上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が記録されているページを含むブロック以外の上記ブロックを選択し、
上記選択した上記ブロック内の最新の更新前管理情報が記録されているページの次の空ページに更新した上記管理情報を書き込み、
上記選択したブロックに空ページがないとき、このブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込むことを特徴とするフラッシュメモリに対するデータ書き込み方法。 - 上記フラッシュメモリのデータ消去単位であるブロックが、偶数ブロックと、奇数ブロックとからなり、
更新した上記管理情報を上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が上記偶数ブロックに書き込まれている場合は、上記奇数ブロックを選択し、
選択した上記奇数ブロックの空ページに更新した上記管理情報を書き込み、
最新の更新前管理情報が上記奇数ブロックに書き込まれている場合は、上記偶数ブロックを選択し、
選択した上記偶数ブロックの空ページに更新した上記管理情報を書き込むことを特徴とする請求項４記載のフラッシュメモリに対するデータ書き込み方法。 - 上記フラッシュメモリのデータ消去単位であるブロックが、偶数ブロックと、奇数ブロックとからなり、
更新した上記管理情報を上記管理情報書き込み手段によって上記フラッシュメモリのページに書き込む際、最新の更新前管理情報が上記偶数ブロックに書き込まれている場合は、この最新の更新前管理情報が上記偶数ブロックの先頭ページに書き込まれているとき、上記奇数ブロックを選択し、選択した上記奇数ブロックに書き込まれている古い管理情報を消去して先頭のページに、上記更新した管理情報を書き込むことを特徴とする請求項４記載のフラッシュメモリに対するデータ書き込み方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000403461 | 2000-12-28 | ||
| JP2000403461 | 2000-12-28 | ||
| PCT/JP2001/011678 WO2002054247A1 (fr) | 2000-12-28 | 2001-12-28 | Enregistreur de donnees et procede d'enregistrement de donnees dans une memoire flash |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002054247A1 JPWO2002054247A1 (ja) | 2004-05-13 |
| JP4122972B2 true JP4122972B2 (ja) | 2008-07-23 |
Family
ID=18867581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002554876A Expired - Fee Related JP4122972B2 (ja) | 2000-12-28 | 2001-12-28 | データ記録装置及びフラッシュメモリに対するデータ書き込み方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7065608B2 (ja) |
| EP (1) | EP1347383A4 (ja) |
| JP (1) | JP4122972B2 (ja) |
| KR (1) | KR100871027B1 (ja) |
| CN (1) | CN1307554C (ja) |
| TW (1) | TW539950B (ja) |
| WO (1) | WO2002054247A1 (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280752A (ja) * | 2003-03-19 | 2004-10-07 | Sony Corp | データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム |
| JP4218406B2 (ja) * | 2003-04-25 | 2009-02-04 | 富士フイルム株式会社 | 情報記録再生方法 |
| KR100546348B1 (ko) * | 2003-07-23 | 2006-01-26 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그 데이터 저장 방법 |
| JP2005222201A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | メモリアクセス装置、及び半導体メモリカード |
| JP4460967B2 (ja) * | 2004-07-23 | 2010-05-12 | 株式会社東芝 | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 |
| JP4843222B2 (ja) * | 2005-01-11 | 2011-12-21 | 株式会社東芝 | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 |
| KR100703727B1 (ko) * | 2005-01-12 | 2007-04-05 | 삼성전자주식회사 | 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법 |
| JP2007011872A (ja) * | 2005-07-01 | 2007-01-18 | Toshiba Corp | メモリカードとその制御方法 |
| KR100746289B1 (ko) | 2005-07-11 | 2007-08-03 | 삼성전자주식회사 | 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법 |
| JP4356686B2 (ja) | 2005-12-01 | 2009-11-04 | ソニー株式会社 | メモリ装置及びメモリ制御方法 |
| KR100825802B1 (ko) * | 2007-02-13 | 2008-04-29 | 삼성전자주식회사 | 기입 데이터의 논리적 페이지보다 이전 논리적 페이지들을가지는 데이터들을 데이터 블록으로부터 복사하는 불휘발성메모리 장치의 데이터 기입 방법 |
| US8365040B2 (en) | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
| US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
| WO2009072104A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith |
| WO2009074978A2 (en) | 2007-12-12 | 2009-06-18 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
| EP2249244B1 (en) * | 2008-02-08 | 2014-12-17 | Fujitsu Limited | Backup method, storage method, and disc array device |
| WO2009118720A2 (en) | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
| TWI383399B (zh) * | 2009-03-03 | 2013-01-21 | Wistron Corp | 嵌入式電子裝置及資料儲存方法 |
| US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
| US8458574B2 (en) * | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
| US8566510B2 (en) * | 2009-05-12 | 2013-10-22 | Densbits Technologies Ltd. | Systems and method for flash memory management |
| US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
| US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
| US9037777B2 (en) * | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
| US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
| US8468431B2 (en) | 2010-07-01 | 2013-06-18 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
| US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
| US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
| US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
| US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
| US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
| US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
| US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
| US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
| US8423722B1 (en) * | 2011-08-26 | 2013-04-16 | Western Digital Technologies, Inc. | System and method for high performance command processing in solid state drives |
| US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
| US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
| US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
| US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
| US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
| US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
| JP5360287B2 (ja) * | 2012-10-31 | 2013-12-04 | 富士通株式会社 | データ制御方法およびシステム |
| US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
| US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
| US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
| US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
| US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
| US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
| US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
| US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
| US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
| US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
| US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
| US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
| US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
| US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
| US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
| US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
| US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
| CN106569747B (zh) * | 2016-10-27 | 2019-01-11 | 宁波迦南智能电气股份有限公司 | 一种大容量采集终端的数据位置存储及检索方法 |
| CN112764683B (zh) * | 2021-01-22 | 2023-01-10 | 苏州浪潮智能科技有限公司 | 存储块管理信息同步记录方法、系统、终端及存储介质 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2251324B (en) * | 1990-12-31 | 1995-05-10 | Intel Corp | File structure for a non-volatile semiconductor memory |
| FR2701578B1 (fr) * | 1993-02-16 | 1995-03-31 | Gemplus Card Int | Procédé d'écriture dans une mémoire non volatile, notamment dans une carte à mémoire. |
| US5485595A (en) | 1993-03-26 | 1996-01-16 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporating wear leveling technique without using cam cells |
| US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
| US6081878A (en) * | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| EP0803815A1 (en) * | 1995-11-10 | 1997-10-29 | Sony Corporation | Information processing apparatus and method |
| US5761732A (en) * | 1996-06-28 | 1998-06-02 | Intel Corporation | Interleaving for memory cards |
| US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
| JPH11144478A (ja) * | 1997-11-10 | 1999-05-28 | Hitachi Device Eng Co Ltd | 不揮発性半導体メモリの情報記憶方法および電子機器 |
| JPH11249968A (ja) | 1998-03-05 | 1999-09-17 | Sanyo Electric Co Ltd | ファイル記録方法及びファイルシステム |
| US6148354A (en) * | 1999-04-05 | 2000-11-14 | M-Systems Flash Disk Pioneers Ltd. | Architecture for a universal serial bus-based PC flash disk |
| WO2001008015A1 (fr) * | 1999-07-28 | 2001-02-01 | Sony Corporation | Systeme d'enregistrement, dispositif d'enregistrement de donnees, dispositif a memoire et procede d'enregistrement de donnees |
| JP4037605B2 (ja) * | 2000-12-04 | 2008-01-23 | 株式会社東芝 | 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法 |
-
2001
- 2001-12-27 TW TW090132557A patent/TW539950B/zh not_active IP Right Cessation
- 2001-12-28 CN CNB018086497A patent/CN1307554C/zh not_active Expired - Fee Related
- 2001-12-28 WO PCT/JP2001/011678 patent/WO2002054247A1/ja active Application Filing
- 2001-12-28 US US10/204,776 patent/US7065608B2/en not_active Expired - Fee Related
- 2001-12-28 JP JP2002554876A patent/JP4122972B2/ja not_active Expired - Fee Related
- 2001-12-28 EP EP01272924A patent/EP1347383A4/en not_active Withdrawn
- 2001-12-28 KR KR1020027011224A patent/KR100871027B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1307554C (zh) | 2007-03-28 |
| EP1347383A1 (en) | 2003-09-24 |
| CN1426557A (zh) | 2003-06-25 |
| KR100871027B1 (ko) | 2008-11-27 |
| US20030014582A1 (en) | 2003-01-16 |
| KR20020079917A (ko) | 2002-10-19 |
| WO2002054247A1 (fr) | 2002-07-11 |
| US7065608B2 (en) | 2006-06-20 |
| JPWO2002054247A1 (ja) | 2004-05-13 |
| EP1347383A4 (en) | 2007-06-27 |
| TW539950B (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4122972B2 (ja) | データ記録装置及びフラッシュメモリに対するデータ書き込み方法 | |
| JP3604466B2 (ja) | フラッシュディスクカード | |
| JP4356686B2 (ja) | メモリ装置及びメモリ制御方法 | |
| TWI417717B (zh) | 具多流更新之非揮發性記憶體及方法 | |
| US8386698B2 (en) | Data accessing method for flash memory and storage system and controller using the same | |
| KR100618298B1 (ko) | 기록 시스템, 데이터 기록 장치, 메모리 장치 및 데이터기록 방법 | |
| US20080028132A1 (en) | Non-volatile storage device, data storage system, and data storage method | |
| JPH08137634A (ja) | フラッシュディスクカード | |
| JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
| JP2004280752A (ja) | データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム | |
| KR100684061B1 (ko) | 기록 시스템, 데이터 기록 장치, 메모리 장치 및 데이터기록 방법 | |
| JP2007241576A (ja) | 不揮発性記憶装置およびそのデータ書込み方法 | |
| JP2006079434A (ja) | 記憶装置、メモリ管理方法及びプログラム | |
| JPWO2007105688A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
| JP2003076605A (ja) | ブロック消去型不揮発メモリを搭載した半導体記憶装置とそのデータの書込み・読出し方法 | |
| JP3694501B2 (ja) | 記憶装置 | |
| JP3702515B2 (ja) | フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット | |
| JP6072428B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
| JP4308780B2 (ja) | 半導体メモリ装置、メモリコントローラ及びデータ記録方法 | |
| JP4661497B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2007179479A (ja) | メモリコントローラおよびフラッシュメモリシステム | |
| JP3112709B2 (ja) | 追記型記憶媒体のアクセス装置 | |
| JP2004326523A (ja) | 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法 | |
| CN103389943A (zh) | 控制装置、存储装置及存储控制方法 | |
| JP4334331B2 (ja) | フラッシュメモリのアクセス制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070702 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |