WO2001097374A1 - Circuit amplificateur - Google Patents

Circuit amplificateur Download PDF

Info

Publication number
WO2001097374A1
WO2001097374A1 PCT/JP2001/004781 JP0104781W WO0197374A1 WO 2001097374 A1 WO2001097374 A1 WO 2001097374A1 JP 0104781 W JP0104781 W JP 0104781W WO 0197374 A1 WO0197374 A1 WO 0197374A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
transistor
offset compensation
collector
offset
Prior art date
Application number
PCT/JP2001/004781
Other languages
English (en)
French (fr)
Inventor
Ken-Ichi Uto
Kuniaki Motoshima
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to DE60136274T priority Critical patent/DE60136274D1/de
Priority to US10/049,290 priority patent/US6674328B2/en
Priority to EP01936876A priority patent/EP1292020B1/en
Publication of WO2001097374A1 publication Critical patent/WO2001097374A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Definitions

  • the present invention relates to an amplifier circuit that performs amplification using one or more stages of differential amplifier circuits, and more particularly to an amplifier circuit that compensates for an offset voltage generated due to variations in transistor characteristics and the like.
  • Amplification circuits used in optical communication systems are equipped with multi-stage connected differential amplification circuits to amplify signals over a wide range from low frequencies to high frequencies. These differential amplifier circuits are integrated for miniaturization and cost reduction. In such an integrated circuit, variations in transistors cannot be ignored, and the DC component of the voltage input to the positive-phase input terminal and the negative-phase input terminal of the differential amplifier circuit are input due to fluctuations in temperature and power supply voltage. An offset voltage is generated due to deviation from the DC component of the voltage. This offset voltage is amplified by a multi-stage differential amplifier circuit that provides high gain, and causes duty fluctuation between the positive and negative phases. As a result, there is a problem that a desired output amplitude cannot be obtained.
  • FIG. 5 is a diagram showing the configuration of this conventional amplifier.
  • This amplifier has a differential amplifier circuit 83 that receives an input signal from an input terminal 81 as a positive-phase input and outputs a positive-phase signal and a negative-phase signal to output terminals 85 and 86, respectively.
  • a peak detection circuit 87 that receives the negative phase output of 3 as an input, and a reference voltage that is the linear operation upper limit voltage of the output signal of the differential amplification circuit 83 that uses the output signal from the peak detection circuit 87 as the negative phase input.
  • the differential amplifier circuit 83 is off
  • the set compensation voltage generation circuit 88 is configured.
  • the input signal from the input terminal 81 is a rectangular signal of "1" and "0".
  • the differential amplifier circuit 83 amplifies the input signal from the input terminal 81 and outputs a positive-phase signal and a negative-phase signal to the output terminals 85 and 86, respectively.
  • the peak detection circuit 87 receives the negative-phase output signal from the differential amplifier circuit 83 and detects the peak voltage of the negative-phase output signal corresponding to “0” of the input signal.
  • the differential amplifier circuit 89 detects the offset voltage based on the reference ⁇ 90, which is the linear operation upper limit voltage of the output signal, and the peak voltage detected by the peak detection circuit 87, and inverts the polarity of the detected offset voltage to offset compensation. A voltage is generated, and the generated offset compensation voltage is fed back to the differential amplifier circuit 83. As a result, the offset voltage can be automatically compensated.
  • the offset compensation voltage generation circuit 88 By providing the offset compensation voltage generation circuit 88 with a gain, the offset voltage can be further reduced. Offset voltage to V QFF0UT generated in the output of the differential amplifier circuit 83, an offset voltage included in the input signal of the differential amplifier circuit 8 3 V. Assuming that FFIN is ⁇ , the offset compensation voltage fed back to the differential amplifier circuit 83 is G1, and the gain of the differential amplifier circuit 83 is G1, the offset voltage V 0FFOT is expressed by the following equation (1).
  • the offset compensation voltage ⁇ is expressed by the following equation (2).
  • V OFF or (G l / (1 + G 1 ⁇ 77 ⁇ G2)) ⁇ V. Seki (3)
  • equation (3) can be expressed as equation (4).
  • the offset compensation voltage generation circuit when the offset compensation voltage generation circuit is provided with a gain for reducing the offset voltage, there is a problem that an excessive offset compensation voltage is fed back to the output with respect to the offset voltage actually generated.
  • the differential amplifier circuit is an equalizing amplifier circuit, when a large amplitude signal is input, the gain of the equalizing amplifier circuit decreases, and the gain of the offset compensation voltage generation circuit is controlled in the feedback loop. This causes a problem that an excessive offset compensation voltage is fed back to the offset voltage actually generated at the output.
  • an object of the present invention is to provide an amplifier circuit that limits an excessive offset compensation voltage and enables stable offset compensation. Disclosure of the invention
  • a differential amplifier comprising one or a plurality of differential amplifiers, a detector for detecting a peak value of an output voltage of the differential amplifier, and a detection of the detector
  • Generating means for generating an offset compensation voltage for offset compensation based on the result
  • limiting means for limiting the offset compensation voltage generated by the generating means to within a predetermined range and feeding back to the differential amplifying means. It is characterized by having.
  • the differential amplifying means performs amplification
  • the detecting means detects a peak value of the output voltage of the differential amplifying means
  • the generating means performs offset compensation based on a detection result of the detecting means.
  • the offset compensation voltage is generated by the limiting means,
  • the offset compensation voltage is limited to a predetermined range and fed back to the differential amplifier.
  • the offset compensation voltage fed back to the differential amplifier can be limited to a predetermined range.
  • the limiting means generates a bias voltage for the differential amplifying means.
  • the limiting unit generates the bias voltage for the differential amplifying unit. This makes it possible to generate a bias voltage for the differential amplifying means in the amplifier circuit, eliminating the need to externally input a bias voltage for the differential amplifying means.
  • the detecting means detects a peak value and an intermediate value of an output voltage of the differential amplifying means, and adds a predetermined voltage to the intermediate value voltage.
  • the detecting means detects the peak value and the intermediate value of the output voltage of the differential amplifying means, and generates a first reference voltage obtained by adding a predetermined external voltage to the intermediate value voltage;
  • the detected peak value and the generated first reference voltage are output to the generation unit, and the generation unit generates an offset compensation voltage for offset compensation based on the peak value from the detection unit and the first reference voltage.
  • an appropriate first reference voltage can be generated by adjusting a predetermined external voltage with reference to an intermediate value that maintains a constant value even when the offset of the output signal is shifted.
  • the offset compensation voltage can be generated based on the offset.
  • the generation unit includes: a second reference voltage output unit that outputs a second reference voltage to the restriction unit; and an output terminal that outputs an offset compensation voltage to the input terminal of the restriction unit.
  • a first resistor provided between a negative-phase input terminal of the operational amplifier and a peak value output terminal of the detecting means; a positive-phase input terminal of the operational amplifier and a second resistor of the detecting means.
  • a second resistor provided between the output terminal of the first reference voltage, and a second resistor provided between the negative-phase input terminal and the output terminal of the operational amplifier.
  • a third resistor; and a fourth resistor provided between an output terminal of the second reference voltage output means and a positive-phase input terminal of the operational amplifier.
  • the generation unit includes: a second reference voltage output unit that outputs the second reference voltage to the limiting unit; an operational amplifier having an output terminal connected to the offset compensation voltage input terminal of the limiting unit; A first resistor provided between the negative-phase input terminal and the peak value output terminal of the detecting means, and a first resistor provided between the positive-phase input terminal of the operational amplifier and the first reference voltage output terminal of the detecting means.
  • a fourth resistor, and the gain can be determined by the ratio of the first resistor to the third resistor (the ratio of the second resistor to the fourth resistor).
  • the limiting unit connects a base to an output terminal of the offset compensation voltage of the generating unit, and connects a collector to an opposite-phase input terminal of the differential amplifying unit.
  • a transistor a collector connected to the emitter of the first transistor and the emitter of the second transistor, and a regulator for inputting a voltage for adjustment to a base; an emitter of the third transistor; A fifth resistor provided between the first transistor and the low-potential side; a sixth resistor having one end connected to the collector of the first transistor; a collector of the second transistor and the sixth resistor; Seventh and resistor provided between the other end of, characterized by comprising a resistor of the eighth provided between a high-potential side of the sixth other end and power resistance.
  • the limiting means connects the base to the output terminal of the offset compensation voltage of the generating means, and connects the collector to the negative-phase input terminal of the differential amplifying means; and the first transistor An emitter is connected to the emitter of the second transistor, a collector is connected to the positive-phase input terminal of the differential amplifying means, and a second transistor that inputs the second reference voltage to the base, and an emitter of the first transistor and the second transistor Niko A third transistor for connecting a collector and inputting a voltage for adjustment to a base; a fifth resistor provided between an emitter of the third transistor and a low potential side of a power supply; and a collector of the first transistor.
  • a resistor connected between the collector of the second transistor and the other end of the sixth resistor, the other end of the sixth resistor and the high potential side of the power supply. And an eighth resistor provided between them, whereby the offset compensation voltage can be limited within a predetermined range.
  • the limiting unit connects a base to an output terminal of the offset compensation voltage of the generating unit, and connects a collector to an opposite-phase input terminal of the differential amplifying unit.
  • a fifth resistor provided between the collector of the first transistor and a high potential side of the power supply; and a collector of the second transistor.
  • a seventh resistor provided between the collector of the first transistor and a low potential side of the power supply; a seventh resistor provided between the power supply and a high potential side of the power supply; And a ninth resistor provided between the collector and the low potential side of the power supply.
  • the limiting means connects the base to the output terminal of the offset compensation voltage of the generating means, and connects the collector to the negative-phase input terminal of the differential amplifying means; and the first transistor A second transistor for connecting a collector to the positive-phase input terminal of the differential amplifier, and for inputting a second reference voltage to the base; and an emitter for the first transistor and the second transistor.
  • a third transistor for inputting a voltage for adjustment to the base, a fifth resistor provided between the emitter of the third transistor and the low potential side of the power supply, and a first transistor.
  • a sixth resistor provided between the collector of the power supply and the high potential side of the power supply;
  • a seventh resistor provided between the collector of the transistor and the high potential side of the power supply, an eighth resistor provided between the collector of the first transistor and the low potential side of the power supply, and a second transistor
  • a ninth resistor provided between the collector and the low potential side of the power supply, whereby the offset compensation voltage can be limited within a predetermined range.
  • FIG. 1 is a diagram showing a configuration of an amplifier circuit according to a first embodiment of the present invention.
  • FIGS. 2 and 3 are diagrams showing an example of a configuration of an offset compensation voltage generation circuit shown in FIG.
  • FIG. 3 is a diagram showing a configuration example of the offset output limiting circuit shown in FIG. 1
  • FIG. 4 is a diagram showing a configuration of an amplifier circuit according to the second embodiment of the present invention.
  • FIG. 5 is a diagram showing a configuration of a conventional amplifier circuit.
  • FIG. 1 is a diagram illustrating a configuration of an amplifier circuit according to a first embodiment of the present invention.
  • This amplifier circuit is composed of a plurality of differential amplifier circuits 3 to 4 connected in multiple stages to output a positive-phase output signal and a negative-phase output signal to the positive-phase input terminal and negative-phase input terminal of the next-stage differential amplifier circuit.
  • positive-phase input terminal 1 and negative-phase input terminal 2 of the first-stage differential amplifier circuit 3 for inputting external positive-phase and negative-phase input signals, and externally positive-phase and negative-phase output signals
  • a positive-phase output terminal 5 and a negative-phase output terminal 6 of the final-stage differential amplifying circuit 4 for outputting the same.
  • the amplifier circuit includes a reference voltage adjustment terminal 11 for externally inputting a reference voltage adjustment voltage used to generate a reference voltage (first reference voltage), Inputs the positive-phase output signal and negative-phase output signal from the final-stage differential amplifier circuit 4, detects the peak value and intermediate value of the input signal, and adjusts the reference voltage from the reference voltage adjustment terminal 11 And a peak detection circuit 7 that inputs a reference voltage and outputs a peak value of a reference voltage and a positive-phase output signal or a negative-phase output signal.
  • the amplifier circuit receives the peak value and the reference voltage from the peak detection circuit 7, generates an offset compensation voltage, and generates the offset compensation voltage and the reference voltage of the offset compensation voltage (second reference voltage).
  • the offset compensation voltage generation circuit 8 that outputs the offset compensation voltage, the offset limit value adjustment terminal 12 that inputs the offset limit value adjustment voltage used to adjust the offset compensation voltage limit value, and the offset from the offset compensation voltage generation circuit 8 Input the reference voltage of the compensation voltage and offset compensation voltage, input the offset limit value adjustment voltage from the offset limit value adjustment terminal 1 and 2, and input the positive-phase input terminal 1 and negative-phase input of the first-stage differential amplifier circuit 3.
  • An offset output limiting circuit 9 for feeding back the limited offset compensation voltage to the terminal 2 is provided.
  • the differential amplifier circuits 3 and 4 are configured by connecting a plurality of differential amplifier circuits in multiple stages, and the first-stage differential amplifier circuit 3 is externally connected via a positive-phase input terminal 1 and a negative-phase input terminal 2.
  • a positive-phase input signal and a negative-phase input signal are input, and a positive-phase output signal and a negative-phase output signal are output to the positive-phase input terminal and negative-phase input terminal of the next-stage differential amplifier circuit.
  • each differential amplifier circuit outputs a positive-phase output signal and a negative-phase output signal to the positive-phase input terminal and negative-phase input terminal of the next-stage differential amplifier circuit, respectively.
  • the final-stage differential amplifier circuit 4 outputs a positive-phase output signal and a negative-phase output signal to the outside via the positive-phase output terminal 5 and the negative-phase output terminal 6, respectively.
  • the peak detection circuit 7 receives the positive-phase output signal and the negative-phase output signal from the final-stage differential amplifier circuit 4 and detects the peak value and the intermediate value of the input positive-phase output signal and negative-phase output signal. This intermediate value is constant even when the offset is shifted. Also, a reference voltage adjustment voltage is input from the outside via the reference voltage adjustment terminal 11 and a reference voltage is generated based on the input reference voltage adjustment voltage and the detected intermediate value.
  • the configuration of the peak detection circuit 7 is not particularly limited. For example, a configuration similar to the above-described conventional peak detection circuit 87 may be used.
  • the reference voltage adjustment voltage is a voltage adjusted so that the sum with the intermediate value becomes the peak value (initial peak detection value) of the output signal when the offset voltage is 0 volt.
  • the reference voltage adjusted to the initial peak detection value is generated by adding the reference voltage adjusting voltage to the intermediate value voltage. Then, if it is this reference voltage, the peak value of the positive-phase output signal or the negative-phase output signal is output to the offset compensation voltage generation circuit 8 at ⁇ .
  • the offset compensation voltage generation circuit 8 inputs the peak value and the reference voltage from the peak detection circuit 7 and makes the difference between the peak value and the reference voltage 0, that is, the offset compensation that makes the offset voltage 0 volt. An offset compensation voltage used for the offset compensation is generated, and the generated offset compensation voltage and the reference voltage (second reference voltage) of the offset compensation voltage are output to the offset output limiting circuit 9.
  • the configuration of the offset compensation voltage generation circuit 8 is not particularly limited, and for example, the same configuration as the offset compensation voltage generation circuit 88 described above may be used.
  • the offset output limiting circuit 9 inputs the offset compensation voltage from the offset compensation voltage generating circuit 8 and the reference voltage of the offset compensation voltage, and inputs the offset limiting value adjusting voltage from the offset limiting value adjusting terminals 12.
  • the offset compensation voltage is limited to a voltage within a predetermined range, and the limited offset compensation voltage is fed back to the positive-phase input terminal 1 and the negative-phase input terminal 2 of the first-stage differential amplifier circuit 3. That is, the offset output limiting circuit 9 limits the offset compensation voltage within the range from the upper limit to the lower limit of the offset output determined by the offset limit value adjusting terminal 12 and outputs the voltage.
  • the limited offset compensation voltage is set to match the DC bias condition of the positive-phase input terminal 1 and the negative-phase input terminal 2 of the first-stage differential amplifier circuit 3. That is, the bias of the first-stage differential amplifier circuit 3 is not applied externally but is generated by the offset output limiting circuit 9 and applied.
  • the differential amplifier circuits 3 and 4 correspond to the differential width means of the present invention
  • the peak detection circuit 7 corresponds to the detection means of the present invention
  • the offset compensation voltage generation circuit 8 corresponds to the generation means of the present invention.
  • the force limiting circuit 9 corresponds to the limiting means of the present invention.
  • a positive-phase input signal and a negative-phase input signal are input via the positive-phase input terminal 1 and the negative-phase input terminal 2 of the first-stage differential amplifier circuit 3, respectively.
  • the input positive-phase input signal and negative-phase input signal are amplified by the total gain of each differential amplifier circuit from the first-stage differential amplifier circuit 3 to the last-stage differential amplifier circuit 4.
  • the positive-phase output signal and the negative-phase output signal are output from the final-stage differential amplifier circuit 4 to the positive-phase output terminal 5 and the negative-phase output terminal 6, respectively.
  • the positive-phase output signal and the negative-phase output signal from the final-stage differential amplifier circuit 4 include an offset voltage resulting from variations in temperature, power supply voltage, transistor characteristics, and the like.
  • the positive-phase output signal and the negative-phase output signal from the final-stage differential amplifier circuit 4 are input to the peak detection circuit 7.
  • the peak detection circuit 7 detects peaks of the positive-phase output signal and the negative-phase output signal and an intermediate value between the normal-phase output signal and the negative-phase output signal. Then, the reference voltage adjustment 3 ⁇ 4] £ is added to this intermediate voltage, and a reference voltage having the same value as the initial peak detection value is generated.
  • the peak detection circuit 7 outputs the generated reference voltage and the peak value of the detected positive-phase output signal or negative-phase output signal to the offset compensation voltage generation circuit 8.
  • the offset compensation voltage generation circuit 8 inverts and amplifies the voltage of the difference between the peak value and the reference voltage to generate an offset compensation voltage. Also, a reference voltage for the offset compensation voltage is generated.
  • the gain of the offset compensation voltage generation circuit 8 works effectively in reducing the offset voltage at the output of the differential amplifier circuit 4 at the final stage. For example, the gain of the offset compensation voltage generator 8 is 30 dB, the detection efficiency of the peak detector 7 is 0.5, and the offset voltage at the output of the differential amplifier 4 at the last stage is V. FFwr , if the offset voltage of the positive-phase input signal and negative-phase input signal input via the positive-phase input terminal 1 and the negative-phase input terminal 2 is V 0FF1N , V. ff .
  • the generated offset compensation voltage is applied to the offset output limiting circuit. 9 and is output to the positive-phase input terminal 1 and the negative-phase input terminal 2 of the first-stage differential amplifier circuit 3.
  • FIG. 2 is a diagram showing a configuration example of the offset compensation voltage generation circuit 8 shown in FIG.
  • the offset compensation voltage generation circuit 8 connects the offset compensation voltage reference voltage source 26 that outputs the offset compensation voltage reference voltage to the offset output limitation circuit 9 and the output terminal to the offset compensation voltage input terminal of the offset output limitation circuit 9.
  • the resistor 21 provided between the negative-phase input terminal of the operational amplifier 25 and the peak value output terminal of the peak detection circuit 7, the positive-phase input terminal of the operational amplifier 25, and the reference voltage of the peak detection circuit 7 2 between the output terminal of the operational amplifier 25, the resistor 23 between the negative-phase input terminal of the operational amplifier 25 and the output terminal, and the positive-phase input terminal of the offset compensation voltage reference voltage source 26 and the operational amplifier 25.
  • a resistor 24 provided between the two.
  • V is the offset voltage generated at the output of the differential amplifier 4 at the last stage. ff . ut , V is the initial offset voltage included in the input signal of the first-stage differential amplifier circuit 3. ffin , and the detection efficiency of the peak detection circuit 7 is r ?, the following equation is established.
  • the gain G3 of the offset compensation voltage generation circuit 8 can be set to an arbitrary value.
  • FIG. 3 shows an example of the configuration of the offset output limiting circuit 9 shown in FIG. FIG.
  • the offset output limiting circuit 9 is composed of an NPN transistor 32 having a base connected to the offset compensation voltage output terminal (output terminal of the operational amplifier 25) of the offset compensation voltage generation circuit 8 and a collector connected to the negative-phase input terminal 2.
  • An NPN transistor 31 has an emitter connected to the emitter of the NPN transistor 32, a collector connected to the positive-phase input terminal 1, and a base connected to the offset compensation voltage reference voltage source 26.
  • the offset output limiting circuit 9 includes an NPN transistor 33 having a collector connected to an emitter of an NPN transistor 31 and an NPN transistor 32 and a base connected to an offset limiting value adjusting terminal 12, and an NPN transistor 33. Between the collector of the NPN transistor 31 and the other end of the resistor 35, the resistor 40 connected between the emitter of the NPN transistor 31 and the low potential side 38 of the power supply, the resistor 35 having one end connected to the collector of the NPN transistor 32. A resistor is provided between the other end of the resistor 35 and a high potential side 37 of the power supply.
  • NPN transistors 31, 32 and resistors 34, 35, 36 constitute a differential amplifier circuit.
  • the current I flowing through the differential amplifier circuit is determined by the NPN transistor 33 (voltage for adjusting the offset limit value of the offset limit value adjusting terminal 12) and the resistor 38.
  • the resistance values of the resistors 34, 35, and 36 are R5, R6, and R7, respectively, and that the voltage value on the high-potential side 37 of the power supply is Output voltage V dcc output to the input section.
  • nt is represented by the following equation (6).
  • V dccont (V ⁇ -(R7X I)) + (R5 XI) (6)
  • the output voltage V dcc is in the range of (R5 XI) or (R6 XI) [Vpp] centering on (R7XI).
  • the upper and lower limits of the offset compensation voltage can be set.
  • the (R5XI) value within the linear operation range of the differential amplifier circuits 3 to 4 connected in multiple stages, offset from the linear operation range of the differential amplifier circuits 3 to 4 can be achieved.
  • the deviation of the compensation voltage can be prevented. For example, if the input range in which the differential amplifier circuits 3 and 4 can operate linearly is 100 mVpp, adjust the current I so that (R5XI) ⁇ 10OmVpP.
  • offset compensation can be reliably performed within the linear operation range of the differential amplifier circuits 3 and 4.
  • the offset output limiting circuit 9 limits the offset compensation voltage to within a predetermined range, an excessively large offset voltage actually generated in the amplifier circuit is generated. An off-set compensation voltage is generated and can be prevented from being fed back. Further, since an excessive offset compensation voltage is limited, the allowable range of the gain setting value of the offset compensation voltage generation circuit 8 can be expanded. Further, according to the first embodiment, regardless of whether the multi-stage connected differential amplifier circuits do not operate linearly, excessive offset compensation voltage can be limited, and stable automatic offset adjustment can be performed. be able to.
  • the multi-stage differential amplifier circuit is an equalizing amplifier circuit
  • the gain of the equalizing amplifier circuit decreases, and the gain of the offset compensation voltage generation circuit 8 is controlled in the feedback loop. Therefore, the possibility that an excessive offset compensation voltage is generated with respect to the offset voltage actually generated in the amplifier circuit increases.However, since the offset output limiting circuit 9 limits the offset compensation voltage to a predetermined range, It is possible to prevent an excessive offset compensation voltage from being fed back. The same effect can be obtained when one or a small number of differential amplifier circuits are used.
  • the offset compensation voltage generation circuit 8 outputs an offset compensation voltage reference voltage source 26 to the offset output limitation circuit 9 to output the offset compensation voltage reference voltage, and the offset compensation voltage input of the offset output limitation circuit 9
  • An op-amp 25 with an output terminal connected to the terminal, a resistor 21 connected between the negative-phase input terminal of the operational amplifier 25 and the output terminal of the peak value of the peak detection circuit 7, and a positive phase of the operational amplifier 25
  • a resistor 22 provided between the input terminal and the output terminal of the reference voltage of the peak detection circuit 7, a resistor 23 provided between the negative-phase input terminal and the output terminal of the operational amplifier 25, and an offset compensation voltage.
  • Resistor 24 provided between the voltage reference voltage source 26 and the positive-phase input terminal of the operational amplifier 25. Since the gain can be determined by the ratio between the resistance values Rl and R3 (the ratio between R2 and R4), the gain G3 of the offset compensation voltage generation circuit 8 can be easily set to an arbitrary value. Can be set to
  • An offset output limiting circuit 9 is an NPN transistor having a base connected to the offset compensation voltage output terminal (output terminal of the operational amplifier 25) of the offset compensation voltage generation circuit 8 and a collector connected to the negative-phase input terminal 2.
  • An NPN transistor 31 in which the emitter is connected to the emitter of the NPN transistor 32, the collector is connected to the positive-phase input terminal 1, and the base is connected to the offset compensation voltage reference voltage source 26.
  • the collector is connected to the emitters of the transistor 31 and the NPN transistor 32, and the base is connected to the offset limit value adjusting terminal 12.
  • the NPN transistor 33 is connected between the emitter of the NPN transistor 33 and the low potential side 38 of the power supply.
  • the resistor 40 provided, the resistor 35 having one end connected to the collector of the NPN transistor 32, and the collector of the NPN transistor 31 and the other end of the resistor 35 Between the other end of the resistor 35 and the high-potential side 37 of the power supply, so that the differential amplifier 3 By setting the value of R5 XI), offset compensation can be reliably performed within the linear operation range of the differential amplifier circuits 3 and 4.
  • FIG. 4 is a diagram illustrating a configuration of an amplifier circuit according to a second embodiment of the present invention. The same parts as those in FIG. 3 are denoted by the same reference numerals.
  • This amplifier circuit has an offset output limiting circuit 50.
  • the offset output limiting circuit 50 is an NPN transistor 32 whose base is connected to the offset compensation voltage output terminal (output terminal of the operational amplifier 25) of the offset compensation voltage generation circuit 8 and whose collector is connected to the negative phase input terminal 2. And the NPN Transistor An emitter is connected to the emitter of the inverter 32, the collector is connected to the positive-phase input terminal 1, and the base is connected to the offset compensation voltage reference voltage source 26, and the NPN transistor 31 and the NPN transistor 32 are connected.
  • An NPN transistor 33 having a collector connected to the emitter and a base connected to the offset limit value adjusting terminal 12; a resistor 40 provided between the emitter of the NPN transistor 33 and the low potential side 38 of the power supply; A resistor 51 provided between the collector of the NPN transistor 32 and the high potential side 37 of the power supply; a resistor 52 provided between the collector of the NPN transistor 32 and the low potential side 38 of the power supply; A resistor 53 is provided between the collector of the power supply 31 and the high potential side 37 of the power supply, and a resistor 54 is provided between the collector of the NPN transistor 31 and the low potential side 38 of the power supply.
  • NPN transistors 31, 32 and resistors 51, 52, 53, 54 form a differential amplifier circuit.
  • the current I flowing through this differential amplifier circuit is determined by the NPN transistor 33 (offset limit value adjusting voltage of the offset limit value adjusting terminal 12) and the resistor 38.
  • the resistance values of the resistors 51, 52, 53, and 54 are R8, R9, RIO, and R11, respectively, and the voltage value of the high-potential side 37 of the power supply is: Offset voltage of positive-phase input terminal 1 + V. ff , offset voltage of negative-phase input terminal 2 — V. ff is expressed by the following equations (7) and (8), respectively.
  • V off ((R8R9) / (R8 + R9)) ⁇ 7 (7)
  • -V off ((R10-R1 1) / (R10 + R1 1))-I (8)
  • the base voltage of the transistor 33 can be adjusted externally, and by adjusting the current I, The upper and lower limits of the offset compensation voltage can be set.
  • the linearity of the differential amplifier circuits 3 and 4 can be increased. Securely within the operating range Offset compensation can be performed.
  • the offset output limiting circuit 50 connects the base to the output terminal of the offset compensation voltage of the offset compensation voltage generation circuit 8 (the output terminal of the operational amplifier 25). Connect the emitter to the NPN transistor 32 with the collector connected to the phase input terminal 2, the emitter to the emitter of the NPN transistor 32, the collector to the positive phase input terminal 1, and the base to the offset compensation voltage reference voltage source 26.
  • the collector of the connected NPN transistor 31 and the emitters of the NPN transistor 31 and the NPN transistor 32 and the base of the NPN transistor 33 and the base of the NPN transistor 33 and the NPN transistor 33 A resistor 40 provided between the emitter and the low potential side 38 of the power supply, and a resistor 5 provided between the collector of the NPN transistor 32 and the high potential side 37 of the power supply 1; a resistor 52 provided between the collector of the NPN transistor 32 and the low potential side 38 of the power supply; a resistor 53 provided between the collector of the NPN transistor 31 and the high potential side 37 of the power supply; Since it has the resistor 54 provided between the collector of the transistor 31 and the low potential side 38 of the power supply, by setting + Voff, -Voff ⁇ 10 Om Vpp, the differential amplifier circuit Offset compensation can be reliably performed in the linear operation range of 3 to 4.
  • the differential amplifying means performs amplification
  • the detecting means detects the peak value of the output voltage of the differential amplifying means
  • the generating means outputs the detection result of the detecting means.
  • An offset compensation voltage for offset compensation is generated based on the offset compensation voltage
  • the limiting means limits the offset compensation voltage generated by the generating means to a predetermined range and feeds back to the differential amplifying means.
  • the offset compensation voltage fed back to the differential amplifying means can be limited within a predetermined range, so that an excessive offset compensation voltage can be limited and stable offset compensation can be performed. Play.
  • the limiting unit generates the bias voltage of the differential amplifying unit. This makes it possible to generate a bias voltage for the differential amplifying means in the amplifier circuit, eliminating the need to externally input a bias voltage for the differential amplifying means. This has the effect of simplifying the external circuit.
  • the detecting means detects a peak value or an intermediate value of the output voltage of the differential amplifying means, and generates a first reference voltage obtained by adding a predetermined external voltage to the intermediate value voltage. And outputting the detected peak value and the generated first reference voltage to the generation means.
  • the generation means outputs an offset for offset compensation based on the peak value and the first reference voltage from the detection means. Generate a compensation voltage.
  • an appropriate first reference voltage can be generated by adjusting a predetermined external voltage with reference to an intermediate value that maintains a constant value even when the offset of the output signal is shifted. Therefore, the offset compensation voltage can be generated based on the offset, so that an appropriate offset compensation voltage can be generated.
  • the generation unit outputs the second reference voltage to the limiting unit, the operational amplifier having the output terminal connected to the input terminal of the offset compensation voltage of the limiting unit, and the operational amplifier.
  • a first resistor is provided between the negative-phase input terminal and the peak value output terminal of the detecting means, and a first resistor is provided between the positive-phase input terminal of the operational amplifier and the first reference voltage output terminal of the detecting means.
  • a third resistor provided between the negative-phase input terminal and the output terminal of the operational amplifier; and a third resistor provided between the output terminal of the second reference voltage output means and the positive-phase input terminal of the operational amplifier.
  • the limiting means connects the base to the output terminal of the offset compensation voltage of the generating means, and connects the collector to the negative-phase input terminal of the differential amplifying means;
  • a second transistor that connects the emitter to the transistor emitter, connects the collector to the positive-phase input terminal of the differential amplifying means, and inputs the second reference voltage to the base, the first transistor and the second transistor A third transistor for connecting a collector to the emitter of the third transistor and inputting a voltage for adjustment to the base; a fifth resistor provided between the emitter of the third transistor and the low potential side of the power supply;
  • a sixth resistor connected at one end to the transistor collector and a second transistor A seventh resistor provided between the collector of the second resistor and the other end of the sixth resistor, and an eighth resistor provided between the other end of
  • the limiting means connects the base to the output terminal of the offset compensation voltage of the generating means, and connects the collector to the negative-phase input terminal of the differential amplifying means;
  • a second transistor that connects the emitter to the transistor emitter, connects the collector to the positive-phase input terminal of the differential amplifying means, and inputs the second reference voltage to the base, the first transistor and the second transistor
  • a third transistor for connecting a collector to the emitter of the third transistor and inputting a voltage for adjustment to the base; a fifth resistor provided between the emitter of the third transistor and the low potential side of the power supply;
  • a sixth resistor provided between the collector of the transistor and the high potential side of the power supply; a seventh resistor provided between the collector of the second transistor and the high potential side of the power supply;
  • Offset compensation voltage to provide an eighth resistor provided between the collector and the low potential side of the power supply and a ninth resistor provided between the collector of the second transistor and the low potential side of the power supply.
  • the amplifier circuit according to the present invention is useful for an amplifier circuit used in an optical communication system, and is suitable for compensating for an offset voltage generated due to variations in transistor characteristics and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

明 細 書 増幅回路 技術分野
この発明は、 1または複数段の差動増幅回路によって増幅を行う増幅回路に関 し、 特に、 トランジスタ特性のばらつき等によって発生するオフセット電庄を補 償する増幅回路に関するものである。 背景技術
光通信システムで用いられる増幅回路は、 低周波から高周波にかけての広域な 信号を増幅するために、 多段接続した差動増幅回路を備えている。 これらの差動 増幅回路は、 小型化, 低コスト化のために集積ィ匕されている。 このような集積回 路では、 トランジスタのばらつきが無視できず、 温度や電源電圧の変動によって、 差動増幅回路の正相入力端子に入力される電圧の直流成分と逆相入力端子に入力 される電圧の直流成分とがずれてオフセット電圧が発生する。 このオフセット電 圧は、 高利得が得られる多段差動増幅回路で増幅され、 正相 '逆相間のデューテ ィー変動を引き起こす。 これにより、 所望の出力振幅が得られなくなるという問 題点がある。
この問題を解決する増幅回路として、 たとえば、 特開平 1 1一 4 2 6 5号公報 に開示された 「増幅器」 が知られている。 第 5図は、 この従来の増幅器の構成を 示す図である。 この増幅器は、 入力端子 8 1からの入力信号を正相入力とし、 正 相信号および逆相信号を出力端子 8 5, 8 6にそれぞれ出力する差動増幅回路 8 3と、 差動増幅回路 8 3の逆相出力を入力とするピーク検出回路 8 7と、 ピーク 検出回路 8 7からの出力信号を逆相入力とし、 差動増幅回路 8 3の出力信号の線 形動作上限電圧である基準電圧 9 0を正相入力とし、 出力を差動増幅回路 8 3の 逆相入力とした差動増幅回路 8 9と、 を備えている。 差動増幅回路 8 3は、 オフ セット補償電圧生成回路 88を構成する。 入力端子 8 1からの入力信号は 「1」 「0」 の矩形信号であるとする。
差動増幅回路 8 3は入力端子 8 1からの入力信号を増幅し、 正相信号, 逆相信 号を出力端子 85, 86にそれぞれ出力する。 ピーク検出回路 87は、 差動増幅 回路 8 3からの逆相出力信号を入力し、 入力信号の 「0」 に相当する逆相出力信 号のピーク電圧を検出する。 差動増幅回路 89は、 出力信号の線形動作上限電圧 である基準 ®Ϊ90およびピーク検出回路 87が検出したピーク電圧に基づいて オフセット電圧を検出し、 検出したオフセット電圧の極性を反転してオフセット 補償電圧を生成し、 生成したオフセット補償電圧を差動増幅回路 8 3に帰還させ る。 これにより、 オフセット電圧を.自動的に補償することができる。
オフセット補償電圧生成回路 88に利得を持たせることで、 さらにオフセット 電圧を低減することができる。 差動増幅回路 83の出力に発生するオフセット電 圧を VQFF0UT、 差動増幅回路83の入力信号に含まれるオフセット電圧を V。FFIN、 差動増幅回路 83に帰還されるオフセット補償電圧を Δν、 差動増幅回路 83 の利得を G 1とすると、 オフセット電圧 V0FFOTは次式 (1) で表される。
Figure imgf000003_0001
(V0FFIN-厶 V) · G 1 ( 1 )
ピーク検出回路 8 7の検波効率を r?、 オフセット補償電圧生成回路 88の利 得を 「G2」 とすると、 オフセット補償電圧 Δνは次式 (2) で表される。
厶 = 誦 · G2 (2)
式 (1) に式 (2) を代入して変形すると、 オフセット電圧 V。F匿は次式 (3 ) で表される。
VOFFor= (G l/ (1 +G 1 ■ 77 · G2) ) · V。關 (3)
ここで、 (G 1 · η · G2) 》 1とすると、 式 (3) は式 (4) として表すこ とができる。
V0FF0UT^ ( 1 / (77 - G 2) ) · V。FFIN (4)
たとえば、 η = 0· 5, G2 = 30 d Bの場合、 V0FFm= (1/1 6) · V0FFI Nとなり、 差動増幅回路 8 3の出力に発生するオフセット電圧が低減される。 し力 しながら、 上記従来の技術によれば、 オフセット補償電圧生成回路が生成 したオフセット補償電圧がそのまま差動増幅回路に帰還されるため、 過度なオフ セット補償電圧が帰還され、 安定したオフセット補償を行うことができない場合 があるという問題点があった。 たとえば、 入力信号の振幅が差動増幅回路の線形 動作範囲を超えた場合は、 ピーク検波値が飽和し、 正確なオフセット補償電圧を 生成することができなくなり、 不安定なフィードバック動作を引き起こすという 不具合があった。
特に、 オフセット補償電圧生成回路にオフセット電圧低減のための利得を持た せてある場合、 出力に実際に発生したオフセット電圧に対して過度なオフセット 補償電圧が帰還されるという不具合があった。 また、 差動増幅回路が等化増幅回 路である場合、 大振幅の信号が入力されると等化増幅回路の利得が下がり、 オフ セット補償電圧生成回路の利得がフィ一ドバックループ内で支配的になり、 出力 に実際に発 したオフセット電圧に対して過度なオフセット補償電圧が帰還され るという不具合があった。
従って、 この発明は、 過度なオフセット補償電圧を制限し、 安定したオフセッ ト補償を行うことを可能とする増幅回路を提供することを目的としている。 発明の開示
この発明にかかる増幅回路にあっては、 1または複数の差動増幅回路からなる 差動増幅手段と、 前記差動増幅手段の出力電圧のピーク値を検出する検出手段と、 前記検出手段の検出結果に基づいてオフセット補償用のオフセット補償電圧を生 成する生成手段と、 前記生成手段が生成したオフセット補償電圧を所定の範囲内 に制限して前記差動増幅手段に帰還させる制限手段と、 を具備することを特徴と する。
この発明によれば、 差動増幅手段が、 増幅を行い、 検出手段が、 差動増幅手段 の出力電圧のピーク値を検出し、 生成手段が、 検出手段の検出結果に基づいてォ フセット補償用のオフセット補償電圧を生成し、 制限手段が、 生成手段が生成し たオフセット補償電圧を所定の範囲内に制限して差動増幅手段に帰還させる。 こ れにより、 差動増幅手段に帰還されるオフセット補償電圧を所定の範囲内に制限 することができる。
つぎの発明にかかる増幅回路にあっては、 前記制限手段が、 前記差動増幅手段 のバイアス電圧を生成することを特徴とする。
この発明によれば、 制限手段が、 差動増幅手段のバイアス電圧を生成する。 こ れにより、 増幅回路内で差動増幅手段のバイアス電圧を生成することが可能とな り、 外部から差動増幅手段のバイアス電圧を入力する必要がなくなる。
つぎの発明にかかる増幅回路にあっては、 前記検出手段が、 前記差動増幅手段 の出力電圧のピ一ク値および中間値を検出し、 該中間値の電圧に所定の電圧を加 えた第 1の基準電圧を生成し、 前記ピーク値および前記第 1の基準電圧を前記生 成手段に出力し、 前記生成手段が、 前記検出手段からのピーク値および第 1の基 準電圧に基づいて前記オフセット補償電圧を生成することを特徴とする。
この発明によれば、 検出手段が、 差動増幅手段の出力電圧のピーク値および中 間値を検出し、 該中間値の電圧に所定の外部電圧を加えた第 1の基準電圧を生成 し、 検出したピーク値および生成した第 1の基準電圧を前記生成手段に出力し、 生成手段が、 検出手段からのピーク値および第 1の基準電圧に基づいてオフセッ ト補償用のオフセット補償電圧を生成する。 これにより、 出力信号のオフセット がずれた場合も一定値を保つ中間値を基準とし、 所定の外部電圧を調整して適切 な第 1の基準電圧を生成することができ、 この第 1の基準電圧に基づいてオフセ ット補償電圧を生成することができる。
つぎの発明にかかる増幅回路にあっては、 前記生成手段が、 前記制限手段に第 2の基準電圧を出力する第 2基準電圧出力手段と、 前記制限手段のオフセット補 償電圧の入力端子に出力端子を接続したオペアンプと、 前記オペアンプの逆相入 力端子と前記検出手段のピーク値の出力端子との間に設けた第 1の抵抗と、 前記 オペアンプの正相入力端子と前記検出手段の第 1の基準電圧の出力端子との間に 設けた第 2の抵抗と、 前記オペァンプの逆相入力端子と出力端子との間に設けた 第 3の抵抗と、 前記第 2基準電圧出力手段の出力端子と前記オペァンプの正相入 力端子との間に設けた第 4の抵抗と、 を具備することを特徴とする。
この発明によれば、 生成手段が、 制限手段に第 2の基準電圧を出力する第 2基 準電圧出力手段と、 制限手段のオフセット補償電圧の入力端子に出力端子を接続 したオペアンプと、 オペアンプの逆相入力端子と検出手段のピーク値の出力端子 との間に設けた第 1の抵抗と、 オペアンプの正相入力端子と検出手段の第 1の基 準電圧の出力端子との間に設けた第 2の抵抗と、 ォペアンプの逆相入力端子と出 力端子との間に設けた第 3の抵抗と、 第 2基準電圧出力手段の出力端子とォペア ンプの正相入力端子との間に設けた第 4の抵抗とを備え、 第 1の抵抗と第 3の抵 抗との比 (第 2の抵抗と第 4の抵抗との比) によって利得を決定することができ る。
つぎの発明にかかる増幅回路にあっては、 前記制限手段が、 前記生成手段のォ フセット補償電圧の出力端子にベースを接続し、 前記差動増幅手段の逆相入力端 子にコレクタを接続した第 1のトランジスタと、 前記第 1のトランジスタのエミ ッタにェミッタを接続し、 前記差動増幅手段の正相入力端子にコレクタを接続し、 前記第 2の基準電圧をベースに入力する第 2のトランジスタと、 前記第 1のトラ ンジスタおよび前記第 2のトランジスタのエミッタにコレクタを接続し、 ベース に調整用の電圧を入力する第 3のトランジスタと、 前記第 3のトランジスタのェ ミッタと電源の低電位側との間に設けた第 5の抵抗と、 前記第 1のトランジスタ のコレクタに一端を接続した第 6の抵抗と、 前記第 2のトランジスタのコレクタ と前記第 6の抵抗の他端との間に設けた第 7の抵抗と、 前記第 6の抵抗の他端と 電源の高電位側との間に設けた第 8の抵抗と、 を具備することを特徴とする。 この発明によれば、 制限手段が、 生成手段のオフセット補償電圧の出力端子に ベースを接続し、 差動増幅手段の逆相入力端子にコレクタを接続した第 1のトラ ンジスタと、 第 1のトランジスタのェミッタにェミッタを接続し、 差動増幅手段 の正相入力端子にコレクタを接続し、 第 2の基準電圧をベースに入力する第 2の トランジスタと、 第 1のトランジスタおよび第 2のトランジスタのエミッタにコ レクタを接続し、 ベースに調整用の電圧を入力する第 3のトランジスタと、 第 3 のトランジスタのェミッタと電源の低電位側との間に設けた第 5の抵抗と、 第 1 のトランジスタのコレクタに一端を接続した第 6の抵抗と、 第 2のトランジスタ のコレクタと第 6の抵抗の他端との間に設けた第 7の抵抗と、 第 6の抵抗の他端 と電源の高電位側との間に設けた第 8の抵抗とを備え、 これにより、 オフセット 補償電圧を所定の範囲内に制限することができる。
つぎの発明にかかる増幅回路にあっては、 前記制限手段が、 前記生成手段のォ フセット補償電圧の出力端子にベースを接続し、 前記差動増幅手段の逆相入力端 子にコレクタを接続した第 1のトランジスタと、 前記第 1のトランジスタのエミ ッタにェミッタを接続し、 前記差動増幅手段の正相入力端子にコレクタを接続し、 前記第 2の基準電圧をベースに入力する第 2のトランジスタと、 前記第 1のトラ ンジスタおよび前記第 2のトランジスタのエミッタにコレクタを接続し、 ベース に調整用の «Ιΐを入力する第 3のトランジスタと、 前記第 3のトランジスタのェ ミッタと電源の低電位側との間に設けた第 5の抵抗と、 前記第 1のトランジスタ のコレクタと電源の高電位側との間に設けた第 6の抵抗と、 前記第 2のトランジ スタのコレクタと電源の高電位側との間に設けた第 7の抵抗と、 前記第 1のトラ ンジスタのコレクタと電源の低電位側との間に設けた第 8の抵抗と、 前記第 2の トランジスタのコレクタと電源の低電位側との間に設けた第 9め抵抗と、 を具備 することを特徴とする。
この発明によれば、 制限手段が、 生成手段のオフセット補償電圧の出力端子に ベースを接続し、 差動増幅手段の逆相入力端子にコレクタを接続した第 1のトラ ンジスタと、 第 1のトランジスタのェミッタにェミッタを接続し、 差動増幅手段 の正相入力端子にコレクタを接続し、 第 2の基準電圧をベースに入力する第 2の トランジスタと、 第 1のトランジスタおよび第 2のトランジスタのェミッタにコ レクタを接続し、 ベースに調整用の電圧を入力する第 3のトランジスタと、 第 3 のトランジスタのエミッタと電源の低電位側との間に設けた第 5の抵抗と、 第 1 のトランジスタのコレクタと電源の高電位側との間に設けた第 6の抵抗と、 第 2 のトランジスタのコレクタと電源の高電位側との間に設けた第 7の抵抗と、 第 1 のトランジスタのコレクタと電源の低電位側との間に設けた第 8の抵抗と、 第 2 のトランジスタのコレクタと電源の低電位側との間に設けた第 9の抵抗とを備え、 これにより、 オフセット補償電圧を所定の範囲内に制限することができる。 図面の簡単な説明
第 1図は、 この発明の実施の形態 1にかかる増幅回路の構成を示す図であり、 第 2,図は > 第 1図に示したオフセット補償電圧生成回路の一構成例を示す図であ り、 第 3図は、 第 1図に示したオフセット出力制限回路の一構成例を示す図であ り、 第 4図は、 この発明の実施の形態 2にかかる増幅回路の構成を示す図であり、 第 5図は、 従来における増幅回路の構成を示す図である。 発明を実施するための最良の形態
以下、 この発明にかかる増幅回路の実施の形態を、 図面を参照して詳細に説明 する。 なお、 この実施の形態により、 この発明が限定されるものではない。
実施の形態 1 .
この発明の実施の形態 1にかかる増幅回路として、 光通信システムで用いられ る、 多段接続した差動増幅回路を備えた増幅回路 (半導体集積回路) を例に挙げ て説明する。 第 1図は、 この発明の実施の形態 1にかかる増幅回路の構成を示す 図である。 この増幅回路は、 次段の差動増幅回路の正相入力端子, 逆相入力端子 に正相出力信号, 逆相出力信号を出力するように多段接続された複数の差動増幅 回路 3〜4と、 外部からの正相入力信号, 逆相入力信号を入力する初段の差動増 幅回路 3の正相入力端子 1 , 逆相入力端子 2と、 外部に正相出力信号, 逆相出力 信号をそれぞれ出力する最終段の差動増幅回路 4の正相出力端子 5, 逆相出力端 子 6とを備えている。
また、 この増幅回路は、 リファレンス電圧 (第 1の基準電圧) 生成に用いるリ ファレンス電圧調整用電圧を外部に入力するリファレンス電圧調整用端子 1 1と、 最終段の差動増幅回路 4からの正相出力信号および逆相出力信号を入力し、 入力 した信号のピーク値および中間値を検出し、 リファレンス電圧調整用端子 1 1か らのリファレンス ®ϊ調整用電圧を入力し、 リファレンス電圧ならびに正相出力 信号または逆相出力信号のピーク値を出力するピーク検波回路 7とを備えている。 また、 この増幅回路は、 ピーク検波回路 7からのピーク値およびリファレンス 電圧を入力し、 オフセット補償電圧を生成し、 生成したオフセット補償電圧およ びオフセット補償電圧の基準電圧 (第 2の基準電圧) を出力するオフセット補償 電圧生成回路 8と、 オフセット補償電圧の制限値の調整に用いるオフセット制限 値調整用電圧を入力するオフセット制限値調整用端子 1 2と、 オフセット補償電 圧生成回路 8からのオフセット補償電圧およびオフセット補償電圧の基準電圧を 入力し、 オフセット制限値調整用端子 1 2からのオフセット制限値調整用電圧を 入力し、 初段の差動増幅回路 3の正相入力端子 1および逆相入力端子 2に制限し たオフセット補償電圧を帰還させるオフセット出力制限回路 9とを備えている。 差動増幅回路 3〜 4は、 複数の差動増幅回路が多段接続されたものであって、 初段の差動増幅回路 3が、 外部から正相入力端子 1 , 逆相入力端子 2を介して正 相入力信号, 逆相入力信号を入力し、 次段の差動増幅回路の正相入力端子, 逆相 入力端子に正相出力信号, 逆相出力信号を出力する。 以下同様に、 各差動増幅回 路が、 次段の差動増幅回路の正相入力端子, 逆相入力端子に正相出力信号, 逆相 出力信号をそれぞれ出力する。 最終段の差動増幅回路 4は、 正相出力端子 5, 逆 相出力端子 6を介して外部に正相出力信号, 逆相出力信号をそれぞれ出力する。 ピーク検波回路 7は、 最終段の差動増幅回路 4からの正相出力信号および逆相 出力信号を入力し、 入力した正相出力信号および逆相出力信号のピーク値および 中間値を検出する。 この中間値は、 オフセットがずれた場合も一定の値となる。 また、 リファレンス電圧調整用端子 1 1を介して外部からリファレンス電圧調整 用電圧を入力し、 入力したリファレンス電圧調整用電圧および検出した中間値に 基づいてリファレンス電圧を生成する。 ピーク検波回路 7の構成は特に限定され ず、 たとえば、 前述した従来のピーク検出回路 8 7と同様のものを用いてもよい。 リファレンス電圧調整用電圧は、 中間値との和が、 オフセット電圧が 0ボルト の場合の出力信号のピーク値 (初期ピーク検波値) になるように調整された電圧 である。 換言すれば、 初期ピーク検波値と中間値との差になるように調整された 電圧である。 このリファレンス電圧調整用電圧を中間値の電圧に加えることによ つて初期ピーク検波値に調整されたリファレンス電圧を生成する。 そして、 この リファレンス電圧ならぴに正相出力信号または逆相出力信号のピーク値をオフセ ット補償電圧生成回路 8に出力する。
オフセット補償電圧生成回路 8は、 ピーク検波回路 7からのピーク値およびリ ファレンス電圧を入力し、 ピーク値とリファレンス電圧との差を 0にする、 すな わちオフセット電圧を 0ボルトにするオフセット補償に用いるオフセット補償電 圧を生成し、 生成したオフセット補償電圧およびオフセット補償電圧の基準電圧 (第 2の基準電圧) をオフセット出力制限回路 9に出力する。 オフセット補償電 圧生成回路 8の構成は、 特に限定されず、 たとえば、 前述したオフセット補償電 圧生成回路 8 8と同様のものを用いてもよい。
オフセット出力制限回路 9は、 オフセット補償電圧生成回路 8からのオフセッ ト補償電圧およびオフセッ卜補償電圧の基準電圧を入力し、 オフセット制限値調 整用端子 1 2からオフセット制限値調整用電圧を入力し、 オフセット補償電圧を 所定の範囲の電圧に制限し、 初段の差動増幅回路 3の正相入力端子 1および逆相 入力端子 2に制限したオフセット補償電圧を帰還させる。 すなわち、 オフセット 出力制限回路 9は, オフセット制限値調整用端子 1 2によって定めたオフセット 出力上限から下限の範囲内にオフセット補償電圧を制限して出力する。
ここで、 制限されたオフセット補償電圧は、 初段の差動増幅回路 3の正相入力 端子 1と逆相入力端子 2との D Cバイアス条件に合わせるように設定される。 す なわち、 初段の差動増幅回路 3のバイアスを、 外部から与えるのではなく、 オフ セット出力制限回路 9で生成して与える。 なお、 差動増幅回路 3〜4は、 この発 明の差動增幅手段に対応し、 ピーク検波回路 7は、 この発明の検出手段に対応し、 オフセット補償電圧生成回路 8は、 この発明の生成手段に対応し、 オフセット出 力制限回路 9は、 この発明の制限手段に対応する。
以上の構成において、 実施の形態 1の動作について説明する。 実施の形態 1の 動作においては、 まず、 初段の差動増幅回路 3の正相入力端子 1, 逆相入力端子 2を介して正相入力信号, 逆相入力信号がそれぞれ入力される。 入力された正相 入力信号, 逆相入力信号は、 初段の差動増幅回路 3から最終段の差動増幅回路 4 に至るまで、 各差動増幅回路のト一タルの利得分増幅される。 そして、 最終段の 差動増幅回路 4から正相出力信号, 逆相出力信号が正相出力端子 5 , 逆相出力端 子 6にそれぞれ出力される。 最終段の差動増幅回路 4からの正相出力信号, 逆相 出力信号には、 温度, 電源電圧, トランジスタ特性等のばらつきから生じたオフ セット電圧が含まれることとなる。
最終段の差動増幅回路 4からの正相出力信号, 逆相出力信号は、 ピーク検波回 路 7に入力される。 ピーク検波回路 7では、 正相出力信号, 逆相出力信号のピー ク儘と、 正相出力信号と逆相相出力信号との中間値とが検出される。 そして、 こ の中間値の電圧にリファレンス電圧調整用 ¾]£が加算され、 初期ピーク検波値と 同じ値のリファレンス電圧が生成される。 ピーク検波回路 7は、 生成したリファ レンス電圧ならびに検出した正相出力信号または逆相出力信号のピーク値をオフ セット補償電圧生成回路 8に出力する。
オフセット補償電圧生成回路 8は、 ピーク値とリファレンス電圧との差の電圧 を反転増幅してオフセット補償電圧を生成する。 また、 オフセット補償電圧の基 準電圧を生成する。 オフセット補償電圧生成回路 8の利得は、 最終段の差動増幅 回路 4の出力におけるオフセット電圧を低減させるうえで有効に作用する。 たとえば、 オフセット補償電圧生成回路 8の利得を 3 0 d B、 ピーク検波回路 7の検波効率を 0 . 5、 最終段の差動増幅回路 4の出力におけるオフセット電圧 を V。FFwr、 正相入力端子 1, 逆相入力端子 2を介して入力される正相入力信号, 逆相入力信号のオフセット電圧を V0FF1Nとすると、 V。ffu ( 1 / 1 6 ) · Voffin の関係が成り立ち、 オフセット電圧 ν。ρρΙΝに対し、 オフセット電圧 V。ffutを低減 することができる。 生成されたオフセット補償電圧は、 オフセット出力制限回路 9で制限されて初段の差動増幅回路 3の正相入力端子 1および逆相入力端子 2に 出力される。
(オフセット補償電圧生成回路)
つぎに、 オフセット補償電圧生成回路 8について、 第 2図を参照してさらに具 体的に説明する。 第 2図は、 第 1図に示したオフセット補償電圧生成回路 8の一 構成例を示す図である。 オフセット補償電圧生成回路 8は、 オフセット出力制限 回路 9にオフセット補償電圧の基準電圧を出力するオフセット補償電圧基準電圧 源 26と、 オフセット出力制限回路 9のオフセット補償電圧の入力端子に出力端 子を接続したオペアンプ 25と、 オペアンプ 25の逆相入力端子とピーク検波回 路 7のピーク値の出力端子との間に設けた抵抗 21と、 オペアンプ 25の正相入 力端子とピーク検波回路 7のリファレンス電圧の出力端子との間に設けた抵抗 2 2と、 オペアンプ 25の逆相入力端子と出力端子との間に設けた抵抗 23と、 ォ フセット補償電圧基準電圧源 26とオペアンプ 25の正相入力端子との間に設け た抵抗 24とを備えている。
このオフセット補償電圧生成回路 8においては、 抵抗 21〜24によって利得 が決定される。 抵抗 21, 22, 23, 24の抵抗値をそれぞれ R 1, R 2, R 3, R4とし、 オフセット補償電圧生成回路 8の利得を G 3とすると、 R 1=R 2, R3=R4の場合、 G3=R3,R 1=R4/R2が成り立つ。 最終段の差 動増幅回路 4の出力で発生したオフセット電圧を V。ffut、 初段の差動増幅回路 3 の入力信号に含まれる初期オフセット電圧を V。ffin、 ピーク検波回路 7の検波効 率を r? とすると、 以下の式が成り立つ。
Voffout^ (1/ (03 Χ η) ) X Voffin (5)
抵抗値 R 1〜R 4を調整することにより、 オフセット補償電圧生成回路 8の利 得 G 3を任意の値に設定できる。
(オフセット出力制限回路)
つぎに、 オフセット出力制限回路 9について、 第 3図を参照してさらに具体的 に説明する。 第 3図は、 第 1図に示したオフセット出力制限回路 9の一構成例を 示す図である。 オフセッ ト出力制限回路 9は、 オフセッ ト補償電圧生成回路 8の オフセット補償電圧の出力端子 (オペアンプ 25の出力端子) にベースを接続し、 逆相入力端子 2にコレクタを接続した NPN型トランジスタ 32と、 NPN型ト ランジスタ 32のェミッタにエミッタを接続し、 正相入力端子 1にコレクタを接 続し、 オフセッ ト補償電圧基準電圧源 26にベースを接続した NPN型トランジ スタ 31とを備えている。
また、 オフセッ ト出力制限回路 9は、 NPN型トランジスタ 31および NPN 型トランジスタ 32のェミッタにコレクタを接続し、 オフセット制限値調整用端 子 12にベースを接続した NPN型トランジスタ 33と、 NPN型トランジスタ 33のェミッタと電源の低電位側 38との間に設けた抵抗 40と、 NPN型トラ ンジスタ 32のコレクタに一端を接続した抵抗 35と、 NPN型トランジスタ 3 1のコレクタと抵抗 35の他端との間に設けた抵抗 34と、 抵抗 35の他端と電 源の高電位側 37との間に設けた抵抗 36とを備えている。
NPN型トランジスタ 31, 32および抵抗 34, 35, 36は、 差動増幅回 路を構成する。 この差動増幅回路に流れる電流 Iは、 NPN型トランジスタ 33 (オフセット制限値調整用端子 12のオフセット制限値調整用電圧) および抵抗 38によって決定される。 ここで、 抵抗 34, 35, 36の抵抗値をそれぞれ R 5, R6, R 7とし、 電源の高電位側 37の電圧値を とすると、 オフセット 出力制限回路 9から初段の差動増幅回路 3の入力部に出力される出力電圧 Vdccnt は以下の式 (6) で表される。
Vdccont= (V^ - (R7X I) ) + (R5 X I) (6)
このように、 出力電圧 Vdccntは、 (R 7 X I ) を中心に, (R 5 X I ) または (R6 X I) [Vp p] の範囲内のものとなる。
NPN型トランジスタ 33のベース電圧を外部から調整可能とし、 電流 Iを調 整することにより、 オフセット補償電圧の上限値, 下限値を設定することができ る。 特に、 多段に接続された差動増幅回路 3〜4の線形動作範囲内に (R5X I ) 値を設定することにより、 差動増幅回路 3〜4の線形動作範囲からオフセッ ト 補償電圧がずれることを防ぐことができる。 たとえば、 差動増幅回路 3〜4が線 形動作可能な入力範囲が 1 0 0 m V p pである場合、 (R 5 X I ) ≤ 1 0 O mV p Pとなるように電流 Iを調整することにより、 差動増幅回路 3〜 4の線形動作 範囲内で確実にオフセット補償を行うことができる。
前述したように、 実施の形態 1によれば、 オフセット出力制限回路 9がオフセ ット補償電圧を所定の範囲内に制限するため、 増幅回路で実際に発生したオフセ ット電圧に対して過度なオフ.セット補償電圧が生成され、 帰還されることを防ぐ ことができる。 また、 過度なオフセット補償電圧が制限されるため、 オフセット 補償電圧生成回路 8の利得設定値の許容範囲を広げることができる。 また、 実施 の形態 1によれば、 多段接続された差動増幅回路が線形動作するしないにかかわ らず、 過度なオフセッ ト補償電圧を制限することができ、 安定したオフセッ ト自 動調整を行うことができる。
特に、 多段差動増幅回路が等化増幅回路であった場合、 大入力振幅が入力され ると等化増幅回路の利得が下がり、 オフセット補償電圧生成回路 8の利得がフィ —ドバックループ内で支配的になり、 増幅回路で実際に発生したオフセット電圧 に対して過度なオフセット補償電圧が生成される可能性が高まるが、 オフセット 出力制限回路 9がオフセット補償電圧を所定の範囲内に制限するため、 過度なォ フセット補償電圧が帰還されることを防ぐことができる。 なお、 差動増幅回路を 一つまたは少数とした場合も同様の効果が得られる。
また、 オフセット補償電圧生成回路 8が、 オフセッ ト出力制限回路 9にオフセ ット補償電圧の基準電圧を出力するオフセット補償電圧基準電圧源 2 6と、 オフ セット出力制限回路 9のオフセット補償電圧の入力端子に出力端子を接続したォ ぺアンプ 2 5と、 オペアンプ 2 5の逆相入力端子とピーク検波回路 7のピーク値 の出力端子との間に設けた抵抗 2 1と、 オペアンプ 2 5の正相入力端子とピーク 検波回路 7のリファレンス電圧の出力端子との間に設けた抵抗 2 2と、 オペアン プ 2 5の逆相入力端子と出力端子との間に設けた抵抗 2 3と、 オフセット補償電 圧基準電圧源 2 6とオペアンプ 2 5の正相入力端子との間に設けた抵抗 2 4とを 備え、 これにより、 抵抗値 R lと R3との比 (R 2と R 4との比) によって利得 を決定することができるため、 オフセット補償電圧生成回路 8の利得 G 3を任意 の値に容易に設定することができる。
また、 オフセット出力制限回路 9が、 オフセット補償電圧生成回路 8のオフセ ット補償電圧の出力端子 (オペアンプ 25の出力端子) にベースを接続し、 逆相 入力端子 2にコレクタを接続した NPN型トランジスタ 32と、 NPN型トラン ジスタ 32のエミッタにエミッタを接嫁し、 正相入力端子 1にコレクタを接続し、 オフセッ ト補償電圧基準電圧源 26にベースを接続した NPN型トランジスタ 3 1と、 NPN型トランジスタ 31および NPN型トランジスタ 32のエミッタに コレクタを接続し、 オフセット制限値調整用端子 12にベースを接続した NPN 型トランジスタ 33と、 NPN型トランジスタ 33のエミッタと電源の低電位側 38との間に設けた抵抗 40と、 NPN型トランジスタ 32のコレクタに一端を 接続した抵抗 35と、 NPN型トランジスタ 31のコレクタと抵抗 35の他端と の間に設けた抵抗 34と、 抵抗 35の他端と電源の高電位側 37との間に設けた 抵抗 36とを備えているため、 差動増幅回路 3〜4の線形動作範囲内に (R5 X I) 値を設定することにより、 差動増幅回路 3〜4の線形動作範囲内で確実にォ フセット補償を行うことができる。
実施の形態 2.
この発明にかかる実施の形態 2は、 前述した実施の形態 1において、 オフセッ ト出力制限回路の構成を変更したものである。 基本的な構成, 動作は実施の形態 1と同様につき、 ここでは異なる部分であるオフセット出力制限回路についての み説明する。 第 4図は、 この発明の実施の形態 2にかかる増幅回路の構成を示す 図である。 なお、 第 3図と同一の部分については同一の符号を付している。 この 増幅回路は、 オフセット出力制限回路 50を備えている。
オフセッ ト出力制限回路 50は、 オフセッ ト補償電圧生成回路 8のオフセッ ト 補償電圧の出力端子 (オペアンプ 25の出力端子) にベースを接続し、 逆相入力 端子 2にコレクタを接続した NPN型トランジスタ 32と、 NPN型トランジス タ 32のェミッタにェミッタを接続し、 正相入力端子 1にコレクタを接続し、 ォ フセット補償電圧基準電圧源 26にベースを接続した NPN型トランジスタ 31 と、 NPN型トランジスタ 31および NPN型トランジスタ 32のエミッタにコ レクタを接続し、 オフセット制限値調整用端子 12にベースを接続した NPN型 トランジスタ 33と、 NP N型トランジスタ 33のェミッタと電源の低電位側 3 8との間に設けた抵抗 40と、 NPN型トランジスタ 32のコレクタと電源の高 電位側 37との間に設けた抵抗 51と、 NPN型トランジスタ 32のコレクタと 電源の低電位側 38との間に設けた抵抗 52と、 NPN型トランジスタ 31のコ レクタと電源の高電位側 37との間に設けた抵抗 53と、 NPN型トランジスタ 31のコレクタと電源の低電位側 38との間に設けた抵抗 54とを有している。
NPN型トランジスタ 31, 32および抵抗 51, 52, 53, 54は差動増 幅回路を構成する。 この差動増幅回路を流れる電流 Iは、 NPN型トランジスタ 33 (オフセット制限値調整用端子 12のオフセット制限値調整用電圧) および 抵抗 38によって決定される。 ここで、 抵抗 51, 52, 53, 54の抵抗値を それぞれ R 8, R 9, R I O, R 1 1とし、 電源の高電位側 37の電圧値を とすると、 初段の差動増幅回路 3の正相入力端子 1のオフセット電圧 + V。ff、 逆 相入力端子 2のオフセット電圧— V。ffは、 それぞれ以下の式 (7) , 式 (8) で 表される。
+ Voff= ( (R8 · R9) / (R8+R9) ) · Ι (7)
-Voff= ( (R 10 - R 1 1) / (R 10+R 1 1) ) - I (8) トランジスタ 33のベース電圧を外部から調整可能とし、 電流 Iを調整するこ とにより,'オフセット補償電圧の上限値, 下限値を設定することができる。 特に、 多段に接続された差動増幅回路 3〜 4の線形動作範囲内に + V。ff, ― V。ffの値を 設定することにより、 差動増幅回路 3〜4の線形動作範囲からオフセット補償電 圧がずれることを防ぐことができる。 たとえば、 差動増幅回路 3〜4が線形動作 可能な入力範囲が 10 OmVp pである場合、 +V o f f , -Vo f f ≤ 100 mVp pに設定することにより、 差動増幅回路 3〜 4の線形動作範囲内で確実に オフセット補償を行うことができる。
前述したように、 実施の形態 2によれば、 オフセット出力制限回路 50が、 ォ フセット補償電圧生成回路 8のオフセット補償電圧の出力端子 (オペアンプ 25 の出力端子) にべ一スを接続し、 逆相入力端子 2にコレクタを接続した NPN型 トランジスタ 32と、 NPN型トランジスタ 32のェミッタにェミッタを接続し、 正相入力端子 1にコレクタを接続し、 オフセット補償電圧基準電圧源 26にべ一 スを接続した NPN型トランジスタ 31と、 NPN型トランジスタ 31および N PN型トランジスタ 32のェミッタにコレクタを接続し、 オフセット制限値調整 用端子 12にベースを接続した NPN型トランジスタ 33と、 NPN型トランジ スタ 33のェミッタと電源の低電位側 38との間に設けた抵抗 40と、 N P N型 トランジスタ 32のコレクタと電源の高電位側 37との間に設けた抵抗 51と、 NPN型トランジスタ 32のコレクタと電源の低電位側 38との間に設けた抵抗 52と、 NPN型トランジスタ 31のコレクタと電源の高電位側 37との間に設 けた抵抗 53と、 NPN型トランジスタ 31のコレクタと電源の低電位側 38と の間に設けた抵抗 54とを有しているため、 +Vo f f, -V o f f ≤ 10 Om Vp pに設定することにより、 差動増幅回路 3〜4の線形動作範囲內で確実にォ フセット補償を行うことができる。
以上説明したとおり、 この発明によれば、 差動増幅手段が増幅を行い、 検出手 段が、 差動増幅手段の出力電圧のピーク値を検出し、 生成手段が、 検出手段の検 出結果に基づいてオフセット補償用のオフセット補償電圧を生成し、 制限手段が、 生成手段が生成したオフセット補償電圧を所定の範囲内に制限して差動増幅手段 に帰還させる。 これにより、 差動増幅手段に帰還されるオフセット補償電圧を所 定の範囲内に制限することができるため、 過度なオフセット補償電圧を制限し、 安定したオフセット補償を行うことができる、 という効果を奏する。
つぎの発明によれば、 制限手段が、 差動増幅手段のバイアス電圧を生成する。 これにより、 増幅回路内で差動増幅手段のバイアス電圧を生成することが可能と なり、 外部から差動増幅手段のバイアス電圧を入力する必要がなくなるため、 外 部回路を簡略化することができる、 という効果を奏する。
つぎの発明によれば、 検出手段が、 差動増幅手段の出力電圧のピーク値おょぴ 中間値を検出し、 該中間値の電圧に所定の外部電圧を加えた第 1の基準電圧を生 成し、 検出したピーク値および生成した第 1の基準電圧を前記生成手段に出力し、 生成手段が、 検出手段からのピーク値おょぴ第 1の基準電圧に基づいてオフセッ ト補償用のオフセット補償電圧を生成する。 これにより、 出力信号のオフセット がずれた場合も一定値を保つ中間値を基準とし、 所定の外部電圧を調整して適切 な第 1の基準電圧を生成することができ、 この第 1の基準電圧に基づいてオフセ ット補償電圧を生成することができるため、 適切なオフセット補償電圧を生成す ることができる、 という効果を奏する。
つぎの発明によれば、 生成手段が、 制限手段に第 2の基準電圧を出力する第 2 基準電圧出力手段と、 制限手段のオフセット補償電圧の入力端子に出力端子を接 続したォペアンプと、 ォペアンプの逆相入力端子と検出手段のピーク値の出力端 子との間に設けた第 1の抵抗と、 ォペアンプの正相入力端子と検出手段の第 1の 基準電圧の出力端子との間に設けた第 2の抵抗と、 オペアンプの逆相入力端子と 出力端子との間に設けた第 3の抵抗と、 第 2基準電圧出力手段の出力端子とオペ 了ンプの正相入力端子との間に設けた第 4の抵抗とを備え、 第 1の抵抗と第 3の 抵抗との比 (第 2の抵抗と第 4の抵抗との比) によって利得を決定することがで きるため、 生成手段の利得設定を容易に行うことができる、 という効果を奏する。 つぎの発明によれば、 制限手段が、 生成手段のオフセット補償電圧の出力端子 にベースを接続し、 差動増幅手段の逆相入力端子にコレクタを接続した第 1のト ランジスタと、 第 1のトランジスタのェミッタにェミッタを接続し、 差動増幅手 段の正相入力端子にコレクタを接続し、 第 2の基準電圧をベースに入力する第 2 のトランジスタと、 第 1のトランジスタおよび第 2のトランジスタのエミッタに コレクタを接続し、 ベースに調整用の電圧を入力する第 3のトランジスタと、 第 3のトランジスタのェミッタと電源の低電位側との間に設けた第 5の抵抗と、 第 1のトランジスタのコレクタに一端を接続した第 6の抵抗と、 第 2のトランジス タのコレクタと第 6の抵抗の他端との間に設けた第 7の抵抗と、 第 6の抵抗の他 端と電源の高電位側との間に設けた第 8の抵抗とを備えるため、 オフセット補償 電圧を所定の範囲内に制限することができる、 という効果を奏する。
つぎの発明によれば、 制限手段が、 生成手段のオフセット補償電圧の出力端子 にベースを接続し、 差動増幅手段の逆相入力端子にコレクタを接続した第 1のト ランジスタと、 第 1のトランジスタのェミッタにェミッタを接続し、 差動増幅手 段の正相入力端子にコレクタを接続し、 第 2の基準電圧をベースに入力する第 2 のトランジスタと、 第 1のトランジスタおよび第 2のトランジスタのェミッタに コレクタを接続し、 ベースに調整用の電圧を入力する第 3のトランジスタと、 第 3のトランジスタのェミッタと電源の低電位側との間に設けた第 5の抵抗と、 第 1のトランジスタのコレクタと電源の高電位側との間に設けた第 6の抵抗と、 第 2のトランジスタのコレクタと電源の高電位側との間に設けた第 7の抵抗と、 第 1のトランジスタのコレクタと電源の低電位側との間に設けた第 8の抵抗と、 第 2のトランジスタのコレクタと電源の低電位側との間に設けた第 9の抵抗とを備 えるため、 オフセット補償電圧を所定の範囲内に制限することができる、 という 効果を奏する。 産業上の利用可能性
以上のように、 本発明にかかる増幅回路は、 光通信システムで用いられる増幅 回路に有用であり、 トランジスタ特性のばらつき等によって発生するオフセット 電圧を補償するのに適している。

Claims

請 求 の 範 囲
1 . 1または複数の差動増幅回路からなる差動増幅手段と、
前記差動増幅手段の出力電圧のピーク値を検出する検出手段と、
前記検出手段の検出結果に基づいてオフセット補償用のオフセットネ甫償電圧を 生成する生成手段と、
前記生成手段が生成したオフセット補償電圧を所定の範囲内に制限して前記差 動増幅手段に帰還させる制限手段と、
を具備することを特徴とする増幅回路。
2 . 前記制限手段は、 前記差動増幅手段のバイアス電圧を生成することを特徴 とする請求の範囲第 1項に記載の増幅回路。
3 . 前記検出手段は、 前記差動増幅手段の出力電圧のピーク値および中間値を 検出し、 該中間値の電圧に所定の外部電圧を加えた第 1の基準電圧を生成し、 前 記ピーク値および前記第 1の基準電圧を前記生成手段に出力し、
前記生成手段は、 前記検出手段からのピーク値および第 1の基準電圧に基づい て前記オフセット補償電圧を生成することを特徴とする請求の範囲第 1項に記載 の増幅回路。
4 . 前記生成手段は、
前記制限手段に第 2の基準電圧を出力する第 2基準電圧出力手段と、 前記制限手段のオフセット補償電圧の入力端子に出力端子を接続したオペアン プと、
前記オペアンプの逆相入力端子と前記検出手段のピーク値の出力端子との間に 設けた第 1の抵抗と、
前記オペァンプの正相入力端子と前記検出手段の第 1の基準電圧の出力端子と の間に設けた第 2の抵抗と、
前記オペアンプの逆相入力端子と出力端子との間に設けた第 3の抵抗と、 前記第 2基準電圧出力手段の出力端子と前記オペアンプの正相入力端子との間 に設けた第 4の抵抗と、
を具備することを特徴とする請求の範囲第 3項に記載の増幅回路。
5 . 前記制限手段は、
前記生成手段のオフセット補償電圧の出力端子にベースを接続し、 前記差動増 幅手段の逆相入力端子にコレクタを接続した第 1のトランジスタと、
前記第 1のトランジスタのェミッタにェミッタを接続し、 前記差動増幅手段の 正相入力端子にコレクタを接続し、 前記第 2の基準電圧をベースに入力する第 2 のトランジスタと、
前記第 1のトランジスタおよび前記第 2のトランジスタのェミッタにコレクタ を接続し、 ベースに調整用の電圧を入力する第 3のトランジスタと、
前記第 3のトランジスタのェミッタと電源の低電位側との間に設けた第 5の抵 杭と、
前記第 1のトランジスタのコレクタに一端を接続した第 6の抵抗と、 前記第 2のトランジスタのコレクタと前記第 6の抵抗の他端どの間に設けた第 7の抵抗と、
前記第 6の抵抗の他端と電源の高電位側との間に設けた第 8の抵抗と、 を具備することを特徴とする請求の範囲第 1項に記載の増幅回路。
6 . 前記制限手段は、
前記生成手段のオフセット補償電圧の出力端子にベースを接続し、 前記差動增 幅手段の逆相入力端子にコレクタを接続した第 1のトランジスタと、
前記第 1のトランジスタのェミッタにェミッタを接続し、 前記差動増幅手段の 正相入力端子にコレクタを接続し、 前記第 2の基準電圧をベースに入力する第 2 のトランジスタと、
前記第 1のトランジスタおよび前記第 2のトランジスタのェミッタにコレクタ を接続し、 ベースに調整用の電圧を入力する第 3のトランジスタと、
前記第 3のトランジスタのェミッタと電源の低電位側との間に設けた第 5の抵 抗と、
前記第 1のトランジスタのコレクタと電源の高電位側との間に設けた第 6の抵 杭と、
前記第 2のトランジスタのコレクタと電源の高電位側との間に設けた第 7の抵 杭と、
前記第 1のトランジスタのコレクタと電源の低電位側との間に設けた第 8の抵 抗と、
前記第 2のトランジスタのコレクタと電源の低電位側との間に設けた第 9の抵 抗と、
を具備することを特徴とする請求の範囲第 1項に記載の増幅回路。
PCT/JP2001/004781 2000-06-12 2001-06-06 Circuit amplificateur WO2001097374A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE60136274T DE60136274D1 (de) 2000-06-12 2001-06-06 Verstärkerschaltung
US10/049,290 US6674328B2 (en) 2000-06-12 2001-06-06 Amplifier circuit
EP01936876A EP1292020B1 (en) 2000-06-12 2001-06-06 Amplifier circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-176149 2000-06-12
JP2000176149A JP3967065B2 (ja) 2000-06-12 2000-06-12 増幅回路

Publications (1)

Publication Number Publication Date
WO2001097374A1 true WO2001097374A1 (fr) 2001-12-20

Family

ID=18677905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/004781 WO2001097374A1 (fr) 2000-06-12 2001-06-06 Circuit amplificateur

Country Status (5)

Country Link
US (1) US6674328B2 (ja)
EP (1) EP1292020B1 (ja)
JP (1) JP3967065B2 (ja)
DE (1) DE60136274D1 (ja)
WO (1) WO2001097374A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459714B1 (ko) * 2002-05-03 2004-12-03 삼성전자주식회사 클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법
US7697591B2 (en) * 2002-08-26 2010-04-13 Texas Instruments Incorporated Crest factor reduction processor for wireless communications
US6831510B2 (en) * 2003-02-06 2004-12-14 Fujitsu Limited Continuous low-frequency error cancellation in a high-speed differential amplifier
US7034608B2 (en) * 2004-02-20 2006-04-25 Fujitsu Limited Correcting DC offsets in a multi-stage amplifier
US6992526B2 (en) * 2004-03-05 2006-01-31 Wionics Research Apparatus and method for DC offset reduction
US7689122B2 (en) * 2004-03-05 2010-03-30 Finisar Corporation Polarity-insensitive signal detect circuit for use with any signal sequence
TWI240483B (en) * 2004-05-31 2005-09-21 Ind Tech Res Inst Programmable auto signal amplitude control circuit
JP4492415B2 (ja) * 2005-04-04 2010-06-30 株式会社豊田自動織機 オフセット調整回路
US7684518B2 (en) * 2005-04-28 2010-03-23 Freescale Semiconductor, Inc. Logic threshold acquisition circuits and methods using reversed peak detectors
US7532065B2 (en) * 2005-07-12 2009-05-12 Agere Systems Inc. Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers
US7560957B2 (en) * 2005-07-12 2009-07-14 Agere Systems Inc. High-speed CML circuit design
JP2007133766A (ja) * 2005-11-11 2007-05-31 Ricoh Co Ltd 定電圧回路及び定電圧回路の制御方法
JP4734183B2 (ja) * 2006-06-21 2011-07-27 三洋電機株式会社 オフセット調整装置
JP4562142B2 (ja) * 2006-06-27 2010-10-13 日本電信電話株式会社 光受信器
US7983955B2 (en) * 2006-12-06 2011-07-19 Ganz System and method for tiered website access
US7825714B1 (en) * 2007-06-12 2010-11-02 Quintic Holdings Offset nulling for decreasing offset between currents in a differential signaling system
JP5349842B2 (ja) * 2008-05-30 2013-11-20 株式会社日立製作所 低オフセット入力回路およびそれを含む信号伝送システム
US8014218B2 (en) * 2008-12-24 2011-09-06 International Business Machines Corporation Capacitively isolated mismatch compensated sense amplifier
KR101656266B1 (ko) * 2009-06-15 2016-09-12 삼성전자 주식회사 무선 통신 시스템의 직접변환 수신기에서 직류전압 오프셋을 보상하기 위한 장치 및 방법
US8125840B2 (en) * 2009-08-31 2012-02-28 International Business Machines Corporation Reference level generation with offset compensation for sense amplifier
WO2020174628A1 (ja) * 2019-02-27 2020-09-03 三菱電機株式会社 リミッティング増幅回路
US11817861B2 (en) 2021-11-29 2023-11-14 Samsung Electronics Co., Ltd. Receiver including offset compensation circuit
US20230173273A1 (en) * 2021-12-02 2023-06-08 Boston Scientific Neuromodulation Corporation Circuitry to Assist with Neural Sensing in an Implantable Stimulator Device in the Presence of Stimulation Artifacts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499549U (ja) * 1977-12-26 1979-07-13
JPS59183516A (ja) * 1983-04-01 1984-10-18 Nec Corp Agc増幅器負帰還回路
JPS62202635A (ja) * 1986-03-03 1987-09-07 Hitachi Ltd 光受信回路
JPH08288757A (ja) * 1995-04-14 1996-11-01 Nec Corp ディジタル受信回路
JPH114265A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 増幅器、識別器、光受信器およびバースト光伝送システム
JPH11168335A (ja) * 1997-12-03 1999-06-22 Mitsubishi Electric Corp 利得制御機能付受信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH629921A5 (fr) 1977-07-08 1982-05-14 Centre Electron Horloger Structure logique de bascule bistable d.
US4460873A (en) * 1982-11-19 1984-07-17 Control Data Corporation Active differential output direct current offset voltage compensation circuit for a differential amplifier
JPS6215909A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 光受信回路
US5371763A (en) * 1992-11-13 1994-12-06 At&T Corp. Packet mode digital data receiver
JPH10190385A (ja) 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd 増幅回路ユニットおよび増幅回路
JP3098461B2 (ja) 1997-06-18 2000-10-16 日本電気株式会社 ディジタル受信回路
US6211716B1 (en) * 1999-05-28 2001-04-03 Kendin Communications, Inc. Baseline wander compensation circuit and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499549U (ja) * 1977-12-26 1979-07-13
JPS59183516A (ja) * 1983-04-01 1984-10-18 Nec Corp Agc増幅器負帰還回路
JPS62202635A (ja) * 1986-03-03 1987-09-07 Hitachi Ltd 光受信回路
JPH08288757A (ja) * 1995-04-14 1996-11-01 Nec Corp ディジタル受信回路
JPH114265A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 増幅器、識別器、光受信器およびバースト光伝送システム
JPH11168335A (ja) * 1997-12-03 1999-06-22 Mitsubishi Electric Corp 利得制御機能付受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1292020A4 *

Also Published As

Publication number Publication date
JP3967065B2 (ja) 2007-08-29
US6674328B2 (en) 2004-01-06
EP1292020B1 (en) 2008-10-22
US20020113652A1 (en) 2002-08-22
EP1292020A4 (en) 2004-12-29
EP1292020A1 (en) 2003-03-12
DE60136274D1 (de) 2008-12-04
JP2001358544A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
WO2001097374A1 (fr) Circuit amplificateur
US7282994B2 (en) Active load with adjustable common-mode level
US6169452B1 (en) Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter
EP3979494A1 (en) Single-ended differential transimpedance amplifier
US5196807A (en) Amplifying circuit
US11539337B2 (en) Amplifier with input bias current cancellation
JP2615269B2 (ja) 差動増幅器のオフセット低減回路
JP3344904B2 (ja) リミッタ増幅器
US10361668B2 (en) Differential current to voltage converter
KR100416168B1 (ko) 전력 증폭기
US20040135627A1 (en) Current feedback circuit and feedback amplifier using the same
JP3404209B2 (ja) トランスインピーダンス増幅器回路
US5903189A (en) High gain low distortion bridge amplifier with feedback
US20040135638A1 (en) Method and circuit for a dual supply amplifier
JP4667939B2 (ja) 高出力増幅器および多段高出力増幅器
JP2012028859A (ja) 利得可変差動増幅回路
US20030169112A1 (en) Variable gain amplifier with low power consumption
JP3444667B2 (ja) ゲイン可変増幅回路
JPH03154508A (ja) 増幅器回路
JP2737113B2 (ja) 差動増幅器のオフセット低減回路
JP2000155139A (ja) 電流検出装置
JP3028504B2 (ja) 差動増幅回路
CN115459721A (zh) 音频功放电路
JP2008219611A (ja) バイアス回路
KR20010075742A (ko) 바이어스 전압/전류의 안정화를 위한 바이어스 장치

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 2001936876

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10049290

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2001936876

Country of ref document: EP