JPH01200711A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送方式において、伝送路信号の
等化信号への変換に際して用いられる自動利得制御回路
に関する。

〔従来の技術〕

近年、ディジクル伝送方式は、各種ディジクル技術の発
達や、データ通信、ファクシミリ通信の需要増加を背景
として急速に発展して来ている。

ディジクル伝送回線は、アナログ伝送回線に比べて各種
のひずみを比較的容易に除去することができる。このよ
うな伝送ひずみを除くためには、入力伝送信号の等化信
号への変換時に行われる自動利得制御は重要な要素であ
る。自動利得制御回路には、トランジスタのバイアス電
圧や電流を変化させたり、ダイオードやバリキャップを
用いる方法が知られている。

第２図は、このような自動利得制御回路（以下ＡＧＣ回
路と呼ぶ。）の従来例を示したものである。このへＧＣ
回路は増幅用トランジスタの負荷にＰＩＮダイオードを
用い、その動作インピーダンスを外部から制御して所要
の利得を得るようにしている。このような制御方式はダ
イオードＡＧＣと呼ばれている。ＰＩＮダイオードは、
Ｓ１工ピタキシャル・プレーナ構造を持ち、可変抵抗特
性があり、高周波スイッチや可変抵抗素子として用いら
れている。

図において、第１トランジスタ１１は、ベースに接続さ
れた第１入力端子１２に伝送路信号１３を入力し、一定
の利得で増幅する。そして、この伝送路信号１３はコレ
クタに接続された出力端子１４からＡＧＣ信号１５とし
て出力される。第１トランジスタ１１のコレクタは第１
可変インピーダンス素子２１に接続され、この第１可変
インピーダンス素子２１は利得制御に用いられる。また
、この可変インピーダンス素子２１は、コレクタ負荷と
してインピーダンスＺ。を有する。そして、第１トラン
ジスタ１１のコレクタに接続された第１負荷２２と、こ
の第１負荷２２に接続されたコンデンサ２３と、このコ
ンデンサ２３にアノードが接続された第１ＰＩＮダイオ
ード２４と、このコンデンサ２３にカソードを接続され
た第２ＰＩＮダイオード２５から構成される。さらに、
第１トランジスタ１１のエミッタは、同様にその利得制
御のための第２可変インピーダンス素子３１に接続され
ている。この第２可変インピーダンス素子３１はエミッ
タ負荷としてインピーダンスＺＥ　を有している。そし
て、第１トランシスク１１のエミッタに接続された第２
負荷３２と、この第２負荷３２に接続されたコンデンサ
３３と、このコンデンサ３３にアノードを接続された第
３ＰＩＮダイオード３４と、このコンデンサ３３にカソ
ードを接続された第４ＰＩＮダイオード３５とから構成
される。

ここで、図示しない等化回路で等化増幅された等化信号
４１のピーク値電圧Ｖ、が第２入力端子４２に印加され
る。この第２入力端子４２は、第２トランジスタ４３の
ベースに接続されている。

この第２トランジスタ４３と差動対をなす第３トランジ
スタ４４が設けられ、そのベースは、負端子を接地した
参照電源４５に接続されている。この参照電源４５の参
照電圧は■２　である。第２トランジスタ４３のコレク
タは、コンデンサ４６を通して接地されると共に、第１
可変インピーダンス素子２Ｉの第１ＰＩＮダイオード２
４のカソードに接続される。

一方、第３トランジスタ４４のコレクタは、コンデンサ
４７を通して接地されると共に、第２可変インピーダン
ス素子３１の第３ＰＩＮダイオード３４のカソードに接
続される。そして、これら第２、第３トランジスタ４３
．４４のエミッタは直結され、抵抗４８を通して接地さ
れる。さらに、第１および第２可変インピーダンス素子
２１．３１の第２ＰＩＮダイオード２５のアノードおよ
び第４ＰＩＮダイオード３５のアノードは直結され、負
端子を接地した電源５１に接続される。

このように構成されたＡＧＣ回路において、第１トラン
ジスタ１１に人力された伝送路信号１３は、第１および
第２可変インピーダンス素子２１．３１で定まる利得で
増幅され、出力され、そして図示しない等化回路で等化
増幅されて、再び第２トランジスタ４３のベースである
第２入力端子４２に等化信号４１として入力される。こ
の等化信号４１はピーク値■、を直流化した形で与えら
れろ。この等化信号４１のピーク値■２　と、この第２
トランジスタ４３と差動対をなす第３トランジスタ４４
のベースに印加された参照電源４５の電圧■、が、これ
らの差動構成をなす第２および第３トランジスタ４３て
比較される。等化信号４１のピーク値■、の方が参照電
源４５の電圧より大きいとき、すなわちＶｐ＞Ｖ□のと
きは、ＡＧＣ回路の利得を小さくするように、第１可変
インピーダンス素子２１および第２可変インピーダンス
素子２２に流れる電流ＩＺＣおよびＩＺＥ、したがって
第１〜第ＰＩＮダイオード２４．２５．３４．３５　Ｉ
　ＤＩ　〜ｌ１１２を変化させる。Ｖ、＜■、のときは
逆に制御される。

〔発明が解決しようとする課題〕 以上のように従来のＡＧＣ回路は構成され、動作するが
、この従来のＡＧＣ回路には次のような欠点がある。す
なわち、ＰＩＮダイオードを流れる制御電流である順方
向電流をＩＤ、高周波抵抗をＲＤ　　とすると、これら
の量の間には近似的に、Ｒｎ’−Ｋｉｎ　　α＋ｂ（但
し、Ｋ１α、ｂは定数で、Ｋ＞Ｑ、α＜Ｏ）の関係が成
立する。これから明らかなように、α〈Ｏなので、Ｉｌ
ｉ方向電流■、の微小変化△■、はＲ９に大きく影響す
る。すなわち、利得を左右する■、の値のうち、利得の
」−下限値に対応する■。の小さな領域では高周波抵抗
Ｒ，が大きくなって不安定になる。これを考勝、すると
、ＰＭＪダイオードのダイナミック範囲を大きく取るこ
とができず、利得範囲が制限されるという欠点があった
。

そこで本発明の目的は、従来の問題点を解決でき、利得
範囲を安定に拡大できる自動利得制御回路を提供するこ
とにある。

〔課題を解決するだめの手段〕

本発明の自動利得制御回路は、定電流ダイオードを可変
インピーダンス素子として含むエミッタ負荷およびコレ
クタ負荷を有し、伝送路信号を増幅する第１トランジス
タと、この第１トランジスタの出力を外部で等化増幅し
て得られた等化信号のピーク電圧と参照電圧とを比較す
る差動構成の第２および第３トランジスタと、これらの
第２および第３トランジスタの差動出力を増幅し、その
出力により上記第１トランジスタの可変インピーダンス
素子のインピーダンスを変化させ、利得調整に供する第
４および第５トランジスタとを具備している。

したがって、本発明による自動利得制御回路を用いると
、可変インピーダンス素子として定電圧ダイオードを設
けることにより、広範囲にわたって安定な利得を得るこ
とができる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は本発明の一実施例における自動利得制御回路を
表わしたものである。第２図と同一部分には、同一の符
号を伺しており、それらの説明は適宜省略する。

本実施例においては、従来例と同様に、可変インピーダ
ンス素子に制御電流を流してインピーダンスを変化させ
、利得を調整するが、この可変インピーダンス素子とし
て定電圧ダイオードを用いている。この定電圧ダイオー
ドを用いることにより、以下に説明するように利得範囲
を安定に拡大することができる。

第１図において、第１トランジスター１は、ベースに接
続された第１入力端子１２に伝送路信号１３を人力し、
一定の利得で増幅する。この伝送路信号１３は、第１ト
ランジスター１のコレクタに接続された出力端子１４か
らＡＧＣ信号１５として出力される。この第１トランジ
スター１のコレクタは、第１可変インピーダンス素子６
１に接続されている。この第１可変インピーダンス素子
６１はコレクタ負荷としてインピーダンスＺ。

′を有する。そして、第１トランジスター１のコレクタ
に接続された第１負荷２２と、この第１負荷２２に接続
されたコンデンサ２３と、このコンデンサ２３にカソー
ドが接続された第１定電流ダイオード６２と、このコン
デンサ２３に接続された抵抗６３とから構成されている
。さらに、第１トランジスター１のエミッタは、第２可
変インピーダンス素子６４に接続されている。この第２
可変インピーダンス素子６４はエミッタ負荷としてイン
ピーダンスＺＥ　を有する。そして、第１トランジスタ
１１のエミッタに接続された第２負荷３２と、この第２
負荷３２に接続されたコンデンサ３３と、このコンデン
サ３３にカソードを接続された第２定電流ダイオード６
６と、このコンデンサ３３に接続された抵抗６７とから
構成される。

ここで、上記第１トランジスク１１から出力端子１４を
通して出力されたへＧＣ信号１５を図示しない等化回路
で等化増幅して得られた等化信号４１のピーク値■、が
、第２入力端子４２に入力される。この第２入力端子４
２は、第２トランジスタ７１のベースに接続されている
。この第２トランジスタ７１と差動対をなす第３トラン
ジスタ７２が設けられ、そのベースは負端子を接地した
参照電源４５に接続されている。この参照電源４５の参
照電圧は■、である。これらの第２、第３トランジスタ
７１．７２のエミッタは直結され、抵抗４８を通して接
地されている。また、第２トランジスタ７１のコレクタ
は第４トランジスタ７４のベースおよび抵抗７５に接続
されている。同様に、第３トランジスタ７２のコレクタ
は、第５トランジスタ７６のベースおよび抵抗７７に接
続されている。これらの抵抗７５．７７は直結され、負
端子を接地した第１電源７８に接続されている。

第４トランジスタ７４のエミッタは、一方で、抵抗８１
を通して接地され、他方で、コンデンサ８２を通して接
地され、さらに第２可変インピーダンス素子６４の抵抗
６７に接続されている。また、この第４トランジスタ７
４のコレクタは、負電極を接地した第２電源８３に接続
されている。同様に、第５トランジスタ７６のエミッタ
は、一方で、抵抗８４を通して接地され、他方で第１可
変インピーダンス素子６１の抵抗６３に接続されている
。

さらに、この第５トランジスタ７６のコレクタは第２電
＃ｉ８３に接続されている。また、第１トランジスタ１
１のコレクタおよびエミッタは、第１および第２可変イ
ンピーダンス素子６１．６４を通して、負電極を接地し
た第３電源８６に接続されている。これにより、第３電
源８６は、第１トランジスタ１１に電源を供給すること
になる。

このように構成された本実施例のＡＧＣ回路において、
第１トランジスタ１１に人力された伝送路信号１３は、
第１および第２可変インピーダンス素子６１．６２て定
まる利得で増幅され、出方され、そして図示しない等化
回路で等化増幅されて、再び第２トランジスタ７１のベ
ースに接続された第２入力端子４２に等化信号４４とし
て人力される。この等化信号４４はピーク値■、を直流
化した形で与えられる。従来例と同様に、この等化信号
４４のピーク値■、と、この第２トランジスタ７１と差
動対をなす第３トランジスタ７２のベースに印加された
参照電源４５の参照電圧■□が、これらの差動対をなす
第２および第３トランジスタで比較される。この比較さ
れた信号は、−方で、エミッタフォロアをなす第４トラ
ンジスタ７４でインピーダンス変換され、第２可変イン
ピーダンス素子６４に供給される。そして他方で、同様
にエミッタフォロアをなす第５トランジスタ７６でイン
ピーダンス変換され、第１可変インピーダンス素子６１
に供給される。この場合、等化信号４４のピーク値■、
が参照電源４５の参照電圧■１　より大きい、すなわち
、ＶＰ＞ＶＲのときは、第１トランジスタ１１の利得が
小さく、その逆の場合、すなわち、Ｖ　ｐ　　＜　Ｖ　
Ｒのときは、この利得が大きくなるようにする。すなわ
ち、第１および第２可変インピーダンス素子６１．６４
に電流を流し、それらのコレクタおよびエミッタ負荷Ｚ
。′、ＺＥ′を変化させ、利得を調整することになる。

ところで、第１および第２可変インピーダンス素子６１
．６４の第１および第２定電流ダイオード６２．６６に
流れる制御電流Ｉ［、をここで考えてみる。これらの定
電流ダイオードを流れる順方向電流Ｉ。は、これらの定
電流ダイオードに印加される電圧■、によらず一定であ
る。

ここで定電流ダイオードの高周波抵抗Ｒ８は印加電圧■
。の１次関数として、すなわちＲＤ＝ＡＶ。十Ｂの形で
表わすことができる。したがって、外部の等化回路から
の制御電圧である等化信号４１の高周波抵抗Ｒ９への影
響は線形であり、トランジスタ１１の利得の上下限領域
で不安定になることがない。すなわち、広い範囲にわた
って安定な利得が得られることになり、従来よりも安価
なダイオードを用いて利得範囲を拡大したＡＧＣ回路を
得ることができる。

〔発明の効果〕

このように、本発明のＡＧＣ回路は、可変インピーダン
ス素子として定電圧ダイオードを用いることにより、広
い範囲にわたって安定な利得を与えることができる効果
がある。また、定電圧ダイオードは安価なので装置のコ
ストも低減させることができる。

【図面の簡単な説明】

第１図は本発明によるＡＧＣ回路の一実施例を示すブロ
ック図、第２図は従来のＡＧＣ回路を示すブロック図で
ある。 １１・・・・・・第１トランジスタ、 ４５・・・・参照電源、 ６１・・・・・・第１可変インピーダンス素子、６２・
・・・・第１定電流ダイオード、６４・・・・・第２可
変インピーダンス素子、６６・・・・・・第２定電流ダ
イオード、７１・・・・・・第２トランジスタ、 ７２・・・・・・第３トランジスタ、 ７４・　　第４トランジスタ、 ７６・・・・第５トランジスタ。 出願人　　　　　　　　　日本電気株式会社代理人　　
　　　　　　　弁理士　山内梅雄第１図

Claims (1)

【特許請求の範囲】
1. 定電流ダイオードを可変インピーダンス素子として含む
   エミッタ負荷およびコレクタ負荷を有し伝送路信号を増
   幅し、利得制御信号を出力する第１トランジスタと、こ
   の利得制御信号を外部の等化回路により等化増幅して得
   られた等化信号のピーク電圧と参照電圧とを比較する差
   動構成の第２および第３トランジスタと、これらの第２
   および第３トランジスタの差動出力を増幅し、その出力
   により前記第１トランジスタの可変インピーダンス素子
   を変化させ、利得調整に供する第４および第５トランジ
   スタとを具備することを特徴とする自動利得制御回路。