WO2001078051A1 - Afficheur, procede d'excitation associe et terminal portatif - Google Patents

Description

明細書 表示装置及びその駆動方法並びに携帯型端末機器 技術分野 本発明は、 表示装置及びその駆動方法並びに携帯型の端末機器に関し、 特に画 素の表示素子として液晶セルや E L ( el ectroluminescence； エレク ト口ルミネセ ンス） 素子を用いた表示装置及びその駆動方法並びにこれら表示装置を搭載した 携帯型電話機などの携帯型端末機器に関する。 背景技術 ' 携帯型電話機に代表される携帯型端末機器の表示装置として、 液晶表示装置若 しくは E L表示装置が広く用いられている。 これら液晶表示装置及び E L表示装 置は、 原理的に、 駆動のための電力をあまり必要としない特性を有する低消費電 力の表示デバイスであるので、 携帯型端末機器に用いて有用となる。

例えば携帯型電話機に搭載された液晶表示装置は、 スタンバイモード等の表示 機能として、 その画面の一部のみに表示を行うことがある。 以下、 この表示モー ドを部分画面表示モードと称する。 このように、 スタンバイモード等において、 画面の一部のみに表示を行う部分画面表示モードを実現するため、 液晶表示装置 若しくは E L表示装置にあっては、 画面上において目的の映像表示を行う領域だ けでなく、 非表示領域に対しても何らかの映像信号、 例えば、 白信号あるいは黒 信号を用いてリフレッシュ動作を行う必要がある。

上述したように、 液晶表示装置若しくは E L表示装置は、 部分画面表示モード を実現する際に、 非表示領域に対してもリフレツシュ動作を行う必要があること から、 画素を駆動する ドライバー回路をスタンバイモ一ド等であっても常時フル 動作させる必要があるため、 その分だけ駆動に電力を要することになり、 更なる 低消費電力化を図ることを困難としている。 また、 ノーマリホワイ ト表示の液晶表示装置において、 部分画面表示モードで の非表示領域を黒表示する場合には、 デバイス容量に対する充放電電流が大きく なるため低消費電力化の妨げとなる。 ノーマリブラック表示の液晶表示装置にお いて、 非表示領域を白表示する場合にも同様のことが言える。 さらに、 E L表示 装置においては、 非表示領域を白表示すると、 発光電流を常時流す必要があるた め、 同様に低消費電力化の妨げとなる。 発明の開示 本究明は、 上述したような従来の技術課題に鑑みて提案されたものであり、 そ の目的とするところは、 簡単な構成で部分表示モードを実現できるとともに、 低 消費電力化を可能とした表示装置及びその駆動方法並びに当該表示装置を搭載し た携帯型端末機器を提供することにある。

この目的を達成するために提案される本発明は、 1ライン分のデータを格納す る格納手段を有し、 画素が行列状に配置されてなる表示領域において、 格納手段 に格納された 1 ライン分のデ一夕に基づいて行方向における一部の領域では正規 の映像表示を行い、 残りの領域では特定の色表示を行う表示装置において、 格納 手段に対して、 正規の映像表示を行う表示期間では格納手段への 1ライ ン分のデ 一夕の書き込み動作をラインごとに繰り返して実行し、 特定の色表示を行う表示 期間ではその表示期間の始めに 1 ライン分のデータを格納手段に書き込み、 この 格納手段に書き込まれたデ一夕をその表示期間中に繰り返して読み出すようにす る。

このような構成を備える本発明は、 正規の映像表示を行う表示期間では、 入力 される映像データを 1 ライン分ずつ格納手段に順に格納し、 かつ、 この 1ライン 分の格納データを格納手段から順に読み出して表示領域に対して各画素の表示デ 一夕として供給する。 一方、 特定の色表示を行う表示期間では、 その表示期間の 始めに先ず 1ライン分の色デ一夕 （例えば、 白データあるいは黒データ） を格納 手段に書き込み、 以降、 この格納デ一夕を当該表示期間が終了するまで保持する。 この表示期間においては、 格納手段の格納デ一夕を繰り返して読み出し、 表示領 域に対して各画素の表示データとして供給する。

本発明の更に他の目的、 本発明によって得られる具体的な利点は、 以下に説明 される実施例の説明から一層明らかにされるであろう。 図面の簡単な説明 図 1は、 本発明の第 1実施形態に係る液晶表示装置の構成例を示すプロック図 である。

図 2は、 表示領域における各画素の構成の一例を示す等価回路図である。 図 3は、 本発明の第 2実施形態に係る液晶表示装置の構成例を示すプロック図 である。

図 4は、 パワーコン トロール回路の一例を示すプロヅク図である。

図 5は、 本発明の第 3実施形態に係る液晶表示装置の構成例を示すプロック図 である。

図 6は、 本発明の第 4実施形態に係る液晶表示装置の構成例を示すプロック図 である。

図 7は、 第 3及び第 4実施形態に係る液晶表示装置で用いられるレベルシフ ト &ラツチ回路の構成の一例を示す回路図である。

図 8は、 本発明に係る液晶表示装置で用いられる第 2ラツチ回路の一構成例を 示す回路図である。

図 9は、 本発明に係る液晶表示装置で用いられる第 2ラッチ回路の他の構成例 を示す回路図である。

図 1 0は、 本発明に係る液晶表示装置の動作例を示すタイ ミングチャートであ る。

図 1 1は、 水平ブランクキング期間付近の動作例を詳細に示したタイ ミングチ ャ一トである。

図 1 2は、 本発明が適用される携帯型電話機の概略を示す外観図である。 図 1 3は、 部分画面表示モードでの画面表示の一例を示す図である。 発明を実施するための最良の形態 以下、 本発明に係る表示装置及びその駆動方法について図面を参照して詳細に 説明する。 以下の説明では、 画素の表示素子として液晶セルを用いた液晶表示装 置 （L CD ； liquid crystal display) に適用する場合を例に挙げて説明するが、 本発明は、 E L素子を用いた E L表示装置にも同様に適用することが可能である。 図 1は、 本発明の第 1実施形態としての液晶衷示装置の構成例を示すプロック 図である。

図 1において、 画素が行列状に配置されてなるァクティブマト リクスの表示領 域 1 1に対して、 例えばその上下に第 1及び第 2の水平駆動系 1 2 , 1 3が配置 され、 また、 例えば図の左側に垂直駆動系 1 4が配置されている。 なお、 水平駆 動系については、 表示領域 1 1の上下の配置が必須ではなく、 上下の一方側だけ の配置であってもよい。 疆直駆動系については、 図の右側の配置であっても良く、 また左右両側の配置であってもよい。

第 1、 第 2の水平駆動系 1 2 , 1 3及び垂直駆動系 1 4の少なく とも一部の回 路は、 T F T (thin film transistor； 簿膜トランジスタ） を用いて表示領域 1 1と同一の第 1の基板、 例えば、 ガラス基板上に一体的に形成されている。 この 第 1の基板に対して、 対向基板である第 2の基板が所定の間隔をもって対向配置 されている。 そして、 両基板間には液晶層が保持されている。 以上により、 L C Dパネルが構成されている。

第 1の水平駆動系 1 2は、 映像データ供給部 1 5からパラレルデータとして供 給される映像デ一夕を 1水平ライン （以下、 単に 1ラインと記す） 分ずつ格納す る格納手段であるラッチ回路 1 2 1と、 その 1ライン分の表示データをアナログ 信号に変換して表示領域 1 1に列ごとに供給する D A (デジタル-アナログ） 変換 回路 （DAC) 1 2 2とを有する構成となっている。

第 2の水平駆動系 1 3も第 1の水平駆動系 1 2と同様に、 映像データ供給部 1 6から供給される映像データを 1ライン分ずつラッチするラッチ回路 1 3 1と、 このラツチ回路 1 3 1にラツチされた 1ライン分の表示データをアナログ信号に 変換して表示領域 1 1に列ごとに供給する D A変換回路 （D A C) 1 32とを有 する構成となっている。

これら第 1、 第 2の水平駆動系 1 2 , 1 3に対して、 ラッチ回路 1 2 1 , 1 3 1へのデ一夕の書き込み及び読み出しを制御する制御手段であるラツチコン 卜口 —ル回路 1 Ίが共通に設けられている。 このラッチコン トロール回路 1 7も、 T F Tを用いて表示領域 1 1 と同一基板上に一体的に形成される。 ラッチコン ト口 —ル回路 1 7の具体的な動作については、 後で詳細に説明する。

一方、 垂直駆動系 1 4は、 垂直シフ トレジス夕 1 4 1 によって構成されている, この垂直シフ トレジス夕 1 4 1には、 垂直 （V) ス夕一トパルス及び垂直クロッ クパルスが与えられる。 これにより、 垂直シフ ト レジス夕 1 4 1は、 Vスタート パルスに応答して Vクロックパルスの周期で垂直走査を行うことで、 表示領域 1 1 に対して行単位で順次行選択パルスを与える。

図 2に、 表示領域 1 1における各画素 2 0の構成の一例を示す。 画素 2 0は、 スィ ツチング素子である T F T 2 1 と、 この T F T 2 1のドレイン電極に画素電 極が接続された液晶セル 2 2 と、 T F T 2 1のドレイン電極に一方の電極が接続 された補助容量 2 3とから構成されている。 この画素構造において、 各画素 2 0 の T F T 2 1は、 そのゲート電極が垂直選択線である口一 （行） 線…， 2 4 m— 1 , 2 4 m, 2 4 m+ 1 , …に接続され、 そのソース電極が信号線であるコラム (列） 線…， 2 5 η— 1， 2 5 η, 2 5 η + 1 , …に接続されている。

また、 液晶セル 2 2の対向電極は、 コモン電圧 V C OMが与えられるコモン線 2 6に接続されている。 ここで、 液晶セル 2 2の駆動法として、 例えば、 コモン 電圧 V C OMを 1 H ( 1水平期間） ごとに反転するいわゆるコモン反転駆動法が 採られる。 このコモン反転駆動法を用いることにより、 コモン電圧 V C OMの極 性が 1 Hごとに反転することから、 第 1 , 第 2の水平駆動系 1 2， 1 3の低電圧 化が図れ、 装置全体の消費電力を低減できることになる。

次に、 上記構成の第 1実施形態に係る液晶表示装置の動作について説明する。 本液晶表示装置は、 全画面に対して正規の映像表示を行う全画面表示モードと画 面の一部のみに正規の映像表示を行う部分画面表示モ一ドとの 2つの表示モード を持つものとする。

これら 2つの表示モードは、 ラッチ回路 1 2 1， 1 3 1に対するラッチコン ト ロール回路 1 7によるデ一夕の書き込み/読み出し制御によって実現される。 な お、 本例では、 ラツチ回路 1 2 1 , 1 3 1の各々を単一のラツチコン ト口一ル回 路 1 7で制御する構成としたが、 ラツチ回路 1 2 1， 1 3 1に対してラッチコン トロール回路 1 7を別々に設ける構成とすることも可能である。

先ず、 全画面表示モードでは、 ラッチコントロール回路 1 7は、 映像データ供 給部 1 5， 1 6から供給される映像デ一夕を 1ライン分ずっラツチ回路 1 2 1， 1 3 1に格納し、 かつ、 この 1ライン分の格納データをラヅチ回路 1 2 1 , 1 3 1から読み出す動作を、 1ライン単位で順に繰り返すようにラツチ回路 1 2 1 , 1 3 1を制御する。

ラッチ回路 1 2 1 , 1 3 1から読み出された 1ライン分の映像デ一夕は、 DA 変換回路 1 2 2， 1 32でアナログ信号に変換され、 表示領域 1 1の各コラム線 に表示デ一夕として出力される。 そして、 垂直シフ トレジス夕 1 4 1からの行選 択パルスによって行の選択が行われ、 行単位で順次画素電極に書き込まれる。 こ れにより、 映像データ供給部 1 5 , 1 6から供給される映像データに対応した全 画面表示が行われる。

一方、 部分画面表示モードでは、 規定の映像表示を行う映像表示領域と、 特定 の色 （本例では、 白もしくは黒） 表示を行う映像非表示領域とに画面が分けられ る。 ここでは、 一例として、 画面の上から複数ライン （行） 分の映像表示領域に 規定の映像表示を行い、 映像非表示領域には白表示を行う場合を例に採って説明 するものとする。

先ず、 映像表示領域では、 全画面表示モードの場合と同様の動作を行わせる。 すなわち、 ラッチコントロール回路 1 7は、 ラヅチ回路 1 2 1 , 1 3 1に対して 映像データ供給部 1 5， 1 6から供給される映像デ一夕を 1ライン分ずつ書き込 みかつ読み出す動作を、 1ライン単位で順に繰り返すように制御する。 これによ り、 映像表示領域では、 映像データ供給部 1 5 , 1 6から供給される映像データ に対応した通常の映像表示が行われる。

次に、 映像非表示領域、 即ち白表示領域において、 ラッチコン トロール回路 1 7は、 その表示期間の始めに先ず、 映像デ一夕供給部 1 5， 1 6から供給される 1ライン分の白デ一夕をラヅチ回路 1 2 1， 1 3 1に格納し、 これを DA変換回 路 1 2 2， 1 3 2を通して表示領域 1 1の各コラム線に出力する。 このとき、 垂 直シフ トレジスタ 1 4 1からの行選択パルスによって次の行 （映像非表示領域の 第 1行） の選択が行われ、 行単位で順次画素電極に書き込まれる。 これにより、 映像非表示領域の第 1行では白表示が行われる。

ラッチ回路 1 2 1 , 1 3 1に格納された 1ライン分の白データは、 映像非表示 期間が終了するまでラッチ回路 1 2 1 , 1 3 1 に保持される。 そして、 映像非表 示領域の第 2行以降、 映像非表示期間が終了するまでの間、 ラッチコン トロール 回路 1 7は、 ラッチ回路 1 2 1 , 1 3 1に保持された 1 ライン分の白デ一夕を、 1 ライン周期で繰り返して読み出す。

この読み出された 1ライン分の白デ一夕は、 D A変換回路 1 2 2 , 1 3 2を通 して表示領域 1 1の各コラム線に順次出力される。 この動作の繰り返しにより、 映像非表示領域内の各行では全て白表示が行われる。 結局、 表示領域 1 1におい て、 一部の領域でのみ通常の映像表示が行われ、 残りの領域では入力されるデ一 夕によらず全て白表示が行われる。

上述したように、 部分画面表示モードを持つ液晶表示装置において、 映像非表 示期間の始めに先ず、 1ライン分の色デ一夕をラヅチ回路 1 2 1 ， 1 3 1に格納 し、 以降、 この色データを当該表示期間が終了するまで 1 ライン周期で繰り返し て読み出し、 表示領域 1 1の各コラム線に出力することにより、 映像非表示期間 のほぼ全期間でラッチ回路 1 2 1 , 1 3 1に対するデータの書き込み動作が行わ れないため、 その書き込み動作に必要な電力分だけ低消費電力化が図れる。 なお、 上記の例では、 映像非表示領域に白表示を行うとしたが、 これはノーマ リホワイ ト表示の液晶表示装置の場合に有効となる。 これは、 ノーマリホワイ ト 表示の液晶表示装置においては、 黒表示よりも白表示を続けるときの方がデバィ ス容量に対する充放電電流が少なくて済み、 低消費電力化に有利だからである。 逆に、 ノ一マリブラック表示の液晶表示装置では、 黒表示を続ける方がデバイス 容量に対する充放電電流が少なくて済むため低消費電力化に有利である。

また、 本発明は液晶表示装置に限らず、 E L表示装置にも適用可能であるが、 E L表示装置の場合は、 白表示を行うには発光のための電流を流し続けることに なるため、 映像非表示領域では、 白表示ではなく黒表示とする方が低消費電力化 を図る上で有利となる。

図 3は、 本発明の第 2実施形態に係る液晶表示装置の構成例を示すブロック図 である。

図 3において、 画素が行列状に配置されてなるァクティブマト リタスの表示領 域 3 1 に対して、 例えばその上下に第 1 , 第 2の水平駆動系 3 2， 3 3が配置さ れ、 また例えば図の左側に垂直駆動系 3 4が配置されている。 なお、 水平駆動系 については、 表示領域 3 1の上下の配置が必須ではなく、 上下の一方側だけの配 置であってもよい。 垂直駆動系については、 図の右側の配置であってもよく、 ま た左右両側の配置であってもよい。

第 1、 第 2の水平駆動系 3 2， 3 3及び垂直駆動系 3 4の少なく とも一部の回 路は、 T F Tを用いて表示領域 1 1 と同一の例えばガラス基板上に一体的に形成 されている。 このガラス基板に対して、 第 2の基板 （対向基板） が所定の間隔を もって対向配置されている。 そして、 両基板間には液晶層が保持されている。 以 上により、 L C Dパネルが構成されている。

第 1の水平駆動系 3 2は、 水平シフ トレジスタ 3 2 1、 サンプリング &第 1 ラ ツチ回路 3 2 2、 第 2ラッチ回路 3 2 3及び D A変換回路 3 2 4を有する構成と なっている。 第 2の氷平駆動系 3 3も第 1の水平駆動系 3 2 と同様に、 水平シフ トレジス夕 3 3 1、 サンプリング &第 1ラッチ回路 3 3 2、 第 2ラッチ回路 3 3 3及び D A変換回路 3 3 4を有する構成となっている。

ここで、 第 1、 第 2の水平駆動系 3 2， 3 3の各部の動作について説明する。 なお、 以下の説明では、 第 1の水平駆動系 3 2の場合を例に採って説明するが、 第 2の水平駆動系 3 3についても全く同様のことが言える。

第 1の水平駆動系 3 2において、 水平シフ トレジス夕 3 2 1には、 クロック発 生回路 3 5から水平 （H ) スタートパルス及び水平クロックパルスが与えられる。 これにより、 水平シフ トレジスタ 3 2 1は、 Hスタートパルスに応答して Hクロ ックパルスの周期で順次サンプリングパルスを発生することによって水平走査を 行う。

サンプリング &第 1 ラヅチ回路 3 2 2には、 外部の映像デ一夕供給源 （図示せ ず） から映像データ （表示データ） がシリアルデータとして入力される。 サンプ リング&第 1ラツチ回路 3 2 2は、 水平シフ トレジスタ 3 2 1から出力されるサ ンプリングパルスに同期して表示データを順次サンプリ ングし、 さらにサンプリ ングした 1 ライン （ 1 H ) 分のデ一夕を表示領域 3 1の各コラム線に対応してラ ツチする。

第 2ラッチ回路 3 2 3は、 サンプリング &第 1 ラッチ回路 3 2 2でラッチされ た表示領域 3 1の各コラム線に対応する 1 H分のデータを、 全画面表示モードの 場合にはラッチコン トロール回路 3 6から 1 H周期で与えられるラッチコン トロ ールパルスに応答して 1 Hごとに再ラヅチする。 この第 2ラツチ回路 3 2 3にお ける部分画面表示モードでの動作については、 後で詳細に説明する。 D A変換回 路 3 2 4は、 第 2ラッチ回路 3 2 3にラッチされた 1 ライ ン分の表示データをァ ナログ信号に変換して表示領域 3 1の各コラム線に出力する。

第 2の水平駆動系 3 3においても、 水平シフ トレジスタ 3 3 1 に対してパルス 発生回路 3 7から Hスタートパルス及び Hクロックパルスが与えられる。 サンプ リング &第 1ラッチ回路 3 3 2に対しては、 映像データ （表示デ一夕） がシリア ルデータとして外部の映像データ供給源から入力される。 また、 第 2ラッチ回路 3 3 3に対してラツチコン トロール回路 3 8からラッチコント口一ルパルスが与 えられる。

また、 パルス発生回路 3 5， 3 7及びラッチコン トロール回路 3 6， 3 8に対 して、 それらの動作状態を制御するパワーコン トロール回路 3 9が設けられてい る。 このパワーコン トロール回路 3 9は、 表示領域 3 1の表示モードに応じてパ ルス発生回路 3 5， 3 7及びラッチコン トロール回路 3 6 , 3 8の動作状態を制 御する。 その具体的な構成について後述する。

なお、 パルス発生回路 3 5 , 3 7、 ラッチコン トロール回路 3 6 , 3 8及びパ ヮ一コン トロール回路 3 9の少なく とも一部の回路についても、 T F Tを用いて 表示領域 3 1 と同一基板上に一体的に形成される。

一方、 垂直駆動系 3 4は垂直シフ トレジス夕 3 4 1によって構成されている。 この垂直シフ トレジス夕 1 4 1には、 垂直 （V ) ス夕一トパルス及び垂直ク口ヅ クパルスが与えられる。 これにより、 垂直シフ トレジス夕 3 4 1は、 Vス夕一ト パルスに応答して Vクロックパルスの周期で垂直走査を行うことで、 表示領域 3 1に対して行単位で順次行選択パルスを与える。

図 4は、 パヮ一コン トロール回路 3 9の構成の一例を示すブロック図である。 図 4において、 Hカウン夕 4 1には、 水平同期信号 H D及びマスタークロック M C Kが入力される。 Hカウンタ 4 1は、 水平同期信号 H Dに同期してマスターク ロック M C Kをカウン トする。

Vカウンタ 4 2には、 ·直同期信号 V D及びマスタ一クロック M C Kが入力さ れる。 Vカウンタ 4 2は、 垂直同期信号 V Dに同期してマス夕一クロック M C K をカウン トする。 Vカウン夕 4 2では、 マスタークロヅク M C Kに代えて水平同 期信号 H Dをカウン トするようにしてもよい。

Hカウンタ 4 1のカウン ト値は、 デコーダ 4 3でデコ一ドされて例えば 2個の パルス生成回路 4 4， 4 5に供給される。 Vカウン夕 4 2のカウント値は、 デコ —ダ 4 6でデコ一ドされてデコ一ド値選択回路 4 7に供給される。 デコ一ド値選 択回路 4 7には、 部分画面表示モードのときに、 映像非表示領域の第 2行のライ ン数及び終了ライン数が設定される。

このデコード値選択回路 4 7は、 デコーダ 4 6のデコ一ド値が設定されたライ ン数に達したときに、 その旨を示す信号をパルス生成回路 4 4 , 4 5に与える。 これらパルス生成回路 4 4， 4 5は、 デコーダ 4 3のデコード値を基に、 デコー ド値選択回路 4 7から信号が与えられるタイ ミングでパワーコン トロールパルス を生成する。

パルス生成回路 4 4で生成されたパワーコン トロールパルスは、 バッファ 4 8 を介して図 3のパルス発生回路 3 5 , 3 7へ供給される。 一方、 パルス生成回路 4 5で生成されたパワーコントロールパルスは、 ノ ソファ 4 9を介して図 3のラ ツチコン トロール回路 3 6 , 3 8へ供給される。 これらパヮ一コントロールパル スは、 パルス発生回路 3 5 , 3 7及びラッチコン トロール回路 3 6， 3 8に対し て回路動作を停止させるように作用する。

なお、 上記構成のパワーコントロール回路 3 9の変形例として、 各ブロックの いずれかに信号レベルをシフ トとするレベルシフ ト回路を伴う回路構成を採るこ ともある。

次に、 上記構成の第 2実施形態に係る液晶表示装置の動作について説明する。 本液晶表示装置は、 第 1実施形態に係る液晶表示装置と同様に、 全画面表示モー と部分画面表示モードとの 2つの表示モードを持つものとする。 これらの表示モ —ドは、 ラッチコン トロール回路 3 6， 3 8による第 2ラッチ回路 3 2 3， 3 3 3の制御によって実現される。 なお、 第 2ラッチ回路 3 2 3 , 3 3 3の各々を単 一のラッチコン トロール回路で制御するようにしてもよい。

全画面表示モードでは、 先ず、 サンプリング &第 1 ラッチ回路 3 2 2， 3 3 2 において、 シリアルに入力される表示データ （映像データ） を、 Hシフ トレジス 夕 3 2 1 , 3 3 1からのサンプリングパルスにしたがって順次サンプリングし、 1 ライン分ラッチする。

次に、 このラッチしたデ一夕を 1ライン分まとめて、 ラッチコントロール回路 3 .6， 3 8からのラッチコントロールパルスに同期して第 2ラッチ回路 3 2 3， 3 3 3に格納し、 かつ、 この 1ライン分の格納デ一夕を第 2ラッチ回路 3 2 3 , 3 3 3から読み出す動作を、 1ライン単位で順に繰り返す。

ラッチ回路 3 2 3 , 3 3 3から読み出された 1ライン分の映像デ一夕は、 D A 変換回路 3 2 4， 3 3 4でアナログ信号に変換され、 表示領域 3 1の各コラム線 に表示デ一夕として出力される。 そして、 垂直シフ トレジス夕 3 4 1から出力さ れる行選択パルスによって行の選択が行われ、 行単位で順次画素電極に書き込ま れる。 これにより、 シリアルに入力された映像データに対応した全画面表示が行 われる。

一方、 部分画面表示モードでは、 規定の映像表示を行う映像表示領域と、 特定 の色 （本例では、 白もしくは黒） 表示を行う映像非表示領域とに画面が分けられ る。 ここでは、 一例として、 画面の上から複数ライン （行） 分の映像表示領域に 規定の映像表示を行い、 映像非表示領域には白表示を行う場合を例に採って説明 する。

先ず、 映像表示領域では、 全画面表示モードの場合と同様の動作を行わせる。 すなわち、 シリアルに入力される映像デ一夕を、 サンプリング &第 1ラッチ回路 3 2 2 , 3 3 2で順次サンプリングして 1 ライン分ラッチし、 このラッチデ一夕 を 1 ライン分まとめて第 2ラッチ回路 3 2 3 , 3 3 3に格納しかつ読み出す動作 を、 1 ライン単位で順に繰り返す。 これにより、 映像表示領域では、 シリアル入 力の映像データに対応した通常の映像表示が行われる。

次に、 映像非表示領域において、 その表示期間の始めに先ず、 シリアルに入力 される白デ一夕を、 サンプリング &第 1ラッチ回路 3 2 2 , 3 3 2で順次サンプ リングして 1ライン分ラッチし、 このラッチデ一夕を 1 ライン分まとめて第 2ラ ツチ回路 3 2 3 , 3 3 3に格納し、 これを D A変換回路 3 2 4 , 3 3 4を通して 表示領域 3 1の各コラム線に出力する。 このとき、 垂直シフ トレジス夕 3 4 1か らの行選択パルスによって次の行 （映像非表示領域の第 1行） の選択が行われ、 行単位で順次画素電極に書き込まれる。 これにより、 映像非表示領域の第 1行で は白表示が行われる。

第 2ラッチ回路 3 2 3， 3 3 3に格納された 1 ライン分の白デ一夕は、 映像非 表示期間が終了するまで第 2ラッチ回路 3 2 3 , 3 3 3に保持される。 そして、 映像非表示領域の第 2行以降、 映像非表示期間が終了するまでの間、 ラッチコン トロール回路 3 6， 3 8は、 第 2ラッチ回路 3 2 3， 3 3 3に保持された 1 ライ ン分の白データを、 1 ライ ン周期で繰り返して読み出す。

この読み出された 1 ライン分の白デ一夕は、 D A変換回路 3 2 4， 3 3 4を通 して表示領域 3 1の各コラム線に順次出力される。 この動作の繰り返しにより、 映像非表示領域内の各行では全て白表示が行われる。 結局、 表示領域 3 1におい て、 一部で領域でのみ通常の映像表示が行われ、 残りの領域では入力されるデ一 夕によらず全て白表示が行われる。

また、 映像非表示期間における 1ライン目の表示期間以降は、 パワーコン ト口 —ル回路 3 9は、 パルス発生回路 3 5 , 3 7でのパルスの発生を停止させるよう に制御することで、 Hシフ トレジスタ 3 2 1， 3 3 1及びサンプリング&第 1 ラ ツチ回路 3 2 2， 3 3 2の動作を全て停止させる。 さらに、 ラッチコン トロール 回路 3 6に対しては、 第 2ラヅチ回路 3 2 3， 3 3 3の書き込みのためのパルス の発生を停止させることで、 第 2ラッチ回路 3 2 3， 3 3 3の書き込み動作を停 止させる。

上述したように、 部分画面表示モ一ドを持つ液晶表示装置において、 映像非表 示期間の始めに先ず、 1 ライン分の色データを第 2ラッチ回路 3 2 3， 3 3 3に 格納し、 以降、 この色デ一夕を当該表示期間が終了するまで 1ライン周期で繰り 返して読み出し、 表示領域 3 1の各コラム線に出力することにより、 映像非表示 期間のほぼ全期間で第 2ラツチ回路 3 2 3 , 3 3 3に対するデータの書き込み動 作が行われないため、 第 1実施形態の場合と同様に、 その書き込み動作に必要な 電力分だけ低消費電力化が図れる。

しかも、 その同じ期間では、 Hシフ トレジスタ 3 2 1， 3 3 1及びサンプリ ン グ&第 1ラッチ回路 3 2 2， 3 3 2の動作が行われないため、 その分だけさらに 低消費電力化が図れる。

図 5は、 本発明の第 3実施形態に係る液晶表示装置の構成例を示すプロック図 である。

図 5において、 画素が行列状に配置されてなるァクティブマト リクスの表示領 域 5 1に対して、 例えばその上下に第 1 , 第 2の水平駆動系 5 2 , 5 3が配置さ れ、 また例えば図の左側に通直駆動系 5 4が配置されている。 なお、 水平駆動系 については、 表示領域 5 1の上下の配置が必須ではなく、 上下の一方側だけの配 置であってもよい。 垂直駆動系については、 図の右側の配置であっても良く、 ま た左右両側の配置であってもよい。

第 1、 第 2の水平駆動系 5 2 , 5 3及び垂直駆動系 5 4の少なく とも一部の回 路は、 T F Tを用いて表示領域 5 1 と同一の例えばガラス基板上に一体的に形成 されている。 このガラス基板に対して、 第 2の基板 （対向基板） が所定の間隔を もって対向配置されている。 そして、 両基板間には液晶層が保持されている。 以 上により、 L C Dパネルが構成されている。

第 1の水平駆動系 5 2は、 水平シフ トレジスタ 5 2 1、 サンプリング&第 1 ラ ツチ回路 5 2 2、 第 2ラッチ回路 5 2 3及び D A変換回路 5 2 4を有する構成と なっている。 第 2の水平駆動系 5 3も第 1の水平駆動系 5 2と同様に、 水平シフ トレジス夕 5 3 1、 サンプリング&第 1ラツチ回路 5 3 2、 第 2ラツチ回路 5 3 3及び D A変換回路 5 3 4を宥する構成となっている。

一方、 垂直駆動系 5 4は ¾直シフ トレジス夕 5 4 1 によって構成されている。 第 1、 第 2の水平駆動系 5 2， 5 3の各部の動作及び垂直駆動系 5 4の動作につ いては、 第 2実施形態の場合のそれと同じであるので、 ここではその説明を省略 する。 本実施形態に係る液晶表示装置においては、 第 1 ， 第 2の水平駆動系 5 2， 5 3に入力される Hスタートパルス、 Hクロックパルス及び表示データ、 並びに垂 直駆動系 5 4に入力される Vスタートパルス及び Vクロックパルスは、 L C Dパ ネル外の周辺回路から与えられるようになつている。 そして、 これら周辺回路は、 低電圧化を目的として低電圧振幅回路の構成となっている。

したがって、 本実施形態に係る液晶表示装置では、 外部の低電圧振幅回路との インタ一フェースをとるために、 低電圧振幅のパルスを高電圧振幅のパルスにレ ベルシフ トするレベルシフ ト （ L / S ) 回路及び当該レベルシフ ト回路の出力値 をラッチするラッチ回路を備えている。

具体的には、 第 1、 第 2の水平駆動系 5 2， 5 3には、 Hスタートパルスおよ び Hクロックパルスに対してレベルシフ ト回路 5 2 5 , 5 3 5及びラッチ回路 5 2 6 , 5 3 6が設けられ、 表示データに対してレベルシフ ト回路 5 2 7， 5 3 7 及びラツチ回路 5 2 8， 5 3 8が設けられている。 一方、 垂直駆動系 5 4には、 Vスタートパルス及び Vクロックパルスに対してレベルシフ ト回路 5 4 2のみが 設けられている。

また、 第 1、 第 2の水平駆動系 5 2 , 5 3の第 2ラヅチ回路 5 2 3 , 5 3 3へ のデータの書き込み及び読み出しを制御するラツチコン トロール回路 5 5， 5 6 に対しても、 そのラッチコントロールパルスのレベルシフ トを行うレベルシフ ト 回路 5 5 1， 5 6 1及びその出力値をラッチするラッチ回路 5 5 2 , 5 6 2が設 けられている。

さらに、 各レベルシフ ト回路 （垂直駆動系を除く） 及びラッチ回路、 並びにラ ツチコン トロール回路 5 5， 5 6に対して、 それらの動作状態を制御するパワー コン トロール回路 5 7が設けられている。 このパワーコン トロール回路 5 7は、 表示領域 5 1の表示モードに応じてレベルシフ ト回路、 ラツチ回路及びラヅチコ ン トロール回路の動作状態を制御する。 このパワーコントロール回路 5 7として は、 基本的に、 図 4と同じ構成のものが用いられる。

次に、 上述した第 3実施形態に係る液晶表示装置の動作について説明する。 本 液晶表示装置は、 第 1及び第 2実施形態に係る液晶表示装置と同様に、 全画面表 示モードと部分画面表示モードとの 2つの表示モードを持つものとする。 これら の表示モードは、 ラッチコントロール回路 5 5， 5 6による第 2ラッチ回路 5 2 3， 5 3 3の制御によって実現される。 なお、 第 2ラッチ回路 5 2 3， 5 3 3の 各々を単一のラッチコントロール回路で制御するようにしてもよい。

先ず、 全画面表示モードでは、 先ず、 サンプリング &第 1ラッチ回路 5 2 2 , 5 3 2において、 レベルシフ ト回路 5 2 7， 5 3 7でレベルシフ トされ、 ラッチ 回路 5 2 8， 5 3 8を介してシリアルに入力される表示デ一夕を、 レベルシフ ト 回路 5 2 5， 5 3 5でレベルシフ トされ、 ラッチ回路 5 2 6， 5 3 6を介して入 力される Hス夕一トパルス及び Hクロヅクパルスに基づいて動作する シフ ト レ ジス夕 5 2 1 , 5 3 1からのサンプリングパルスにしたがって順次サンプリ ング し、 1 ライン分ラッチする。

次に、 このラッチしたデ一夕を 1 ライン分まとめて、 ラッチコントロール回路 5 5 , 5 6からレベルシフ ト回路 5 5 1， 5 6 1及びラッチ回路 5 5 2， 5 6 2 を介して入力されるラッチコン トロールパルスに同期して第 2ラッチ回路 5 2 3 _; 5 3 3に格納し、 かつ、 この 1 ライン分の格納データを第 2ラッチ回路 5 2 3 , 5 3 3から読み出す動作を、 1 ライン単位で順に繰り返す。

ラッチ回路 5 2 3， 5 3 3から読み出された 1 ライン分の映像データは、 D A 変換回路 5 2 4 , 5 3 4でアナログ信号に変換され、 表示領域 5 1の各コラム線 に表示データとして出力される。 そして、 レベルシフ ト回路 5 4 2でレベルシフ トされて入力される Vスタートパルス及び Vクロヅクパルスに基づいて垂直シフ トレジス夕 5 4 1から出力される行選択パルスによって行の選択が行われ、 行単 位で順次画素電極に書き込まれる。 これにより、 シリアル入力の映像データに対 応した全画面表示が行われる。

一方、 部分画面表示モードでは、 規定の映像表示を行う映像表示領域と、 特定 の色 （本例では、 白もしくは黒） 表示を行う映像非表示領域とに画面が分けられ る。 ここでは、 一例として、 画面の上から複数ライン （行） 分の映像表示領域に 規定の映像表示を行い、 映像非表示領域には白表示を行う場合を例に採って説明 する。

先ず、 映像表示領域では、 全画面表示モードの場合と同様の動作を行わせる。 すなわち、 シリアルに入力される映像デ一夕を、 サンプリング &第 1 ラッチ回路 5 2 2 , 5 3 2で順次サンプリングして 1 ライン分ラッチし、 このラッチデ一夕 を 1 ライン分まとめて第 2ラッチ回路 5 2 3 , 5 3 3に格納しかつ読み出す動作 を、 1 ライン単位で順に繰り返す。 これにより、 映像表示領域では、 シリアル入 力の映像デ一夕に対応した通常の映像表示が行われる。

次に、 映像非表示領域において、 その表示期間の始めに先ず、 シリアルに入力 される白データを、 サンプリング&第 1 ラツチ回路 5 2 2 , 5 3 2で順次サンプ リングして 1ライン分ラツチし、 このラツチデ一夕を 1 ライン分まとめて第 2ラ ツチ回路 5 2 3 , 5 3 3に格納し、 これを D A変換回路 5 2 4， 5 3 4を通して 表示領域 5 1の各コラム線に出力する。 このとき、 垂直シフ トレジスタ 5 4 1か らの行選択パルスによって次の行 （映像非表示領域の第 1行） の選択が行われ、 行単位で順次画素電極に書き込まれる。 これにより、 映像非表示領域の第 1行で は白表示が行われる。

第 2ラッチ回路 5 2 3 , 5 3 3に格納された 1ライン分の白デ一夕は、 映像非 表示期間が終了するまで第 2ラッチ回路 5 2 3， 5 3 3に保持される。 そして、 映像非表示領域の第 2行以降、 映像非表示期間が終了するまでの間、 ラッチコン トロール回路 5 5 , 5 6は、 第 2ラツチ回路 5 2 3 , 5 3 3に保持された 1 ライ ン分の白データを、 1ライン周期で繰り返して読み出す。

この読み出された 1ライン分の白デ一夕は、 D A変換回路 5 2 4 , 5 3 4を通 して表示領域 5 1の各コラム線に順次出力される。 この動作の繰り返しにより、 映像非表示領域内の各行では全て白表示が行われる。 結局、 表示領域 5 1におい て、 一部の領域でのみ通常の映像表示が行われ、 残りの領域では入力されるデ一 夕によらず全て白表示が行われる。

また、 映像非表示期間における 1 ライン目の表示期間以降は、 レベルシフ ト回 路 5 2 5， 5 3 5， 5 2 7， 5 3 7、 Hシフ トレジスタ 5 2 1， 5 3 1及びサン プリ ング&第 1ラツチ回路 5 2 2， 5 3 2の各動作、 並びに第 2ラツチ回路 5 2 3 , 5 3 3の書き込み動作を全て停止させる。 この制御は、 ラッチコン トロール 回路 5 5 , 5 6とパワーコントロール回路 5 7、 もしくはパヮ一コントロール回 路 5 7のみで行う。

具体的には、 パワーコン トロール回路 5 7は、 レベルシフ ト回路 5 2 5， 5 3 5及びレベルシフ ト回路 527 , 53 7、 並びにレベルシフ ト回路 5 5 1， 5 6 1を全て非ァクティブ状態にするように制御する。 この非ァクティブ状態にする 夕イ ミ ングは、 Hスタ一トパルス及びラツチコントロールパルスが非ァクティ ブ で、 表示データが白デ一夕の時とする。

これにより、 レベルシフ ト回路 5 2 5 , 53 5， 52 7 , 537の後段に設け られたラッチ回路 52 6， 53 6 , 5 2 8 , 538には、 Hシフ トレジスタ 5 2 1 , 53 1及びサンプリング &第 1ラヅチ回路 5 2 2 , 53 2の各動作を停止さ せる状態でデータがラッチされる。 したがって、 Hシフ トレジスタ 5 2 1， 5 3 1及びサンプリング&第 1ラツチ回路 52 2 , 532の全ての動作が停止するこ とになる。

同様に、 レベルシフ ト回路 5 5 1， 56 1の後段に設けられたラッチ回路 5 5 2， 5 62には、 第 2ラッチ回路 5 2 3 , 53 3の書き込み動作を停止させる状 態でデ一夕がラッチされるため、 第 2ラッチ回路 52 3 , 533の書き込み動作 も停止する。 ，

上述したように、 部分画面表示モードを持つ液晶表示装置において、 映像非表 示期間の始めに先ず、 1ライン分の色データを第 2ラッチ回路 5 2 3， 533に 格納し、 以降、 この色データを当該表示期間が終了するまで 1 H周期で繰り返し て読み出し、 表示領域 5 1の各コラム線に出力することにより、 映像非表示期間 のほぼ全期間で第 2ラツチ回路 5 2 3 , 533に対するデ一夕の書き込み動作が 行われないため、 第 1， 第 2実施形態の場合と同様に、 その書き込み動作に必要 な電力分だけ低消費電力化が図れる。

しかも、 その同じ期間では、 レベルシフ ト回路 52 5 , 53 5 , 5 2 7， 53 7、 レベルシフ ト回路 55 1 , 5 6 1、 Hシフ トレジスタ 52 1 , 5 3 1及びサ ンプリング&第 1ラツチ回路 5 2 2 , 532の各動作が行われないため、 その分 だけさらに低消費電力化が図れる。

図 6は、 本発明の第 4実施形態に係る液晶表示装置の構成例を示すプロック図 である。

図 6において、 画素が行列状に配置されてなるァクティブマト リクスの表示領 域 6 1に対して、 例えばその上下に第 1 , 第 2の水平駆動系 6 2， 6 3が配置さ れ、 また例えば図の左側に垂直駆動系 6 4が配置されている。 なお、 水平駆動系 については、 表示領域 6 1の上下の配置が必須ではなく、 上下の一方側だけの配 置であってもよい。 垂直駆動系については、 図の右側の配置であっても良く、 ま た左右両側の配置であってもよい。

第 1、 第 2の水平駆動系 6 2 , 6 3及び垂直駆動系 6 4の少なく とも一部の回 路は、 T F Tを用いて表示領域 6 1 と同一の例えばガラス基板上に一体的に形成 されている。 このガラス基板に対して、 第 2の基板 （対向基板） が所定の間隔を もって対向配置されている。 そして、 両基板間には液晶層が保持されている。 以 上により、 L C Dパネルが構成されている。

第 1の水平駆動系 6 2は、 水平シフ トレジスタ 6 2 1、 サンプリング &第 1 ラ ツチ回路 6 2 2、 第 2ラッチ回路 6 2 3及び D A変換回路 6 2 4を有する構成と なっている。 第 2の水平駆動系 6 3も第 1の水平駆動系 6 2と同様に、 水平シフ トレジス夕 6 3 1、 サンプリング&第 1ラツチ回路 6 3 2、 第 2ラヅチ回路 6 3 3及び D A変換回路 6 3 4を有する構成となっている。

一方、 垂直駆動系 6 4は垂直シフ トレジス夕 6 4 1によって構成されている。 第 1、 第 2の水平駆動系 6 2， 6 3の各部の動作及び垂直駆動系 6 4の動作につ いては、 第 2実施形態の場合のそれと同じであるので、 ここではその説明を省略 する。

本実施形態に係る液晶表示装置においても、 第 3実施形態の場合と同様に、 第 1 ， 第 2の水平駆動系 6 2， 6 3に入力される Hスタートパルス、 Hクロックパ ルス及び表示データ、 並びに垂直駆動系 6 4に入力される Vスタートパルスおよ び Vクロックパルスは、 L C Dパネル外の周辺回路から与えられるようになつて いる。 そして、 これら周辺回路は、 低電圧化を目的として低電圧振幅回路の構成 となっている。

したがって、 本実施形態に係る液晶表示装置においても、 外部の低電圧振幅回 路とのイン夕一フェースをとるために、 低電圧振幅のパルスを高電圧振幅のパル スにレベルシフ トするレベルシフ ト （L / S ) 回路及び当該レベルシフ ト回路の 出力値をラッチするラッチ回路を備えている。

具体的には、 第 1 ， 第 2の水平駆動系 6 2， 6 3には、 Hスタートパルスに対 してレベルシフ ト回路 6 2 5 , 6 3 5及びラッチ回路 6 2 6， 6 3 6が設けられ、 Hクロックパルスに対してレベルシフ ト回路群 6 2 7 , 6 3 7が Hシフ トレジス 夕 6 2 1 , 6 3 1の各シフ ト段に対応して設けられ、 表示データに対してレベル シフ ト回路群 6 2 8 , 6 3 8がサンプリング &第 1 ラッチ回路 6 2 2， 6 3 2の 各ラッチ段に対応して設けられている。 一方、 垂直駆動系 6 4には、 Vスタート パルス及び Vクロックパルスに対してレベルシフ ト回路 6 4 2のみが設けられて いる。

また、 第 1、 第 2の水平駆動系 6 2 , 6 3の第 2ラッチ回路 6 2 3 , 6 3 3へ のデータの書き込み及び読み出しを制御するラツチコン トロール回路 6 5， 6 6 に対しても、 そのラッチコントロールパルスのレベルシフ トを行うレベルシフ ト 回路 6 5 1 , 6 6 1及びその出力値をラッチするラッチ回路 6 5 2 , 6 6 2が設 けられている。

さらに、 上記の各レベルシフ ト回路 （差直駆動系を除く） 及びラッチ回路、 並 びにラッチコン トロール回路 6 5 , 6 6に対して、 それらの動作状態を制御する パワーコン トロール回路 6 7が設けられている。 このパワーコン トロール回路 6 7は、 表示領域 6 1の表示モードに応じてレベルシフ ト回路、 ラッチ回路及びラ ヅチコン トロール回路の動作状態を制御する。 このパヮ一コン 卜ロール回路 6 7 としては、 基本的に、 図 4と同じ構成のものが用いられる。

次に、 上述した第 4実施形態に係る液晶表示装置の動作について説明する。 本 液晶表示装置は、 第 1 ， 第 2 , 第 3実施形態に係る液晶表示装置と同様に、 全画 面表示モードと部分画面表示モードとの 2つの表示モ一ドを持つものとする。 こ れらの表示モードは、 ラヅチコントロール回路 6 5 , 6 6による第 2ラッチ回路 6 2 3， 6 3 3の制御によって実現される。 なお、 第 2ラッチ回路 6 2 3 , 6 3 3の各々を単一のラッチコントロ一ル回路で制御するようにしてもよい。

先ず、 全画面表示モードでは、 先ず、 Hスタートパルスをレベルシフ ト回路 6 2 5， 6 3 5でレベルシフ トさせ、 ラッチ回路 6 2 6 , 6 3 6を介して Hシフ ト レジスタ 6 2 1 , 6 3 1 に入力する。 これにより、 レベルシフ ト回路群 6 2 7 , 6 3 7の第 1段がァクティブとなり、 Hシフ トレジスタ 6 2 1 , 6 3 1の動作が スタートする。 ここで、 レベルシフ ト回路群 6 2 7 , 6 3 7において、 転送が終了した回路段 は順次非アクティブ状態になる構成となっている。 その具体的な回路構成につい ては後述する。

続いて、 サンプリング &第 1 ラッチ回路 6 2 2， 6 3 2において、 シリアルに 入力される表示データを、 Ηシフ トレジスタ 6 2 1 , 6 3 1からのサンプリング パルスにしたがって順次サンプリングし、 レベルシフ ト回路群 6 2 8 , 6 3 8で レベルシフ トしてラッチ部に 1ライ ン分ラッチする。

次に、 このラッチしたデータを 1 ライン分まとめて、 ラヅチコン トロール回路 6 5 , 6 6からレベルシフ ト回路 6 5 1， 6 6 1及びラッチ回路 6 5 2， 6 6 2 を介して入力されるラッチコン トロールパルスに同期して第 2ラツチ回路 6 2 3 , 6 3 3に格納し、 かつ、 この 1ライ ン分の格納データを第 2ラッチ回路 6 2 3， 6 3 3から読み出す動作を、 1ライン単位で順に繰り返す。

ラッチ回路 6 2 3， 6 3 3から読み出された 1 ライン分の映像データは、 D A 変換回路 6 2 4， 6 3 4でアナログ信号に変換され、 表示領域 6 1の各コラム線 に表示データとして出力される。 そして、 レベルシフ ト回路 6 4 2でレベルシフ 卜されて入力される Vス夕一トパルス及び Vクロックパルスに基づいて垂直シフ トレジス夕 6 4 1から出力される行選択パルスによって行の選択が行われ、 行単 位で順次画素電極に書き込まれる。 これにより、 シリアル入力の映像データに対 応した全画面表示が行われる。

一方、 部分画面表示モードでは、 規定の映像表示を行う映像表示領域と、 特定 の色 （本例では、 白もしくは黒） 表示を行う映像非表示領域とに画面が分けられ る。 ここでは、 一例として、 画面の上から複数ライン （行） 分の映像表示領域に 規定の映像表示を行い、 映像非表示領域には白表示を行う場合を例に採って説明 するものとする。

先ず、 映像表示領域では、 全画面表示モードの場合と同様の動作を行わせる。 すなわち、 シリアルに入力される映像デ一夕を、 サンプリング &第 1 ラッチ回路 6 2 2 , 6 3 2で順次サンプリングして 1 ライン分ラッチし、 このラッチデータ を 1ライン分まとめて第 2ラッチ回路 6 2 3 , 6 3 3に格納しかつ読み出す動作 を、 1 ライン単位で順に繰り返す。 これにより、 映像表示領域では、 シリアル入 力の映像データに対応した通常の映像表示が行われる。

次に、 映像非表示領域において、 その表示期間の始めに先ず、 シリアルに入力 される白デ一夕を、 サンプリング&第 1ラツチ回路 6 2 2 , 6 3 2で順次サンブ リングして 1ライン分ラッチし、 このラッチデ一夕を 1 ライン分まとめて第 2ラ ツチ回路 6 2 3 , 6 3 3に格納し、 これを D A変換回路 6 2 4 , 6 3 4を通して 表示領域 6 1の各コラム線に出力する。 このとき、 垂直シフ ト レジス夕 6 4 1 か らの行選択パルスによって次の行 （映像非表示領域の第 1行） の選択が行われ、 行単位で順次画素電極に書き込まれる。 これにより、 映像非表示領域の第 1行で は白表示が行われる。

第 2ラッチ回路 6 2 3， 6 3 3に格納された 1 ライ ン分の白データは、 映像非 表示期間が終了するまで第 2ラッチ回路 6 2 3， 6 3 3に保持される。 そして、 映像非表示領域の第 2行以降、 映像非表示期間が終了するまでの間、 ラッチコン トロール回路 6 5 , 6 6は、 第 2 ラヅチ回路 6 2 3， 6 3 3に保持された 1 ライ ン分の白データを、 1ライン周期で繰り返して読み出す。

この読み出された 1ライン分の白デ一夕は、 D A変換回路 6 2 4， 6 3 4を通 して表示領域 6 1の各コラム線に順次出力される。 この動作の繰り返しにより、 映像非表示領域内の各行では全て白表示が行われる。 結局、 表示領域 6 1におい て、 一部で領域でのみ通常の映像表示が行われ、 残りの領域では入力されるデ一 夕によらず全て白表示が行われる。

また、 映像非表示期間における 1ライン目の表示期間以降は、 レベルシフ ト回 路 5 2 5， 5 3 5、 Hシフ トレジスタ 6 2 1， 6 3 1、 レベルシフ ト回路群 6 2 7 , 6 3 7、 サンプリング &第 1 ラッチ回路 6 2 2， 6 3 2及びレベルシフ ト回 路群 6 2 8 , 6 3 8の各動作、 並びに第 2ラッチ回路 6 2 3， 6 3 3の書き込み 動作を全て停止させる。

この制御は、 ラッチコントロール回路 6 5， 6 6とパワーコン トロール回路 6 7、 もしくはパワーコン トロール回路 6 7のみで行う。 具体的には、 パワーコン トロール回路 6 7は、 レベルシフ ト回路 6 2 5 , 6 3 5及びレベルシフ ト回路 6 5 1 , 6 6 1を全て非ァクティブ状態にするように制御する。 この非ァケティブ 状態にする夕ィ ミングは、 Hスタ一トパルス及びラヅチコントロールパルスが非 アクティブで、 表示デ一夕が白データの時とする。

これにより、 レベルシフ ト回路 6 2 5 , 63 5の後段に設けられたラッチ回路 6 2 6 , 636には、 Hシフ トレジスタ 6 2 1 , 63 1を停止させる状態でデ一 夕がラッチされるため、 Hシフ トレジス夕 62 1 , 6 3 1、 レベルシフ ト回路群 6 2 7 , 6 37、 サンプリング &第 1ラツチ回路 6 2 2 , 63 2及びレベルシフ ト回路群 6 28 , 638の各動作が全て停止する。

同様に、 レベルシフ ト回路 6 5 1， 6 6 1の後段に設けられたラッチ回路 6 5 2 , 6 6 2には、 第 2ラヅチ回路 6 2 3 , 633の書き込み動作を停止させる状 態でデータがラッチされるため、 第 2ラッチ回路 623 , 63 3の書き込み動作 も停止する。

上述したように、 部分画面表示モードを持つ液晶表示装置において、 映像非表 示期間の始めに先ず、 1ライン分の色デ一夕を第 2ラッチ回路 6 23， 63 3に 格納し、 以降、 この色データを当該表示期間が終了するまで 1 H周期で繰り返し て読み出し、 表示領域 6 1の各コラム線に出力することにより、 映像非表示期間 のほぼ全期間で第 2ラツチ回路 6 2 3， 633に対するデータの書き込み動作が 行われないため、 第 1， 第 2 , 第 3実施形態の場合と同様に、 その書き込み動作 に必要な電力分だけ低消費電力化が図れる。

しかも、 その同じ期間では、 レベルシフ ト回路 62 5， 63 5、 レベルシフ ト 回路 6 5 1 , 6 6 1、 Hシフ ト レジス夕 6 2 1 , 63 1、 レベルシフ ト回路群 6 2 7 , 6 37、 サンプリング&第 1ラツチ回路 6 2 2 , 6 32及びレベルシフ ト 回路群 6 2 8 , 638の各動作が行われないため、 その分だけさらに低消費電力 化が図れる。

図 7は、 第 3、 第 4実施形態に係る液晶表示装置で用いられるレベルシフ ト回 路及びラッチ回路 （以下、 レベルシフ ト &ラッチ回路と称す） の構成の一例を示 す回路図である。 本例に係るレベルシフ ト &ラッチ回路は、 CMO Sラッチセル 7 1を基本構成としている。

CM〇 Sラツチセル 7 1は、 各々のゲート及びドレインがそれそれ共通に接続 された NMOS ドランジス夕 Qn l 1及び PMO S トランジスタ Qp l 1からな る CM〇 Sィンバ一夕 7 2と、 各々のゲ一ト及びドレインがそれそれ共通に接続 された NMOS トランジスタ Qn l 2及び PMO S トランジスタ Q p 1 2からな る CMO Sィンバータ 73とが、 電源 VDDとグラン ドとの間に互いに並列に接 続された構成となっている。

この CMO Sラッチセル 7 1において、 CMO Sインバー夕 7 2の入力端 A、 即ち、 M〇 Sトランジスタ Qn l 1， Qp l lのゲ一ト共通接続点 Aと、 CMO Sインバ一夕 7 3の出力端 D、 即ち、 M〇 S トランジスタ Qn l 2， Q p l 2の ドレイン共通接続点 Dとが接続され、 CMO Sインバータ 73の入力端 B、 即ち、 MO S トランジスタ Qn l 2 , Q p 1 2のゲート共通接続点 Bと、 CMO Sイン バ一夕 7 2の出力端 C、 即ち、 MO S トランジスタ Qn l 1 , Qp l lのドレイ ン共通接続点 Cとが接続されている。

また、 CMO Sインバー夕 7 2 , 7 3の各入力端 A, Bと電源 VDDとの間に は、 PMO Sトランジスタ Qp l 3， Q p 1 4がそれそれ接続されている。 そし て、 CMO Sインバ一タ 72， 73の各入力端 A， Bには、 NMO S トランジス 夕 Qn l 3， Q n 1 4を介して入力信号 i n， X-i nが入力される。 また、 CM 〇 Sインバー夕 7 2， 73の各出力端 C, Dから導出されたデータはインバータ 74， 7 5を経て次段へ供給される。

上記構成のレベルシフ ト &ラッチ回路において、 図 5のパワーコン トロール回 路 57または図 6のパヮ一コン トロール回路 67から、 NMO S トランジスタ Q n 1 3 , Q n 1 4の各ゲートにコン トロールパルス C ON Tが、 PMO S トラン ジス夕 Qひ 1 3， Q p 1 4の各ゲ一トにその反転パルス X-C ON Tがそれそれ与 えられることで、 動作状態の制御が行われることになる。

上述したことから明らかなように、 本例に係るレベルシフ ト &ラッチ回路は、 同一の回路素子を用いて両回路が構成されているため、 回路の小面積化、 これに 伴う装置の少スペース化を実現する上で、 その効果は極めて大である。

図 8は、 上記各実施形態に係る液晶表示装置で用いられる第 2ラツチ回路の一 構成例を示す回路図である。 なお、 ここでは、 表示領域の各列に対応する単位回 路の構成を示している。 また、 本例に係る第 2ラッチ回路も、 CMO Sラッチセ ルを基本構成としている。

CMO Sラツチセル 8 1は、 各々のゲート及びドレインがそれそれ共通に接続 された NM〇 S トランジスタ Q n 2 1及び PM〇 S トランジスタ Q p 2 1からな る CMO Sィンバ一タ 82と、 各々のゲ一ト及びドレインがそれそれ共通に接続 された NMO S トランジスタ Qn 2 2及び PMO S トランジスタ Qp 2 2からな る CMO Sィンバ一夕 83とが、 電源 VD Dとグラン ドとの間に互いに並列に接 続された構成となっている。

この CMO Sラッチセル 8 1において、 CMO Sインバ一タ 8 2の入力端 A、 即ち、 MO S トランジスタ Q n 2 1， Q p 2 1のゲ一ト共通接続点 Aと、 CMO Sィンバ一夕 83の出力端 D、 即ち、 MO S トランジスタ Qn 2 2 , Q p 2 2の ドレイ ン共通接続点 Dとが接続され、 CMO Sイ ンバ一タ 83の入力端 B、 即ち、 MO S トランジスタ Qn 2 2 , Q p 2 2のゲート共通接続点 Bと、 CMO Sイン バ一タ 82の出力端 C、 即ち、 MO S トランジスタ Qn 2 1， Q p 2 1のドレイ ン共通接続点 Cとが接続されている。

そして、 CMO Sインバ一夕 8 2， 83の各入力端 A , Bには、 サンプリング &第 1ラッチ回路からスィ ッチ SW 1 , 2を介してデータが入力される一方、 C MO Sィンバー夕 8 2， 83の各出力端 C， Dからラッチデータが導出され、 D A変換回路に供給されることになる。 なお、 スィ ッチ SW 1 , 2は、 ラッチコン トロール回路から与えられるラッチコン トロールパルスによって 0 N/0 F F制 御される。

図 9は、 第 2ラッチ回路の他の構成例を示す回路図であり、 図中、 図 8と同等 部分には同一符号を付して示してある。 本例に係る第 2ラッチ回路は、 負電圧方 向のレベルシフ トを兼ねた回路構成となっている。

すなわち、 CMO Sインバー夕 8 2 , 8 3の NMO S トランジスタ Q n 2 1 , Q n 2 2の各ソースが共通に接続されるとともに、 その共通接続点がスィ ツチ S W3を介してグラン ドに、 さらにスイ ッチ SW4を介して負電源 VS Sにそれそ れ接続されている。 そして、 スイ ッチ SW3がスィ ッチ SW1， 2と共にラッチ コン トロール回路から与えられるラツチコントロールパルス 1によって ON/〇 F F制御され、 スィ ッチ SW4がラッチコン トロールパルス 2によって ON/0 F F制御される。

図 1 0は、 上記各実施形態に係る液晶表示装置の動作例を示すタイ ミングチヤ —トである。 ここでは、 垂直有効画素数 （ライ ン数） が 1 6 0、 映像表示領域が 1行〜 1 6行、 映像非表示 （白表示） 領域が 1 7行〜 1 6 0行の場合を例に採つ て示している。

本例では、 映像非表示 （白表示） 領域において、 Hスタートパルス、 Hクロヅ クパルス、 表示データ信号、 ラッチコン トロールパルス用のレベルシフ ト回路、 Hシフ トレジスタ及びサンプリング &第 1 ラッチ回路が停止し、 かつ、 第 2 ラ ヅ チ回路の書き込み動作が行われないように制御が行われる。

図 1 1は、 図 1 0のタイ ミングチャートにおける水平ブランクキング期間付近 を詳細に示したタイ ミングチャートである。 ここでは、 水平有効画素数が 2 4 0 の場合を例に採って示している。

上記各実施形態に係る液晶表示装置におけるパワーコントロール回路の動作と して、 上記各実施形態では、 第 2ラッチ回路の書き込み動作以前の回路動作を映 像非表示期間 （白表示期間） でのみ停止するとしたが、 図 1 1のタイ ミングチヤ —トに示すように、 Hスタートパルスとラッチコン トロールパルスが非ァクティ ブ状態となる期間でも停止する構成とすることも可能である。

これにより、. Hスタートパルスとラヅチコン トロールパルスが非ァクティブ状 態となる期間においても、 パワーコン トロール回路の制御によって第 2ラヅチ回 路の書き込み動作以前の回路動作を停止することにより、 部分画面表示モードだ けでなく、 全画面表示モードにおける低消費電力化も可能となる。

図 1 2は、 本発明が適用される携帯型端機器末、 例えば携帯型電話機の概略構 成を示す外観図である。

本例に係る携帯型電話機は、 装置筐体 9 1の前面側に、 スピーカ部 9 2、 表示 部 9 3、 操作部 9 4及びマイク部 9 5を上部側から順に配置された構成を備えて いる。 かかる構成の携帯型電話機において、 表示部 9 3には例えば液晶表示装置 が用いられ、 この液晶表示装置として先述した各実施形態にかかる液晶液晶表示 装置が用いられる。

この種の携帯型電話機における表示部 9 3は、 スタンバイモード等の表示機能 として、 画面の一部のみに表示を行う部分画面表示モードがある。 一例として、 スタンバイモードでは、 図 1 3に示すように、 画面の最上部にバヅテリ残量、 感 度あるいは時間などの情報が常に表示された状態にある。 そして、 残りの表示領 域には例えば白表示が行われる。

このように、 部分画面表示機能を持つ表示部 9 3を搭載した携帯型電話機にお いて、 その表示部 9 3として先述した各実施形態に係る液晶表示装置若しくは E L表示装置を用いることにより、 これら表示装置は低消費電力化が可能な構成と なっているため、 バッテリ電源による連続使用可能時間の長時間化が図れること になる。

ここでは、 本発明を携帯型電話機に適用した場合を例を挙げて説明したが、 こ の例に限られるものではなく、 親子電話の子機や P D A (Personal D igi tal Ass i stants )など携帯型端末機器に広く適用可能である。 産業上の利用可能性 上述したように、 本発明に係る部分画面表示モードを備えた表示装置及びこれ を搭載した端末装置は、 部分画面表示モードでは、 その表示期間の始めに先ず 1 ライン分の色デ一夕を格納手段に格納し、 以降、 この格納データを繰り返して読 み出して表示領域に対して各画素の表示デ一夕として供給するようにしたことに より、 映像非表示期間のほぽ全期間で格納手段に対するデータの書き込み動作が 行われないため、 簡単な回路構成にて低消費電力化が図られる。

Claims

請求の範囲

1 . 画素が行列状に配置されてなる表示領域において、 行方向における一部の領 域では正規の映像表示を行い、 残りの領域では特定の色表示を行う表示装置にお いて、

前記表示領域の各画素での表示データとして 1水平ライン分のデータを格納す る格納手段と、

前記正規の映像表示を行う第 1表示期間では前記格納手段への 1水平ライ ン分 のデータの書き込み動作をラインごとに繰り返して実行し、 前記特定の色表示を 行う第 2表示期間ではその表示期間の始めに 1水平ライン分のデータを前記格納 手段に書き込み、 この格納手段に書き込まれたデータをその表示期間中に繰り返 して読み出すべく前記格納手段を制御する格納制御手段とを備える表示装置。

2 . 前記装置は、 さらに、 前記格納制御手段から前記格納手段に与えられる制御 信号のレベルを変換するレベル変換手段と、 前記格納手段の書き換え期間以外に は前記レベル変換手段の動作を停止させるベく制御する制御手段とを有する請求 の範囲第 1項記載の表示装置。

3 . 前記装置は、 さらに、 前記格納制御手段から前記格納手段に与えられる制御 信号をラッチするラツチ手段と、

前記格納手段の書き換え期間以外には前記ラツチ手段に前記制御信号として前 記格納手段の書き換え動作を停止させる値をラッチさせるべく制御する制御手段 とを有する請求の範囲第 1項記載の表示装置。

4 . 前記装置は、 さらに、 前記格納制御手段から前記格納手段に与えられる制御 信号のレベルを変換するレベル変換手段と、

前記第 1表示期間及び前記第 2表示期間内の 1 ライン目の表示期間以外には前 記レベル変換手段の動作を停止させるベく制御する制御手段とを有する請求の範 囲第 1項記載の表示装置。

5 . 前記装置は、 さらに、 前記格納制御手段から前記格納手段に与えられる制御 信号をラッチするラッチ手段と、

前記第 1表示期間及び前記第 2表示期間内の 1 ライン目の表示期間以外には 前記ラッチ手段に前記制御信号として前記格納手段の書き換え動作を停止させる 値をラッチさせるべく制御する制御手段とを有する請求の範囲第 1項記載の表示

6 . 前記装置は、 さらに、 前記表示領域の列方向の画素に対するサンプリングパ ルスを順次発生する走査手段と、

前記走査手段から順次出力されるサンプリングパルスに同期して 1水平ライ ン 分のデータを順次サンプリングし、 その 1ライン分のデータを前記格納手段に供 給するサンプリングラツチ手段とを有する請求の範囲第 1項記載の表示装置。

7 . 前記第 1表示期間及び前記第 2表示期間内の 1 ライン目の表示期間以外には 前記走査手段及び前記サンプリングラツチ手段の動作を停止させるベく制御する 制御手段を有する請求の範囲第 6項記載の表示装置。

8 . 前記格納制御手段から前記格納手段に与えられる制御信号のレベルを変換す るレベル変換手段を有し、

前記制御手段は、 前記第 1表示期間及び前記第 2表示期間内の 1ライン目の表 示期間以外には前記レベル変換手段の動作を停止させるベく制御する請求の範囲 第 6項記載の表示装置。

9 . 前記格納制御手段から前記格納手段に与えられる制御信号をラッチするラッ チ手段を有し、

前記制御手段は、 前記第 1表示期間及び前記第 2表示期間内の 1ライン目の表 示期間以外にば前記ラツチ手段に前記制御信号として前記格納手段の書き換え動 作を停止させる値をラッチさせるべく制御する請求の範囲第 6項記載の表示装置。

1 0 . 前記表示領域の各画素の表示素子が液晶セルからなる請求の範囲第 1項記 載の表示装置。

1 1 . 前記表示領域の各画素の表示素子がエレク トロルミネセンス素子からなる 請求の範囲第 1項記載の表示装置。

1 2 . 1水平ライン分のデータを格納する格納手段を有し、 画素が行列状に配置 されてなる表示領域において、 前記格納手段に格納された 1水平ライン分のデ一 夕に基づいて行方向における一部の領域では正規の映像表示を行い、 残りの領域 では特定の色表示を行う表示装置の駆動方法において、 前記格納手段に対して、 前記正規の映像衷示を行う表示期間では前記格納手段 への 1水平ライン分のデータの書き込み動作をライ ンごとに繰り返して実行し、 前記特定の色表示を行う表示期間ではその表示期間の始めに 1水平ライン分の デ一夕を前記格納手段に書き込み、 この格納手段に書き込まれたデータをその表 示期間中に繰り返して読み出す表示装置の駆動方法。

1 3 . 表示部を備えた携帯型端末機器において、

上述表示部は、

1水平ライン分のデータを格納する格納手段を有し、 画素が行列状に配置され てなる表示領域において、 前記格納手段に格納された 1水平ライン分のデ一夕に 基づいて行方向における一部の領域では正規の映像表示を行い、 残りの領域では 特定の色表示を行うに当たり、

前記格納手段に対して、 前記正規の映像表示を行う表示期間では前記格納手段 への 1水平ライン分のデータの書き込み動作をライ ンごとに繰り返して実行し、 前記特定の色表示を行う表示期間ではその表示期間の始めに 1水平ライン分のデ 一夕を前記格納手段に書き込み、 この格納手段に書き込まれたデータをその表示 期間中に繰り返して読み出す表示装置である携帯型端末機器。