WO2000057565A1 - Dispositif de fin de ligne radio mobile et circuit de reception - Google Patents

Dispositif de fin de ligne radio mobile et circuit de reception Download PDF

Info

Publication number
WO2000057565A1
WO2000057565A1 PCT/JP2000/001818 JP0001818W WO0057565A1 WO 2000057565 A1 WO2000057565 A1 WO 2000057565A1 JP 0001818 W JP0001818 W JP 0001818W WO 0057565 A1 WO0057565 A1 WO 0057565A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
frequency error
timing
reception
circuit
Prior art date
Application number
PCT/JP2000/001818
Other languages
English (en)
French (fr)
Inventor
Miyuki Ogura
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to EP20000911345 priority Critical patent/EP1089443A1/en
Publication of WO2000057565A1 publication Critical patent/WO2000057565A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Definitions

  • the present invention relates to standby control of a digital mobile radio communication system, and in particular, resynchronization of reception timing is strictly required as in a CDMA (Code Division Multiple Access) system.
  • the present invention relates to a mobile wireless terminal device of a system.
  • mobile wireless terminals such as mobile phones are required to have low power consumption during standby operation in order to extend continuous operation time. For this reason, in the non-receiving section, the internal high-speed system lock is stopped, and instead, a low-speed, low-precision 32 kHz lock used for clocks is used instead. It is supplied to dwell and software to operate.
  • this 32 kHz clock does not have a function to correct the frequency fluctuation component due to temperature, this clock is used as a timer to measure the length of the non-receiving section. A timing error occurs between the reception time determined by the timer and the actual reception time.
  • the reception timing error is 1.6 ⁇ sec or more depending on the non-reception section. It is estimated as below msec.
  • An object of the present invention is to provide a mobile radio communication terminal device and a receiving circuit capable of obtaining the following.
  • the present invention relates to a mobile wireless terminal device that performs intermittent reception according to a reception section and a non-reception section that are temporally determined in a mobile radio communication system.
  • the reception timing detecting means for detecting the start timing of the reception section, and the first clock are faster and faster.
  • Frequency error detecting means for detecting a relative frequency error of the first clock using a high-accuracy second clock; and a frequency error detected by the frequency error detecting means.
  • Reception section detected by reception timing detection means based on And a receiving means for receiving at the timing corrected by the timing correction means.
  • the first clock is caught in a receiving circuit that performs intermittent reception according to a reception section and a non-reception section that are temporally determined in the mobile radio communication system.
  • the reception timing detection means for detecting the start timing of the reception section and the second clock which is faster and more accurate than the first clock are used.
  • timing correction means for correcting the start timing of the reception section detected by the above.
  • the start timing of the receiving section obtained in the slow first clock which is expected to have an error, is corrected. Then, using a high-speed and high-accuracy second clock, the relative frequency error of the first clock is detected, and based on the detection result, the start timing detected above is detected. To make corrections.
  • a desired clock can be obtained even if the first clock with low frequency accuracy is used as a timer in a non-receiving section. You can do it.
  • the frequency error detection means uses the second clock to detect the relative first clock in the reception section. It is characterized by detecting frequency errors. According to this feature, it is not necessary to generate a high-speed second clock to detect the frequency error in the non-reception section, so that the first clock can be used without increasing power consumption. The frequency error of the lock can be detected.
  • FIG. 1 is a circuit block diagram showing a configuration of an embodiment of a receiving system of a mobile wireless terminal device according to the present invention.
  • FIG. 2A to 2H are diagrams for explaining the operation of the frequency deviation estimating circuit of the mobile radio terminal device shown in FIG.
  • FIG. 3 is a circuit block diagram showing a configuration of a ⁇ detection circuit of the mobile wireless terminal device shown in FIG.
  • FIG. 4 is a circuit block diagram showing a configuration of a ⁇ f sign determination circuit of the ⁇ f detection circuit shown in FIG.
  • 5A to 5D are diagrams for explaining an enable signal generation operation of the ⁇ f code determination circuit shown in FIG.
  • FIG. 6 is a circuit block diagram showing a configuration of a timer and a timing correction circuit of the mobile wireless terminal device shown in FIG.
  • 7A to 7E are diagrams for explaining the operation of the timer 30 and the timing correction circuit 40 when the reception timing is advanced.
  • FIGS. 8A to 8E are diagrams for explaining the operation of the timer 30 and the timing correction circuit 40 when the reception timing is delayed.
  • FIG. 9 is a diagram for explaining a reception timing correction operation during a reception operation.
  • FIG. 1 shows a configuration of a receiving system of a mobile wireless terminal device according to an embodiment of the present invention.
  • the frequency deviation estimating circuit 10 calculates the frequency deviation Af between the clock for clock generated by the clock generating circuit 20 described later and the high-speed system clock synchronized with the system. It comprises a power counter 11, a latch circuit 12, and an Af detection circuit 13.
  • the clock for clock generated by the clock generation circuit 20 has a relatively low accuracy because the temperature fluctuation of the frequency is not corrected at, for example, 32 kHz.
  • the system clock is, for example, 9.803 MHz, which is faster and more accurate than a clock clock.
  • the frequency of the clock for clock generated by the clock generation circuit 20 is assumed to be f1
  • the ideal period indicating the ideal without error is denoted by TO
  • the actual period is indicated by Let T 1 be the real period. Also, let the frequency of the system clock be f2.
  • FIG. 2 is a diagram showing input / output signals of each unit in the frequency deviation estimating circuit 10.
  • the counter 11 operates the system clock ( Figure 2A).
  • the counter value is repeated, and the M value corresponding to the ideal period TO of the watch clock is repeated and counted.
  • the count result is shown in Figure 2B.
  • the latch circuit 12 holds the output of the counter 11 at the edge of the clock clock (FIG. 2C). This output is shown in Figure 2D and Figure 2E.
  • the Af detection circuit 13 obtains a frequency deviation from the held output of the latch circuit 12, and outputs this deviation ⁇ as voltage or amplitude information.
  • the frequency deviation is difference information between the ideal period T O and the real period T 1, but since it is usually a very small value of the ppm level, detection requires processing such as averaging over a long period of time.
  • FIG. 3 shows a configuration example of the A f detection circuit 13.
  • the final frequency deviation m f is obtained by averaging the difference information between the output of the latch circuit 12 and the output one sample before from the output of the latch circuit 12 for a certain period of time.
  • the output of the latch circuit 12 is proportional to the frequency deviation of the clock. Will fluctuate. That is, if the frequency deviation is large, the fluctuation within one cycle is large, and if the deviation is small, the fluctuation is small.
  • the output of the latch circuit 12 before the sample time and the output of the latch circuit 12 at the current sample time are obtained by the difference circuit 13 1 and the delay circuit 13 2. Find the difference between and (Fig. 2F), and use this as the instantaneous variation.
  • the latch output one sample time before is used in the detection of the instantaneous fluctuation, but if the frequency deviation is small, the latch output before a plurality of samples is used to improve the detection accuracy.
  • Switch output may be used.
  • the average value of the instantaneous fluctuations is obtained by the averaging circuit 133.
  • the instantaneous fluctuations have a predetermined period and have a dip portion irrespective of the frequency deviation as shown in Fig. 2F. Since D occurs, do not include it in the averaging process.
  • the position of the dip D of the instantaneous variation is obtained by the ⁇ f code determination circuit 134 and is notified to the averaging circuit 133 as an enable signal (FIG. 2G). According to this notification, the averaging circuit 133 does not perform the averaging for the dip portion D.
  • the averaging circuit 133 obtains the average value ⁇ f of the instantaneous fluctuation excluding the dip D as shown in FIG. 2H. This ⁇ is notified to CPU 50 described later.
  • the ⁇ ⁇ sign determination circuit 13 4 finds the polarity (sign) si of the instantaneous variation in order to find the direction of the frequency deviation. Notify PU 50.
  • FIG. 4 shows a configuration example of the Af code determination circuit 134.
  • the ⁇ code determination circuit 13 4 includes an MSB detection circuit 13 4 1, an averaging circuit 13 4 2, a comparison circuit 13 4 3, 13 4 4, and a NOR circuit 13 4 5. Power.
  • the MSB detection circuit 1341 detects the instantaneous fluctuation MSB output from the difference circuit 1331 and outputs the same to the averaging circuit 1342.
  • the averaging circuit 1332 averages the MSB detection value of the MSB detection circuit 1341 for a predetermined time, obtains the code s i of the instantaneous variation, and notifies the CPU 50 of it.
  • the sign si indicates that the reception timing is advanced compared to the actual reception time, and if it is determined to be negative, This indicates that the reception timing is delayed compared to the actual case.
  • the dip D of the instantaneous fluctuation occurs only when the output of the latch circuit 12 fluctuates from near the maximum level to near the zero level (see Fig. 2F). Can be regarded as abnormal. This negative fluctuation (the dip D) usually becomes larger as compared with the other fluctuations.
  • the dip portion D is detected by comparing with instantaneous fluctuations using threshold values t hi and th 2 of codes having appropriate sizes and different codes. This comparison is performed by the comparison circuits 1 3 4 3 and 1 3 4 4.
  • the thresholds th 1 and th 2 are set in advance. It is assumed that they are set as shown in Fig. 5A.
  • the comparison circuit 1343 compares the positive threshold value th1 with the instantaneous fluctuation, and outputs the comparison result (FIG. 5B) to the first input terminal of the NOR circuit 1345.
  • the comparison circuit 1344 compares the negative threshold value th2 with the instantaneous fluctuation, and outputs the comparison result (FIG. 5C) to the second input terminal of the NOR circuit 1345.
  • the NOR circuit 1345 performs a NOR logical operation on the input from the first input terminal and the input from the second input terminal. As a result, the NOR circuit 1345 outputs an output as shown in FIG. 5D. This indicates the position of the dip portion D, and is output to the averaging circuit 133 as an enable signal.
  • the NOR circuit 1345 shown in the present embodiment is H-active, the request from the polarity of the enable terminal in the averaging circuit 133 and the comparison circuit 1 3 4 3, 1 3 4 depending on the request from the fourth output polarity, it may also be another logical operators les 0
  • the clock generation circuit 20 generates the clock for the clock by the crystal oscillation without correcting the temperature fluctuation of the frequency, that is, the clock that may have an error due to the temperature fluctuation.
  • a clock is generated, and the generated clock clock is input to the timer 30.
  • the timer 30 counts the clock for the above clock, and outputs a signal indicating the reception timing every time the CPU 50 counts the number n specified.
  • the timing correction circuit 40 operates using the high-precision system clock of the frequency f 2 synchronized with the system immediately after the setting by the timer 30, and is controlled by the timer 30.
  • the specified reception timing is corrected and output by the delay amount ⁇ notified from the CPU 50 described later.
  • FIG. 6 shows a configuration example of the timer 30 and the timing correction circuit 40.
  • FIGS. 7 and 8 show the input / output signal waveforms of the respective components of the timer 30 and the timing correction circuit 40 when the reception timing is advanced and delayed, respectively.
  • the timer 30 is composed of a counter 31 having the clock for the clock as a clock input and a mask circuit 32.
  • the counter 31 counts the clock for clock (FIG. 7 7 and FIG. 8 ⁇ ) and the count value (FIG. 7 ⁇ and FIG. 8 ⁇ ) of the mask circuit 3. Output to 2.
  • the mask circuit 32 compares the count value of the counter 31 with the set value ⁇ notified from the CPU 50, and if the two are different, the L level Is output, and when they match, ⁇ -level output is started.
  • the output of the mask circuit 32 transitions from L logic to ⁇ logic at the time when the counter value of the counter 31 matches the set value ⁇ . At this time, the rising edge of the output of the mask circuit 32 becomes the above-mentioned reception timing, and is output to the timing correction circuit 40.
  • the CPU 50 executes the ⁇ f code determination circuit 13 described above. 4 If the sign si of the instantaneous variation notified is positive, that is, if the reception timing is advanced, “N” is set as the above set value n.
  • N is the number of pulses when a preset non-receiving section is counted by the clock generation circuit 20 operating in an ideal state (period T0).
  • f 1 32 kHz
  • the non-receiving section L s 1
  • N is 409600. This calculation is performed by CPU.
  • the timing correction circuit 40 includes a shift register 41, a selector 42, and a power.
  • the output of the mask circuit 32 is supplied to a shift register 41.
  • the shift register 41 reads the output of the mask circuit 32 by the system clock. That is, as shown in FIG. 7D and FIG. 8D, the output of the mask circuit 32 is latched by the system clock, and the data stored in each register is latched. Is output to the selector 42.
  • the latch output of each register of the shift register 41 is the output of the mask circuit 32 synchronized with the clock for clock. It is a delay of the system clock cycle, instead of the timing of the system clock.
  • the clock cycle supplied to the shift register 41 is an important parameter that determines the accuracy of the timing adjustment.
  • the system clock is used as the clock input of the shift register, but other high-speed clocks synchronized with the system clock are used. Locks may be used instead.
  • the selector 42 is notified of the latch output of each register of the shift register 41 from a CPU 50 described later.
  • the one corresponding to the delay amount ⁇ is selectively output to the CPU 50.
  • the selector 42 uses the reception timing obtained by the mask circuit 32, Select a latch output delayed by ⁇ .
  • the selector 42 will use the reception timing calculated by the mask circuit 32 as shown in Figure 8 ⁇ .
  • R TO ideal clock cycle
  • the CPU 50 controls and controls each section of the mobile wireless terminal device.
  • the CPU 50 includes a CPU, a processor, a processor such as a DSP, and a RAM for storing a control program and various data. Consists of ROM.
  • a receiving system (not shown) is operated by the system clock, while at the time of standby operation, the clock clock corrected by the timing correction circuit 40 is operated. Operate with.
  • the CPU 50 includes a ⁇ estimating circuit 51 for obtaining a timing correction amount.
  • L s is the length of the non-receiving section.
  • the CPU 50 In response to the reception section and the non-reception section (during standby) being repeated as shown in FIG. 9A, the CPU 50 has a higher speed than that immediately before the reception section as shown in FIG. 9B. A system clock is used, while a clock clock corrected by the timing correction circuit 40 is used in the remaining non-receiving section.
  • the frequency deviation estimating circuit 10 estimates the frequency deviation ⁇ f immediately before and during the receiving section and obtains the sign si as shown in FIG.9C. At the end of such a reception section, and hold it to the CPU 50. Notify and stop the operation in the remaining non-reception section.
  • the CPU 50 starts the operation at the reception timing estimated by the timer 30 as shown in FIG. 9E, and estimates the frequency deviation by the timing of FIG. 9D.
  • the timing correction amount ⁇ and the set value ⁇ are obtained based on the frequency deviation A f notified from the circuit 10, the code si, and the non-reception section information L s obtained from the base station. Store in own RAM and stop operation.
  • the timer 30 operating in the low-speed clock estimates the reception timing.
  • the CPU 50 resumes the operation at the reception timing estimated by the timer 30, and gives the set value n stored in the RAM to the timer 30, and the reception timing Is written to shift register 41 in the system clock. Then, by reading the register information corresponding to the timing correction amount ⁇ stored in the RAM, the reception timing is corrected, and the reception is performed at the corrected timing. To start.
  • the frequency deviation ⁇ of the clock for the clock is detected using the high-speed and high-precision system clock in the reception interval. From this detection result, the timing correction amount ⁇ is obtained. Then, the reception timing obtained by using the clock for the clock in the non-reception section is corrected by the above-mentioned timing correction amount, and the corrected reception timing is used in the reception section with the corrected reception timing. You are trying to start receiving.
  • a clock with low frequency accuracy is used as a timer in a non-receiving section. Even in this case, the desired reception timing can be obtained, and if the system has a function of temperature compensation in generating the system clock, it can follow fluctuations due to ambient temperature, etc. it can.
  • the power consumption may be increased due to this detection. There is no.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

明 細 書 移動無線端末装置および受信回路
[技術分野]
こ の発明は、 ディ ジタ ル移動無線通信方式の待ち受け制御 に 関 わ り 、 特 に C D M A ( Code Division Multiple Access) 方式の よ う に、 受信タ イ ミ ン グ の再同期が厳密 に 要求される シス テ ム の移動無線端末装置に関する。
[背景技術]
周知の よ う に、 携帯電話機な どの移動無線端末装置には、 連続運用時間の長時間化を図る ため、 待ち受け動作時の低消 費電力化が要求される。 こ のため、 非受信区間においては、 内部の高速なシス テ ム ク 口 ッ ク を停止 させ、 代わ り に時計用 に用いる低速 · 低精度な 3 2 k H z の ク 口 ッ ク をハ ー ド ゥ エ ァ及びソ フ ト ウ ェアに供給 して動作する よ う に している。
こ の 3 2 k H z のク ロ ッ ク は、 温度によ る周波数の変動成 分を補正する機能がないため、 非受信区間の長 さ を測る タイ マ と して利用する場合、 こ のタイ マが判断する受信時刻 と 実 際の受信時刻 と のタ イ ミ ング誤差が生 じる こ と になる。
N ( Narrowband) — C D M A シ ス テ ム の受信機は 、 非 受信区間から受信区間へ移動する際 （再同期時） のタ イ ミ ン グエラーは、 ± i C h i p 以内である こ と が望ま しい。
例えば I S — 9 5 の規格では、 再同期時の受信タイ ミ ング 検出に対す る要求精度 ± 1 c h i p ( = ± 0 . 8 1 /z s e c ) に対 し、 3 2 k H z ± 3 0 p p mの ク ロ ッ ク でタイ マを 実現した と き の受信タイ ミ ング誤差は、 非受信区間に よ り 1 . 6 μ s e c 以上 4 2 m s e c 以下の よ う に見積も られる。
したがって、 N— C D M A シス テ ム の端末装置において、 待ち受け制御に 3 2 k H z を採用する と 、 サーチャ動作用の 受信窓が所望のタイ ミ ング力 ら大き く ずれて しま う 。
また これに対 して、 受信窓を余分に大き く と っ て所望のタ ィ ミ ングから のずれに対応する と 、 再同期に時間がかかって 高速なシス テ ム ク ロ ッ ク を余分に必要 と する こ と にな り 、 電 力の浪費につながる等の問題が生 じる。
[発明の開示]
こ の発明は上記の問題を解決すべく な された もので、 周波 数精度の低いク ロ ッ ク を非受信区間のタイ マ と して利用する 場合であって も、 所望の受信タイ ミ ングを得る こ と が可能な 移動無線通信端末装置お よび受信回路を提供する こ と を 目 的 と する。
こ の 目 的を達成するために、 こ の発明は、 移動無線通信シ ステムにて時間的に定め られる受信区間 と 非受信区間 と に し たがい、 間欠的に受信を行 う 移動無線端末装置において、 第 1 のク ロ ッ ク をカ ウ ン トする こ と に よ り 、 受信区間の開始タ イ ミ ングを検出する受信タイ ミ ング検出手段 と 、 第 1 のク ロ ッ ク ょ り 高速かつ高精度な第 2 のク ロ ッ ク を用いて、 相対的 な前記第 1 の ク 口 ッ ク の周波数誤差を検出する周波数誤差検 出手段 と 、 こ の周波数誤差検出手段にて検出 した周波数誤差 に基づいて、 受信タイ ミ ング検出手段にて検出 した受信区間 の開始タイ ミ ングを補正するタイ ミ ング補正手段と 、 こ のタ ィ ミ ング補正手段が補正するタイ ミ ングで受信を行 う 受信手 段と を具備 して構成する よ う に した。
また、 こ の発明では、 移動無線通信システムにて時間的に 定め られる受信区間と非受信区間 と に したがい、 間欠的に受 信を行 う 受信回路において、 第 1 のク ロ ッ ク をカ ウ ン トする こ と によ り 、 受信区間の開始タイ ミ ングを検出する受信タイ ミ ング検出手段と 、 第 1 のク ロ ッ ク よ り 高速かつ高精度な第 2 の ク ロ ッ ク を用いて、 相対的な前記第 1 のク ロ ッ ク の周波 数誤差を検出する周波数誤差検出手段と 、 こ の周波数誤差検 出手段にて検出 した周波数誤差に基づいて、 受信タイ ミ ング 検出手段にて検出 した受信区間の開始タイ ミ ングを補正する タイ ミ ング補正手段と を具備して構成する よ う に した。
上記構成の移動無線端末装置および受信回路では、 消費電 力の低減のために、 誤差が予想される、 低速な第 1 のク ロ ッ クで求めた受信区間の開始タイ ミ ングを補正するのに、 高速 かつ高精度な第 2 のク ロ ッ ク を用いて相対的な第 1 のク ロ ッ ク の周波数誤差を検出 し、 こ の検出結果に基づいて、 上記検 出 した開始タイ ミ ングを補正する よ う に してレヽる。
したがって、 上記構成の移動無線端末装置および受信回路 によれば、 周波数精度の低い第 1 のク ロ ッ ク を受信 非受信 区間のタイマ と して利用 しても、 所望の受信タイ ミ ングを得 る こ と ができ る。
また、 こ の発明では、 周波数誤差検出手段が、 受信区間に おいて、 第 2 のク ロ ッ ク を用いて相対的な第 1 のク ロ ッ ク の 周波数誤差を検出する こ と を特徴と する。 こ の特徴によれば、 非受信区間において、 上記周波数誤差検出のために、 高速な 第 2 のク ロ ッ ク を生成する必要がないため、 消費電力を増大 させる こ と な く 第 1 のク ロ ッ ク の周波数誤差を検出する こ と ができ る。
[図面の簡単な説明 ]
図 1 は、 こ の発明に係わる移動無線端末装置の受信系の一 実施形態の構成を示す回路プロ ッ ク 図。
図 2 A〜図 2 Hは、 図 1 に示 した移動無線端末装置の周波 数偏差推定回路の動作を説明するための図。
図 3 は、 図 1 に示 した移動無線端末装置の Δ ί 検出回路の 構成を示す回路ブロ ッ ク 図。
図 4 は、 図 3 に示 した Δ f 検出回路の Δ f 符号判定回路の 構成を示す回路ブロ ッ ク 図。
図 5 A〜図 5 D は、 図 4 に示 した Δ f 符号判定回路のイ ネ —ブル信号生成動作を説明する ための図。
図 6 は、 図 1 に示 した移動無線端末装置のタイ マ と タイ ミ ング補正回路の構成を示す回路プロ ッ ク 図。
図 7 A〜図 7 E は、 受信タ イ ミ ングが進んでいる場合のタ イ マ 3 0 と タイ ミ ング補正回路 4 0 の動作を説明するための 図。
図 8 A〜図 8 E は、 受信タイ ミ ングが遅れている場合のタ イマ 3 0 と タイ ミ ング補正回路 4 0 の動作を説明するための 図。
図 9 A〜図 9 E は、 図 1 に示 した移動無線端末装置の待ち 受け動作時における受信タイ ミ ン グの補正動作を説明するた め の図。
[発明を実施するための最良の形態]
以下、 図面を参照 して、 こ の発明の一実施形態について説 明する。
図 1 は、 こ の発明の一実施形態に係わる移動無線端末装置 の受信系の構成を示すものである。
周波数偏差推定回路 1 0 は、 後述のク ロ ッ ク 生成回路 2 0 にて生成される時計用 ク 口 ッ ク と 、 システムに同期 した高速 シス テ ム ク ロ ッ ク と の周波数偏差 A f を検出する も ので、 力 ゥ ンタ 1 1 と 、 ラ ッチ回路 1 2 と 、 A f 検出回路 1 3 と から なる。
なお、 ク ロ ッ ク生成回路 2 0 にて生成 される時計用 ク ロ ッ ク は、 例えば 3 2 k H z で周波数の温度変動補正を行ってい ないため、 比較的精度が低い。 これに対 して、 システム ク ロ ッ ク は、 例えば 9 . 8 0 3 M H z で、 時計用 ク ロ ッ ク に比べ、 高速かつ高精度である。
また、 以下の説明では、 ク ロ ッ ク 生成回路 2 0 にて生成さ れる時計用 ク ロ ッ ク の周波数を f 1 と し、 誤差のない理想を 示す理想周期を T O 、 実際の周期を示す実質周期を T 1 とす る。 また、 シス テ ムク ロ ッ ク の周波数を f 2 と する。
以下、 図 2 および図 3 を参照 して、 周波数偏差推定回路 1 0 について詳細に説明する。 図 2 は、 周波数偏差推定回路 1 0 内の各部の入出力信号を示す図である。
カ ウ ン タ 1 1 は、 シス テ ム ク ロ ッ ク （図 2 A ) を動作ク ロ ッ ク と する カ ウ ンタ で、 上記時計用 ク 口 ッ ク の理想周期 T O に相当する 、 M値を繰 り 返 しカ ウ ン トする。 こ のカ ウ ン ト結 果を、 図 2 B に示す。
こ こ で、 例えば上述のよ う に、 f 1 力 3 2 k H z で、 f 2 が 9 . 8 0 3 M H z である と する と 、 カ ウ ンタ 1 1 は、 0 力、 ら 3 0 6 ( = M ) までを繰 り 返 しカ ウ ン トする こ と になる。
ラ ッチ回路 1 2 は、 カ ウ ンタ 1 1 の出力を、 時計用 ク ロ ッ ク （図 2 C ) のエ ッ ジで保持する。 こ の保持出力を、 図 2 D および図 2 E に示す。
A f 検出回路 1 3 は、 ラ ッチ回路 1 2 の保持出力 よ り 、 周 波数偏差 を求める もので、 こ の偏差 Δ ί を電圧も し く は 振幅情報 と して出力する。 周波数偏差 は、 理想周期 T O と 実質周期 T 1 の差分情報であるが、 通常 p p m レベルのご く 小さ い値である ため、 検出には長時間平均化する等の処理 が必要 と なる。
図 3 に、 A f 検出回路 1 3 の構成例を示す。 こ の構成では、 ラ ッチ回路 1 2 の保持出力について、 1 サンプル前の出力 と の差分情報を一定時間平均化する こ と で最終的な周波数偏差 厶 f を得る。
こ こ で、 時計用 ク 口 ッ ク の周波数精度がシステム ク 口 ッ ク と 同 じである と き 、 カ ウ ンタ 1 1 の出力の周期 と 時計用 ク ロ ッ ク の周期 T 1 が一致する ため、 ラ ッチ回路 1 2 の出力は時 間的に一定と なる。
しか し、 現実には、 両者の周期は一致 しないため、 時計用 ク 口 ッ ク の周波数偏差量に比例 して ラ ツチ回路 1 2 の出力は 変動する こ と になる。 すなわち周波数偏差量が大き ければ 1 周期内における変動量が大き く 、 偏差量が小さ ければ変動量 が小さい。
したがつてこの実施例では、 差分回路 1 3 1 および遅延回 路 1 3 2 によ り 、 1 サンプル時刻前のラ ッチ回路 1 2 の出力 と 現サンプル時刻における ラ ツ チ回路 1 2 の出力 と の差分 (図 2 F ) を求め、 これを瞬時変動とする。
なお、 こ こで本実施例では、 上記瞬時変動の検出に 1 サン プル時刻前のラ ッチ出力を採用 しているが、 周波数偏差が小 さい場合、 検出精度を上げるため複数サンプル前のラ ッチ出 力を用いても よい。
そ して、 上記瞬時変動の平均値を平均化回路 1 3 3 にて求 めるが、 瞬時変動は図 2 F に示 したよ う に、 所定の周期で、 周波数偏差と は無関係な落ち込み部 Dが生じるため、 これを 平均化処理に含めないよ う にする。
このためには、 Δ f 符号判定回路 1 3 4 によ り 、 瞬時変動 の落ち込み部 D の位置を求め、 ィネーブル信号 （図 2 G ) と して平均化回路 1 3 3 に通知する。 こ の通知によ り 、 平均化 回路 1 3 3 は、 落ち込み部 Dについては平均化の対象と しな レヽ o
これによ り 、 平均化回路 1 3 3 は、 図 2 Hに示すよ う な、 落ち込み部 Dを除いた瞬時変動の平均値 Δ f を求める こ と に なる。 この Δ ί は、 後述の C P U 5 0 に通知される。
また、 Δ ί 符号判定回路 1 3 4 は、 周波数偏差の方向を求 めるために、 瞬時変動の極性 （符号） s i を求め、 後述の C P U 5 0 に通知する。
図 4 に、 A f 符号判定回路 1 3 4 の構成例を示す。 Δ ί 符 号判定回路 1 3 4 は、 M S B検出回路 1 3 4 1 と 、 平均化回 路 1 3 4 2 と 、 比較回路 1 3 4 3 , 1 3 4 4 と 、 N O R回路 1 3 4 5 と 力 らなる。
M S B検出回路 1 3 4 1 は、 差分回路 1 3 1 の出力する瞬 時変動の M S B を検出 し、 平均化回路 1 3 4 2 に出力する。 平均化回路 1 3 4 2 は、 M S B検出回路 1 3 4 1 の M S B検 出値を所定の時間、 平均化し、 上記瞬時変動の符号 s i を求 め、 C P U 5 0 に通知する。
こ こで、 例えば、 こ の符号 s i が、 正と検出された場合に は、 受信タイ ミ ングは実際の受信時刻に比べ進んでいる こ と を示してお り 、 負 と判定された場合、 受信タイ ミ ングは実際 に比べ遅れている こ と を示 している。
と こ ろで、 上記瞬時変動の落ち込み部 Dは、 ラ ッチ回路 1 2 の出力が最大レベル付近から零レベル付近に変動する場合 のみ生じる （図 2 F参照） が、 こ の時間の瞬時変動は異常と みなせる。 こ の負の変動量 （落ち込み部 D ) は、 通常それ以 外の変動量に比べずつ と大きい値と なる。
このため、 適当な大き さで異なる符号の閾値 t h i , t h 2 を用いて、 瞬時変動と比較を行う こ と によ り 、 落ち込み部 Dを検出する。 この比較は、 比較回路 1 3 4 3 , 1 3 4 4 に て行う。
以下、 図 5 を参照 して、 落ち込み部 D の検出について説明 する。 なお、 瞬時変動に対して、 閾値 t h 1 , t h 2 は、 予 め図 5 Aの よ う に設定されている もの とする。
比較回路 1 3 4 3 は、 正の閾値 t h 1 と 瞬時変動 と の比較 を行い、 こ の比較結果 （図 5 B ) を N O R回路 1 3 4 5 の第 1 の入力端子に出力する。 一方、 比較回路 1 3 4 4 は、 負の 閾値 t h 2 と 瞬時変動 と の比較を行い、 こ の比較結果 （図 5 C ) を N O R回路 1 3 4 5 の第 2 の入力端子に出力する。
これに対 して、 N〇 R回路 1 3 4 5 は、 第 1 の入力端子か らの入力 と 、 第 2 の入力端子から の入力 と の N O R論理演算 を行 う 。 これによ り N O R回路 1 3 4 5 は、 図 5 D に示すよ う な出力を行 う 。 これは、 落ち込み部 Dの位置を示すも ので あ り 、 ィ ネーブル信号 と して、 前述の平均化回路 1 3 3 に出 力 される。
なお、 本実施形態にて示 した N O R回路 1 3 4 5 は、 Hァ ク テ ィ ブであるが、 平均化回路 1 3 3 におけ るィ ネーブル端 子の極性から の要求、 および比較回路 1 3 4 3 , 1 3 4 4 の 出力極性からの要求に応 じて、 別の論理演算子であって も よ レ 0
ク ロ ッ ク 生成回路 2 0 は、 周波数の温度変動補正を行わず に、 水晶発振によ り 時計用 ク ロ ッ ク を生成する 、 すなわち、 温度変動に よ る誤差を有する虞のある ク 口 ッ ク を生成する も ので、 こ こで、 生成 された時計用 ク ロ ッ ク はタ イ マ 3 0 に入 力 される。
タイ マ 3 0 は、 上記時計用 ク ロ ッ ク をカ ウ ン トする もので、 C P U 5 0 が指定する数 n をカ ウ ン トする ごと に、 受信タイ ミ ングを示す信号を出力 して、 タ イ ミ ング補正回路 4 0 をセ ッ トする。
タイ ミ ング補正回路 4 0 は、 タイ マ 3 0 によ るセ ッ ト直後 から システムに同期 した精度の高い周波数 f 2 のシステムク ロ ッ ク を用いて動作 し、 タイ マ 3 0 に よ り 指定された受信タ ィ ミ ングを、 後述の C P U 5 0 から通知 される遅延量 τ だけ 補正 して出力する。
図 6 は、 タイ マ 3 0 と タイ ミ ング補正回路 4 0 の構成例を 示すも のである。 また、 図 7 および図 8 は、 それぞれ受信タ ィ ミ ングが進んでいる場合 と 、 遅れている場合のタイ マ 3 0 と タイ ミ ング補正回路 4 0 の各構成の入出力信号波形を示す。
タイ マ 3 0 は、 上記時計用 ク ロ ッ ク をク ロ ッ ク入力 とする カ ウ ンタ 3 1 と マス ク 回路 3 2 から構成される。
カ ウ ンタ 3 1 は、 時計用 ク ロ ッ ク （図 7 Αおよび図 8 Α ) をカ ウ ン ト し、 そのカ ウ ン ト値 （図 7 Β および図 8 Β ) をマ ス ク 回路 3 2 に出力する。
これに対 してマス ク 回路 3 2 は、 カ ウンタ 3 1 のカ ウ ン ト 値と 、 C P U 5 0 よ り 通知 される設定値 η と を比較 し、 両者 が異な る場合には、 L レベルの出力を行い、 両者が一致する と 、 Η レベルの出力を開始する。
すなわち、 マス ク 回路 3 2 の出力は、 カ ウ ンタ 3 1 のカ ウ ンタ値が設定値 η と 一致する時刻で L論理から Η論理へ遷移 する。 この と き 、 マス ク 回路 3 2 の 出力 の立ち上が り エ ッ ジ が、 前述の受信タイ ミ ング と な り 、 タイ ミ ング補正回路 4 0 に出力 される。
なお、 こ こ で C P U 5 0 は、 前述の Δ f 符号判定回路 1 3 4 よ り 通知 される瞬時変動の符号 s i が正の場合、 すなわち 受信タイ ミ ン グの方が進んでいる場合には、 上記設定値 n と して 「 N」 を設定する。
こ のため、 マス ク 回路 3 2 の出力は、 図 7 C に示すよ う に、 カ ウ ン ト値が N と なる と き ょ り 、 H レベルと な る。 なお、 N は、 予め設定される非受信区間を、 理想状態 （周期 T 0 ) で 動作する ク 口 ッ ク 生成回路 2 0 でカ ウ ン ト した場合のパルス 数である。 例えば、 f 1 = 3 2 k H z 、 非受信区間 L s が 1
2 8 0 m s e c である場合、 Nは 4 0 9 6 0 と なる。 こ の計 算は C P Uによ り 行われる。
一方、 瞬時変動の符号 s i が負の場合、 すなわち受信タイ ミ ングの方が遅れている場合には、 上記設定値 n と して 「 N — 1 」 を設定する。 こ のため、 マス ク 回路 3 2 の出力は、 図
8 C に示すよ う に、 カ ウ ン ト値が N— 1 と な る と き ょ り 、 H レべノレ と なる。
タイ ミ ング補正回路 4 0 は、 シフ ト レ ジス タ 4 1 と 、 セ レ ク タ 4 2 と 力 ら構成される。
上記マス ク 回路 3 2 の出力は、 シフ ト レ ジス タ 4 1 へ供給 される。 シフ ト レ ジス タ 4 1 は、 マス ク 回路 3 2 の出力をシ ステム ク ロ ッ ク にて読み込む。 すなわち、 図 7 Dおよび図 8 D に示すよ う に、 シス テ ムク ロ ッ ク でマ ス ク 回路 3 2 の出力 をラ ッチする と と も に、 各 レ ジス タ に格納 しているデータ を セ レ ク タ 4 2 に出力する。
すなわち、 シフ ト レ ジス タ 4 1 の各 レ ジス タ のラ ッチ出力 は、 時計用 ク ロ ッ ク に同期 したマ ス ク 回路 3 2 の出力 を、 シ ステム ク ロ ッ ク のタイ ミ ングへのせかえ、 システム ク ロ ッ ク の周期単位で遅延 したものである。
こ こ で、 シフ ト レジス タ 4 1 に供給する ク ロ ッ ク周期は、 タイ ミ ング調整の精度を決定する重要なパラ メ ータ である。 本実施形態では、 シス テ ム ク ロ ッ ク をシフ ト レ ジス タ のク ロ ッ ク入力 と してレ、るが、 シス テ ム ク ロ ッ ク に同期 した、 よ り 他の高速なク ロ ッ ク を こ の代わ り と して使用 して も よい。
セ レク タ 4 2 は、 図 7 Eおよび図 8 E に示すよ う に、 シフ ト レ ジス タ 4 1 の各 レ ジス タ のラ ッチ出力の う ち、 後述の C P U 5 0 か ら通知 される遅延量 τ に対応する も のを選択的に C P U 5 0 に出力する。
こ こ で、 セ レク タ 4 2 は、 受信タイ ミ ングの方が進んでい る場合には、 図 7 Ε に示すよ う に、 マス ク 回路 3 2 にて求め た受信タ イ ミ ングよ り τ だけ遅延 したラ ッチ出力 を選択する。
—方、 受信タ イ ミ ン グの方が遅れている場合には、 セ レ ク タ 4 2 は、 図 8 Ε に示すよ う に、 マス ク 回路 3 2 にて求めた 受信タイ ミ ングよ り T O (時計用 ク ロ ッ ク の理想周期） — て だけ遅延 したラ ツチ出力を選択する。
これによ り 、 シフ ト レジス タ 4 1 の各 レ ジス タ のラ ッチ出 力の う ち、 所望の受信時刻に近いタイ ミ ングが C P U 5 0 に 出力 される こ と になる。
C P U 5 0 は、 当該移動無線端末装置の各部を統括 して制 御する もので、 C P U、 ある レ、は D S P な どのプロ セ ッサ と 、 制御プロ グラ ムや種々 のデータ を蓄積する R A M と R O Mよ り なる。 そ して、 通信時には、 図示 しない受信系を、 シス テ ム ク ロ ッ ク に よ り 動作させ、 一方、 待ち受け動作時には、 タイ ミ ン グ補正回路 4 0 にて補正された時計用 ク ロ ッ ク にて動作させ る。
また、 C P U 5 0 は、 τ 推定回路 5 1 を備え、 こ こ でタイ ミ ング補正量 て を求める。 て は、 タ イ マ 3 0 にて求めた受信 時刻 と所望の受信時刻 と の誤差であって、 その算出は、 式 τ = L s X 厶 f X I O e -6 に したがっ て行われる。 こ こ で、 L s は、 非受信区間の長 さ である。
例えば、 L s 力 S 1 2 8 0 m s e c 、 Δ ί 力 S 2 0 p p m とす る と 、 τ = 2 5 . 6 /x s e c である。 尚、 周波数偏差 A f は、 温度な どの外部環境によ り 変動するため、 受信区間において 定期的に検出 してお く 必要がある。
次に、 図 9 を参照 して、 上記構成の移動無線端末装置の待 ち受け動作時における受信タ イ ミ ングの補正動作を以下に説 明する。
受信区間 と 非受信区間 （待ち受け時） が図 9 Aに示すよ う に繰 り 返される のに対応 して、 C P U 5 0 は、 図 9 B に示す よ う に、 受信区間直前よ り 高速なシス テ ム ク ロ ッ ク を用い、 一方、 残る非受信区間では、 タ イ ミ ング補正回路 4 0 にて補 正された時計用 ク 口 ッ ク を用いる。
一方、 周波数偏差推定回路 1 0 は、 図 9 C に示すよ う に、 受信区間の直前 と 受信区間においては周波数偏差 Δ f を推定 する と 共に符号 s i を求め、 これら を図 9 D に示すよ う な受 信区間終了のタイ ミ ングでハー ド的に保持 して C P U 5 0 に 通知 し、 残る非受信区間にあっては、 その動作を停止する。 これに対 して、 C P U 5 0 は、 図 9 E に示すよ う に、 タイ マ 3 0 にて推定された受信タイ ミ ングで動作を開始し、 図 9 Dのタイ ミ ングで周波数偏差推定回路 1 0 よ り 通知 される周 波数偏差 A f 、 符号 s i 、 および基地局よ り 得た非受信区間 情報 L s に基づいて、 タイ ミ ング補正量 τ と設定値 η を求め、 これ ら を 自 己の R A Mに格納 し、 動作を停止する。
なお、 非受信区間においては、 低速ク ロ ッ ク で動作する タ イ マ 3 0 が受信タ イ ミ ングを推定 している。
そ してその後、 C P U 5 0 は、 タイ マ 3 0 にて推定された 受信タイ ミ ングで動作を再開 し、 R A Mに格納された設定値 n をタ イ マ 3 0 に与え、 受信タイ ミ ングをシス テ ム ク ロ ッ ク でシフ ト レジス タ 4 1 に書き込む。 そ して、 R A Mに格納さ れたタ イ ミ ング補正量 τ に対応する レ ジス タ情報を読み出す こ と に よ り 受信タイ ミ ングを補正 し、 こ の補正されたタ イ ミ ングで受信を開始する。
以上の よ う に、 上記構成の移動無線端末装置では、 受信区 間において高速かつ高精度なシス テ ム ク 口 ッ ク を用いて時計 用 ク ロ ッ ク の周波数偏差 Δ ί を検出 しておき 、 こ の検出結果 から タ イ ミ ング補正量 τ を求める。 そ して、 非受信区間にお いて時計用 ク ロ ッ ク を用いて求めた受信タイ ミ ングを、 上記 タイ ミ ング補正量 て で補正 し、 補正された受信タ イ ミ ングで 受信区間における受信を開始する よ う に している。
したがって、 上記構成の移動無線端末装置に よれば、 周波 数精度の低いク 口 ッ ク を非受信区間のタ イ マ と して利用する 場合であって も、 所望の受信タイ ミ ングを得る こ と ができ、 システム ク 口 ッ ク の生成に温度補償の機能があれば、 周辺温 度等に よ る変動に も追従する こ と ができ る。
また、 時計用 ク ロ ッ ク の周波数偏差 Δ f の検出は、 システ ム ク ロ ッ ク を用いる受信区間で行 う よ う に しているため、 こ の検出のために消費電力 を増大させる虞がない。
尚、 こ の発明は上記実施の形態に限定される ものではない。 その他、 こ の発明の要旨を逸脱しない範囲で種々 の変形を施 して も 同様に実施可能である こ と はい う ま でも ない。

Claims

請求の範囲
( 1 ) 移動無線通信システムにて時間的に定め られる受 信区間 と 非受信区間 と に したがい、 間欠的に受信を行 う 移動 無線端末装置において、
第 1 のク ロ ッ ク をカ ウ ン トする こ と によ り 、 前記受信区間 の開始タイ ミ ングを検出する受信タイ ミ ング検出手段 と 、
前記第 1 の ク ロ ッ ク よ り 高速かつ高精度な第 2 のク ロ ッ ク を用いて、 相対的な前記第 1 のク ロ ッ ク の周波数誤差を検出 する周波数誤差検出手段と 、
こ の周波数誤差検出手段にて検出 した周波数誤差に基づい て、 前記受信タイ ミ ング検出手段にて検出 した受信区間の開 始タイ ミ ングを補正する タイ ミ ング補正手段と 、
こ のタイ ミ ング補正手段が補正する タイ ミ ングで受信を行 う 受信手段 と を具備する こ と を特徴と する移動無線端末装置。
( 2 ) 前記周波数誤差検出手段は、
前記第 2 のク 口 ッ ク を所定値までカ ウ ン トする カ ウ ン ト手 段と 、
こ のカ ウ ン ト手段のカ ウ ン ト結果を、 前記第 1 のク ロ ッ ク で読み出す読出手段と 、
こ の読出手段にて読み出 した力 ゥ ン ト結果間の差を求め、 こ の求めた差よ り 、 前記第 2 のク ロ ッ ク に対する前記第 1 の ク ロ ッ ク の、 相対的な周波数誤差を求め る誤差検出手段 と を 備える こ と を特徴とする請求項 1 に記載の移動無線端末装置。
( 3 ) 前記周波数誤差検出手段は、 前記受信区間におい て、 第 2 のク 口 ッ ク を用いて相対的な前記第 1 のク 口 ッ ク の 周波数誤差を検出する こ と を特徴とする請求項 1 または請求 項 2 に記載の移動無線端末装置。
( 4 ) 移動無線通信システムにて時間的に定め られる受 信区間 と 非受信区間 と に したがい、 間欠的に受信を行 う 受信 回路において、
第 1 のク ロ ッ ク をカ ウ ン する こ と に よ り 、 前記受信区間 の開始タイ ミ ングを検出する受信タ イ ミ ング検出手段 と 、 前記第 1 のク 口 ッ ク よ り 高速かつ高精度な第 2 のク 口 ッ ク を用いて、 相対的な前記第 1 のク ロ ッ ク の周波数誤差を検出 する周波数誤差検出手段と 、
こ の周波数誤差検出手段にて検出 した周波数誤差に基づい て、 前記受信タイ ミ ング検出手段にて検出 した受信区間の開 始タイ ミ ングを補正する タイ ミ ング補正手段 と を具備する こ と を特徴とする受信回路。
( 5 ) 前記周波数誤差検出手段は、
前記第 2 のク ロ ッ ク を所定値までカ ウ ン トする カ ウ ン ト手 段と 、
こ のカ ウ ン ト手段のカ ウ ン ト結果を、 前記第 1 のク ロ ッ ク で読み出す読出手段 と 、
こ の読出手段にて読み出 した力 ゥ ン ト結果間の差を求め、 こ の求めた差よ り 、 前記第 2 のク ロ ッ ク に対する前記第 1 の ク ロ ッ ク の、 相対的な周波数誤差を求める誤差検出手段と を 備える こ と を特徴と する請求項 4 に記載の受信回路。
( 6 ) 前記周波数誤差検出手段は、 前記受信区間におい て、 第 2 のク ロ ッ ク を用いて相対的な前記第 1 の ク ロ ッ ク の 周波数誤差を検出する こ と を特徴とする請求項 4 または請求 項 5 に記載の受信回路。
PCT/JP2000/001818 1999-03-24 2000-03-24 Dispositif de fin de ligne radio mobile et circuit de reception WO2000057565A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP20000911345 EP1089443A1 (en) 1999-03-24 2000-03-24 Mobile radio terminal device and receiving circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/79619 1999-03-24
JP7961999A JP2000278752A (ja) 1999-03-24 1999-03-24 移動無線端末装置

Publications (1)

Publication Number Publication Date
WO2000057565A1 true WO2000057565A1 (fr) 2000-09-28

Family

ID=13695087

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/001818 WO2000057565A1 (fr) 1999-03-24 2000-03-24 Dispositif de fin de ligne radio mobile et circuit de reception

Country Status (3)

Country Link
EP (1) EP1089443A1 (ja)
JP (1) JP2000278752A (ja)
WO (1) WO2000057565A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735454B1 (en) * 1999-11-04 2004-05-11 Qualcomm, Incorporated Method and apparatus for activating a high frequency clock following a sleep mode within a mobile station operating in a slotted paging mode
EP1368916A4 (en) * 2001-03-12 2008-05-07 Skyworks Solutions Inc METHOD AND DEVICE FOR SPREADING SPECTRUM RADIO SIGNAL RESTORATION IN BROADBAND SPREADING SPECTRUM COMMUNICATION SYSTEMS
JP3689021B2 (ja) * 2001-05-25 2005-08-31 三菱電機株式会社 タイミング制御装置及びタイミング制御方法
JP2008124524A (ja) * 2005-03-04 2008-05-29 Matsushita Electric Ind Co Ltd 間欠受信制御装置
JP5238144B2 (ja) * 2006-05-12 2013-07-17 矢崎総業株式会社 時計の誤差補正方法
JP2008154185A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Works Ltd 無線送信装置
JP5088677B2 (ja) * 2007-08-02 2012-12-05 セイコーエプソン株式会社 時刻修正装置、時刻修正装置付き計時装置及び時刻修正方法
JP5213512B2 (ja) * 2008-05-07 2013-06-19 キヤノン株式会社 送信装置及び方法
CN101604990B (zh) * 2008-06-13 2013-08-07 电信科学技术研究院 频偏补偿方法和装置
TWI502903B (zh) * 2011-02-22 2015-10-01 Panasonic Corp 無線通信系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274707A (ja) * 1995-03-31 1996-10-18 Nec Corp 無線送受信装置
JPH08307338A (ja) * 1995-04-27 1996-11-22 Fujitsu Ltd 無線装置
JPH0918405A (ja) * 1995-06-30 1997-01-17 Nippondenso Co Ltd 間欠受信制御装置
JPH09153854A (ja) * 1995-11-28 1997-06-10 Denso Corp 間欠受信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274707A (ja) * 1995-03-31 1996-10-18 Nec Corp 無線送受信装置
JPH08307338A (ja) * 1995-04-27 1996-11-22 Fujitsu Ltd 無線装置
JPH0918405A (ja) * 1995-06-30 1997-01-17 Nippondenso Co Ltd 間欠受信制御装置
JPH09153854A (ja) * 1995-11-28 1997-06-10 Denso Corp 間欠受信装置

Also Published As

Publication number Publication date
JP2000278752A (ja) 2000-10-06
EP1089443A1 (en) 2001-04-04

Similar Documents

Publication Publication Date Title
US10754370B2 (en) Fine-grained clock resolution using low and high frequency clock sources in a low-power system
US6958639B2 (en) Digital duty cycle correction circuit and method for multi-phase clock
US7412266B2 (en) Aligning a frame pulse of a high frequency timer using a low frequency timer
EP1585223B1 (en) Method and circuit for determining a slow clock calibration factor
US7272078B1 (en) Efficient clock calibration in electronic equipment
US20070296396A1 (en) Phase Difference Measurement Circuit
US7792650B2 (en) Edge-aligned ratio counter
WO2000057565A1 (fr) Dispositif de fin de ligne radio mobile et circuit de reception
US20090228746A1 (en) Oscillation adjusting circuit and method
US6084441A (en) Apparatus for and method of processing data
EP1395072B1 (en) Radio communication apparatus and its reception timing estimating method
US11422585B2 (en) Clock calibration
EP0924947A1 (en) Power saving in a digital cellular system terminal
US7570664B2 (en) Synchronization correction circuit for correcting the period of clock signals
US5818265A (en) Digital phase detector
US20100008493A1 (en) Methods and apparatus to decode dual-tone signals
US20080001677A1 (en) Ring oscillator clock
JPH0856153A (ja) 周波数補正機能を有する発振回路
US6714148B1 (en) Digital protective relay
JP2000315121A (ja) Ｒｔｃ回路
CN116015284A (zh) 一种基于参考时钟周期获得tdc延迟步进的方法及装置
US7085312B2 (en) Spread spectrum communication apparatus and method of controlling the same
JPH04213229A (ja) 無線呼出用受信機の間欠受信回路
JP2002286877A (ja) 時間フレームの開始タイミング決定方法、時間フレームの開始タイミング決定装置、時刻情報検出装置および電波修正時計
JP2001217708A (ja) 周波数発振器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2000911345

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09667814

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000911345

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2000911345

Country of ref document: EP