WO1999012262A1

WO1999012262A1 - Emetteur de donnees

Info

Publication number: WO1999012262A1
Application number: PCT/JP1998/003896
Authority: WO
Inventors: Takefumi Yoshikawa; Toru Iwata; Hiroyuki Yamauchi
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 1997-09-02
Filing date: 1998-09-01
Publication date: 1999-03-11
Also published as: EP1014584A4; JP3498843B2; EP1014584A1; KR100389222B1; EP1014584B1; CA2302939C; KR20010023574A; DE69837886D1; CA2302939A1; DE69837886T2; US6323756B1

Description

明細書データ伝送装置

技術分野

本発明は、伝送線路を介してドライバからレシーバにデータを伝送するデ一夕伝送装置に関する。背景技術

図 1 1は、従来のデータ伝送装置 2 0 0の構成を示す。デ一夕伝送装置 2 0 0 は、デ一夕を送信するドライバ 2 1 0と、ドライバ 2 1 0によって送信されたデ一夕を受信するレシーバ 2 2 0と、ドライノ 2 1 0とレシ一バ 2 2 0とを接続する伝送線路 2 3 0とを含む。デ一夕は、伝送線路 2 3 0を介してドライバ 2 1 0 からレシーバ 2 2 0に伝送される。

ドライバ 2 1 0は、データを伝送線路 2 3 0に出力する出力バッファ 2 1 2を有している。出力バッファ 2 1 2は、パッド 2 1 4を介して伝送線路 2 3 0に接続されている。

レシーバ 2 2 0は、デ一夕を伝送線路 2 3 0から受け取る入力バッファ 2 2 2 を有している。入力バッファ 2 2 2の一方の入力は、パッド 2 2 4およびスタブ抵抗 2 3 2を介して伝送線路 2 3 0に接続されている。

終端抵抗 2 4 0の一端は、伝送線路 2 3 0のレシーバ 2 2 0側の端部に接続されている。終端抵抗 2 4 0の他端は、終端電位 V _{t e r m}に接続されている。

伝送線路 2 3 0上のデ一夕の振幅は、終端抵抗 2 4 0の抵抗値とドライバ 2 1 0の出力インピーダンスとによって決定される。従って、終端抵抗 2 4 0の抵抗値とドライバ 2 1 0の出力インピーダンスとを適切に設計することにより、伝送線路 2 3 0上のデータの振幅を十分に小さい振幅に制限することができる。終端抵抗 2 4 0の抵抗値は、通常、伝送線路 2 3 0の特性インピーダンス Zに実質的に等しくなるように決定される。これにより、ドライバ 210から伝送されたデータが伝送線路 230のレシーバ 220側の端部で反射することが防止される。

しかし、このような終端抵抗 240を用いて伝送線路 230を終端すると、伝送線路 230上のデータが遷移しないにもかかわらず電力が消費されるという問題点があった。これは、データがハイレベルに保持されている場合には、終端電位 V_{t e rm}から終端抵抗 240を介してドライバ 210に直流電流（I _{s ink}) が流れ、データが口一レベルに保持されている場合には、ドライバ 210から終端抵抗 240を介して終端電位 V_{t erm}に直流電流（ I _s。_urce) が流れるからである。

また、データが遷移する場合にも、終端抵抗 240を介して直流電流が流れるため、伝送線路 230の電位と終端電位 V_{t e} ^との電位差が大きくなるにつれて、伝送線路 230の電位の遷移を示す波形の傾きがなまってくる（図 12参照）。このため、スキューが発生しやすくなる。

さらに、ドライバ 210がハイレベルのデータを出力する場合のドライバ 21

0の出力インピーダンスとドライバ 210がローレベルのデータを出力する場合のドライバ 210の出力インピーダンスとは必ずしも一致しない。これらが一致しない場合には、ドライバ 210から終端電位 V_{te rm}に流れる直流電流（I _s。 _{u rce}) の絶対値と終端電位 V'_iermからドライバ 210に流れる直流電流（I _{s i} _nk) の絶対値とは同一とはならない。従って、ドライバ 210がハイレベルのデータを出力した場合の終端電位 V_{t e rm}からの伝送線路 230の電位の振幅値とドライバ 210が口一レベルのデ一夕を出力した場合の終端電位 V _{t e rm}からの伝送線路 230の電位の振幅値とが異なってしまう。

このことは、終端電位 V_termが、ハイレベルのデータに対応する電位（H i 電位）とローレベルのデータに対応する電位（Lo電位）との中央値からシフトすることを意味する。例えば、図 12に示される例では、終端電位 V_{te rm}は 1. I Vであり、 H i電位は 1 . 5 Vであり、 L o電位は 0 . 8 Vである。

レシーバ 2 2 0は、終端電位 V _{t e r m}を基準電位として用いて伝送線路 2 3 0 上のデータがハイレベルかローレベルかを判定する。従って、終端電位 V _{t e r m} が H i電位と L o電位との中央値からシフ卜している場合には、デ一夕がローレベルからハイレベルに遷移する時間とデ一夕がハイレベルから口一レベルに遷移する時間とが異なることとなる。このことは、レシーバ 2 2 0が伝送線路 2 3 0 上のデータを所定のク口ック信号に同期してラッチする場合にスキューが発生する原因となる。

本発明は、消費される電力を低減するデータ伝送装置を提供することを目的とする。

また、本発明は、スキューが発生することを抑制するデータ伝送装置を提供することを目的とする。発明の開示

本発明のデータ伝送装置は、データを送信するドライバと、前記ドライバによつて送信されたデ一夕を受信するレシーバと、前記ドライバと前記レシーバとを接続する伝送線路と、可変に制御可能なインピーダンス値を有する可変インピーダンス素子とを備えており、前記可変インピーダンス素子は、前記伝送線路に接続されている。 '

本発明によれば、可変インピーダンス素子のインピーダンス値を制御することにより、消費電力の低減とスキューの発生防止とを最適化することができる。例えば、データ伝送装置が低速で動作している場合には、スキューは発生しにくい。従って、この場合には、可変インピーダンス素子のインピーダンス値が高くなるように可変ィンピ一ダンス素子のインピーダンス値が制御される。これにより、伝送線路を流れる直流電流を抑えることができる。その結果、データ伝送装置によって消費される電力を低減することができる。データ伝送装置が高速で動作している場合には、スキューが発生しやすい。従って、この場合には、可変ィンピーダンス素子のインピーダンス値が伝送線路のィンピ一ダンス値に一致するように可変ィンピーダンス素子のィンピ一ダンス値が制御される。これにより、伝送線路の端部でのデータの反射を抑えることができる。その結果、スキューの発生が抑制される。

前記可変インピーダンス素子の前記インピーダンス値は、前記伝送線路の電位に応じて変化してもよい。

例えば、伝送線路の電位と終端電位との電位差が所定の値より小さい場合には可変インピーダンス素子のインピーダンス値が高くなるように、可変インピーダンス素子のインピーダンス値を制御してもよい。これにより、デ一夕がローレべルからハイレベルに（またはハイレベルからローレベルに）高速に遷移することが可能になる。さらに、伝送線路の電位と終端電位との電位差が所定の値より大きい場合には可変インピーダンス素子のインピーダンス値が低くなるように、可変インピーダンス素子のインビーダンス値を制御してもよい。これにより、デ一夕の振幅が制限されるとともに、デ一夕の反射も抑えられる。

前記可変インピーダンス素子の前記インピーダンス値は、前記可変インピーダンス素子の外部から入力される制御信号に応じて変化してもよい。

例えば、データを高速に伝送する場合には，可変インピーダンス素子のインピ一ダンス値を低く設定するこを要求する制御信号が可変インピーダンス素子に入力される。可変インピーダンス素子は、制御信号に応答してインピーダンス値を低くする。これにより. 伝送線路の端部でのデータの反射を抑えることができる。その結果、スキュ一発生が抑制される。また、デ一夕伝送の待機時ゃデ一夕を低速に伝送する場合には、可変ィンピーダンス素子のインピーダンス値を高く設定することを要求する制御信号が可変インピーダンス素子に入力される。可変インピーダンス素子は、制御信号に応答してインピーダンス値を高くする。これにより、伝送線路を流れる直流電流を抑えることができる。その結果、データ伝送装置によって消費される電力を低減することができる。

前記可変インピーダンス素子の前記インピーダンス値と前記ドライバの出カインピーダンスとは、相互に関連するように変化してもよい。特に、前記ドライバの前記出力インピーダンスは、前記可変インピーダンス素子の前記インピーダンス値に応じて変化してもよい。

例えば、データ伝送の待機時ゃデ一夕を低速で伝送する場合には、可変インピ一ダンス素子のィンピーダンスは高く設定される。ドライバの出カインピ一ダンスは、可変インピーダンス素子のィンピ一ダンスが高く設定されたことに応答して高く設定される。これにより. ハイレベルのデ一夕に対応する H i電位のレべルとローレベルのデータに対応する L o電位のレベルとを可変インピーダンス素子のインピーダンス値を低く設定した場合と実質的に同一の値とすることができる。これにより、伝送されたデータがハイレベルかローレベルかをレシーバが判定することが容易になる。

前記可変ィンピ一ダンス素子は，並列に接続された第 1ダイォードと第 2ダイオードとを含んでいてもよい。前記第 1ダイオードを流れる電流の方向は前記第 2ダイォードを流れる電流の方向の逆である。

この可変インピーダンス素子によれば、第 1ダイオードと第 2ダイオードのいずれか一方が順方向にバイアスされるまでは可変インピーダンス素子のインピーダンス値が非常に高く、第 1タイォードと第 2ダイォードのいずれか一方が順方向にバイァスされると可変ィンピーダンス素子のィンピーダンス値が非常に低くなる。

伝送線路の電位が第 1ダイオードおよび第 2ダイオードによってクランプされるため、伝送線路の電位は、終端電位 V_{t e rm}を中心として、電位（V_{t e rm}+V f) と電位（V_term— V_f) との間で遷移する。ここで、 V_termは終端電位を示し、 V_fは第 1ダイオードおよび第 2ダイオードの順方向電圧を示す。これにより、データがローレベルからハイレベルに遷移する時間とデータがハイレベルからローレベルに遷移する時間とが実質的に等しくなる。その結果、スキューが発生しにくくなる。

また、データが遷移する期間は、可変インピーダンス素子のインピーダンス値が高ぐ設定される。このため、データが遷移する期間にドライバにかかる駆動負荷は、伝送線路の容量のみである。従って、デ一夕は一定の速度で高速に遷移する。このことも、スキューの発生を抑制するのに役立つ。

前記可変インピーダンス素子は、並列に接続された前記第 1ダイォードと前記第 2ダイオードとに直列に接続された抵抗をさらに含んでいてもよい。

抵抗の抵抗値を調整することにより、第 1ダイォードまたは第 2ダイォードが順方向にバイアスされた場合のインピーダンス値を調整することができる。前記抵抗の抵抗値は、前記伝送線路の特性インピーダンスに実質的に等しくなるように設定されており，前記第 1ダイオードおよび前記第 2ダイォードの順方向電圧は、前記ドライバが前記伝送線路に前記データを出力した場合における所定の終端電位からの前記伝送線路の電位の振幅値に実質的に等しくなるように設定されていてもよい。

このように、抵抗の抵抗値と第 1ダイォードおよび第 2ダイォ一ドの順方向電圧とを設定することにより、第 1ダイオードまたは第 2ダイォードのいずれかが順方向にバイアスされた状態における可変インピーダンス素子のインピーダンス値が伝送線路の特性インピーダンスに実質的に等しくなる。これにより、デ一夕の反射を効果的に抑えることができる。また、第 1ダイオードまたは第 2ダイォ ―ドのいずれかが順方向にバイアスされた状態でも、終端電位からの伝送線路の電位の振幅値は、第 1ダイオードおよび第 2ダイオードの順方向電圧に実質的に —致する。これにより、デ一夕がローレベルからハイレベルに遷移する時間とデ一夕がハイレベルからローレベルに遷移する時間とが実質的に等しくなる。その結果、スキューが発生しにくくなる。

本発明の他のデータ伝送装置は、データを送信するドライバと，前記ドライバによって送信されたデータを受信するレシーバと、前記ドライバと前記レシーバとを接続する第 1伝送線路および第 2伝送線路と、可変に制御可能な第 1インピ —ダンス値を有する第 1可変インピーダンス素子と、可変に制御可能な第 2インピーダンス値を有する第 2可変インピーダンス素子とを備えており、前記第 1可変インピーダンス素子は、前記第 1伝送線路に接続されており、前記第 2可変ィンピーダンス素子は、前記第 2伝送線路に接続されている。

本発明によれば、第 1可変インピーダンス素子のインピーダンス値と第 2可変インピーダンス素子のインピーダンス値とを制御することにより、消費電力の低減とスキューの発生防止とを最適化することができる。

前記第 1可変インピーダンス素子は、第 1ダイオードと第 2ダイオードとを含み、前記第 1ダイオードのアノードは、所定の第 1電位に接続されており、前記第 1ダイオードの力ソードは、前記第 1伝送線路に接続されており、前記第 2ダィオードのアノードは、前記第 1伝送線路に接続されており、前記第 2ダイォードのカソードは、前記所定の第 1電位より低い所定の第 2電位に接続されており、前記第 1ダイォードの順方向電圧と前記第 2ダイォ一ドの順方向電圧との和は、前記所定の第 1電位と前記所定の第 2電位との間の電位差より大きく、前記第 2 可変インピーダンス素子は、第 3ダイオードと第 4ダイオードとを含み、前記第 3ダイオードのアノードは，所定の第 3電位に接続されており、前記第 3ダイォ一ドのカソードは、前記第 2 β送線路に接続されており、前記第 4ダイオードのアノードは、前記第 2伝送線路に接続されており、前記第 4ダイオードのカソードは、前記所定の第 3電位より低い所定の第 4電位に接続されており、前記第 3 ダイォ一ドの順方向電圧と前記第 4ダイォードの順方向電圧との和は、前記所定の第 3電位と前記所定の第 4電位との間の電位差より大きくてもよい。

第 1可変ィンピーダンス素子を上述のように構成すると、伝送線路の電位が電位（V _{t e r m l}— V _f ) と電位（V _{s s} + V _f ) との間にある場合には、伝送線路は、電位 V _{t e r m l}または電位 V _{s s}に非常に高いィンピーダンス値を有する素子を介して接続されることとなる。ここで、 V_{t e rml}は第 1電位を示し、 V_5Sは第 2 電位を示し、 V_fは第 1ダイォードおよび第 2ダイォードの順方向電圧を示す。これにより、データは高速に遷移する。

また、伝送線路の電位が電位（V_terml— V_f) より低くなるか、または、電位（V_ss + V_f) より高くなつた場合には、第 1ダイオードまたは第 2ダイォードが順方向にバイアスされることにより、伝送線路は、電位 V_{te rml}または電位 V_ssに非常に低いインピーダンス値を有する素子を介して接続されることとなる。これにより、ハイレベルのデ一夕に対応する H i電位と口一レベルのデータに対応する L o電位とが、それぞれ、電位（V_{te rml}— V_f) と電位（V_ss + V _f) の付近にクランプされる。これにより、データの振幅が制限される。

第 2可変インピーダンス素子についても同様である。

このように、データが高速に遷移するとともに、データの振幅が制限される。その結果、スキューが発生しにくい高速なデ一夕伝送が可能となる。図面の簡単な説明

図 1は、本発明の実施の形態 1のデータ伝送装置 1 aの構成を示す図である。図 2は、図 1に示される伝送線路 30の電位の遷移を示す図である。

図 3は、ドライバ 10の出力インピーダンスと可変インピーダンス素子 40のインピーダンス値の経時的変ィ έ:を示す図である。

図 4 Αは、本発明の実施の形態 1のデ一夕伝送装置 1 bの構成を示す図である。図 4Bは、本発明の実施の形態 1のデータ伝送装置 1 cの構成を示す図である。図 5 Aは、図 4 Aに示される可変インピーダンス素子 42の構成を示す図である。

図 5 Bは、図 4 Bに示される可変インピーダンス素子 44の構成を示す図である。

図 6は、ドライバ 10の出力バッファ 12 aの構成を示す図である。図 7 Aは、可変インピーダンス素子 4 6の構成を示す図である。

図 7 Bは、可変インピーダンス素子 4 8の構成を示す図である。

図 8 Aは、本発明の実施の形態 2のデータ伝送装置 2 aの構成を示す図である。図 8 Bは、ダイォ一ド 1 8 1〜 1 8 4のインピーダンス特性を示す図である。図 9は、本発明の実施の形態 2のデータ伝送装置 2 bの構成を示す図である。図 1 0は、本発明の他の実施形態のデータ伝送装置の構成を示す図である。図 1 1は、従来のデータ伝送装置 2 0 0の構成を示す図である。

図 1 2は、図 1 1に示される伝送線路 2 3 0の電位の遷移を示す図である。発明を実施するための最良の形態

以下、図面を参照して本発明の実施の形態を説明する。

(実施の形態 1 )

図 1は、本発明の実施の形態 1のデータ伝送装置 1 aの構成を示す。データ伝送装置 l aは，データを送信するドライバ 1 0と、ドライバ 1 0によって送信されたデータを受信するレシーバ 2 0と、ドライバ 1 0とレシーバ 2 0とを接続する伝送線路 3 0とを含む。データは、伝送線路 3 0を介してドライバ 1 0からレシ一バ 3 0に伝送される。ドライバ 1 0およびレシーバ 2 0のそれぞれは、例えば、半導体集積回路である。

データ伝送装置 1 aは、伝 i¾線路 3 0の電位に応じてインピーダンス値が自動的に変化する可変インピーダンス素子 4 0をさらに含む。可変インピーダンス素子 4 0の一端は、伝送線路 3 0のレシーバ 2 0側の端部に接続されている。可変インピーダンス素子 4 0の他端は、終端電位 V _{t e r m}に接続されている。

ドライバ 1 0は、伝送線路 3 0にデ一夕を出力する出力バッファ 1 2を有している。出力バッファ 1 2は、パッド 1 4を介して伝送線路 3 0に接続されている。図 1に示される例では、出力バッファ 1 2は、プッシュプルタイプのバッファである。出力バッファ 1 2は、 P MO Sトランジスタ 7 1 pと NMO Sトランジスタ 7 I nとを含む。トランジスタ 71 p、 7 I nのゲートには、 N AND素子 73、 NOR素子 74およびオペアンプ 75、 76によって決定される所定の論理が入力される。オペアンプ 75には、伝送線路 30の電位と基準電位とが入力される。オペアンプ 76には、伝送線路 30の電位と基準電位 VR₂とが入力される。

初期状態では、トランジスタ 71 pがオフであり、かつ、トランジスタ 71 η がオフである。この初期状態において、値" 1" を有するデータ D a t aが出力バッファ 12に入力されるとトランジスタ 71 pがオンになる。トランジスタ 71 nはオフのままである。その結果、伝送線路 30の電位は、所定の電位 V_c _eQに近づくように上昇する。その後、伝送線路 30の電位が基準電位 VI^を越えると、トランジスタ 71 pがオフになる。トランジスタ 71 nはオフのままである。伝送線路 30の電位が基準電位 VRiを越えると、オペアンプ 75の出力が口一レベルとなり、その結果、トランジスタ 71 pのゲートがハイレベルとなるからである。

初期状態では、トランジスタ 7 1 pがオフであり，かつ、トランジスタ 71 η がオフである。この初期状態において、値" 0" を有するデータ D a t aが出力バッファ 12に入力されると、トランジスタ 71 nはオンになる。トランジスタ 71 pはオフのままである。その結果、伝送線路 30の電位は、所定の電位 V_s _SQに近づくように下降する。の後、伝送線路 30の電位が基準電位 VR₂を下回ると、トランジスタ 71 nがオフになる。トランジスタ 71 pはオフのままである。伝送線路 30の電位が基準電位 VR₂を下回ると、オペアンプ 76の出力がハイレベルとなり、その結果、トランジスタ 71 nのゲートが口一レベルとなるからである。

このように、ドライバ 10の出力バッファ 12は、伝送線路 30の電位が基準電位 VR を越えるとトランジスタ 71 pをオフにし、伝送線路 30の電位が基準電位 VR₂を下回るとトランジスタ 71 nをオフにするように動作する。レシーバ 20は、伝送線路 30からデ一夕を受け取る入力バッファ 22を有している。入力バッファ 22は、例えば、 2入力のオペアンプである。

入力バッファ 22の一方の入力は、パッド 24、スタブ抵抗 32および抵抗 3 1を介して伝送線路 30に接続されている。入力バッファ 22の他方の入力は、終端電位 V_{t e fm}に接続されている。終端電位 V_{te rm}は、例えば、 1. IVである。

入力バッファ 22は、終端電位 V_termを基準電位として用いて、伝送線路 3 0上のデータがハイレベルであるか口一レベルであるかを判定する。このようにして、入力バッファ 22は、出力バッファ 12から送信されたデータを受信する。なお、終端電位 V_{t e rm}の電位と同一の電位を有するノードを終端電位 V_{t e rm} とは独立に設けるようにしてもよい。この場合、入力バッファ 22は、このノードの電位を基準電位として用いて、伝送線路 30上のデータがハイレベルであるか口一レベルであるかを判定することができる。これにより、入力バッファ 22 が終端電位 V _{t e rm}のノィズの影響を受けないようにすることができる。

可変インピーダンス素子 40は、並列に接続されたダイオード 81とダイォード 82とを含む。ダイオード 81を流れる電流の方向（順方向）は、ダイオード 82を流れる電流の方向（順方向）の逆である。

伝送線路 30の電位が終端電位 V _{t e} の近傍にある場合には、ダイォード 8 1， 82は順方向にバイアスきれない。従って、伝送線路 30の電位が終端電位 V_{te rm}の近傍にある場合には、可変インピーダンス素子 40のインピーダンス値が非常に高くなる。

ダイオード 82は、出力バッファ 12がハイレベルのデータを伝送線路 30に出力したことにより伝送線路 30の電位が（V_term + V_f〉まで上昇すると順方向にバイアスされる。その結果、可変インピーダンス素子 40のインピーダンス値が非常に低くなる。ここで、 V_fはダイオード 81、 82の順方向電圧である。ダイォ一ド 81は、出力バッファ 12がローレベルのデータを伝送線路 30に

II 出力したことにより伝送線路 30の電位が（V_term— V_f) まで下降すると順方向にバイアスされる。その結果、可変インピーダンス素子 40のインピーダンス値が非常に低くなる。

図 2は、ハイレベルのデータとローレベルのデータとがドライバ 10から交互に出力される場合における、伝送線路 30の電位の遷移を示す。

ドライバ 10から伝送されたデータが遷移状態にある場合には、伝送線路 30 の電位はハイレベルからローレベルに（あるいは、ローレベルからハイレベルに）一定の速度で高速に遷移する。これは、伝送線路 30の電位が終端電位 V_t _{e fm}の近傍にある場合には、可変インピーダンス素子 40のインピーダンス値が高い値に設定されるため、ドライバ 10の出力バッファ 12には伝送線路 30の容量に相当する負荷しかかからないからである。

一方、データの遷移がある程度完了し、伝送線路 30の電位と終端電位 V_t^ _mの電位との電位差が大きくなると、インピーダンス素子 40のインピーダンス値が低くなる。これは、伝送線路 30の電位が（V_term+V_f) まで上昇するとインピーダンス素子 40のダイオード 82が順方向にバイアスされ、伝送線路 3 0の電位が（V_{t erm}— V_f) まで下降するとインピーダンス素子 40のダイォ一ド 81が順方向にバイアスされるからである。これにより、ドライノ 10から伝送されるデータの振幅の上限は、電位 (V_{te rm} + V_f) にクランプされ、そのデ —夕の振幅の下限は、電位（ _{t e rm}— V_f) にクランプされる。このように、ドライバ 10から伝送されるデータの振幅は所定の範囲（V_{te rm}— V_f〜V_term + V_f) に制限される。その結果、小振幅なデータを伝送することが可能となる。例えば、ダイオード 81、 82がショットキーダイオードである場合には、順方向電圧 V_fは 0. 4 V程度である。従って、伝送線路 30上のデ一夕の電位は、 1. 1 Vの終端電位 V_termを中央値として 1. 5Vと 0. 7Vとの間でスイングすることとなる。

データの遷移が完了した状態では、伝送線路 30の電位と基準電位としての終端電位 V_{t e rm}との電位差は、ドライノ 10の出力インピーダンスにかかわらず、可変インピーダンス素子 40のダイオード 81、 82の順方向電圧 V_fに実質的に等しい。これにより、伝送線路 30の電位と終端電位 V_termとの電位差を十分に確保することができる。その結果、レシーバ 20における論理判定を確実に行うことができる。

なお、可変インピーダンス素子 40と伝送線路 30との間に直列に接続された抵抗 31は、ダイオード 81、 82が順方向にバイアスされた場合に終端電位 V _{t m}とドライバ 10との間に流れる電流を制限するために使用される。

さらに、ドライバ 1 0の出力バッファ 12の基準電位 VR_1¾ VR₂を電位 (V_term+V_f) 、電位（V_{t erm}— V_f) の付近にそれぞれ設定することにより、終端電位 V_{t e} とドライノ 10との間に流れる直流電流をカツ卜することができる。伝送線路 30の電位が電位（V_{t e rm}+V_f) または電位（V_{te rm}— V_f) になれば出力バッファ 12のトランジスタ 71 p、 71 nがオフとなりドライバ 10の出力インピーダンスが非常に高くなるからである。この場合、伝送線路 3 0の電位は、ダイオード 81、 82の容量と伝送線路 30自身の容量とにより、電位（v_term+v_f) または電位（v_term_v_f) に保たれる。従って、レシ一バ 20における論理判定に必要な電位差は、引き統き維持される。

図 3は、ドライバ 10の出力インピーダンスと可変インピーダンス素子 40のインピーダンス値の経時的変化を示す。図 3に示される例では、ドライバ 10の出力インピーダンスと可変インピーダンス素子 40のインピーダンス値とは、それぞれ、 2つの値のうちの一方をとると仮定する。図 3では、その 2つの値のうち高い方の値を「H」と表し、低い方の値を「L」と表す。

伝送線路 30上のデータが遷移しない場合には、ドライバ 10の出力インピーダンスと可変インピーダンス素子 40のインピーダンス値とはともに「Hj に設定される（期間 T 。これにより、ドライバ 10と可変インピーダンス素子 4 0との間に流れる直流電流をカツ卜することができる。伝送線路 30上のデータがローレベルからハイレベルに遷移する場合には、ドライバ 1 0の出力インピーダンスが「L」に設定される（期間 T₂) 。これにより、伝送線路 30の電位が高速に遷移する。

その後；伝送線路 30の電位が、電位（V _{t e rm} + V_f)まで上昇するか、または、電位（V_{t e rm}— V_f) まで下降すると、可変インピーダンス素子 40のインピーダンス値が「L」に設定される（期間 T₃) 。これにより、伝送線路 30が終端され反射のない小振幅なデータが伝送されることとなる。

その後、伝送線路 30の電位が基準電位 VRiを越えるか、または、伝送線路

30の電位が基準電位 VR₂を下回ると、ドライ/ 1 0の出力インピーダンスが「H」に設定される（期間 T₄) 。伝送線路 3 0の電位が基準電位！^ を越えるか，または、伝送線路 30の電位が基準電位 VR₂を下回ると、上述したように、出力バッファ 12のトランジスタ 7 1 p、 7 1 nがいずれもオフとなるからである。これにより、伝送線路 30の電位は終端電位 V_{t e rm}に近づく方向に遷移するので、伝送線路 30の電位は、電位（V_{te rm}+V_f) を下回るか、または、電位（V_term— V_f) を越える。その結果、可変インピーダンス素子 40のインピーダンス値が「Hj に設定される（期間 T₅) 。

期間 T_sでは、ドライバ 1 0の出力インピーダンスと可変インピーダンス素子

40のインピーダンス値とはともに「H」に設定される。これにより、ドライノ 10と可変インピーダンス素牛 40との間に流れる直流電流をカツトすることができる。

なお、基準電位が電位（V_{t e rm}+V_f) に等しくなるように設定されており、かつ、基準電位 VR₂が電位（V_{t e rm}— V_f) に等しくなるように設定されている場合には、可変インピーダンス素子 40のインピーダンス値が「H」から「L」に変化するのと同時にドライバ 10の出力インピーダンスが「L」から「H」に変化する。

伝送線路 30上のデータがハイレベルからローレベルに遷移する場合も同様である（期間 τ₆〜τ₉) 。

このように、可変インピーダンス素子 4 0のインピーダンス値とドライバ 1 0 の出力インピーダンスとは相互に関連するように変化する。

データ伝送装置 1 aによれば、ドライバ 1 0と可変インピーダンス素子 4 0との間に流れる直流電流をカツ卜することができ、このような直流電流をカットしても伝送線路 3 0上のデータの論理レベルを保持することができる。このことは、データが遷移しない期間における低消費電力化に役立つ。

例えば、データが遷移する確率は、コンピュータの C P Uの場合では 1 0 %程度である。従って、データが遷移する期間における低消費電力化の効果に比べて、データが遷移しない期間における低消費電力化の効果は大きい。

例えば、図 1 1に示される従来のデータ伝送装置 2 0 0を用いて、 1 Vの振幅を有するデ一夕を 5 0 0 MH zの周波数で伝送するとする。この場合、従来のデ一夕伝送装置 2 0 0によって消費される電流は、以下のとおりである。ただし、伝送線路 2 3 0の容量は 2 0 p F、終端抵抗 2 4 0に流れる直流電流は 8 m Aであると仮定する。

i ) 交流電流： l V X 2 0 p F X 5 0 0 MH z X 1 0 % (遷移確率） = 1 mA i i ) 直流電流： 8 mA X 9 0 % (非遷移確率〉 = 7 . 2 mA

このように、データの振幅を制限した高速データ伝送においては、消費される電流は、直流成分が支配的である。従って、この直流成分をカットすることは、消費電力の低に大いに貢献する。

図 4 Αは、本発明の実施の形態 1のデータ伝送装置 1 bの構成を示す。

データ伝送装置 1 bは、制御信号に応じて可変に制御可能なインピーダンス値を有する可変インピーダンス素子 4 2を含む。可変インピーダンス素子 4 2の一方の端子 4 2 aは、伝送線路 3 0のレシーバ 2 0側の端部に接続されている。可変インピーダンス素子 4 2の他方の端子 4 2 bは、終端電位 V _{t e} ^に接続されている。可変インピーダンス素子 4 2のィンピ一ダンス値は、可変インピーダンス素子 4 2の外部から入力される制御信号 C T Lい C T L ₂に応じて変化する。制御信号 C T I^は、ドライバ 1 0から可変インピーダンス素子 4 2に入力される。制御信号 C T L ₂は、レシーバ 2 0から可変インピーダンス素子 4 2に入力される。

ドライノ、' 1 0は、データを伝送線路 3 0に出力する出力バッファ（D B) 1 2 を有している。レシーバ 2 0は、伝送線路 3 0からデータを受け取る入力バッファ（R B ) 2 2を有している。

出力バッファ 1 2は、可変インピーダンス素子 4 2を制御することにより、デ一夕伝送の高速化と低消費電力化とを最適化する。例えば、出力バッファ 1 2は、デ一夕を伝送線路 3 0に出力する前に、可変インピーダンス素子 4 2のインピーダンス値が低くなるように可変インピーダンス素子 4 2を制御する。例えば、可変インピーダンス素子 4 2のインピーダンス値は、伝送線路 3 0の特性インピーダンスに一致するように制御される。このような制御は，制御信号 C T I^を用いて行われる。これにより、データを高速に伝送することが可能になる。その後，データの伝送が完了すると、出力バッファ 1 2は、可変インピーダンス素子 4 2 のインピーダンス値が高くなるように可変インピーダンス素子 4 2を制御する。これにより、可変インピーダンス素子 4 2とドライバ 1 0との間で流れる直流電流が抑制される。その結果、デ一夕伝送装置 1 bによって消費される電力が低減される。

なお、可変インピーダンス素子 4 2のインピーダンス値が高い場合にドライノ 1 0の出力インピーダンスが高くなり、可変インピーダンス素子 4 2のインピーダンス値が低い場合にドライバ 1 0の出力インピーダンスが低くなるように、出力バッファ 1 2が制御されることが好ましい。

あるいは、出力バッファ 1 2の代わりに、入力バッファ 2 2が可変インピーダンス素子 4 2のインピーダンス値を制御するようにしてもよい。例えば、入カバッファ 2 2が伝送線路 3 0からデ一夕を受け取り可能なレディ状態になると、入力バッファ 2 2は、可変インピーダンス素子 4 2のインピーダンス値が低くなるように可変インピーダンス素子 4 2を制御する。このような制御は、制御信号 C T L ₂を用いて行われる。その後、データの伝送が完了すると、入力バッファ 2 2は、可変インピーダンス素子 4 2のインピーダンス値が高くなるように可変ィンピーダンス素子 4 2を制御する。これにより、可変インピーダンス素子 4 2とドライバ 1 0との間で流れる直流電流が抑制される。その結果、データ伝送装置 1 bによって消費される電力が低減される。

なお、可変インピーダンス素子 4 2のインピーダンス値が高い場合にドライバ 1 0の出力インピーダンスが高くなり、可変インピーダンス素子 4 2のインピーダンス値が低い場合にドライバ 1 0の出力インピーダンスが低くなるように、出力バッファ 1 2が制御されることが好ましい。このような制御は、例えば、入力バッファ 2 2から出力バッファ 1 2に制御信号 C T L ₃を供給することによって行われる。

このように、データ伝送装置 l bでは、データが伝送されている状態かデータが伝送されていない状態かに応じて、可変インピーダンス素子 4 2のインピーダンス値とドライバ 1 0の出力インピーダンスとが制御される。あるいは、図 3に示されるように，可変インピーダンス素子 4 2のインピーダンス値とドライバ 1 0の出力インピーダンスとを刹御するようにしてもよい。図 3に示される制御は、データが伝送されている状態をさらに細分化して、データが伝送されている状態において可変インピーダンス素子 4 2のインピーダンス値とドライバ 1 0の出力インピーダンスとをさらにきめ細かく制御したものである。

図 5 Aは、可変インピーダンス素子 4 2の構成を示す。可変インピーダンス素子 4 2は、端子 4 2 aと端子 4 2 bとの間で互いに直列に接続された抵抗 R i〜 R ₄と、抵抗 1^〜1¾ ₄のそれぞれに対応するように設けられたバイパス用のスィツチ S W₁〜S W₄と、 S W' ₁ ~ SW' ₄とを含む。スィツチ

のオンオフは、制御信号 CTL:によって制御される。スィッチ SW' 〜 ^ ₄のオンオフは、制御信号 CTL₂によって制御される。スィッチ SW' ₄がすべてオフである状態において、制御信号 CTI^ に応じてスィツチ SWi SW をオンオフすることにより、可変インピーダンス素子 42のインピーダンス値を 4段階に変更することができる。スィッチ SW SWdがすべてオフである状態において、制御信号 CTL ₂に応じてスィツチ SW i〜SW' ₄をオンオフすることにより、可変インピーダンス素子 42のインピーダンス値を 4段階に変更することができる。

図 4Bは、本発明の実施の形態 1のデータ伝送装置 1 cの構成を示す。デ一夕伝送装置 l cは，可変インピーダンス素子 44のインピーダンス値を可変に制御するコントローラ 50を含む。

CPU 60は、コントローラ 50に CPU 60の動作速度を示す情報を提供する。 C P U 60の動作速度を示す情報は、例えば、 C P U 60の動作モード（例えば、通常動作モード、省電力動作モードなど) を示す情報である。あるいは、 CPU 60の動作速度を示す情報は、動作クロック周波数を示す情報であってもよい。

コントローラ 50は、 CPU 60から提供される情報に基づいて、 CPU 60 が高速で動作している状態か、 CPU 60が低速で動作している状態かを検出する。 '

CPU 60が高速で動作している場合には、コントローラ 50は、可変インピ

—ダンス素子 42のインピーダンス値が低くなるように可変インピーダンス素子 44を制御する。可変インピーダンス素子 44のこのような制御は、制御信号 C TL₅を用いて行われる。可変インピーダンス素子 44のィンピーダンス値を低くすることにより、デ一夕を高速に伝送することが可能になる。

—方、 CPU 60が低速で動作している場合には、コントローラ 50は、可変インピーダンス素子 44のインピーダンス値が高くなるように可変インピーダンス素子 42を制御する。可変インピーダンス素子 44のこのような制御は、制御信号 CTL_Sを用いて行われる。可変インピーダンス素子 44のィンピーダンス値を高くすることにより、可変インピーダンス素子 44とドライバ 10との間で流れる直流電流が抑制される。その結果、デ一夕伝送装置 1 cによって消費される電力が低減される。

このように、 CPU 60の動作速度に応じて可変インピーダンス素子 44のィンピーダンス値を調整することにより、システムレベルでの高速デ一夕伝送と低消費電力化とを両立させることができる。

さらに、 C PU 60が高速で動作している場合には、コントローラ 50は、ドライバ 10の出力インピーダンスが低くなるように出力バッファ 12を制御することが好ましい。出力バッファ 12のこのような制御は、制御信号 CTL₄を用いて行われる。ドライバ 10の出力インピーダンスを低くすることにより、データを高速に伝送することが可能になる。 CPU 60が低速で動作している場合には、コントローラ 50は、ドライバ 10の出力インピーダンスが高くなるように出力バッファ 12を制御することが好ましい。出力バッファ 12のこのような制御は、制御信号 CTL₄を用いて行われる。ドライバ 10の出力インピーダンスを高くすることにより、可変インピーダンス素子 44とドライバ 10との間で流れる直流電流が抑制される。その結果、データ伝送装置 1 cによって消費される電力が低減される。 '

図 5Bは、可変インピーダンス素子 44の構成を示す。可変インピーダンス素子 44は、端子 44 aと端子 44 bとの間で互いに直列に接続された抵抗 Rェ~ R₄と、抵抗 1^〜1¾_₄のそれぞれに対応するように設けられたバイパス用のスィツチ SWi SW とを含む。

スィッチ SW₁〜SW₄のオンオフは、制御信号 CTL_Sによって制御される。制御信号 CTL₅に応じてスィッチ SWi SW をオンオフすることにより、可変インピーダンス素子 44のインピーダンス値を 4段階に変更することができる。

】9 図 6は、ドライバ 10の出力バッファ 12 aの構成を示す。出力バッファ 12 (図 1) は、出力バッファ 12 aによって代替され得る。

出力バッファ 12 aは、伝送線路 30にデータを出力するためのプッシュプルトランジスタとしてサイズの異なる 2組のトランジスタを有することを特徵とする。すなわち，出力バッファ 12 aは、サイズが大きい 1組の PMOSトランジス夕 91 pおよび NMOSトランジスタ 91 nと、サイズが小さい 1組の P MO Sトランジスタ 92 pおよび NMOSトランジスタ 92 nとを含む。

トランジスタ 91 p、 9 I nのゲートには、 NAND素子73、 NOR素子 7 4およびオペアンプ 75、 76によって決定される所定の論理が入力される。ォペアンプ 75には、伝送線路 30の電位と基準電位 VRiとが入力される。オペアンプ 76には、伝送線路 30の電位と基準電位 VR₂と力 ϊ入力される。

トランジスタ 92 ρ、 92 ηのゲートには、インバー夕 78の出力が入力される。インバー夕 78には、デ一夕 D a t aが入力される。

伝送線路 30上のデータを遷移させる場合には、出力バッファ 12 aは、伝送すべきデータの値に応じて、トランジスタ 91 p、 92 p, または、トランジス夕 91 n、 92 nの一方をオンにする。これにより、伝送線路 30の電位が高速に変化する。

伝送線路 30の電位が基準電位を越えると、トランジスタ 9 l pはオフになる。トランジスタ 92 pほオンのままである。伝送線路 30の電位が基準電位 VR₂を下回ると，トランジスタ 91 nはオフになる。トランジスタ 92 ηはオンのままである。

このような制御により、伝送線路 30上のデ一夕が遷移しない場合には、トランジス夕 92 ρ、 92ηを通して微小な量の直流電流が伝送線路 30を流れる。トランジスタ 92 ρ、 92 ηとダイオード 81、 82とによって伝送線路 30 の電位が電位（V_{te rm}+V_f) または電位（V_{t e rm}— V_f) にアクティブに保持される。その結果、対ノイズ性が向上する。図 7 Aは、可変インピーダンス素子 4 6の構成を示す。図 7 Bは、可変インピ —ダンス素子 4 8の構成を示す。可変インピーダンス素子 4 4 (図 1 ) は、可変インピーダンス素子 4 6、 4 8によって代替され得る。

可変インピーダンス素子 4 6は、並列に接続されたダイオード 8 1、 8 2に直列に接続された抵抗 9 3を含む。抵抗 9 3の一端は、終端電位 V _{t e r m}に接統され、抵抗 9 3の他端は、ダイオード 8 1、 8 2を介して伝送線路 3 0に接続されている。

可変インピーダンス素子 4 8は、並列に接続されたダイォード 8 1、 8 2に直列に接続された抵抗 9 4を含む。抵抗 9 4の一端は、ダイオード 8 1、 8 2を介して終端電位 V _{t e} ^に接続され、抵抗 9 4の他端は、伝送線路 3 0に接続されている。

可変インピーダンス素子 4 6、 4 8は、ダイオード 8 1、 8 2の一方が順方向にバイアスされるまでは、非常に高いインピーダンス値を有する。ダイオード 8

1、 8 2の一方が順方向にバイアスされると、可変インピーダンス素子 4 6は抵抗 9 3のインピーダンス値に実質的に等しいインピーダンス値を有することとなり、可変インピーダンス素子 4 8は抵抗 9 4のインピーダンス値に実質的に等しぃィンピーダンス値を有することとなる。

このように、ダイオード 8 1、 8 2が順方向にバイアスされた後の可変インピ一ダンス 4 6、 4 8のインピ¹"ダンス値が、可変インピーダンス素子 4 4 (図 1 ) のインピーダンス値に比べて高くなる。従って、ダイオード 8 1、 8 2が順方向にバイァスされた状態でのドライバ 1 0への電流のピーク値を抑えることができる。

また、抵抗 9 3、 9 4は、伝送線路 3 0の特性インピーダンス Zに等しい抵抗値を有していることが好ましい。これにより、伝送線路 3 0のレシーバ 2 0側の端部における反射が抑えられる。

さらに、ダイオード 8 1、 8 2の順方向電圧 V _fは、ドライバ 1 0がハイレべルのデ一夕を出力した場合における終端電位 V _{t e rm}からの伝送線路 30の電位の振幅値に実質的に一致し、かつ、ドライバ 10が口一レベルのデータを出力した場合における終端電位 V_termからの伝送線路 30の電位の振幅値に実質的に —致する値を有していることが好ましい。

例えば、伝送線路 30のインピーダンスと抵抗 93、 94のインピーダンスとがともに 50オームであり、終端電位 V_{te rm}が 1. I Vであり、ドライバ 10 の出力インピーダンスが 50オームであると仮定する。この場合、ドライバ 10 がハイレベルのデ一夕を出力した場合には、伝送線路 30の電位が 1. 65Vとなり、ドライバ 10が口一レベルのデータを出力した場合には、伝送線路 30の電位が 0. 55 Vとなる。終端電位 V_{t erm}からのデータの振幅値が 0. 55V であることから、ダイオード 81、 82の順方向電圧 V_fは 0. 55 Vに設定されることが好ましい。

(実施の形態 2)

図 8 Aは、本発明の実施の形態 2のデータ伝送装置 2 aの構成を示す。デ一夕伝送装置 2 aは、いわゆる差動方式のデータ伝送を行う。

データ伝送装置 2 aは、デ一夕を送信するドライバ 1 10と，ドライノ 1 10 によって送信されたデ一夕を受信するレシーバ 120と、ドライバ 1 10とレシ —バ 120とを接続する伝送線路 130、 131とを含む。正論理のデータが、伝送線路 130を介してドラバ 1 10からレシーバ 120に伝送される。負論理のデータが、伝送線路 131を介してドライバ 110からレシーバ 120に伝送される。

データ伝送装置 2 aは、伝送線路 130の電位に応じてインピーダンス値が自動的に変化する可変インピーダンス素子 140と、伝送線路 13 1の電位に応じてインピーダンス値が自動的に変化する可変インピーダンス素子 141とをさらに含む。可変インピーダンス素子 140は、伝送線路 130のレシーバ 120側の端部に接続されている。可変インピーダンス素子 141は、伝送線路 131のレシーバ 1 2 0側の端部に接続されている。

可変インピーダンス素子 140は、ダイオード 1 8 1、 1 8 2を含む。ダイォード 1 8 1のアノードは、抵抗 1 9 1を介して終端電位 V_{t e rml}に接続されており，ダイオード 1 8 1のカゾードは、伝送線路 1 3 0に接続されている。ダイォード 1 82のアノードは、伝送線路 1 3 0に接続されており、ダイオード 1 8 2 の力ソードは、抵抗 1 92を介してグランド V_ssに接続されている。

なお、抵抗 1 9 1、 1 9 2は省略され得る。抵抗 1 9 1が省略された場合には，ダイオード 1 8 1のアノードは、終端電位 V_{t e rml}に接続される。抵抗 1 9 2が省略された場合には、ダイオード 1 8 2の力ソードは、グランド V_ssに接続される。

可変インピーダンス素子 1 4 1は、ダイオード 1 8 3、 1 84を含む。ダイォ —ド 1 8 3のアノードは、抵抗 1 9 3を介して終端電位 V_{t e rm2}に接続されており、ダイオード 1 8 3の力ソードは、伝送線路 1 3 1に接続されている。ダイォ —ド 1 84のアノードは、伝送線路 1 3 1に接続されており、ダイオード 1 84 の力ソードは、抵抗 1 94を介してグランド V_ssに接続されている。

なお，抵抗 1 9 3、 1 94は省略され得る。抵抗 1 9 3が省略された場合には、ダイオード 1 8 3のアノードは、終端電位 V_{t e rm2}に接続される。抵抗 1 94が省略された場合には、ダイオード 1 84の力ソードは、グランド V_ssに接続される。

ドライバ 1 1 0は、伝送線路 1 3 0にデータを出力する出力バッファ（D B

T) 1 1 2と、伝送線路 1 3 1にデータを出力する出力バッファ（DB C) 1 1 3とを有している。出力バッファ 1 1 2は、ノッド 1 1 4を介して伝送線路 1 3 0に接続されている。出力バッファ 1 1 3は、ノッド 1 1 5を介して伝送線路 1 3 1に接続されている。

レシーバ 1 2 0は、伝送線路 1 3 0と伝送線路 1 3 1とからデータを受け取る入力バッファ 1 2 2を有している。入力バッファ 1 22は、例えば、 2入力のォぺアンプである。

入力バッファ 1 22の一方の入力は、パッド 1 24およびスタブ抵抗 1 3 2を介して伝送線路 1 3 0に接続されている。入力バッファ 1 22の他方の入力は、パッド 1 2 5およびスタブ抵抗 1 3 3を介して伝送線路 1 3 1に接続されている。ダイオード 1 8 1、 1 8 2の順方向電圧 V_fの和は終端電位 V_{t e rml}とグランド V_ssとの間の電位差より大きいという条件が満たされるように、可変インピ —ダンス素子 1 4 0が設計される。ダイオード 1 8 3、 1 84の順方向電圧 V _f の和は終端電位 V_{t e rm2}とグランド V_ssとの間の電位差より大きいという条件が満たされるように、可変インピーダンス素子 1 4 1が設計される。例えば、終端電位 V_{t e rml}、 V_{t e rm2}が 1. 5 Vであり、かつ、ダイオード 1 8 1〜 1 84 の順方向電圧 V_fが 1. 0Vである場合には、上記条件が満たされる。

上記条件が満たされることにより、ドライバ 1 1 0の出力および伝送線路 1 3 0、 1 3 1がフローティングのときに，終端電位 V_{t e rml}、 V_{t e rm2}からグランド V _{s s}に直流電流が流れることが防止される。

図 8 Bは、ダイオード 1 8 1~ 1 84のインピーダンス特性を示す。図 8 Bに示される例では、 v_DD=v_{t e rml}=v_{t e rm2}であると仮定している。あるいは、電位 V _{t e rml}と電位 V _{t e rm2}とは異なっていてもよい。

伝送線路 1 3 0の電位が電位（V_ss + V_f) と電位（V_{t e rml}— V_f) との間にある場合には、伝送線路 1 0に接続されているダイオード 1 8 1、 1 8 2の特性はともに高インピーダンス領域にある（図 8 B参照〉。従って、この場合には、可変インピーダンス素子 1 40は非常に高いインピーダンス値を有する。その結果、伝送線路 1 3 0上のデータが一定の速度で高速に遷移する。

伝送線路 1 3 0の電位が電位（V_ss + V_f) より高い場合には、ダイオード 1 8 2の特性は低インピーダンス領域にある（図 8 B参照）。伝送線路 1 3 0の電位が電位（V_{t e rml}— V_f) より低い場合には、ダイオード 1 8 1の特性は低ィンピ一ダンス領域にある（図 8 B参照）。このように、伝送線路 130の電位が電位（V_ss + V_f) より高くなるか、または、伝送線路 130の電位が電位（V_{t ermi}— V_f) より低くなると、ダイォード 181、 182の特性のうちのどちらかが必ず低インピーダンス領域にある。従って、この場合には、可変インピーダンス素子 140は終端電位 V_{te rml}またはグランド V_ssに対して非常に低いインピーダンス値を有することとなる。なぜなら、ダイオード 181または 182が順方向にバイアスされるからである。その結果、伝送線路 130上のデータがハイレベルであることを示す電位（H i電位）は、電位（V_ss + V_f) の付近にクランプされ、伝送線路 130上のデ —夕がローレベルであることを示す電位（Lo電位）は、電位（V_{t e rml}— V _f) の付近にクランプされる。これにより、データの振幅が制限される。

例えば、（V_ss + V_f) = l. 0V、 (V_{t e rml}-V_f) =0. 5Vである場合には、データの振幅は 0. 5Vとなる。このようにして、 0. 5 Vという小振幅を有するデータを伝送することが可能となる。

なお、伝送線路 130の H i電位と L o電位とは、抵抗 191、 192と出力バッファ 112の出力インピーダンスによって決定される。例えば、出力バッファ 1 12の出力インピーダンスを調整することにより、伝送線路 130の H i電位と L o電位とをそれぞれ 1. 0 と0. 5 Vに設定することができる。

このように、可変インピーダンス素子 140のインピーダンス値は、伝送線路 130の電位に応じて変化す ¾。同様にして、可変インピーダンス素子 141のインピーダンス値は、伝送線路 131の電位に応じて変化する。

なお、データの反射を抑える観点から，抵抗 191〜194の抵抗値を伝送線路 130、 131の特性インピーダンスに等しくすることが好ましい。

さらに、伝送線路 130の電位が電位（V_ss + V_f) より高くなるか、または、伝送線路 130の電位が電位（V_{te rml}— V_f) より低くなつた後に、出力バッファ 112の出力インピーダンスを高くすることにより、ドライバ 1 10によつて消費される直流電流を大幅にカットすることができる。同様にして、伝送線路 131の電位が電位（V_5S + V より高くなるか、または、伝送線路 131の電位が電位（V_{t erm2}— V_f) より低くなつた後に、出力バッファ 1 13の出力インピーダンスを高くすることにより、ドライバ 1 10 によって消費される直流電流を大幅にカツトすることができる。

図 9は、本発明の実施の形態 2のデータ伝送装置 2 bの構成を示す。デ一夕伝送装置 2 bは、いわゆる差動方式のデータ伝送を行う。

データ転送装置 2 bは、可変インピーダンス素子 142を含む。可変インピーダンス素子 142の一端 142 aは、伝送線路 130に接続されている。可変ィンピ一ダンス素子 142の他端 142 bは、伝送線路 131に接続されている。可変インピーダンス素子 142は、並列に接続されたダイオード 185、 18

6と抵抗 195とを含む。可変インピーダンス素子 142の構成は、図 7 Aに示される可変インピーダンス素子 46の構成と同様である。可変インピーダンス素子 142は、可変インピーダンス素子 40 (図 1) 、または、可変インピーダンス素子 48 (図 7B) によって代替され得る。

データ伝送装置 2 bでは、出力バッファ 1 12、 1 13は、伝送線路 130の電位と伝送線路 131の電位の両方をモニタできるように構成されている。伝送線路 130の電位と伝送線路 131の電位との間の電位差がダイォ一ド 185、 186の順方向電圧 V _fを越えた後に、出力バッファ 1 12、 1 13の出カインピ一ダンスが高く設定される。'これにより、ドライバ 1 10によって消費される直流電流を大幅にカットすることができる。

実施の形態 1および実施の形態 2では、ドライバとレシーバとが一対一に対応づけられている場合のデータ伝送（いわゆる Point- to- Pointのデータ伝送）を説明した。しかし、本発明の適用は、 Poin卜 to- Pointのデータ伝送に限定されない。例えば、図 10に示すように、 1個のドライバから伝送線路を介して複数のレシ一バにデ一夕が伝送されるデ一夕伝送装置に本発明を適用することも可能である。この場合には、伝送線路の終端に、上述した可変インピーダンス素子を設けるようにすればよい。産業上の利用可能性

以上に詳述したように、本発明のデータ伝送装置によれば、伝送線路を流れる直流電流を抑えることによって消費電力を低減することができる。クロック信号を用いてデータをラッチする場合にスキューが発生することを抑制することができる。これにより、デ一夕を高速に伝送することが可能となる。

Claims

請求の範囲

1 . データを送信するドライバと、

前記ドライバによつて送信されたデ一夕を受信するレシーバと、

前記ドライバと前記レシーバとを接続する伝送線路と、

可変に制御可能なインピーダンス値を有する可変インピーダンス素子とを備え、

前記可変インピーダンス素子は、前記伝送線路に接続されている、データ伝送装置。

2 . 前記可変インピーダンス素子の前記インピーダンス値は、前記伝送線路の電位に応じて変化する、請求項 1に記載のデータ伝送装置。

3 . 前記可変インピーダンス素子の前記インピーダンス値は、前記可変インピーダンス素子の外部から入力される制御信号に応じて変化する、請求項 1に記載のデータ伝送装置。

4 . 前記可変インピーダンス素子の前記インピーダンス値と前記ドライバの出力インピーダンスとは、相互に ¾連するように変化する、請求項 1に記載のデ一夕伝送装置。

5 . 前記ドライバの前記出力インピーダンスは、前記可変インピーダンス素子の前記インピーダンス値に応じて変化する、請求項 4に記載のデ一夕伝送装置。

6 . 前記可変インピーダンス素子は、並列に接続された第 1ダイオードと第 2ダィオードとを含み、前記第 1ダイオードを流れる電流の方向は前記第 2ダイォードを流れる電流の方向の逆である、請求項 1に記載のデータ伝送装置。

7 . 前記可変インピーダンス素子は、並列に接続された前記第 1ダイオードと前記第 2ダイォ一ドとに直列に接続された抵抗をさらに含む、請求項 6に記載のデ —夕伝送装置。

8 . 前記抵抗の抵抗値は、前記伝送線路の特性インピーダンスに実質的に等しくなるように設定されており、前記第 1ダイオードおよび前記第 2ダイオードの順方向電圧は、前記ドライバが前記伝送線路に前記デ一夕を出力した場合における所定の終端電位からの前記伝送線路の電位の振幅値に実質的に等しくなるように設定されている、請求項 7に記載のデータ伝送装置。

9 . データを送信するドライバと、

前記ドライバによって送信されたデ一夕を受信するレシーバと、

前記ドライバと前記レシーバとを接続する第 1伝送線路および第 2伝送線路と、可変に制御可能な第 1ィンピ一ダンス値を有する第 1可変ィンピーダンス素子と、

可変に制御可能な第 2インピーダンス値を有する第 2可変インピーダンス素子と

を備え、

前記第 1可変インピーダンス素子は、前記第 1伝送線路に接続されており、前記第 2可変インピーダンス素子は、前記第 2伝送線路に接続されている、デ一夕伝送装置。

1 0 . 前記第 1可変インピーダンス素子は、第 1ダイオードと第 2ダイオードとを含み、前記第 1ダイオードのアノードは、所定の第 1電位に接続されており、前記第 1ダイオードの力ソードは、前記第 1伝送線路に接続されており、前記第 2ダイオードのアノードは、前記第 1伝送線路に接続されており、前記第 2ダイオードのカソ一ドは、前記所定の第 1電位より低い所定の第 2電位に接続されており、

前記第 1ダイォードの順方向電圧と前記第 2ダイォ一ドの順方向電圧との和は、前記所定の第 1電位と前記所定の第 2電位との間の電位差より大きく、

前記第 2可変ィンピーダンス素子は，第 3ダイオードと第 4ダイォ一ドとを含み、前記第 3ダイオードのアノードは、所定の第 3電位に接続されており、前記第 3ダイオードの力ソードは、前記第 2伝送線路に接続されており、前記第 4ダィオードのアノードは、前記第 2伝送線路に接続されており、前記第 4ダイォ一ドのカソ一ドは、前記所定の第 3電位より低い所定の第 4電位に接続されており、前記第 3ダイォ一ドの順方向電圧と前記第 4ダイォードの順方向電圧との和は、前記所定の第 3電位と前記所定の第 4電位との間の電位差より大きい，請求項 9 に記載のデータ伝送装置。