WO1998024129A1 - Iii-v nitride semiconductor devices and process for the production thereof - Google Patents

Iii-v nitride semiconductor devices and process for the production thereof Download PDF

Info

Publication number
WO1998024129A1
WO1998024129A1 PCT/JP1997/004338 JP9704338W WO9824129A1 WO 1998024129 A1 WO1998024129 A1 WO 1998024129A1 JP 9704338 W JP9704338 W JP 9704338W WO 9824129 A1 WO9824129 A1 WO 9824129A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
compound semiconductor
gan
single crystal
nitride
Prior art date
Application number
PCT/JP1997/004338
Other languages
English (en)
French (fr)
Inventor
Seikoh Yoshida
Original Assignee
The Furukawa Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP31651896A external-priority patent/JP3895410B2/ja
Priority claimed from JP4371797A external-priority patent/JPH10242053A/ja
Application filed by The Furukawa Electric Co., Ltd. filed Critical The Furukawa Electric Co., Ltd.
Priority to US09/101,662 priority Critical patent/US6255004B1/en
Priority to DE19781541T priority patent/DE19781541B4/de
Publication of WO1998024129A1 publication Critical patent/WO1998024129A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component

Definitions

  • the present invention relates to a nitride-based III-V compound semiconductor device and a method of manufacturing the same. More specifically, regardless of the type of substrate used, a high-quality nitride-based III-V compound semiconductor layer, In particular, the present invention relates to a nitride III-V compound semiconductor device having a GaN-based compound semiconductor layer formed thereon and a method of manufacturing the same.
  • these semiconductor devices generally include one or more semiconductor layers formed by epitaxially growing a predetermined semiconductor material on a substrate made of a predetermined material.
  • the laminated semiconductor structure is manufactured by forming a laminated structure of the semiconductor laminated structure, subjecting the semiconductor laminated structure to processing such as etching, doping, and patterning, and then loading electrodes at predetermined locations.
  • GaN As semiconductor materials for manufacturing such semiconductor devices, ill-V group compound semiconductors represented by GaAs are widely used by Sogyu.
  • nitride-based III-V compound semiconductors such as BN, A 1 N, InN, and GaN, particularly, GaN, A 1 GaN, InGaN, and Al In GaN-based compound semiconductors such as GaN are expected to be used as materials for optical semiconductor devices because they operate in a wide band from visible light to ultraviolet light and can operate at high temperatures.
  • GaN-based compound semiconductors GaN has attracted attention as a material for blue light-emitting diodes.
  • a single-crystal GaN substrate is required as a substrate.
  • this GaN has a crystal structure of wurtzite type, has a melting point of more than 20000, and has a high vapor pressure at its melting point. It is not possible to apply the horizontal ridgeman method, pulling method, etc., which are commonly used as crystal growth techniques for ill-V compound semiconductors such as GaAs. Therefore, it is difficult to manufacture a GaN bulk crystal, which makes it impossible to manufacture a GaN single crystal. You.
  • a GaN single crystal wafer cannot be used as a substrate for crystal growth, so that a different material such as sapphire must be used as a substrate for crystal growth.
  • the GaN-based compound semiconductor is directly epitaxially grown on this sapphire substrate.
  • the obtained crystal has many lattice defects and cannot be of a practically usable quality.
  • a buffer layer made of amorphous A 1 N was once formed on a sapphire substrate, for example, by metal organic chemical vapor deposition (MOCVD), and then on this buffer layer.
  • MOCVD metal organic chemical vapor deposition
  • G aN, A 1 G aN, In G aN, etc. are laminated in a single layer or a plurality of layers.
  • a buffer layer mainly composed of amorphous GaN is formed in advance on a sapphire substrate by MOCVD, a thick epitaxial growth of GaN may be performed on this buffer layer. Is being done.
  • a buffer layer composed of amorphous A1N or GaN is formed on the surface of a different material, for example, a sapphire substrate, and then the desired GaN-based compound semiconductor epitaxy is formed. Growth is taking place.
  • the formation of the amorphous buffer layer can be performed at a temperature lower than the temperature at which the epitaxial crystal of the constituent material of the buffer layer is grown.
  • a film can be formed by the MOC VD method at a temperature of 500 to 600, and a gas source molecular beam at a temperature of 500 to 55.
  • the film can also be formed by the epitaxial method (GSMBE method).
  • the amorphous buffer layer In this buffer layer, an amorphous body such as A 1 N or GaN grown like an island grown on the sapphire substrate is planarly grown and covers the surface of the sapphire substrate like a film. Therefore, in order to increase the smoothness of the formed buffer layer, it is necessary to increase the thickness of the buffer layer to a certain thickness or more.
  • This buff Increasing the film thickness of the metal layer is not only necessary from the viewpoint of ensuring the above-mentioned surface smoothness, but also increasing the thickness of the GaN-based compound semiconductor formed on the sapphire substrate and the buffer layer.
  • the buffer layer is made of amorphous A 1 N, the thickness is about 10 to 5 O nm.
  • the crystalline state of the buffer layer changes from an amorphous state to a polycrystalline structure, and the surface state becomes rough.
  • the crystallinity of the GaN-based compound semiconductor to be formed deteriorates. Whether the surface condition of the buffer layer has deteriorated or has not deteriorated can be explained by the fact that the buffer layer is not made of single crystal, so a high-speed electron beam diffractometer (RHEED) It cannot be grasped by using such methods.
  • RHEED high-speed electron beam diffractometer
  • Increasing the thickness of the buffer layer means increasing the time for forming the buffer layer. Therefore, the productivity at the time of manufacturing the target semiconductor device is reduced, and the use of an expensive sapphire substrate causes a problem that the semiconductor device becomes extremely expensive. is there.
  • LED blue light-emitting elements have been obtained using GaN-based compound semiconductors, but their quality and price are not necessarily sufficient.
  • An object of the present invention is to apply a semiconductor device having a high quality nitride-based III-V group compound semiconductor layer formed thereon regardless of the type of substrate used, and a method of manufacturing the same. is there.
  • Another object of the present invention is to provide a buffer layer interposed between a substrate and a nitride-based II I-V compound semiconductor layer which is much thinner than a conventional amorphous buffer layer.
  • a buffer layer interposed between a substrate and a nitride-based II I-V compound semiconductor layer which is much thinner than a conventional amorphous buffer layer.
  • the surface state is smooth, high-quality nitride-based III-V compound semiconductors can be epitaxially grown on the surface, and the overall manufacturing cost can be significantly reduced. And a method of manufacturing the same. Disclosure of the invention
  • the present invention provides a nitride III-V compound semiconductor device comprising: a substrate; and a GaN single crystal film having a thickness of 3 nm or less formed on the surface of the substrate. And at least one nitride III-V compound semiconductor layer formed on the GaN single crystal film. This is hereinafter referred to as a first semiconductor device.
  • a nitride III-V compound semiconductor device comprising: a Si single crystal substrate; a Si ON film formed on a surface of the Si single crystal substrate; And at least one nitride-based III-V compound semiconductor layer formed on the substrate. This is hereinafter referred to as a second semiconductor device.
  • the nitride-based III one V compound semiconductor device consisting of: forming a G a N single crystal film of GaN single crystal by Epitakisharu growth thickness 3nm or less on the surface of the substrate And epitaxially growing a nitride-based ill-V compound semiconductor on the GaN single crystal film to form at least one layer of a nitride-based III-V compound semiconductor.
  • This manufacturing method is the above-described first semiconductor device manufacturing method, and is hereinafter referred to as a first manufacturing method.
  • a method of manufacturing a nitride III-V compound semiconductor device comprising: partially nitriding the natural oxide film of an Si single crystal substrate having an oxide film formed on the surface; Next, a nitride II I-V compound semiconductor is epitaxially grown on the SiO 2 film to form at least one nitride III-V compound semiconductor layer. Filming is provided.
  • This manufacturing method is a method for manufacturing the above-described second semiconductor device, and is hereinafter referred to as a second manufacturing method.
  • the present invention will be described in detail when the nitride III-V compound semiconductor is a GaN compound semiconductor.
  • FIG. 1 is a sectional view showing a substrate configuration of the first semiconductor device S1.
  • the first semiconductor device S 1 has a structure in which a GaN single crystal film 2 is formed on a substrate 1 and a GaN compound semiconductor layer 3 is formed on the GaN single crystal film 2.
  • the GaN-based compound semiconductor layer 3 is a single layer. Further, a desired number of GaN-based compound semiconductor layers may be laminated thereon.
  • the constituent material of the substrate 1 is not particularly limited as long as it is a material capable of growing a GaN single crystal on its surface. It goes without saying that a Si single crystal substrate, a GaAs single crystal substrate, and a GaAs single crystal substrate can also be used by applying the method described later.
  • the GaN single crystal film 2 functions as a buffer layer during epitaxial growth of the GaN compound semiconductor on the substrate 1, and its film pressure is set to 3 nm or less.
  • the film thickness is more than 3 nm, the formed GaN single crystal film has many defects and its crystallinity deteriorates.
  • the crystal of the GaN-based compound semiconductor formed on this This is because it makes the sex worse.
  • it is preferably 2 to 3 nm.
  • the GaN single crystal referred to in the present invention is a state in which the crystal orientation is aligned to the extent that a streak-like diffraction pattern can be observed when the obtained film is observed by RHEED, for example, at an acceleration voltage of 25 keV.
  • the GaN single crystal film described above is formed on a substrate.
  • This GaN single crystal film can be formed by MOCVD or GSMBE.
  • MOCVD MOCVD
  • GSMBE GaN single crystal film
  • the film may be formed by irradiating a Ga source such as triethylgallium and an N source such as dimethylhydrazine.
  • the film may be formed by irradiating the metal Ga from the Knudsen cell and the N source described above while controlling the surface temperature of the substrate to 650 to 750.
  • the GaN single crystal film 2 can also be formed as follows.
  • the surface of the substrate is irradiated with metal Ga from a Knudsen cell to form one or two monolayers of metal Ga on the surface, and the entire surface of the substrate is rich in Ga. State.
  • epitaxy growth of a GaN-based compound semiconductor is performed on the surface of the GaN-rich substrate.
  • the supplied N source and the metal Ga monomolecular film combine to be converted into a GaN single crystal, so that the GaN single crystal film is uniform on the entire surface of the substrate. Is formed. Therefore, the GaN-based compound semiconductor layer that grows on the GaN single-crystal film is also uniform, and the above-mentioned crystal growth in an island shape is eliminated. For this reason, forming a metal Ga monomolecular film on the substrate surface in advance is not suitable for forming a high-quality GaN compound semiconductor layer despite its extremely small thickness. This is preferable in that it becomes possible.
  • the first semiconductor device S1 can be obtained by epitaxially growing a desired GaN-based compound semiconductor on the GaN single crystal film.
  • a GaN single crystal film can be formed thereon as follows.
  • the substrate while irradiating the surface of each substrate with As for a Ga As single crystal substrate and P for a GaP single crystal substrate, the substrate is heated to about 600 to 65 O: under ultra-high vacuum. . By performing such a process, the uppermost surface of the substrate crystal becomes a Ga-rich state.
  • the Ga on the substrate surface reacts with the N source, and there is a single GaN compound. A crystalline film will be formed.
  • FIG. 2 is a sectional view showing a basic configuration of the second semiconductor device S2.
  • a SiO 2 film 2 A is formed on a Si single crystal substrate 1 A, and a GaN-based compound semiconductor layer 3 is formed on the SiO 2 film 2 A.
  • the structure is as follows.
  • the GaN-based compound semiconductor layer 3 is a single layer, but it is also possible that a desired number of GaN-based compound semiconductor layers may be further laminated thereon. This is the same as the case of the semiconductor device S1.
  • the SiON film 2A functions as a buffer layer, and its thickness may be 2 nm or less.
  • the Ga single crystal film described in the first semiconductor device S 1 is formed on the SiO 2 film 2 A, and the Ga single crystal film is further formed thereon. It is preferable to form the N-based compound semiconductor layer 3 because the GaN-based compound semiconductor layer 3 can be further improved in crystallinity.
  • the natural oxide film of 5 nm extent thickness in S i monocrystalline substrate obtained by slicing a bulk crystal (S I_ ⁇ 2 film) is formed.
  • the natural oxide film is completely removed by etching with various etchants to ensure that the substrate crystal is exposed, and then various necessary components are formed. Film treatment has been performed.
  • the Si single crystal substrate having the native oxide film may be used as it is, or the thickness of the native oxide film may be 2 nm without removing the entire native oxide film by etching.
  • the Si single crystal substrate having the native oxide film may be used as it is, or the thickness of the native oxide film may be 2 nm without removing the entire native oxide film by etching.
  • it may be used as a substrate for crystal growth, preferably with about 0.5 to 1 nm remaining.
  • the crystal growth apparatus sets S i single crystal substrate native oxide film is formed on the surface, the portion nitrided native oxide (S i 0 2) by irradiating the source of N to the surface To convert it to a SiO 2 film.
  • the surface temperature of the substrate is set to 550 to 75 O :, and the processing time varies depending on the thickness of the native oxide film.For example, when the thickness of the native oxide film is 2 nm or less, In this case, it may be about 2 to 10 minutes.
  • the supply of the N source is not particularly limited, but must be greater than the theoretical amount required to convert S i ⁇ 2 to 5 i ON.
  • a desired GaN-based compound semiconductor is epitaxially grown on the SiO 2 film 2.
  • the GaN-based compound semiconductor is GaN
  • the temperature is usually raised to about 850 ° C at a rate of 20 to 70: Zmin. At this temperature, the GaN film is formed while keeping the temperature fluctuation within ⁇ 0.5.
  • a crystal growth apparatus used when manufacturing the apparatus of the present invention will be described with reference to FIG.
  • Apparatus A shown in FIG. 3 has an introduction room A1, a preparation room A2, and a growth room A3.
  • a gate valve (not shown) is provided between the introduction room A1 and the preparation room A2, and a gate valve 1 is provided between the preparation room A2 and the growth room A3.
  • Introducing room A 1 is equipped with an evening molecular pump (displacement: 500 liters Zsec) combined with a tally pump, and this introducing room A 1 is evacuated from atmospheric pressure to 1 X 10_1 G Torr. You can do it.
  • Preparation chamber to A2 for example exhaust 500 L ZSEC ion pump 2, the growth chamber A 3 are attached, each diffusion pump 3, for example, the exhaust amount 500 liters ZSEC, 1 indoor preparation chamber eight 2 10_ 11 1 «0
  • the vacuum can be evacuated to an ultra-high vacuum of 3: 3: and the chamber of growth chamber A3 to a predetermined supersonic vacuum.
  • a rotatable substrate holder (not shown) for holding the substrate 4 is arranged in the center of the preparation room A2, and the substrate 4 in the holder is transferred from the introduction room A1 to the preparation room A2, and furthermore, A transfer rod 5 for transferring the material from the preparation room A2 to the growth room A3 is installed so that the center axis of the transfer rod 5 coincides with that of the substrate holder. Further, a heat sink 6 is mounted on the holder, so that the substrate 4 in the holder can be heated to a predetermined temperature.
  • a viewing window (not shown) is provided in each of the introduction room A1, the preparation room A2, and the growth room A3 so that the transfer of the substrate 4 to each room can be always observed.
  • a means B for supplying an ill group element source is provided below the growth chamber A3.
  • the supply means B l of metal Ga, supply means B 2 metal I n, and supplying means B 3 of metal A 1, trimethyl gallium (TMG: Ga (CH 3) 3) supply means B4, and This is a supply means B 5 of triethyl gallium (TEG: Ga (C 2 H 5 ) 3 ).
  • the growth chamber A 3 is equipped with a means C for supplying an N source. Specifically, the supply means C 1 and dimethylhydrazine ammonia (DMHy: (CH 3) a supply means C 2 of 2 N (NH 2). Further, the supply means D1 for the metal Si and the supply means D2 for the metal Mg are mounted in the growth chamber A3, and these constitute a supply means for the dopant.
  • DHy dimethylhydrazine ammonia
  • the supply means B1, B2, B3, Dl, D2 are all known Knudsen cells, and have an internal volume of, for example, 10 Occ.
  • a crucible made of pBN is placed in the center, and a heater made of Ta, for example, is placed outside the cell, and a heat shield plate is wound around the outside to prevent heat dissipation.
  • An automatic shirt opening and closing mechanism which is operated by computer control, is installed at the cell outlet.
  • the cell of the supply means B1 has a two-stage structure on the outer side to prevent scattering of the gas gap.
  • Each of these supply means B is charged with a predetermined metal element as a raw material.
  • the temperature of each metal element charged in the cell is precisely controlled, and each raw material is made to flow into the cell and discharged from the cell outlet toward the surface of the substrate described later.
  • the flux density can be precisely adjusted by precisely controlling the heating temperature.
  • the cell shirt can be opened and closed instantly to switch the flux irradiation and non-irradiation to the substrate instantly, so that a steep growth surface can be obtained.
  • the other supply means B 4, B 5, CI and C 2 are equipped with a variable leak valve or a mass flow controller, since the raw materials supplied here are all fluids, so that the flow rate of the raw materials can be precisely controlled. You can do it.
  • ammonia is filled into a 10-liter cylinder, for example, and can be introduced into the growth chamber A3 by precisely controlling the flow rate from a 14-inch stainless steel pipe with a single muff controller.
  • dimethylhydrazine supply means C2 dimethylhydrazine is filled into a cylinder of, for example, 50 milliliters, and the flow rate of the dimethylhydrazine is also changed from a 1Z4 inch stainless steel pipe with a variable leak valve. It can be introduced into growth room A3 with ultra-precision control.
  • a manifold for setting the substrate 4 transferred from the preparation chamber A2 is arranged, and further, for example, a substrate heating chamber 7 having a diameter of 3 inches is provided.
  • the substrate 4 set in the manipulator can be heated and held at a predetermined temperature.
  • This manipulator is in the X-axis direction, It can move minutely independently in the Y-axis direction and the ⁇ -axis direction, and has a rotating mechanism.
  • the substrate 4 is set so that its surface faces directly below, and is opposed to the above-described supply means.
  • the positional relationship between the surface of the substrate 4 and each cell in the supply means ⁇ 1, ⁇ 2, ⁇ 3, Dl, D 2 is large due to the in-plane uniformity of the crystal grown on the surface of the substrate 4.
  • the positional relationship is set with great care because it has an effect.
  • the above-mentioned ejection ports of the supply means are arranged at an angle of 35 ° with respect to the surface of the substrate 4.
  • the crucibles in each Knudsen cell are also preferably arranged at an inclination angle of 3 ° to 7 ° with respect to the axis of the cell.
  • each Knudsen cell and substrate heating heater 7 is controlled using FICS 11 (a precision controller manufactured by Eurotherm), and the power supply for these cells and heaters is as follows: A stabilized DC power supply is used to minimize power fluctuations.
  • the power supply and the FICS 11 are connected to a computer to perform precise temperature control, and are designed so that the fluctuations in cell temperature during epitaxial growth can be kept within the range of 0.5 soil. .
  • a quadrupole mass spectrometer (QMS) 8 is installed to analyze the reaction gas in the chamber, and RHEED 9 is installed.
  • QMS quadrupole mass spectrometer
  • FIG. 1 is a cross-sectional view showing a first semiconductor device example S1 of the present invention
  • FIG. 2 is a cross-sectional view showing a second semiconductor device S2 of the present invention
  • FIG. It is the schematic which shows a growth apparatus.
  • the semiconductor device of the present invention was manufactured as follows.
  • Example 1 Manufacturing of the first semiconductor device whose substrate is sapphire
  • a sapphire substrate with a diameter of 5 cm was ultrasonically cleaned with acetone for 15 minutes, then the surface was etched with a hot phosphoric acid solution at a temperature of 150, and then washed with ultrapure water, and immediately in the introduction chamber A1.
  • introduction chamber A 1 by operating the turbo-molecular pump (not shown), also evacuated the preparation chamber A 2 by operating the ion pump, both chambers 5 X 1 0 - became 8 Tor r
  • a gate valve (not shown) was opened, and the sapphire substrate was transferred from the introduction chamber A1 to the preparation chamber A2 by the transfer rod 5 and set in the substrate holder (not shown).
  • Preparation Room degree of vacuum was further evacuated A 2 is 1 X 1 0- 9 Toi: operating a substrate heater 6 when it becomes r heating the substrate 4 to the 5 0 0, at that temperature After holding for 15 minutes to remove moisture and the like from the substrate surface, the substrate was cooled to a temperature of 80.
  • the heater of the Knudsen cell is operated to reach a temperature of 900, and the flux of the metal Ga is 6.0 X 10— Adjust to 7 Torr. At this time, the temperature fluctuation of the heat and heat is controlled to be within the range of 0.2 soil, so that the fluctuation of the flux density of the metal Ga is kept within the range of 1%.
  • the heat of the Knudsen cell is activated to a temperature of 750, and the flux of the metal In is adjusted to 3.0 by the flux gauge vacuum.
  • the temperature of the metal A1 is set to 100 by operating the heater of the Knudsen cell, and the flux of the metal A1 is set to 3.
  • the flux density of the metal A 1 is controlled to be within 1% of the soil by controlling to be within the range of 2.
  • the temperature of the Knudsen cell is turned on to bring the temperature to 1280, and the flux of the metal Si is set to 5.
  • 0 X 1 adjusted to in such a way that 0 _ 9 Torr.
  • the temperature fluctuation over the night is controlled to be within ⁇ 0.2 T :, whereby the fluctuation of the flux density of the metal Si is kept within 1% of the soil.
  • the shirts of each nude sencel should be closed so that flux can be applied at any time.
  • the ammonia gas flow rate, 4 sccm in the lifting flow controller is adjusted to be 6. 0 X 1 0- 6 Tor r a vacuum of flux gage. At this time, by controlling the mass flow controller, the fluctuation of the flux density is kept within 1% of the soil.
  • flux dimethylhydrazine made to be 4 X 1 0- 5 Torr in degree of vacuum flux gage to adjust the opening degree of the variable Li one Kubarubu. At this time, the opening of the variable leak valve is controlled to keep the fluctuation of the flux density within 1% of soil.
  • the gate valve 1 is opened, and the substrate 4 is transferred from the preparation room A 2 to the growth room A 3 by the transfer rod 5 and set in the substrate heating heater 7.
  • the growth chamber A 3 is evacuated, and when the degree of vacuum reaches 1 ⁇ 10 19 Torr, the substrate heater 7 is operated while rotating the substrate at a rotation speed of 10 to 2 O rpm.
  • the surface temperature of the substrate 4 is set to 700.
  • the substrate 4 is rotated at the above rotation speed until all the operations of crystal growth are completed.
  • the natural oxide film present on the surface of the sapphire substrate 4 is removed.
  • the metal Ga and dimethylhydrazine are irradiated from the supply means B 1 and the supply means C 2 onto the surface of the substrate 4 to form G a N.
  • the membrane was made.
  • the flux of the metal G a is 6 X 10- 7 Torr
  • flux dimethylhydrazine was set to 4 X 10_ 5 Torr.
  • the growth film during this film formation process was observed every moment by RHEED.
  • spots indicating GaN crystals began to appear between spot rows indicating surface crystals of the sapphire substrate.
  • the operation of GaN crystal growth was stopped when the spot (mirror spot) indicating the surface crystal of the sapphire substrate did not completely disappear, that is, when the RHEED spot on the substrate did not disappear.
  • the time required during this time was 5 minutes.
  • the RHEED pattern of the formed GaN film was a streak-like spot, and at this point, a spot on the sapphire substrate was also confirmed.
  • a GaN single crystal film having a smooth surface is formed on the sapphire substrate 4, and the GaN single crystal film has a thickness on the order of an atom. It was confirmed that.
  • the GaN film was repeatedly formed under the above conditions, and each time the RHEED pattern of the grown film was observed, a 2 nm-thick GaN single-crystal film could be formed with good reproducibility.
  • a 2 nm-thick GaN single-crystal film could be formed with good reproducibility.
  • Metal G a supply means B 1 and dimethylhydrazine supply means C 2 are closed, and the surface temperature of substrate 4 is raised to 850.At that time, ammonia supply means C 1 is opened.
  • the substrate surface (the surface of the GaN single crystal film) was irradiated with ammonia.
  • the temperature fluctuation of the substrate surface was controlled within ⁇ 0.1 of the set temperature, and the fluctuation of the flux density was suppressed to 1% or less of soil.
  • the temperature of the film surface changes. For example, when a non-doped semiconductor is deposited or when an n-type impurity is doped, the film surface temperature shifts to a higher temperature when an n-type semiconductor is deposited. The surface temperature shifts to the low temperature side.
  • the above-mentioned temperature change occurs, but the temperature change is observed from the viewing window of the crystal growth apparatus at intervals of 5 minutes using a color thermometer, and the film surface temperature is always constant.
  • the temperature set during the growth process is controlled while compensating for the amount of temperature change so that the temperature is maintained.
  • the film was composed of a single crystal of GaN, and its surface was very smooth.
  • the epitaxy was performed for 2 hours. According to Auger measurement, the thickness of the formed GaN layer was 50 Onm. When the surface of the GaN layer was observed with a Nomarski microscope, no surface defects were observed and the surface was excellent.
  • Equipment sample 1 1 0.4 Streak-like pattern of GaN crystal No surface defect, mirror surface Equipment sample 2 3 1.2 Streak-like pattern of 1.2 G a N crystal No surface defect, mirror surface Equipment sample 3 72.8 G a N crystal crystal.
  • Polycrystalline link in the form of a dot ') ⁇ ° Turn Many surface defects and surface roughness Equipment sample 4 93.5
  • a GaN single crystal film with a thickness of 3 nm or less was formed on a substrate.
  • the N-based compound semiconductor layer has a mirror surface with no surface defects despite its thickness of 50 Onm.
  • the metal Si is supplied from the metal Si supply means D1. Simultaneous irradiation was performed to form a 3 i-doped GaN layer (n-type layer) with a thickness of 50 0111 11 .
  • the metal Mg is simultaneously irradiated from the metal Mg supply means D A doped GaN layer (p-type layer) was formed.
  • the RHEED pattern during the film formation process was a streak-like pattern of a GaN crystal, and no surface defects were observed by normalski microscopy.
  • the metal In is simultaneously irradiated from the metal In supply means B2 to form the film.
  • An InGaN layer having a thickness of 50 Onm was formed.
  • the metal A 1 was simultaneously irradiated from the metal A 1 supply means B 3 to form an A 1 GaN layer having a thickness of 50 Onm.
  • the RHEED pattern in the film formation process was a streak-like pattern of a GaN crystal, and no surface defects were found according to normalski microscope observation.
  • Example 2 Of in the same way as when removing a native oxide film on the sapphire substrate in Example 1, maintains a surface temperature of the base plate 700, here, the metal Ga flux (6.0 X 10- 7 Torr) irradiated for 10 seconds Then, a monomolecular film of metal Ga was formed.
  • the metal Ga flux 6.0 X 10- 7 Torr
  • GaN was epitaxially grown on the substrate surface for 5 minutes.
  • Example 3 A first semiconductor device was manufactured as follows using an Si single crystal substrate as a substrate.
  • the Si single crystal substrate with the crystal orientation (11 1) was ultrasonically cleaned with acetone for 15 minutes, then immersed in 100% hydrofluoric acid for 5 minutes, and immediately set in the introduction chamber A1.
  • the gate valve (not shown) the introduction chamber A 1 and preparation room A 2 at the time of evacuation by the vacuum degree became 5 X 10- 8 Torr in the open and transport the substrate 4 in the preparation chamber.
  • the preparation chamber A 2 further evacuated its vacuum degree is activated the substrate heater evening 6 when it becomes 1 X 10- 9 Torr substrate 4 was heated to 500 and held for 15 minutes at that temperature After removing water and the like from the substrate surface by cooling, the temperature was cooled to 80. Then, the gate valve 1 to open at the time of the degree of vacuum in the growth chamber A 3 to 1 X 10_ 9 Torr, conveys the substrate 4 from the preparation chamber A 2 to the growth chamber A 3 in transfer rod 5 substrate heating heater evening The substrate was set at 7, the surface temperature of the substrate was set to 100 O, and the natural oxide film on the surface was removed.
  • one or two monolayers of metal Ga are first formed on the substrate surface, and the monolayer is nitrided with dimethylhydrazine and converted to GaN.
  • the grown film in this film forming process was observed by RHEED.
  • the RHEED pattern of the grown GaN film was in the form of GaN crystal strike spots. At this point, the spot spot of the safia substrate was also confirmed.
  • the GaN film was repeatedly formed under the above conditions, and each time the RHEED pattern of the grown film was observed, a 2 nm- thick GaN single crystal film was formed with good reproducibility. Was completed.
  • GaN, Si-doped GaN, Mg-doped GaN, InGaN, and A1GaN were formed on this GaN single crystal film. Each was grown epitaxially.
  • a first semiconductor device using a GaAs single crystal substrate as a substrate was manufactured as follows.
  • Indoor growth chamber A 3 As: in the atmosphere of 1 X 10- 6 Torr, the surface temperature of the set Bok been board to the substrate heating heater evening 7 to 620, to remove the natural oxide film on the surface.
  • the surface temperature of the substrate 4 was cooled down to 580, the flux of metal Ga (1. 5 X 10- 7 Torr ) and A s of the flux ( 1. thickness by irradiating 5X 10- 6 Torr) at the same time the substrate surface was formed a smooth G a as film of about 5 onm.
  • the RH EED pattern shows a stabilized surface structure of Ga (a structure (1 X 1) where the top surface of the crystal is uniformly covered with Ga), and the substrate surface is Ga-rich. It was confirmed that it was in the state of.
  • the first semiconductor device using a GaAs single crystal substrate as the substrate is as follows. Manufactured.
  • the flux of the metal Ga (1. 5 X 1 0- 7 Torr) and the P flux (1.5 ⁇ 10 6 Torr) was simultaneously applied to the substrate surface to form a smooth GaP film having a thickness of about 5 Onm.
  • the irradiation of the flux of the metal Ga was stopped, the surface temperature of the substrate 4 was raised to 60, and the surface of the substrate 4 was observed by RHEED.
  • the RH EED pattern shows a stabilized structure surface structure of Ga (a structure (1 X 1) in which the top surface of the crystal is uniformly covered with Ga), and the substrate surface has a G surface. a It was confirmed that the state was rich.
  • a second semiconductor device was manufactured as follows.
  • the Si crystal substrate having the crystal orientation (1 1 1) was ultrasonically cleaned with acetone for 15 minutes, then immersed in 100% hydrofluoric acid for 5 minutes, and then immediately introduced into the introduction chamber A1.
  • the substrate was conveyed at a transformer Sulfur rod 5 in a preparatory chamber A 2, and set Bok to the substrate holder.
  • the substrate 4 was heated to 500 by the heater 6 and held for 30 minutes. Thereafter, the temperature was lowered to 100.
  • the substrate heater evening 7 After the interior of the growth chamber A 3 by operating the diffusion pump 3 in an ultra high vacuum 1 X 10- 9 Torr, the substrate heater evening 7, temperature 65 ot the substrate 4 at a heating rate of 5 Ot min: up to Heated.
  • the substrate heating heater 7 heats the substrate 4 at a heating temperature of 25: / min, and when the temperature of the substrate 4 reaches 850, the metal Ga supply means B 1 shirt In the evening, a flux of metal Ga (6. OX 10 " 7 Torr) was irradiated onto the surface of the substrate 4 to form a monolayer of metal Ga on the surface of the substrate.
  • the supply means B1 was closed, and the ammonia was supplied from the ammonia supply means C1 to nitride the metal Ga monomolecular film.
  • M_ ⁇ MBE supplies trimethyl Chirugariumu supply means B 4 of trimethylgallium opened to a vacuum degree of 5 X 10- 7 Torr flux gage The crystal was grown for 2 hours by the method.
  • the crystal showed a streak-like pattern. Therefore, it was confirmed that the GaN crystal was a single crystal and the surface was smooth.
  • the thickness of the crystal film was about 50 Omn, and the surface was observed with a Nomarski microscope.
  • the substrate is any one of a sapphire substrate, a Si single crystal substrate, a GaAs single crystal substrate and a A high-quality nitride-based ill-V compound semiconductor layer having excellent crystallinity, in particular, a GaN-based compound semiconductor layer is formed.
  • the present invention makes it possible to manufacture a semiconductor device having a high-quality GaN crystal layer, and can manufacture a blue light-emitting element and an electronic device that can operate at high temperature and high pressure. It exerts tremendous effects in fields such as communications.
  • the GaN single crystal film as the buffer layer is extremely thin, 3 nm or less, the time required for forming the film is short, and the manufacturing cost of the entire apparatus is reduced in the case of the conventional amorphous buffer layer. Can be significantly reduced.

Description

明 細 書 窒化物系 III - V族化合物半導体装置、 およびその製造方法 技術分野
本発明は窒化物系 III一 V族化合物半導体装置とその製造方法に関し、 更に 詳しくは、 用いる基板の種類を問わず、 当該基板の上に高品質な窒化物系 III 一 V族化合物半導体層、 とりわけ G a N系化合物半導体層が形成されている窒 化物系 III一 V族化合物半導体装置とその製造方法に関する。
背景技術
半導体材料を用いて各種のトランジスタや光素子などが製造されているが、 これら半導体装置は、 概ね、 所定材料から成る基板の上に所定の半導体材料を ェピタキシャル成長させて 1層以上の半導体層から成る積層構造を形成し、 つ いで、 この半導体積層構造にエッチングやドーピング、 またパターニングなど の加工処理を施したのち、 所定箇所に電極を装荷して製造されている。
そして、 このような半導体装置を製造するための半導体材料としては、 従舉 から、 G a A s系に代表される ill— V族化合物半導体が広く用いられている。 ところで、 III— V族化合物半導体のうち、 BN, A 1 N, I nN， GaN などの窒化物系 III一 V族化合物半導体、 とりわけその中でも、 GaN, A 1 GaN, I nGaN, A l I n G a Nなどの G a N系化合物半導体は、 可視光 から紫外光までの広帯域で動作し、 また高温動作も可能であるということから 光半導体装置の材料として期待されている。 とくに、 GaN系化合物半導体の うち、 GaNは青色発光ダイオードの材料として注目を集めている。
この GaN系化合物半導体で半導体装置を製造する場合には、 本来であれば、 基板として GaNの単結晶基板を必要とする。
し力 ^しながら、 この GaNはその結晶構造がウルッ鉱型であり、 融点は 20 00 を超え、 しかもその融点における蒸気圧が高いということもあって、 G a N単結晶の作成に際しては、 G a A s系のような ill— V化合物半導体の結 晶成長技術として常用されている水平プリッジマン法， 引上げ法などを適用す ることができない。 したがって、 GaNのバルク結晶の製造は困難であり、 そ のため、 GaN単結晶のゥェ八を製造することは不可能であるという問題があ る。
このようなことから、 G a N単結晶の作成に際しては、 ェピタキシャル成長 法を適用せざるを得ない。
その場合、 G a N単結晶のウェハを結晶成長用の基板として使用することは できないので、 結晶成長用の基板としては、 サファイアのような異種材料のも のを用いざるを得ない。
し力、しながら、 サファイアと G a N系化合物半導体の格子定数の差は 2 0 % 以上であるため、 このサファイアから成る基板の上に G a N系化合物半導体を 直接ェピ夕キシャル成長させても、 得られる結晶には格子欠陥が多数存在して いて実使用可能な品質にはならないという問題がある。
そのため従来は、 サファイア基板の上に、 例えば有機金属気相成長法 （MO C V D法） で、 一旦、 非晶質 A 1 Nから成るバッファ層を成膜し、 ついで、 こ のバッファ層の上に、 G a N， A 1 G a N, I n G a Nなどを単層または複数 層積層している。 また、 同じくサファイア基板の上に MO C V D法で非晶質の G a Nを主体とするバッファ層を予め成膜したのち、 このバッファ層の上に G a Nを厚くェピタキシャル生長させるということも行われている。
いずれにしても、 異種材料である例えばサファイア基板の表面には非晶質の A 1 Nや G a Nから成るバッファ層を成膜したのち、 目的とする G a N系化合 物半導体のェピタキシャル成長が行われている。
この非晶質のバッファ層の成膜は、 そのバッファ層の構成材料のェピ夕キシ ャル結晶を成長させるときの温度よりも低温で行うことができる。 例えば非晶 質の G a Nバッファ層の場合は、 温度 5 0 0〜6 0 0 の MO C VD法によつ て成膜可能であり、 また温度 5 0 0〜5 5 のガスソース分子線ェピタキシ ャル法 （G S M B E法） によっても成膜可能である。
ところで、 上記した従来の非晶質のバッファ層の成膜に関しては次のような 問題がある。
まず、 非晶質バッファ層の表面状態の制御が困難であるという問題である。 このバッファ層は、 サファイア基板上に島状に成長した A 1 Nや G a Nなど の非晶質体が平面的に成長して膜状にサファイア基板の表面を被覆しているも のである。 したがって、 成膜されたバッファ層の平滑性を高めるためには、 当 該バッファ層の膜厚をある厚み以上に厚くすることが必要になる。 このバッフ ァ層の膜厚を厚くするということは、 上記した表面平滑性の確保という点から 必要であるだけではなく、 サファイア基板とこのバッファ層の上に成膜される G a N系化合物半導体のェピタキシャル成長結晶との格子定数の差を緩和し、 前記ェピ夕キシャル成長結晶の結晶性を高めることからも必要となる。 このよ うなことから、 バッファ層が非晶質の A 1 Nから成る場合には、 その膜厚は 1 0〜5 O nm程度になっている。
しかしながら、 バッファ層の膜厚を厚くしていくと、 バッファ層の結晶状態 は非晶質状態から多結晶構造に変化していき、 その表面状態は荒れていき、 そ のため、 その上に成膜される G a N系化合物半導体の結晶性は悪くなつてしま う。 バッファ層の表面状態が悪化したか、 またはいまだ悪化していないかとい うことは、 バッファ層が単結晶で構成されていないため、 バッファ層の成膜過 程において高速電子線回折装置 （R H E E D) などを用いても把握することは できない。
このようなことから、 非晶質バッファ層の場合、 その表面平滑性を制御する ことは困難であり、 そのため、 その上に成膜される G a N系化合物半導体のェ ピタキシャル成長結晶の結晶性も悪くなることがあり、 結局、 製造された半導 体装置の性能も悪く、 かつ信頼性が低いものになる。
また、 バッファ層の膜厚を厚くすることは、 バッファ層の成膜時間が長くな ることである。 したがって、 目的とする半導体装置の製造時における生産性は 低くなり、 また、 高価なサファイア基板を用いているということとも相俟って、 半導体装置は非常に高価なものになってしまうという問題もある。
このようなことから、 G a N系化合物半導体を用いて、 一応、 L E D青色発 光素子は得られているものの、 その品質， 価格は必ずしも充分であるとはいえ ず、 更に高品質で、 かつ安価な G a N系化合物半導体装置の開発が要求されて いる。
本発明の目的は、 用いる基板の種類を問わず、 その上に成膜される窒化物系 I II一 V族化合物半導体層が高品質になっている半導体装置とその製造方法を 適用することである。 とりわけ、 窒化物系 il l一 V族化合物半導体が G a N系 化合物半導体である半導体装置とその製造方法を提供することである。
本発明の別の目的は、 基板と窒化物系 II I一 V族化合物半導体層との間に介 装されるバッファ層が従来の非晶質バッファ層に比べて非常に薄く、 にもかか わらず、 その表面状態は平滑であるため、 その上に高品質な窒化物系 III一 V 族化合物半導体をェピタキシャル成長させることができ、 全体として製造コス 卜の大幅低減が可能である半導体装置とその製造方法を提供することである。 発明の開示
上記した目的を達成するために、 本発明においては、 下記から成る窒化物系 III - V族化合物半導体装置：基板と、 前記基板の表面に成膜された膜厚 3 nm 以下の GaN単結晶膜と、 前記 G a N単結晶膜の上に成膜された少なくとも 1 層の窒化物系 III一 V族化合物半導体層とを備えている、 が提供される。 これ を、 以後、 第 1の半導体装置という。
また本発明では、 下記から成る窒化物系 III一 V族化合物半導体装置： S i 単結晶基板と、 前記 S i単結晶基板の表面に成膜された S i ON膜と、 前記 S i ON膜の上に成膜された少なくとも 1層の窒化物系 III一 V族化合物半導体 層とを備えている、 が提供される。 これを、 以後、 第 2の半導体装置という。 本発明では、 下記から成る窒化物系 III一 V族化合物半導体装置の製造方 法：基板の表面に GaN単結晶をェピタキシャル成長させて膜厚 3nm以下の G a N単結晶膜を成膜する；そして、 前記 GaN単結晶膜の上に窒化物系 ill— V族化合物半導体をェピタキシャル成長させて、 少なくとも 1層の窒化物系 II I一 V族化合物半導体を成膜する、 が提供される。 この製造方法は、 前記した 第 1の半導体装置の製造方法であり、 以後、 第 1の製造方法という。
また、 本発明では、 下記から成る窒化物系 III一 V族化合物半導体装置の製 造方法：表面にき然酸化膜が形成されている S i単結晶基板の前記自然酸化膜 を部分窒化して S i ON膜にする；ついで、 前記 S i ON膜の上に窒化物系 II I一 V族化合物半導体をェピタキシャル成長させて、 少なくとも 1層の窒化物 系 III一 V族化合物半導体層を成膜する、 が提供される。 この製造方法は、 前 記した第 2の半導体装置の製造方法であり、 以後、 第 2の製造方法という。 以下に、 窒化物系 III一 V族化合物半導体が GaN系化合物半導体である場 合につき、 本発明を詳細に説明する。
第 1図は、 第 1の半導体装置 S 1の基板構成を示す断面図である。
第 1の半導体装置 S 1は、 基板 1の上に GaN単結晶膜 2が成膜され、 その G a N単結晶膜 2の上に G a N系化合物半導体層 3が成膜された構造になって いる。 なお、 第 1図では、 GaN系化合物半導体層 3が 1層になっているが、 更にこの上に所望する層数の G a N系化合物半導体層が積層されていてもよい。 この半導体装置 S 1において、 基板 1としては、 その表面に GaN単結晶を 成長させることができる材料でありさえすればその構成材料は格別限定される ものではなく、 従来から使用されているサファイア基板の使用が可能であるこ とは勿論のこと、 後述する方法を適用することにより、 S i単結晶基板， Ga A s単結晶基板， G a P単結晶基板も使用することができる。
G a N単結晶膜 2は、 基板 1への G a N系化合物半導体のェピタキシャル成 長時におけるバッファ層として機能し、 その膜圧は 3 nm以下に設定される。 膜 圧が 3 nmより厚くなると、 成膜された G a N単結晶膜には欠陥が多発してそ の結晶性は悪くなり、 その結果、 この上に成膜される GaN系化合物半導体の 結晶性を悪化せしめるからである。 通常、 2〜3nmであることが好ましい。 なお、 本発明でいう GaN単結晶とは、 得られた膜を RHEEDで観測した ときに、 ストリーク状の回折パターンが観測できる程度に結晶方向が揃った状 態、 例えば、 加速電圧 25 k eVの条件下で膜のスぺキユラ一ビームスポット 強度が、 基板を構成する材料の結晶のスぺキユラ一ビームスポット強度の 5倍 以上になるような結晶状態のことをいう。 そして、 結晶方向が揃っていさえす れば、 結晶が仮にドメイン状に分岐した状態になっている場合も含まれる。 次ぎに、 第 1の製造方法について説明する。
まず、 最初に、 基板の上に前記した GaN単結晶膜が成膜される。 この Ga N単結晶膜は MO CVD法や GS MB E法で成膜する事ができ、 例えば MOC VD法の場合は、 基板の表面温度を 800〜900 に制御しつつ、 ここに、 トリメチルガリウムやトリェチルガリウムのような G a源とジメチルヒドラジ ンなどの N源を照射して成膜すればよい。 また GSMBE法の場合は、 基板の 表面温度を 650〜 750 に制御しつつ、 ここに、 クヌードセンセルからの 金属 G aと前記した N源とを照射して成膜すればよい。 、
なお、 N源として、 分解効率の高いジメチルヒドラジン， ェチルァザイド， プラズマ化した窒素， ラジカル化した窒素， クラッキングしたアンモニアなど を用いると成膜時間を短縮化できるので好適であり、 またジメチルヒドラジン， ェチルァザイドを用いると、 この GaN単結晶膜における結晶性が向上し、 も つてこの上に成膜される GaN系化合物半導体の結晶性も向上するので好適で ある。 また、 この G a N単結晶膜 2は次のようにし成膜することもできる。
すなわち、 まず、 基板の表面にクヌードセンセルから金属 G aを照射して当 該表面に金属 G aの単分子膜を 1層または 2層成膜して、 基板の表面全体を G aリッチな状態にする。 ついで、 この G aリッチな状態にある基板表面に、 G a N系化合物半導体のェピタキシャル成長を行う。
このとき、 成長の初期段階では、 供給された N源と金属 G aの単分子膜とは 結合して G a N単結晶に転化するので、 基板の全面には G a N単結晶膜が均一 に成膜される。 そのため、 この GaN単結晶膜の上に成長していく GaN系化 合物半導体層も均一となり、 前記した島状に結晶成長するということはなくな る。 このようなことからして、 基板表面に予め金属 G aの単分子膜を成膜する ことは、 その膜厚が極めて薄いにもかかわらず、 高品質の GaN系化合物半導 体層の成膜が可能になるという点で好適である。
そして、 この G a N単結晶膜の上に所望する G a N系化合物半導体をェピタ キシャル成長させることにより、 第 1の半導体装置 S 1を得ることができる。 なお、 基板として G a As単結晶基板または GaP単結晶基板を用いた場合 には、 次のようにして、 その上に GaN単結晶膜を成膜する事ができる。
すなわち、 Ga As単結晶基板の場合は Asを、 GaP単結晶基板の場合は Pを、 それぞれの基板の表面に照射しながら、 超高真空下で基板を 600〜6 5 O :程度に加熱する。 このような処理を行うと、 基板結晶の最上面は G aリ ツチな状態になる。
したがって、 この G aリッチな状態の基板表面に、 前記したと同様に所望の GaN系化合物半導体をェピタキシャル成長させると、 基板表面の G aと N源 とが反応してそこに G a N単結晶膜が形成されることになる。
つぎに、 第 2の半導体装置について説明する。
第 2図は、 第 2の半導体装置 S 2の基本構成を示す断面図である。 第 2の半 導体装置 S 2は、 S i単結晶基板 1 Aの上に S i ON膜 2 Aが成膜され、 その S i ON膜 2 Aの上に GaN系化合物半導体層 3が成膜された構造になってい る。
なお、 第 2図では、 GaN系化合物半導体層 3が 1層になっているが、 更に この上に所望する層数の G a N系化合物半導体層が積層されていてもよいこと は第 1の半導体装置 S 1の場合と同じである。 この第 2の半導体装置 S 2において、 S i O N膜 2 Aはバッファ層として機 能し、 その膜厚は 2 nm以下にすればよい。
なお、 この第 2の半導体装置 S 2の場合、 S i O N膜 2 Aの上に、 第 1の半 導体装置 S 1で説明した G a単結晶膜を成膜し、 更にその上に G a N系化合物 半導体層 3を成膜すると、 この G a N系化合物半導体層 3における結晶性の一 層の向上が可能となるので好適である。
つぎに、 第 2の製造方法について説明する。
一般に、 バルク結晶をスライスして得られた S i単結晶基板には厚み 5 nm程 度の自然酸化膜 （S i〇2膜） が形成されている。 この基板を用いて各種の電 子デバイスを製造する場合には、 通常、 この自然酸化膜を各種のエツチャント で全てエッチング除去して基板結晶を確実に表出させたのち、 必要とする各種 の成膜処理が行われている。
しかしながら、 この第 2の半導体装置 S 2の場合、 この自然酸化膜を有する S i単結晶基板をそのまま用いてもよく、 または、 この自然酸化膜を全部エツ チング除去することなく、 厚みが 2 nm以下、 好ましくは 0 . 5〜 1 nm程度残 存させた状態で結晶成長用の基板として使用してもよい。
これは、 自然酸化膜に窒化処理を行うと、 当該自然酸化膜は S i O N膜に転 化し、 この S i ON膜は前記したェピタキシャル成長法におけるバッファ層と して充分機能し得るという知見に基づく。
まず、 後述の結晶成長装置に、 表面に自然酸化膜が形成されている S i単結 晶基板をセットし、 その表面に N源を照射して自然酸化膜 （S i 02) を部分 窒化して S i O N膜に転化する。 通常、 基板の表面温度を 5 5 0〜7 5 O :に 設定し、 また処理時間は、 自然酸化膜の膜厚などによっても変化するが、 例え ば自然酸化膜の膜厚が 2 nm以下の場合には 2〜1 0分程度であればよい。 N源 の供給量は格別限定されないが S i〇2を5 i O Nに転化するために必要な理 論量以上でなければならない。
その後、 この S i ON膜 2の上に所望の G a N系化合物半導体がェピ夕キシ ャル成長される。 例えば、 G a N系化合物半導体が G a Nである場合、 S i O N膜 2の形成後、 通常、 昇温速度 2 0〜7 0 :Zm i nで温度 8 5 0 °C程度に まで昇温し、 その温度に、 温度変動が ± 0 . 5で内におさまるよう保持して G a Nの成膜が行われる。 ここで、 本発明装置を製造するときに使用する結晶成長装置の 1例を第 3図 に基づいて説明する。
第 3図で示した装置 Aは、 導入室 A 1と準備室 A 2と成長室 A 3とを有して いる。 そして、 導入室 A 1と準備室 A 2の間にはゲートバルブ （図示しない） が設置され、 また準備室 A 2と成長室 A 3との間にもゲートバルブ 1が設置さ れている。
導入室 A 1には口一タリーポンプと組み合わせた夕一ポ分子ポンプ （排気 量： 500リツトル Zsec) が設置されていて、 この導入室 A 1は大気圧から 1 X 10_1 GTorrまで真空引きできるようになつている。
準備室 A2には例えば排気量 500リットル Zsecのイオンポンプ 2, 成長 室 A 3には例えば排気量 500リツトル Zsecの拡散ポンプ 3がそれぞれ装着 され、 準備室八2の室内を1 10_111«03：3：の超高真空にまで、 そして成長室 A 3の室内を所定の超音真空にまでそれぞれ真空引きできるようになっている。 準備室 A 2の中央部には基板 4を保持するための回転可能な基板ホルダ （図 示しない） が配置され、 ホルダ内の基板 4を導入室 A 1から準備室 A 2に、 更 には準備室 A 2から成長室 A 3に搬送するためのトランスファ一ロッド 5が前 記基板ホルダと中心軸を一致させた状態で設置されている。 また、 ホルダには ヒー夕 6が装着されていて、 ホルダ内の基板 4を所定の温度に加熱できるよう になっている。
なお、 これら導入室 A 1, 準備室 A 2および成長室 A 3には、 基板 4の各室 への搬送を常に観察することができるように視き窓 （図示しない） が設置され ている。
つぎに、 成長室 A 3の構成を説明する。
成長室 A 3の下部には、 まず、 ill族元素源の供給手段 Bが装着されている。 具体的には、 金属 Gaの供給手段 B l， 金属 I nの供給手段 B 2， 金属 A 1の 供給手段 B 3と、 トリメチルガリウム （TMG： Ga(CH3)3) の供給手段 B4、 およびトリェチルガリウム （TEG： Ga(C2H5)3) の供給手段 B 5 である。
また、 成長室 A 3には、 N源の供給手段 Cが装着されている。 具体的には、 アンモニアの供給手段 C 1とジメチルヒドラジン （DMHy ： (CH3)2N(N H2) の供給手段 C 2である。 更に、 成長室 A 3には、 金属 S iの供給手段 D 1と金属 M gの供給手段 D 2 が装着されていて、 これらでドーパントの供給手段を構成している。
これらの供給手段のうち、 供給手段 B l， B 2， B 3 , D l， D 2は、 いず れも、 公知のクヌードセンセルであり、 セル内部には例えば内容積 1 0 O ccの p B N製のるつぼが中央に配置され、 セルの外側には例えば T a製のヒー夕が 配置され、 更にその外側には熱遮蔽版が巻回されて熱放散を防止している。 ま たセルの噴出口にはコンピュータ制御によって作動する自動シャツ夕開閉機構 が設置されている。 ただし、 これらセルのうち供給手段 B 1のセルは、 G aド 口ップの飛散を防ぐために、 外側のヒ一夕は 2段階構造になっている。
これらの供給手段 Bには、 それぞれ所定の金属元素が原料としてチャージさ れる。 そしてセル外側のヒータを作動することにより、 セル内にチャージされ ている各金属元素の温度を精密に制御し、 各原料をフラックスにしてセルの噴 出口から後述する基板の表面に向かって噴出させる。 このとき、 ヒー夕温度を 精密に制御することにより、 フラックスの密度を精密に調節することができる。 そして、 コンピュータ制御によりセルのシャツ夕を瞬時に開閉してフラックス の基板への照射と非照射を瞬時に切り換えることができるので、 急峻な成長界 面を得ることができるようになつている。
他の供給手段 B 4 , B 5 , C I , C 2は、 ここから供給される原料がいずれ も流体であるため、 バリアブルリークバルブまたはマスフローコントローラを 備えていて、 原料の流量を精密制御することができるようになつている。
例えばアンモニアの供給手段 C 1の場合、 アンモニアは例えば 1 0リツトル のボンベに充填され、 1 4インチのステンレス鋼製配管からマスフ口一コン トローラで流量を精密制御して成長室 A 3に導入できるようになっており、 ま た、 ジメチルヒドラジンの供給手段 C 2の場合、 ジメチルヒドラジンは例えば 5 0ミリリットルのシリンダに充填され、 同じく 1 Z 4インチのステンレス鋼 製配管からバリアブルリークバルブでその流量を超精密制御して成長室 A 3に 導入できるようになつている。
成長室 A 3の中央部には、 準備室 A 2から搬送されてきた基板 4をセッ卜す るためのマニュビレー夕が配置され、 更に例えば直径 3ィンチの基板加熱ヒ一 夕 7が設けられることにより、 マニュピレー夕にセットされた基板 4を所定温 度に加熱 '保持できるようになつている。 このマニュピレー夕は、 X軸方向， Y軸方向， Ζ軸方向にそれぞれ独立して微小移動することが可能で、 また回転 機構も付設されている。
なお、 基板 4は、 その表面が真下を向くようにセットされ、 前記した各供給 手段と対向せしめられる。
ここで、 基板 4の表面と供給手段 Β 1， Β 2 , Β 3 , D l , D 2における各 セルとの位置関係は、 基板 4の表面に成長させる結晶の面内における結晶均一 性に大きな影響を与えるので、 充分な注意を払って前記位置関係が設定される。 具体的には、 成長結晶の面内における均一性を土 1 %以下にしょうとした場 合、 上記した各供給手段の噴出口は基板 4の表面に対し 3 5 ° の角度をなして 配置され、 また各クヌードセンセル内のるつぼもセルの軸線に対し 3 ° 〜7 ° の傾斜角をもって配置されていることが好ましい。
なお、 各クヌードセンセルと基板加熱ヒー夕 7の温度は、 いずれも、 F I C S 1 1 (ユーロサーム社製の精密コントローラ） を用いて制御され、 またこれ らセルとヒ一夕の電源としては、 電源変動を極力抑制するために直流の安定化 電源が用いられている。 この電源と前記 F I C S 1 1はそれぞれコンピュータ に接^されることにより精密な温度管理を行い、 ェピタキシャル成長時におけ るセル温度の変動が土 0 . 5 の範囲内におさまるように設計されている。
また、 成長室 A 3には、 四重極質量分析計 （QM S ) 8が設置されていて室 内の反応ガスを分析できるようになつており、 更には、 R H E E D 9が設置さ れていて、 基板 4の表面における結晶成長の状態を時々刻々観察することがで きるようになつている。 図面の簡単な説明
第 1図は本発明の第 1の半導体装置例 S 1を示す断面図；第 2図は本発明の 第 2の半導体装置 S 2を示す断面図；第 3図は本発明の実施に用いる結晶成長 装置を示す概略図である。 実施の態様
第 3図で示した結晶成長装置を用いて、 本発明の半導体装置を次のようにし て製造した。
実施例 1 ( 1 )基板がサファイアである第 1の半導体装置の製造
直径 5 cmのサファイア基板をアセトンで 1 5分間超音波洗浄し、 ついで、 温 度 1 5 0 の熱リン酸溶液で表面をエッチングしたのち超純水で洗浄し、 直ち に導入室 A 1内にセットした。
ついで、 図示しないターボ分子ポンプを作動して導入室 A 1を真空引きし、 またイオンポンプを作動して準備室 A 2を真空引きし、 両室が 5 X 1 0 - 8Tor rになった時点で図示しないゲートバルブを開にし、 トランスファ一ロッド 5 でサファイア基板を導入室 A 1から準備室 A 2に搬送して図示しない基板ホル ダにセットした。
準備室 A 2を更に真空引きしてその真空度が 1 X 1 0— 9 Toi:rになった時点 で基板ヒータ 6を作動して基板 4を 5 0 0でにまで加熱し、 その温度で 1 5分 間保持して基板表面の水分などを除去したのち、 温度 8 0 にまで冷却した。 一方、 上記した作業の間、 成長室 A 3では、 III族元素の供給手段およびド
—パントの供給手段の調整と N源の供給手段の調整が行われる。
すなわち、 金属 G aの供給手段 B 1の場合は、 クヌードセンセルのヒータを 作動して温度 9 0 0でにし、 金属 G aのフラックスをフラックスゲージの真空 度で 6 . 0 X 1 0— 7 Torrとなるように調整する。 このとき、 ヒー夕の温度変動 は土 0 . 2 の範囲内となるように制御され、 そのことにより、 金属 G aのフ ラックス密度の変動が士 1 %の範囲内におさめられる。
金属 I nの供給手段 B 2の場合は、 クヌードセンセルのヒー夕を作動して温 度 7 5 0でにし、 金属 I nのフラックスをフラックスゲージの真空度で 3 . 0
X 1 0— 7 Torrとなるように調整する。 このとき、 ヒー夕の温度変動は土 0 .
2 の範囲内となるように制御され、 そのことにより、 金属 I nのフラックス 密度の変動が土 1 %の範囲内におさめられる。
金属 A 1の供給手段 B 3の場合は、 クヌードセンセルのヒー夕を作動して温 度 1 0 0 0 にし、 金属 A 1のフラックスをフラックスゲージの真空度で 3 .
O X 1 0— 7 Torrとなるように調整する。 このとき、 ヒータの温度変動は ± 0 .
2での範囲内となるように制御され、 そのことにより、 金属 A 1のフラックス 密度の変動が土 1 %の範囲内におさめられる。
金属 S iの供給手段 D 1の場合は、 クヌードセンセルのヒー夕を作動して温 度 1 2 8 0 にし、 金属 S iのフラックスをフラックスゲージの真空度で 5 . 0 X 1 0 _ 9Torrとなるように調整する。 このとき、 ヒ一夕の温度変動は ± 0 . 2 T:の範囲内となるように制御され、 そのことにより、 金属 S iのフラックス 密度の変動が土 1 %の範囲内におさめられる。
金属 M gの供給手段 D 2の場合は、 クヌ一ドセンセルのヒー夕を作動して温 度 2 2 0 :にし、 金属 M gのフラックスをフラックスゲージの真空度で 5 . 0 X 1 0— 9 Torrとなるように調整する。 このとき、 ヒ一夕の温度変動は ± 0 . 2 の範囲内となるように制御され、 そのことにより、 金属 M gのフラックス 密度の変動が土 1 %の範囲内におさめられる。
このような調整の終了後、 いつでもフラックスを照射できるようにして各ク ヌードセンセルのシャツ夕を閉にしておく。
一方、 アンモニアの供給手段 C 1の場合は、 アンモニアガス流量を、 マスフ ローコントローラで 4 sccm, フラックスゲージの真空度で 6 . 0 X 1 0— 6Tor rとなるように調整する。 このとき、 マスフローコントローラを制御すること によりフラックス密度の変動を土 1 %の範囲内におさめる。
ジメチルヒドラジンの供給手段 C 2の場合は、 バリアブルリ一クバルブの開 度を調整してジメチルヒドラジンのフラックスがフラックスゲージの真空度で 4 X 1 0— 5 Torrとなるようにする。 このとき、 バリアブルリ一クバルブの開 度を制御してフラックス密度の変動を土 1 %の範囲内におさめる。
このような調整の終了後、 いつでもフラックスを照射できるように各供給手 段のシャツ夕を閉にしておく。
以上の準備作業の終了後、 ゲートバルブ 1を開にし、 基板 4をトランスファ —ロッド 5で準備室 A 2から成長室 A 3に搬送して基板加熱ヒー夕 7にセット する。
成長室 A 3を真空引きし、 真空度が 1 X 1 0 一9 Torrに達した時点で、 基板 を 1 0〜2 O rpmの回転速度で回転させながら、 基板加熱ヒータ 7を作動して、 基板 4の表面温度を 7 0 0 にする。 なお、 基板 4は、 結晶成長の全操作が終 了するまで上記回転速度で回転させておく。
上記した加熱の過程で、 サファイア基板 4の表面に存在している自然酸化膜 が除去される。
基板 4の表面温度が 7 0 0でで安定化した時点で、 金属 G aとジメチルヒド ラジンを供給手段 B 1と供給手段 C 2から基板 4の表面に照射して G a Nの成 膜を行った。 このとき、 金属 G aのフラックスは 6 X 10— 7Torr， ジメチル ヒドラジンのフラックスは 4 X 10_5Torrに設定した。
この成膜過程における成長膜を RHEEDで時々刻々観察した。
その結果、 照射開始 1分後に、 サファイア基板の表面結晶を示すスポット列 の間に GaN結晶を示すスポットが発現し始めた。 サファイア基板の表面結晶 を示すスぺキユラ一スポット （鏡スポット） が完全に消失しない時点、 すなわ ち、 基板の RHEEDスポットが消失しない時点で GaNの結晶成長の操作を 停止した。 この間の所要時間は 5分であった。
成膜された GaN膜の RHEEDパターンはストリーク状のスポットとなつ ており、 そして、 この時点でサファイア基板のスぺキユラ一スポットも確認さ れた。
このような RHEEDパターンから、 サファイア基板 4の上には、 表面平滑 な GaNの単結晶膜が成膜されており、 しかもその GaN単結晶膜の膜厚は原 子オーダ一の厚みになっていることが確認された。
この膜厚をォ一ジェ測定と透過電子顕微鏡で観察したところ、 2nmに相当す る厚みであった。
なお、 上記の条件で GaNの成膜を反復して行い、 その都度、 成長膜の RH EEDパターンを観察したところ、 再現性よく、 膜厚 2 nmの GaN単結晶膜を 成膜することができた。
このように、 RHEEDによるその場観察で、 成長する GaN膜の膜厚制御 とその有効な結晶評価が可能である。
つぎに、 GaN系化合物半導体のェピ夕キシャル成長に移行する。
まず、 N源をジメチルヒドラジンからアンモニアに切り換える。 その理由は、 ジメチルヒドラジンで膜厚な G a N系化合物半導体をェピ夕キシャル成長させ ると、 成長した結晶に多量の Cが混入して高純度な結晶が得難く、 そしてアン モニァを用いた場合は高純度な結晶が得やすいからである。
金属 G aの供給手段 B 1とジメチルヒドラジンの供給手段 C 2のシャツ夕を 閉にし、 基板 4の表面温度を 850 に昇温し、 その時点でアンモニアの供給 手段 C 1のシャツ夕を開にして基板表面 （GaN単結晶膜の表面） にアンモニ ァを照射した。
基板 4の表面温度の変動が ± 0. IX：の範囲内におさまった時点で、 金属 G aの供給手段 B 1のシャツ夕を開にし、 金属 Gaのフラックス （6.0X 10— 7 orr) を基板表面に照射して G a Nのェピタキシャル成長を開始した。 アン モニァ照射の開始時点から金属 G aのフラックス照射時点までの所要時間は約 5分であった。
なお、 結晶成長の過程では、 基板表面の温度変動を設定温度の ±0.1 の 範囲内に制御し、 またフラックス密度の変動は土 1 %以下に抑制した。
すなわち、 一般に半導体材料の成膜が進んでその膜厚が厚くなつていくとそ の膜面の温度は変化する。 例えば、 ノンドープ半導体の成膜時や n型不純物を ド一プする n型半導体の成膜時には膜面温度は高温側にシフトし、 p型不純物 をド一プする p型半導体の成膜時には膜面温度は低温側にシフ卜する。
この実施例の場合も、 上記したような温度変化が起こるが、 その温度変化を 結晶成長装置の視き窓から色温度計を用いて 5分間隔で観測し、 膜面温度が常 に一定温度に保持されるように、 温度の変化量を補正しながら、 成長過程の設 定温度を制御している。
成膜過程にある膜の RHEEDパターンを観察したところ、 そのパターンは GaN結晶のストリーク状パターンを示し、 当該膜は GaNの単結晶からなり、 その表面は非常に平滑であることが確認された。
上記ェピタキシャル成長を 2時間行った。 ォージェ測定によれば、 成膜され た GaN層の膜厚は 50 Onmであった。 またこの G a N層の表面をノマルスキ —顕微鏡で観察したところ、 表面欠陥は認められず良好な鏡面になっていた。
( 2 ) G a N単結晶膜の膜厚の影響
(1)の製造方法において、 表 1で示したように、 GaN単結晶の成膜時間を 変化させてその膜厚が異なる G a N単結晶膜を成膜したことを除いては、 （ 1 ) で示した条件と同じ条件で第 1の半導体装置の試料を製造した。
そして、 GaN単結晶膜の上に成長しつつある GaN層の RHEEDパ夕一 ン観察を行い、 また成膜後の GaN層 （膜厚 50 Onm) のノマルスキー顕微鏡 観察を行った。 その結果を一括して表 1に示した。
GaN単結晶 GaN単結晶 最上層の GaN層の状態
膜の成膜時間 膜の膜厚 * (nm)
成長中の RHEEDパターン
(分）
装置試料 1 1 0.4 GaN結晶のストリーク状パターン 表面欠陥なし、 鏡面 装置試料 2 3 1.2 G a N結晶のストリーク状パターン 表面欠陥なし、 鏡面 装置試料 3 7 2. 8 G a N結晶のスホ。ット状の多結晶リンク' )\°タ-ン 表面欠陥、 表面荒れ多数 装置試料 4 9 3. 5 G a N結晶のスホ °ツト状の多結晶リンク'ハ。タ-ン 表面欠陥、 表面荒れ多数 装置試料 5 11 4. 5 G a N結晶のスホ'ット状の多結晶リンク' /、。タ-ン 表面欠陥、 表面荒れ多数
* ：ォ一ジェ測定
表 1から明らかなように、 G a N系化合物半導体のェピタキシャル成長に先 立ち、 基板の上に膜厚 3 nm以下の G a N単結晶膜を成膜すると、 その上に積層 された G a N系化合物半導体層は、 その膜厚が 50 Onmと厚いにもかかわらず、 表面欠陥のない鏡面となっている。
( 3 )他の G a N系化合物半導体の成膜
( 1)で示したようにして成膜した膜厚 2 nmの G a N単結晶膜の上に G a N層 を成膜する際に、 金属 S iの供給手段 D 1から金属 S iを同時に照射して膜厚 50 011111の3 i ドープ GaN層 （n型層） を成膜しだ。 また金属 Mgの供給手 段 D 2から金属 Mgを同時に照射して膜厚 50
Figure imgf000018_0001
ド一プ GaN層 （p 型層） を成膜した。
いずれの場合も、 成膜過程における RH EE Dパターンは GaN結晶のスト リーク状パターンであり、 またノルマルスキ一顕微鏡観察によれば表面欠陥は 存在していなかった。
( 1)で示したようにして成膜した膜厚 2 nmの GaN単結晶膜の上に GaN層 を成膜する際に、 金属 I nの供給手段 B2から金属 I nを同時に照射して膜厚 50 Onmの I nG aN層を成膜した。 また金属 A 1の供給手段 B 3から金属 A 1を同時に照射して膜厚 50 Onmの A 1 GaN層を成膜した。
いずれの場合も、 成膜過程における RHEEDパターンは G aN結晶のスト リーク状パターンであり、 またノルマルスキー顕微鏡観察によれば表面欠陥は 存在していなかった。
実施例 2
実施例 1の場合と同じようにしてサファイア基板の自然酸化膜を除去し、 基 板の表面温度を 700 に保持し、 ここに、 金属 Gaのフラックス （6.0 X 10— 7Torr) を 10秒間照射して、 金属 G aの単分子膜を成膜した。
ついで、 実施例 1の場合と同じ条件で、 基板表面に GaNのェピタキシャル 成長を 5分間行った。
成膜された G aN層の RHEEDパターンを観察したところ、 その回析スポ ッ卜は、 実施例 1の G a N層の場合に比べてより鮮明なストリーク状になって おり、 表面平滑性はより一層優れていた。 すなわち、 この場合の GaN層はよ り高品質な結晶からなり、 より優れた表面状態になっていることが確認された。 実施例 3 基板として S i単結晶基板を用いて第 1の半導体装置を次のようにして製造 した。
結晶方位 （1 1 1) の S i単結晶基板をアセトンで 15分間超音波洗浄し、 ついで濃度 100 %のフッ酸に 5分間浸漬したのちただちに導入室 A 1にセッ 卜した。
導入室 A 1と準備室 A 2を真空引きして真空度が 5 X 10— 8Torrになった 時点で図示しないゲートバルブを開にし、 基板 4を準備室に搬送した。
準備室 A 2を更に真空引きしてその真空度が 1 X 10— 9Torrになった時点 で基板ヒー夕 6を作動して基板 4を 500 にまで加熱し、 その温度で 15分 間保持して基板表面の水分などを除去したのち、 温度 80 にまで冷却した。 ついで、 成長室 A 3の真空度を 1 X 10_9Torrにした時点でゲートバルブ 1を開にし、 トランスファーロッド 5で基板 4を準備室 A 2から成長室 A 3に 搬送して基板加熱ヒー夕 7にセットし、 基板の表面温度を 100 O にして表 面の自然酸化膜を除去した。
基板の表面温度を降温し、 温度が 700 で安定化した時点で、 まず、 金属 G aのフラックス （6.0 X 10— 7Torr) を基板表面に照射し、 その 10秒後 に、 ジメチルヒドラジンのフラックス （4X 10— 5Torr) も照射した。
すなわち、 この場合には、 基板表面にはまず金属 G aの 1〜 2層の単分子膜 が成膜され、 それがジメチルヒドラジンで窒化されて G a Nに転化するという 態様である。
この成膜過程における成長膜を R H E E Dで観察した。
その結果、 ジメチルヒドラジンの照射開始 1分後に、 サフアイャ基板の表面 結晶を示すスポット列の間に GaN結晶を示すスポッ卜が発現し始めた。 サフ アイャ基板の表面結晶を示すスぺキュラースポッ卜が完全に消失しない時点、 すなわち、 基板の RHEEDスポットが消失しない時点で GaNの結晶成長の 操作を停止した。 この間の所要時間は 4〜 5分であった。
成長された G a N膜の RHE EDパターンは G a N結晶のストリ一ク状スポ ットとなっており、 そして、 この時点でサフアイャ基板のスぺキユラ一スポッ トも確認された。
このような RHEEDパターンから、 基板が S i単結晶基板の場合であって も、 その上には、 表面平坦な GaNの単結晶膜が成膜されており、 しかもその G a N単結晶膜の膜厚は原子オーダーの厚みであることが確認された。
この膜厚をォ一ジェ測定と透過電子顕微鏡で測定したところ、 2mnに相当す る厚みであった。
また、 上記の条件で G a Nの成膜を反復して行い、 その都度、 成長膜の RH EEDパターンを観察したところ、 再現性よく、 膜厚 2nmの GaN単結晶膜を 成膜することができた。
ついで、 実施例 1の場合と同様の条件で、 この GaN単結晶膜の上に、 Ga N、 S i ド一プ G aN、 Mgドープ G aN、 I n G a N、 A 1 G a Nをそれぞ れェピタキシャル成長させた。
いずれの場合も、 表面欠陥なく、 高品質な結晶になっていた。
実施例 4
基板として G a A s単結晶基板を用いた場合の第 1の半導体装置を次のよう にして製造した。
成長室 A 3の室内を As ： 1 X 10— 6Torrの雰囲気にして、 基板加熱ヒー 夕 7にセッ卜された基板の表面温度を 620 にし、 表面の自然酸化膜を除去 した。
自然酸化膜除去後の基板表面は荒れているので、 次に、 基板 4の表面温度を 580でにまで降温し、 金属 Gaのフラックス （1. 5 X 10— 7Torr) と A sのフラックス （1. 5X 10— 6Torr) を同時に基板表面に照射して膜厚が 5 Onm程度の平滑な G a As膜を成膜した。
ついで、 金属 G aのフラックスの照射を停止し、 基板 4の表面温度を 6 1 0 にまで昇温して、 基板 4の表面を RHEEDで観察した。 その結果、 RH EEDパターンは Gaの安定化表面構造 （結晶の最上表面が G aで一様に覆わ れた構造一 （1 X 1) の状態） を示すものであり、 基板表面は G aリッチの状 態になっていることが確認された。
ついで、 Asの供給を絶ち、 この基板表面にジメチルヒドラジン （4X 10 一5 Torr) を 1 5分間照射して、 G a Nをェピタキシャル成長させてその RH EEDパターンを観察した。 RHEEDパターンは実施例 2、 実施例 3の場合 と同じであった。
実施例 5
基板として G a P単結晶基板を用いた場合の第 1の半導体装置を次のように して製造した。
成長室 A3の室内を P : 1 X 1 0— 6Torrの雰囲気にして、 基板加熱ヒ一夕 7にセッ卜された基板の表面温度を 6 5 Ot:にし、 表面の自然酸化膜を除去し た。
自然酸化膜除去後の基板表面は荒れているので、 次に、 基板 4の表面温度を 6 0 0 にまで降温し、 金属 Gaのフラックス （1. 5 X 1 0— 7Torr) と P のフラックス （1. 5 X 1 0_6Torr) を同時に基板表面に照射して膜厚が 5 Onm程度の平滑な Ga P膜を成膜した。
ついで、 金属 G aのフラックスの照射を停止し、 基板 4の表面温度を 6 2 0でにまで昇温して、 基板 4の表面を RHEEDで観察した。 その結果、 RH EEDパターンは G aの安定化構造表面構造 （結晶の最上表面が G aで一様に 覆われた構造一 （1 X 1) の状態） を示すものであり、 基板表面は G aリッチ の状態になっていることが確認された。
ついで、 Pの供給を絶ち、 この基板表面にジメチルヒドラジン （4 X 1 0—5 Torr) を 1 5分間照射して、 G a Nをェピタキシャル成長させてその RHE EDパターンを観察した。 RHEEDパターンは実施例 2、 実施例 3の場合と 同じであった。
実施例 6
第 3図で示した結晶成長装置を用い、 次のようにして第 2の半導体装置を製 造した。
まず、 結晶方位 （1 1 1) の S i結晶基板をアセトンで 1 5分間超音波洗浄 し、 ついで濃度 1 0 0 %のフッ酸に 5分間浸漬したのちただちに導入室 A 1に 導入した。
なお、 別実験により、 上記条件で処理した基板の表面には厚み 2nm程度の自 然酸化膜が残存していることが確認されている。
ついで、 導入室 A 1の室内を 1 X 1 0— 8Torrの超高真空にしたのち、 トラ ンスフアーロッド 5で基板を準備室 A 2に搬送し、 基板ホルダにセッ卜した。 イオンポンプ 2を作動して準備室 A 2の室内を 1 X 1 0— 9To:rrの超高真空 にしたのち、 ヒータ 6で基板 4を 5 0 0 にまで加熱し、 3 0分間保持したの ち温度 1 00 にまで冷却した。
ついで、 ゲートバルブ 1を開にし、 基板 4をトランスファ一ロッド 5で成長 室 A 3に搬送し、 マ二ュピレ一夕にセットした。
拡散ポンプ 3を作動して成長室 A 3の室内を 1 X 10— 9Torrの超高真空に したのち、 基板ヒー夕 7により、 基板 4を昇温速度 5 Ot m i nで温度 65 ot:にまで加熱した。
基板 4の温度を 650 ± 0. 5tに保持しながら、 ジメチルヒドラジンの供 給手段 C 2からジメチルヒドラジンをフラックスゲージで 5 X 10— 5Torrの 圧力になるように 2分間に亘つて基板表面に照射したのち、 10分間その温度 を維持して残存自然酸化膜の部分窒化を行つた。
ジメチルヒドラジンの照射を停止したのち、 基板加熱ヒー夕 7により、 昇温 温度 25 :/m i nで基板 4を加熱し、 基板 4の温度が 850 に達した時点 で金属 Gaの供給手段 B 1のシャツ夕を開にして、 金属 Gaのフラックス （6. OX 10"7Torr) を基板 4の表面に照射して当該基板の表面に金属 G aの単 分子膜を 1層形成した。 ついで、 金属 G aの供給手段 B 1のシャツタを閉にし、 ァンモニァの供給手段 C 1からァンモニァを供給して前記金属 G aの単分子膜 を窒化した。
基板 4の温度を 850 ±0. 1°Cに保持した状態で、 トリメチルガリウムの 供給手段 B 4を開にしてフラックスゲージの真空度 5 X 10— 7Torrでトリメ チルガリウムを供給して M〇 M B E法で 2時間の結晶成長を行った。
その間、 RHEEDで成長中の G aN結晶の RHEEDパターンを観察した ところ、 結晶はストリーク状のパターンを示した。 したがって、 この GaN結 晶は単結晶であり、 かつ表面は平滑であることが確認できた。
また、 2時間後における結晶膜の膜厚は約 50 Omnであり、 その表面をノマ ルスキー顕微鏡で観察したところ、 表面欠落のない鏡面になっていた。 産業上の利用可能性
本発明の半導体装置の場合は、 基板がサフアイャ基板、 S i単結晶基板、 G a A s単結晶基板、 G a P単結晶基板のいずれかであつたとしてこれら基板を 用いて、 膜厚で、 結晶性が優れていて、 高品質な窒化物系 ill一 V族化合物半 導体層、 とりわけ G a N系化合物半導体層が成膜されている。
これは、 基板の表面に膜厚 3 mn以下の GaN単結晶膜を成膜したこと （第 1 の半導体装置の場合） 、 または S i単結晶基板の表面の自然酸化膜を部分窒化 して S i O N膜に転化したこと （第 2の半導体装置の場合） がもたらす効果で ある。
したがって、 本発明は、 高品質な G a N結晶層を有する半導体装置の製造を 可能とし、 青色発光素子や高温でかつ高圧下で動作可能な電子デバイスを製造 することができ、 情報産業、 衛星通信などの分野で絶大な効果を発揮する。 しかも、 バッファ層としての G a N単結晶膜は 3 nm以下と非常に薄いので、 その成膜に要する時間も短くなり、 装置全体の製造コストを従来の非晶質バッ ファ層成膜の場合に比べて大幅に低減することができる。

Claims

請 求 の 範 囲
1 . 下記から成る窒化物系 III - V族化合物半導体装置：
基板と、
前記基板の表面に成膜された膜厚 3 nm以下の G a N単結晶膜と、
前記 G a N単結晶膜の上に成膜された少なくとも 1層の窒化物系 ill— V族 化合物半導体層と、
を備えている。
2 . クレーム 1の窒化物系 III一 V族化合物半導体装置において、
前記窒化物系 111一 V族化合物半導体層は G a N系化合物半導体から成る。
3 . クレーム 1の窒化物系 III— V族化合物半導体装置において、
前記基板は、 サフアイャ基板、 S i単結晶基板、 G a A s単結晶基板、 また は G a P単結晶基板のいずれかである。
4 . 下記から成る窒化物系 ill - V族化合物半導体装置：
S i単結晶基板と、
前記 S i単結晶基板の表面に成膜された S i O N膜と、
前記 S i O N膜の上に成膜された少なくとも 1層の窒化物系 II I一 V族化合 物半導体層と
を備えている。
5 . クレーム 4の窒化物系 III— V族化合物半導体装置において、
前記 S i O N膜とその上に成膜されている窒化物系 I I I— V族化合物半導体 層との間には、 G a N単結晶膜が介装されている。
6 . クレーム 4または 5の窒化物系 ill一 V族化合物半導体装置において、 前記窒化物系 111— V族化合物半導体層は G a Nから成る。
7 . 下記から成る窒化物系 ill - V族化合物半導体装置の製造方法： 基板の表面に G a N単結晶をェピタキシャル成長させて膜厚 3 nm以下の G a N 単結晶膜を成膜する；そして、
前記 G a N単結晶膜の上に窒化物系 ill一 V族化合物半導体をェピタキシャ ル成長させて、 少なくとも 1層の窒化物系 I I I一 V族化合物半導体層を成膜す る。
8 . クレーム 7の窒化物系 III一 V族化合物半導体装置の製造方法において、 前記基板の表面上に、 1層または 2層の金属 G aの単分子膜を成膜し、 つい で窒化物系 III一 V族化合物半導体のェピタキシャル成長を行う。
9 . クレーム 7の窒化物系 ill— V族化合物半導体装置の製造方法において、 基板として G a A s単結晶基板または G a P単結晶基板を用い、 前記基板が
G a A s単結晶基板の場合は含 A s雰囲気下で、 また前記基板が G a P単結晶 基板の場合は含 P雰囲気下でそれぞれ熱処理し、 ついで熱処理後の基板の表面 に G a N単結晶のェピタキシャル成長を行う。
1 0 . クレーム 7の窒化物系 I I I一 V族化合物半導体装置の製造方法におい て、
前記窒化物系 111一 V族化合物半導体は G a N系化合物半導体である。
1 1 . 下記から成る窒化物系 III一 V族化合物半導体装置の製造方法： 表面に自然酸化膜が形成されている S i単結晶基板の前記自然酸化膜を部分 窒化して S i O N膜にする；ついで、
前記 S i O N膜の上に in— V族窒化物系化合物半導体をェピタキシャル成 長させて、 少なくとも 1層の窒化物系 ill一 V族化合物半導体層を成膜する。
1 2 . クレーム 1 1の窒化物系 ill一 V族化合物半導体装置の製造方法にお いて、
前記 S i O N膜の上に G a N単結晶をェピタキシャル成長させたのち、 窒化 物系 III— V族化合物半導体のェピタキシャル成長を行う。
1 3 . クレーム 1 2または 1 3の窒化物系 ill— V族化合物半導体装置の製 造方法において、
前記窒化物系 III— V族化合物半導体は G a Nである。
PCT/JP1997/004338 1996-11-27 1997-11-27 Iii-v nitride semiconductor devices and process for the production thereof WO1998024129A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/101,662 US6255004B1 (en) 1996-11-27 1997-11-27 III-V nitride semiconductor devices and process for the production thereof
DE19781541T DE19781541B4 (de) 1996-11-27 1997-11-27 Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31651896A JP3895410B2 (ja) 1996-11-27 1996-11-27 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP8/316518 1996-11-27
JP4371797A JPH10242053A (ja) 1997-02-27 1997-02-27 ＧａＮ系半導体装置および、ＧａＮ系半導体装置の製造方法
JP9/43717 1997-02-27

Publications (1)

Publication Number Publication Date
WO1998024129A1 true WO1998024129A1 (en) 1998-06-04

Family

ID=26383529

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/004338 WO1998024129A1 (en) 1996-11-27 1997-11-27 Iii-v nitride semiconductor devices and process for the production thereof

Country Status (3)

Country Link
US (1) US6255004B1 (ja)
DE (1) DE19781541B4 (ja)
WO (1) WO1998024129A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384479B2 (en) 1998-04-13 2008-06-10 Ricoh Company, Ltd. Laser diode having an active layer containing N and operable in a 0.6 μm wavelength
US6563851B1 (en) * 1998-04-13 2003-05-13 Ricoh Company, Ltd. Laser diode having an active layer containing N and operable in a 0.6 μm wavelength band
WO2000041221A2 (de) * 1999-01-04 2000-07-13 Infineon Technologies Ag Verfahren und vorrichtung zur formgebung von halbleiteroberflächen
CA2313155C (en) * 1999-06-30 2003-09-30 Sumitomo Electric Industries, Ltd. Group iii-v nitride semiconductor growth method and vapor phase growth apparatus
JP4178741B2 (ja) * 2000-11-02 2008-11-12 株式会社日立製作所 荷電粒子線装置および試料作製装置
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
TW503590B (en) * 2001-04-27 2002-09-21 Highlink Technology Corp Manufacturing method for buffer layer of light emitting semiconductor devices
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
CN102484049B (zh) 2009-08-07 2015-05-20 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
WO2011055774A1 (ja) 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
WO2011102045A1 (ja) 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5554826B2 (ja) 2010-02-16 2014-07-23 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
CN102859695A (zh) 2010-04-28 2013-01-02 日本碍子株式会社 外延基板以及外延基板的制造方法
EP2565907A4 (en) 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITAXIAL SUBSTRATE AND METHOD FOR PRODUCING EPITAXIAL SUBSTRATE
JP5616443B2 (ja) 2010-06-08 2014-10-29 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2012032915A1 (ja) 2010-09-10 2012-03-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139929A (ja) * 1988-11-21 1990-05-29 Matsushita Electric Ind Co Ltd 絶縁薄膜の製造方法
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH05110138A (ja) * 1991-10-12 1993-04-30 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法およびその素子。
JPH06140392A (ja) * 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
JPH06216409A (ja) * 1993-01-14 1994-08-05 Nichia Chem Ind Ltd 窒化物半導体単結晶層の成長方法
JPH07142404A (ja) * 1993-11-19 1995-06-02 Hikari Gijutsu Kenkyu Kaihatsu Kk 選択成長用マスクの形成方法及びその除去方法
JPH07312350A (ja) * 1995-05-25 1995-11-28 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH0845837A (ja) * 1994-08-02 1996-02-16 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671928A (en) * 1984-04-26 1987-06-09 International Business Machines Corporation Method of controlling the sintering of metal particles

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139929A (ja) * 1988-11-21 1990-05-29 Matsushita Electric Ind Co Ltd 絶縁薄膜の製造方法
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH05110138A (ja) * 1991-10-12 1993-04-30 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法およびその素子。
JPH06140392A (ja) * 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
JPH06216409A (ja) * 1993-01-14 1994-08-05 Nichia Chem Ind Ltd 窒化物半導体単結晶層の成長方法
JPH07142404A (ja) * 1993-11-19 1995-06-02 Hikari Gijutsu Kenkyu Kaihatsu Kk 選択成長用マスクの形成方法及びその除去方法
JPH0845837A (ja) * 1994-08-02 1996-02-16 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法
JPH07312350A (ja) * 1995-05-25 1995-11-28 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法

Also Published As

Publication number Publication date
DE19781541B4 (de) 2006-10-05
DE19781541T1 (de) 1999-01-28
US6255004B1 (en) 2001-07-03

Similar Documents

Publication Publication Date Title
US7319064B2 (en) Nitride based semiconductor device and process for preparing the same
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
EP1595280B8 (en) Buffer structure for heteroepitaxy on a silicon substrate
EP2019437B1 (en) Iii nitride compound semiconductor laminated structure
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
CN108155279B (zh) 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
EP0865088B1 (en) Method of preparing an epitaxial wafer having a GaN epitaxial layer deposited on a GaAs substrate
WO1998024129A1 (en) Iii-v nitride semiconductor devices and process for the production thereof
EP1298709B1 (en) Method for producing a iii nitride element comprising a iii nitride epitaxial substrate
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP3895410B2 (ja) Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
JP2927768B1 (ja) 半導体装置およびその製造方法
KR100243623B1 (ko) 에피택셜 웨이퍼 및 이의 제조방법
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP3779831B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造
JP2005001928A (ja) 自立基板およびその製造方法
US8853064B2 (en) Method of manufacturing substrate
KR100226829B1 (ko) 질화갈륨 반도체 단결정 기판의 제조방법
JP2004006568A (ja) ３−５族化合物半導体の製造方法
JP3962101B2 (ja) 窒化物半導体のヘテロエピタキシャル成長方法
JPH10242053A (ja) ＧａＮ系半導体装置および、ＧａＮ系半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE US

WWE Wipo information: entry into national phase

Ref document number: 09101662

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 19781541

Country of ref document: DE

Date of ref document: 19990128

WWE Wipo information: entry into national phase

Ref document number: 19781541

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607