WO1996021948A1

WO1996021948A1 - Dispositif semi-conducteur, support de bande et panneau d'affichage

Info

Publication number: WO1996021948A1
Application number: PCT/JP1996/000040
Authority: WO
Inventors: Tsuyoshi Tamura
Original assignee: Seiko Epson Corporation
Priority date: 1995-01-13
Filing date: 1996-01-12
Publication date: 1996-07-18
Also published as: US6037654A; TW309650B; KR100209863B1; KR970701924A

Description

明糸田半導体装置、テープキャリアパッケージ、及び表示パネルモジュール技術分野

本発明は、外部回路と接続される半導体装置の電極の配置（レイァゥ卜）に関し、特に T A B ( Tape Automated Bond ing ) 技術を用いて半導体チップをテープキヤリァに搭載したテープキヤリァパッケージ ( T C P ) に関する。更に本発明は、液晶ディスプレイ、プラズマディスプレィ等のフラッ卜型表示パネルにその駆動用半導体チップを搭載した表示パネルモジユールに関する。背景技術

半導体装置の実装技術において、半導体チップの高機能化及び高集積度化による電極数の増加、電極ピッチのファイン化やチップサイズの大型化に対応するべく、リードの多ピン化、ファインピッチ化を図ることができる T A B方式のテープキャリアパッケージ（以下、 T C Pという）が広く使用されている。従来の T C Pは、例えば特開平 4 一 2 2 1 4 6 号、特開平 5 - 3 2 6 6 2 2号公報に記載されるように、電極が半導体チップの 4辺又は 2辺に沿って配置されている。また、特開昭 6 3 — 8 4 0 3 9号公報に開示される T C Pの実装構造は、半導体素子表面の中央部付近にバンプを形成することによって、これに接続されるテープキャリアのリード外端部を半導体素子の内側に引き込み、実装面積を小さくして実装密度を高めている。また、本願出願人による国際公開番号 W 0 9 1 / 1 6 6 5 6には、長方形をなす半導体チップの長手方向の中心線に沿って出力電極を配置した構造が開示されている。また、多くの液晶表示装置は、バックライ卜の取付が容易で接続工程の自動化に適していることから、液晶を駆動するドライバ用半導体チップを実装するために T C Pを使用している。この場合、特開平 5 — 3 2 6 6 2 2号公報に記載されるように半導体チップを細長い長方形に形成し、かつ入力側及び出力側電極を対向する長辺に沿ってそれぞれ配置すると、 T C Pの幅を小さくすることができ、液晶パネルの所謂額縁部分が小さくなるので有利である。

上述した細長い長方形の半導体チップを搭載した T C Pは、その長手方向の寸法即ち長さ力、'、溉して半導体チップの電極数と電極ピツチとによって決定されるのに対し、横断方向の寸法即ち幅が、主として 1 ) 入力側及び出力側のァウタリードの長さ、 2 ) 入力側及び出力側のインナリードの長さ、 3 ) インナリードとァウタリードとを接続する引回し配線、及び 4 ) 半導体チップの短辺長によって決定される。図 1 0及び図 1 1 に、このような従来の T C Pの典型例が示されている。 T C P 1 は、液晶駆動用ドライバである半導体チップ 2力、、テープキャリア 3の略中央に開設されたデバイスホール 4の中に配置されている。半導体チップ 2の上面には、多数の出力側電極 5 と人力側電極 6 とがそれぞれ対向する長辺に沿って各 1列に配置され、かつデバィスホール 4内に突出するインナリード 7、 8 とそれぞれ接続されている。前記インナリードは、テープキャリア 3表面に形成された引回し配線 9、 1 0によりそれぞれ対応するァウタリード 1 1、 1 2に接続している。

この従来例において、ァウタリード 1 1、 1 2の長さは、前記 T C P を実装する液晶パネルや入力側の外部回路との接続条件によって、ィンナリード 7、 8の長さは、半導体チップ 2の前記電極の大きさ · ピッチ等によって或る程度決定される。半導体チップ 2の短辺長は、一般にチップの集積度を向上させて小型化することにより短くできるが、当然ながら物理的に限界がある。しかも、チップの集積度を高くするためには高価な製造装置が必要であり、かつ製造プロセスのコストも増大するので、チップの価格が高くなるという問題がある。従って、 T C Pの寸法を縮小するためには、特に電極数の多い出力側の引回し配線 1 0の面積を縮小して半導体チップ 2の実装面積を小さくすることが有効である。しかしながら、ァウタリードのファインピッチ化を進めるには技術的に限界がある。また、外部との接続条件によりァウタリード 1 2のピッチを大きくしたい場合もある。このような場合、配線 1 0はフィルムキヤリア 3上で曲げて引き回すことになるので長くなり、 T C P 1 の幅が大きくなる。

これに対し、上述した特開平 5— 3 2 6 6 2 2号公報に; E載される手法では、半導体チップの電極ピッチとァウタリードのピッチとを等しくして、出力側リードを直線状に形成することにより、従来の曲げ配線を排除し、丁 C Pの寸法の縮小を図っている。ところが、半導体チップの寸法を決定する電極ピッチがァゥタリードのピッチによつて決定されるので、チップの小型化が困難でチップの製造コストが高くなり、半導体チップの電極数 · 電極ピッチによって T C Pの設計自由度が制限されるという問題がある。

そこで、本発明の半導体装置は、上述した従来の問題点に鑑みてなされたものであり、その目的とするところは、液晶ディスプレイ等のフラッ卜型表示パネルを駆動するドライバのように多数の電極を有する半導体チップにおいて、その集積度及びチップサイズをその製造コストと最適にバランスさせながら、その実装面積を縮小することができる半導体装置を提供することにある。

また、本発明の別の目的は、上述したような多数の電極を有する半導体チップを搭載したテープキヤリアパッケージにおいて、半導体チップの製造コス卜を抑制しつつ、その寸法を縮小しかつコストを低減化させることにある。

更に本発明の別の目的は、駆動用半導体チップを実装するための額縁部分を縮小することにより、装置全体の寸法を小さくしかつ表示頟域を実質的に拡大し得るフラッ卜型表示パネルモジュールを提供することにある。発明の開示

本発明の半導体装置は、上述した目的を達成するためのものであり、矩形をなす半導体チップの一方の長辺に沿って、外部と電気的に接続するための電極を形成し、かつ前記電極より内側に回路セルを設けたことを特徴とする。この半導体装置を例えば基板やテープキヤリア等の外部の回路に実装する際に、該外部回路の電極ゃィンナリードから引き出す配線を前記半導体装置の電極より内側に反対側の長辺の方向に引き回すことによって、引回し配線の領域が半導体装置の平面と重なるので、基板等の実装面積を大幅に縮小することができる。従って、半導体チップのコス卜をその集積度 · 寸法との関係で最適な価格に抑制しつつ、実装面積を大幅に縮小して実装密度を高くすることができ、電子機器の小型化、高密度実装化を図ることができる。

前記半導体装置の電極が入力端子、出力端子及び電源端子からなる場合に、入力端子及び電源端子を出力端子より外側に配置すると好都合である。特に出力端子の数が入力端子及び電源端子の数より多いと、入力側よりも出力側の方が引回し配線の面積が大きいので、より効果的に実装面積を縮小することができる。更に、出力端子を複数のブロックに分割し、かつプロック同士を互いに前記各プロックにおける出力端子のピツチより大きく離隔することができる。これにより、出力側の引回し配線をより自由に設計することができるから、半導体チップの設計自由度を高めることができる。また、このような半導体装置をテープキャリアに実装した場合には、出力端子列の各プロック間に隙間が形成されるので、この隙間を介してモールド樹脂を半導体チップとテープキャリアとの間に、出力端子列より内側の広い領域に均等に注入することができる ₍ 別の実施例では、半導体装置の入力端子、出力端子及び電源端子からなる全部の電極を 1列に配置すると、実装面積を縮小できると同時に、半導体装置の幅即ち縦の寸法を短縮できるので好都合である。この場合、出力端子を複数のプロックに分割し、かつ各プロック間に入力端子を配置し、電源端子を端子列の両端に配置すると、同様に出力側の引回し配線の設計自由度を高めることができ、かつそれと同時に、テープキヤリァに実装した場合には、出力端子列の間に形成される隙間からモールド樹脂を均等に注入することができる。

また、入力端子の入力保護抵抗及び静電気保護用ダイオードは、出力端子より外側に配置されていると、少なくとも出力端子の幅だけ半導体チップの出力系から離隔され、入力側からのサージが出力系に与える影響を排除することができるので、好都合である。

本発明の半導体装置は、半導体チップが、フラッ卜型表示パネルを駆動するためのドライバであり、出力端子が該表示パネルに駆動信号を出力するための端子からなり、かつ入力端子がシリアルデータを入力するための端子及び該シリアルデータを並列信号に変換するクロック信号を入力するための端子からなるような多数の電極を有する場合に、特に引回し配線の面積が大きいことから、実装面積をより効果的に小さくすることができる。

また、本発明によれば、テープキャリアと、該テープキャリアのインナリードに接続された電極を有する半導体チップとからなり、前記電極、矩形をなす前記半導体チップの一方の長辺に沿って配列され、かつ前記電極より内側に回路セルが設けられていることを特徴とするテープキャリアパッケージが提供される。これにより、テープキャリア上においてインナリードから引き出される配線を前記半導体チップの電極より内側に反対側の長辺の方向に引き回すことができ、それによつて引回し配線の領域が半導体チップの平面と重なるので、テープキヤリア即ち T C Pの縦の寸法を小さくし、かつ製造コストを低減させることができる c また、 T C Pの引回し配線及びァウタリードの設計自由度を高めることができるので、半導体チップのコストを低く抑制しつつ、 T C Pの寸法を縮小できる。

本発明の T C Pは、特に半導体チップの電極が入力端子、出力端子及び電源端子から構成される場合に、出力端子に接続されたインナリードが半導体チップの内側に反対側の長辺の方向に引き出されると、出力側の引回し配線の面積は入力側より大きいから、テープキャリアの縦の寸法をより効果的に小さくすることができ、好都合である。また、半導体チップがフラット型表示パネルを駆動するためのドライバであり、出力端子が該表示パネルに駆動信号を出力するための端子からなり、かつ入力端子がシリアルデータを入力するための端子及び該シリアルデータを並列信号に変換するクロック信号を入力するための端子からなるような多数の電極を有する場合には、それだけ引回し配線の面積が大きくなるので、 T C Pの縦の寸法を小さくする効果をより一層高めることができる。

また、本発明によれば、フラット型表示パネルと、その周辺に沿って接続されかつ該表示パネルを駆動するための半導体チップを搭載した複数のテープキャリアパッケージとからなり、該テープキャリアパッケ一ジのィンナリ一ドに接続された前記半導体チップの電極が、矩形をなす該半導体チップの一方の長辺に沿って配列され、かつ前記電極より内側に回路セルが設けられていることを特徴とする表示パネルモジユールが提供される。このように構成することによって、上述したように T C P の縦の寸法を小さくできるので、駆動用半導体チップを実装するために必要な表示パネルモジュールの所謂額縁部分を小さくすることができる従って、モジュール全体の寸法を小さくしかつ実質的に表示部分を拡大して、より見易い表示装置を提供することができる。図面の簡単な説明

図 1 は、本発明による半導体装置の第 1突施例を示す平面図である。図 2は、図 1 の半導体装置を搭載した T C Pを示す平面図である。図 3は、図 2の I I I— I I I線における拡大断面図である。

図 4は、本発明による半導体装置の第 2実施例を示す平面図である。図 5は、図 4の半導体装置を搭載した丁 C Pを示す平面図である。図 6は、図 5の VI— V I線における拡大断面図である。

図 7は、本発明による半導体装置の変形例を示す平面図である。

図 8は、本発明による液晶モジュールを示す平面図である。

図 9は、図 8の I X— I X線における拡大断面図である。

図 1 0は、従来の T C Pを示す平面図である。

図 1 1 は、図 1 0の X I— XI線における拡大断面図である。発明を実施するための最良の形態

以下に、添付図面を参照しつつ好適実施例を用いて本発明を詳細に説明する。

図 1 は、本発明による半導体装置の第 1実施例を示している。半導体チップ 2 0は左右に細長い長方形をなす液晶駆動用のドライバであり、その表面には、一方の長辺、添付図面における上辺に沿って多数の電極が 2列に形成されている。前記電極は、約 6 0 mの略一定ピッチで 1 列に配置された 2 4 0個の出力端子 2 1 と、前記出力端子の外側に 1列に配置された 1 3個の入力端子 2 2及び 1 4個の電源端子 2 3 とからなる。前記電極と反対側の長辺との間の領域には、それぞれ回路セルからなる 7つのブロックが設けられている。データの制御及びクロックバッファ等を備える口ジック領域 2 4が中央に配置され、かつその左右両側に分けて、前記ドライバの数と同じ数のドライバ出力部 2 5、ドライバ制御部 2 6、及びシリアルデータを保持するラツチ部 2 7が配置されている。前記ドライバ出力部、ドライバ制御部及びラッチ部は、半導体チップ 2 0をより細長くするようにそれぞれ約 5 0 mの幅で長手方向に沿って並設されている。

本実施例では、出力端子列と入力端子及び電源端子の端子列とが、後述するように半導体チップ 2 0をテープキヤリァに実装する際にそのィンナリ一ドが短絡しない程度に、約 1 5 0 mの間隔をもつて離隔されている。半導体チップ 2 0をテープキヤリアではなく基板の表面に直接実装する場合には、前記両端子列の間隔を 2 0 m程度まで小さくすることができる。

出力端子 2 1 は、その端子列の中央に設けた前記ピッチより広い約 5 0 0 ^ mの隙間によつて左右 2組に分割され、前記各組の出力端子がそれぞれ対応する左右のドライバ出力部 2 5に接続されている。入力端子 2 2は、 8個のシリアルデータ入力端子と、データをラッチするための 1個のクロック端子と、全データを一時保持するための 1個のラッチ端子と、シリアルデータに対応する駆動出力を左右いずれのドライバ出力部から出力するかを制御する 1個の端子と、液晶を交流化駆動するための 1個の信号端子と、データ及び交流化信号に関係無く駆動出力を強制的に低レベルに固定する 1個の信号端子とから構成される。電源端子 2 3は、 2個のロジック用電源端子と、 2組 1 2本のドライバ系電源端子とから構成される。前記各組のドライバ系電源端子は、入力側端子列の左右両端にそれぞれ配置され、かつ対応するドライバ出力部 2 5及びドライバ制御部 2 6の各端部に接続されている。入力端子 2 2は、左右の電源端子 2 3の間に略一定の間隔で配置され、かつそれから引き出された配線は、前記出力端子列の中央の隙間を通過してロジック領域 2 4に接続されている。このように構成することによって、ロジック領域 2 4 を半導体チップ 2 0の左端又は右端に配置したときに比して、人力端子から配線を引き出すための領域を半分にすることができる。

また、本実施例では、入力端子 2 2に接続している静電気保護抵抗及びダイォ一ド 2 8カ^ 入力端子 2 2 と出力端子 2 1 の間に配列されている。従来構造の半導体装置では、入力側の静電気保護抵抗及びダイォードが、ドライバ出力から相当離して配置されるので、入力側からのサージがドライバ系に影響してラッチアップを引き起こす等の障害を考慮する必要は無い。しかしながら、本発明では、ドライバからの出力端子と入力端子とが接近するので、入力側の静電気保護抵抗及びダイォード 2 8を上述したように配置することによって、出力端子 2 1 に接続されている静電気保護抵抗及びダイォード等を含むドライバ系から、少なくとも前記出力端子の寸法以上に離隔させることができる。従って、入力側からのサージがドライバ系に与える影響を有効に防止することができる。尚、出力側の前記静電気保護抵抗及びダイォード等から入力するサージに対しては、ラッチアップ対策が予めドライバ系に施されている。また、入力側の静電気保護抵抗及びダイォード 2 8は、出力端子 2 1 より外側に配置されれば良く、入力側端子列 2 2、 2 3の間に、又はそれより外側に配置することができる。図 2には、通常の材料で形成された厚さ約 2 5 mの絶縁フィルムからなるテープキヤリア 2 9に図 1 の半導体チップ 2 0を搭載した T C P 3 0が示されている。テープキャリア 2 9には、その表面に接着した厚さ約 2 0 mの銅箔をェッチングしてパ夕一ニングすることにより、マウタリード 3 1、 3 2、インナリード 3 3、 3 4、及びそれらを接続する引回し配線 3 5、 3 6が形成されている。出力側のァウタリード 3 1 は、長方形をなす前記テープキヤリアの一方の長辺に沿って 7 0 mの一定ピッチで配設されている。入力側のァゥ夕リード 3 2は、反対側の長辺に沿って配設され、テープキャリア 2 9に穿設したスリッ卜 3 7によつてその裏面に露出している。

デバイスホール 3 8力、テープキヤリア 2 9の中央よりも入力側ァゥタリ一ド 3 2寄りの位置に開設され、その開口内に両側縁から出力側及び入力側のインナリード 3 3、 3 4が互いに対向する向きに突出している。半導体チップ 2 0の全部の電極が前記一方の長辺に沿って配置されていることから、デバイスホール 3 8の寸法は、半導体チップ 2 0の外形より小さく、かつその開口内に前記' ϋ極か十分に収まる程度に形成すればよい。従って、デバイスホールの寸法か半導体チップの外形より大きい従来の T C Ρの場合に比して、デバイスホール 3 8開口内に突出するインナリード 3 3、 3 4の長さを短くすることができる。

図 3に併せて良く示されるように、前記半導体装置の各電極は、その上に例えば金めつきによるバンプ 3 9、 4 0が形成され、通常のインナリ一ドボンディング技術によりボンディングツールを用いて加熱 · 加圧することによって、各インナリード 3 3、 3 4 と接続されている。尚、前記各ィンナリードの表面には、金バンプ 3 9、 4 0 との接合性を良くするために、予め錫めつきが施されている。前記インナリードとバンプとの接合部、及びテープキャリア 2 9 と半導体チップ 2 0 との隙間は、モールド樹脂 4 1 を注入することによつて封止されている。モールド樹脂は、毛細管現象によって狭い隙間にも拡がるが、図 1 に関連して上述したように出力端子列 2 1 の中央を広げたことによって、前記出力端子列より内側の広い領域にも流れ易くなつている。このとき、半導体チップ 2 0の前記電極を形成した表面の出力端子 2 1 より内側にダミーバンプ 4 2を設けると、スぺーサとして前記テープキヤリァと半導体チップ表面との間に十分な隙間を確保でき、又はモールド樹脂の流れ止めにすることができる。またダミーバンプ 4 2は、図 2に示される位置以外の適当な位置に、例えば前記電極と反対側の長辺に沿って配設することができる。

別の実施例では、出力端子列 2 1 を更に中央以外の位置で所定ピッチより広い 5 0 0 m程度の隙間を設けて分割することによって、モールド樹脂の流れをより良くし、かつ出力側の引回し配線 3 5の設計自由度を高めることができる。また、入力側の端子列 2 2 、 2 3にダミーバンプ（図示せず）を設け、または更にダミ一のィンナリード（図示せず）をテープキャリア 2 9に形成して前記ダミ一バンプに接続することにより、モールド樹脂が前記テープキヤリァと半導体チップとの隙間の入力側に流れ過ぎないように調節すると同時に、入力側のィンナリード 3 4 と半導体チップ 2 0 との機械的な接合強度を強化することができる。本実施例では、図 2に示すように、出力側ァウタリード 3 1の長さ L ol = l . 9 瞓、モールド樹脂 4 1 の長さ L r = 2 . 1 國、入力側ァウタリード 3 2の長さ L o2 = 0 . 9 誦、入力側リ一ド補強用テープ部分の長さ L t = 0 . 5 讕に設定したので、 T C P 3 0の縦の長さ力、 L ol十 L r + L o2 + L t = 5 . 4 鼸となる。ここで、出力側ァウタリード長 L ol は、 T C P 3 0を外部に実装する際に、例えば後述するように液晶パネルの電極に接続する際に使用するツールの寸法によって決定され、入力側ァウタリ一ド長 L o2は、外部の入力 · 電源回路とはんだ付けする際に使用するツールの寸法によって決定される。

本発明によれば、図 2及び図 3から良く分かるように、出力側の引回し配線 3 5の領域が、半導体チップ 2 0の平面と概ね重なり合うので、 T C P 3 0の縦の長さを必要最小限に短くすることができる。また、出力端子 2 1 のピッチが大きくなればそれだけ引回し配線 3 5の領域も拡犬するが、本発明の場合には、比較的余裕を持って配線を設計することができる。また、出力端子ピッチが数 m程度大きくなつても、 T C P の寸法を変えることなく対応することができる。このように T C Pの引回し配線及びァウタリードの設計自由度が高くなることによって、半導体チップ 2 0 のコストをその集積度 · サイズとの関係で最適に抑制しつつ、 T C Pの寸法を小さくしかつ製造コストを低減させることができる < これに対して、図 1 0に示す従来の T C P 1では、本発明の半導体チップ 2 0 と同一寸法の半導体チップを用いた場合でも、半導体チップ 2 より外側に出力側の引回し配線 1 0を形成するために 1 . 3 讓、導体チップ 2 とデバイスホール 4 との隙間に 0 . 1 5 x 2 = 0 . 3 mmの距離が余分に必要になる。このため、 T C P 1 の縦の長さは 7 . 0画が限界であり、それ以下に短くすることは実際上不可能であった。また、ァゥタリード 1 2のピッチが大きくなれば、それだけ引回し配線 1 0の面積が大きくなつて T C P 1の寸法も大きくなる。

図 4には、本発明の第 2実施例による半導体装置が示されている。本実施例の半導体チップ 2 0は、その一方の長辺に沿って出力端子 2 1 と入力端子 2 2及び電源端子 2 3からなる全部の電極が 1列に配置されている点で、第 1実施例の半導体装置と異なる。従って、半導体チップ 2 0の長さは第 1実施例の場合より長くなるが、その幅即ち縦の寸法を第 1実施例の場合よりも小さくすることができる。半導体チップ 2 0の前記電極と反対側の長辺との間の領域には、第 1実施例と同様に、中央のロジック領域 2 4、その左右両側にそれぞれドライバ出力部 2 5、ドラィバ制御部 2 6、及びシリアルデータを保持するラツチ部 2 7が設けられている。

出力端子 2 1 は、概ね約 6 0 mの一定ピッチで配置され、その端子列の中央に設けた広い隙間によつて左右 2組に分割されると共に、前記各組の出力端子が対応する左右のドライバ出力部 2 5に接続されている _c 前記各組の出力端子は、約 1 0 0 mの間隔をもつて更に 3つのプロックに分割され、かつそのブロックの間に入力端子 2 2が略均等に分散させて配置されている。入力端子 2 2は、前記端子列中央の隙間を通過してロジック領域 2 4に接続されている。 2個のロジック用電源端子 2 3 は、前記端子列中央の隙間に配置され、ロジック領域 2 4に接続されている。ドライバ系電源端子 2 3は、前記端子列の左右両端に 2組に分けて配置され、それぞれ対応する前記ドライバ出力部及びドライバ制御部の端部に接続されている。

本実施例では、前記入力端子及び電源端子の寸法が 8 0 X 6 0 mであるのに対し、前記出力端子の寸法は 8 0 X 4 0 mと幅が小さい。これは、後述するようにテープキャリアに実装する際に、対向する向きに接続される入力側のインナリードと出力側のインナリードが互いに接触して短絡することを防止し、かつ入力端子 2 2により分割された前記出力端子のプロック間に前記出力端子ピッチより大きな隙間を設けるためである。

入力端子 2 2に接続している静電気保護抵抗及びダイォード 2 8は、前記出力端子等からなる端子列より外側に配置されている。これにより、第 1実施例の半導体装置の場合と同様に、入力側の静電気保護抵抗及びダイォ一ド 2 8をドライバ系から少なくとも前記出力端子の寸法以上に離隔させることができるので、入力側からのサージがドライバ系に与える影響を有効に防止できる。

図 5は、図 2の実施例と同様に、図 4の半導体チップ 2 0を厚さ約 2 δ mのポリイミドフィルムからなるテープキヤリア 4 3 に搭載した T C P 4 4を示している。テープキャリア 4 3には、厚さ約 2 0 〃 mの銅箔をエッチングすることによって、ァゥ夕 'リード 4 5、 4 6、インナリード 4 7、 4 8、及びそれらを接続する引回し配線 4 9、 5 0が形成されている。出力側のァウタリード 4 5は、前記テープキャリアの一方の長辺に沿って 7 0 mの一定ピッチで配設され、人力側のァゥ夕リード 4 6は反対側の長辺に沿って配設され、かつテープキヤリア 4 3に穿設したスリッ卜 5 1 によって裏面に露出している。

デバイスホール 5 2力、'、テープキャリア 4 3の中央よりも入力側ァゥ夕リード 4 6寄りの位置に開設されている。本実施例では、半導体チップ 2 0の全部の電極を一方の長辺に沿って一列に配置したので、デバイスホール 5 2を図 2の第 1実施例の場合より史に小さく形成することができる。従って、 T C P 4 4の幅即ち縱の寸法を図 2の第 1実施例の場合より更に小さくすることができる。出力側及び入力側のインナリ一ド 4 7、 4 8は、デバイスホール 5 2の開口内に両側縁から互いに対向する向きにかつ前記端子列上で水平方向に重なるように突出しており、その長さは、従来の半導体チップの外形より大きいデバイスホールを有する T C Pよりも短くすることができる。

T C P 4 4は、図 6に併せて示されるように、半導体チップ 2 0の電極の上に形成された金めつきによるバンプ 5 3、 5 4に、通常のボンディングツールを用いた加熱 · 加圧工程によつて各ィンナリード 4 7、 4 8が接続されている。前記インナリードとバンプとの接合部、及びテープキャリア 4 3 と半導体チップ 2 0 との隙間は、モールド樹脂 5 5により封止されている。上述したように、出力端子列 2 1の中央に設けた前記隙間、及び前記各組を更に分割する前記各プロック間の隙間によってデバイスホール 5 2の開口から注人されたモールド樹脂 5 5が、半導体チップの前記電極より内側に均等に流れ易くなつている。

本実施例では、半導体チップ 2 0の出力端子 2 1 が入力端子 2 2によつて 6つのブロックに分割されているが、別の実施例では、前記入力端子の配置を変えて更に多数のブロックに分割することもできる。前記出力端子をブロックに分割することによって、テープキャリア 4 3上に形成される特に出力側の引回し配線 4 9の設計自由度を高める効果が更に得られる。また、半導体チップ 2 0の電極形成面には、前記テープキヤリアとの間のスぺ一ザとして、又はモールド樹脂の流れ止めとして前記端子列より内側にダミーバンプ 4 2を設けることができる。また、本実施例の T C P 4 4の場合にも、半導体チップ 2 0の端子列上にダミーバンプを設け、かつテープキヤリア 4 3にダミ一のィンナリードを付加して互いに接続することによって、両者の機械的な接合強度を向上させることができる。

図 5に示すように、本実施例の T C Pは、第 1実施例の T C P と同様に、出力側ァゥ夕リード 4 5の長さ L o l = 1 . 9 讓、モールド樹脂 5 5 の長さ L r = 2 . 1 國、入力側ァウタリード 4 6の長さ L o2 = 0 . 9 卿、入力側リ一ド補強用テープ部分の長さ L t = 0 . 5 画に設定した場合、 T C P 4 4の縦の長さ力、'、 L ol + L r + L o2 + L t = 5 . 4 讓となる。ここで、出力側ァウタリード長 L o l及び入力側ァウタリード長は、それぞれ T C P 4 4を外部回路に接铳する際に使用するツールの寸法によつて決定される。図 5及び図 6から良く分かるように、出力側の引回し配線 4 9の領域が、半導体チップ 2 0の平面と概ね重なり合うので、図 1 0に例示する従来の T C Pに比して、丁 C P 4 4の縦の長さを大幅に短くすることができる。従って、半導体チップ 2 0のコストを低く抑制しつつ、 T C Pの寸法を小さくしかつ製造コストを低減させることができる。また、本実施例の場合には、前記電極を一列に配置したことによつて、半導体チップ 2 0の幅を幾分小さくできるので、それだけ第 1実施例の場合よりも余裕をもって引回し配線及びァウタリードを設計することができる。

図 7は、第 1実施例による半導体装置の変形例を示している。本実施例では、半導体チップ 2 0の多数の電極か、細長い長方形の一方の長辺に沿って 2列に形成されている。第 1実施例の場合と同様に、入力端子及び電源端子 5 6からなる端子列が外側に配置され、かつ出力端子 5 7 からなる端子列が内側に配置されている。半導体チップ 2 0の前記端子列と反対側の長辺との間の領域には、それぞれ回路セルを構成する複数のブロック 5 8力長手方向に沿って間隔を置いて配設されている。出力端子 5 7 は、対応する前記回路セルの各プロック 5 8毎に分割されかっ該ブロックに接続されている。前記入力端子及び電源端子は、前記各プロック間の領域を通過して所定のプロック 5 8に接続されている。本実施例の半導体装置においても、第 1及び第 2実施例と同様に、出力端子 5 7の引回し配線を半導体装置の平面と重なる領域に設けることができるので、その実装面積を小さくすることができる。

図 8及び図 9には、本発明を適用した液晶表示モジユールの実施例が示されている。液晶表示モジュール 5 9は、画素数 1 9 2 0 x 4 8 0のカラー V G A対応型であって、 X Yマトリクス構造の電極を有する液晶パネル 6 0からなり、液晶駆動用半導体チップを搭載した図 2の T C P 3 0力、前記液晶パネルの一方のガラス基板 6 1 の上辺及び下辺に沿つて各 8個、及び他方のガラス基板 6 2の左辺に沿って 2個接続されている。前記上辺及び下辺の T C P 3 0の入力端子には、 X方向の帯状の回路基板 6 3、 6 4がそれぞれ接続され、かつ前記左辺の T C P 3 0には. Y方向の帯状の回路基板 6 5が接続されている。

図 9に良く示されるように、各 T C P 3 0の出力端子 3 1 は、それぞれ公知の異方性導電膜 6 6を用いてガラス基板 6 1表面の I T 0電極 6 7に電気的かつ機械的に接続されている。ガラス基板 6 2の I 丁〇電極に対しても、同様に異方性導電膜を用いて T C P 3 0が接続されている c 前記出力端子と I T O電極とは、異方性導電膜でなく接着剤を用いて直接接続することもできる。各 T C P 3 0の入力端子 3 2は、それぞれはんだ付けにより回路基板 6 3の出力端子 6 8に接続されている。また、 ' T C P 3 0の各端子と前記各ガラス基板及び各回路基板との接続部分を保護するために樹脂モールド 6 9が施されている。

上述したように T C P 3 0は、その縦の長さが従来の T C Pより短いので、液晶表示モジュール 5 9の額縁部分を従来より小さくすることができる。これにより、液晶表示モジュール 5 9全体の寸法を小さくし、かつ逆に装置全体の大きさに対して表示画面を実質的に拡大し、より見易い液晶表示装置を提供することができる。当然ながら、本発明の液晶表示モジュール 5 9には、図 5に示す第 2実施例の T C Pを用いることができる。また別の実施例では、ガラス基板 6 2の左辺に、本発明の T C P 3 0に代えて従来構造の T C Pを用いることができる。この場合、液晶表示モジュール 5 9の横方向の長さは短縮できないが、一般に液晶表示装置の寸法は横方向に余裕のある場合が多いからである。

また、本発明は、液晶ディスプレイだけでなく、周辺部に駆動用半導体チップを搭載するプラズマディスプレイのような他のフラッ卜パネル型表示モジュールについても同様に適用することができる。

以上本発明の好適な実施例について詳細に説明したが、当業者に明らかなように、本発明は、その技術的範囲内において、上記実施例に様々な変形 · 変更を加えて実施することができる。例えば、図 1 · 図 4の半導体装置では、各端子列が一直線に形成されているが、交互にジクザクする千鳥上に配列したり、適当な位置で部分的にジクザクに配置したりすることができる。また、半導体チップに形成される回路セルのレイァゥトは、その目的 ' 仕様に応じて様々に変更することができる。電源 ' 入力端子の配置も同様に上記実施例に限定されるものでなく、回路セルのレイァゥ卜、実装される外部回路の構成等に対応して自由に設計することができる。

Claims

言青求の範囲

1 . 矩形をなす半導体チップの一方の長辺に沿って、外部と電気的に接続するための電極を形成し、かつ前記電極より内側に回路セルを設けたことを特徴とする半導体装置。

2 . 前記電極が入力端子、出力端子及び電源端子からなり、前記入力端子及び電源端子が前記出力端子より外側に配置されていることを特徴とする請求項 1記載の半導体装置。

3 . 前記電極が入力端子、出力端子及び電源端子からなり、かつ 1列に配置されていることを特徴とする請求項 1記載の半導体装置。

4 . 前記入力端子の入力保護抵抗及び静電気保護用ダイォードが前記出力端子より外側に配置されていることを特徴とする請求項 2又は 3記載の半導体装置。

5 . 前記出力端子が複数のブロックに分割され、かつ前記各ブロックが、互いに前記各プロックにおける前記出力端子のピッチより大きい距離をもって離隔されていることを特徴とする請求項 2記載の半導体装置 c

6 . 前記出力端子が複数のブロックに分割され、かつ前記入力端子が前記出力端子のプロック間に配置され、前記電源端子が前記端子列の両端に配置されていることを特徴とする請求項 3記載の半導体装置。

7 . 前記半導体チップがフラッ卜型表示パネルを駆動するためのドラィバであり、前記出力端子が前記表示パネルに駆動信号を出力するための端子からなり、かつ前記入力端子がシリアルデータを入力するための端子及び該シリアルデータを並列信号に変換するク口ック信号を入力するための端子からなることを特徴とする請求項 2又は 3記載の半導体装直。

8 . テープキャリアと、前記テープキャリアのインナリードに接統された電極を有する半導体チップとからなるテープキャリアパッケージであっ、

前記電極が、矩形をなす前記半導体チップの一方の長辺に沿って配列され、かつ前記電極より内側に回路セルが設けられていることを特徴とするテーアキヤリ了パッケージ。

9 . 前記半導体チップの電極が入力端子、出力端子及び' 源端子からなり、かつ前記出力端子に接続された前記インナリードが、前記半導体チップの前記出力端子より内側に反対側の長辺の方向に引き出されていることを特徴とする請求項 8記載のテープキヤリァパッケージ。

1 0 . 前記半導体チップがフラット型表示パネルを駆動するためのドライバであり、前記出力端子が前記表示パネルに駆動信号を出力するための端子からなり、かつ前記入力端子がシリアルデータを人力するための端子及び該シリアルデー夕を並列信号に変換するクロック信号を入力するための端子からなることを特徴とする請求項 8又は 9記載のテープ干ャリ了ノヽッケーン。

1 1 . フラッ卜型表示パネルと、その周辺に沿って接続されかつ前記表示パネルを駆動するための半導体チップを搭載した複数のテープキャリァパッケ一ジとからなる表示パネルモジュ一ルであつて、

前記テープキヤリァパッケージのィンナリードに接続された前記半導体チップの電極が、矩形をなす該半導体チップの一方の長辺に沿って配列され、かつ前記電極より内側に回路セルが設けられていることを特徴とする表示パネルモジユール。

1 2 . 前記表示パネルが液晶表示パネルであることを特徴とする請求項 1 1記載の表示パネルモジュール。