WO1996016370A1 - Anordnung mit einer master-einheit und mehreren slave-einheiten - Google Patents

Anordnung mit einer master-einheit und mehreren slave-einheiten Download PDF

Info

Publication number
WO1996016370A1
WO1996016370A1 PCT/DE1995/001544 DE9501544W WO9616370A1 WO 1996016370 A1 WO1996016370 A1 WO 1996016370A1 DE 9501544 W DE9501544 W DE 9501544W WO 9616370 A1 WO9616370 A1 WO 9616370A1
Authority
WO
WIPO (PCT)
Prior art keywords
address
address setting
master unit
slave
sel1
Prior art date
Application number
PCT/DE1995/001544
Other languages
English (en)
French (fr)
Inventor
Klaus Bremer
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1996016370A1 publication Critical patent/WO1996016370A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection

Definitions

  • the invention relates to an arrangement with a master unit and a plurality of slave units, to which the master unit has read and / or write access with addresses via a bus having address, data and control lines.
  • Such an arrangement is known from the Siemens catalog ST 54.1, SIMATIC S5, automation devices, edition 1994.
  • master units in the form of central modules in a rack of a highly available automation device via a parallel backplane bus with several as digital input / output, analog input / output, signal preprocessing or as a communication component group-trained slave units connected.
  • the master units access the slave units with addresses which are set on address switches of the slave units.
  • the object of the present invention is to simplify the address setting in an arrangement of the type mentioned in the introduction.
  • a slave unit is to be created which is suitable for simple address setting by a master unit.
  • this object is achieved with regard to the arrangement with the measures specified in claim 1, with regard to the slave unit with the measures specified in claim 6.
  • the master unit can only set an address in a released slave unit.
  • An activated slave unit in which the address setting has just been completed, enables the address setting signal of the next slave unit. given slave unit can write an access address.
  • the address setting signals of the slave units are activated one after the other for writing in the respective access addresses.
  • the master unit addresses the address registers of all slave units under a uniform address during the address setting phase.
  • the master unit applies a single address to the address bus and writes the respective slave address into the address register of the slave units that have been activated one after the other.
  • the output of only one address shortens the address setting phase.
  • the invention is used in particular in automation devices.
  • FIG. 1 shows a basic circuit diagram of a shift register distributed over slave units
  • FIG. 2 shows a signal curve of the signals occurring in the shift register according to FIG. 1
  • FIG. 3 shows a block diagram of a slave unit.
  • 1, 2, 3, 4 and 5 denote five slave units, each of which is provided with a D flip-flop 6, 7 ... 10.
  • the D inputs of the flip-flops 6 ... 10 are connected to first connection points VI, which are connected to the first inputs of AND gates 11 ... 15 and are connected to a 5 V via pull-up resistors R Operating voltage.
  • the Q outputs of flip-flops 6 ... 10 are each connected to second connection points V2, which are connected to the first connection points VI of the next slave units 1 ... 5 and to the inverting second inputs of the AND logic elements 11 ... 15, via whose outputs address setting signals SELl ... SEL5 address registers not shown here can be fed.
  • a reset signal Rs on the reset line 16 brings the D flip-flops 6 ... 10 into a defined initial state, thereby introducing them at their connection points V2 and at the inverting inputs of the AND logic elements 11 ... 15 "0" level is effective.
  • the 5 V operating voltage and the pull-up resistor R cause an enable signal Ksl with a "1" at the "open” first connection point VI of the first slave unit 1 and thus at the first input of the AND logic element 11.
  • the AND gate 11 generates from this "1" level and the "0" level at the inverting input the address setting signal SEL1 in the form of a "1" level, whereby this slave unit is enabled for entry of a slave address.
  • a master unit not shown here, reads the slave address from an address assignment table, which is stored in a memory of the master unit, and writes the address into the address register of the slave unit.
  • the slave units 3, 4 and 5 are activated in the same way.
  • FIG. 3 shows the slave unit 1 (see FIG. 1) in the form of a block diagram, only the components essential for explaining the invention being shown.
  • the inputs of an address decoder ADC are connected to the address lines AL of a system bus SYB, the data lines DL of which lead to an address register BC of the slave unit.
  • the system bus SYB is also provided with control lines SL, of which a write control line WR is connected to the AND gate 11.
  • This AND gate 11 the output of which is connected to the control input CB of the address register BC, has a further input which is short-circuited to the address decoder ADC via a control line CS.
  • the write control line WR is activated in the form of a "1" level, and the address decoder ADC recognizes the address of the address register BC on the address lines AL, whereby the decoder ADC switches the control line CS to a "1" level.
  • the AND gate 11 switches the address setting signal SELl ("1" level) to the control input CB of the address register BC, and the data from the master unit onto the data lines DL given data are written into the address register BC as slave address.
  • the D flip-flop 6 switches on the positive clock edge of the clock signal Ts on the clock line 17 at the time t 1 (FIG. 2) the “1” level to the Q output of the flip-flop 6, as a result of which the AND gate 11 switches the level of the address setting signal SEL1 to "0". This "0" level of the address setting signal SEL1 prevents further data from being written into the address setting register BC.

Abstract

In einer Anordnung mit einer Master-Einheit und mehreren Slave-Einheiten (1 ... 5), auf welche die Master-Einheit mit Adressen über einen Adreß-, Daten- und Steuerleitungen (SL, AL, DL) aufweisenden Bus (SYB) lesend und/oder schreibend zugreift, wird die Einstellung der Zugriffsadressen dadurch vereinfacht, daß die Slave-Einheiten (1 ... 5) jeweils ein durch ein Adreßeinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) aktivierbares Adreßregister (BC) aufweisen, daß während einer Adreßeinstellphase die Adreßeinstellsignale (SEL0, SEL1, SEL2, SEL3, SEL4) taktgesteuert freischaltbar sind, daß die Master-Einheit der Slave-Einheit, deren Adreßeinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) freigeschaltet ist, die Zugriffsadresse über die Datenleitungen in das Adreßregister (BC) einschreibt und daß die Slave-Einheit (1 ... 5) nach der Adreßeinstellung das Adreßeinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) der nächsten Slave-Einheit (1, ...) freischaltet. Die Erfindung wird angewandt in speicherprogrammierbaren Steuerungen.

Description

Beschreibung
Anordnung mit einer Master-Einheit und mehreren Slave-Ein¬ heiten
Die Erfindung betrifft eine Anordnung mit einer Master-Ein¬ heit und mehreren Slave-Einheiten, auf welche die Master-Ein¬ heit mit Adressen über einen Adreß-, Daten- und Steuerlei¬ tungen aufweisenden Bus lesend und/oder schreibend zugreift.
Eine derartige Anordnung ist aus dem Siemens-Katalog ST 54.1, SIMATIC S5, Automatisierungsgeräte, Ausgabe 1994, bekannt. Dort sind in einem Baugruppenträger eines hochverfügbaren Au¬ tomatisierungsgerätes mehrere Master-Einheiten in Form von Zentralbaugruppen über einen parallel ausgeführten Rückwand¬ bus mit mehreren als Digital-Ein/Ausgabe-, Analog-Ein/Aus- gabe-, Signalvorverarbeitungs- oder als Kommunikationsbau¬ gruppen ausgebildeten Slave-Einheiten verbunden. Dabei grei¬ fen die Master-Einheiten auf die Slave-Einheiten mit Adressen zu, welche an Adressierschaltern der Slave-Einheiten einge¬ stellt sind.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, in ei¬ ner Anordnung der eingangs genannten Art die Adreßeinstellung zu vereinfachen. Darüber hinaus ist eine Slave-Einheit zu schaffen, welche für eine einfache Adreßeinstellung durch eine Master-Einheit geeignet ist.
Erfindungsgemäß wird diese Aufgabe im Hinblick auf die Anord- nung mit den im Anspruch 1, im Hinblick auf die Slave-Einheit mit den im Anspruch 6 angegebenen Maßnahmen gelöst.
Die Master-Einheit kann nur in einer freigegebenen Slave-Ein¬ heit eine Adresse einstellen. Eine freigeschaltete Slave-Ein- heit, in welcher die Adreßeinstellung gerade abgeschlossen ist, schaltet das Adreßeinstellsignal der nächsten Slave-Ein¬ heit frei, wodurch die Master-Einheit in diese neu freige- gebene Slave-Einheit eine Zugriffsadresse einschreiben kann. Auf diese Weise werden die Adreßeinstellsignale der Slave- Einheiten nacheinander zum Einschreiben der jeweiligen Zu¬ griffsadressen freigeschaltet. In einer Ausgestaltung der Erfindung gemäß den im Anspruch 2 angegebenen Maßnahmen adressiert die Master-Einheit während der Adreßeinstellphase die Adreßregister aller Slave-Einhei¬ ten unter einer einheitlichen Adresse. Dabei beaufschlagt die Master-Einheit den Adreßbus mit einer einzigen Adresse und schreibt den nacheinander freigeschalteten Slave-Einheiten die jeweilige Slave-Adresse in das Adreßregister ein. Die Ausgabe lediglich einer Adresse bewirkt eine Verkürzung der Adreßeinstellphase.
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den weiteren Unteransprüchen.
Die Erfindung wird insbesondere in Automatisierungsgeräten eingesetzt.
Anhand der Zeichnung, in der ein Ausführungbeispiel der Er¬ findung veranschaulicht ist, werden die Erfindung, deren Aus¬ gestaltungen sowie Vorteile näher erläutert.
Es zeigen Figur 1 ein Prinzipschaltbild eines auf Slave-Einheiten ver¬ teilten Schieberegisters, Figur 2 einen Signalverlauf der im Schieberegister nach Fi¬ gur l vorkommenden Signale, Figur 3 ein Blockschaltbild einer Slave-Einheit.
In Figur 1 sind mit 1, 2, 3, 4 und 5 fünf Slave-Einheiten be¬ zeichnet, welche jeweils mit einem D-Flip-Flop 6, 7 ... 10 versehen sind. Die D-Eingänge der Flip-Flops 6 ... 10 sind an ersten Verbindungspunkten VI angeschlossen, welche mit den ersten Eingängen von UND-Verknüpfungsgliedern 11 ... 15 ver¬ bunden sind und über Pull-Up-Widerstände R an einer 5 V-Be- triebsspannung liegen. Die Q-Ausgänge der Flip-Flops 6 ... 10 sind jeweils an zweiten Verbindungspunkten V2 angeschlossen, welche mit den ersten Verbindungspunkten VI der nächsten Slave-Einheiten 1 ... 5 und mit den invertierenden zweiten Eingängen der UND-Verknüpfungsglieder 11 ... 15 verbunden sind, über deren Ausgänge Adreßeinstellsignale SELl ... SEL5 hier nicht dargestellten Adreßregistern zuführbar sind. Die Rücksetz- und Takteingänge RES, C der D-Flip-Flops 6 ... 10 sind an einer Rücksetz- und einer Taktleitung 16, 17 ange¬ schlossen. Die Wirkungs- und Funktionsweise des auf die Slave-Einheiten 1 ... 5 verteilten Schieberegisters wird anhand des in Fi¬ gur 2 dargestellten Signalverlaufs erläutert. Die in den Fi¬ guren 1 und 2 vorkommenden gleichen Teile sind mit gleichen Bezugszeichen versehen. Zu einem Zeitpunkt tO bringt ein Rücksetzsignal Rs auf der Rücksetzleitung 16 die D-Flip-Flops 6 ... 10 in einen definierten Anfangszustand, wodurch an de¬ ren Verbindungspunkten V2 und an den invertierenden Eingängen der UND-Verknüpfungsglieder 11 ... 15 ein "0"-Pegel wirkt. Die 5 V-Betriebsspannung und der Pull-Up-Widerstand R bewir- ken am "offenen" ersten Verbindungspunkt VI der ersten Slave- Einheit 1 und somit am ersten Eingang des UND-Verknüpfungs- gliedes 11 ein Freigabesignal Ksl mit einem "1"-Pegel. Das UND-Verknüpfungsglied 11 erzeugt aus diesem "1"-Pegel und dem "0"-Pegel am invertierenden Eingang das Adreßeinstellsignal SELl in Form eines "1"-Pegels, wodurch diese Slave-Einheit zur Eintragung einer Slave-Adresse freigeschaltet ist. Eine hier nicht dargestellte Master-Einheit liest die Slave- Adresse aus einer Adreßzuordnungstabelle aus, welche in einem Speicher der Master-Einheit hinterlegt ist, und schreibt die Adresse in das Adreßregister der Slave-Einheit ein. Zu einem Zeitpunkt tl liegt eine positive Flanke eines Taktsignals Ts am Takteingang C des D-Flip-Flops 6 an, welches den "1"-Pegel des Signals Ksl am D-Eingang speichert und den "l"-Pegel an dessen Q-Ausgang in Form eines um eine Taktperiode gegenüber dem Freigabesignal Ksl verzögerten Freigabesignals Ks2 schal¬ tet. Dieser "1"-Pegel liegt am invertierenden Eingang des UND-Verknüpfungsgliedes 11, wodurch das Adreßeinstellsignal SELl deaktiviert wird. Dagegen aktiviert das UND-Verknüp- fungsglied 12 das Adreßeinstellsignal SEL2, da zum Zeitpunkt tl an dessen ersten Eingang der "1"-Pegel und am invertieren¬ den Eingang ein "0"-Pegel anliegt. Bis zur nächsten positiven Taktflanke des Taktsignals Ts zu einem Zeitpunkt t2 ist die Slave-Einheit 2 zum Einstellen einer dieser Einheit zugeord¬ neten Slave-Adresse freigeschaltet.
Auf die gleiche Art und Weise werden die Slave-Einheiten 3, 4 und 5 freigeschaltet. Dazu werden die Adreßeinstellsignale SEL3, SEL4, SEL5 zu Zeitpunkten t3, t4, t5 durch Verknüpfung der Freigabesignale Ksi (i = 3, 4, 5) an den ersten Verbin¬ dungspunkten VI der Flip-Flops 8, 9, 10 mit den jeweils um eine Taktperiode verschobenen FreigabeSignalen Ksj (j = 4, 5, 6) an den zweiten Verbindungspunkten V2 erzeugt.
Figur 3 zeigt die Slave-Einheit 1 (siehe Figur 1) in Form ei¬ nes Blockschaltbildes, wobei lediglich die zur Erläuterung der Erfindung wesentlichen Bestandteile dargestellt sind. Die Eingänge eines Adreßdecoders ADC sind mit den Adreßleitungen AL eines Systembusses SYB verbunden, dessen Datenleitungen DL auf ein Adreßregister BC der Slave-Einheit führen. Der Sy¬ stembus SYB ist ferner mit Steuerleitungen SL versehen, von denen eine Schreib-Steuerleitung WR am UND-Verknüpfungsglied 11 angeschlossen ist. Dieses UND-Verknüpfungsglied 11, dessen Ausgang mit dem Steuereingang CB des Adreßregisters BC ver¬ bunden ist, weist einen weiteren Eingang auf, welcher über eine Steuerleitung CS mit dem Adreßdecoder ADC kurzgeschlos¬ sen ist. Während der Adreßeinstellphase ist die Schreib- Steuerleitung WR in Form eines "1"-Pegels aktiviert, und der Adreßdecoder ADC erkennt die Adresse des Adreßregisters BC auf den Adreßleitungen AL, wodurch der Decoder ADC auf die Steuerleitung CS einen "1"-Pegel schaltet. Für den Fall, daß das Freigabesignal Ksl - wie beschrieben - einen "1"-Pegel und das Signal Ks2 einen "0"-Pegel aufweist, schaltet das UND-Verknüpfungsglied 11 das Adreßeinstellsignal SELl ("1"- Pegel) auf den Steuereingang CB des Adreßregisters BC, und die von der Master-Einheit auf die Datenleitungen DL ausge- gebenen Daten werden als Slave-Adresse in das Adreßregister BC eingeschrieben. Das D-Flip-Flop 6 schaltet bei der posi¬ tiven Taktflanke des Taktsignals Ts auf der Taktleitung 17 zum Zeitpunkt tl (Figur 2) den "l"-Pegel an den Q-Ausgang des Flip-Flops 6, wodurch das UND-Verknüpfungsglied 11 den Pegel des Adreßeinstellsignals SELl auf "0" umschaltet. Dieser "0"- Pegel des Adreßeinstellsignals SELl verhindert ein Einschrei¬ ben weiterer Daten in das Adreßeinstellregister BC.

Claims

Patentansprüche
1. Anordnung mit einer Master-Einheit und mehreren Slave-Ein¬ heiten (1, 2, 3, 4, 5), auf welche die Master-Einheit mit Adressen über einen Adreß-, Daten- und Steuerleitungen (AL, DL, SL) aufweisenden Bus (SYB) lesend und/oder schreibend zu¬ greift, dadurch gekennzeichnet ,
- daß die Slave-Einheiten (l ... 5) jeweils ein durch ein Adreßeinstellsignal (SELO, SELl, SEL2, SEL3, SEL4) akti- vierbares Adreßregister aufweisen,
- daß während einer Adreßeinstellphase die Adreßeinstell- signale (SELO, SELl, SEL2, SEL3, SEL4) taktgesteuert frei- schaltbar sind,
- daß die Master-Einheit der Slave-Einheit (1 ... 5) , deren Adreßeinstellsignal (SELO, SELl, SEL2, SEL3, SEL4) frei- geschaltet ist, die Zugriffsadresse über die Datenleitun¬ gen (DL) in das Adreßregister (BC) einschreibt und
- daß die Slave-Einheit (1 ... 5) nach der Adreßeinstellung das Adreßeinstellsignal (SELO, SELl, SEL2, SEL3, SEL4) der nächsten Slave-Einheit (1, 2, ...) freischaltet.
2. Anordnung nach Anspruch 1, dadurch gekennzeich¬ net,
- daß die Master-Einheit auf die Adreßregister unter einer einheitlichen Adresse zugreift.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekenn¬ zeichnet ,
- daß die AdreßeinsteilSignale (SELO, ...) durch ein Frei- gabesignal freischaltbar sind.
4. Anordnung nach Anspruch 3, dadurch gekennzeich¬ net,
- daß die Slave-Einheiten (1, 2 ... 5) jeweils ein D-Flip- Flop (6, 7, 8, 9, 10) aufweisen, auf dessen Eingang das
Freigabesignal geschaltet und dessen Ausgang mit dem Ein- gang des D-Flip-Flops der nächsten Slave-Einheit verbunden ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeich- ne t ,
- daß die Eingänge (D) der Flip-Flops jeweils an einem er¬ sten Verbindungspunkt (VI) angeschlossen sind, welcher mit dem ersten Eingang eines UND-Verknüpfungsgliedes (11, 12
... 15) verbunden ist und welcher über einen Pull-Up-Wi- derstand (R) an einem Bezugspotential (+5 V) liegt, und
- daß die Ausgänge (Q) der Flip-Flops jeweils an einem zwei¬ ten Verbindungspunkt (V2) angeschlossen sind, welcher mit dem invertierten zweiten Eingang des UND-Verknüpfungs- gliedes (11 ... 15) verbunden ist, über dessen Ausgang das Adreßeinstellsignal (SELO, ...) dem Adreßregister (BC) zu¬ führbar ist.
6. Anordnung nach Anspruch 4 oder 5, dadurch gekenn¬ zeichnet , - daß Steuersignale (Rs, Ts) zum Rücksetzen und Takten der
D-Flip-Flops (6, 7 ... 10) vorgesehen sind, welche jeweils mit einem Register der Slave-Einheiten (1, 2 ... 5) er¬ zeugt werden, wobei die Master-Einheit auf diese Register unter einer einheitlichen Adresse zugreift.
7. Slave-Einheit, geeignet für eine Anordnung nach einem der Ansprüche 1 bis 6.
8. Automatisierungsgerät mit einer Anordnung nach einem der Ansprüche 1 bis 6.
PCT/DE1995/001544 1994-11-23 1995-11-08 Anordnung mit einer master-einheit und mehreren slave-einheiten WO1996016370A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4441752.7 1994-11-23
DE19944441752 DE4441752A1 (de) 1994-11-23 1994-11-23 Anordnung mit einer Master-Einheit und mehreren Slave-Einheiten

Publications (1)

Publication Number Publication Date
WO1996016370A1 true WO1996016370A1 (de) 1996-05-30

Family

ID=6533988

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1995/001544 WO1996016370A1 (de) 1994-11-23 1995-11-08 Anordnung mit einer master-einheit und mehreren slave-einheiten

Country Status (2)

Country Link
DE (1) DE4441752A1 (de)
WO (1) WO1996016370A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19923047A1 (de) * 1999-05-20 2000-11-23 Rieter Ingolstadt Spinnerei Verfahren und Vorrichtung zur Steuerung einer Komponente einer eine Vielzahl gleichartiger Arbeitstellen nebeneinander aufweisenden Textilmaschine
CN1332282C (zh) * 2004-03-02 2007-08-15 恩益禧电子股份有限公司 多层系统和时钟控制方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179810A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Works Ltd ユニット選択装置
DE19646526A1 (de) * 1996-10-29 1998-04-30 Raymond Horn Adressierungsschema zur Verdoppelung der Übertragungsleistung einer mastergesteuerten Slave-to-Slave-Kommunikation in einem beliebigen Bussystem
DE19828259A1 (de) * 1998-06-25 1999-12-30 Behr Gmbh & Co Elektrische Schaltung, insbesondere für eine Heizungs- und/oder Belüftungsanlage eines Fahrzeugs
DE602004032381D1 (de) * 2003-12-22 2011-06-01 Grieshaber Vega Kg Verfahren und system zum automatisierten konfiguri
DE102004037227A1 (de) * 2004-07-30 2006-02-16 Sick Maihak Gmbh Verfahren und Vorrichtung zur Adressierung von Teilnehmern eines Bussystems
NL2009700C2 (en) * 2012-10-25 2014-04-29 Priva Holding B V Electronic circuit system and method of mapping locations of modules in the system.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
DE4239030A1 (de) * 1992-11-19 1994-05-26 Siemens Ag Anordnung mit steckbaren Funktionseinheiten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
DE4239030A1 (de) * 1992-11-19 1994-05-26 Siemens Ag Anordnung mit steckbaren Funktionseinheiten

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"LOGIC FACILITY FOR AUTOMATIC STORAGE CONFIGUFATION", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 33, no. 3B, 1 August 1990 (1990-08-01), pages 195 - 197, XP000124323 *
H.IIDA ET AL: "METHOD OF LSI PERSONALIZATION AFTER RESETTING", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 27, no. 7a, pages 195 - 197 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19923047A1 (de) * 1999-05-20 2000-11-23 Rieter Ingolstadt Spinnerei Verfahren und Vorrichtung zur Steuerung einer Komponente einer eine Vielzahl gleichartiger Arbeitstellen nebeneinander aufweisenden Textilmaschine
US6574526B1 (en) 1999-05-20 2003-06-03 Rieter Ingolstadt Spinnereimaschinenbau Ag Procedure and an apparatus for the control of a component of a textile machine possessing a plurality of similar work-stations beside one another
CN1332282C (zh) * 2004-03-02 2007-08-15 恩益禧电子股份有限公司 多层系统和时钟控制方法

Also Published As

Publication number Publication date
DE4441752A1 (de) 1996-05-30

Similar Documents

Publication Publication Date Title
EP0190554B1 (de) Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen
DE19649676A1 (de) Peripherieeinheitwählsystem
DE2606688A1 (de) Fehl-takterkennungsschaltung
EP0766092B1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE2258884A1 (de) Einrichtung und verfahren zur pruefung elektronischer geraete
WO1996016370A1 (de) Anordnung mit einer master-einheit und mehreren slave-einheiten
DE3743586C2 (de)
EP0217122B1 (de) Schaltungsanordung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale
EP0778673B1 (de) Integrierte Schaltung mit programmierbarem Pad-Treiber
EP0258840A1 (de) Sukzessives Approximations-Register
DE10214123B4 (de) Register zur Parallel-Seriell-Wandlung von Daten
DE19651713C2 (de) Bauelement-Testgerät zum Testen elektronischer Bauelemente
EP0273234A2 (de) Datenbussystem für einen seriellen Datenbus
EP0392636B1 (de) Integrierte Schaltungsanordnung
EP0489228B1 (de) Automatisierungssystem mit einem Programmiergerät und einem Automatisierungsgerät
EP0356873B1 (de) Serielle Datenschnittstelle
DE3315120C2 (de) Einstellbare Verzögerungszeit in einem Mikroprozessorsystem
DE4107007A1 (de) Elektronisches geraet
DE3240490A1 (de) Verfahren zur erzeugung von codeworten fuer ein mit erhoehter sicherheit zu betreibendes meldesystem
EP0704786B1 (de) Schaltungsanordnung zur Störbefreiung eines Pulsrahmensignals
DE3507326A1 (de) Anordnung zur zeitverzoegerten weiterleitung von seriell auftretenden digitalen datenfolgen
DE2900163A1 (de) Doppeldichtelesesystem
EP0539840A2 (de) Verfahren und Schaltungsanordnung zur Datenblockübertragung über ein Bussystem
WO2004049164A2 (de) Schnittstellenschaltung
DE3633464A1 (de) Pruefsystem fuer digitale schaltungen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN CZ HU JP KR PL SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase