WO1994000915A1 - Bit error counter and its counting method, and signal identifying device and its identifying method - Google Patents

Bit error counter and its counting method, and signal identifying device and its identifying method Download PDF

Info

Publication number
WO1994000915A1
WO1994000915A1 PCT/JP1993/000831 JP9300831W WO9400915A1 WO 1994000915 A1 WO1994000915 A1 WO 1994000915A1 JP 9300831 W JP9300831 W JP 9300831W WO 9400915 A1 WO9400915 A1 WO 9400915A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
procedure
error
outputting
decoded
Prior art date
Application number
PCT/JP1993/000831
Other languages
English (en)
French (fr)
Inventor
Masami Abe
Original Assignee
Oki Electric Industry Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co., Ltd. filed Critical Oki Electric Industry Co., Ltd.
Priority to US08/196,258 priority Critical patent/US5581577A/en
Priority to DE69328608T priority patent/DE69328608T2/de
Priority to EP93913549A priority patent/EP0600095B1/en
Publication of WO1994000915A1 publication Critical patent/WO1994000915A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/208Arrangements for detecting or preventing errors in the information received using signal quality detector involving signal re-encoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961Arrangements of methods for branch or transition metric calculation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Definitions

  • the present invention relates to a bit error counting device and method, and a signal identification device and method.
  • the present invention relates to an apparatus and method for counting the number of bit errors in a received signal in digital communication, and to identify whether a received signal is a voice signal or a control signal, and
  • the present invention relates to a signal discriminating apparatus for outputting a signal and the number of errors and a method thereof.
  • FACCH Fast Associate Control Channel 1
  • a method is used in which different signals called FACCH (Fast Associate Control Channel 1), which is a type of voice signal and control signal, are transmitted in the same data area of one channel. I have. Two types of signal, the total number of bits the force is the same? The method of error correction or error detection are different.
  • the audio signal or FACCH signal is transmitted by the transmitting side according to the usage status. However, no flag is transmitted to identify whether the transmitted signal is a voice signal or a FACCH signal. Therefore, the receiving side needs to judge whether the received signal is a voice signal or a FACCH signal.
  • the conventional signal identification device includes an error correction decoding unit for audio signal processing, an error detection decoding unit for audio signal processing, an error correction decoding unit for control signal processing, and an error detection decoding unit for control signal processing. And a part.
  • the error correction decoding unit for audio signal processing uses a decoding method for an error correction code used when a part or all of the audio signal is encoded on the transmission side.
  • the error correction decoding unit for control signal processing uses a decoding method for an error correction code used when a part or all of the control signal is encoded on the transmission side.
  • Each of the error detection decoding sections for voice signal processing or control signal processing uses a detection method corresponding to an error detection code assigned on the transmission side.
  • a transmission signal is received from the transmission side. Then, the received signal is input to an error correction decoding unit for speech signal processing and an error correction decoding unit for control signal processing.
  • the input received signal is decoded according to the decoding method of each error correction decoding unit, and each decoded signal is output.
  • Each output decoded signal is input to each error detection decoding unit. Then, based on the error detection code given on the transmission side, the presence or absence of an error in a part or all of the decoded signal is checked, and a correct / error signal is output.
  • each decoded signal and the correct / incorrect signal are input to the signal identification device, errors of the correct / incorrect signals are compared, a correct / error signal in which no error is detected is regarded as a transmitted signal, and the decoded signal and the identification signal of the signal are determined. Output.
  • bit error counting device in a transmission / reception device used for digital communication.
  • digital communication systems have been proposed in which a transmission side convolutionally encodes an original signal, transmits the signal as a transmission signal to a reception side, and performs a Viterbi decoding of the reception signal on the reception side.
  • this communication system it is possible to count the number of bit errors from the main signal itself such as audio and video without sending a known signal from the transmitting side to the receiving side. Thereby, the recipient Can determine the quality of the communication quality of the transmission path from the counted number of bit errors.
  • a conventional bit error counting device using convolutional code and Viterbi decoding will be described.
  • the transmitting side of the conventional bit error counting device is configured by an error correction coding unit.
  • the receiving side of the conventional bit error counting device includes an error correction decoding unit, a delay unit, a re-encoding unit, and a comparison unit.
  • the error correction coding unit and the re-encoding unit are configured to perform convolutional coding on the input signal, and the error correction decoding unit performs Viterbi decoding on the convolutionally coded input signal. It is configured to perform.
  • the delay unit is configured to delay the time until the input signal is processed by the error correction decoding unit and the re-encoding unit and input to the comparison unit.
  • the comparing unit compares the two input signals and counts the number of difference bits between the two signals.
  • the error correction coding unit on the transmission side convolutionally codes the input original signal and outputs a transmission signal.
  • the transmitted transmission signal is received and input to the delay unit and the error correction decoding unit.
  • the error correction decoder performs Viterbi decoding on the input received signal and outputs a decoded signal.
  • the re-encoding unit receives the decoded signal, performs convolutional encoding again, and outputs a re-encoded signal.
  • the comparing section compares the delayed reception signal delayed by the delay section with the re-encoded signal bit by bit, counts the difference, calculates the error rate, and outputs the error rate.
  • the conventional pit error counter assumes that no error has occurred in the decoded signal, and performs comparison with the received signal on the basis of the decoded signal. Therefore, even if an error occurs in the decoded signal, the same processing is performed, and an accurate error rate cannot be calculated.
  • a transmitting / receiving apparatus for performing digital communication between a transmitting side and a receiving side, wherein the transmitting side performs convolutional coding on an original signal and outputs a transmission signal to the transmitting side.
  • the transmitting side performs convolutional coding on an original signal and outputs a transmission signal to the transmitting side.
  • the receiving side performs Viterbi decoding of a convolutional code on the received signal that has received the transmission signal, outputs a decoded signal, and updates the path memory in the Viterbi decoding process.
  • an error correction decoding unit that outputs an overflow signal reporting that the set threshold has been exceeded, and the overflow generated within a set time is provided.
  • a state monitoring unit for outputting a switching instruction signal when the number of mouthful signals exceeds a set value is provided.
  • the switching instruction signal when the switching instruction signal is not supplied from the state monitoring unit, the input decoded signal is output as it is, and when the switching instruction signal is supplied, the switching unit that outputs the setting error rate;
  • a re-encoding unit that convolutionally encodes the decoded signal from the unit again and outputs a re-encoded signal, and outputs a delayed received signal obtained by delaying the received signal and matching the timing with the re-encoded signal.
  • a delay unit the by comparing the re-encoded signal and the delayed received signal by counting the number of bit errors, the comparison unit and a force which calculates and outputs the error rate from the total number of inputs?, are provided.
  • the transmitting side includes: an error detecting code calculating unit that calculates an error detecting code from an original signal every set period; An error correction coding unit that performs convolutional coding (or block coding) on the original signal and the error detection code and outputs a transmission signal is provided.
  • an error correction decoding unit that performs decoding of a convolutional code (or decoding of a block code) on the reception signal that has received the transmission signal, and an error detection code based on an output of the error correction decoding unit.
  • an error detection unit that outputs a decoded signal when an error is detected, and outputs the input decoded signal when the error detection signal is not provided from the error detection unit.
  • a switching section and a power supply are provided for outputting as it is and outputting the setting error rate when the error detection signal is given.
  • a re-encoding unit that performs convolutional encoding (or block encoding) on the decoded signal from the switching unit again and outputs a re-encoded signal, and delays the received signal to generate the re-encoded signal.
  • a delay unit that outputs a delayed received signal with the timing adjusted, and compares the re-encoded signal with the delayed received signal to count the number of bit errors, and calculates and outputs an error rate from the total number of inputs. The comparison section and the force s, are provided.
  • a third invention shows a signal identification device of the present invention. This signal identification device is provided in the receiving device of the transmitting / receiving device used for digital communication, and the transmitting device and the receiving device of the transmitting / receiving device are connected by wire or wireless.
  • the transmitting side is not described, but only the receiving side.
  • the receiving device is divided into three processing procedures: an audio signal processing unit, a control signal processing unit, and a signal identification unit.
  • the audio signal processor is:
  • An error correction decoding unit that inputs a received signal and outputs a decoded signal; an error detection unit that inputs the decoded signal and outputs an error detection signal; and inputs the decoded signal and outputs a re-encoded signal
  • a re-encoding unit manually inputting the received signal, and inputting the received signal to the error correction decoding unit for a time during which the received signal is processed by the error detection unit and the re-encoding unit A delay unit for delaying and outputting a delayed reception signal;
  • a delay unit that receives the delayed received signal and the re-encoded signal and outputs a number of errors
  • the control signal processor is:
  • An error correction decoding unit that inputs a received signal and outputs a decoded signal; an error detection unit that inputs the decoded signal and outputs an error detection signal; and inputs the decoded signal and outputs a re-encoded signal.
  • a re-encoding unit the reception signal is input, and the reception signal is input to the error correction decoding unit.
  • the reception signal is processed by the error detection unit and the re-encoding unit for a time.
  • a delay unit for delaying and outputting a delayed reception signal;
  • the delay reception signal and the re-encoded signal are input, and the number of errors is output.
  • the signal identification part is:
  • the error detection signal, the decoded signal, and the number of errors from the audio signal processing unit are the error detection signal, the decoded signal, and the number of errors from the audio signal processing unit
  • An input unit that inputs the error detection signal, the decoded signal, and the number of errors from the control signal processing unit;
  • a determining unit that determines whether the received signal is an audio signal or a control signal
  • An output unit for outputting the identification signal, the decoded signal, and the number of errors.
  • a fourth invention shows a signal identification device of the present invention.
  • This signal identification device is provided in a receiving device of a transmitting / receiving device used for digital communication, and the transmitting device and the receiving device of the transmitting / receiving device are connected by wire or wirelessly.
  • the transmitting side is not described, but only the receiving side.
  • the receiving device is divided into three processing procedures: an audio signal processing unit, a control signal processing unit, and a signal identification unit.
  • the audio signal processor is:
  • An error correction decoding unit that receives a received signal and outputs a decoded signal and an overflow signal
  • a state monitoring unit that receives the overflow signal and outputs a switching instruction signal
  • a switching unit that receives the switching instruction signal and the decoded signal, and outputs the switching instruction signal, the decoded signal, and the number of errors;
  • a re-encoding unit that receives the decoded signal output from the switching unit and outputs a re-encoded signal; The received signal is input, and the received signal is input to the error correction decoding unit. The received signal is delayed by a time that is processed by the state monitoring unit, the switching unit, and the re-encoding unit.
  • a delay unit that outputs a reception signal, and a comparison unit that inputs the delay reception signal and the re-encoded signal and outputs the number of errors
  • the control signal processor is:
  • An error correction decoding unit that receives a received signal and outputs a decoded signal and an overflow signal
  • a state monitoring unit that receives the overflow signal and outputs a switching instruction signal
  • a switching unit that receives the switching instruction signal and the decoded signal, and outputs the switching instruction signal, the decoded signal, and the number of errors;
  • a re-encoding unit that receives the decoded signal output from the switching unit and outputs a re-encoded signal
  • the signal identification part is:
  • the switching instruction signal from the audio signal processing unit, the decoded signal, and the number of errors is the switching instruction signal from the audio signal processing unit, the decoded signal, and the number of errors
  • An input unit for inputting the switching instruction signal, the decoded signal, and the error number from a control signal processing unit;
  • a determining unit that determines whether the received signal is an audio signal or a control signal; And an output unit for outputting the determined identification signal, the decoded signal, and the number of errors.
  • FIG. 1 is a functional block diagram showing a first embodiment of a bit error counting device.
  • FIG. 2 is a flowchart showing the operation of the error correction encoding unit.
  • FIG. 3a is a flowchart showing the operation of the error correction decoding unit.
  • FIG. 3b is a flowchart showing the operation of the error correction decoding section in step 1.
  • FIG. 3c is a flowchart showing an operation of a procedure 1 of the error correction decoding unit.
  • FIG. 3d is a flowchart showing the operation of the error correction decoding unit in step 2;
  • FIG. 3e is a flowchart showing the operation of the error correction decoding unit in step 3.
  • FIG. 3f is a flowchart showing the operation of the error correction decoding unit in step 4.
  • FIG. 3g is a state diagram showing an operation example of a trellis diagram and Viterbi decoding.
  • FIG. 4 is a flowchart showing the operation of the state monitoring unit.
  • FIG. 5 is a flowchart showing the operation of the switching unit.
  • FIG. 1a is a detailed functional block diagram showing the operation of the delay unit.
  • FIG. 6b is a flowchart showing the operation of the delay unit.
  • FIG. 7a is a flowchart showing the operation of the comparison unit.
  • FIG. 7b is a flowchart showing the operation of the comparison unit.
  • FIG. 8 is a functional block diagram showing a second embodiment of the bit error counting device.
  • FIG. 9 is a flowchart showing the operation of the error detection code calculation unit.
  • FIG. 10 is a flowchart showing the operation of the error detection unit.
  • FIG. 11 is a flowchart showing the operation of the error detection unit.
  • FIG. 12 is a functional block diagram showing a first embodiment of the signal identification device.
  • FIG. 13 is a flowchart showing the operation of the control signal re-encoding unit.
  • FIG. 14 is a flowchart showing the operation of the signal identification processing unit.
  • FIG. 15 is a flowchart showing the operation of the error detector for the control signal.
  • FIG. 16 is a functional block diagram showing a second embodiment of the signal identification device.
  • FIG. 17 is a flowchart showing the operation of the switching section of the signal identification device.
  • FIG. 1 is a schematic diagram of a bit error counting device showing a first embodiment of the present invention. It is a functional block diagram. This bit error counting device is provided with a transmitting device J_Q_ and a receiving device _QJ of a transmitting / receiving device used for digital communication. _0_ and the receiving device ⁇ QJ are connected by wire or wirelessly.
  • the transmission device ⁇ —QJ is composed of an error correction encoding unit 11 that inputs an original signal S 10 and outputs a transmission signal S 11.
  • the receiving device ⁇ receives the received signal S 20, and outputs an decoded signal S 21 a and an overflow signal S 21 b, and an error correction decoding unit 21,
  • a state monitoring unit 22 that inputs the overflow signal S 21 b and outputs a switching instruction signal S 22,
  • a switching unit 23 for manually inputting the switching instruction signal S 22 and the decoded signal S 21 a and outputting the decoded signal S 21 a and an error rate S 23 a;
  • a re-encoding unit 24 that receives the decoded signal S 21 a output from the switching unit 23 and outputs a re-encoded signal S 24,
  • a delay unit 26 that receives the received signal S 20 and outputs a delayed received signal S 26;
  • the delay receiving signal S 26 and the re-encoded signal S 24 are input, and a comparison unit 25 is configured to output an error rate S 25.
  • the error correction coding unit 11 is a total for performing convolutional coding of the input original signal S 10 .An initialization unit for initializing a calculation area, and a convolution of the input original signal S 10. And a convolutional encoder that outputs the transmission signal S 11. Next, an example of the operation of the error correction encoding unit 11 will be described. This will be described with reference to the flowchart of FIG.
  • the data format of the input signal is
  • a 0 (— 4), a O (— 3), a 0 (— 2), a 0 (— 1), and a 0 (0) are initialized (step 201). Normally, initialization is performed by inserting 0 (zero). Repeat step 203 within the range of 1 ⁇ i ⁇ n. Here, i is assumed to be initially set to 1. In step 203, a 0 (i) is manually input,
  • the error correction decoding section 21 includes an initialization section for initializing data necessary for performing Viterbi decoding, an input section for inputting the received signal S20, a branch metric operation, and an ACS.
  • Procedure 1 for performing computation, path information determination, and path memory overflow control, and step 2 for performing path convergence when it is determined that the path memory is not overflow, and determining that path memory overflow has occurred.
  • Step 3 of outputting the overflow signal S21a when the maximum likelihood metric is calculated, a maximum likelihood metric calculation unit for calculating the maximum likelihood metric, And a output unit that outputs the decoded signal S21a.
  • FIGS. 3A, 3B, 3C, 3D, 3E, and 3F will be explained.
  • Figure 3g shows an example of the trellis diagram and Viterbi decoding used this time.
  • Step 305 is a procedure for performing a branch metric operation.
  • Steps 306 to 308 and steps 312 are steps for performing an ACS (add compare select) operation.
  • step 303 the branch metric (x, y) at the current time and the branch metric (s1 (k0), si (k1)) at the immediately preceding time are added.
  • the following formula s x s 1 (k 0) + x
  • Steps 309 to 311 and steps 313 to 315 are procedures for determining path information. First, after completing step 308, substitute the surviving path k 0 (only one path reaching each state is left) into the path memory PM (m, t) (step 309), Substitute PM (k0, im) into work memory WM (m, im) in the range of 1 ⁇ im ⁇ t—1 (steps 310, 311).
  • step 3 1 2 the surviving path k 1 is substituted into the path memory PM (m, t) (procedure 3 1 3), and the work memory WM (m , Im) to PM (k 1, im) (steps 3 1 4 and 3 1 5).
  • im is initialized to 1 in advance, and is incremented by +1 after steps 310 and 314 are performed.
  • PM (im, it) WM (im, it) in the range of 0 ⁇ im ⁇ 2 " 1 (step 3 16) and the range of 1 ⁇ it ⁇ t-1 (step 3 1 8)
  • im and it are initialized to 1 in advance, and after performing steps 3 16 and 3 17 respectively, increment by +1.
  • the force is performed using an exclusive theory Liwa operation?, similar results by using a product-sum type operation is obtained. in this case, in step 305,
  • step 3 07 s x ⁇ s v is determined, and when it is determined that s. ⁇ s, the process proceeds to step 308, and when it is determined that s,. ⁇ S, Proceed to step 3 1 2 and perform the same processing thereafter.
  • m 1 is the path memory length.
  • Step 3 2 If all of the above expressions are satisfied, perform Steps 323 to 3330. If at least one of the above expressions is not satisfied, this process ends. Here, steps 3 23 to 3 330 will be described. Step 3
  • 2 3 is a procedure for determining a decoded value, PM (0, l) to determine ⁇ 2 nl 2 (Step 3 2 3), PM (0 , 1) ⁇ 2 n 1 - 2 and when it is determined in Substituting 1 for a0, (j) (step 3 2 4), and when PM (0, 1) ⁇ 2 n 1-2 is determined, substituting 0 for a0, (j) (step 3 3 2 5), and determine the decoded value a 0 '(j). Then, j is incremented by +1 (step 3226). Next, steps 327 to 329 for performing the path memory shift processing will be described.
  • step 320 it is determined that the path memory has overflowed.
  • step 320 it is determined that the path memory has overflowed.
  • step 332 to 3335 are steps for calculating the maximum likelihood metric.
  • step 46 Proceed to 6 to calculate the maximum likelihood metric.
  • the calculation of the maximum likelihood metric is the same as the processing from step 332 to step 335 (described in FIG. 3e).
  • step 4 determines the decrypted value is shown in the flowchart of Fig. 3f. This will be described with reference to FIG. Within the range of j ⁇ n (step 347), judge PM (M m
  • the state monitoring unit 22 includes an overflow signal identification unit that determines an input of the overflow signal S21b, and a switching instruction signal output unit that monitors the overflow one signal S21b and outputs a switching instruction signal S22. It consists of: Next, an operation example of the state monitoring unit 22 will be described with reference to a flowchart of FIG.
  • step 401 1 is substituted for i to perform initialization (step 40 1).
  • step 402 it is determined whether or not the overflow signal S21b is input from the error correction decoding unit 21 (step 402), and the overflow signal S21b is input.
  • the counter NOVF of the overflow signal S21b is incremented by +1 (step 403), and the same processing is repeated until it is determined in step 404 that i> n. If it is determined in step 404 that i> n, the preset set value is compared with the force counter N 0 VF (step 405), and the value of the counter NOVF is higher than the set value.
  • the switching unit 23 is configured with a data input unit that inputs the decoded signal S 21 a and the switching instruction signal S 11, and a decoded signal output unit that outputs the decoded signal S 21 a. And a set value output unit that outputs the number of errors and the error rate.
  • the decoded signal S 21 a is input in the form of a0, (1),..., A0, (n), and the switching instruction signal S22 EDF is input (step 501). ).
  • the re-encoding unit 24 has the same configuration as that of the error correction encoding unit 11, and is a unit for re-encoding an input signal by the same encoding unit as the error correction encoding unit 11. There is.
  • the delay unit 26 includes a delay counter initial value input unit for inputting an initial value of the delay counter, a counter unit for delaying by a counter, and a signal output unit for outputting the reception signal S 20. Is done. The above operation example will be described with reference to the detailed function block diagram of FIG. 6A and the flowchart of FIG. 6B.
  • the received signal S20 is input (step 601).
  • the counter value for the currently set delay time is input (step 62), and the counter value is started (step 63).
  • the power counter value is such that the received signal S 20 is the error correction decoding unit 20, the state monitoring unit 22, the switching unit 23, the re-encoding unit 24, and the comparing unit.
  • input the clock signal step 6 04
  • the power counter value is decremented by one (Step 605), and the process is repeated until the counter value becomes 0 (zero), and the processes of Steps 604 and 605 are performed (Step 605). 6 06).
  • step 606 when the counter value is determined to be 0 (zero), a control signal is output from the counter section (step 607), and the reception signal S20 is output ( Step 608), and the processing ends.
  • the comparison unit 25 includes a bit comparison unit that compares the delayed reception signal S26 and the re-encoded signal S24 bit by bit, and an error rate calculation unit that calculates an error rate S25. Have been.
  • the above operation example will be described with reference to the flowcharts of FIGS. 7A and 7B.
  • the data format for inputting the delayed reception signal S 26 is
  • step 710 divides the number of errors NERR by the number twice n to obtain the error rate RERR . Then, the number of errors NERR and the error rate RERR are output (step 7 11 1), and 0 (zero) is substituted for the number of errors NE RR (step 7 1 2) o
  • FIG. 8 is a schematic functional block diagram of a bit error counting device according to a second embodiment of the present invention.
  • This bit error counting device is, as shown in the first embodiment, a transmitting device of a transmitting / receiving device used for digital communication! ⁇ And the receiving device ⁇ _2J are provided.
  • the transmitting apparatus __0_ receives the original signal s 10, and outputs an error detection code operation result
  • An error detection code operation unit 2 7 that outputs S 27,
  • An error correction encoding unit 11 receives the error detection code operation result S 27 and outputs a transmission signal S 11.
  • the receiving device ⁇ _QJ an error correction decoding unit 21 receiving the received signal S 20 and outputting a decoded signal S 21 a,
  • An error detection unit 28 that receives the decoded signal S 21 a and outputs a decoded signal S 28 a and an error detection signal S 28 b;
  • a switching unit 23 that inputs the decoded signal S 28 a and the error detection signal S 28 b and outputs the decoded signal S 28 a and the error rate S 23 a;
  • a re-encoding unit 24 that receives the decoded signal S 28 a and outputs a re-encoded signal S 24,
  • a delay unit 26 that receives the received signal S 20 and outputs a delayed received signal S 26;
  • the delay receiving signal S 26 and the re-encoded signal S 24 are input, and a comparison unit 25 is configured to output an error rate S 25.
  • a comparison unit 25 is configured to output an error rate S 25.
  • An error detection code operation unit 27 on the transmission device includes: a bit selection unit that selects the most important m bits from the input signal;
  • V (X) Xzo G crc (x) Q (x) + B (x) / G crc (x) to calculate the remainder polynomial B (x) Is performed.
  • the format of the input signal is
  • the original signal slO is input in the form of a0 (1), a0 (2),..., A0 (nk) (step 901). Select the most important m bits from the human input signal and use the following data format
  • V (1), V (2),..., V (m) obtained in step 902 is input (step 902).
  • V (X) ⁇ X k / G crc (X) Q (x) + B (x) / G crc (x) is calculated, and the remainder polynomial B (x) is calculated.
  • G efe (x) is a generator polynomial
  • B (X) is a surplus polynomial
  • Q (X) is a quotient polynomial
  • the error correction coding unit 11 performs the process described in the first embodiment of the bit error counting device of the present invention, inputs the error detection code calculation result S 27, and outputs the transmission signal S 11 Is output.
  • the flow chart of the error correction decoding section 21 corresponds to steps 316 to 318, 3a in the flowchart of FIG. 3c of the first embodiment of the bit error counting device of the present invention.
  • steps 3 19, 3 20 and 2 and 3 are not included.
  • Other operations are the same as those described in the flowchart of the first embodiment of the bit error counting device of the present invention.
  • the error detection unit 28 of the reception device is a bit selection unit that selects the most important m bits from the same input signal as the error detection code calculation unit 27;
  • V (x)-X k / G c (x) Q ′ (x) + B ′ (x) / G crc (x), and the error detection code calculation to calculate the remaining B ′ (x) Same as part 27
  • an error detection signal generation unit that compares the calculated coefficient of B '(X) with a part of the input signal to generate an error detection signal EDF.
  • the format of the input signal is
  • the decoded signal S 2 1a is input in the form of a0, (1),..., A0 '(n) (step 1 1 1), and the most important m bits are selected from the input signal, and V , (1),..., V, (m) (Step 1 1 2), and calculates the remainder polynomial B, (X) (Step 1 13).
  • 0 is substituted for EDF, (Step 114), and as long as i ⁇ k, Steps 116 and 117 are repeated (Step 115). If i ⁇ k is determined in step 1 15, the coefficients of the residual polynomials B and (X) obtained in step 1 13
  • V (m + i) a 0 '(n-k + i)
  • the processing methods of the switching unit 23, the re-encoding unit 24, the delay unit 26, and the comparison unit 25 are the same as those used in the first embodiment.
  • FIG. 12 is a schematic functional block diagram of a signal identification device showing a first embodiment of the present invention.
  • This signal identification device is provided in a receiving device of a transmitting / receiving device used for digital communication.
  • the transmitting device and the receiving device of the transmitting / receiving device are connected by wire or wirelessly.
  • the transmitting side is not described, but only the receiving side.
  • the receiving device is divided into three processing procedures: an audio signal processing unit, a control signal processing unit, and a signal identification unit.
  • the audio signal processor is:
  • An error correction decoding unit 29 for manually inputting the received signal S20 and outputting a decoded signal S29;
  • An error detector 28 that inputs the decoded signal S 29 and outputs an error detection signal S 28 b;
  • a re-encoding unit 24 that receives the decoded signal S 29 and outputs a re-encoded signal S 24,
  • the received signal S 20 is input, and the received signal S 20 input to the error correction decoding unit 29 is the error detecting unit 28, the re-encoding unit 24. And delayed by the time processed by A delay unit 2 6 that outputs 2 6;
  • the delay receiving signal S 26 and the re-encoded signal S 24 are input, and the comparing unit 25 is configured to output an error number S 25.
  • the control signal processor is:
  • An error correction decoder 1 2 0 1 that receives the received signal S 2 0 and outputs a decoded signal S 1 2 0 1,
  • An error detection unit 1 202 that inputs the decoded signal S 1 201 and outputs an error detection signal S 1 202;
  • a re-encoding unit 1 203 which receives the decoded signal S 1 201 and outputs a re-encoded signal S 1 203;
  • the received signal S 20 is inputted to the error correction decoding unit 1221, and the received signal S 20 is inputted to the error correction decoding unit 1201, Delay section 1 204 that delays by the time processed by the conversion section 1 203 and outputs a delayed reception signal S 1 204.
  • the delay receiving signal S 1 204 and the re-encoding signal S 1 203 are inputted, and a comparing section 1 205 which outputs the number of errors S 1 205 is constituted, and the signal identifying section includes:
  • the error correction decoding unit 29, the error detection unit 28, the re-encoding unit 24, the comparison unit 25, and the delay unit 26 of the audio signal processing unit are a second embodiment of the bit error counting device.
  • the configuration is the same as that described in the example, and the same operation is performed.
  • the error correction decoding unit 1 201 of the control signal processing unit is the same as that of FIG. 3A, FIG. 3B, FIG. 3C, and FIG. 3 described in the first embodiment of the bit error counting device of the present invention.
  • the operation is almost the same as the flowcharts in Fig. d, Fig. 3e, and Fig. 3f. In the following, only operation units different from those in the flowchart of FIG. Input signal format
  • step 30 1 for i, 2 for t, 0 ⁇ im ⁇ 2 n 1 — 0 for S 2 (im), 0 for j, 0 ⁇ im ⁇ 2 n Substitute im for PM (im) within the range 1 — 1. Then, in step 302, al, (i), a2, (i), a3, (i), a4, (i) are input, and in step 305 (described in FIG. 3b), formula
  • the error detection unit 1202 includes: a data input unit for inputting data;
  • the format of the input signal is
  • step 1501 enter a0, (1), ..., a0 '(n-k), and in step 1502,
  • step 1506 when it is determined that a 0, (n_k + iwrk) .a0 "(n ⁇ k + iwrk), 1 is substituted for the error detection signal EDF (step 1506), and the procedure proceeds to step 1504.
  • a0, (n ⁇ k + iwrk) a0 ,, (n ⁇ k + iwrk)
  • the procedure goes to step 1504 without performing any operation, and in step 1504, iwrk> The process ends when it is determined to be k.
  • the re-encoding unit 1203 is means for re-encoding a control signal (for example, a FACCH signal), and initializes a calculation area for performing convolutional encoding of the input decoded signal S 1201.
  • An initialization unit to perform, and the decryption input A convolutional encoding unit for convolutionally encoding the signal S1201 and outputting the re-encoded signal S1223.
  • the data format of the input signal is
  • step 1301 a 0 (1) for a 0 (n + 1), a O (2) for a O (n + 2), a 0 (3) for a 0 (n + 3), and a Substitute a0 (4) for 0 (n + 4) and aO (5) for aO (n + 5) (step 1301). Then, within the range of 6 ⁇ iwk ⁇ n + 5 (step 1302), step 1 303 is repeated, and when it is determined that iwk> n + 5 in step 1302, the process ends. .
  • a 3 (i wk) a 0 (i wk) ® a 0 (i wk-1) @ a 0 (i wk-2)
  • a 4 (i wk) a 0 (i wk) ⁇ a O (i wk— 2) a 0 (i wk-4)
  • i wk is incremented by +1 and the procedure proceeds to step 1302.
  • the delay unit 124 and the comparison unit 125 have the same configuration as the delay unit 26 and the comparison unit 25 of the audio signal processing unit, and are the same except that the data length to be handled is different. Shall operate.
  • the signal identification processing unit 1206 includes a data input unit for inputting each error detection signal, each error count, and each decoded signal output from the audio signal processing unit and the control signal processing unit; It comprises an input signal determination unit for determining whether the signal is a signal or a control signal, and an output unit for outputting the determined identification signal, decoded signal, and number of errors.
  • the operation of the signal identification processing unit 122 will be described with reference to the flowchart of FIG.
  • the error detection signal S28b is correct
  • the error number S25 is larger than the set value 1
  • the error detection signal S122 is determined to be correct. If the number of errors S 1 205 is determined to be greater than the set value 3 and the number of errors S 2 5 is determined to be greater than the number of errors S 125, the identification signal S 1 206 a
  • the FA CCH signal is output as the decoded signal S 1 206 b
  • the decoded signal S 1 201 is output
  • the error number S 1 206 c is output as the error number S 1 205.
  • the speech signal is determined as the identification signal S1 206a. Is output as the decoded signal S 1 206 b, and the error number S 2 5 is output as the error number S 1 206 c.
  • the error detection signal S 25, decoded signal S 29, error detection signal S 28 b output from the audio signal processing unit 126, and the control signal processing unit The input error detection signal S125, decoded signal S1201, and error detection signal S122 are input (step 1401).
  • it is determined whether or not the error detection signal S28b is correct (step 1402). If it is determined to be correct, the number of errors S25> set value 1 is determined (step 140). 3). Then, when it is determined to be correct, it is determined whether or not the error detection signal S122 is correct (step 1444).
  • the number of errors S12205 is determined. > Judgment of setting value 3 (step 1405), and when it is judged that the number of errors S 1 205> setting value 3, judge the number of errors S 2 5> number of errors S 1 205 ( Step 1 4 0
  • the identification signal S 1 206 a is a F AC CH signal and the decoded signal S 1 206 b is a decoded signal S 1
  • the identification signal S 1 206 a is a speech signal and the decoded signal S 1 206 b Is the decoded signal S 29, and the number of errors S 1206 c is the number of errors S 25 (procedure 1410).
  • step 1408 is performed.
  • step 14 08 If it is determined that the number of errors S 1 2 0 5 ⁇ set value 4, perform step 14 08 . If the number of errors S 1 2 0 5 ⁇ set value 4, Perform
  • step 140 when it is determined in step 144 that the number of errors is S 2 5 ⁇ set value 1, step 140 is performed.
  • step 1442 the error detection signal S28b is determined to be an error. If the number of errors S 2 5 ⁇ set value 2 is determined (step 1409), and if the number of errors S 2 5 ⁇ set value 2 is determined, perform step 14 If it is determined that S 2 5 ⁇ set value 2, perform step 144.
  • step 1 4 1 the identification signal S1206a, the decoded signal S1206b, and the number of errors S1206c are obtained.
  • set value 1, set value 2, set value 3, and set value 4 are set with the maximum number of errors that can be corrected in the error correction code to be used as a reference value.
  • Set values 1 and 3 may be set to infinity, and set values 2 and 4 may be set to 0.
  • FIG. 16 is a schematic functional block diagram of a signal identification device showing a second embodiment of the signal identification device of the present invention.
  • This signal identification device is provided in a reception device of a transmission / reception device used for digital communication, and the transmission device and the reception device of the transmission / reception device are connected by wire or wirelessly. This is the same as in the first embodiment.
  • the transmitting side is not described, but only the receiving side.
  • the receiving device is divided into three processing procedures: an audio signal processing unit, a control signal processing unit, and a signal identification unit.
  • the audio signal processor is:
  • An error correction decoding unit 21 that receives the received signal S 20 and outputs a decoded signal S 21 a and an overflow signal S 21 b;
  • a state monitoring unit 22 that inputs the overflow signal S 21 b and outputs a switching instruction signal S 22,
  • a switching unit 23 that receives the switching instruction signal S22 and the decoded signal S21a and outputs the switching instruction signal S22 and the decoded signal S21a;
  • a re-encoding unit 24 that receives the decoded signal S 21 a output from the switching unit 23 and outputs a re-encoded signal S 24,
  • the received signal S 20 is input, the received signal S 20 input to the error correction decoding unit 21 is the received signal S 20, the state monitoring unit 22, the switching unit 23, A delay unit 26 that delays by the time processed by the re-encoding unit 24 and outputs a delayed reception signal S 26;
  • the delay receiving signal S 26 and the re-encoded signal S 24 are input, and the comparing unit 25 is configured to output an error number S 25,
  • the control signal processor is:
  • An error correction decoder 1 2 0 1 that receives the received signal S 2 0 and outputs a decoded signal S 1 2 0 1 and an overflow signal S 1 2 0 1 a,
  • a state monitoring unit 1207 which inputs the overflow signal S12201a and outputs a switching instruction signal S1207;
  • Switching section 1 2 0 8 which receives the switching instruction signal S 1 2 0 7 and the decoded signal S 1 2 0 1 and outputs the switching instruction signal S 1 2 0 7 and the decoded signal S 1 2 0 1 When,
  • a re-encoding unit 1 203 which receives the decoded signal S 1 201 from the switching unit 1 208 and outputs a re-encoded signal S 1 203;
  • the received signal S20 is input to the error correction decoding unit 1221, and the received signal S20 is input to the error correction decoding unit 1201. 1208, a delay section 1204 that delays by the time processed by the re-encoding section 1203 and outputs a delayed received signal S1204.
  • the delay reception signal S 1 204 and the re-encoding signal S 1 203 are input, and the comparison unit 1 205 outputs the number of errors S 1 205.
  • the signal identification unit includes: From the audio signal processing unit, the switching instruction signal S22, the decoded signal S21, and the number of errors S25,
  • the error correction decoding unit 21 of the audio signal processing unit, the state monitoring unit 22, the re-encoding unit 24, the comparison unit 25, and the delay unit 26 are a second embodiment of the bit error counting device. Has the same configuration as that described in, and performs the same operation.
  • an operation example of the switching unit 23 will be described with reference to a flowchart of FIG.
  • the error correction decoding unit 1221, the delay unit 1204, the comparing unit 1205, the re-encoding unit 1203, and the state monitoring unit 1207 of the control signal processing unit are the signals of the present invention. It has the same configuration as that described in the first embodiment of the identification device, and performs the same operation except that the data length to be handled is different.
  • an operation example of the switching unit 12208 will be described with reference to a flowchart of FIG.
  • the signal identification processing unit 1206 has the same configuration as the signal identification processing unit described in the first embodiment of the signal identification device of the present invention, and inputs each of the switching instruction signals instead of each error detection signal. Perform the same operation. Industrial potential
  • the bit error identification method and apparatus include land mobile communication such as cordless telephones, car telephones, mobile phones, pagers, simple land-based wireless telephones, teleterminal systems, and marine telephones. It is suitable for use in maritime mobile communication such as maritime satellite communication, or air mobile communication such as airline public telephone.
  • land mobile communication such as cordless telephones, car telephones, mobile phones, pagers, simple land-based wireless telephones, teleterminal systems, and marine telephones. It is suitable for use in maritime mobile communication such as maritime satellite communication, or air mobile communication such as airline public telephone.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

ビッ ト誤り計数装置とその方法及び信号識別装置とその方法 技術分野
この発明は、 ディ ジタル通信において、 受信信号のビッ ト誤り数を計 数する装置とその方法、 及び、 受信信号が音声信号であるか制御信号で あるかの識別を行い、 識別信号、明復号信号、 誤り数を出力する信号識別 装置とその方法に関するものである。 田 背景技術
T DMAディジタル移動通信においては、 音声信号と制御信号の一種 である F A C C H (F a s t A s s o c i a t e d C o n t r o l C h a n n e 1 )信号という異なる信号を 1つのチャネルの同じデータ領 域で伝送する方式が採用されている。 二種類の信号は、 総ビッ ト数は同 一である力 ?、 誤り訂正あるいは誤り検出の方法は異なっている。 音声信 号または F AC CH信号は、 使用状況に応じて、 送信側によ り送信され る。 しかし、 送信信号が音声信号か FACCH信号かを識別するための フラグは送信されない。 そのため、 受信側は、 送られてきた信号で音声 信号か F A C C H信号かを判断する必要がある。
初めに、 従来の信号識別装置の構成について説明する。
従来の信号識別装置は、 音声信号処理用の誤り訂正復号部と、 音声信 号処理用の誤り検出復号部と、 制御信号処理用の誤り訂正復号部と、 制 御信号処理用の誤り検出復号部とから構成される。 音声信号処理用の誤 り訂正復号部は、 送信側において、 音声信号の一部あるいは全部の信号 を符号化したときに用いた誤り訂正符号に対する復号方法を用いてい る。 制御信号処理用の誤り訂正復号部は、 送信側において制御信号の一 部あるいは全部の信号を符号化したときに用いた誤り訂正符号に対する 復号方法を用いている。 音声信号処理用、 または制御信号処理用の各誤 り検出復号部は、 送信側においてそれぞれ付与される誤り検出符号に対 応する検出方法を用いている。
次に、 従来の信号識別装置の動作を示す。 初めに、 送信側から送信信 号を受信する。 そして、 受信した受信信号を音声信号処理用の誤り訂正 復号部と、 制御信号処理用の誤り訂正復号部とにそれぞれ入力する。 入 力した受信信号を各誤り訂正復号部の復号方法に応じて復号し、 それぞ れ復号信号を出力する。 出力した各復号信号を各誤り検出復号部に入力 する。 そして、 送信側において付与された誤り検出符号に基づいて、 復 号信号の一部あるいは全部の誤りの有無を検査し、 それぞれ正誤信号を 出力する。 ここで、 信号識別装置に各復号信号と正誤信号を入力し、 各 正誤信号の誤りを比較し、 誤りが検出されない正誤信号を送信された信 号とみなし、 その信号の復号信号と識別信号を出力する。
信号識別方式に関する文献として、 適当なものがないが、 誤り検出符 号については、 宮川洋、 岩垂好裕、 今井秀樹共著、 (株) 昭晃堂発行、 符 号理論などに詳しい。 また、 『公開特許公報(A ) 昭 60-144038ディジタル 信号伝送システム、 松下電器産業 (株) 、 松家哲之』 に記載されている装 置を 2個使用すれば、 信号識別装置に応用できる。
次に、 ディジタル通信に使用する送受信装置における、 ビッ ト誤り計 数装置について説明する。 近年、 送信側で原信号を畳込み符号化し、 送 信信号として受信側へ伝送し、 受信側において受信信号をビタビ複号化 するディジタル通信方式が提案されている。 この通信方式においては、 送信側から受信側へ既知信号を送らずに、 音声や画像等の主信号自身か らビッ ト誤りの数を計数することが可能である。 それによ り、 受信者 は、 計数したビッ ト誤り数から伝送路の通信品質の良否を判断できる。 以下、 畳込み符号及びビタビ復号を用いた従来のビッ ト誤り計数装置 について説明する。
初めに、 従来のビッ ト誤り計数装置の構成について説明する。 従来の ビッ ト誤り計数装置の送信側は、 誤り訂正符号化部によ り構成される。 また、 従来のビッ ト誤り計数装置の受信側は、 誤り訂正復号部と、 遅延 部と、 再符号化部と、 比較部とにより構成されている。 誤り訂正符号化 部と再符号化部は、 入力信号に対して畳込み符号化をおこなうように構 成され、 誤り訂正復号部は、 畳込み符号化された入力信号に対してビタ ビ復号化をおこなうように構成されている。 遅延部は、 入力信号が誤り 訂正復号部、 再符号化部にて処理され、 比較部に入力されるまでの時間 を遅延するように構成される。 比較部は、 入力された 2信号を比較し、 双方の相違ビッ ト数を計数する。
次に、 従来のビッ ト誤り計数装置の動作を説明する。 まず、 送信側の 誤り訂正符号化部では、 入力した原信号を畳込み符号化し、 送信信号を 出力する。 受信側では、 送信された送信信号を受信し、 遅延部と、 誤り 訂正復号部とに入力する。 誤り訂正復号部では、 入力した受信信号をビ タビ復号化し、 復号信号を出力する。 再符号化部では、 復号信号を入力 し、 再び畳込み符号化し、 再符号化信号を出力する。 比較部では、 遅延 部にて遅延された遅延受信信号と再符号化信号とをビッ ト毎比較して相 違点をカウントし、 誤り率を算出し、 誤り率を出力する。
この種の技術は、 例えば次のような文献に記載されている。
文献; Q U A L C 0 M社、 テクニカルデータシート 「Q0256 K=7 MULTI- CODE R ATE VITERBI DECODER」 (1 9 9 0 - 6 ) (米) P . 1 3, 1 5 - 1 6 o
しかしながら、 第 1に、 従来の信号識別装置は、 誤り検出の結果しか 見ておらず、 どちらの信号でも誤りが検出された場合、 あるいは誤り検 出符号の検出能力を越える誤りが生じた場合には、 識別が困難となる。 例えば、 音声信号の誤り検出符号化の対象以外の信号に誤りが生じた場 合や、 逆に誤り検出符号および符号化対象の信号にのみ誤りが生じた場 合などである。
第 2に、 従来のピッ ト誤り計数装置は、 復号信号に誤りが発生してい ないことを前提とし、 その復号信号を基準として、 受信信号との比較を 行なっている。 そのため、 復号信号に誤りが発生していても、 同様な処 理を行ない、 正確な誤り率が算出されない。
したがって、 本発明において、 信号識別装置は、 各信号の誤り検出結 果と誤り数とにより、 正確な信号識別を可能とする信号識別装置を提供 することを目的とする。
また、 本発明において、 ビッ ト誤り計数装置は、 復号信号に誤りが発 生した場合には予め設定されている誤り率を出力するビッ ト誤り計数装 置を提供することを目的とする。
発明の開示
第 1の発明は、 前記課題を解決するために、 送信側と受信側の間で ディジタル通信を行う送受信装置において、 前記送信側に、 原信号に畳 込み符号化を行って送信信号を出力する誤り訂正符号化部を備えてい ?
受信側には、 前記送信信号を受信した受信信号に対し畳込み符号のビ タビ復号化を行って復号信号を出力し、 該ビタビ復号化の過程でパスメ モリを更新する際に該パスメモリに記録する過まの履歴の数が設定閾値 を越えた場合、 その設定閾値を越えたことを報告するオーバーフロー信 号を出力する誤り訂正復号部と、 設定時間内に発生する前記オーバ一フ 口一信号の数が設定値を越えた場合に切換指示信号を出力する状態監視 部とが設けられている。 さらに、 前記状態監視部から切換指示信号が与 えられない場合は入力した前記復号信号をそのまま出力し、 該切換指示 信号が与えられている場合は設定誤り率を出力する切換部と、 前記切換 部からの復号信号を再び畳込み符号化して再符号化信号を出力する再符 号化部と、 前記受信信号を遅延させて前記再符号化信号にタイミ ングを 合わせた遅延受信信号を出力する遅延部と、 前記再符号化信号と遅延受 信信号を比較してビッ ト誤り数を計数し、 総入力数から誤り率を算出し て出力する比較部と力 ?、 設けられている。
第 2の発明では、 送信側と受信側の間でディ ジタル通信を行う送受信 装置において、 送信側には、 設定周期毎に原信号から誤り検出符号を演 算する誤り検出符号演算部と、 前記原信号と誤り検出符号に対して畳込 み符号化 (またはブロック符号化) を行って送信信号を出力する誤り訂正 符号化部と力 設けられている。
受信側には、 前記送信信号を受信した受信信号に対し畳込み符号の復 号化 (またはブロック符号の復号化) を行う誤り訂正復号部と、 前記誤り 訂正復号部の出力に基づき誤り検出符号の復号を行って復号信号を出力 し、 誤りが検出された場合は誤り検出信号を出力する誤り検出部と、 前 記誤り検出部から誤り検出信号が与えられない場合は入力した前記復号 信号をそのまま出力し、 該誤り検出信号が与えられている場合は設定誤 り率を出力する切換部と力 設けられている。 さらに、 前記切換部から の復号信号を再び畳込み符号化 (またはブロック符号化) して再符号化信 号を出力する再符号化部と、 前記受信信号を遅延させて前記再符号化信 号にタイミ ングを合わせた遅延受信信号を出力する遅延部と、 前記再符 号化信号と遅延受信信号を比較してビッ ト誤り数を計数し、 総入力数か ら誤り率を算出して出力する比較部と力 s、 設けられている。 第 3の発明は、 本発明の信号識別装置を示す。 この信号識別装置は、 ディジタル通信に使用する送受信装置の受信装置に設けられるもので、 送受信装置の送信装置と受信装置は有線あるいは無線で接続されてい る o
以下、 送信側については記載せず、 受信側についてのみ記載するもの とする。
前記受信装置は、 処理手順として音声信号処理部、 制御信号処理部、 信号識別部の 3つに分けられ、
音声信号処理部は :
受信信号を入力し、 復号信号を出力する誤り訂正復号化部と、 前記復号信号を人力し、 誤り検出信号を出力する誤り検出部と、 前記復号信号を入力し、 再符号化信号を出力する再符号化部と、 前記受信信号を人力し、 前記受信信号を前記誤り訂正複号化部に入力 した前記受信信号が前記誤り検出部、 前記再符号化部とによ り処理され る時間だけ遅延させ、 遅延受信信号を出力する遅延部と、
前記遅延受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較部とにより構成され、
制御信号処理部は :
受信信号を入力し、 復号信号を出力する誤り訂正復号化部と、 前記復号信号を入力し、 誤り検出信号を出力する誤り検出部と、 前記復号信号を入力し、 再符号化信号を出力する再符号化部と、 前記受信信号を入力し、 前記受信信号を前記誤り訂正複号化部に入力 した前記受信信号が前記誤り検出部、 前記再符号化部とによ り処理され る時間だけ遅延させ、 遅延受信信号を出力する遅延部と、
前記遅延受信信号と前記再符号化信号を入力し、 誤り数を出力する.比 較部とにより構成され、 信号識別部は:
前記音声信号処理部から前記誤り検出信号と、 前記復号信号と、 前記 誤り数を、
前記制御信号処理部から前記誤り検出信号と、 前記復号信号と、 前記 誤り数を入力する入力部と、
前記受信信号が音声信号であるか制御信号であるかを判断する判断部 と、
識別信号、 復号信号、 誤り数とを出力する出力部とにより構成されて いる。
第 4の発明は、 本発明の信号識別装置を示す。 この信号識別装置は、 ディジタル通信に使用する送受信装置の受信装置に設けられるもので、 送受信装置の送信装置と受信装置は有線あるいは無線で接続されてい る。
以下、 送信側については記載せず、 受信側についてのみ記載するもの とする。
前記受信装置は、 処理手順として音声信号処理部、 制御信号処理部、 信号識別部の 3つに分けられ、
音声信号処理部は :
受信信号を入力し、 復号信号とオーバーフロー信号を出力する誤り訂 正復号化部と、
前記オーバーフロー信号を入力し、 切換指示信号を出力する状態監視 部と、
前記切換指示信号と前記復号信号を入力し、 前記切換指示信号と前記 復号信号と誤り数を出力する切換部と、
前記切換部から出力された前記復号信号を入力し、 再符号化信号を出 力する再符号化部と、 前記受信信号を入力し、 前記受信信号を前記誤り訂正復号化部に入力 した前記受信信号が前記状態監視部、 前記切換部、 前記再符号化部とに より処理される時間だけ遅延させ、 遅延受信信号を出力する遅延部と、 前記遅延受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較部とにより構成され、
制御信号処理部は :
受信信号を入力し、 復号信号とオーバーフロー信号を出力する誤り訂 正復号化部と、
前記オーバ—フロー信号を入力し、 切換指示信号を出力する状態監視 部と、
前記切換指示信号と前記復号信号を入力し、 前記切換指示信号と前記 復号信号と誤り数を出力する切換部と、
前記切換部から出力された前記復号信号を入力し、 再符号化信号を出 力する再符号化部と、
前記受信信号を人力し、 前記受信信号を前記誤り訂正複号化部に入力 した前記受信信号が前記状態監視部、 前記切換部、 前記再符号化部とに より処理される時間だけ遅延させ、 遅延受信信号を出力する遅延部と、 前記遅延受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較部とにより構成され、
信号識別部は:
音声信号処理部から前記切換指示信号と、 前記復号信号と、 前記誤り 数を、
制御信号処理部から前記切換指示信号と、 前記復号信号と、 前記誤り 数を入力する入力部と、
前記受信信号が音声信号であるか制御信号であるかを判断する判断部 と、 その判断された識別信号、 復号信号、 誤り数とを出力する出力部とに より構成されている。 図面の簡単な説明
第 1図は、 ビッ ト誤り計数装置の第 1の実施例を示す機能ブロック図 である。
第 2図は、 誤り訂正符号化部の動作を示すフローチヤ一トである。 第 3 a図は、 誤り訂正復号化部の動作を示すフローチヤ—トである。 第 3 b図は、 誤り訂正複号化部の手順 1の動作を示すフローチヤ一 ト である。
第 3 c図は、 誤り訂正復号化部の手順 1の動作を示すフローチヤ一 ト である。
第 3 d図は、 誤り訂正復号化部の手順 2の動作を示すフローチヤ— ト である。
第 3 e図は、 誤り訂正復号化部の手順 3の動作を示すフローチャー ト である。
第 3 f 図は、 誤り訂正復号化部の手順 4の動作を示すフローチャート である。
第 3 g図は、 トレリス線図とビタビ復号の動作例を示す状態図であ る。
第 4図は、 状態監視部の動作を示すフローチヤ一トである。
第 5図は、 切換部の動作を示すフローチャートである。
第ら a図は、 遅延部の動作を示す詳細機能ブロック図である。
第 6 b図は、 遅延部の動作を示すフローチャートである。
第 7 a図は、 比較部の動作を示すフローチャー トである。
第 7 b図は、 比較部の動作を示すフローチャートである。 第 8図は、 ビッ ト誤り計数装置の第 2の実施例を示す機能ブロック図 である。
第 9図は、 誤り検出符号演算部の動作を示すフローチヤ一トである。 第 1 0図は、 誤り検出部の動作を示すフローチヤ一トである。
第 1 1図は、 誤り検出部の動作を示すフローチャートである。
第 1 2図は、 信号識別装置の第 1の実施例を示す機能ブロック図であ る
第 1 3図は、 制御信号用の再符号化部の動作を示すフローチヤ一 トで める。
第 1 4図は、 信号識別処理部の動作を示すフローチヤ一トである。 第 1 5図は、 制御信号用の誤り検出部の動作を示すフローチヤ一トで める。
第 1 6図は、 信号識別装置の第 2の実施例を示す機能ブロック図であ る
第 1 7図は、 信号識別装置の切換部の動作を示すフローチヤ一 トであ る。 発明を実施するための最良の形態 以下の実施例において用いられる変数 i 、 m、 n、 kは、 整数とし、 n I =拘束長 (ここで、 拘束長とは、 出力の符号化ビッ トに影響を与える 入力情報ビッ ト数である) とする。 尚、 これらの変数は、 各標準規格に合 うように調整できるものとする。 以下の実施例においては、 米国 T I A の I S 5 4の標準規格に対応するように記載している。 · を乗算演算 子、 /を除算演算子、 ®を排他的論理和演算子とする。
以下、 ビッ ト誤り計数装置の第 1の実施例について説明する。
第 1図は、 本発明の第 1の実施例を示すビッ ト誤り計数装置の概略の 機能ブロック図である。 このビッ ト誤り計数装置は、 ディジタル通信に 使用する送受信装置の送信装置 J_Q_及び受信装置 _QJこ設けられるもの で、 前記送信装置! _0_と前記受信装置^ QJま有線あるいは無線で接続さ れている。
初めに、 前記送信装置丄—QJま、 原信号 S 1 0を入力し、 送信信号 S 1 1を出力する誤り訂正符号化部 1 1により構成されている。
次に、 前記受信装置 ϋは、 受信信号 S 2 0を入力し、 復号信号 S 2 1 a とオーバーフロー信号 S 2 1 bを出力する誤り訂正復号化部 2 1 と、
前記オーバ—フロー信号 S 2 1 bを入力し、 切換指示信号 S 2 2を出 力する状態監視部 2 2と、
前記切換指示信号 S 2 2と前記復号信号 S 2 1 aを人力し、 前記復号 信号 S 2 1 aと誤り率 S 2 3 aを出力する切換部 2 3と、
前記切換部 2 3から出力された前記復号信号 S 2 1 aを入力し、 再符 号化信号 S 2 4を出力する再符号化部 2 4と、
前記受信信号 S 2 0を入力し、 遅延受信信号 S 2 6を出力する遅延部 2 6と、
前記遅延受信信号 S 2 6と前記再符号化信号 S 2 4を入力し、 誤り率 S 2 5を出力する比較部 2 5とにより構成されている。
次に、 フローチャー トを用いて各装置細部の構成又は動作例を説明を する。
初めに、 前記送信装置 i ^について説明する。
前記誤り訂正符号化部 1 1は、 入力した原信号 S 1 0の畳込み符号化 を行うための計.算領域の初期化を行う初期化部と、 入力した原信号 S 1 0を畳込み符号化し、 前記送信信号 S 1 1 を出力する畳込み符号化部と により構成されている。 次に、 前記誤り訂正符号化部 1 1の動作例を第 2図のフロ一チャートを用いて説明する。
ここで、 入力する信号のデータ形式を
a 0 (1 )、 a 0 (2)、 ···、 a 0 (n)
とし、 出力する信号のデータ形式を
a l (l)、 a 2 (l )、 a l (2)、 a 2 (2)、 -"、 a l (n)、 a 2 (n) とする。
まず初めに、 a 0 (— 4)、 a O (— 3)、 a 0 (— 2)、 a 0 (— 1 )、 a 0 (0)の初期化を行なう(手順 2 0 1 )。 通常、 0 (ゼロ)を入れて初期化 を行なっている。 1≤ i≤ nの範囲内において、 手順 2 0 3を繰り返 す。 ここで、 iは、 1に初期設定されているものとする。 手順 2 03で は、 a 0 ( i )を人力し、
a l ( i )= a 0 ( i ) a O 1) a 0 ( i _3) a 0 ( i - 5 a 2 ( i )= a 0 ( i ) a 0 ( i— 2) a 0 3) a 0 ( i— 4) a 0 ( i— 5)
を計算し、 a l ( i )、 a 2 ( i )を出力する。 そのあと、 i を + 1インク リ メン トし、 手順 2 02へ進み、 i≤ nと判断されたときは同様な処理 を繰り返し、 i 〉 nと判断されたときに処理を終了する。 ここで、 は、 排他的論理和演算子とする。 ® 次に、 前記受信装置 こおいて、
前記誤り訂正複号化部 2 1は、 ビタビ復号を行なうために必要なデー タを初期化する初期化部と、 前記受信信号 S 20を入力する入力部と、 ブランチメ ト リ ッ ク演算、 A C S演算、 パス情報決定とパスメモリ の オーバ一フロー制御を行なう手順 1 と、 パスメモリのオーバ一フローで ないと判断されたときにパス収束を行なう手順 2と、 パスメモリのォー バーフローと判断されたときに前記オーバーフロー信号 S 2 1 aを出力 する手順 3と、 最尤メ トリ ックを算出する最尤メ トリ ック算出部と、 復 号値を決定する手順 4と、 前記復号信号 S 2 1 aを出力する出力部とに よ り構成されている。 次に、 前記誤り訂正復号化部 2 1の動作例を第 3 a図、 第 3 b図、 第 3 c図、 第 3 d図、 第 3 e図、 第 3 f 図のフロー チャー トを用いて説明する。 なお、 今回用いる トレリス線図とビタビ復 号の例を第 3 g図に示す。
手順 30 1において、 i = l、 t = 2、 s 2 ( i m) = 0、 j = 0、 P M ( i m、 l ) = i m (ここで、 0≤ i m≤2 n l- 1とする) を行ない 初期化をする。 次に、 a l, ( i ) 、 a 2' ( i ) を入力し (手順 302 ) 、 m≤2 1を判断し (手順 303 ) 、 m≤ 2 n - 1 と判断された ときは s 1 (m) = s 2 (m) を行ない (手順 304 ) 、 m〉2 n l- 1— 1と 判断されたときに処理を終了する。 ここで、 0≤ i 2 n n 11— 1と し、 i mはあらかじめ 0に初期化されており、 手順 303を行なった後 に + 1インクリ メ ン トする。 次に、 ブランチメ ト リ ック演算、 AC S演 算、 パス情報決定を行なう手順 1の動作を第 3 b図、 第 3 c図のフロー チヤ一 トを用いて説明する。 手順 30 5はブランチメ トリ ツク演算を行 なう手順であり、 入力信号 a l, ( i ) 、 a 2' ( i ) とあらかじめ設定され ている枝メ ト リ ック b l (m、 k 0) 、 b 2 (m、 k 0) 、 b 1 (m、 k 1 ) 、 b 2 (m、 k 1 ) のハミ ング距離 (枝メ トリ ック) を計算する下記 の式
x = a l ' ( i )㊉ b l (m、 k O) +a 2' ( i )0b 2 (m, k 0 ) y = a 1 ' ( i ) ®b 1 (m、 k l ) + a 2' ( i )㊉ b 2 (m、 k 1 ) を実行する。 ここで、 この計算は、 積和型を用いても良い。 手順 30 6 から手順 308、 手順 3 1 2は、 AC S (add compare select)演算を行な う手順である。 まず、 手順 3 06において現時刻の枝メ ト リ ック (x、 y ) と一つ前の時刻の枝メ トリ ック (s 1 (k 0) 、 s i (k 1 ) ) を加え る。 以下の式 s x= s 1 (k 0 ) + x
s y = s 1 ( k 1 ) + y
はこの処理を行なう。 次に、 手順 306で計算された s χと s yを比較し (手順 307 ) 、 s ≤ s と判断されたときは手順 308において s 2 (m) = s を行ない、 s > s yと判断されたときは手順 3 1 2において s 2 (m) = s を行なう。 手順 309から手順 3 1 1、 手順 3 1 3から 手順 3 1 5は、 パス情報決定を行なう手順である。 まず、 手順 3 08を 終えた後に、 生き残りパス k 0 (それぞれの状態に達するパスが一つだけ 残されていること) をパスメモリ PM (m、 t ) に代入し (手順 3 0 9) 、 1≤ i m≤ t— 1の範囲でワークメモリ WM (m、 i m) に PM ( k 0、 i m) を代入する (手順 3 1 0、 3 1 1 ) 。 他方、 手順 3 1 2を 終えた後に、 生き残りパス k 1をパスメモリ PM (m、 t ) に代入し (手 順 3 1 3) 、 1≤ i m≤ t— 1の範囲でワークメモリ WM (m、 i m) に PM (k 1、 i m) を代入する (手順 3 1 4、 3 1 5) 。 ここで、 i mは あらかじめ 1に初期化されており、 手順 3 1 0, 3 1 4が行なわれた後 に + 1インクリ メ ン トする。 次に、 0≤ i m≤2 "卜 1の範囲 (手順 3 1 6 ) 、 かつ、 1≤ i t≤ t - 1の範囲において、 PM ( i m、 i t ) =W M ( i m、 i t ) を行なう (手順 3 1 8)。 ここで、 i mと i tは、 あら かじめ 1に初期化されており、 各々手順 3 1 6または 3 1 7を行なった 後に + 1インクリメントする。 尚、 今回、 手順 1においては、 排他的論 理和演算を用いて行なっている力 ?、 積和型演算を用いても同様な結果が 得られる。 この場合、 手順 305においては、
X = a 1 ' ( i ) X b 1 (m、 k O) + a 2, ( i ) X b 2 (m、 k 0 ) y = a 1 ' ( i ) X b 1 (m、 k 1 ) + a 2, ( i ) X b 2 (m、 k 1 ) を行なう。 そして手順 3 07においては、 s x≥ s vを判断し、 s .≥ s , と判断されたときは手順 308へと進み、 s、.< s と判断されたときは 手順 3 1 2へと進み、 以降同様な処理を行なう。
次に、 手順 3 1 9 (第 3 a図に記載) において t = t + 1を行ない、 t ≥m 1 を判断する (手順 3 2 0 ) 。 そして、 t <m 1 と判断されたときは 手順 2を行ない、 t ≥m 1 と判断されたときは手順 3を行なう。 ここ で、 m 1 はパスメモリ長とする。
次に、 パスメモリのオーバ一フローでないと判断された後にパス収束 を行なう手順 2の動作を第 3 d図のフローチャートを用いて説明する。 手順 3 2 0でパスメモリオーバ一フローでないと判断されたときであ り、 1≤m≤ 2 π 1 · !— 1の範囲内で下記の式
PM (m, 1 ) =PM (0, 1 )
を判断し (手順 3 2 1 ) 、 すべて上式が満たされたときは手順 32 3から 手順 3 3 0を行ない、 一つでも上式が満たされないときはこの処理を終 了する。 ここで、 手順 3 2 3から手順 3 3 0について説明する。 手順 3
2 3は復号値を決定する手順であり、 PM (0、 l ) ≥ 2 n l 2を判断し (手順 3 2 3 ) 、 P M ( 0、 1 ) ≥ 2 n 12と判断されたときは a 0, ( j ) に 1を代入し (手順 3 2 4 ) 、 P M ( 0、 1 ) < 2 n 1 - 2と判断されたとき は a 0, ( j ) に 0を代入して (手順 3 2 5 ) 、 復号値 a 0' ( j ) を決定す る。 そして、 j を + 1インクリメ ン トする (手順 3 2 6 ) 。 次に、 パスメ モリ シフ トの処理を行なう手順 3 2 7から手順 3 2 9について説明す る。 0≤m≤ 2 n 1— 1の範囲内であり (手順 3 2 7 ) 、 かつ、 l≤ i t ≤ t一 1の範囲内で (手順 3 2 8 ) 、 式 PM (m、 i t ) =PM (m、 i t + 1 ) を実行する (手順 3 2 9 ) 。 そして、 t = t一 1 を行ない (手順
33 0 ) 、 手順 3 2 1へ戻り、 同様な処理を行なう。
次に、 パスメモリのオーバーフローと判断された後に前記オーバ一フ ロー信号 S 2 1 aを出力する手順 4の動作を第 3 e図のフローチャー ト を用いて説明する。 手順 3 2 0でパスメモリオーバーフローと判断さ れ、 前記オーバ—フロー信号 S 2 1 aを出力する (手順 3 3 1 ) 。 手順 3 32から手順 33 5は最尤メ トリ ックを算出する手順である。 まず、 最尤メ トリ ック算出を行なうための初期化 Mm | = 0、 Sm i n= s 1 (0) を行なう (手順 332 ) 。 次に、 1≤m≤2 n 】— 1の範囲内で (手順 333 ) 、 s 1 (m) <Smi nを判断し (手順 334 ) 、 s 1 (m) <Smi n と判断されたときは、 Mm l=m、 Sm i n- s 1 (m) を行ない (手順 33 5 ) 、 そうでないときは手順 33 3に戻る。 そして、 手順 3 3 3で m> 2 n l- 1— 1 と判断されたときに手順 336へ進む。 手順 3 36から手順 338は復号値を決定する手順である。 手順 336において PM (M ,、 1) ≥2 n l2を判断し、 PM (Mm l、 1 ) ≥ 2 n '— 2であるときは a 0, ( j ) に 1を代入し (手順 33 7 ) 、 PM (Mm l, 1 ) < 2 π卜 である ときは a 0, ( j ) に 0を代入する (手順 338 ) 。 そして、 手順 33 9 において j = j + 1を行なう。 次に、 パスメモリシフトの処理を行なう 手順 34 0から手順 34 2について説明する。 これは手順 3 2 7から手 順 32 9と同様な処理を行なうものである。 ここで、 0≤m≤2 n l- 一 1の範囲 (手順 3 4 0 ) 、 かつ、 1≤ i t≤ t一 1の範囲 (手順 3 4 1 ) において、 式 PM (m、 i t ) = PM (m、 i t + 1 ) を実行する (手順 34 2) 。 そして、 t = t一 1を行ない (手順 34 3 ) 、 処理を 終了する。
次に、 手順 344 (第 3 a図に記載) において i = i + 1を行ない、 i 〉nを判断する (手順 34 5 ) 。 そして、 i≤ nと判断されたときは手順
3 02からの処理を繰り返し行ない、 i >nと判断されたときは手順 3
4 6に進み、 最尤メ トリ ックを算出する。 ここで、 最尤メ トリ ックの算 出は、 手順 332から手順 33 5までの処理と (第 3 e図に記載) と同様 とする。
次に、 復号値を決定する手順 4の動作例を第 3 f 図のフローチャー ト を用いて説明する。 j≤ nの範囲内において (手順 347 )、 PM (Mm |、 i t) ≥2 "' 2を判断する (手順 348)。 この場合、 手順 4のスタート 時点における j に対し、 i tは l≤ i t≤ n - ( j - 1 ) の範囲で変化す る。 P M (M i t ) ≥ 2 π 2と判断されたときは a 0, ( j ) に 1を 代入し (手順 34 9 ) 、 PM (Mra l、 i t ) < 2 n卜-2と判断されたときは a 0, ( j ) に 0を代入する (手順 3 50)。 そして、 j = j + l、 i t = i t + 1を行なレ、 (手順 3 5 1 ) 、 手順 347に戻り、 j 〉 nと判断され たときに処理を終了する。 そして、 手順 3 52において (第 3 a図に記 載) 、 a 0, (1 ) 、 "-、 a 0' (n) を出力し処理を終了する。
前記状態監視部 22は、 オーバーフロー信号 S 2 1 bの入力を判断す るオーバーフロー信号識別部と、 オーバ一フロー信号 S 2 1 bを監視 し、 切換指示信号 S 22を出力する切換指示信号出力部とによ り構成さ れている。 次に、 前記状態監視部 22の動作例を第 4図のフローチヤ— トを用いて説明する。
初めに、 iに 1を代入して初期化を行なう (手順 40 1 ) 。 次に、 前記 オーバ—フロー信号 S 2 1 bが前記誤り訂正復号化部 2 1 よ り入力され るか否かを判定し (手順 402 ) 、 前記オーバ—フロー信号 S 2 1 bが入 力されたと判断したときは、 前記オーバーフロー信号 S 2 1 bのカウン タ NOVFを + 1インクリ メ ン ト し (手順 403 ) 、 手順 404において i > nと判断されるまで同様な処理を繰り返す。 そして、 手順 4 04に おいて i 〉 nと判断されたときは、 あらかじめ設定してある設定値と力 ゥンタ N 0 V Fを比較し (手順 4 05) 、 カウンタ NOVFの値が設定値 よ り も大きいと判断されたときは、 切換指示信号 EDFに 1を代入して 切換指示信号 EDFを出力し (手順 4 06 ) 、 そうでなければ前記切換指 示信号 EDFに 0を代人して切換指示信号 E D Fを出力し (手順 4 0 7) 、 処理を終了する。 前記切換部 2 3は、 前記復号信号 S 2 1 aと前記切換指示信号 S 1 1 とを入力するデータ入力部と、 前記復号信号 S 2 1 aを出力する復号信 号出力部と、 設定された誤り数や誤り率を出力する設定値出力部とによ り構成されている。 前記の動作例を第 5図のフローチヤ一トを用いて説 明する。 まず、 前記復号信号 S 2 1 aを a 0, ( 1 ) 、 ···、 a 0, (n) の形 式で入力し、 前記切換指示信号 S 2 2 EDFを入力する (手順 5 0 1 ) 。 次に、 入力した前記切換指示信号 S 2 2 EDFが EDF= 1であるか否 かを判断する (手順 5 02 ) 。 そして、 EDF= 0である場合は、 入力し た前記復号信号 S 2 1 aをそのまま出力し (手順 5 03) 、 EDF= 1で ある場合は、 あらかじめ 0〜 5 0 %の間に設定された誤り数や誤り率を 出力する (手順 504 ) 。
前記再符号化部 2 4は、 前記誤り訂正符号化部 1 1 と同様な構成であ り、 前記誤り訂正符号化部 1 1 と同一な符号化手段により、 入力信号を 再符号化する手段であるものとする。
前記遅延部 2 6は、 遅延カウンタの初期値を入力する遅延カウンタ初 期値入力部と、 カウンタによ り遅延を行うカウンタ部と、 前記受信信号 S 2 0を出力する信号出力部とにより構成される。 前記の動作例を第 6 a図の詳細機能プロック図と、 第 6 b図のフローチャー トを用いて説明 する。
初めに、 前記受信信号 S 2 0を入力する (手順 6 0 1 ) 。 次に、 あらか じめ設定されている今回遅延する時間分のカウンタ値を入力し (手順 6 0 2) 、 前記カウンタ値をスター トさせる (手順 6 0 3 ) 。 ここで、 前記力 ゥンタ値は、 前記受信信号 S 2 0が前記誤り訂正復号化部 2 0、 前記状 態監視部 2 2、 前記切換部 2 3、 前記再符号化部 2 4、 前記比較部 2 5 と処理される時間だけ、 前記遅延部 2 6に入力した前記受信信号 S 2 0 を遅延させる値とする。 次に、 クロック信号を入力し (手順 6 04 ) 、 前 記クロック信号が入力されるごとに前記力ゥンタ値を 1ずつデクリメン トし (手順 6 0 5 ) 、 前記カウンタ値が 0 (ゼロ) になるまで繰り返し、 手順 604、 手順 605の処理を行なう (手順 6 06 ) 。 手順 6 06にお いて、 前記カウンタ値が 0 (ゼロ) と判断されたときは、 前記カウンタ部 よ り制御信号を出力して (手順 6 0 7 ) 、 前記受信信号 S 2 0を出力し (手順 608 ) 、 処理を終了する。
前記比較部 2 5は、 前記遅延受信信号 S 26と再符号化信号 S 24を ビッ トごとに比較するビッ ト比較部と、 誤り率 S 2 5を算出する誤り率 算出部とによ り構成されている。 前記の動作例を第 7 a図、 第 7 b図の フローチャー トを用いて説明する。 ここで、 前記遅延受信信号 S 26を 入力するデータ形式を
a l, (l ) 、 a 2, (l) 、 ···、 a 1 ' (n) , a 2' (n)
とし、 前記再符号化信号 S 24を入力するデータ形式を
a 1 ',( 1 ) 、 a 2" ( 1 )、 …ヽ a 1 " ( n ) , a 2 " ( n )
とする。 まず、 iに 1を代入する (手順 70 1)。
まず、 a l, ( i ) 、 a 1" ( i ) を入力し (手順 702 ) 、 a 1' ( i ) = a 1 " ( i ) を判断する (手順 703 ) 。 a 1 ' ( i ) ÷ a 1" ( i ) と判断さ れたときは、 N E R R = N E R R + 1を行なって (手順 704 ) 手順 70 5を行ない、 a 1, ( i ) = a 1" ( i ) と判断されたときは、 何も処理を行 なわず手順 705を行なう。
次に、 a 2, ( i ) 、 a 2 " ( i ) を入力し (手順 70 5) 、 a 2 ' ( i ) = a 2 " ( i ) を判断する (手順 706 )。 a 2' ( i ) ÷ a 2" ( i ) と判断さ れたときは N E R R = N E R R + 1を行なって (手順 707 ) 手順 708 を行ない、 a 1, ( i ) = a 1" ( i ) と判断されたときは何も処理を行なわ ず手順 708を行なう。 そして、 i = i + 1を行なレゝ (手順 708) 、 手 順 70 9において n≤ i を判断する。 ここで、 i≤ nと判断されたとき は手順 7 0 2から手順 7 0 8の処理を繰り返し、 i 〉nと判断されたと きは手順 7 1 0において nを 2倍した数で誤り数 N E R Rを除算して誤 り率 RER Rを求める。 そして、 誤り数 NERRや誤り率 R E R Rを出 力し (手順 7 1 1 ) 、 誤り数 NE RRに 0 (ゼロ) を代入する (手順 7 1 2) o
次に、 ビッ ト誤り計数装置の第 2の実施例について説明する。
第 8図は、 本発明の第 2の実施例を示すビッ ト誤り計数装置の概略の 機能ブロック図である。 このビッ ト誤り計数装置は、 第 1の実施例に示 したようにディジタル通信に使用する送受信装置の送信装置! ^及び受 信装置 ^_2Jこ設けられるものである。
前記送信装置丄 _0_は、 原信号 s 1 0を入力し、 誤り検出符号演算結果
S 2 7を出力する誤り検出符号演算部 2 7と、
前記誤り検出符号演算結果 S 2 7を入力し、 送信信号 S 1 1を出力す る誤り訂正符号化部 1 1 とにより構成されている。
また、 前記受信装置 ^_QJま、 受信信号 S 2 0を入力し、 復号信号 S 2 1 aを出力する誤り訂正複号化部 2 1 と、
前記復号信号 S 2 1 aを入力し、 復号信号 S 2 8 aと誤り検出信号 S 28 bを出力する誤り検出部 2 8と、
前記復号信号 S 2 8 aと前記誤り検出信号 S 2 8 bを入力し、 前記復 号信号 S 2 8 aと誤り率 S 23 aを出力する切換部 23と、
前記復号信号 S 2 8 aを入力し、 再符号化信号 S 2 4を出力する再符 号化部 24と、
前記受信信号 S 2 0を入力し、 遅延受信信号 S 2 6を出力する遅延部 2 6と、
前記遅延受信信号 S 2 6と前記再符号化信号 S 2 4を入力し、 誤り率 S 2 5を出力する比較部 2 5とにより構成されている。 次に、 フローチヤ一 トを用いて各装置細部の構成又は動作例を説明を する。
初めに、 前記送信装置 J_QJこついて説明する。
前記送信装置上 の誤り検出符号演算部 2 7は、 入力信号から最重要 の mビッ トを選択するビッ ト選択部と、 式
V ( X ) · Xゾ Gc r c ( x ) =Q ( x ) +B ( x ) /Gc r c ( x ) を計算し、 余り多項式 B (x) を算出する、 符号化部とによ り構成され る。 次に、 前記誤り検出符号演算部 2 7の動作例を第 9図のフローチヤ 一トを用いて説明する。
ここで、 入力信号の形式を、
a 0 ( 1 ) 、 a 0 (2) 、 ' a 0 (n-k)
とし、 出力信号の形式を、
a 0 (l ) 、 a 0 (2 ) , · 、 a 0 (n-k) , ·· a 0 (n) とする。 ここで、 この実施例においては、 米国 T I Aの I S 54の標準 規格に対応するように記載しているため、 m= 1 2、 k = 7、 n = 89 とする。 まず、 原信号 s l Oを a 0 ( 1 ) 、 a 0 (2) 、 ···、 a 0 (n - k) という形式で入力する (手順 90 1) 。 人力信号から最重要の mビッ トを選択し、 下記のデータ形式
V (1) 、 V (2) 、 ···、 V (m) ここで、 (n— k) ≥m に入力する (手順 90 2 ) 。 次に、 手順 9 0 2で得られた V ( 1 ) 、 V (2 )、 ···、 V (m) を利用して、 下記の式
V ( X ) · X k/Gc r c ( X ) = Q (x) +B (x) /Gc r c (x) を計算し、 余り多項式 B (x) を算出する。 ここで、 Ge f e (x) を生成多 項式、 B ( X ) を余り多項式、 Q ( X ) を商多項式とし、 米国 T I Aの I S 54の標準規格に合わせる場合は、
V ( X V ( 1 ) · X 1 '+V (2 10十… + V ( 1 2 0
X G c r c ( N x ) = x 7 + x 5+ x 4+ x 2+ x + 1
B (x) -V (m+ 1) - x6 + V (m+2) - x5+〜+V(m+k) · x 0 とする (手順 903 ) 。 次に、 算出された B (x) の係数
V (m + 1 ) 、 V (m+2) , -"、 V (m+ k)
を、
a 0 (n— k:) 、 a 0 (n— k— 1) 、 …ヽ a 0 (n)
に代入する (手順 903 ) 。 そして、 誤り検出符号演算結果 S 27を下記 の形式
a 0 (l) 、 a 0 (2) 、 '"、 a 0 (n— k) 、 '"、 a 0 (n) で出力する (手順 904 )。
前記誤り訂正符号化部 1 1は、 本発明のビッ ト誤り計数装置の第 1の 実施例において説明した処理を行い、 前記誤り検出符号演算結果 S 2 7 を入力し、 前記送信信号 S 1 1を出力する。
次に、 前記受信装置 _QJこついて説明する。
前記誤り訂正複号化部 2 1のフローチヤ一トは、 本発明のビッ ト誤り 計数装置の第 1の実施例の第 3 c図のフローチャートにおいて手順 3 1 6から手順 3 1 8、 第 3 a図のフローチヤ—トにおいて手順 3 1 9、 3 20、 手順 2、 手順 3がないものである。 他の動作は本発明のビッ ト誤 り計数装置の第 1の実施例のフローチャートに記載したものと同様であ る。
次に、 前記誤り検出部 28について説明する。
前記受信装置 ϋの前記誤り検出部 28は、 前記誤り検出符号演算部 2 7と同様な入力信号から最重要の mビッ トを選択するビッ ト選択部 と、 式
V (x) - X k/G c (x) =Q' (x) +B' (x) /Gc r c (x) を計算し、 余りの B' (x) を算出する前記誤り検出符号演算部 27と同様 な符号化部と、 算出された B' ( X ) の係数と入力信号の一部とを比較し、 誤り検出信号 E D Fを生成する誤り検出信号生成部とによ り構成されて いる。 次に、 前記誤り検出部 2 8の動作例を第 1 0図及び第 1 1図のフ ローチャー トを用いて説明する。
ここで、 入力信号の形式を、
a 0, (l ) 、 a 0, (2) 、 …ヽ a 0' (n_k)、 …ヽ a 0, (n) とし、 出力信号の形式を、
a 0' (l ) 、 a 0' (2) 、 ···、 a 0, (n— k) 、 "ヽ a 0' (n) そして、 EDF'= 1または、 EDF'=0
とする。 前記復号信号 S 2 1 aを a 0, ( 1 ) 、 ···、 a 0' (n) の形式で 入力し (手順 1 1 1 ) 、 入力信号から最重要の mビッ トを選択し V, ( 1 ) 、 ···、 V, (m) に代入し (手順 1 1 2) 、 余り多項式 B, (X ) を算 出する (手順 1 1 3)処理方法は、 前記誤り検出符号演算部 2 7と同一で ある。 まず、 E D F,に 0を代入し (手順 1 14) 、 i≤ kである限り、 手 順 1 1 6、 1 1 7を繰り返す (手順 1 1 5) 。 手順 1 1 5で i≤ kと判断 された場合は、 手順 1 1 3において得られた余り多項式 B, (X ) の係数
V (m+ 1 ) 、 …ゝ V (m+ k)
と入力した前記復号信号 S 2 1 aの
a 0, (n k + 1 ) 、 …ゝ a 0, (n)
について、 下記の式
V (m+ i ) = a 0' (n-k+ i )
を判断し (手順 1 1 6) 、 誤りがあれば前記誤り検出信号 EDF'= 1 とす る (手順 1 1 7)。 誤りがなければ手順 1 1 5に戻り、 同様な処理を繰り 返す。 ここで、 iの初期値は 1であり、 手順 1 1 5の処理が行われるご とに、 + 1 イ ンク リ メ ン トする。 そして、 手順 1 1 5の一連の処理が終 了した後、 誤りが検出ざれないときは下記の形式 a 0' ( 1 ) 、 ···、 a 0, (n) と EDF,= 0
で、 誤りが検出されたときは下記の形式
a 0, (1 ) 、 -"、 a 0' (n) と EDF'= 1
で、 前記復号信号 S 2 8 aと前記誤り検出信号とを出力する。
前記切換部 2 3、 前記再符号化部 2 4、 前記遅延部 2 6、 前記比較部 2 5の処理方法は、 各々、 第 1の実施例において用いたものと同様なも のとする。
次に、 本発明の信号識別装置の第 1の実施例を示す。
第 1 2図は、 本発明の第 1の実施例を示す信号識別装置の概略の機能 ブロック図である。 この信号識別装置は、 ディジタル通信に使用する送 受信装置の受信装置に設けられるもので、 送受信装置の送信装置と受信 装置は有線あるいは無線で接続されている。
以下、 送信側については記載せず、 受信側についてのみ記載するもの とする。
前記受信装置は、 処理手順として音声信号処理部、 制御信号処理部、 信号識別部の 3つに分けられ、
音声信号処理部は :
受信信号 S 2 0を人力し、 復号信号 S 2 9を出力する誤り訂正復号化 部 2 9と、
前記復号信号 S 2 9を入力し、 誤り検出信号 S 2 8 bを出力する誤り 検出部 2 8と、
前記復号信号 S 2 9を入力し、 再符号化信号 S 2 4を出力する再符号 化部 24と、
前記受信信号 S 2 0を入力し、 前記受信信号 S 2 0を前記誤り訂正復 号化部 2 9に入力した前記受信信号 S 2 0が前記誤り検出部 2 8、 前記 再符号化部 2 4 とにより処理される時間だけ遅延させ、 遅延受信信号 S 2 6を出力する遅延部 2 6と、
前記遅延受信信号 S 2 6 と前記再符号化信号 S 2 4を入力し、 誤り数 S 2 5を出力する比較部 2 5とにより構成され、
制御信号処理部は :
受信信号 S 2 0を入力し、 復号信号 S 1 2 0 1 を出力する誤り訂正復 号化部 1 2 0 1 と、
前記復号信号 S 1 2 0 1を入力し、 誤り検出信号 S 1 2 0 2を出力す る誤り検出部 1 2 0 2と、
前記復号信号 S 1 2 0 1 を入力し、 再符号化信号 S 1 2 0 3を出力す る再符号化部 1 2 0 3と、
前記受信信号 S 2 0を入力し、 前記受信信号 S 2 0を前記誤り訂正復 号化部 1 2 0 1に入力した前記受信信号 S 2 0が前記誤り検出部 1 2 0 2、 前記再符号化部 1 2 0 3 とにより処理される時間だけ遅延させ、 遅 延受信信号 S 1 2 0 4を出力する遅延部 1 2 0 4と、
前記遅延受信信号 S 1 2 0 4 と前記再符号化信号 S 1 2 0 3を入力 し、 誤り数 S 1 2 0 5を出力する比較部 1 2 0 5とにより構成され、 信号識別部は :
前記音声信号処理部から前記誤り検出信号 S 2 8 bと、 前記復号信号 S 2 9と、 前記誤り数 S 2 5を、
前記制御信号処理部から前記誤り検出信号 S 1 2 0 2 と、 前記復号信 号 S 1 2 0 1 と、 前記誤り数 S 1 2 0 5を入力する手段と、
前記受信信号 S 2 0が音声信号であるか制御信号であるかを判断する 手段と、
識別信号、 復号信号、 誤り数とを出力する手段とによ り構成されてい る。
次に、 各装置細部の構成又は動作例を説明をする。 初めに、 音声信号処理部について説明する。
前記音声信号処理部の誤り訂正複号化部 2 9と、 誤り検出部 28と、 再符号化部 24と、 比較部 2 5と、 遅延部 26は、 ビッ ト誤り計数装置 の第 2の実施例に記載されているものと同様な構成であり、 同様な動作 をするものとする。
次に、 前記制御信号処理部について説明する。
前記制御信号処理部の誤り訂正復号化部 1 20 1は、 本発明のビッ ト 誤り計数装置の第 1の実施例において説明した第 3 a図、 第 3 b図、 第 3 c図、 第 3 d図、 第 3 e図、 第 3 f 図のフローチャー トとほとんど同 様な動作を行なう。 以下において、 同図のフロチャートと異なる動作部 のみについて説明する。 入力信号の形式を
a l, ( i ) 、 a 2, ( i ) 、 a 3, ( i ) 、 a 4' ( i )
とする。 ここで、 l≤ i≤n、 n = 6 5、 n 1 =拘束長とする。 まず、 手順 30 1において、 iに 1を、 tに 2を、 0≤ i m≤ 2 n 1— 1の範囲 内において S 2 ( i m) に 0を、 jに 0を、 0≤ i m≤ 2 n 1— 1の範囲内 において PM ( i m) に i mを代入する。 そして、 手順 302において、 a l, ( i ) 、 a 2, ( i ) 、 a 3, ( i ) 、 a 4, ( i ) を入力し、 手順 305 (第 3 b図に記載) において、 以下の式
x = a l,( i )④ b l (m、 k 0) + a 2' ( i )®h 2 (m, k 0) + a 3' " )®b 3 (m、 k 0 ) + a 4,( i ) Θ b 4 (m、 k 0) y = a 1,( i )㊉ b 1 (m、 k 1 ) + a 2,( i ) Θ b 2 (m、 k 1 ) + a 3 ' ( i )©b 3 (m, k l) + a 4,( i )㊉ b 4 (m、 k 1 ) を計算する。 以上の動作以外は、 同図のフローチャートと同様な動作を 行なう。
前記誤り検出部 1 202は、 データを入力するデータ入力部と、 式
A (x) · x 16/G,. r ' (x) = Q" (x) +B" (x) /G_ .' (x) を計算し、 余りの多項式 B" (x) を算出する符号化部と、 算出された B" ( X ) の係数と入力信号の一部とを比較し、 誤り検出信号 EDFを生成す る誤り検出信号生成部とによ り構成されている。 次に、 前記誤り検出部 1 202の動作例を第 1 5図のフローチャートを用いて説明する。
ここで、 入力信号の形式を、
a 0, ( 1 ) 、 "ヽ a 0, (n - k) 、 "ヽ a 0' (n)
とし、 出力信号の形式を、
a 0, (1 ) 、 ···、 a 0,(n - k) 、 -'、 a 0, (n)
そして、 EDF= 1または、 EDF= 0
とする。 手順 1 50 1において a 0, ( 1 ) 、 ···、 a 0 ' (n— k) を入力 し、 手順 1 502において以下の式
A ( X ) · X 16/Gc r c' (x) =Q" (x) +B" (x) /Gc r c' (x) を計算する。 ここで、 生成多項式 Gc r c, (x) を x 16+x 12+x5+ lと する。 次に、 前記誤り検出信号 EDFに 0を代入し (手順 1 503 ) 、 1 ≤ i w r k≤ kの範囲内において (手順 1 503 ) 、 a 0' (n - k + i w r k) = a 0" (n— k + i w r k) を判断する (手順 1 5 0 5 ) 。 ここ で、 a 0" (n— k + 1 ) 、 ···、 a 0" (n) は、 余り多項式 B" (x) の係 数である。 そして、 a 0, (n_ k+ i w r k). a 0" (n— k + i w r k) と判断されたときは、 前記誤り検出信号 EDFに 1を代入して (手順 1 506 )手順 1 504に進み、 a 0, (n— k+ i wr k) = a 0,,(n— k + i w r k) と判断されたときは何も行なわず手順 1 504に進む。 そ して、 手順 1 5 04において i w r k > kと判断されたときに処理を終 了する。
前記再符号化部 1 203は、 制御信号 (例えば、 FACCH信号) を再 符号化する手段であり、 入力した前記復号信号 S 1 20 1の畳込み符号 化を行うための計算領域の初期化を行う初期化部と、 入力した前記復号 信号 S 1 2 0 1 を畳込み符号化し、 前記再符号化信号 S 1 2 0 3を出力 する畳込み符号化部とにより構成されている。 次に、 前記再符号化部 1 2 0 3の動作例を第 1 3図のフローチャートを用いて説明する。
ここで、 入力信号のデータ形式を
a 0, (l ) 、 a 0, (2) 、 …ゝ a 0' (n)
とし、 、 出力信号のデータ形式を
a 1,, ( 1 ) 、 2 " ( 1 ) , a 3 " ( 1 ) ",, ( 1 ) 、
…ヽ a 1 " ( η ) , a 2" (η) 、 a 3" (η) 、 a 4 " ( η ) とする。
まず初めに、 a 0 ( n + 1 ) に a 0 ( 1 ) を、 a O (n + 2 ) に a O (2 ) を、 a 0 (n + 3 ) に a 0 (3 ) を、 a 0 (n + 4 ) に a 0 (4 ) を、 a O (n + 5) に a O (5) を代入する (手順 1 30 1 ) 。 そして、 6 ≤ i w k≤ n + 5の範囲内において (手順 1 3 02 ) 、 手順 1 3 03を繰 り返し、 手順 1 3 0 2において i w k〉 n + 5と判断されたときに処理 を終了する。 手順 1 3 0 3では、 a 0 ( i wk) を入力し、 下記の式 a 1 ( i wk) = a 0 ( i wk)® a 0 ( i wk - 1 ) Θ a 0 ( i wk - 3)
㊉ a O ( i wk— 4)<9a0 ( i wk— 5) a 2 ( i wk) = a 0 ( i wk)㊉ a O ( i wk- 1)Θ a 0 ( i wk— 2)
Θ a 0 ( i wk - 5)
a 3 ( i wk) = a 0 ( i wk)® a 0 ( i wk- 1 )@ a 0 ( i wk - 2)
Θ a 0 ( i wk-3)0a 0 ( i wk- 5) a 4 ( i wk) = a 0 ( i wk)㊉ a O ( i wk— 2) a 0 ( i wk - 4)
® a 0 ( i wk- 5)
を計算し、 a l ( i wk) ^ a 2 i wk;) 、 a 3 i wk:) 、 a 4' ( i w k) を出力する。 そのあと、 i wkを + 1 イ ンクリ メ ン ト し、 手順 1 3 0 2へ進み、 i wk >n+ 5と判断されたときに処理を終了する。 前記遅延部 1 2 0 4と前記比較部 1 2 0 5は、 音声信号処理部の前記 遅延部 2 6 と前記比較部 2 5 と同様な構成であり、 扱うデータ長が異な ること以外同様な動作をするものとする。
次に、 信号識別処理部 1 2 0 6について説明する。
信号識別処理部 1 2 0 6は、 音声信号処理部と制御信号処理部とから 出力される各誤り検出信号、 各誤り数、 各復号信号とを入力するデータ 入力部と、 受信した信号が音声信号であるか制御信号であるかを判断す る入力信号判断部と、 その判断された識別信号、 復号信号、 誤り数とを 出力する出力部とにより構成されている。 信号識別処理部 1 2 0 6の動 作を第 1 4図のフローチャートを用いて説明する。
初めに、 信号識別処理部 1 2 0 6のおおまかな二つの処理手順を説明 する。
第 1の処理としては、 誤り検出信号 S 2 8 bが正しいと判断され、 誤 り数 S 2 5が設定値 1 よ り大きいと判断され、 誤り検出信号 S 1 2 0 2 が正しいと判断され、 誤り数 S 1 2 0 5が設定値 3より大きいと判断さ れ、 誤り数 S 2 5が誤り数 S 1 2 0 5より大きいと判断されたときは、 識別信号 S 1 2 0 6 aとして FA C C H信号を、 復号信号 S 1 2 0 6 b として復号信号 S 1 2 0 1を、 誤り数 S 1 2 0 6 cとして誤り数 S 1 2 0 5を出力する。
第 2の処理としては、 誤り検出信号 S 2 8 bが誤りと判断され、 誤り 数 S 2 5が設定値 2よ り小さいと判断されたときは、 識別信号 S 1 2 0 6 a として音声信号を、 復号信号 S 1 2 0 6 b として復号信号 S 2 9 を、 誤り数 S 1 2 0 6 cとして誤り数 S 2 5を出力する。
次に、 信号識別処理部 1 2 0 6の詳細な処理手順を説明する。 .' 初めに、 音声信号処理部 1 2 0 6から出力される誤り検出信号 S 2 5、 復号信号 S 2 9、 誤り検出信号 S 2 8 bと、 制御信号処理部から出 力される誤り検出信号 S 1 2 0 5、 復号信号 S 1 2 0 1、 誤り検出信号 S 1 2 0 2とを入力する (手順 1 4 0 1 ) 。 次に、 誤り検出信号 S 2 8 b が正しいかどうかを判断し (手順 1 4 0 2 ) 、 正しいと判断されたとき は、 誤り数 S 2 5〉設定値 1を判断する (手順 1 4 0 3 ) 。 そして、 正し いと判断されたときは、 誤り検出信号 S 1 2 0 2が正しいかどうかを判 断し (手順 1 4 0 4 ) 、 正しいと判断されたときは、 誤り数 S 1 2 0 5〉 設定値 3を判断し (手順 1 4 0 5 ) 、 誤り数 S 1 2 0 5 >設定値 3と判断 されたときは、 誤り数 S 2 5 >誤り数 S 1 2 0 5を判断し (手順 1 4 0
7) 、 誤り数 S 2 5 >誤り数 S 1 2 0 5と判断されたときは、 識別信号 S 1 2 0 6 aを F AC C H信号と、 復号信号 S 1 2 0 6 bを復号信号 S 1
2 0 1 と、 誤り数 S 1 2 0 6 cを誤り数 S 1 2 0 5とする (手順 1 4 0
8) o
次に、 手順 1 4 0 7において誤り数 S 2 5≤誤り数 S 1 2 0 5と判断 されたときは、 識別信号 S 1 2 0 6 aを音声信号と、 復号信号 S 1 2 0 6 bを復号信号 S 2 9と、 誤り数 S 1 2 0 6 cを誤り数 S 2 5とする (手 順 1 4 1 0) 。
次に、 手順 1 4 0 5において誤り数 S 1 2 0 5≤設定値 3 と判断され たときは、 手順 1 4 0 8を行なう。
次に、 手順 1 4 0 4において誤り検出信号 S 1 2 0 2が誤りと判断さ れたときは、 誤り数 S 1 2 0 5く設定値 4を判断し (手順 1 4 0 6 ) 、 誤 り数 S 1 2 0 5 <設定値 4 と判断されたときは、 手順 1 4 0 8を行な レ 誤り数 S 1 2 0 5≥設定値 4 と判断されたときは、 手順 1 4 0 7を 行なう。
次に、 手順 1 4 0 3において誤り数 S 2 5≤設定値 1 と判断されたと きは、 手順 1 4 1 0を行なう。
次に、 手順 1 4 0 2において誤り検出信号 S 2 8 bが誤り と判断され たときは、 誤り数 S 2 5 <設定値 2を判断し (手順 1 4 0 9 ) 、 誤り数 S 2 5 <設定値 2 と判断されたときは、 手順 1 4 1 0を行ない、 誤り数 S 2 5≥設定値 2と判断されたときは、 手順 1 4 0 4を行なう。
そして、 手順 1 4 0 8若しくは手順 1 4 1 0の処理が終了した後に、 識別信号 S 1 2 0 6 aと、 復号信号 S 1 2 0 6 bと、 誤り数 S 1 2 0 6 cとを出力し (手順 1 4 1 1 ) 、 処理を終了する。 ここで、 設定値 1、 設 定値 2、 設定値 3、 設定値 4は、 使用する誤り訂正符号において、 訂正 可能な最大誤り数を参考値として設定する。 設定値 1 と設定値 3を無限 大とし、 設定値 2と設定値 4を 0としてもよい。
次に、 本発明の信号識別装置の第 2の実施例を示す。
第 1 6図は、 本発明の信号識別装置の第 2の実施例を示す信号識別装 置の概略の機能ブロック図である。 この信号識別装置は、 ディジタル通 信に使用する送受信装置の受信装置に設けられるもので、 送受信装置の 送信装置と受信装置は有線あるいは無線で接続されている点において、 本発明の信号識別装置の第 1の実施例と同様である。
以下、 送信側については記載せず、 受信側についてのみ記載するもの とする。
前記受信装置は、 処理手順として音声信号処理部、 制御信号処理部、 信号識別部の 3つに分けられ、
音声信号処理部は :
受信信号 S 2 0を入力し、 復号信号 S 2 1 aとオーバーフロー信号 S 2 1 bを出力する誤り訂正復号化部 2 1 と、
前記オーバーフロー信号 S 2 1 bを入力し、 切換指示信号 S 2 2を出 力する状態監視部 2 2と、
前記切換指示信号 S 2 2と前記復号信号 S 2 1 aを入力し、 前記切換 指示信号 S 2 2と前記復号信号 S 2 1 aを出力する切換部 2 3と、 前記切換部 2 3から出力された前記復号信号 S 2 1 aを入力し、 再符 号化信号 S 2 4を出力する再符号化部 2 4と、
前記受信信号 S 2 0を入力し、 前記受信信号 S 2 0を前記誤り訂正復 号化部 2 1 に入力した前記受信信号 S 2 0が前記状態監視部 2 2、 前記 切換部 2 3、 前記再符号化部 2 4 とによ り処理される時間だけ遅延さ せ、 遅延受信信号 S 2 6を出力する遅延部 2 6と、
前記遅延受信信号 S 2 6と前記再符号化信号 S 2 4を入力し、 誤り数 S 2 5を出力する比較部 2 5とにより構成され、
制御信号処理部は :
受信信号 S 2 0を入力し、 復号信号 S 1 2 0 1 とオーバーフロー信号 S 1 2 0 1 aを出力する誤り訂正復号化部 1 2 0 1 と、
前記オーバーフロー信号 S 1 2 0 1 aを入力し、 切換指示信号 S 1 2 0 7を出力する状態監視部 1 2 0 7と、
前記切換指示信号 S 1 2 0 7と前記復号信号 S 1 2 0 1を入力し、 前 記切換指示信号 S 1 2 0 7と前記復号信号 S 1 2 0 1 を出力する切換部 1 2 0 8と、
前記切換部 1 2 0 8から出力された前記復号信号 S 1 2 0 1 を入力 し、 再符号化信号 S 1 2 0 3を出力する再符号化部 1 2 0 3と、
前記受信信号 S 2 0を入力し、 前記受信信号 S 2 0を前記誤り訂正復 号化部 1 2 0 1に入力した前記受信信号 S 2 0が前記状態監視部 1 2 0 7、 前記切換部 1 2 0 8、 前記再符号化部 1 2 0 3 とにより処理される 時間だけ遅延させ、 遅延受信信号 S 1 2 0 4を出力する遅延部 1 2 0 4 と、
前記遅延受信信号 S 1 2 0 4 と前記再符号化信号 S 1 2 0 3を入力 し、 誤り数 S 1 2 0 5を出力する比較部 1 2 0 5とにより構成され、 信号識別部は: 音声信号処理部から前記切換指示信号 S 22と、 前記復号信号 S 2 1 と、 前記誤り数 S 25を、
制御信号処理部から前記切換指示信号 S 1 20 7と、 前記復号信号 S 1 20 1と、 前記誤り数 S 1 205を入力する手段と、
前記受信信号 S 2 0が音声信号であるか制御信号であるかを判断する 手段と、
その判断された識別信号、 復号信号、 誤り数とを出力する手段とによ り構成されている。
次に、 各装置細部の構成又は動作例を説明をする。
初めに、 音声信号処理部について説明する。
前記音声信号処理部の誤り訂正復号化部 2 1 と、 状態監視部 22と、 再符号化部 24と、 比較部 2 5と、 遅延部 26は、 ビッ ト誤り計数装置 の第 2の実施例に記載されているものと同様な構成であり、 同様な動作 をするものとする。 ここで、 切換部 2 3の動作例を第 1 7図のフロー チャー トを用いて説明する。 切換部 23は、 手順 50 1、 503を行な レ、 (第 5図に記載) 、 手順 502において EDF= 1を判断する (第 5図 に記載) 。 そして、 EDF= 0と判断されたときは EDF= 0を出力し (手順 1 70 1) 、 EDF= 1と判断されたときは ED F = 1を出力して (手順 1 702 ) 、 処理を終了する。
次に、 前記制御信号処理部について説明する。
前記制御信号処理部の誤り訂正復号化部 1 2 0 1 と遅延部 1 2 04と 比較部 1 2 0 5、 再符号化部 1 2 03、 状態監視部 1 2 0 7は、 本発明 の信号識別装置の第 1の実施例に記載されているものと同様な構成であ り、 扱うデータ長が異なること以外同様な動作をするものとする。 ここ で、 切換部 1 2 08の動作例を第 1 7図のフローチヤ一 トを用いて説明 する。 切換部 1 2 0 8は、 手順 5 0 1·、 5 0 3を行ない (第 5図に記 載) 、 手順 502において EDF= 1を判断する (第 5図に記載) 。 そし て、 E DF= 0と判断されたときは E DF= 0を出力し (手順 1 7 0
1 ) 、 EDF= 1と判断されたときは EDF= 1を出力して (手順 1 70
2)、 処理を終了する。
次に、 前記信号識別処理部について説明する。
前記信号識別処理部 1 206は、 本発明の信号識別装置の第 1の実施 例に記載した信号識別処理部と同様な構成であり、 各誤り検出信号の代 わりに各前記切換指示信号を入力して同様な動作をする。 産業上の可能性
以上のように、 本発明にかかるビッ ト誤りの識別方法と装置は、 コー ドレス電話、 自動車電話 '携帯電話、 ポケッ トベル、 簡易陸上無線電 話、 テレターミナルシステムなどの陸上移動体通信や、 船舶電話、 海事 衛星通信などの海上移動体通信、 または、 航空機公衆電話などの航空移 動体通信に用いるのに適している。
また、 各種の公共機関で用いられている無線移動体通信や、 MCA陸 上移動無線通信システム、 タクシー無線などの業務用自営通信、 特定小 電力無線局などに用いるのにも適している。

Claims

請 求 の 範 囲 1、 送信側と受信側の間でディジタル通信を行う送受信装置におい て、
前記送信側には:
入力した原信号の畳込み符号化を行なうための計算領域を初期化する 初期化手段と、 前記原信号を入力し、 前記原信号を畳込み符号化した前 記送信信号を出力する畳込み符号化手段とによ り構成される誤り訂正符 号化手段を備え、
前記受信側には :
受信信号を入力し、 復号信号を出力するとともに、 前記受信信号の復 号化の過程を監視し、 該復号化の過程に応じてオーバ—フロー信号を出 力する誤り訂正複号化手段と、
前記オーバーフロー信号を入力し、 前記オーバーフロー信号が入力さ れたときのみ切換指示信号を出力する状態監視手段と、
前記切換指示信号と前記復号信号を入力し、 前記切換指示信号が入力 されたときは誤り率若しくは誤り数を出力し、 前記切換指示信号が入力 されないときは前記復号信号を出力する切換手段と、
前記切換手段から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 段と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手段とを備えた、
ことを特徴とするビッ ト誤り計数装置。
2、 前記状態監視手段は、
前記オーバーフロー信号の入力を判断するオーバ一フロー信号識別手 段と、
前記オーバーフロー信号が入力されたと判断したときにはカウンタを カウン ト し、 前記力ゥンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手段とによ り構成されていることを特徴とす る請求の範囲第 1項記載のビッ ト誤り計数装置。
3、 前記再符号化手段は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手段と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手段とによ り構成されることを特徴とす る請求の範囲第 1項記載のビッ ト誤り計数装置。
4、 前記切換手段は、
前記復号信号と前記切換指示信号とを入力するデータ入力手段と、 前記切換指示信号の入力を判断する入力信号判断手段と、
前記切換指示信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手段と、
前記切換指示信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手段とによ り構成されてい ることを特徴とする請求の範囲第 1項記載のビッ ト誤り計数装置。
5、 前記状態監視手段は、
前記オーバ—フロー信号の入力を判断するオーバーフロー信号識別手 段と、
前記ォ一バーフロー信号が入力されたと判断したときにはカウンタを カウン ト し、 前記力ゥンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手段とによ り構成されていることを特徴とす る請求の範囲第 4項記載のビッ ト誤り計数装置。 6、 前記比較手段は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手段と、
前記誤り率を算出する誤り率算出手段とにより構成されていることを 特徴とする請求の範囲第 1項記載のビッ ト誤り計数装置。
7、 前記再符号化手段は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手段と、
前記復号信号を人力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手段とにより構成されることを特徴とす る請求の範囲第 6項記載のビッ ト誤り計数装置。
8、 前記誤り訂正復号化手段は、
ブランチメ トリ ックを計算するブランチメ ト リ ック演算手段と、 前記算出されたブランチメ トリ ックで最小若しくは最大のブランチメ トリックを算出する A C S演算手段と、
前記 A C S演算手段で得られた最小若しくは最大のブランチメ トリ ッ クのパス情報書込み手段と、
パスメモリのオーバ一フローを検出し、
オーバ一フローであればオーバーフロー信号を出力し、 最尤メ トリ ッ クを算出し、 復号値を決定し、 パスメモリシフ トを行ない、
オーバーフローでなければパス収束を行ない、 復号値を決定し、 パス メモリシフ トを行ない、
最尤メ トリ ックを算出し、 復号値を決定する手段とにより構成される ことを特徴とする請求の範囲第 1項記載のビッ ト誤り計数装置。
9、 前記再符号化手段は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手段と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手段とによ り構成されることを特徴とす る請求の範囲第 8項記載のビッ ト誤り計数装置。
10、 前記比較手段は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手段と、
前記誤り率を算出する誤り率算出手段とによ り構成されていることを 特徴とする請求の範囲第 9項記載のビッ ト誤り計数装置。
11、 前記受信信号を遅延する手段として、
前記受信信号を入力し、 前記受信信号が前記誤り訂正復号化手段、 前 記状態監視手段、 前記切換手段、 前記再符号化手段とにより処理される 時間だけ前記受信信号を遅延する遅延手段とを設けたことを特徴とする 請求の範囲第 1項記載のビッ ト誤り計数装置。
12、 前記状態監視手段は、
前記オーバーフロー信号の入力を判断するオーバーフロー信号識別手 段と、
前記オーバーフロー信号が入力されたと判断したときにはカウンタを カウン ト し、 前記カウンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手段とにより構成されていることを特徴とす る請求の範囲第 1 1項記載のビッ ト誤り計数装置。
13、 前記再符号化手段は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手段と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手段とにより構成されることを特徴とす る請求の範囲第 1 1項記載のビッ ト誤り計数装置。
14、 前記切換手段は、
前記復号信号と前記切換指示信号とを入力するデータ入力手段と、 前記切換指示信号の入力を判断する入力信号判断手段と、.
前記切換指示信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手段と、
前記切換指示信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手段とによ り構成されてい ることを特徴とする請求の範囲第 1 1項記載のビッ ト誤り計数装置。
15、 前記状態監視手段は、
前記オーバ一フ口一信号の入力を判断するオーバ—フ口一信号識別手 段と、
前記オーバーフロ一信号が入力されたと判断したときにはカウンタを カウン ト し、 前記カウンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手段とによ り構成されていることを特徴とす る請求の範囲第 1 4項記載のビッ ト誤り計数装置。
16、 前記比較手段は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手段と、
前記誤り率を算出する誤り率算出手段とにより構成されていることを 特徴とする請求の範囲第 1 1項記載のビッ ト誤り計数装置。
17、 前記再符号化手段は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手段と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手段とによ り構成されることを特徴とす る請求の範囲第 1 6項記載のビッ ト誤り計数装置。
18、 前記誤り訂正復号化手段は、
ブランチメ トリ ックを計算するブランチメ ト リ ック演算手段と、 前記算出されたブランチメ ト リ ツクで最小若しくは最大のブランチメ トリックを算出する A C S演算手段と、
前記 A C S演算手段で得られた最小若しくは最大のブランチメ トリ ツ クのパス情報書込み手段と、
パスメモリのオーバ一フローを検出し、
オーバーフローであればオーバ一フロー信号を出力し、 最尤メ トリ ッ クを算出し、 復号値を決定し、 パスメモリシフ トを行ない、
オーバーフローでなければパス収束を行ない、 復号値を決定し、 パス メモリシフ トを行ない、
最尤メ トリックを算出し、 復号値を決定する手段とによ り構成される ことを特徴とする請求の範囲第 1 1項記載のビッ ト誤り計数装置。
19、 前記再符号化手段は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手段と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手段とにより構成されることを特徴とす る請求の範囲第 1 8項記載のビッ ト誤り計数装置。
20、 前記比較手段は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手段と、
前記誤り率を算出する誤り率算出手段とにより構成されていることを 特徴とする請求の範囲第 1 9項記載のビッ ト誤り計数装置。
2し 送信側と受信側め間でディ ジタル通信を行う送受信装置におい て、
前記送信側に :
原信号を入力し、 前記原信号から誤り検出符号を演算し誤り検出符号 演算結果を出力する誤り検出符号演算手段と、
入力した前記原信号の畳込み符号化を行なうための計算領域を初期化 する初期化手段と、 前記原信号を入力し、 前記原信号を畳込み符号化し た前記送信信号を出力する畳込み符号化手段とによ り構成される誤り訂 正符号化手段を備え、
前記受信側に :
受信信号を入力し、 復号信号を出力する誤り訂正復号化手段と、 前記復号信号を入力し、 誤り検出符号の復号を行つて復号信号を出力 し、 誤りが検出された場合は誤り検出信号を出力する誤り検出手段と、 前記復号信号と前記誤り検出信号とを入力し、 前記誤り検出信号が入 力されたときは誤り率若しくは誤り数を出力し、 前記誤り検出信号が入 力されないときは前記復号信号を出力する切換手段と、
前記切換手段から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 段と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手段とを備えた、
ことを特徴とするビッ ト誤り計数装置。
22、 前記誤り検出符号演算手段は、
前記原信号の最上位ビッ トから一定ビッ ト数を選択する選択手段と、 余り多項式を算出する符号化手段とによ り構成されることを特徴とす る請求の範囲第 2 1項記載のビッ ト誤り計数装置。
23、 前記誤り検出手段は、 前記復号信号の最上位ビッ トから一定ビッ ト数を選択する選択手段 と、
余り多項式を算出する符号化手段と、
前記余り多項式と入力信号の一部とを比較し、 前記誤り検出信号を出 力する誤り検出信号生成手段とにより構成されることを特徴とする請求 の範囲第 2 2項記載のビッ ト誤り計数装置。
24、 前記切換手段は、
前記復号信号と前記誤り検出信号とを入力するデータ入力手段と、 前記誤り検出信号の入力を判断する入力信号判断手段と、
前記誤り検出信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手段と、
前記誤り検出信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手段とにより搆成されてい ることを特徴とする請求の範囲第 2 2項記載のビッ ト誤り計数装置。
25、 前記比較手段は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手段と、
前記誤り率を算出する誤り率算出手段とによ り構成されていることを 特徴とする請求の範囲第 2 2項記載のビッ ト誤り計数装置。
26、 前記受信信号を遅延する手段として、
前記受信信号を入力し、 前記受信信号が前記誤り訂正複号化手段、 前 記誤り検出手段、 前記切換手段、 前記再符号化手段とにより処理される 時間だけ前記受信信号を遅延する遅延手段とを設けたことを特徴とする 請求の範囲第 2 2項記載のビッ ト誤り計数装置。
27、 前記誤り検出手段は、
前記復号信号の最上位ビッ トから一定ピッ ト数を選択する選択手段 と、
余り多項式を算出する符号化手段と、
前記余り多項式と入力信号の一部とを比較し、 前記誤り検出信号を出 力する誤り検出信号生成手段とにより構成されることを特徴とする請求 の範囲第 2 6項記載のビッ ト誤り計数装置。
28、 前記切換手段は、
前記復号信号と前記誤り検出信号とを入力するデータ入力手段と、 前記誤り検出信号の入力を判断する入力信号判断手段と、
前記誤り検出信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手段と、
前記誤り検出信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手段とによ り構成されてい ることを特徴とする請求の範囲第 2 6項記載のビッ ト誤り計数装置。
29、 前記比較手段は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手段と、
前記誤り率を算出する誤り率算出手段とにより構成されていることを 特徴とする請求の範囲第 2 6項記載のビッ ト誤り計数装置。
30、 ディジタル通信に使用する送受信装置の受信装置に設けられる装 置であって、
音声信号処理手段には:
受信信号を入力し、 復号信号を出力する誤り訂正複号化手段と、 前記復号信号を入力し、 誤り検出信号を出力する誤り検出手段と、 前記復号信号を入力し、 前記復号信号に送信装置において用いられる 符号化を行ない再符号化信号を出力する再符号化手段と、
遅延した受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較手段とにより構成され、
制御信号処理手段には :
受信信号を入力し、 復号信号を出力する誤り訂正復号化手段と、 前記復号信号を人力し、 誤り検出信号を出力する誤り検出手段と、 前記復号信号を入力し、 前記復号信号に送信装置において用いられる 符号化を行ない再符号化信号を出力する再符号化手段と、
遅延した受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較手段とにより構成され、
前記遅延受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較手段とにより構成され、
信号識別手段には :
前記音声信号処理手段から前記誤り検出信号、 前記復号信号、 前記誤 り数を入力する手段と、
前記受信信号が音声信号であるか制御信号であるかを判断する手段 と、
識別信号、 復号信号、 誤り数とを出力する手段とにより構成される ことを特徴とする信号識別装置。
31、 前記受信信号を遅延する手段として、
前記受信信号を入力し、 前記受信信号が前記誤り訂正複号化手段、 前 記状態監視手段、 前記切換手段、 前記再符号化手段とにより処理される 時間だけ前記受信信号を遅延する遅延手段とを設けたことを特徴とする 請求の範囲第 3 0項記載の信号識別装置。
32、 ディジタル通信に使用する送受信装置の受信装置に設けられる装 置であって、
音声信号処理手段には:
受信信号を入力し、 復号信号を出力するとともに、 前記受信信号の復 号化の過程を監視し、 該復号化の過程に応じてオーバ一フロー信号を出 力する誤り訂正複号化手段と、
前記オーバーフロー信号を入力し、 前記オーバーフロー信号が入力さ れたときのみ切換指示信号を出力する状態監視手段と、
前記切換指示信号と前記復号信号を入力し、 前記切換指示信号が入力 されたときは前記切換指示信号を出力し、 前記切換指示信号が入力され ないときは前記復号信号を出力する切換手段と、
前記切換手段から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 段と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手段とにより構成され、
制御信号処理手段には :
受信信号を入力し、 復号信号を出力するとともに、 前記受信信号の復 号化の過程を監視し、 該復号化の過程に応じてオーバーフロー信号を出 力する誤り訂正復号化手段と、
前記オーバ一フロー信号を入力し、 前記オーバーフロー信号が入力さ れたときのみ切換指示信号を出力する状態監視手段と、
前記切換指示信号と前記復号信号を入力し、 前記切換指示信号が入力 されたときは前記切換指示信号を出力し、 前記切換指示信号が入力され ないときは前記復号信号を出力する切換手段と、
前記切換手段から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 段と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手段とにより構成され、 信号識別手段には :
前記音声信号処理手段から前記誤り検出信号、 前記復号信号、 前記誤 り数を入力する手段と、
前記受信信号が音声信号であるか制御信号であるかを判断する手段 と、
識別信号、 復号信号、 誤り数とを出力する手段とにより構成される ことを特徴とする信号識別装置。
33、 前記音声信号処理手段と前記制御信号処理手段の前記受信信号を 遅延する手段として、
前記受信信号を入力し、 前記受信信号が前記誤り訂正復号化手段、 前 記状態監視手段、 前記切換手段、 前記再符号化手段とにより処理される 時間だけ前記受信信号を遅延する遅延手段とを設けたことを特徴とする 請求の範囲第 3 2項記載の信号識別装置。
34、 送信側と受信側の間でディジタル通信を行う送受信方法であつ て、
前記送信側には :
入力した原信号の畳込み符号化を行なうための計算領域を初期化する 初期化手順と、
前記原信号を入力し、 前記原信号を畳込み符号化した前記送信信号を 出力する畳込み符号化手順を含む誤り訂正符号化手順
前記受信側には:
受信信号を入力し、 復号信号を出力するとともに、 前記受信信号の復 号化の過程を監視し、 該復号化の過程に応じてオーバーフロー信号を出 力する誤り訂正復号化手順と、
前記オーバーフロー信号を入力し、 前記オーバーフロー信号が入力さ れたときのみ切換指示信号を出力する状態監視手順と、 前記切換指示信号と前記復号信号を入力し、 前記切換指示信号が入力 されたときは誤り率若しくは誤り数を出力し、 前記切換指示信号が入力 されないときは前記復号信号を出力する切換手順と、
前記切換手順から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 順と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手順
を含むことを特徴とするビッ ト誤り計数方法。
35、 前記状態監視手順は、
前記オーバーフ口—信号の入力を判断するオーバーフ口一信号識別手 順と、
前記ォーバーフロー信号が入力されたと判断したときにはカウンタを カウン トし、 前記カウンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手順とを含むことを特徴とする請求の範囲第 3 4項記載のビッ ト誤り計数方法。
36、 前記再符号化手順は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手順と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手順とを含むことを特徴とする請求の範 囲第 3 4項記載のビッ ト誤り計数方法。
37、 前記切換手順は、
前記復号信号と前記切換指示信号とを入力するデータ入力手順と、 前記切換指示信号の入力を判断する入力信号判断手順と、
前記切換指示信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手順と、
前記切換指示信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手順とを含むことを特徴と する請求の範囲第 3 4項記載のビッ ト誤り計数方法。
38、 前記状態監視手順は、
前記オーバ—フロー信号の入力を判断するオーバ—フロー信号識別手 順と、
前記オーバ一フロー信号が入力されたと判断したときにはカウンタを カウントし、 前記カウンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手順とを含むことを特徴とする請求の範囲第 3 7項記載のビッ ト誤り計数方法。
39、 前記比較手順は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手順と、
前記誤り率を算出する誤り率算出手順とを含むことを特徴とする請求 の範囲第 3 4項記載のビッ ト誤り計数方法。
40、 前記再符号化手順は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手順と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手順とを含むことを特徴とする請求の範 囲第 3 9項記載のビッ ト誤り計数方法。
41、 前記誤り訂正復号化手順は、
ブランチメ トリ ックを計算するブランチメ トリ ック演算手順と、 前記算出されたブランチメ ト リ ックで最小若しくは最大のブランチメ トリックを算出する A C S演算手順と、 前記 A C S演算手順で得られた最小若しくは最大のブランチメ トリ ッ クのパス情報書込み手順と、
パスメモリのオーバ一フローを検出し、
オーバーフローであればオーバーフロー信号を出力し、 最尤メ トリ ッ クを算出し、 復号値を決定し、 パスメモリシフ トを行ない、
オーバーフローでなければパス収束を行ない、 復号値を決定し、 パス メモリシフ トを行ない、
最尤メ トリ ックを算出し、 復号値を決定する手順とを含むことを特徴 とする請求の範囲第 3 4項記載のビッ ト誤り計数方法。
42、 前記再符号化手順は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手順と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手順とを含むことを特徴とする請求の範 囲第 4 1項記載のビッ ト誤り計数方法。
43、 前記比較手順は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手順と、
前記誤り率を算出する誤り率算出手順とを含むことを特徴とする請求 の範囲第 4 2項記載のビッ ト誤り計数方法。
44、 前記受信信号を遅延する手順として、
前記受信信号を入力し、 前記受信信号が前記誤り訂正復号化手順、 前 記状態監視手順、 前記切換手順、 前記再符号化手順とにより処理される 時間だけ前記受信信号を遅延する遅延手順と含むことを特徴とする請求 の範囲第 3 4項記載のビッ ト誤り計数方法。
45、 前記状態監視手順は、 前記オーバーフロー信号の入力を判断するオーバ一フロー信号識別手 順と、
前記オーバ一フロー信号が入力されたと判断したときにはカウンタを カウン ト し、 前記力ゥンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手順とを含むことを特徴とする請求の範囲第 4 4項記載のビッ ト誤り計数方法。
46、 前記再符号化手順は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手順と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手順とを含むことを特徴とする請求の範 囲第 4 4項記載のビッ ト誤り計数方法。
47、 前記切換手順は、
前記復号信号と前記切換指示信号とを入力するデータ入力手順と、 前記切換指示信号の入力を判断する入力信号判断手順と、
前記切換指示信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手順と、
前記切換指示信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手順とを含むことを特徴と する請求の範囲第 4 4項記載のビッ ト誤り計数方法。
48、 前記状態監視手順は、
前記オーバ一フロー信号の入力を判断するオーバーフロー信号識別手 順と、
前記オーバーフロー信号が入力されたと判断したときにはカウンタを カウン ト し、 前記カウンタが一定値を超えたときは前記切換指示信号を 出力する切換指示信号出力手順とを含むことを特徴とする請求の範囲第 4 7項記載のビッ ト誤り計数方法。
49、 前記比較手順は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手順と、
前記誤り率を算出する誤り率算出手順とを含むことを特徴とする請求 の範囲第 4 4項記載のビッ ト誤り計数方法。
50、 前記再符号化手順は、
入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手順と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手順とを含むことを特徴とする請求の範 囲第 4 9項記載のビッ ト誤り計数方法。
51、 前記誤り訂正複号化手順は、
ブランチメ トリ ックを計算するブランチメ ト リ ック演算手順と、 前記算出されたブランチメ トリ ックで最小若しくは最大のブランチメ トリックを算出する A C S演算手順と、
前記 A C S演算手順で得られた最小若しくは最大のブランチメ トリ ッ クのパス情報書込み手順と、
パスメモリのオーバ一フローを検出し、
オーバーフローであればオーバ一フロ一信号を出力し、 最尤メ トリ ツ クを算出し、 復号値を決定し、 パスメモリシフ トを行ない、
オーバーフローでなければパス収束を行ない、 復号値を決定し、 パス メモリシフ トを行ない、
最尤メ トリ ックを算出し、 復号値を決定する手順とを含むことを特徴 とする請求の範囲第 4 4項記載のビッ ト誤り計数方法。
52、 前記再符号化手順は、 入力した前記復号信号の畳込み符号化を行なうための計算領域を初期 化する初期化手順と、
前記復号信号を入力し、 前記復号信号を畳込み符号化した前記再符号 化信号を出力する畳込み符号化手順とを含むことを特徴とする請求の範 囲第 5 1項記載のビッ ト誤り計数方法。
53、 前記比較手順は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手順と、
前記誤り率を算出する誤り率算出手順とによ り構成されていることを 特徴とする請求の範囲第 5 2項記載のビッ ト誤り計数方法。
54、 送信側と受信側の間でディジタル通信を行う送受信方法であつ て、
前記送信側に :
原信号を入力し、 前記原信号から誤り検出符号を演算し誤り検出符号 演算結果を出力する誤り検出符号演算手順と、
入力した前記原信号の畳込み符号化を行なうための計算領域を初期化 する初期化手順と、 前記原信号を入力し、 前記原信号を畳込み符号化し た前記送信信号を出力する畳込み符号化手順とを含む誤り訂正符号化手 順を含み、
前記受信側に :
受信信号を入力し、 復号信号を出力する誤り訂正復号化手順と、 前記復号信号を入力し、 誤り検出符号の復号を行って復号信号を出力 し、 誤りが検出された場合は誤り検出信号を出力する誤り検出手順と、 前記復号信号と前記誤り検出信号とを入力し、 前記誤り検出信号が入 力されたときは誤り率若しくは誤り数を出力し、 前記誤り検出信号が入 力されないときは前記復号信号を出力する切換手順と、 前記切換手順から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 順と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手順とを含む
ことを特徴とするビッ ト誤り計数方法。
55、 前記誤り検出符号演算手順は、
前記原信号の最上位ビッ トから一定ビッ ト数を選択する選択手順と、 余り多項式を算出する符号化手順とを含むことを特徴とする請求の範 囲第 5 4項記載のビッ ト誤り計数方法。
56、 前記誤り検出手順は、
前記復号信号の最上位ビッ トから一定ビッ ト数を選択する選択手順 と、
余り多項式を算出する符号化手順と、
前記余り多項式と入力信号の一部とを比較し、 前記誤り検出信号を出 力する誤り検出信号生成手順を含むことを特徴とする請求の範囲第 5 5 項記載のビッ ト誤り計数方法。
57、 前記切換手順は、
前記復号信号と前記誤り検出信号とを入力するデータ入力手順と、 前記誤り検出信号の入力を判断する入力信号判断手順と、
前記誤り検出信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手順と、
前記誤り検出信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手順とを含むことを特徴と する請求の範囲第 5 5項記載のビッ ト誤り計数方法。
58、 前記比較手順は、 遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手順と、
前記誤り率を算出する誤り率算出手順とを含むことを特徴とする請求 の範囲第 5 5項記載のビッ ト誤り計数方法。
59、 前記受信信号を遅延する手順は、
前記受信信号を入力し、 前記受信信号が前記誤り訂正複号化手順、 前 記誤り検出手順、 前記切換手順、 前記再符号化手順とにより処理される 時間だけ前記受信信号を遅延する遅延手順とを含むことを特徴とする請 求の範囲第 5 5項記載のビッ ト誤り計数方法。
60、 前記誤り検出手順は、
前記復号信号の最上位ビッ トから一定ビッ ト数を選択する選択手順 と、
余り多項式を算出する符号化手順と、
前記余り多項式と入力信号の一部とを比較し、 前記誤り検出信号を出 力する誤り検出信号生成手順とを含むことを特徴とする請求の範囲第 5 9項記載のビッ ト誤り計数方法。
61、 前記切換手順は、
前記復号信号と前記誤り検出信号とを入力するデータ人力手順と、 前記誤り検出信号の入力を判断する入力信号判断手順と、
前記誤り検出信号が入力されていないと判断したときは前記復号信号 を出力する復号信号出力手順と、
前記誤り検出信号が入力されていると判断したときはあらかじめ設定 された誤り率と誤り数を出力する設定値出力手順とを含むことを特徴と する請求の範囲第 5 9項記載のビッ ト誤り計数方法。
62、 前記比較手順は、
遅延した受信信号と前記再符号化信号をビッ トごとに比較するビッ ト 比較手順と、
前記誤り率を算出する誤り率算出手順とを含むことを特徴とする請求 の範囲第 5 9項記載のビッ ト誤り計数方法。
63、 ディジタル通信に使用する送受信装置の受信方法であって、 音声信号処理手順には :
受信信号を入力し、 復号信号を出力する誤り訂正複号化手順と、 前記復号信号を入力し、 誤り検出信号を出力する誤り検出手順と、 前記復号信号を入力し、 前記復号信号に送信装置において用いられる 符号化を行ない再符号化信号を出力する再符号化手順と、
遅延した受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較手順を含み、
制御信号処理手順には :
受信信号を入力し、 復号信号を出力する誤り訂正復号化手順と、 前記復号信号を入力し、 誤り検出信号を出力する誤り検出手順と、 前記復号信号を入力し、 前記復号信号に送信装置において用いられる 符号化を行ない再符号化信号を出力する再符号化手順と、
遅延した受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較手順とを含み、
前記遅延受信信号と前記再符号化信号を入力し、 誤り数を出力する比 較手順とを含み、
信号識別手順には :
前記音声信号処理手順から前記誤り検出信号、 前記復号信号、 前記誤 り数を入力する手順と、
前記受信信号が音声信号であるか制御信号であるかを判断する手順 と、
識別信号、 復号信号、 誤り数とを出力する手順 を含むことを特徴とする信号識別方法。
64、 前記受信信号を遅延する手順として、
前記受信信号を入力し、 前記受信信号が前記誤り訂正複号化手順、 前 記状態監視手順、 前記切換手順、 前記再符号化手順とによ り処理される 時間だけ前記受信信号を遅延する遅延手順とを含むことを特徴とする請 求の範囲第 6 3項記載の信号識別方法。
65、 ディジタル通信に使用する送受信装置の受信方法であって、 音声信号処理手順には:
受信信号を入力し、 復号信号を出力するとともに、 前記受信信号の復 号化の過程を監視し、 該復号化の過程に応じてオーバ—フロー信号を出 力する誤り訂正複号化手順と、
前記オーバーフロー信号を入力し、 前記オーバ一フロ一信号が入力さ れたときのみ切換指示信号を出力する状態監視手順と、
前記切換指示信号と前記復号信号を入力し、 前記切換指示信号が入力 されたときは前記切換指示信号を出力し、 前記切換指示信号が入力され ないときは前記復号信号を出力する切換手順と、
前記切換手順から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 順と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手順とを含み、
制御信号処理手順には:
受信信号を入力し、 復号信号を出力するとともに、 前記受信信号の復 号化の過程を監視し、 該復号化の過程に応じてオーバ—フロー信号を出 力する誤り訂正復号化手順と、
前記オーバ—フロー信号を入力し、 前記オーバーフロー信号が入力さ れたときのみ切換指示信号を出力する状態監視手順と、
前記切換指示信号と前記復号信号を入力し、 前記切換指示信号が人力 されたときは前記切換指示信号を出力し、 前記切換指示信号が入力され ないときは前記復号信号を出力する切換手順と、
前記切換手順から出力された前記復号信号を入力し、 前記復号信号に 前記受信信号と同じ符号化を行なう再符号化信号を出力する再符号化手 順と、
前記再符号化信号と遅延した受信信号を入力し、 誤り率若しくは誤り 数を出力する比較手順とを含み、
信号識別手順には :
前記音声信号処理手順から前記誤り検出信号、 前記復号信号、 前記誤 り数を入力する手順と、
前記受信信号が音声信号であるか制御信号であるかを判断する手順 と、
識別信号、 復号信号、 誤り数とを出力する手順
を含むことを特徴とする信号識別方法。
66、 前記音声信号処理手順と前記制御信号処理手順の前記受信信号を 遅延する手順として、
前記受信信号を入力し、 前記受信信号が前記誤り訂正複号化手順、 前 記状態監視手順、 前記切換手順、 前記再符号化手順とにより処理される 時間だけ前記受信信号を遅延する遅延手順とを含むことを特徴とする請 求の範囲第 6 5項記載の信号識別方法。
PCT/JP1993/000831 1992-06-22 1993-06-21 Bit error counter and its counting method, and signal identifying device and its identifying method WO1994000915A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US08/196,258 US5581577A (en) 1992-06-22 1993-06-21 Device for and method of counting bit errors and device for and method of identifying signals
DE69328608T DE69328608T2 (de) 1992-06-22 1993-06-21 Bitfehlerzähler und sein zählverfahren, und signal identifikationsvorrichtung und sein identifikationsverfahren
EP93913549A EP0600095B1 (en) 1992-06-22 1993-06-21 Bit error counter and its counting method, and signal identifying device and its identifying method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16306692 1992-06-22
JP4/163066 1992-06-22

Publications (1)

Publication Number Publication Date
WO1994000915A1 true WO1994000915A1 (en) 1994-01-06

Family

ID=15766537

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1993/000831 WO1994000915A1 (en) 1992-06-22 1993-06-21 Bit error counter and its counting method, and signal identifying device and its identifying method

Country Status (5)

Country Link
US (1) US5581577A (ja)
EP (1) EP0600095B1 (ja)
CA (1) CA2115445A1 (ja)
DE (1) DE69328608T2 (ja)
WO (1) WO1994000915A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134041A (ja) * 2000-10-31 2007-05-31 Matsushita Electric Ind Co Ltd Prml検出器
JP2010176834A (ja) * 2000-10-31 2010-08-12 Panasonic Corp Prml検出器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125640A (ja) * 1994-10-28 1996-05-17 Murata Mach Ltd 誤り訂正符号復号器の再同期化装置
JP3090856B2 (ja) * 1994-11-08 2000-09-25 三洋電機株式会社 誤り率測定装置
JP3689986B2 (ja) * 1996-06-28 2005-08-31 ソニー株式会社 デジタル衛星放送受信機及びそのアンテナレベル表示方法
KR100213876B1 (ko) * 1996-10-04 1999-08-02 윤종용 비터비 복호기를 이용한 비트 오율 측정 장치
FR2767245B1 (fr) * 1997-08-08 1999-10-15 Matra Communication Station de radiocommunication numerique
US6614760B1 (en) * 1998-04-10 2003-09-02 Kabushiki Kaisha Toshiba ATM transmission equipment
US6163571A (en) * 1998-04-24 2000-12-19 Ericsson Inc. Method for measuring received signal quality in a mobile wireless communication system
EP1175748B1 (de) * 1999-04-30 2004-07-28 Rohde & Schwarz GmbH & Co. KG Verfahren zum messen der empfangsseitigen bitfehlerrate eines dvb-übertragungssystems
JP2000315968A (ja) * 1999-04-30 2000-11-14 Nec Corp 適応型信号推定器
WO2001065788A2 (en) * 2000-02-28 2001-09-07 Broadcom Corporation System and method for high speed communications using digital signal processing
US6848065B1 (en) * 2000-06-21 2005-01-25 Telefonaktiebolaget Lm Ericsson (Publ) Bit error rate estimation
DE10055658B4 (de) * 2000-11-10 2004-04-29 Infineon Technologies Ag Verfahren und Schaltung zur Synchronisation eines Empfängers für ein faltungskodiertes Empfangssignal
US7020185B1 (en) 2000-11-28 2006-03-28 Lucent Technologies Inc. Method and apparatus for determining channel conditions in a communication system
US20020108090A1 (en) * 2001-02-05 2002-08-08 Cute Ltd. Blind transport format detection of turbo-coded data
US7290184B2 (en) * 2001-08-23 2007-10-30 Seagate Technology Llc Emulation system for evaluating digital data channel configurations
US6782497B2 (en) * 2001-09-20 2004-08-24 Koninklijke Philips Electronics N.V. Frame error rate estimation in a receiver
US20070086354A1 (en) * 2005-10-17 2007-04-19 Erickson Bruce A Method and apparatus for performing a bit error rate test, and for configuring the receiving or transmitting end of a communication link
US7475295B2 (en) 2005-10-28 2009-01-06 International Business Machines Corporation Intelligent watchdog circuit
US7805657B2 (en) * 2006-07-10 2010-09-28 Intel Corporation Techniques to determine transmission quality of a signal propagation medium
DE502006009063D1 (de) * 2006-11-06 2011-04-21 Tektronix Int Sales Gmbh Vorrichtung und Verfahren für eine Kombination eines Protokolltests und einer Messung der Bitfehlerrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49100909A (ja) * 1973-01-31 1974-09-24
JPS52103902A (en) * 1976-02-03 1977-08-31 Nec Corp Code error correcting method
JPS5919455A (ja) * 1982-07-23 1984-01-31 Nec Corp ビタビ復号器の最適パス判定回路
JPS6278921A (ja) * 1985-10-02 1987-04-11 Sony Corp 信号判別方法
JPS6326035A (ja) * 1986-07-17 1988-02-03 Fujitsu Ltd ビタビ復号器
JPH01235073A (ja) * 1988-03-14 1989-09-20 Sony Corp データ種別検出装置
JPH03198545A (ja) * 1989-12-27 1991-08-29 Nec Corp 通話チャネルのビット誤り率測定装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665396A (en) * 1968-10-11 1972-05-23 Codex Corp Sequential decoding
JPS49100903A (ja) * 1973-01-30 1974-09-24
DE3344264A1 (de) * 1983-12-07 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zur messung von bitfehlerraten bei binaeren digitalsignalen
JPS62183226A (ja) * 1986-02-07 1987-08-11 Fujitsu Ltd シ−ケンシャル復号器
JPH02131625A (ja) * 1988-11-11 1990-05-21 Matsushita Electric Ind Co Ltd 誤り訂正装置
DE69026143T2 (de) * 1989-06-07 1996-08-22 Canon Kk Kodefehler korrigierende Vorhersage-Decodiervorrichtung
US5073940A (en) * 1989-11-24 1991-12-17 General Electric Company Method for protecting multi-pulse coders from fading and random pattern bit errors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49100909A (ja) * 1973-01-31 1974-09-24
JPS52103902A (en) * 1976-02-03 1977-08-31 Nec Corp Code error correcting method
JPS5919455A (ja) * 1982-07-23 1984-01-31 Nec Corp ビタビ復号器の最適パス判定回路
JPS6278921A (ja) * 1985-10-02 1987-04-11 Sony Corp 信号判別方法
JPS6326035A (ja) * 1986-07-17 1988-02-03 Fujitsu Ltd ビタビ復号器
JPH01235073A (ja) * 1988-03-14 1989-09-20 Sony Corp データ種別検出装置
JPH03198545A (ja) * 1989-12-27 1991-08-29 Nec Corp 通話チャネルのビット誤り率測定装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0600095A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134041A (ja) * 2000-10-31 2007-05-31 Matsushita Electric Ind Co Ltd Prml検出器
JP2010176834A (ja) * 2000-10-31 2010-08-12 Panasonic Corp Prml検出器
JP4612615B2 (ja) * 2000-10-31 2011-01-12 パナソニック株式会社 Prml検出器

Also Published As

Publication number Publication date
DE69328608D1 (de) 2000-06-15
EP0600095A4 (en) 1997-07-02
EP0600095B1 (en) 2000-05-10
DE69328608T2 (de) 2001-02-08
EP0600095A1 (en) 1994-06-08
US5581577A (en) 1996-12-03
CA2115445A1 (en) 1994-01-06

Similar Documents

Publication Publication Date Title
WO1994000915A1 (en) Bit error counter and its counting method, and signal identifying device and its identifying method
JP3310185B2 (ja) 誤り訂正装置
JP4199281B2 (ja) Tdma無線システムにおけるソフト誤り補正
US6484285B1 (en) Tailbiting decoder and method
RU2160966C2 (ru) Способ и устройство для определения в приемнике системы связи скорости передачи данных, передаваемых с переменной скоростью
AU683479B2 (en) Method and apparatus for determining the data rate of a received signal
US6094465A (en) Method and apparatus for performing decoding of CRC outer concatenated codes
US7756166B2 (en) Transmission system for transmitting a main signal and an auxiliary signal
US6389391B1 (en) Voice coding and decoding in mobile communication equipment
AU700810B2 (en) A method for determining connection quality, and a receiver
CN101517954A (zh) 信道切换信号产生电路和信道切换信号产生方法
CA2058775C (en) Transmission and decoding of tree-encoder parameters of analogue signals
EP0529909B1 (en) Error correction encoding/decoding method and apparatus therefor
CA2131242C (en) Apparatus for error-correct decoding in a digital data communications system
US5684811A (en) Method and apparatus for decoding convolutionally encoded information
CA2424155C (en) Apparatus and method for detecting transmitting rate of turbo decoder
JP2002517131A (ja) 適応型チャンネルエンコーダ及びデコーダを備える伝送システム
JPH0715353A (ja) 音声復号化装置
JPH04278743A (ja) データ伝送装置
JPH07245600A (ja) 誤り訂正方式
JP2726157B2 (ja) ビット誤り計数装置とその方法及び信号識別装置とその方法
Wu et al. A new adaptive two-stage maximum-likelihood decoding algorithm for linear block codes
JPH06311143A (ja) 誤り制御通信システム
KR100198946B1 (ko) 가변부호화율을갖는보코더에서의에러정정장치
Miya et al. Design of error correction methods using redundancy of speech coder data

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 2115445

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 1993913549

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08196258

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1993913549

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1993913549

Country of ref document: EP